JP2023028793A - メモリシステム及び方法 - Google Patents

Abstract

【課題】消費電力を抑制する。【解決手段】メモリシステムは、それぞれにデータが配置され得る複数のページを含むメモリと、複数のページに配置されたデータを再配置するデフラグ装置と、を備え、メモリは、それぞれが１つ以上のページを含む複数のタイルを含み、複数のタイルそれぞれは、消費電力抑制率が異なる複数の状態の間を遷移可能に構成され、複数の状態は、電源オフ状態とは異なる低消費電力状態を含み、デフラグ装置は、高アクセス頻度データがまとめられたタイルと、低アクセス頻度データがまとめられたタイルとが存在するように、データを再配置する。【選択図】図１

Description

本開示は、メモリシステム及び方法に関する。

例えば特許文献１～特許文献３に示されるように、メモリ内の領域ごとに低消費電力モードを設定する手法が知られている。

国際公開第２０１０／１２５８５２号 特開２０１０－３３３４５号公報 特表２００９－５０３６２７号公報

半導体プロセス微細化等に伴い、リーク電流による消費電力増加の課題が顕在化してきている。

本開示の一側面は、消費電力を抑制することを可能にする。

本開示の一側面に係るメモリシステムは、それぞれにデータが配置され得る複数のページを含むメモリと、複数のページに配置されたデータを再配置するデフラグ装置と、を備え、メモリは、それぞれが１つ以上のページを含む複数のタイルを含み、複数のタイルそれぞれは、消費電力抑制率が異なる複数の状態の間を遷移可能に構成され、複数の状態は、電源オフ状態とは異なる低消費電力状態を含み、デフラグ装置は、高アクセス頻度データがまとめられたタイルと、低アクセス頻度データがまとめられたタイルとが存在するように、データを再配置する。

本開示の一側面に係る方法は、それぞれにデータが配置され得る複数のページを含むメモリの複数のページに配置されたデータを再配置する方法であって、メモリは、それぞれが１つ以上のページを含む複数のタイルを含み、複数のタイルそれぞれは、消費電力抑制率が異なる複数の状態の間を遷移可能に構成され、方法は、高アクセス頻度データがまとめられたタイルと、低アクセス頻度データがまとめられたタイルとが存在するように、データを再配置することを含む。

実施形態に係るメモリシステムの概略構成の例を示す図である。 データ配置の例を示す図である。 管理テーブルの例を示す図である。 管理テーブルの例を示す図である。 デフラグ装置において実行される処理（データ再配置方法）の例を示すフローチャートである。 再配置後のデータ配置の例を示す図である。 タイルの状態遷移（遷移方法）の例を示す図である。 タイルの状態遷移（遷移方法）の例を示す図である。

以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の要素等には同一の符号を付することにより重複する説明を省略する。

以下に示す項目順序に従って本開示を説明する。
１．実施形態
２．変形例
３．効果の例

１．実施形態
図１は、実施形態に係るメモリシステムの概略構成の例を示す図である。メモリシステム１００は、バスマスタ１と、メモリ２と、ＰＭＵ３と、デフラグ装置４と、これらが接続されるバス５とを含む。なお、バスマスタ１は、メモリシステム１００の構成要素でなくてもよい。

バスマスタ１は、バス５を介して、他の装置との間でデータの送受信等を行う。例えば、バスマスタ１は、バス５を介してメモリ２にデータアクセスし、メモリ２内のデータを読み出したり、メモリ２内にデータを書き込んだりする。バスマスタ１の例は、ＣＰＵ（Central Processing Unit）、ＤＭＡＣ（Direct Memory Access Controller）、各種のハードウェアエンジン、各種のＩ／Ｆ（Intearface）回路等である。複数のバスマスタ１が存在してよく、図１には３つのバスマスタ１が例示される。

メモリ２は、バスマスタ１によって読み出されたり書き込まれたりするデータを記憶する。メモリ２は、揮発メモリ（ＶＭ：Volatile Memory）及び不揮発メモリ（ＮＶＭ：Non Volatile Memory）のいずれであってもよく、また、揮発メモリ及び不揮発メモリの両方を含んで構成されてもよい。

メモリ２は、複数のページ２１を含むように分割される。複数のページ２１それぞれにデータが配置される。ページ２１に配置されたデータ（ページデータ）ごとに、アクセスが可能であり、また、後述の再配置が可能である。

メモリ２は、複数のタイル２２を含むようにも分割される。複数のタイル２２それぞれは、１つ以上のページ２１を含む。各タイル２２の記憶容量やメモリ種類は、同じであってもよいし、異なっていてもよい。

アクセス頻度の異なるさまざまなデータがページ２１に配置される。これについて、図２を参照して説明する。

図２は、データ配置の例を示す図である。この例では、メモリ２が１６個のタイル２２を含み、それぞれのタイル２２が１６個のページ２１を含む。タイル２２は、例えば番号管理される。この例では、０～１５の番号で複数のタイル２２が管理される。各番号に対応するタイル２２を、タイル２２－０～タイル２２－１５（タイル＃０～タイル＃１５）と称し図示する。なお、タイル２２の番号は、連番でなくてもよい。

番号の小さいタイルを「左側のタイル」とも称し、番号の大きいタイルを「右側のタイル」とも称する。番号管理において隣り合うタイルどうしを、「隣り合うタイル」とも称する。

図２には、アクセス頻度の異なるデータが配置された４種類のページ２１が例示される。アクセス頻度が高いデータが配置されたページ２１が、白塗りで図示される。アクセス頻度が低いデータが配置されたページ２１、アクセス頻度が非常に（さらに）低いデータが配置されたページ２１、及び、データが配置されていない未使用のページ２１が、異なるハッチングで図示される。アクセス頻度が高いデータを、「高アクセス頻度データ」とも称する。アクセス頻度が低いデータ及び非常に低いデータを、「低アクセス頻度データ」とも称する。理解されるように、高アクセス頻度データ及び低アクセス頻度データは、各タイル２２内に点在している。

図１に戻り、ＰＭＵ３は、メモリ２の電源を管理する電源制御（管理）ユニット（Power Management Unit）であり、メモリ２を含めたメモリシステム１００内の電源の制御を行うハードウェアモジュールである。ＰＭＵ３によって、メモリ２の消費電力の制御が可能になる。例えばリーク電流による消費電力が抑制される。種々の公知の抑制手法が用いられてよく、当業者であれば理解できるので詳細な説明は省略する。

複数のタイル２２それぞれの消費電力が、ＰＭＵ３によって個別に制御される。すなわち、複数のタイル２２それぞれは、消費電力抑制率が異なる複数の状態の間で遷移可能（切り替え可能）に構成される。複数の状態のいくつかの例について述べる。

複数の状態は、通常状態Ｎを含む。通常状態Ｎは、タイル２２へのデータアクセス（タイル２２内のデータへのアクセス）が可能な状態である。一方で、タイル２２の消費電力は抑制されない。消費電力抑制率は、通常状態Ｎでの消費電力を基準とした場合の消費電力の抑制率である。通常状態Ｎでは、消費電力抑制率は０％である。

複数の状態は、１つ以上の異なる低消費電力状態を含む。低消費電力状態は、タイル２２へのデータアクセスが直ちには行えない状態である。データアクセスのために通常状態Ｎに遷移する必要があり、その分、データアクセスに時間を要する。一方で、タイル２２の消費電力は、通常状態Ｎよりも抑制される。メモリ２の仕様等に応じたさまざまな低消費電力状態が存在し得る。以下では、低消費電力状態が、低消費電力状態Ｘと、超低消費電力状態Ｙと、電源オフ状態Ｚとを含む場合を例に挙げて説明する。

低消費電力状態Ｘ、超低消費電力状態Ｙ及び電源オフ状態Ｚの順に、タイル２２の消費電力が小さくなる。例えば、低消費電力状態Ｘ、超低消費電力状態Ｙ及び電源オフ状態Ｚそれぞれの消費電力抑制率は、２０％、７０％及び１００％である。通常状態Ｎでの消費電力に対する低消費電力状態Ｘ、超低消費電力状態Ｙ及び電源オフ状態Ｚそれぞれの消費電力の割合は、８０％、３０％及び０％である。一方で、低消費電力状態Ｘ、超低消費電力状態Ｙ及び電源オフ状態Ｚの順に、通常状態Ｎへの遷移に要する時間が長くなる。なお、タイル２２が揮発メモリのタイルの場合、電源オフ状態Ｚではデータは失われる。

データアクセス頻度の低いタイル２２を低消費電力状態に遷移させることで、メモリシステム１００全体の消費電力を抑制することが考えられる。しかしながら、先に説明した図２のように、高アクセス頻度のデータが配置されたページ２１が各タイル２２内に点在していると、低消費電力状態に遷移できるタイル２２の数が限られる。この問題に対処するために、次に説明するデフラグ装置４によって、アクセス頻度が同等のデータが同じタイル内に可能な限りまとめて配置されるように、データが再配置（デフラグ）される。より多くのタイル２２を低消費電力状態に遷移させることができるようになり、その分、メモリシステム１００全体の消費電力を抑制することができる。

デフラグ装置４は、メモリ２の複数のページ２１に配置されたデータを再配置する。デフラグ装置４は、ＤＭＡＣ４１と、管理テーブル４２と、シーケンサ４３とを含む。これらの機能を有するように構成されたハードウェア（Defrag Hard Ware）によって、デフラグ装置４が実現されてよい。

ＤＭＡＣ４１は、メモリ２にデータアクセスできるように構成される。ＤＭＡＣ４１は、メモリ２にアクセスし、ページ２１に配置されたデータを他のページ２１に転送する。データの転送は、ページ２１間のデータの入れ替えを含む。一方のページ２１に配置されたデータが他方のページ２１に転送されるとともに、他方のページ２１のデータが一方のページ２１に転送される。入れ替えの際にデータを一時的に記憶するバッファも、ＤＭＡＣ４１に含まれる。データの転送は、一方向転送を含む。転送先のページ２１が未使用の場合には、転送元のページ２１のデータがその未使用のページ２１に転送される。データの再配置のための一連の処理は、途中にメモリ２へのデータアクセスが発生しないように、アトミックに実行される。

管理テーブル４２は、データを管理するように構成される。管理は、データのアドレス等の管理の他に、アクセス頻度の管理を含む。アクセス頻度は、例えばアクセス回数やアクセス間隔に基づいてカウント（算出等）される。カウントは、例えば後述のシーケンサ４３によって実行され、カウント結果は、管理テーブル４２によって管理される。２種類の管理テーブル４２を例に挙げて説明する。

図３及び図４は、管理テーブルの例を示す図である。この例では、管理テーブル４２は、複数のタイル２２それぞれに対応して設けられる。各管理テーブル４２を、管理テーブル４２－０等と称し図示する。管理テーブル４２－０は、タイル２２－０内のデータを管理する。他の管理テーブル４２についても同様である。

図３に示される例では、管理テーブル４２は、「ページアドレス」と、「物理アドレス」と、「Ｖａｌｉｄ／Ｉｎｖａｌｉｄ」と、「アクセス回数」とを対応付けて記述する。

「ページアドレス」は、バスマスタ１やプログラムから読み取れる、ページ２１の論理アドレスに相当する。図では、ページアドレスは、「０ｘ０００」等として模式的に示される。例えばバスマスタ１からデータアクセスがあった際には、管理テーブル４２中のページアドレスの中から、アクセスに係る論理アドレスに一致する行が参照され、対応する物理アドレスに変換される。変換によって得られた物理アドレスで特定されるメモリ２中のページ２１に対して、データアクセスが行われる。なお、データが再配置されても、ページアドレスは変更されない。

「物理アドレス」及び「Ｖａｌｉｄ／Ｉｎｖａｌｉｄ」は、ページデータ情報の例である。物理アドレスは、メモリ２内の物理的なアドレスである。図では、物理アドレスは、「ｄ０」等として模式的に示される。物理アドレスがページアドレスに対応付けられることで、ページアドレスと物理アドレスとの間のアドレス変換テーブルが与えられる。データの再配置に応じて、ページアドレスと物理アドレスとの対応関係すなわちアドレス変換テーブルが更新される。Ｖａｌｉｄ／Ｉｎｖａｖｌｉｄは、物理アドレスによって特定されるページ２１に書き込まれているデータが有効（Ｖａｌｉｄ）及び無効（Ｉｎｖａｌｉｄ）のいずれであるかを示す。Ｉｎｖａｌｉｄのページ２１は、未使用のページ２１である。

アクセス回数は、データアクセスのカウント数である。図では、カウント数は、「ａ０」等として模式的に示される。アクセス回数をカウント期間で除算して得られる平均アクセス間隔が、そのデータのアクセス間隔としてカウントされる。アクセス間隔に基づいて、アクセス頻度がカウントされる。例えば、アクセス間隔の逆数が、アクセス頻度としてカウントされる。アクセス回数そのものがアクセス頻度としてカウントされてもよい。データアクセスの都度、そのデータのアクセス頻度が更新され、管理テーブル４２が更新される。

管理テーブル４２は、対応するタイル２２内の（データのうちの）最高アクセス頻度データのアクセス頻度、及び、最低アクセス頻度データのアクセス頻度も管理する。最高アクセス頻度データのアクセス頻度を、アクセス頻度最高値Ａと称し図示する。最低アクセス頻度データのアクセス頻度を、アクセス頻度最低値Ｂと称し図示する。

データのアクセス頻度が更新されると、更新後のアクセス頻度と、アクセス頻度最高値Ａ及びアクセス頻度最低値Ｂとが比較される。更新後のアクセス頻度がアクセス頻度最高値Ａよりも高い場合には、アクセス頻度最高値Ａがそのアクセス頻度となるように更新される。更新後のアクセス頻度がアクセス頻度最低値Ｂよりも低い場合には、アクセス頻度最低値Ｂがそのアクセス頻度となるように更新される。

図４に示される例では、管理テーブル４２は、「ページアドレス」と、「物理アドレス」と、「Ｖａｌｉｄ／Ｉｎｖａｌｉｄ」と、「前回カウンタ値」と、「最新カウンタ値」とを対応付けて記述する。アクセス頻度最高値Ａ及びアクセス頻度最低値Ｂも管理される。

「前回カウンタ値」及び「最新カウンタ値」は、例えば図示しない基準となるフリーカウンタのカウンタ値である。図では、前回カウンタ値及び最新カウンタ値は、「ｐｃ０」、「ｌｃ０」等として模式的に示される。フリーカウンタは、デフラグ装置４内に設けられてもよいし、デフラグ装置４外に設けられてもよい。最新カウンタ値は、最新のデータアクセス時に取得されたカウンタ値である。前回カウンタ値は、１つ前のデータアクセス時に取得されたカウンタ値である。

最新カウンタ値と前回カウンタ値との差が、そのデータのアクセス間隔としてカウントされる。アクセス間隔に基づいて、アクセス頻度がカウントされる。データアクセスが行われる都度、そのデータのアクセス頻度が更新され、管理テーブル４２が更新される。

図１に戻り、デフラグ装置４のシーケンサ４３は、ＤＭＡＣ４１及び管理テーブル４２、さらにはＰＭＵ３を用いて、さまざまな制御を行う。

シーケンサ４３による制御は、ＤＭＡＣ４１の制御を含む。シーケンサ４３は、管理テーブル４２を参照しつつＤＭＡＣ４１を制御することにより、ページ２１に配置されたデータを再配置する。具体的に、シーケンサ４３は、高アクセス頻度データがまとめられたタイル２２と、低アクセス頻度データがまとめられたタイル２２とが存在するように、データを再配置する。シーケンサ４３は、データの無いタイル２２、すなわち未使用のページ２１だけを含むタイル２２が存在するようにも、データを再配置し得る。

例えば、シーケンサ４３は、隣り合うタイル２２どうしのアクセス頻度最高値Ａ及びアクセス頻度最低値Ｂの比較結果に基づいて、データを再配置する。一方の（左側の）タイル２２内のアクセス頻度最高値Ａ、そのアクセス頻度最低値Ｂ、他方の（右側の）タイル２２内のアクセス頻度最高値Ａ、及び、そのアクセス頻度最低値Ｂが、この順に低くなるように、データが再配置されてよい。

上述のようにデータを再配置するために、例えば、シーケンサ４３は、左側のタイル２２のアクセス頻度最低値Ｂが右側のタイル２２のアクセス頻度最高値Ａを下回らないように、それらのタイル２２間でデータを転送する。左側のタイル２２のアクセス頻度最低値Ｂが右側のタイル２２のアクセス頻度最高値Ａよりも低い場合、シーケンサ４３は、左側のタイル２２の最低アクセス頻度データと、右側のタイル２２の最高アクセス頻度データとを入れ替える。転送先のタイル２２に未使用のページ２１が存在する場合、シーケンサ４３は、転送元のタイル２２のデータを、その未使用のページ２１に転送する。具体的な手順について、図５を参照して説明する。

図５は、デフラグ装置において実行される処理（データ再配置方法）の例を示すフローチャートである。

ステップＳ１において、デフラグ装置４は、データアクセスがあるか否かを判断する。シーケンサ４３は、メモリ２へのデータアクセスがあるか否かを判断する。アクセスがある場合（ステップＳ１）、デフラグ装置４は、ステップＳ２に処理を進める。そうでない場合（ステップＳ１：Ｎｏ）、データアクセスがあるまでステップＳ１の判断が繰り返される。

ステップＳ２において、デフラグ装置４は、アクセス頻度をカウントする。シーケンサ４３が、アクセスされたデータのアクセス頻度をカウントする。アクセス頻度のカウントは、先に図３及び図４を参照して説明したように、アクセス回数のカウント結果に基づいて行われてもよいし、カウンタ値の取得に基づいて行われてもよい。

ステップＳ３において、デフラグ装置４は、アクセス頻度最高値Ａが設定されているか否かを判断する。シーケンサ４３は、アクセスされたデータを含むタイル２２のアクセス頻度最高値Ａが、管理テーブル４２に設定されているか否かを判断する。アクセス頻度最高値Ａが設定されている場合（ステップＳ３：Ｙｅｓ）、デフラグ装置４は、ステップＳ４に処理を進める。そうでない場合（ステップＳ４：Ｎｏ）、デフラグ装置４は、ステップＳ５に処理を進める。

ステップＳ４において、デフラグ装置４は、アクセス頻度がアクセス頻度最高値Ａよりも高い（大きい）か否かを判断する。シーケンサ４３は、先のステップＳ２でカウントしたアクセス頻度が、管理テーブル４２に設定されたアクセス頻度最高値Ａよりも高いか否かを判断する。アクセス頻度がアクセス頻度最高値Ａよりも高い場合（ステップＳ４：Ｙｅｓ）、デフラグ装置４は、ステップＳ５に処理を進める。そうでない場合（ステップＳ４：Ｎｏ）、デフラグ装置４は、ステップＳ７に処理を進める。

ステップＳ５において、デフラグ装置４は、アクセス頻度最高値Ａを設定又は更新する。シーケンサ４３は、管理テーブル４２のアクセス頻度最高値Ａが先のステップＳ２でカウントしたアクセス頻度となるように、アクセス頻度最高値Ａを設定又は更新する。

ステップＳ６において、デフラグ装置４は、左隣のタイルのアクセス頻度最低値Ｂとの大小関係が反転しているか否かを判断する。シーケンサ４３は、先のステップＳ５で設定又は更新したアクセス頻度最高値Ａと、左隣のタイル２２のアクセス頻度最低値Ｂとの大小関係が反転したか否かを判断する。左隣のタイル２２のアクセス頻度最低値Ｂの方が高い場合には、大小関係が判定していると判断される。大小関係が反転している場合（ステップＳ６：Ｙｅｓ）、デフラグ装置４、ステップＳ１１に処理を進める。そうでない場合（ステップＳ６：Ｎｏ）、デフラグ装置４は、ステップＳ１に処理を戻す。

ステップＳ７において、デフラグ装置４は、アクセス頻度最低値Ｂが設定されているか否かを判断する。シーケンサ４３は、アクセスされたデータを含むタイル２２のアクセス頻度最低値Ｂが、管理テーブル４２に設定されているか否かを判断する。アクセス頻度最低値Ｂが設定されている場合（ステップＳ７：Ｙｅｓ）、デフラグ装置４は、ステップＳ８に処理を進める。そうでない場合（ステップＳ７：Ｎｏ）、デフラグ装置４は、ステップＳ９に処理を進める。

ステップＳ８において、デフラグ装置４は、アクセス頻度がアクセス頻度最低値Ｂよりも低い（小さい）か否かを判断する。シーケンサ４３は、先のステップＳ２でカウントしたアクセス頻度が、管理テーブル４２に設定されたアクセス頻度最低値Ｂよりも低いか否かを判断する。アクセス頻度がアクセス頻度最低値Ｂよりも低い場合（ステップＳ８：Ｙｅｓ）、デフラグ装置４は、ステップＳ９に処理を進める。そうでない場合（ステップＳ８：Ｎｏ）、デフラグ装置４は、ステップＳ１に処理を戻す。

ステップＳ９において、デフラグ装置４は、アクセス頻度最低値Ｂを設定又は更新する。シーケンサ４３は、管理テーブル４２のアクセス頻度最低値Ｂが先のステップＳ２でカウントしたアクセス頻度となるように、アクセス頻度最低値Ｂを設定又は更新する。

ステップＳ１０において、デフラグ装置４は、右隣のタイルのアクセス頻度最高値Ａとの大小関係が判定しているか否かを判断する。シーケンサ４３は、先のステップＳ９で設定又は更新したアクセス頻度最低値Ｂと、右隣のタイル２２のアクセス頻度最高値Ａのとの大小関係が反転しているか否かを判断する。右隣りのタイル２２のアクセス頻度最高値Ａの方が高い場合には、大小関係が判定していると判断される。大小関係が反転した場合（ステップＳ１０：Ｙｅｓ）、デフラグ装置４は、ステップＳ１１に処理を進める。そうでない場合（ステップＳ１０：Ｎｏ）、デフラグ装置４は、ステップＳ１に処理を戻す。

ステップＳ１１において、デフラグ装置４は、未使用のページが存在するか否かを判断する。シーケンサ４３は、管理テーブル４２を参照して、データの転送先のタイル２２内に未使用のページ２１が存在するか否かを判断する。未使用のページが存在する場合（ステップＳ１１：Ｙｅｓ）、デフラグ装置４は、ステップＳ１２に処理を進める。そうでない場合（ステップＳ１１：Ｎｏ）、デフラグ装置４は、ステップＳ１４に処理を進める。

ステップＳ１２において、デフラグ装置４は、データを転送する。シーケンサ４３は、
ＤＭＡＣ４１を制御して、データを、転送先のタイル２２内の未使用のページ２１に転送する。

ステップＳ１３において、デフラグ装置４は、管理テーブル４２を更新する。シーケンサ４３は、先のステップＳ１２でのデータ転送の結果が反映されるように、管理テーブル４２を更新する。転送元及び転送先のタイル２２内のデータに関する情報が更新される。ページアドレスと物理アドレスとの対応付け（変換テーブル）も更新される。管理テーブル４２のアクセス頻度最高値Ａ又はアクセス頻度最低値Ｂも更新される。ステップＳ１３の処理の完了後、デフラグ装置４は、ステップＳ１６に処理を進める。

ステップＳ１４において、デフラグ装置４は、データを入れ替える。シーケンサ４３は、ＤＭＡＣ４１を制御して、転送元のタイル２２内のデータと、転送先のタイル２２内のデータとを入れ替える。

ステップＳ１５において、デフラグ装置４は、管理テーブル４２を更新する。シーケンサ４３は、先のステップＳ１４でのデータ入れ替えの結果が反映されるように、管理テーブル４２を更新する。転送元及び転送先のタイル２２内のデータに関する情報が更新される。管理テーブル４２のアクセス頻度最高値Ａ又はアクセス頻度最低値Ｂも更新される。ステップＳ１５の処理の完了後、デフラグ装置４は、ステップＳ１６に処理を進める。

ステップＳ１６において、デフラグ装置４は、メモリシステム１００の動作を終了するか否かを判断する。メモリシステム１００の動作を終了する場合（ステップＳ１６：Ｙｅｓ）、フローチャートの処理は終了する。そうでない場合（ステップＳ１６：Ｎｏ）、デフラグ装置４は、ステップＳ１に処理を戻す。

例えば以上のような処理が繰り返し実行されることにより、データが再配置される。

図６は、再配置後のデータ配置の例を示す図である。この例では、高アクセス頻度データ（が配置されたページ２１）が、左側のタイル２２にまとめられる。未使用のページ２１が、右側のタイル２２にまとめられる。低アクセス頻度データ（が配置されたページ２１）が、それらの間のタイル２２にまとめられる。

タイル２２－０のアクセス頻度最高値Ａ及びアクセス頻度最低値Ｂを、アクセス頻度最高値Ａ－０及びアクセス頻度最低値Ｂ－０と称し図示する。タイル２２－１～タイル２２－１５それぞれのアクセス頻度最高値Ａ及びアクセス頻度最低値Ｂについても同様である。なお、データの無いタイル２２のアクセス頻度最高値Ａ及びアクセス頻度最低値Ｂは、存在しなくてもよいし、最も低い値（例えばゼロ）として扱われてもよい。データのあるタイル２２について述べると、例えば、タイル２２－０のアクセス頻度最高値Ａ－０、アクセス頻度最低値Ｂ－０、タイル２２－１のアクセス頻度最高値Ａ－１及びアクセス頻度最低値Ｂ－１が、この順に小さくなるように、データが配置される。他のタイル２２についても同様である。

図６に示される例では、タイル２２－０～タイル２２－６の６個のタイル２２が、アクセス頻度が高いデータが配置されたページ２１を含む。これらの６個のタイル２２に、高アクセス頻度データがまとめられる。

タイル２２－７～タイル２２－１０の４個のタイル２２が、アクセス頻度が高いデータが配置されたページ２１は含まない一方で、アクセス頻度が低いデータが配置されたページ２１を含む。タイル２２－１１～タイル２２－１３の３個のタイル２２が、アクセス頻度が低いデータが配置されたページ２１は含まない一方で、アクセス頻度が非常に低いデータが配置されたページ２１を含む。これらの７個のタイル２２に、低アクセス頻度のデータがまとめられる。

タイル２２－１４及びタイル２２－１５の２個のタイル２２が、アクセス頻度が非常に低いデータが配置されたページ２１は含まない一方で、未使用のページ２１を含む。

例えば、タイル２２－０～タイル２２―６の７個のタイル２２の状態を、通常状態Ｎ（消費電力抑制率０％）とすることが考えられる。タイル２２―７～タイル２２－１０の４個のタイル２２の状態を、低消費電力状態Ｘ（消費電力抑制２０％）とすることが考えられる。タイル２２－１１～タイル２２－１３の３個の２２の状態を、超低消費電力状態Ｙ（消費電力抑制率７０％）とすることが考えられる。タイル２２－１４及びタイル２２－１５の２個のタイル２２の状態を、電源オフ状態Ｚ（消費電力抑制率１００％）とすることが考えられる。この場合の消費電力は、以下の式（１）で表されるように、すべてのタイル２２の状態を通常状態Ｎとした場合の６９％にまで抑制することができる（消費電力抑制率３１％）。

例えばバスマスタ１が、キャッシュメモリが搭載されたプロセッサ（ＣＰＵ等）である場合には、メモリ２へのアクセス頻度が低減され、その分、低アクセス頻度データがまとめられたタイル２２の数が増加する。費電力抑制の効果がさらに高められる。一例として、１個のプロセッサと４個のタイル２２が存在する場合で説明する。キャッシュメモリが無い場合のアクセス頻度を１００％とすると、プロセッサからメモリ２の各タイル２２へのアクセスの割合は４分の１の２５％となる。キャッシュミスによりメモリ２へのデータアクセスが発生する確率が５％であれば、各タイル２２へのアクセス頻度は２５％×５％＝１．２５％にまで低減される。

上記とは別の手順によるデータの再配置も可能である。例えば、データの再配置対象の（デフラグ対象の）タイル２２が設定される。すべてのタイル２２が再配置対象に設定されてもよい。デフラグ装置４のシーケンサ４３は、再配置対象のタイル２２内のすべてのデータをアクセス頻度に応じてランキングし、ランキング結果に基づいて、データを再配置する。ランキングは、例えば、アクセス頻度が高い順のランキングである。

例えば、シーケンサ４３は、管理テーブル４２を参照して、再配置対象のタイル２２のアクセス頻度最高値Ａと、アクセス頻度最低値Ｂとの差を、差分値ΔＡＢとしてカウントする。差分値ΔＡＢは、例えばシーケンサ４３によってカウントされ、管理テーブル４２によって管理される。

シーケンサ４３は、再配置対象のタイル２２のうちの少なくとも１つのタイル２２の差分値ΔＡＢが閾値よりも大きい場合に、データをランキングし、データを再配置する。例えば、差分値ΔＡＢが以下の条件１及び条件２のいずれかを満たす場合に、ランキングが行われる。条件１及び条件２のいずれを用いるのかは、予め設定されていてよい。ランキング中は、メモリ２へのデータアクセスのカウントは停止される。閾値は、タイル２２ごとに個別に設定されてもよい。
条件１：再配置対象のタイル２２のうちの１つのタイル２２の差分値ΔＡＢが閾値よりも大きい。
条件２：再配置対象のすべてのタイル２２の差分値ΔＡＢが閾値よりも大きい。

シーケンサ４３は、アクセス頻度の高いデータから順に、左側のタイル２２内のページ２１に配置する。このようなデータの再配置によっても、先に図５を参照して説明したようなデータ配置が得られる。

図１に戻り、シーケンサ４３による制御は、ＰＭＵ３の制御を含む。シーケンサ４３は、ＰＭＵ３を制御することによって、複数のタイル２２それぞれの状態を、消費電力の抑制率が異なる複数の状態の間で遷移させる（切り替える）。

先に図６を参照して説明したように、データを含まないタイル２２、すなわちデータが配置されていない未使用のページ２１だけを含むタイル２２が存在し得る。例えば、タイル２２－１４及びタイル２２－１５が存在するように、データが再配置される。その場合、シーケンサ４３は、タイル２２－１４及びタイル２２－１５の状態を、電源オフ状態Ｚに遷移させる。これらのタイル２２の消費電力抑制率が最大化される。

データを含むタイル２２については、シーケンサ４３は、データアクセス頻度が低いタイル２２ほど消費電力抑制率が大きい状態に遷移するように、複数のタイル２２それぞれの状態を遷移させる。アクセス頻度が低いデータがまとめられたタイル２２の状態を、デフラグ装置４（ハードウェア）により自動的に低消費電力状態に遷移させることで、メモリシステム１００全体の消費電力（リーク電力等）を低減することができる。状態遷移の例について、図７及び図８を参照して説明する。

図７及び図８は、タイルの状態遷移（遷移方法）の例を示す図である。タイルの状態遷移は、先に図５を参照して説明したデータの再配置とは別に独立して行われる。各遷移の際に、シーケンサ４３は、状態遷移のリクエストをＰＭＵ３に対して発行する。ＰＭＵ３は、状態遷移が完了したらその旨の通知をシーケンサ４３に返す。

図７に示される例では、シーケンサ４３は、タイル２２のアクセス頻度最高値Ａに基づいて、そのタイル２２の状態を遷移させる。データアクセス時のタイル２２の状態は、通常状態Ｎである。アクセスされたデータのアクセス頻度がカウントされ、更新される。そのデータを含むタイル２２のアクセス頻度最高値Ａ又はアクセス頻度最低値Ｂが更新され得る。

データアクセス完了後、タイル２２の状態は、通常状態Ｎから別の状態に直ちに遷移する。データアクセスがあったタイル２２のアクセス頻度最高値Ａに対する閾値判断が行われる。閾値として、閾値ａ及び閾値ｂが例示される。閾値ｂは、閾値ａよりも小さい。閾値ａ及び閾値ｂは、例えばソフトウェアによって書き換え可能である。

シーケンサ４３は、タイル２２のアクセス頻度最高値Ａが閾値ａよりも大きい場合、タイル２２の状態を、通常状態Ｎから低消費電力状態Ｘに遷移させる。通常状態Ｎよりもタイル２２の消費電力が抑制される。データアクセスに応じて、シーケンサ４３は、タイル２２の状態を、低消費電力状態Ｘから通常状態Ｎに遷移させる。

シーケンサ４３は、タイル２２のアクセス頻度最高値Ａが閾値ａ以下であり且つ閾値ｂよりも大きい場合、タイル２２の状態を、通常状態Ｎから超低消費電力状態Ｙに遷移させる。低消費電力状態Ｘよりも消費電力がさらに抑制される。データアクセスに応じて、シーケンサ４３は、タイル２２の状態を、超低消費電力状態Ｙから通常状態Ｎに遷移させる。

シーケンサ４３は、タイル２２が不揮発メモリのタイルでありそのアクセス頻度最高値Ａが閾値ｂ以下の場合、タイル２２の状態を、通常状態Ｎから電源オフ状態Ｚに遷移させる。超低消費電力状態Ｙよりも消費電力がさらに抑制される。電源オフ状態Ｚに遷移しない場合には、データアクセスがあるまで、タイル２２の状態は超低消費電力状態Ｙに留まる。データアクセスに応じて、シーケンサ４３は、タイル２２の状態を、電源オフ状態Ｚから通常状態Ｎに遷移させる。なお、タイル２２が揮発メモリのタイルであっても、タイル２２が未使用のページ２１だけを含む場合には、タイル２２の状態が電源オフ状態Ｚに遷移してよい。

図８に示される例では、シーケンサ４３は、タイル２２へのデータアクセスがない期間（非アクセス期間）が長いタイル２２ほど消費電力抑制率が大きい状態に遷移するように、複数のタイル２２それぞれの状態を遷移させる。この例では、非アクセス期間は、クロックサイクル数で規定される。

非アクセス期間に対する閾値判断が行われる。閾値として、クロックサイクル数ｎ、クロックサイクル数ｍ及びクロックサイクル数ｐが例示される。クロックサイクル数ｍは、クロックサイクル数ｎよりも大きい。クロックサイクル数ｐは、クロックサイクル数ｍよりも大きい。クロックサイクル数ｎ、クロックサイクル数ｍ及びクロックサイクル数ｐは、例えばソフトウェアによって書き換え可能である。

シーケンサ４３は、タイル２２の非アクセス期間がクロックサイクル数ｎ以上になると、タイル２２の状態を、通常状態Ｎから低消費電力状態Ｘに遷移させる。通常状態Ｎよりもタイル２２の消費電力が抑制される。データアクセスに応じて、シーケンサ４３は、タイル２２の状態を、低消費電力状態Ｘから通常状態Ｎに遷移させる。

シーケンサ４３は、タイル２２の非アクセス期間がクロックサイクル数ｍ以上になると、タイル２２の状態を、低消費電力状態Ｘから超低消費電力状態Ｙに遷移させる。低消費電力状態Ｘよりもタイル２２の消費電力がさらに抑制される。データアクセスに応じて、シーケンサ４３は、タイル２２の状態を、超低消費電力状態Ｙから通常状態Ｎに遷移させる。

シーケンサ４３は、タイル２２が不揮発メモリのタイルでありその非アクセス期間がクロックサイクル数ｐ以上になると、タイル２２の状態を、超低消費電力状態Ｙから電源オフ状態Ｚに遷移させる。超低消費電力状態Ｙよりも消費電力がさらに抑制される。電源オフ状態Ｚに遷移しない場合には、データアクセスがあるまで、タイル２２の状態は超低消費電力状態Ｙに留まる。データアクセスに応じて、シーケンサ４３は、タイル２２の状態を、電源オフ状態Ｚから通常状態Ｎに遷移させる。なお、タイル２２が揮発メモリのタイルであっても、タイル２２が未使用のページ２１だけを含む場合には、タイル２２の状態が電源オフ状態Ｚに遷移してよい。

例えば以上のようにして、データアクセス頻度の低いタイル２２の状態、すなわち低アクセス頻度データがまとめられたタイル２２の状態を、低消費電状態に遷移させることができる。

２．変形例
開示される技術は、上記実施形態に限定されない。いくつかの変形例について述べる。

上記実施形態では、デフラグ装置４の機能がいずれもハードウェアによって実現される例について説明した。ただし、デフラグ装置４のいくつかの機能がソフトウェアによって実現されてもよい。例えば、データの再配置、データの転送（入れ替えを含む）、ページアドレス及び物理アドレスの対応付けの更新（アドレス変換テーブルの更新）の機能が、ソフトウェアによって実現されてよい。ただし、ハードウェアによる実現の方が、処理の高速化等のメリットがある。データ転送をソフトウェアで実行すると、例えば１ワードデータあたり最低４クロックサイクルの処理期間が必要になるが、ハードウェア（ＤＭＡＣ４１）で実行することにより、１ワードデータあたり１クロックサイクルにまで高速化できる。さらに、ソフトウェアの裏で転送ができるので、ソフトウェアから見たオーバーヘッドをゼロにすることも可能である。

上記実施形態では、メモリ２が１６個のタイル２２を含み、各タイル２２が１６個のページ２１を含む例について説明した。ただし、メモリ２に含まれるタイル２２の数は、２つ以上の任意の数であってよい。タイル２２に含まれるページ２１の数は、１以上の任意の数であってよい。

３．効果の例
以上で説明した技術は、例えば次のように特定される。図１～図８を参照して説明したように、メモリシステム１００は、メモリ２と、デフラグ装置４と、を備える。メモリ２は、それぞれにデータが配置され得る複数のページ２１を含む。デフラグ装置４は、複数のページ２１に配置されたデータを再配置する。メモリ２は、それぞれが１つ以上のページ２１を含む複数のタイル２２を含む。複数のタイル２２それぞれは、消費電力抑制率が異なる複数の状態（例えば通常状態Ｎ、低消費電力状態Ｘ、超低消費電力状態Ｙ、電源オフ状態Ｚ）の間を遷移可能に構成される。複数の状態は、電源オフ状態とは異なる低消費電力状態を含む。デフラグ装置４は、高アクセス頻度データがまとめられたタイル２２と、低アクセス頻度データがまとめられたタイル２２とが存在するように、データを再配置する。

上記のメモリシステム１００によれば、高アクセス頻度データがまとめられたタイル２２と、低アクセス頻度データがまとめられたタイル２２とが存在するように、データが再配置される。例えば低アクセス頻度データがまとめられたタイル２２の状態を低消費電力状態とすることで、消費電力を抑制することができる。

図７及び図８等を参照して説明したように、デフラグ装置４は、データアクセス頻度（例えばアクセス頻度最高値Ａ）が低いタイル２２ほど消費電力抑制率が大きい状態に遷移するように、複数のタイル２２それぞれの状態を遷移させてよい。また、デフラグ装置４は、データアクセスのない期間が長いタイル２２ほど消費電力抑制率が大きい状態に遷移するように、複数のタイル２２それぞれの状態を遷移させてもよい。例えばこのようにして、低アクセス頻度データがまとめられたタイル２２の状態を低消費電力状態に遷移させることができる。

図１及び図６～図８等を参照して説明したように、複数の状態は、電源オフ状態Ｚを含み、デフラグ装置４は、不揮発メモリのタイル２２の状態を、電源オフ状態Ｚまで遷移させてよい。また、デフラグ装置４は、データが配置されていない未使用のページ２１だけを含むタイル２２が存在するようにデータを再配置した場合には、当該タイル２２の状態を、電源オフ状態Ｚに遷移させてよい。これにより、消費電力をさらに抑制することができる。

図１、図５及び図６等を参照して説明したように、タイル２２内の最高アクセス頻度データのアクセス頻度を当該タイルのアクセス頻度最高値Ａとし、最低アクセス頻度データのアクセス頻度を当該タイルのアクセス頻度最低値Ｂとすると、デフラグ装置４は、番号管理において隣り合うタイル２２のうちの一方のタイルのアクセス頻度最高値Ａ、当該一方のタイル２２のアクセス頻度最低値Ｂ、他方のタイル２２のアクセス頻度最高値Ａ、及び、当該他方のタイル２２のアクセス頻度最低値Ｂが、この順に低くなるように、データを再配置してよい。また、デフラグ装置４は、番号管理において隣り合うタイル２２のうちの一方のタイル２２のアクセス頻度最高値Ａと、他方のタイル２２のアクセス頻度最低値Ｂとの比較結果に基づいて、データを再配置してよい。また、デフラグ装置４は、一方のタイル２２のアクセス頻度最低値Ｂが、他方のタイル２２のアクセス頻度最高値Ａを下回らないように、一方のタイル２２と他方のタイル２２との間でデータを転送してよい。また、デフラグ装置４は、データのアクセス頻度のランキング結果に基づいて、データを再配置してよい。その場合、デフラグ装置４は、少なくとも１つのタイル２２のアクセス頻度最高値Ａとアクセス頻度最低値Ｂとの差分値ΔＡＢが閾値よりも大きい場合に、データを再配置してよい。例えばこのようにしてデータを再配置することができる。

図５、図７及び図８等を参照して説明した方法も、開示される技術の１つである。方法は、それぞれにデータが配置され得る複数のページ２１を含むメモリ２の複数のページ２１に配置されたデータを再配置する方法である。メモリ２は、それぞれが１つ以上のページ２１を含む複数のタイル２２を含む。複数のタイル２２それぞれは、消費電力抑制率が異なる複数の状態の間を遷移可能に構成される。方法は、高アクセス頻度データがまとめられたタイル２２と、低アクセス頻度データがまとめられたタイル２２とが存在するように、データを再配置すること（例えばステップＳ１２、Ｓ１４）を含む。このような方法によっても、これまで説明したように消費電力を抑制することができる。

なお、本開示に記載された効果は、あくまで例示であって、開示された内容に限定されない。他の効果があってもよい。

以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。

なお、本技術は以下のような構成も取ることができる。
（１）
それぞれにデータが配置され得る複数のページを含むメモリと、
前記複数のページに配置されたデータを再配置するデフラグ装置と、
を備え、
前記メモリは、それぞれが１つ以上のページを含む複数のタイルを含み、
前記複数のタイルそれぞれは、消費電力抑制率が異なる複数の状態の間を遷移可能に構成され、
前記複数の状態は、電源オフ状態とは異なる低消費電力状態を含み、
前記デフラグ装置は、高アクセス頻度データがまとめられたタイルと、低アクセス頻度データがまとめられたタイルとが存在するように、前記データを再配置する、
メモリシステム。
（２）
前記デフラグ装置は、データアクセス頻度が低いタイルほど消費電力抑制率が大きい状態に遷移するように、前記複数のタイルそれぞれの状態を遷移させる、
（１）に記載のメモリシステム。
（３）
前記デフラグ装置は、データアクセスのない期間が長いタイルほど消費電力抑制率が大きい状態に遷移するように、前記複数のタイルそれぞれの状態を遷移させる、
（１）又は（２）に記載のメモリシステム。
（４）
前記複数の状態は、前記電源オフ状態を含み、
前記デフラグ装置は、不揮発メモリのタイルの状態を、前記電源オフ状態まで遷移させる、
（２）又は（３）に記載のメモリシステム。
（５）
前記複数の状態は、前記電源オフ状態を含み、
前記デフラグ装置は、データが配置されていない未使用のページだけを含むタイルが存在するように前記データを再配置した場合には、当該タイルの状態を、前記電源オフ状態に遷移させる、
（１）～（４）のいずれかに記載のメモリシステム。
（６）
前記タイル内の最高アクセス頻度データのアクセス頻度を当該タイルのアクセス頻度最高値とし、最低アクセス頻度データのアクセス頻度を当該タイルのアクセス頻度最低値とすると、
前記デフラグ装置は、番号管理において隣り合うタイルのうちの一方のタイルのアクセス頻度最高値、当該一方のタイルのアクセス頻度最低値、他方のタイルのアクセス頻度最高値、及び、当該他方のタイルのアクセス頻度最低値が、この順に低くなるように、前記データを再配置する、
（１）～（４）のいずれかに記載のメモリシステム。
（７）
前記デフラグ装置は、番号管理において隣り合うタイルのうちの一方のタイルのアクセス頻度最高値と、他方のタイルのアクセス頻度最低値との比較結果に基づいて、前記データを再配置する、
（１）～（６）のいずれかに記載のメモリシステム。
（８）
前記デフラグ装置は、前記一方のタイルのアクセス頻度最低値が、前記他方のタイルのアクセス頻度最高値を下回らないように、前記一方のタイルと前記他方のタイルとの間でデータを転送する、
（７）に記載のメモリシステム。
（９）
前記デフラグ装置は、前記データのアクセス頻度のランキング結果に基づいて、前記データを再配置する、
（１）～（８）のいずれかに記載のメモリシステム。
（１０）
前記デフラグ装置は、少なくとも１つのタイルのアクセス頻度最高値とアクセス頻度最低値との差分値が閾値よりも大きい場合に、前記データを再配置する、
（９）に記載のメモリシステム。
（１１）
それぞれにデータが配置され得る複数のページを含むメモリの前記複数のページに配置されたデータを再配置する方法であって、
前記メモリは、それぞれが１つ以上のページを含む複数のタイルを含み、
前記複数のタイルそれぞれは、消費電力抑制率が異なる複数の状態の間を遷移可能に構成され、
前記方法は、
高アクセス頻度データがまとめられたタイルと、低アクセス頻度データがまとめられたタイルとが存在するように、前記データを再配置することを含む、
方法。

１ バスマスタ
２ メモリ
２１ ページ
２２ タイル
３ ＰＭＵ
４ デフラグ装置
４１ ＤＭＡＣ
４２ 管理テーブル
４３ シーケンサ

Claims (11)

1. それぞれにデータが配置され得る複数のページを含むメモリと、
   前記複数のページに配置されたデータを再配置するデフラグ装置と、
   を備え、
   前記メモリは、それぞれが１つ以上のページを含む複数のタイルを含み、
   前記複数のタイルそれぞれは、消費電力抑制率が異なる複数の状態の間を遷移可能に構成され、
   前記複数の状態は、電源オフ状態とは異なる低消費電力状態を含み、
   前記デフラグ装置は、高アクセス頻度データがまとめられたタイルと、低アクセス頻度データがまとめられたタイルとが存在するように、前記データを再配置する、
   メモリシステム。
2. 前記デフラグ装置は、データアクセス頻度が低いタイルほど消費電力抑制率が大きい状態に遷移するように、前記複数のタイルそれぞれの状態を遷移させる、
   請求項１に記載のメモリシステム。
3. 前記デフラグ装置は、データアクセスのない期間が長いタイルほど消費電力抑制率が大きい状態に遷移するように、前記複数のタイルそれぞれの状態を遷移させる、
   請求項１に記載のメモリシステム。
4. 前記複数の状態は、前記電源オフ状態を含み、
   前記デフラグ装置は、不揮発メモリのタイルの状態を、前記電源オフ状態まで遷移させる、
   請求項２に記載のメモリシステム。
5. 前記複数の状態は、前記電源オフ状態を含み、
   前記デフラグ装置は、データが配置されていない未使用のページだけを含むタイルが存在するように前記データを再配置した場合には、当該タイルの状態を、前記電源オフ状態に遷移させる、
   請求項１に記載のメモリシステム。
6. 前記タイル内の最高アクセス頻度データのアクセス頻度を当該タイルのアクセス頻度最高値とし、最低アクセス頻度データのアクセス頻度を当該タイルのアクセス頻度最低値とすると、
   前記デフラグ装置は、番号管理において隣り合うタイルのうちの一方のタイルのアクセス頻度最高値、当該一方のタイルのアクセス頻度最低値、他方のタイルのアクセス頻度最高値、及び、当該他方のタイルのアクセス頻度最低値が、この順に低くなるように、前記データを再配置する、
   請求項１に記載のメモリシステム。
7. 前記デフラグ装置は、番号管理において隣り合うタイルのうちの一方のタイルのアクセス頻度最高値と、他方のタイルのアクセス頻度最低値との比較結果に基づいて、前記データを再配置する、
   請求項１に記載のメモリシステム。
8. 前記デフラグ装置は、前記一方のタイルのアクセス頻度最低値が、前記他方のタイルのアクセス頻度最高値を下回らないように、前記一方のタイルと前記他方のタイルとの間でデータを転送する、
   請求項７に記載のメモリシステム。
9. 前記デフラグ装置は、前記データのアクセス頻度のランキング結果に基づいて、前記データを再配置する、
   請求項１に記載のメモリシステム。
10. 前記デフラグ装置は、少なくとも１つのタイルのアクセス頻度最高値とアクセス頻度最低値との差分値が閾値よりも大きい場合に、前記データを再配置する、
    請求項９に記載のメモリシステム。
11. それぞれにデータが配置され得る複数のページを含むメモリの前記複数のページに配置されたデータを再配置する方法であって、
    前記メモリは、それぞれが１つ以上のページを含む複数のタイルを含み、
    前記複数のタイルそれぞれは、消費電力抑制率が異なる複数の状態の間を遷移可能に構成され、
    前記方法は、
    高アクセス頻度データがまとめられたタイルと、低アクセス頻度データがまとめられたタイルとが存在するように、前記データを再配置することを含む、
    方法。

Images