JP2023013949A - シナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法 - Google Patents

シナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法 Download PDF

Info

Publication number
JP2023013949A
JP2023013949A JP2022080076A JP2022080076A JP2023013949A JP 2023013949 A JP2023013949 A JP 2023013949A JP 2022080076 A JP2022080076 A JP 2022080076A JP 2022080076 A JP2022080076 A JP 2022080076A JP 2023013949 A JP2023013949 A JP 2023013949A
Authority
JP
Japan
Prior art keywords
channel layer
reservoir computing
electrode
pulse signal
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022080076A
Other languages
English (en)
Other versions
JP7544362B2 (ja
Inventor
ヤン，ヒジュン
Heejun Yang
ソン，リンペン
Linfeng Sun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Sungkyunkwan University Foundation for Corporate Collaboration
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Sungkyunkwan University Foundation for Corporate Collaboration
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220031368A external-priority patent/KR20230012964A/ko
Application filed by Korea Advanced Institute of Science and Technology KAIST, Sungkyunkwan University Foundation for Corporate Collaboration filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of JP2023013949A publication Critical patent/JP2023013949A/ja
Application granted granted Critical
Publication of JP7544362B2 publication Critical patent/JP7544362B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/09—Supervised learning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/257—Multistable switching devices, e.g. memristors having switching assisted by radiation or particle beam, e.g. optically controlled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N79/00—Integrated devices, or assemblies of multiple devices, comprising at least one solid-state element covered by group H10N70/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/20—Ensemble learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】シナプス可塑性を示し、電気的信号及び光学的信号に対して反対になる抵抗変化可塑性を有する２次元物質を含むシナプス素子を提供する。【解決手段】本発明は、基板、及び基板の上の複数の単位セルを含み、単位セルの各々はチャンネル層、並びにチャンネル層と交差する第１電極及び第２電極を含み、第１電極と第２電極とは互いに離隔され、チャンネル層の一部を露出させるギャップ領域を定義し、チャンネル層は２次元半導体物質又は２次元強誘電物質を含むシナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法を開示する。【選択図】図２Ａ

Description

特許法第３０条第２項適用申請有り 集会名 ＳＣＩＥＮＣＥ ＡＤＶＡＮＣＥのＷｅｂサイトセミナー 開催日 令和 ３年 ５月１４日
本発明は、シナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法に関し、より具体的にはシナプス可塑性を示し、電気的信号及び光学的信号に対して反対になる抵抗変化可塑性を有する２次元物質を含むシナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法に関する。
脳ニューラルネットワークは、神経細胞であるニューロンとニューロンとの間を連結するシナプス等で構成される。シナプスは、ニューロンから入力された情報を演算し、学習する。特に、シナプスは、情報を処理するために約１ｐＪ（１０－１２Ｊ）水準のエネルギーしか使用しないので、他の人工知能ハードウェアよりも効率的に情報を処理することができる。シナプスで行われる情報処理は、神経系で発現されるスパイク（ｓｐｉｋｅ）頻度が高い部位のシナプス連結は強くなり、そうでない部位の連結は弱くなる‘シナプス可塑性（ｓｙｎａｐｔｉｃ ｐｌａｓｔｉｃｉｔｙ）’という現象に起因する。
したがって、モノのインターネット（ｉｎｔｅｒｎｅｔ ｏｆ ｔｈｉｎｇｓ；ＩｏＴ）、エッジコンピューティング（ｅｄｇｅ ｃｏｍｐｕｔｉｎｇ）等、少ない消費電力が要求される幅広い分野で、シナプス可塑性を利用する人間の脳の情報処理過程をエミュレートするニューロモーフィック（ｎｅｕｒｏｍｏｒｐｈｉｃ）技術に対する研究が活発に行われている。
国際公開第２０１９／０７８３６７号
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、シナプス可塑性を示し、電気的信号及び光学的信号に対して反対になる抵抗変化可塑性を有する２次元物質を含むシナプス素子を提供することにある。
また、本発明の目的は、時間に応じて変わる信号を少ないエネルギーと少ない費用で学習及び分析できるリザーバーコンピューティング装置並びにこれを利用したリザーバーコンピューティング方法を提供することにある。
上記目的を達成するためになされた本発明の一態様によるシナプス素子は、基板と、前記基板の上の複数の単位セルと、を含み、前記単位セルの各々は、チャンネル層、並びに前記チャンネル層と交差する第１電極及び第２電極を含み、前記第１電極と前記第２電極とは、互いに離隔されて、前記チャンネル層の一部を露出させるギャップ領域を定義し、前記チャンネル層は、２次元半導体物質又は２次元強誘電物質を含むことを特徴とする。
前記チャンネル層の厚さは、１ｎｍ乃至５０ｎｍであることが好ましい。
前記２次元半導体物質は、ＭｏＳ２、ＭｏＳｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＳｎＳ、ＳｎＳ２、酸化グラフェン（ｇｒａｐｈｅｎｅ ｏｘｉｄｅ）、又は黒リン（Ｂｌａｃｋ ｐｈｏｓｐｈｏｒｏｕｓ）の中の１つであり、前記２次元強誘電物質は、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＩｎＳｅ、又はＩｎ２Ｓｅ３の中の１つであることが好ましい。
前記ギャップ領域の幅は、０．５μｍ乃至３μｍであることが好ましい。
前記チャンネル層は、前記単位セルを横切る一体の形状を有し得る。
前記チャンネル層は、複数で提供され、前記チャンネル層の各々は、互いに離隔され、その間に前記基板の一部を露出させ得る。
前記チャンネル層は、繰り返される電気的パルス信号に応じて電流が減少する特性及び繰り返される光学的パルス信号に応じて電流が増加する特性を有し得る。
前記チャンネル層は、同一周期で繰り返される同一サイズのパルスに対して非線形的に電流が変化する特性を有し得る。
上記目的を達成するためになされた本発明の一態様によるリザーバーコンピューティング装置は、学習対象パターンに対応した入力信号を生成する入力信号生成部と、前記入力信号に応じた結果を測定する測定部と、前記測定部で測定された値を通じて前記学習対象パターンを学習する学習部と、を含み、前記測定部は、基板と、前記基板の上の複数の単位セルと、を含み、前記単位セルの各々は、チャンネル層、並びに前記チャンネル層と交差する第１電極及び第２電極を含み、前記第１電極と前記第２電極とは、互いに離隔され、前記チャンネル層の一部を露出させるギャップ領域を定義し、前記チャンネル層は、２次元半導体物質又は２次元強誘電物質を含むことを特徴とする。
前記学習対象パターンは、子母音、音節、単語、文章、非言語記号、絵又は図形であり得る。
前記入力信号は、時間に応じて変わる信号であり得る。
前記入力信号は、電気的パルス信号及び光学的パルス信号の中の少なくともいずれか１つを含み得る。
前記測定部で測定される前記入力信号に応じた結果は、前記入力信号に応じて変わる前記チャンネル層の電気伝導度値（以下、伝導度値と略記）であり得る。
前記学習対象パターンは、複数の行で表現され、前記複数の行の各々は、複数の入力信号で表現され得る。
前記学習対象パターンは、複数の行で表現され、前記複数の行の各々は、複数の入力信号で表現され得る。
また、上記目的を達成するためになされた本発明の一態様によるリザーバーコンピューティング方法は、学習対象パターンを準備することと、前記学習対象パターンをパルス信号で示すことと、前記パルス信号の各々をメモリスタに入力することと、前記メモリスタの伝導度値を通じて前記学習対象パターンを学習させることと、を含み、前記メモリスタは、チャンネル層、並びに前記チャンネル層と交差する第１電極及び第２電極を含み、前記第１電極と前記第２電極とは、互いに離隔され、前記チャンネル層の一部を露出させるギャップ領域を定義し、前記チャンネル層は、２次元半導体物質又は２次元強誘電物質を含むことを特徴とする。
前記パルス信号の各々は、２進パルス信号であり得る。
前記学習対象パターンを前記パルス信号で示すことは、前記学習対象パターンを複数の行で示すことと、前記複数の行の各々を前記パルス信号で示すことと、を含み得る。
前記メモリスタの伝導度値を通じて前記学習対象パターンを学習させることは、前記メモリスタの伝導度グラフから伝導度値を抽出することと、前記伝導度値を機械学習モデルに入力することと、を含み得る。
前記パルス信号は、電気的パルス信号及び光学的パルス信号の中の少なくともいずれか１つを含み、前記電気的パルス信号は、前記第１電極又は前記第２電極を通じて入力され、前記光学的パルス信号は、前記ギャップ領域を通じて入力され得る。
本発明のリザーバーコンピューティング方法によれば、入出力関数のみを学習させれば、十分であるので、学習させなければならないネットワークが最小化され、したがって、時間に応じて変わる信号を相対的に少ないエネルギー及び少ない費用で学習及び分析することができる。
本発明の一実施形態によるリザーバーコンピューティング装置を説明するための概念図である。 本発明の一実施形態によるシナプス素子を説明するための斜視図である。 本発明の一実施形態によるシナプス素子を説明するための斜視図である。 本発明の一実施形態によるシナプス素子の単位セルを説明するための概念図である。 本発明の一実施形態によるシナプス素子の特性を説明するためのグラフである。 本発明の一実施形態によるシナプス素子の特性を説明するためのグラフである。 本発明の一実施形態によるシナプス素子の特性を説明するためのグラフである。 本発明の一実施形態によるシナプス素子の特性を説明するためのグラフである。 本発明の一実施形態によるシナプス素子のチャンネル層の特性を説明するためのバンドダイヤグラムである。 本発明の一実施形態によるシナプス素子のチャンネル層の特性を説明するためのバンドダイヤグラムである。 本発明の一実施形態によるシナプス素子のチャンネル層の特性を説明するためのバンドダイヤグラムである。 本発明の一実施形態によるシナプス素子に様々な入力信号を入力した結果を説明するためのグラフである。 本発明の一実施形態によるシナプス素子に様々な入力信号を入力した結果を説明するためのグラフである。 本発明の一実施形態によるリザーバーコンピューティング方法を説明するためのフローチャートである。 本発明の一実施形態によるリザーバーコンピューティング方法を説明するための概念図である。 本発明の一実施形態によるリザーバーコンピューティング方法の中でシナプス素子の伝導度値を抽出することを説明するための概念図である。 本発明の一実施形態によるリザーバーコンピューティング方法の結果を説明するためのグラフである。 本発明の一実施形態によるリザーバーコンピューティング方法の結果を説明するためのグラフである。 本発明の一実施形態によるリザーバーコンピューティング方法に利用される学習対象パターンの例を説明するための概念図である。 図８Ａにしたがう学習対象パターンを利用したリザーバーコンピューティング方法の結果を説明するためのグラフである。 図８Ａにしたがう学習対象パターンを利用したリザーバーコンピューティング方法の結果を説明するためのグラフである。
本発明の構成及び効果を十分に理解するために、図面を参照しながら本発明の好ましい実施形態を詳細に説明する。
本発明は、以下で開示される実施形態に限定されるものではなく、様々な形態で具現されることができ、多様な修正及び変更を加えることができる。以下の実施形態は、単に説明を通じて本発明の開示が完全になるようにし、本発明が属する技術分野の通常の知識を有する者に発明の範疇を完全に知らせるために提供される。図面において説明の便宜のために各構成要素の比率は誇張されるか、又は縮小される。
本明細書で使用される用語は実施形態を説明するためのものであり、本発明を限定しようとするものではない。また、本明細書で使用される用語は特に定義されない限り、該当技術分野で通常の知識を有する者に一般的に公知された意味として解釈される。
本明細書で、単数形は文中で特別に言及しない限り、複数形も含む。本明細書で使用される‘含む（ｃｏｍｐｒｉｓｅ）’及び／又は‘含んでいる（ｃｏｍｐｒｉｓｉｎｇ）’は、言及された構成要素、段階、動作、及び／又は素子が１つ以上の他の構成要素、段階、動作、及び／又は素子の存在又は追加を排除しない。
本明細書で第１、第２などの用語が様々な領域、方向、形状等を記述するために使用されるが、これらの領域、方向、形状はこのような用語によって限定されない。これらの用語は、単にいずれか所定の領域、方向、又は形状を、他の領域、方向、又は形状と区別するために使用される。したがって、いずれかの一実施形態で第１部分として言及された部分が他の実施形態では第２部分と言及されることもあり得る。本明細書で説明され、例示される実施形態はその相補的な実施形態も含む。本明細書の全体に亘って同一の参照番号で表示された部分は同一の構成要素を示す。
以下、図面を参照して本発明の一実施形態によるシナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法について詳細に説明する。
図１は、本発明の一実施形態によるリザーバーコンピューティング装置を説明するための概念図である。
図１を参照すると、本発明によるリザーバーコンピューティング装置は、入力信号生成部１００、測定部２００、及び学習部３００を含む。
入力信号生成部１００で生成される信号は、パルス信号である。入力信号生成部１００で生成される信号は、電気的信号であるか、又は光学的信号である。
測定部２００は、図２Ａ又は図２Ｂを参照して後述するようなシナプス素子を含む。シナプス素子は、少なくとも１つ以上のメモリスタ（ｍｅｍｒｉｓｔｏｒ）を含む。ここで、メモリスタとは、過去に流れた電流量を記憶することができる受動素子である。メモリスタは、過去に流れた電流の様状を記憶し、それに応じて抵抗が変化する特性を有する。
学習部３００は、測定部２００で測定された値（例えば、伝導度値）を通じて学習対象パターンを学習する機械学習モデルである。機械学習モデルは、例えば、指導学習技法（ｓｕｐｅｒｖｉｓｅｄ ｌｅａｒｎｉｎｇ ｔｅｃｈｎｉｑｕｅ）を利用することができる。機械学習モデルは、例えば、単層パーセプトロン（ｓｉｎｇｌｅ－ｌａｙｅｒ ｐｅｒｃｅｐｔｒｏｎ）、多層パーセプトロン（ｍｕｌｔｉ－ｌａｙｅｒ ｐｅｒｃｅｐｔｒｏｎ）、ランダムフォレスト（ｒａｎｄｏｍ ｆｏｒｅｓｔ）、サポートベクトルマシン（ｓｕｐｐｏｒｔ ｖｅｃｔｏｒ ｍａｃｈｉｎｅ）、又はロジスティック回帰分析（ｌｏｇｉｓｔｉｃ ｒｅｇｒｅｓｓｉｏｎ）等の技法を利用することができる。
図２Ａは、本発明の一実施形態によるシナプス素子を説明するための斜視図である。
図２Ａを参照すると、本発明によるシナプス素子（即ち、測定部２００）は、基板Ｓ及び基板Ｓ上の複数の単位セルＵＣを含む。基板Ｓは、例えば、シリコン基板のような半導体基板又はＳＯＩ基板（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）である。基板Ｓは、第１方向Ｄ１及び第１方向Ｄ１と交差する第２方向Ｄ２に並び、第３方向Ｄ３と直交する上面を有する。第１～第３方向（Ｄ１、Ｄ２、Ｄ３）は、例えば互いに直交する方向である。
単位セルＵＣの各々は、第１方向Ｄ１に延長されるチャンネル層ＣＬ、チャンネル層ＣＬと交差し、第２方向Ｄ２に延長される第１及び第２電極（ＥＬ１、ＥＬ２）を含む。単位セルＵＣの各々は、１つのメモリスタ（ｍｅｍｒｉｓｔｏｒ）である。
チャンネル層ＣＬは、例えば、複数の単位セルＵＣを横切り第１方向Ｄ１に延長される一体の形状を有する。チャンネル層ＣＬの第３方向Ｄ３への厚さは、例えば、１ｎｍ～５０ｎｍである。以下では、厚さは第３方向Ｄ３への厚さを意味する。チャンネル層ＣＬは、２次元半導体物質（２－ｄｉｍｅｎｓｉｏｎａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍａｔｅｒｉａｌ）又は２次元強誘電物質（２－ｄｉｍｅｎｓｉｏｎａｌ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ）を含む。２次元半導体物質は、例えば、ＭｏＳ２、ＭｏＳｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＳｎＳ、ＳｎＳ２、酸化グラフェン（ｇｒａｐｈｅｎｅ ｏｘｉｄｅ）、又は黒リン（Ｂｌａｃｋ ｐｈｏｓｐｈｏｒｏｕｓ）等である。２次元強誘電物質は、例えば、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＩｎＳｅ、又はＩｎ２Ｓｅ３等である。
第１及び第２電極（ＥＬ１、ＥＬ２）の各々は、チャンネル層ＣＬから離隔される第１部分及び第１部分に連結され、チャンネル層ＣＬを覆い、第２方向Ｄ２に延長される第２部分を含む。第１電極ＥＬ１の第１部分は、第２電極ＥＬ２の第１部分とはチャンネル層ＣＬを介して互いに離隔される。第１電極ＥＬ１の第２部分及び第２電極ＥＬ２の第２部分は、第１方向Ｄ１に互いに離隔される。第１電極ＥＬ１の第２部分及び第２電極ＥＬ２の第２部分によって、チャンネル層ＣＬの少なくとも一部を露出させるギャップ領域Ｇが定義される。ギャップ領域Ｇの第１方向Ｄ１への幅は約０．５μｍ～約３μｍである。第１及び第２電極（ＥＬ１、ＥＬ２）の各々で、第２部分の厚さは第１部分の厚さよりも小さい。第１及び第２電極（ＥＬ１、ＥＬ２）の各々の第２部分の一部は基板Ｓの上面に接触してもよい。但し、これは例示的なものであり、第１及び第２電極（ＥＬ１、ＥＬ２）の各々はチャンネル層ＣＬに接触し、ギャップ領域Ｇを定義する様々な形状を有し得る。第１及び第２電極（ＥＬ１、ＥＬ２）は金属等の導電物質を含む。例えば、第１及び第２電極（ＥＬ１、ＥＬ２）は金（Ａｕ）又はクロム（Ｃｒ）を含む。
単位セルＵＣの各々に第１入力信号ＩＳ１及び第２入力信号ＩＳ２が入力される。第１入力信号ＩＳ１は、第１電極ＥＬ１及び第２電極ＥＬ２の中の１つを通じて入力される電気的パルス信号である。第２入力信号ＩＳ２は、第１電極ＥＬ１及び第２電極ＥＬ２の間のギャップ領域Ｇによって露出されたチャンネル層ＣＬの一部を通じて入力される光学的パルス信号である。第２入力信号ＩＳ２は、例えば、約４００ｎｍ～約８５０ｎｍの波長帯域で選択された波長を有する。
図２Ｂは、本発明の一実施形態によるシナプス素子を説明するための斜視図である。以下では、説明の便宜のために図２Ａを参考して説明したことと実質的に同一の事項に対する説明は省略し、相違点に対して詳細に説明する。
図２Ｂを参照すると、基板Ｓ上のチャンネル層ＣＬは複数で提供される。チャンネル層ＣＬの各々は、第１電極ＥＬ１及び第２電極ＥＬ２と交差する。チャンネル層ＣＬは互いに第１方向Ｄ１に離隔される。チャンネル層ＣＬの間に基板Ｓの一部が露出される。
図３Ａは、本発明の一実施形態によるシナプス素子の単位セルを説明するための概念図である。図３Ｂ、図３Ｃ、図３Ｄ、及び図３Ｅは、本発明の一実施形態によるシナプス素子の特性を説明するためのグラフである。
図３Ａを参照すると、本発明によるシナプス素子の単位セルＵＣは、チャンネル層ＣＬ及びこれに連結される第１及び第２電極（ＥＬ１、ＥＬ２）を含む。第１及び第２電極（ＥＬ１、ＥＬ２）の各々はチャンネル層ＣＬの一部を覆う。
図３Ａ及び図３Ｂを参照すると、単位セルＵＣの第１電極ＥＬ１と第２電極ＥＬ２との間に印加される電圧を増加させた後に、減少させる試行を複数回進行した結果に該当する電圧－電流（Ｖ－Ｉ）グラフが図示される。この時、電圧の単位はＶ（ｖｏｌｔａｇｅ）であり、電流の単位はμＡである。第１～第８試行（Ｔ１－Ｔ８）の結果、試行が繰り返されるほど、同一電圧に対する電流が減少し、これはチャンネル層ＣＬがシナプス可塑性（ｓｙｎａｐｔｉｃ ｐｌａｓｔｉｃｉｔｙ）（又はメモリスタ特性）を示すことを意味する。以下では、電流（又は光電流）はチャンネル層ＣＬに流れる電流を意味し、これは第１電極ＥＬ１又は第２電極ＥＬ２によって測定される。
図３Ｃを参照すると、第１入力信号ＩＳ１が入力される場合の時間に対する電流変化を示すグラフが図示される。この時、時間の単位はｓ（ｓｅｃｏｎｄ、秒）であり、電圧の単位はＶ（ｖｏｌｔａｇｅ）であり、電流の単位はμＡである。第１入力信号ＩＳ１は、例えば、パルス電圧が約４．５Ｖであり、パルス幅（ｐｕｌｓｅ ｗｉｄｔｈ）が約２０ｍｓであり、パルス反復周期（ｐｕｌｓｅ ｒｅｐｅｔｉｔｉｏｎ ｉｎｔｅｒｖａｌ；ＰＲＩ）が約３０ｍｓであるパルス信号である。第１入力信号ＩＳ１を約０．７５ｓの間に入力した結果、時間が経過するほど、電流が減少し、これは図３Ｂと一致する結果である。
図３Ｄを参照すると、第２入力信号ＩＳ２が入力される場合の時間に対する電流変化を示すグラフが図示される。この時、時間の単位はｓ（ｓｅｃｏｎｄ、秒）であり、電流の単位はμＡである。第２入力信号ＩＳ２は、例えば、波長が約７２５ｎｍであり、パルスパワーが約４３ｍＷであり、パルス反復周期が約３ｓであるパルス信号である。この時、第２入力信号ＩＳ２によって誘導される電流を測定するために、第１電極ＥＬ１と第２電極ＥＬ２との間に約０．５Ｖの読出し電圧（ｒｅａｄ ｖｏｌｔａｇｅ）が印加される。第２入力信号ＩＳ２を約１２０ｓの間に入力した結果、時間が経過するほど、電流が増加し、これは図３Ｂ及び図３Ｃとは反対になる結果である。
図３Ｃ及び図３Ｄを参照すると、第１入力信号ＩＳ１又は第２入力信号ＩＳ２に応じた電流変化は非線形的（ｎｏｎｌｉｎｅａｒ）である。再び言えば、同一サイズのパルスが同一周期で反復されても電流は非線形的に変化する。
図３Ｅを参照すると、図３Ｄを参照して説明した第２入力信号ＩＳ２と類似であり、波長が互いに異なるパルストレインが入力される場合の正規化された光電流（ｎｏｒｍａｌｉｚｅｄ ｐｈｏｔｏｃｕｒｒｅｎｔ）の変化を示すグラフが図示される。本発明によるシナプス素子は少なくとも約４００ｎｍ～約８５０ｎｍの波長帯域で図３Ｄと一致する結果を示す。
図３Ｆ、図３Ｇ、及び図３Ｈは、本発明の一実施形態によるシナプス素子のチャンネル層の特性を説明するためのバンドダイヤグラムである。以下では、図３Ｆ、図３Ｇ、及び図３Ｈを参照して、図３Ｂ及び図３Ｃと図３Ｄが互いに反対になる傾向性を示す理由について説明する。この時、チャンネル層ＣＬは、一例として、ｐ型（ｐ－ｔｙｐｅ）ＳｎＳを含む。
図３Ｆを参照すると、平衡状態（ｅｑｕｉｌｉｂｒｉｕｍ ｓｔａｔｅ）にあるチャンネル層ＣＬのバンドダイヤグラムが図示される。この時、第１電極ＥＬ１と第２電極ＥＬ２との間に印加されるバイアス電圧Ｖｄは閾値電圧Ｖｔｈよりも小さく、アクセプタ状態（ａｃｃｅｐｔｏｒ ｓｔａｔｅ、Ｅａ）は電子（ｅｌｅｃｔｒｏｎ）で満たされる。
図３Ｇを参照すると、第１電極ＥＬ１と第２電極ＥＬ２との間に印加されるバイアス電圧Ｖｄが閾値電圧Ｖｔｈよりも大きい場合（即ち、第１入力信号ＩＳ１のような電気的パルス信号が印加される場合）のチャンネル層ＣＬのバンドダイヤグラムが図示される。この時、アクセプタ状態Ｅａにトラップされている電子の中の一部は正孔（ｈｏｌｅ）と再結合（ｒｅｃｏｍｂｉｎｅ）され、したがって、チャンネル層ＣＬの電流が減少する。
図３Ｈを参照すると、第１電極ＥＬ１と第２電極ＥＬ２との間に印加されるバイアス電圧Ｖｄが閾値電圧Ｖｔｈよりも小さいが、第２入力信号ＩＳ２のような光学的パルス信号が印加される場合のチャンネル層ＣＬのバンドダイヤグラムが図示される。この時、アクセプタ状態Ｅａの電子は励起されてドナー状態Ｅｄにトラップされ、原子が価電子帯（ｖａｌｅｎｃｅ ｂａｎｄ）から正孔をさらに生成し、したがって、チャンネル層ＣＬの伝導度（即ち、電気伝導度）が増加する。このような現象は、フォトゲーティング効果（ｐｈｏｔｏ－ｇａｔｉｎｇ ｅｆｆｅｃｔ）と称される。
図４Ａ及び図４Ｂは、本発明の一実施形態によるシナプス素子に様々な入力信号を入力した結果を説明するためのグラフである。
図２Ａ及び図４Ａを参照すると、本発明によるシナプス素子の単位セルＵＣに第１入力信号ＩＳ１が入力される場合の時間に対するリード電流（ｒｅａｄ ｃｕｒｒｅｎｔ）変化を示すグラフが図示される。この時、時間の単位はｓ（ｓｅｃｏｎｄ、秒）であり、電流の単位はｎＡである。
第１入力信号ＩＳ１の各々は、順次的に入力される５回の信号を含む。この時、５回の信号の各々は‘１’又は‘０’を意味する。上記を意味する信号は、例えばパルス電圧が約４Ｖであり、パルス幅が約５０ｍｓである電気的パルスである。５回の信号の周期は約１００ｍｓ以下である。
図４Ａを参照すると、第１入力信号ＩＳ１は、（００１００）、（０１００１）、（０１０１０）、（１１１１１）、（１１１０１）、及び（０１１１０）のような２進パルス信号（ｂｉｎａｒｙ ｐｕｌｓｅ ｓｉｇｎａｌｓ）である。第１入力信号ＩＳ１の各々で、‘１’を意味する信号が現れると、電流が減少する。これは図３Ｇを参照して説明したようにアクセプタ状態Ｅａにトラップされている電子の中の一部が正孔と再結合してデトラップされること（ｂｅｉｎｇ ｄｅｔｒａｐｐｅｄ）に起因する。第１入力信号ＩＳ１の各々で、‘０’を意味する信号が現れると、電流が再び増加し始める。これは図３Ｆを参照して説明したように電子が再びアクセプタ状態（Ｅａ）にトラップされることに起因する。
図３Ｃを参照して説明したように、第１入力信号ＩＳ１の各々に応じた電流変化は非線形的であるので、第１入力信号ＩＳ１の各々の入力が終わった後の最終電流値（ｆｉｎａｌ ｃｕｒｒｅｎｔ ａｍｐｌｉｔｕｄｅ）は互いに異なる。
図２Ａ及び図４Ｂを参照すると、本発明によるシナプス素子の単位セルＵＣに第２入力信号ＩＳ２が入力される場合の時間に対するリード電流（ｒｅａｄ ｃｕｒｒｅｎｔ）変化を示すグラフが図示される。この時、時間の単位はｓ（ｓｅｃｏｎｄ、秒）であり、電流の単位はｎＡである。
第２入力信号ＩＳ２の各々は、順次的に入力される５回の信号を含む。この時、５回の信号の各々は‘１’又は‘０’を意味する。上記を意味する信号は、例えば波長が約７２５ｎｍであり、パルスパワーが約４２ｍＷであり、パルス幅が約５ｓである光学的パルスである。５回の信号の周期は約３ｓである。
図４Ｂを参照すると、第２入力信号ＩＳ２は、（００１００）、（０１００１）、（０１０１０）、（０１１１０）、（１１１０１）、及び（１１１１１）のような２進パルス信号である。第２入力信号ＩＳ２の各々で、’１’を意味する信号が現れると、電流が増加する。これは図３Ｈを参照して説明したようにアクセプタ状態（Ｅａ）の電子が励起されてドナー状態（Ｅｄ）にトラップされ、原子が価電子帯（ｖａｌｅｎｃｅ ｂａｎｄ）から正孔をさらに生成するフォトゲーティング効果に起因する。第２入力信号ＩＳ２の各々で、‘０’を意味する信号が現れると、電流が再び減少し始める。これは図３Ｆを参照して説明したように電子が再びアクセプタ状態（Ｅａ）にトラップされることに起因する。
図３Ｄを参照して説明したように、第２入力信号ＩＳ２の各々に応じた電流変化は非線形的であるので、第２入力信号ＩＳ２の各々の入力が終わった後の最終電流値は互いに異なる。
図５は、本発明の一実施形態によるリザーバーコンピューティング方法を説明するためのフローチャートである。
図５を参照すると、本発明によるリザーバーコンピューティング方法は、学習対象パターンを準備すること（Ｓ１００）、学習対象パターンの各々を電気的パルス信号及び／又は光学的パルス信号で示すこと（Ｓ２００）、パルス信号の各々をメモリスタに入力すること（Ｓ３００）、及びメモリスタの伝導度値（又は電流値）を通じて学習対象パターンの各々を学習させること（Ｓ４００）を含む。以下では６Ａ及び図６Ｂを参照して、本発明によるリザーバーコンピューティング方法についてより詳細に説明する。
この時、リザーバーコンピューティング（ｒｅｓｅｒｖｏｉｒ ｃｏｍｐｕｔｉｎｇ；ＲＣ）というのは、時間に応じて変わるデータを学習するための学習アルゴリズムの中の１つであって、短期記憶（ｓｈｏｒｔ－ｔｅｒｍ ｍｅｍｏｒｙ）特性及び非線形的関数特性を有するリザーバー（ｒｅｓｅｒｖｏｉｒ）を利用して時間に応じた入力信号の情報を高次元の空間に投影（即ち、マッピング）する方式を利用する。時間に応じる、リザーバーコンピューティングでは入出力関数のみを学習させればよいので、学習させなければならないネットワークが最小化され、これによって時間に応じて変わる信号を相対的に少ないエネルギー及び少ない費用で学習及び分析することができる。
図６Ａは、本発明の一実施形態によるリザーバーコンピューティング方法を説明するための概念図である。図６Ｂは、本発明の一実施形態によるリザーバーコンピューティング方法の中のシナプス素子の伝導度値を抽出することを説明するための概念図である。
図５Ａ及び図６Ａを参照すると、学習対象パターンＰが準備される（Ｓ１００）。学習対象パターンＰは、例えば、ハングル子母音である。但し、これは例示的なものであり、学習対象パターンＰは韓国語の音節、単語又は文章であってもよく、他の言語のアルファベット、単語又は文章、非言語記号、絵又は図形であってもよい。
Figure 2023013949000002
その後、学習対象パターンＰの各々は、電気的パルス信号及び／又は光学的パルス信号で表現される（Ｓ２００）。学習対象パターンＰの各々を電気的パルス信号及び／又は光学的パルス信号で示すこと（Ｓ２００）は、学習対象パターンＰの各々を複数の行（ｒｏｗｓ）（又は列（ｃｏｌｕｍｎｓ））で示すこと、及び複数の行の各々を電気的パルス信号及び／又は光学的パルス信号に示すことを含む。一実施形態によれば、学習対象パターンＰの各々は１つの行列（ｍａｔｒｉｘ）で表現されてもよい。
Figure 2023013949000003
その後、入力信号ＩＳの各々は、測定部２００のメモリスタＭに入力される（Ｓ３００）。メモリスタＭは、図１及び図２Ａを参照して説明した測定部２００の単位セルＵＣに該当する。
その後、メモリスタＭの伝導度値を通じて学習対象パターンＰの各々を学習させる（Ｓ４００）。メモリスタＭの伝導度値を通じて学習対象パターンＰの各々を学習させること（Ｓ４００）は、メモリスタＭの伝導度グラフＥＣから伝導度値を抽出すること、及び伝導度値を機械学習モデルに入力することを含む。
Figure 2023013949000004
Figure 2023013949000005
伝導度グラフＥＣから複数の伝導度値が抽出される。複数の伝導度値は初期伝導度値Ｃｉ、及び（１１１１１）信号に応じて変化する第１～第５パルス伝導度値（Ｃ１－Ｃ５）を含む。第１パルス伝導度値Ｃ１は初期伝導度値Ｃｉよりも大きい。第１パルス伝導度値Ｃ１から第５パルス伝導度値Ｃ５に行くほど、伝導度値のサイズは減少する。
機械学習モデルは、図１を参照して説明した学習部３００に該当する。学習部３００は複数のレイヤーを含む。複数のレイヤーの各々は複数のノードを含み、ノードは加重値（ｗｅｉｇｈｔ）を有し、互いに連結される。例えば、学習部３００は入力レイヤーＩＬ及び出力レイヤーＯＬを含む。学習部３００は入力レイヤーＩＬ及び出力レイヤーＯＬの間の少なくとも１つ以上の追加レイヤーをさらに含み得る。初期伝導度値Ｃｉ、及び第１～第５パルス伝導度値（Ｃ１－Ｃ５）は学習部３００の入力レイヤーＩＬに入力される。
図７Ａ及び図７Ｂは、本発明の一実施形態によるリザーバーコンピューティング方法の結果を説明するためのグラフである。
図６Ａ及び図７Ａを参照すると、学習対象パターンＰを示す信号で、電気的パルス信号の第１入力信号ＩＳ１を利用する場合及び光学的パルス信号の第２入力信号ＩＳ２を利用する場合に、エポック数（ｅｐｏｃｈ ｎｕｍｂｅｒ）にしたがう精度（ａｃｃｕｒａｃｙ）を示すグラフが図示される。この時、エポック数は学習部３００で機械学習を繰り返した回数を意味し、精度は学習対象パターンＰに対する分類精度（ｃｌａｓｓｉｆｉｃａｔｉｏｎ ａｃｃｕｒａｃｙ）を意味する。第１入力信号ＩＳ１を利用する場合、エポック数が約５０以上であれば、０．９（即ち、９０％）以上の精度を得ることができる。第２入力信号ＩＳ２を利用する場合、エポック数が約７５以上であれば、０．９（即ち、９０％）以上の精度を得ることができる。
図６Ａ及び図７Ｂを参照すると、互いに異なる２進パルス信号を入力した結果測定された電流を示すグラフが図示される。この時、電流の単位はｎＡである。メモリスタＭに互いに異なる２進パルス信号を入力した結果、測定された電流は互いに異なり、これはメモリスタＭの短期記憶特性及び非線形的関数特性に起因する。したがって、学習部３００は学習対象パターンＰのように時間に応じて変わる信号を相対的に少ないエネルギー及び少ない費用で学習及び分析することができる。
図８Ａは、本発明の一実施形態によるリザーバーコンピューティング方法に利用される学習対象パターンの例を説明するための概念図である。図８Ｂ及び図８Ｃは、図８Ａにしたがう学習対象パターンを利用したリザーバーコンピューティング方法の結果を説明するためのグラフである。
図８Ａを参照すると、学習対象パターンＰは、‘行こう（Ｌｅｔ’ｓ ｇｏ）’、‘出て行け（Ｇｅｔ ｏｕｔ）’、‘買おう（Ｌｅｔ’ｓ ｂｕｙ）’、‘乗ろう（Ｌｅｔ’ｓ ｒｉｄｅ）’、及び‘キックする（Ｋｉｃｋ）’のような２音節ハングル単語である。学習対象パターンＰの各々は、例えば、第１～第５行（Ｒ１－Ｒ５）で表現される。第１～第５行（Ｒ１－Ｒ５）は複数の（例えば、５つの）入力信号ＩＳで表現される。入力信号ＩＳの各々は２進パルス信号である。
図８Ｂを参照すると、本発明によるリザーバーコンピューティング方法で図８Ａの学習対象パターンＰを学習する場合、エポック数にしたがう精度（ａｃｃｕｒａｃｙ）を示すグラフが図示される。この時、学習対象パターンＰを示す信号に電気的パルス信号が利用され、エポック数が約８０以上であれば、０．９（即ち、９０％）以上の精度を得ることができる。
図８Ｃを参照すると、エポック数にしたがう損失（ｌｏｓｓ）を示すグラフが図示される。この時、損失とは機械学習の交差エントロピー損失（ｃｒｏｓｓ ｅｎｔｒｏｐｙ ｌｏｓｓ）を意味し、エポック数が増加するにつれて損失は減少する。
以上、図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更しなくとも、他の具体的な形態に実施されることができることを理解することができる。したがって、以上に記載した実施形態はすべての面で例示的なものであり、限定的ではない。
１００ 入力信号生成部
２００ 測定部
３００ 学習部
ＣＬ チャンネル層
ＥＬ１、ＥＬ２ 電極
Ｇ ギャップ領域
ＩＳ１、ＩＳ２ 入力信号
Ｓ 基板
ＵＣ 単位セル

Claims (20)

  1. 基板と、
    前記基板の上の複数の単位セルと、を含み、
    前記単位セルの各々は、チャンネル層、並びに前記チャンネル層と交差する第１電極及び第２電極を含み、
    前記第１電極と前記第２電極とは、互いに離隔され、前記チャンネル層の一部を露出させるギャップ領域を定義し、
    前記チャンネル層は、２次元半導体物質又は２次元強誘電物質を含むことを特徴とするシナプス素子。
  2. 前記チャンネル層の厚さは、１ｎｍ乃至５０ｎｍであることを特徴とする請求項１に記載のシナプス素子。
  3. 前記２次元半導体物質は、ＭｏＳ２、ＭｏＳｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＳｎＳ、ＳｎＳ２、酸化グラフェン（ｇｒａｐｈｅｎｅ ｏｘｉｄｅ）、又は黒リン（Ｂｌａｃｋ ｐｈｏｓｐｈｏｒｏｕｓ）の中の１つであり、
    前記２次元強誘電物質は、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＩｎＳｅ又はＩｎ２Ｓｅ３の中の１つであることを特徴とする請求項１に記載のシナプス素子。
  4. 前記ギャップ領域の幅は、０．５μｍ乃至３μｍであることを特徴とする請求項１に記載のシナプス素子。
  5. 前記チャンネル層は、前記単位セルを横切る一体の形状を有することを特徴とする請求項１に記載のシナプス素子。
  6. 前記チャンネル層は、複数で提供され、
    前記チャンネル層の各々は、互いに離隔され、その間に前記基板の一部を露出させることを特徴とする請求項１に記載のシナプス素子。
  7. 前記チャンネル層は、繰り返される電気的パルス信号に応じて電流が減少する特性及び繰り返される光学的パルス信号に応じて電流が増加する特性を有することを特徴とする請求項１に記載のシナプス素子。
  8. 前記チャンネル層は、同一周期で繰り返される同一サイズのパルスに対して非線形的に電流が変化する特性を有することを特徴とする請求項７に記載のシナプス素子。
  9. 学習対象パターンに対応した入力信号を生成する入力信号生成部と、
    前記入力信号に応じた結果を測定する測定部と、
    前記測定部で測定された値を通じて前記学習対象パターンを学習する学習部と、を含み、
    前記測定部は、
    基板と、
    前記基板の上の複数の単位セルと、を含み、
    前記単位セルの各々は、チャンネル層、並びに前記チャンネル層と交差する第１電極及び第２電極を含み、
    前記第１電極と前記第２電極とは、互いに離隔され、前記チャンネル層の一部を露出させるギャップ領域を定義し、
    前記チャンネル層は、２次元半導体物質又は２次元強誘電物質を含むことを特徴とするリザーバーコンピューティング装置。
  10. 前記学習対象パターンは、子母音、音節、単語、文章、非言語記号、絵又は図形であることを特徴とする請求項９に記載のリザーバーコンピューティング装置。
  11. 前記入力信号は、時間に応じて変わる信号であることを特徴とする請求項９に記載のリザーバーコンピューティング装置。
  12. 前記入力信号は、電気的パルス信号及び光学的パルス信号の中の少なくともいずれか１つを含むことを特徴とする請求項１１に記載のリザーバーコンピューティング装置。
  13. 前記測定部で測定される前記入力信号に応じた結果は、前記入力信号に応じて変わる前記チャンネル層の伝導度値であることを特徴とする請求項９に記載のリザーバーコンピューティング装置。
  14. 前記学習対象パターンは、複数の行で表現され、
    前記複数の行の各々は、複数の入力信号で表現されることを特徴とする請求項９に記載のリザーバーコンピューティング装置。
  15. 前記学習部は、単層パーセプトロン（ｓｉｎｇｌｅ－ｌａｙｅｒ ｐｅｒｃｅｐｔｒｏｎ）、多層パーセプトロン（ｍｕｌｔｉ－ｌａｙｅｒ ｐｅｒｃｅｐｔｒｏｎ）、ランダムフォレスト（ｒａｎｄｏｍ ｆｏｒｅｓｔ）、サポートベクトルマシン（ｓｕｐｐｏｒｔ ｖｅｃｔｏｒ ｍａｃｈｉｎｅ）、又はロジスティック回帰分析（ｌｏｇｉｓｔｉｃ ｒｅｇｒｅｓｓｉｏｎ）を利用することを特徴とする請求項９に記載のリザーバーコンピューティング装置。
  16. 学習対象パターンを準備することと、
    前記学習対象パターンをパルス信号で示すことと、
    前記パルス信号の各々をメモリスタに入力することと、
    前記メモリスタの伝導度値を通じて前記学習対象パターンを学習させることと、を含み、
    前記メモリスタは、チャンネル層、並びに前記チャンネル層と交差する第１電極及び第２電極を含み、
    前記第１電極と前記第２電極とは、互いに離隔され、前記チャンネル層の一部を露出させるギャップ領域を定義し、
    前記チャンネル層は、２次元半導体物質又は２次元強誘電物質を含むことを特徴とするリザーバーコンピューティング方法。
  17. 前記パルス信号の各々は、２進パルス信号であることを特徴とする請求項１６に記載のリザーバーコンピューティング方法。
  18. 前記学習対象パターンを前記パルス信号で示すことは、
    前記学習対象パターンを複数の行で示すことと、
    前記複数の行の各々を前記パルス信号で示すことと、を含むことを特徴とする請求項１６に記載のリザーバーコンピューティング方法。
  19. 前記メモリスタの伝導度値を通じて前記学習対象パターンを学習させることは、
    前記メモリスタの伝導度グラフから伝導度値を抽出することと、
    前記伝導度値を機械学習モデルに入力することと、を含むことを特徴とする請求項１６に記載のリザーバーコンピューティング方法。
  20. 前記パルス信号は、電気的パルス信号及び光学的パルス信号の中の少なくともいずれか１つを含み、
    前記電気的パルス信号は、前記第１電極又は前記第２電極を通じて入力され、
    前記光学的パルス信号は、前記ギャップ領域を通じて入力されることを特徴とする請求項１６に記載のリザーバーコンピューティング方法。

JP2022080076A 2021-07-16 2022-05-16 シナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法 Active JP7544362B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0093382 2021-07-16
KR20210093382 2021-07-16
KR1020220031368A KR20230012964A (ko) 2021-07-16 2022-03-14 시냅스 소자, 이를 포함하는 축적 컴퓨팅 장치 및 이를 이용한 축적 컴퓨팅 방법
KR10-2022-0031368 2022-03-14

Publications (2)

Publication Number Publication Date
JP2023013949A true JP2023013949A (ja) 2023-01-26
JP7544362B2 JP7544362B2 (ja) 2024-09-03

Family

ID=85039598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022080076A Active JP7544362B2 (ja) 2021-07-16 2022-05-16 シナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法

Country Status (2)

Country Link
US (1) US20230030949A1 (ja)
JP (1) JP7544362B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230811B (zh) * 2023-04-28 2023-07-11 中北大学 一种基于铁电半导体材料的光电响应突触器件制备方法
CN117743927B (zh) * 2023-12-20 2024-06-21 北京大学 基于多模态传感输入库网络的时序信号分析方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620074A (ja) * 1992-07-02 1994-01-28 Canon Inc ニューロコンピュータ用電子素子
CN106847817A (zh) * 2015-12-04 2017-06-13 中国科学院宁波材料技术与工程研究所 具有多端结构的人造突触器件及其制法和应用
KR20190021650A (ko) * 2017-08-23 2019-03-06 성균관대학교산학협력단 2차원 반도체 물질로 이루어진 채널층을 포함한 시냅스 소자
CN110739393A (zh) * 2018-07-19 2020-01-31 中国科学院宁波材料技术与工程研究所 一种仿生突触器件及其制作方法及其应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620074A (ja) * 1992-07-02 1994-01-28 Canon Inc ニューロコンピュータ用電子素子
CN106847817A (zh) * 2015-12-04 2017-06-13 中国科学院宁波材料技术与工程研究所 具有多端结构的人造突触器件及其制法和应用
KR20190021650A (ko) * 2017-08-23 2019-03-06 성균관대학교산학협력단 2차원 반도체 물질로 이루어진 채널층을 포함한 시냅스 소자
CN110739393A (zh) * 2018-07-19 2020-01-31 中国科学院宁波材料技术与工程研究所 一种仿生突触器件及其制作方法及其应用

Also Published As

Publication number Publication date
TW202305669A (zh) 2023-02-01
JP7544362B2 (ja) 2024-09-03
US20230030949A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
Nandakumar et al. Experimental demonstration of supervised learning in spiking neural networks with phase-change memory synapses
Choi et al. A self-rectifying TaO y/nanoporous TaO x memristor synaptic array for learning and energy-efficient neuromorphic systems
Seo et al. Artificial optic-neural synapse for colored and color-mixed pattern recognition
Prezioso et al. Spike-timing-dependent plasticity learning of coincidence detection with passively integrated memristive circuits
Woźniak et al. Deep learning incorporating biologically inspired neural dynamics and in-memory computing
Boybat et al. Neuromorphic computing with multi-memristive synapses
Alibart et al. Pattern classification by memristive crossbar circuits using ex situ and in situ training
JP7544362B2 (ja) シナプス素子、これを含むリザーバーコンピューティング装置、及びこれを利用したリザーバーコンピューティング方法
Yao et al. Face classification using electronic synapses
Schuman et al. A survey of neuromorphic computing and neural networks in hardware
Prezioso et al. Self-adaptive spike-time-dependent plasticity of metal-oxide memristors
Krogh What are artificial neural networks?
Park et al. Electronic system with memristive synapses for pattern recognition
Abunahla et al. NeuroMem: Analog graphene-based resistive memory for artificial neural networks
Eryilmaz et al. Brain-like associative learning using a nanoscale non-volatile phase change synaptic device array
Zahari et al. Analogue pattern recognition with stochastic switching binary CMOS-integrated memristive devices
Giulioni et al. Real time unsupervised learning of visual stimuli in neuromorphic VLSI systems
Kim et al. A tactile sensor system with sensory neurons and a perceptual synaptic network based on semivolatile carbon nanotube transistors
Chen et al. All oxide based flexible multi-folded invisible synapse as vision photo-receptor
Garg et al. Voltage-dependent synaptic plasticity: Unsupervised probabilistic Hebbian plasticity rule based on neurons membrane potential
Bonnet et al. Bringing uncertainty quantification to the extreme-edge with memristor-based Bayesian neural networks
Kim et al. Binarized neural network with Silicon nanosheet Synaptic transistors for Supervised pattern Classification
Afshari et al. Analyzing the impact of memristor variability on crossbar implementation of regression algorithms with smart weight update pulsing techniques
Zhang et al. The framework and memristive circuit design for multisensory mutual associative memory networks
Milozzi et al. Memristive tonotopic mapping with volatile resistive switching memory devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20220603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240814

R150 Certificate of patent or registration of utility model

Ref document number: 7544362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150