JP2023009823A - 曲げセンサ、曲げ検出装置、及び曲げ検出方法 - Google Patents

曲げセンサ、曲げ検出装置、及び曲げ検出方法 Download PDF

Info

Publication number
JP2023009823A
JP2023009823A JP2021113426A JP2021113426A JP2023009823A JP 2023009823 A JP2023009823 A JP 2023009823A JP 2021113426 A JP2021113426 A JP 2021113426A JP 2021113426 A JP2021113426 A JP 2021113426A JP 2023009823 A JP2023009823 A JP 2023009823A
Authority
JP
Japan
Prior art keywords
pixel electrode
bending
pixel
electrode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021113426A
Other languages
English (en)
Inventor
守 石▲崎▼
Mamoru Ishizaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2021113426A priority Critical patent/JP2023009823A/ja
Publication of JP2023009823A publication Critical patent/JP2023009823A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Force Measurement Appropriate To Specific Purposes (AREA)

Abstract

【課題】曲げの状態を詳細に把握することが可能な曲げセンサ、曲げ検出装置、及び曲げ検出方法を提供する。【解決手段】曲げセンサは、曲げを検出するための曲げセンサであって、可撓性を有する基板と、基板上に配置された複数の薄膜トランジスタからなる薄膜トランジスタアレイと、薄膜トランジスタアレイ上に配置された複数の画素電極と、複数の画素電極上に配置された圧電体層と、圧電体層上に配置された共通電極と、を備え、圧電体層は、共通電極と電気的に接続された表面と、複数の画素電極と電気的に接続された裏面と、を有し、複数の画素電極は、基板の平面視において互いに離間して配置され、互いに電気的に絶縁された第1画素電極及び第2画素電極を有し、薄膜トランジスタアレイは、第1画素電極と電気的に接続された第1薄膜トランジスタと、第2画素電極と電気的に接続された第2薄膜トランジスタと、を有する。【選択図】図2

Description

本発明は、曲げセンサ、曲げ検出装置、及び曲げ検出方法に関する。
曲げセンサに関する技術として、例えば、特許文献1及び特許文献2に記載された技術が知られている。特許文献1には、手袋型の装着具の各指に装着される曲げセンサが開示されている。特許文献1に開示された曲げセンサは、弾性体の内部に金属抵抗体(歪センサ)が設けられた構成を有する。この曲げセンサは、装着具の指の曲げ動作に応じて生じる金属抵抗体の電気抵抗値の変化に基づいて、曲げの状態を検出する。特許文献2には、有機EL表示装置に設けられる曲げセンサが開示されている。特許文献2に開示された曲げセンサは、第1電極層と圧電体層と第2電極層とが基板上に順に積層された構成を有する。この曲げセンサは、曲げ変形に応じた第1電極層と第2電極層との間の電圧の変化に基づいて、曲げの状態を検出する。
特開平4-233442号公報 特開2017-207886号公報
しかしながら、特許文献1に開示された曲げセンサは、装着具の指ごとに装着されているため、指ごとに曲げを検出できるが、指のどの部位(例えば、指先又は指の付け根など)に生じた曲げであるかまでは検出できない。また、特許文献2に開示された曲げセンサは、基板全体の曲げの状態を検出できるに留まる。このように、上述したような曲げセンサでは、得られる曲げの状態の情報が乏しいため、曲げの状態を詳細に把握することが難しい。このような曲げセンサの活用範囲は限られたものとなる。
本発明は、曲げの状態を詳細に把握することが可能な曲げセンサ、曲げ検出装置、及び曲げ検出方法を提供する。
本発明の一側面に係る曲げセンサは、曲げを検出するための曲げセンサであって、可撓性を有する基板と、基板上に配置された複数の薄膜トランジスタからなる薄膜トランジスタアレイと、薄膜トランジスタアレイ上に配置された複数の画素電極と、複数の画素電極上に配置された圧電体層と、圧電体層上に配置された共通電極と、を備え、圧電体層は、共通電極と電気的に接続された表面と、複数の画素電極と電気的に接続された裏面と、を有し、複数の画素電極は、基板の平面視において互いに離間して配置され、互いに電気的に絶縁された第1画素電極及び第2画素電極を有し、薄膜トランジスタアレイは、第1画素電極と電気的に接続された第1薄膜トランジスタと、第2画素電極と電気的に接続された第2薄膜トランジスタと、を有する。
この曲げセンサに曲げが付与されることによって圧電体層に引張応力又は圧縮応力が付与されると、複数の画素電極と共通電極との間の電気的特性が変化する。ここで、複数の画素電極は、平面視において互いに離間して配置され、互いに電気的に絶縁された第1画素電極及び第2画素電極を有する。そのため、第1画素電極と共通電極との間の電気的特性の変化と、第2画素電極と共通電極との間の電気的特性の変化とは、互いに独立して生じる。そこで、第1画素電極と共通電極との間の電気的特性の変化を示す信号と、第2画素電極と共通電極との間の電気的特性の変化を示す信号とを、第1薄膜トランジスタ及び第2薄膜トランジスタを利用して区別して検出することで、第1画素電極の位置での曲げの状態を示す情報と、第2画素電極の位置での曲げの状態を示す情報とを区別して取得できる。これにより、第1画素電極及び第2画素電極のそれぞれの位置での局所的な曲げの状態を把握できる。従って、上述した曲げセンサによれば、曲げの状態を詳細に把握することが可能となる。
複数の画素電極は、マトリクス状に配列されていてもよい。この場合、曲げの状態を示す情報を画素電極ごとに取得することで、より局所的な曲げの状態を把握できる。これにより、曲げセンサの曲げの状態をより詳細に把握することが可能となる。
第1画素電極は、基板に沿った第1方向に延びる形状を有し、第2画素電極は、基板に沿いかつ第1方向と交差する第2方向に延びる形状を有してもよい。この場合、第1画素電極は、第1方向の曲げの影響を強く受け、第2画素電極は、第2方向の曲げの影響を強く受ける。そこで、第1画素電極と共通電極との間の電気的特性の変化を示す信号を、第1方向の曲げの状態を示す情報として検出し、第2画素電極と共通電極との間の電気的特性の変化を示す信号を、第2方向の曲げの状態を示す情報として検出することで、第1方向の曲げの状態と第2方向の曲げの状態とを区別して把握できる。これにより、曲げセンサの曲げの状態をより詳細に把握することが可能となる。
第1画素電極及び第2画素電極のそれぞれは、第1画素電極と第2画素電極との間の電極間領域のヤング率よりも高いヤング率を有してもよい。この場合、第1画素電極が第1方向の曲げの影響を強く受け、第2画素電極が第2方向の曲げの影響を強く受ける態様をより確実に実現できる。これにより、第1方向の曲げの状態と第2方向の曲げの状態とをより確実に区別して把握することが可能となる。
電極間領域は、電気絶縁性を有する接着剤によって構成されていてもよい。この場合、第1画素電極及び第2画素電極のそれぞれのヤング率が電極間領域のヤング率よりも高い構成を簡易に実現できる。更に、第1画素電極と第2画素電極との間に電気絶縁性の接着剤が設けられることで、第1画素電極と第2画素電極との間の電気的絶縁性を確保しつつ第1画素電極と第2画素電極との位置関係を固定することができる。
曲げセンサに曲げが生じたときに引張応力又は圧縮応力が作用しない中立面は、圧電体層とは異なる高さに位置し、第1画素電極及び第2画素電極のそれぞれの少なくとも一部は、中立面に対して圧電体層と同じ側に配置されていてもよい。この場合、第1画素電極及び第2画素電極のそれぞれのヤング率と、第1画素電極と第2画素電極との間の電極間領域のヤング率との大小関係を利用して、第1画素電極が第1方向の曲げの影響を強く受け、第2画素電極が第2方向の曲げの影響を強く受ける態様をより確実に実現できる。これにより、第1方向の曲げの状態と第2方向の曲げの状態とをより確実に区別して把握することが可能となる。
複数の画素電極は、複数の第1画素電極及び複数の第2画素電極を有し、各第1画素電極と各第2画素電極とは、交互に並ぶようにマトリクス状に配列されていてもよい。この場合、曲げの状態を示す情報を画素電極ごとに取得することで、より局所的な曲げの状態を把握できる。更に、各第1画素電極と各第2画素電極とが交互に配列されることで、各第1画素電極と各第2電極とを分散して配置することができ、得られる曲げの状態を示す情報に偏りが生じる事態を抑制できる。
共通電極は、平面視において第1画素電極を包含するように第1方向に延びる第1延在部と、平面視において第2画素電極を包含するように第2方向に延び、第1延在部に接続された第2延在部と、を有してもよい。この場合、共通電極が第1画素電極及び第2画素電極をそれぞれ包含するように配置されることにより、第1画素電極は、第1方向の曲げの影響をより強く受け、第2画素電極は、第2方向の曲げの影響をより強く受ける。これにより、第1方向の曲げの状態を示す情報と第2方向の曲げの状態を示す情報とをより確実に区別して取得することが可能となる。
複数の画素電極は、複数の第1画素電極及び複数の第2画素電極を有し、複数の第1画素電極のそれぞれと複数の第2画素電極のそれぞれとは、マトリクス状に配列され、共通電極は、平面視において複数の第1画素電極をそれぞれ包含するように配置された複数の第1延在部と、平面視において複数の第2画素電極をそれぞれ包含するように配置された複数の第2延在部と、を有し、複数の第1延在部及び複数の第2延在部は、平面視において格子状に配列されていてもよい。この場合、曲げの状態を示す情報を画素電極ごとに取得することで、より局所的な曲げの状態を把握できる。これにより、曲げセンサの曲げの状態をより詳細に把握することが可能となる。
複数の画素電極は、平面視において第1画素電極及び第2画素電極と離間して配置され、第1画素電極及び第2画素電極と電気的に絶縁された、第3画素電極を更に有し、第3画素電極は、基板に沿いかつ第1方向及び第2方向に交差する第3方向に延びる形状を有してもよい。この場合、第3画素電極は、第3方向の曲げの影響を強く受ける。そこで、第3画素電極と共通電極との間の電気的特性の変化を示す信号を、第3方向の曲げの状態を示す情報として検出することで、第3方向の曲げの状態を示す情報を、第1方向の曲げの状態を示す情報及び第2方向の曲げの状態を示す情報と区別して取得できる。すなわち、上述した構成によれば、第1方向の曲げの状態及び第2方向の曲げの状態に加えて、第3方向の曲げの状態を把握できる。従って、上述した構成によれば、曲げセンサの曲げの状態をより詳細に把握することが可能となる。
共通電極は、平面視において第1画素電極を包含するように第1方向に延びる第1延在部と、平面視において第2画素電極を包含するように第2方向に延び、第1延在部に接続された第2延在部と、平面視において第3画素電極を包含するように第3方向に延び、第1延在部及び第2延在部に接続された第3延在部と、を有してもよい。この場合、共通電極が第3画素電極を包含するように配置されることにより、第3画素電極は、第3方向の曲げの影響をより強く受ける。これにより、第3方向の曲げの状態を示す情報をより確実に区別して取得することが可能となる。
本発明の別の側面に係る曲げ検出装置は、上述したいずれかの曲げセンサと、曲げセンサの曲げを検出する検出部と、を備え、曲げセンサに曲げが付与されたときに、第1薄膜トランジスタは、曲げに応じた第1画素電極と共通電極との間の電気的特性の変化を示す第1信号を検出部に出力し、第2薄膜トランジスタは、曲げに応じた第2画素電極と共通電極との間の電気的特性の変化を示す第2信号を検出部に出力し、検出部は、第1信号を、第1画素電極の位置での曲げの状態を示す情報として検出し、第2信号を、第2画素電極の位置での曲げの状態を示す情報として検出する。
上述した曲げ検出装置では、上述したいずれかの曲げセンサを備えるので、上述したように、第1画素電極と共通電極との間の電気的特性の変化と、第2画素電極と共通電極との間の電気的特性の変化とは、互いに独立して生じる。そこで、第1画素電極と共通電極との間の電気的特性の変化を示す第1信号と、第2画素電極と共通電極との間の電気的特性の変化を示す第2信号とを、第1薄膜トランジスタ及び第2薄膜トランジスタを利用して区別して検出することで、第1画素電極の位置での曲げの状態を示す情報と、第2画素電極の位置での曲げの状態を示す情報とを区別して取得できる。これにより、第1画素電極及び第2画素電極のそれぞれの位置での局所的な曲げの状態を把握できる。従って、上述した曲げ検出装置によれば、曲げの状態を詳細に把握することが可能となる。
第1画素電極は、基板に沿った第1方向に延びる形状を有し、第2画素電極は、基板に沿いかつ第1方向と交差する第2方向に延びる形状を有し、検出部は、第1信号を、第1画素電極の位置での第1方向の曲げの状態を示す情報として検出し、第2信号を、第2画素電極の位置での第2方向の曲げの状態を示す情報として検出してもよい。この場合、第1画素電極は、第1方向の曲げの影響を強く受け、第2画素電極は、第2方向の曲げの影響を強く受ける。そこで、第1画素電極と共通電極との間の電気的特性の変化を示す第1信号を、第1方向の曲げの状態を示す情報として検出し、第2画素電極と共通電極との間の電気的特性の変化を示す第2信号を、第2方向の曲げの状態を示す情報として検出することで、第1方向の曲げの状態と第2方向の曲げの状態とを区別して把握できる。これにより、曲げセンサの曲げの状態をより詳細に把握することが可能となる。
本発明の更に別の側面に係る曲げ検出方法は、上述したいずれかの曲げセンサを用いて実施される曲げ検出方法であって、曲げセンサに曲げが付与されたときに、第1薄膜トランジスタから、曲げに応じた第1画素電極と共通電極との間の電気的特性の変化を示す第1信号を出力し、第2薄膜トランジスタから、曲げに応じた第2画素電極と共通電極との間の電気的特性の変化を示す第2信号を出力するステップと、第1信号を、第1画素電極の位置での曲げの状態を示す情報として検出し、第2信号を、第2画素電極の位置での曲げの状態を示す情報として検出するステップと、を備える。
上述した曲げ検出方法では、上述したいずれかの曲げセンサを用いるので、上述したように、第1画素電極と共通電極との間の電気的特性の変化と、第2画素電極と共通電極との間の電気的特性の変化とは、互いに独立して生じる。そこで、第1画素電極と共通電極との間の電気的特性の変化を示す第1信号と、第2画素電極と共通電極との間の電気的特性の変化を示す第2信号とを、第1薄膜トランジスタ及び第2薄膜トランジスタを利用して区別して検出することで、第1画素電極の位置での曲げの状態を示す情報と、第2画素電極の位置での曲げの状態を示す情報とを区別して取得できる。これにより、第1画素電極及び第2画素電極のそれぞれの位置での局所的な曲げの状態を把握できる。従って、上述した曲げ検出方法によれば、曲げの状態を詳細に把握することが可能となる。
第1信号及び第2信号を出力するステップでは、基板に沿った第1方向に延びる形状を有する第1画素電極を用いて第1信号を出力し、基板に沿いかつ第1方向と交差する第2方向に延びる形状を有する第2画素電極を用いて第2信号を出力し、第1信号及び第2信号を検出するステップでは、第1信号を、第1画素電極の位置での第1方向の曲げの状態を示す情報として検出し、第2信号を、第2画素電極の位置での第2方向の曲げの状態を示す情報として検出してもよい。この場合、第1画素電極は、第1方向の曲げの影響を強く受け、第2画素電極は、第2方向の曲げの影響を強く受ける。そこで、第1画素電極と共通電極との間の電気的特性の変化を示す第1信号を、第1方向の曲げの状態を示す情報として検出し、第2画素電極と共通電極との間の電気的特性の変化を示す第2信号を、第2方向の曲げの状態を示す情報として検出することで、第1方向の曲げの状態と第2方向の曲げの状態とを区別して把握できる。これにより、曲げセンサの曲げの状態をより詳細に把握することが可能となる。
本発明によれば、曲げの状態をより詳細に把握することが可能である。
図1は、第1実施形態に係る曲げセンサの一例を示す平面図である。 図2は、図1のA1-A1線に沿った曲げセンサの断面図である。 図3(a)は、図2の曲げセンサが凸状に曲げられた状態を示す断面図である。図3(b)は、図2の曲げセンサが凹状に曲げられた状態を示す断面図である。 図4は、1画素の薄膜トランジスタ群の構成の一例を示す断面図である。 図5は、図4に示す薄膜トランジスタ群の構成を示す平面図である。 図6は、薄膜トランジスタアレイの回路構成の一例を示す図である。 図7は、1画素の薄膜トランジスタ群の構成の他の例を示す断面図である。 図8は、図7に示す薄膜トランジスタ群の構成を示す平面図である。 図9は、薄膜トランジスタアレイの回路構成の他の例を示す図である。 図10(a)は、電流制限回路の構成の一例を示す図である。図10(b)は、電流制限回路の構成の他の例を示す図である。 図11(a)は、電流制限回路の構成の他の例を示す図である。図11(b)は、電流制限回路の構成の他の例を示す図である。 図12は、第1実施形態に係る検出部の構成の一例を示す図である。 図13は、検出部の構成の他の例を示す図である。 図14は、検出部の構成の他の例を示す図である。 図15は、曲げ検出装置の動作の一例を示すフローチャートである。 図16(a)~図16(e)は、図15に示す曲げ検出装置の動作を説明するための図である。 図17は、第2実施形態に係る曲げセンサの一例を示す平面図である。 図18(a)は、図17のA2-A2線に沿った曲げセンサの断面図である。図18(b)は、図17のA3-A3線に沿った曲げセンサの断面図である。 図19(a)は、図18(a)に示す断面において曲げセンサが凸状に曲げられた状態を示す断面図である。図19(b)は、図18(b)に示す断面において曲げセンサが凸状に曲げられた状態を示す断面図である。 図20(a)は、図18(a)に示す断面において曲げセンサが凹状に曲げられた状態を示す断面図である。図20(b)は、図18(b)に示す断面において曲げセンサが凹状に曲げられた状態を示す断面図である。 図21(a)~図21(c)は、第2実施形態に係る曲げセンサの他の例を示す平面図である。 図22(a)及び図22(b)は、第2実施形態に係る曲げセンサの他の例を示す平面図である。 図23は、第3実施形態に係る曲げセンサの一例を示す平面図である。 図24(a)は、図23のA4-A4線に沿った曲げセンサの断面図である。図24(b)は、図23のA5-A5線に沿った曲げセンサの断面図である。 図25(a)は、図24(a)に示す断面において曲げセンサが凸状に曲げられた状態を示す断面図である。図25(b)は、図24(b)に示す断面において曲げセンサが凸状に曲げられた状態を示す断面図である。 図26(a)は、図24(a)に示す断面において曲げセンサが凹状に曲げられた状態を示す断面図である。図26(b)は、図24(b)に示す断面において曲げセンサが凹状に曲げられた状態を示す断面図である。 図27(a)~図27(c)は、第3実施形態に係る曲げセンサの他の例を示す平面図である。 図28(a)及び図28(b)は、第3実施形態に係る曲げセンサの他の例を示す平面図である。 図29は、第3実施形態に係る曲げセンサの他の例を示す平面図である。 図30(a)は、図29のA6-A6線に沿った曲げセンサの断面図である。図30(b)は、図29のA7-A7線に沿った曲げセンサの断面図である。 図31(a)は、図30(a)に示す断面において曲げセンサが凸状に曲げられた状態を示す断面図である。図31(b)は、図30(b)に示す断面において曲げセンサが凸状に曲げられた状態を示す断面図である。 図32(a)は、図30(a)に示す断面において曲げセンサが凹状に曲げられた状態を示す断面図である。図32(b)は、図30(b)に示す断面において曲げセンサが凹状に曲げられた状態を示す断面図である。 図33は、第3実施形態に係る曲げセンサの他の例を示す平面図である。 図34は、第3実施形態に係る曲げセンサの他の例を示す平面図である。 図35は、曲げ検出装置が適用される介護データ収集・判定システムの一例を示すブロック図である。 図36(a)~図36(f)は、図35に示す介護センサ装置の例を示す斜視図である。
以下、本発明の実施形態に係る曲げセンサ、曲げ検出装置、及び曲げ検出方法について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を適宜省略する。図面の寸法及び寸法比率は、必ずしも実際の寸法及び寸法比率とは一致していない。
[第1実施形態]
図1は、第1実施形態に係る曲げセンサ10を示す平面図である。図2は、図1のA1-A1線に沿った曲げセンサ10を示す断面図である。曲げセンサ10は、曲げセンサ10に付与される曲げを検出する。曲げセンサ10は、後述する検出部5と共に、曲げ検出装置1を構成する(図12参照)。曲げセンサ10は、複数のセンサ11がマトリクス状(二次元状)に配列されたセンサアレイである。曲げセンサ10を構成する複数のセンサ11は、画素ごとに1個ずつ配置されている。
本明細書において、「画素」とは、後述する走査配線61及び信号配線62(図6参照)の交点に対応する検知点を指す。この場合、図1の平面視において、複数の画素が一定のピッチでマトリクス状に配列される。本実施形態では、複数の画素がN行M列(M、Nは2以上の整数)に配列される場合について説明する。複数の画素は、N行M列に配列される複数の画素領域RPによってそれぞれ区分けすることができる。図1には、互いに隣り合う各画素の境界線(すなわち、各画素領域RPの境界線)BLが示されている。但し、境界線BLは、各画素の境界を示す仮想線であって、実際に存在する構成物の境界を示す線ではない。
図1及び図2に示すように、曲げセンサ10は、フレキシブル基板15と、複数の薄膜トランジスタを含む薄膜トランジスタ層20と、複数の画素電極25と、圧電体層30と、対向電極35と、を備える。フレキシブル基板15は、可撓性を有する基板であり、絶縁材料によって構成されている。フレキシブル基板15の材料としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、及びアクリルなどが挙げられる。図2に示すように、フレキシブル基板15は、その厚み方向において互いに反対側を向く表面15a及び裏面15bを有する。フレキシブル基板15の表面15a上には、複数の薄膜トランジスタを含む薄膜トランジスタ層20と、複数の画素電極25と、圧電体層30と、対向電極35とが順に積層されている。
以下では、フレキシブル基板15の表面15aに沿った一方向をX方向(第1方向)とし、表面15aに沿い且つ当該一方向と直交する方向をY方向(第2方向)とし、表面15aに直交する方向(すなわち、フレキシブル基板15の厚み方向)をZ方向として説明する。また、本実施形態では、Z方向から見ることを「平面視」と称し、Z方向におけるフレキシブル基板15側を「下」、その反対側(すなわち、対向電極35側)を「上」と称することがある。また、或る構成の高さを説明する場合には、Z方向におけるフレキシブル基板15の裏面15bの高さを基準として説明することがある。
薄膜トランジスタ(TFT:Thin Film Transistor)層20においては、複数の薄膜トランジスタは、X方向及びY方向に沿ってマトリクス状に配列されており、画素ごとに1つずつ、あるいは画素ごとに1組ずつ配置されている。つまり、各薄膜トランジスタまたは薄膜トランジスタ群は、各画素に対応してN行M列に配列されている。例えば後述する図4~図6の回路は、1画素に画素用薄膜トランジスタ21と選択用薄膜トランジスタ22との2個の薄膜トランジスタを有し、画素電極25は、画素用薄膜トランジスタ21のゲート電極G1に接続されている。或いは、後述する図7~図9の回路は、1画素に、画素用薄膜トランジスタ21、選択用薄膜トランジスタ22、及びリセット用薄膜トランジスタ23の3個の薄膜トランジスタを有し、画素電極25は、画素用薄膜トランジスタ21のゲート電極G1に接続されている。これらの薄膜トランジスタは、図4~図5または図7~図8に示すように、同様な積層構成(例えばゲート電極\ゲート絶縁膜\半導体層\(ソース・ドレイン電極)\層間絶縁膜)からなる薄膜トランジスタを面内に配置して配線で接続したものであり、積層構成全体を薄膜トランジスタ層20と呼ぶ。薄膜トランジスタ層20の構成要素のうち体積の大部分を占めるのは層間絶縁膜51とゲート絶縁膜50であり、薄膜トランジスタ層20のヤング率には、層間絶縁膜51及びゲート絶縁膜50の積層体のヤング率を用いてよい。特に層間絶縁膜51とゲート絶縁膜50が同一物質なら、当該積層体のヤング率を用いてよい。このように、複数の薄膜トランジスタ群はアレイ状に配列されているため、以下では、複数の薄膜トランジスタ群を「薄膜トランジスタアレイ20」として説明することがある。各薄膜トランジスタは、例えば、有機薄膜トランジスタ(有機半導体)又は酸化物薄膜トランジスタ(酸化物半導体)としてよい。有機薄膜トランジスタ及び酸化物薄膜トランジスタは、有機絶縁膜が主体として構成される場合、フレキシブルで壊れにくいという利点を有する。
図2において薄膜トランジスタ層20は単一層のように記載しているが、実際には複数の薄膜トランジスタを含み、図4又は図7のように、画素電極25は、画素用薄膜トランジスタ21のゲート電極G1に接続されている。複数の薄膜トランジスタは、少なくとも2個の第1の画素用薄膜トランジスタ21A及び第2の画素用薄膜トランジスタ21B(図6参照)を有する。第1の画素用薄膜トランジスタ21A及び第2の画素用薄膜トランジスタ21Bは、フレキシブル基板15の表面15a上においてX方向に離間した位置に配置されている。第1の画素用薄膜トランジスタ21Aは、後述する第1画素電極25Aに電気的に接続され、第2の画素用薄膜トランジスタ21Bは、後述する第2画素電極25Bに電気的に接続されている。
複数の画素電極25は、X方向及びY方向に沿ってマトリクス状に配列されており、通常は画素ごとに1つずつ配置されている。つまり、各画素電極25も、各薄膜トランジスタ群と同様、各画素に対応してN行M列に配列されている。各画素電極25は、平面視において各画素用薄膜トランジスタ21と重なる位置又はその近くに配置されている。各画素電極25は、X方向及びY方向に沿って一定のピッチで配列されており、X方向及びY方向の各方向において互いに離間するように配置されている。
各画素電極25は、X方向及びY方向に沿って互いに離間している。各画素電極25が互いに離間する状態とは、各画素電極25が物理的に互いに離れた位置に配置された状態であればよく、各画素電極25の間の領域(以下、「画素電極間領域26」と称する)に固体物質が介在していてもよいし、画素電極間領域26に固体物質が介在していなくてもよい。画素電極間領域26に固体物質が介在する場合、当該固体物質は、電気絶縁性を有する材料によって構成される。この場合、各画素電極25の間の電気的絶縁性が確保される。
本実施形態では、画素電極間領域26には、電気絶縁性の接着剤が設けられている。この場合、画素電極間領域26は、電気絶縁性の接着剤によって構成されているといえる。接着剤は、画素電極25に対して接着可能であり、例えば粘着剤などを含む。従って、各画素電極25の間の画素電極間領域26は、各画素電極25に接着されることで、各画素電極25の位置を固定(或いは維持)する。画素電極間領域26に固体物質が介在しない場合、画素電極間領域26は空気によって構成される。この場合も、画素電極間領域26に存在する空気層によって各画素電極25の間の電気的絶縁性が確保される。
各画素電極25は、例えば、X方向の長さとY方向の長さとが互いに同一の正方形状を有している。各画素電極25は、例えば、モリブデン(Mо)又はアルミニウム(Al)用の金属膜、銀(Ag)ペースト等の金属ペースト、或いはカーボンペーストによって構成される。
各画素電極25は、圧電体層30側を向く表面25aと、薄膜トランジスタ層20側を向く裏面25bと、を有する。各画素電極25の表面25aは、圧電体層30と電気的に接続されている。各画素電極25の裏面25bは、各画素用薄膜トランジスタ21と接触して電気的に接続されている。複数の画素電極25は、少なくとも2個の第1画素電極25A(第1電極)及び第2画素電極25B(第2電極)を有する。図1に示す例では、第1画素電極25A及び第2画素電極25Bは、X方向において画素電極間領域26を介して隣り合っている。第1画素電極25Aは、第1の画素用薄膜トランジスタ21Aに対応する位置に配置されている。第1画素電極25Aの裏面25bは、第1の画素用薄膜トランジスタ21A(第1薄膜トランジスタ)と電気的に接続されている。第2画素電極25Bは、第2の画素用薄膜トランジスタ21Bに対応する位置に配置されている。第2画素電極25Bの裏面25bは、第2の画素用薄膜トランジスタ21B(第2薄膜トランジスタ)と電気的に接続されている。
対向電極35は、Z方向において圧電体層30を介して複数の画素電極25と対向する位置に配置されている。対向電極35は、例えば、平面視において全ての画素電極25と重なるように配置される1枚の共通電極である。対向電極35は、平面視において全ての画素電極25を包含する矩形状を有している。対向電極35としては、例えば、アルミニウム(Al)、金(Au)、又はモリブデン(Mo)などの金属材料によって構成される金属薄膜が用いられる。対向電極35は、例えば、グランド(GND)と電気的に接続されている。この場合、対向電極35には、グランド電位が印加される。対向電極35には、グランド電位が印加されなくてもよく、任意の一定の電圧が印加されてもよい。
圧電体層30は、Z方向における複数の画素電極25と対向電極35との間に配置されている。圧電体層30は、圧電体を含む層である。圧電体の材料としては、例えば、ポリビニリデンジフルオリド(PVDF)、ポリトリフルオロエチレン(PTrFE)、ポリ(ビニリデンジフルオリド-トリフルオロエチレン)共重合体(P(VDF-TrFE))などが挙げられる。これらの材料は、ポーリング処理によって圧電体層30に強い圧電性を付与することができる。圧電体層30は、対向電極35側を向く表面30aと、複数の画素電極25側を向く裏面30bと、を有する。表面30aは、対向電極35と接触して電気的に接続されている。裏面30bは、全ての画素電極25と接触して電気的に接続されている。
曲げセンサ10が曲げられることによって圧電体層30に引張応力又は圧縮応力が付与されると、圧電体層30では、圧電体に分極が生じる圧電効果によって、応力に応じた電圧が発生する。これにより、対向電極35と画素電極25との間の電気的特性が変化する。具体的には、対向電極35と画素電極25との間に電位差が発生する。
対向電極35に一定の電圧が印加される場合、画素電極25の電圧は、対向電極35の電圧に圧電体層30の電圧が加算された値となる。画素電極25の電圧は、電圧信号として薄膜トランジスタアレイ20から出力された後、検出部5によって、曲げの状態を示す情報(曲げ情報)として検出される。当該信号が示す電圧は、曲げの大きさに比例するため、当該信号からは曲げの大きさを把握できる。曲げの大きさからは、曲げの有無の他、曲げ量、及び曲げの向き(すなわち、上方に凸となる曲げであるか、下方に凹となる曲げであるか)といった情報が得られる。従って、曲げ情報は、曲げの有無、曲げ量、及び曲げの向きなどを含む情報としてよい。
本実施形態では、上述したように、1枚の対向電極35に対して複数の画素電極25がマトリクス状に離間して配列され、各画素電極25が互いに電気的に絶縁されている。この場合、各画素電極25に生じる電圧は、画素電極25ごとに独立して変化する。従って、曲げセンサ10に曲げられることによって圧電体層30に応力が付与されると、各画素電極25には、各画素電極25の位置での当該応力に応じた電圧が生じる。つまり、圧電体層30の全体に付与される曲げのうち、第1画素電極25Aの位置での曲げに応じた電圧が第1画素電極25Aに生じ、第2画素電極25Bの位置での曲げに応じた電圧が第2画素電極25Bに生じる。そこで、本実施形態に係る曲げセンサ10では、各画素電極25に生じる電圧を区別して検出することによって、画素電極25ごとに曲げ情報を取得する。これにより、曲げセンサ10の曲げの状態を画素電極25単位で把握できる。
図2に示すように、圧電体層30は、曲げセンサ10が曲げられたときに応力が付与されるように、中立面NPとは異なる位置に配置される。中立面NPとは、曲げセンサ10が曲げられても引張応力又は圧縮応力が付与されない面である。本実施形態において、中立面NPは、XY平面に沿った仮想面として示すことができ、曲げセンサ10を構成する各層(すなわち、フレキシブル基板15、薄膜トランジスタ層20、画素電極25、圧電体層30、及び対向電極35)のいずれかに位置する。
中立面NPのZ方向の位置は、フレキシブル基板15の裏面15bからの高さλによって表すことができる。中立面NPの高さλは、曲げセンサ10を構成する各層(すなわち、フレキシブル基板15、薄膜トランジスタ層20、画素電極25、圧電体層30、及び対向電極35)のヤング率及び厚さに依存する。曲げセンサ10がN層(Nは自然数)で構成される場合、最下層を第1層として第i層(iはN以下の自然数)のヤング率をEi、第i層の厚さをTi、最下層からの第i層の中央の高さをYiとすると、中立面NPの高さλは、一般的に次の式(1)によって表される。
Figure 2023009823000002
本実施形態において、第1層をフレキシブル基板15とすると、フレキシブル基板15のヤング率はE1、厚さはT1で表される。第2層の薄膜トランジスタ層20のヤング率はE2、厚さはT2で表される。第3層の画素電極25のヤング率はE3、厚さはT3で表される。第4層の圧電体層30のヤング率はE4、厚さはT4で表される。第5層の対向電極35のヤング率はE5、厚さはT5で表される。そうすると、式(1)は次の式(2)に書き換えられる。
Figure 2023009823000003
このように、中立面NPの高さλは、各層のヤング率及び厚さによって変化するため、各層のヤング率及び厚さの調整によって調整可能である。中立面NPの高さλは、例えば、圧電体層30の裏面30bよりも低い位置に位置している。図2に示す例では、中立面NPの高さλが、画素電極25の裏面25bの高さに位置している場合を示している。この場合、各画素電極25の全体、各画素電極間領域26の全体、及び圧電体層30の全体が、中立面NPの高さλよりも高い位置に位置している。但し、中立面NPの高さλは、必ずしも画素電極25の裏面25bの高さであるとは限らず、裏面25bよりも高いこともあるし、裏面25bよりも低いこともある。例えば、中立面NPの高さλは、画素電極25の内部の高さとなる場合もある。
図3(a)は、曲げセンサ10が凸状に曲げられた状態を示す断面図である。図3(a)では、曲げセンサ10にX方向の曲げが付与されることによって、XZ断面において、曲げセンサ10が上方に凸となるように曲げられている。本実施形態のように、圧電体層30が中立面NPよりも上方に位置している場合、図3(a)に示すように曲げセンサ10が凸状に曲げられると、圧電体層30にX方向の引張応力が付与される。第1画素電極25Aの位置での曲率と第2画素電極25Bの位置での曲率とが同等の場合、第1画素電極25Aの位置及び第2画素電極25Bの位置において圧電体層30にX方向の引張応力SS1が付与される。このため、第1画素電極25A及び第2画素電極25Bには、引張応力SS1に応じた電圧が生じる。第1画素電極25Aの位置での曲率と第2画素電極25Bの位置での曲率が異なる場合、第1画素電極25Aの位置及び第2画素電極25Bの位置において、圧電体層30に異なる大きさのX方向の引張応力が付与される。この場合、第1画素電極25A及び第2画素電極25Bには、それぞれの引張応力に応じた電圧が生じる。
図3(b)は、曲げセンサ10が凹状に曲げられた状態を示す断面図である。図3(b)では、曲げセンサ10にX方向の曲げが付与されることによって、XZ断面において、曲げセンサ10が上方に凹となるように曲げられている。本実施形態のように、圧電体層30が中立面NPよりも上方に位置している場合、図3(b)に示すように曲げセンサ10が凹状に曲げられると、圧電体層30にX方向の圧縮応力が付与される。第1画素電極25Aの位置での曲率と第2画素電極25Bの位置での曲率とが同等の場合、第1画素電極25Aの位置及び第2画素電極25Bの位置において圧電体層30にX方向の圧縮応力SS2が付与される。このため、第1画素電極25A及び第2画素電極25Bには、圧縮応力SS2に応じた電圧が生じる。第1画素電極25Aの位置での曲率と第2画素電極25Bの位置での曲率とが異なる場合、第1画素電極25Aの位置及び第2画素電極25Bの位置において、圧電体層30に異なる大きさのX方向の圧縮応力が付与される。この場合、第1画素電極25A及び第2画素電極25Bには、それぞれの圧縮応力に応じた電圧が生じる。第1画素電極25A及び第2画素電極25Bに生じる電圧は、図3(a)に示す場合に第1画素電極25A及び第2画素電極25Bに生じる電圧とは逆向きとなる。
ここで、画素電極25に生じる電圧(すなわち、圧電体層30に生じる電圧)についてより詳細に説明する。画素電極25に生じる電圧をVとし、対向電極35と圧電体層30と画素電極25とによって構成されるキャパシタの容量をCとし、当該キャパシタに蓄積される電荷をQとすると、電圧Vと容量Cと電荷Qとの間には、以下の式(3)に示す関係が成り立つ。また、対向電極35と画素電極25との間に発生する電束密度をDeとし、電極面積(すなわち、平面視における画素電極25の面積)をAとすると、電荷Qは、以下の式(4)によって表される。そして、Z方向を3、X方向を1、Y方向を2として、圧電体層30の圧電ひずみ定数をd31、d32、d33で表し、圧電体層30に付与されるX方向の引張応力をσ1、Y方向の引張応力をσ2、Z方向の引張応力をσ3と表すと、電束密度Deは、以下の式(5)によって表される。なお、圧電体層30が一軸延伸したフィルムの場合には、その延伸方向をX方向とすると、d31>>d32の関係が成り立つ。一方、圧電体層30が二軸延伸又は延伸なしのフィルムの場合には、d31=d32の関係が成り立つ。
Figure 2023009823000004
Figure 2023009823000005
Figure 2023009823000006
従って、式(3)~式(5)を用いれば、画素電極25に生じる電圧Vが求められる。なお、圧電体層30に付与される応力はひずみに比例し、ひずみは圧電体層30の曲げの曲率に比例するため、応力は曲率に比例する。そして、応力は、電荷Q及び電圧Vに比例するため、電荷Q及び電圧Vは曲率に比例する。従って、画素電極25に生じる電圧Vは、曲げセンサ10に付与される曲げの曲率が大きくなるほど大きくなる。
図4は、1画素の薄膜トランジスタ群の構成を示す断面図である。図5は、1画素の薄膜トランジスタ群の構成を示す平面図である。画素電極25に生じた電圧は、電圧信号として画素用薄膜トランジスタ21に入力される。図4及び図5に示すように、薄膜トランジスタ群は、例えば、画素用薄膜トランジスタ21及び選択用薄膜トランジスタ22を含んで構成されている。画素用薄膜トランジスタ21は、ゲート電極G1と、ゲート絶縁膜50と、ソース電極S1と、半導体層SC1と、ドレイン電極D1と、層間絶縁膜51と、を含む。選択用薄膜トランジスタ22は、ゲート電極G2と、ゲート絶縁膜50と、ソース電極S2と、半導体層SC2と、ドレイン電極D2と、層間絶縁膜51と、を含む。
ゲート電極G1及びゲート電極G2は、フレキシブル基板15の表面15a上に配置されており、X方向において互いに離間している。ゲート絶縁膜50は、フレキシブル基板15上においてゲート電極G1及びゲート電極G2を覆うように配置されている。ゲート絶縁膜50は、ゲート電極G1とゲート電極G2と他の電極とを電気的に絶縁する。ソース電極S1、ドレイン電極D1、半導体層SC1、ソース電極S2、ドレイン電極D2、及び半導体層SC2は、ゲート絶縁膜50上に配置されている。ソース電極S1、ドレイン電極D1、及び半導体層SC1は、ゲート絶縁膜50を介してゲート電極G1上に配置されている。
ソース電極S2、ドレイン電極D2、及び半導体層SC2は、ゲート絶縁膜50を介してゲート電極G2上に配置されている。層間絶縁膜51は、ゲート絶縁膜50上において、ソース電極S1、ドレイン電極D1、半導体層SC1、ソース電極S2、ドレイン電極D2、及び半導体層SC2を覆うように配置されている。層間絶縁膜51上には、画素電極25が積層されている。層間絶縁膜51は、ソース電極S1・ドレイン電極D1・ソース電極S2・ドレイン電極D2と、画素電極25との間を電気的に絶縁する。
ゲート電極G1は、ゲート絶縁膜50内に形成された第1ビア配線53と、層間絶縁膜51内に形成された第2ビア配線54とを介して、画素電極25と電気的に接続されている。ソース電極S1は、接続配線55を介して、ドレイン電極D2と電気的に接続されている。図5に示すように、薄膜トランジスタアレイ20には、ドレイン配線60と、走査配線61と、信号配線62とが設けられている。ドレイン配線60は、ドレイン電極D1と接続されてY方向に沿って延びている。ドレイン電極D1は、ドレイン配線60と電気的に接続され、ドレイン配線60は、電源と電気的に接続されている。走査配線61は、ゲート電極G2と接続されてY方向に沿って延びている。ゲート電極G2は、走査配線61と電気的に接続されている。信号配線62は、Y方向に沿って延びており、ドレイン配線60とはX方向に離間して配置されている。ソース電極S2は、信号配線62と電気的に接続されている。
図6は、薄膜トランジスタアレイ20の回路構成を示す図である。信号配線62は、X方向において間隔を空けて複数並んでおり、列ごとに1本ずつ設けられる。走査配線61は、Y方向において間隔を空けて複数並んでおり、行ごとに1本ずつ設けられる。本実施形態では、N本の走査配線61及びM本の信号配線62が設けられる。図6に示すように、X方向に一行に並ぶ複数の薄膜トランジスタ群のゲート電極G2は、1本の走査配線61に接続され、Y方向に一列に並ぶ複数の薄膜トランジスタ群のソース電極S2は、1本の信号配線62に接続されている。
圧電体層30に応力が付与されると、画素電極25に電圧が発生し、発生した電圧は、画素電極25に接続される画素用薄膜トランジスタ21に入力される。簡単のため、1組の薄膜トランジスタに着目すると、画素電極25の電圧は、画素用薄膜トランジスタ21のゲート電極G1に入力される。すると、画素用薄膜トランジスタ21は、ドレイン配線60に接続される電源の電圧を基に、ゲート電極G1に入力された電圧に対応する信号を、ドレイン電極D1からソース電極S1に出力する。ソース電極S1に出力された信号は、選択用薄膜トランジスタ22のドレイン電極D2に入力される。なお、画素用薄膜トランジスタ21は、後述する信号検出回路の負荷抵抗を含めると、ドレイン接地(ソースフォロワ)回路を構成する。また、対向電極35に任意の一定の電圧が印加される場合、対向電極35の電圧と圧電体層30の電圧とが加算された電圧がゲート電極G1に印加されるので、対向電極35の電圧の調整によって画素用薄膜トランジスタ21の動作点を調整することが可能である。
選択用薄膜トランジスタ22は、ドレイン電極D2に入力された信号を信号配線62に出力するか否かを制御する。選択用薄膜トランジスタ22のゲート電極G2には、走査配線61から、選択用薄膜トランジスタ22のオン/オフを切り替えるゲート電圧が印加される。選択用薄膜トランジスタ22は、ゲート電極G2に印加されるゲート電圧に基づいてドレイン電極D2とソース電極S2との間のオン/オフを切り替えるスイッチの役割を有する。選択用薄膜トランジスタ22がオフになるゲート電圧(オフ電圧)が走査配線61からゲート電極G2に印加された場合には、ドレイン電極D2に入力された信号は、信号配線62に出力されない。一方、選択用薄膜トランジスタ22がオンになるゲート電圧(オン電圧)が走査配線61からゲート電極G2に印加された場合には、ドレイン電極D2に入力された信号は、ソース電極S2から信号配線62に出力される。
そして、信号配線62に出力された信号は、後述する検出部5(図12参照)によって検出される。本実施形態では、当該信号から、X方向の曲げの大きさと、Y方向の曲げの大きさとの合計値が得られる。X方向の曲げとは、X方向に応力が付与されるときの曲げである。より具体的には、X方向の曲げとは、XZ断面において曲げセンサ10がZ方向に凸又は凹となる方向の曲げをいう。Y方向の曲げとは、Y方向に応力が付与されるときの曲げである。より具体的には、Y方向の曲げとは、YZ断面において曲げセンサ10がZ方向に凸又は凹となる方向の曲げをいう。以下、X方向の曲げをX曲げと省略し、Y方向の曲げをY曲げと省略する場合がある。
但し、圧電体層30として一軸延伸したフィルム(例えば、一軸延伸タイプのPVDF)を用いる場合にはX方向の曲げの大きさと、Y方向の曲げの大きさとを独立して検出することが可能である。例えば、圧電体層30として一軸延伸フィルムを用いた曲げセンサ10を2枚用意し、その2枚の曲げセンサ10を、互いの圧電体層30の延伸方向が90°ずれるように、Z方向に重ねる構成が考えられる。この構成において、一方の曲げセンサ10の圧電体層30の延伸方向をX方向とし、他方の曲げセンサ10の圧電体層30の延伸方向をY方向とする。この場合、延伸方向Xの曲げセンサ10から出力される電圧を電圧Vとし、延伸方向Yの曲げセンサ10から得られる電圧を電圧Vとし、X曲げの大きさをBとし、Y曲げの大きさをBとすると、電圧V及び電圧Vは、それぞれ次の式(6)及び式(7)のように定式化できる。但し、k、kは、k1>k2を満たす定数である。
Figure 2023009823000007
Figure 2023009823000008
そこで、k1、k2を実験的に求めておけば、X曲げの大きさB、及びY曲げの大きさBは、式(6)及び式(7)から次の式(8)及び式(9)を導出できる。このように、本実施形態に係る曲げセンサ10を用いる場合であっても、X方向の曲げの大きさBと、Y方向の曲げの大きさBとを独立して検出することは可能である。
Figure 2023009823000009
Figure 2023009823000010
このように、信号配線62に出力された信号に基づいて、曲げ情報を取得することができる。但し、画素電極25ごとの曲げ情報を得るためには、各画素用薄膜トランジスタ21から出力される各信号を区別して検出する必要がある。そのため、後述する検出部5(図12参照)は、各信号の検出を区別して検出するように構成されている。なお、後述する図12に示すように、各信号配線62は、薄膜トランジスタアレイ20の外部である検出回路内に位置する負荷抵抗76に接続されている。この場合、各信号配線62に電流が流れるので、インピーダンスが低くなり、信号にノイズが混入し難くなる。更に、画素用薄膜トランジスタ21は、ドレイン接地(ソースフォロワ)回路を構成しているため、電流のみが増幅され、ソース電極S1の電位はゲート電極G1の電位に近い。そのため、信号は、画素用薄膜トランジスタ21の移動度のばらつきの影響を受けにくい。
一方、仮に薄膜トランジスタアレイ20の内部に負荷抵抗が位置する場合には、各信号配線62に流れる電流が小さくなり、各信号配線62が長いと信号にノイズが混入しやすくなる。また、信号にノイズが混入されにくくなるように、検出部5のインピーダンスを下げると、負荷抵抗には、画素用薄膜トランジスタ21を流れる電流以外に、検出部5の電流も流れる。この場合、検出部5の電流による負荷抵抗の電圧降下分が誤差になってしまう。また、仮に、画素用薄膜トランジスタ21がソース接地回路を構成する場合、電圧及び電流がともに増幅するため感度が高くなるが、信号は、画素用薄膜トランジスタ21の移動度及び閾値のばらつきの影響を受けやすくなる。
また、図6に示す回路において、曲げセンサ10による曲げ検出を行う直前に、ドレイン配線60の電圧をゼロからVdd(電源の電圧)に設定する場合、画素用薄膜トランジスタ21のゲート電極G1とドレイン電極D1との間の容量(ゲート電極G1に接続された画素電極25、ドレイン電極D1に接続されたドレイン配線60を含む)をCgd1とし、画素電極25と対向電極35との間の容量をCとすると、画素電極25の電圧のずれΔVは、次の式(10)によって表される。
Figure 2023009823000011
ここで、画素電極25の電圧のずれΔVpは、圧電体層30の最大電位変化量ΔVMAXに比べて充分に小さい必要がある。例えば、画素電極25の電圧のずれΔVpは、最大電位変化量ΔVMAXの10%以内に抑えるとよい。つまり、次の式(11)を満たすとよい。最大電位変化量ΔVMAXとは、曲げセンサ10に曲げが付与されていない状態から、曲げセンサ10に最大の曲げ(すなわち、曲げセンサ10に設定された検出範囲が最大値となる曲げ)が付与されたときの、圧電体層30の電位の変化量である。例えば、最大電位変化量ΔVMAXが4[V]の場合、画素電極25の電圧のずれΔVpは、0.4[V]以下であればよい。
Figure 2023009823000012
図7は、薄膜トランジスタアレイ20の他の例の構成を示す断面図である。図8は、図7に示す薄膜トランジスタアレイ201を示す平面図である。図7及び図8に示すように、薄膜トランジスタアレイ201は、画素用薄膜トランジスタ21及び選択用薄膜トランジスタ22に加えて、リセット用薄膜トランジスタ23を有している。リセット用薄膜トランジスタ23は、ゲート電極G3と、ゲート絶縁膜50と、ソース電極S3と、半導体層SC3と、ドレイン電極D3と、層間絶縁膜51と、を含む。リセット用薄膜トランジスタ23は、画素用薄膜トランジスタ21及び選択用薄膜トランジスタ22と共に、ゲート絶縁膜50及び層間絶縁膜51を共有する。
ゲート電極G3は、ゲート電極G1及びゲート電極G2と共に、ゲート絶縁膜50に覆われている。ソース電極S3、半導体層SC3、及びドレイン電極D3は、ゲート絶縁膜50上に配置されている。ソース電極S3、ドレイン電極D3、及び半導体層SC3は、ゲート絶縁膜50を介してゲート電極G3上に配置されている。ソース電極S3、ドレイン電極D3、及び半導体層SC3は、層間絶縁膜51に覆われている。
ドレイン電極D3は、第1ビア配線53及び第2ビア配線54と接続されており、第1ビア配線53及び第2ビア配線54を介して画素用薄膜トランジスタ21のゲート電極G1と電気的に接続されている。図8に示すように、リセット用薄膜トランジスタ23には、共通配線63及びリセット配線64が設けられている。共通配線63は、ソース電極S3と接続されてY方向に沿って延びている。ソース電極S3は、共通配線63と電気的に接続されている。共通配線63は、対向電極35と同電位に設定される。リセット配線64は、共通配線63及び信号配線62と交差するようにX方向に沿って延びている。ゲート電極G3は、リセット配線64と電気的に接続されている。リセット配線64には、リセット用薄膜トランジスタ23のオン/オフを切り替えるゲート電圧が印加される。
図9は、図7及び図8に示す薄膜トランジスタアレイ201の回路構成を示す図である。リセット用薄膜トランジスタ23は、曲げセンサ10による曲げ検出を行う前に、画素電極25を共通配線63に短絡する(すなわち、画素電極25を対向電極35と同電位にする)ことで、圧電体層30の電圧をゼロにリセットする役割を有する。これにより、図9に示す回路では、図6に示す回路よりもより精密な検出を行うことが可能となる。なお、図6及び図9に示す回路は、薄膜トランジスタアレイの回路構成の一例を示したにすぎず、他の回路であってもよい。
図9に示す回路において、曲げセンサ10による曲げ検出が行われる前に、圧電体層30に応力が付与されていない状態で、リセット配線64に、リセット用薄膜トランジスタ23がオンになるゲート電圧(オン電圧)が印加される。このとき、画素電極25がリセット用薄膜トランジスタ23を介して共通配線63に電気的に接続されるため、画素電極25に蓄積されていた電荷をゼロにできる。その後、リセット配線64に、リセット用薄膜トランジスタ23がオフになるゲート電圧(オフ電圧)が印加され、ドレイン配線60に電圧Vddが印加される。
通常、圧電体層30に応力が付与されていない場合には、圧電体層30の電圧はゼロとなる。しかし、過去の履歴によっては、例えば、曲げセンサ10を使用する直前まで圧電体層30に応力がかかり続けていた場合などには、圧電体層30の電圧がゼロとならないことがある。この場合、圧電体層30の残留電荷に起因する誤差が生じ得る。これに対し、図9に示す回路によれば、曲げセンサ10の検出を行う前に、リセット用薄膜トランジスタ23をオンにすることで、画素電極25の電荷をリセットできるので、圧電体層30の残留電荷に起因する誤差の発生を抑制できる。
なお、図9に示す回路において、画素用薄膜トランジスタ21のゲート電極G1とドレイン電極D1との間の容量(ゲート電極G1に接続された画素電極25、及びドレイン電極D1に接続されたドレイン配線60の容量を含む)をCgd1とし、リセット用薄膜トランジスタ23のゲート電極G3とドレイン電極D3との間の容量(ゲート電極G3に接続されたリセット配線64、及びドレイン電極D3に接続された画素電極25の容量を含む)をCgd3とし、画素電極25と対向電極35との間の容量をCとし、他の容量は小さいため無視する。この場合、リセット配線64へのオフ電圧の印加によってリセット用薄膜トランジスタ23がオフにされるとき、画素電極25の電圧のずれΔVp1は、次の式(12)によって表される。但し、Vreset(on)は、リセット配線64に印加されるオン電圧を示し、Vreset(off)は、リセット配線64に印加されるオフ電圧を示す。
Figure 2023009823000013
ドレイン配線60の電圧をゼロからVdd(電源の電圧)に設定するとき、画素電極25の電圧のずれΔVp2は、次の式(13)によって表される。
Figure 2023009823000014
薄膜トランジスタがnチャネルTFTである場合、ΔVp1は負となり、ΔVp2は正となる。薄膜トランジスタがpチャネルTFTである場合、ΔVp1は正となり、ΔVp2は負となる。従って、いずれの場合も、ΔVp1とΔVp2とは互いに電圧変化を打ち消す。これらの全体の電圧変化を|ΔVp2-ΔVp1|と表すと、電圧変化|ΔVp2-ΔVp1|は、圧電体層30の最大電位変化量ΔVMAXに比べて充分に小さい必要がある。例えば、電圧変化|ΔVp2-ΔVp1|は、圧電体層30の最大電位変化量ΔVMAXの10%以内に抑えるとよい。つまり、次の式(14)を満たすとよい。例えば、最大電位変化量ΔVMAXが4[V]の場合、電圧変化|ΔVp2-ΔVp1|は、0.4[V]以下であればよい。
Figure 2023009823000015
図6又は図9に示す回路において、ドレイン配線60には、電流制限回路(保護回路)が設けられてもよい。図10(a)、図10(b)、図11(a)、及び図11(b)は、電流制限回路の構成の例を示す図である。電流制限回路は、薄膜トランジスタアレイ20内においてドレイン配線60と他の配線(例えば、走査配線61、信号配線62、及び共通配線63など)との間に短絡が発生した場合に、これらの配線に過大電流が流れることを防止するために設けられる。図10(a)に示す例では、電源70と複数のドレイン配線60との間が接続部72によって接続されている。接続部72は、電源70に接続される1本の接続線73と、接続線73から分岐して複数のドレイン配線60にそれぞれ接続される複数の分岐線74と、を有する。そして、1個の電流制限回路71が1本の接続線73に設けられている。
図10(a)に示す例では、1個の電流制限回路71に異常が生じると、全てのドレイン配線60の電圧が低下し、曲げセンサ10全体が異常な状態になることが想定される。そこで、図10(b)に示す例のように、複数の電流制限回路71Aが複数の分岐線74にそれぞれ設けられる構成が考えられる。この例では、各分岐線74は、各電流制限回路71Aを通った後に、各ドレイン配線60に接続される。通常、ドレイン配線60は、列ごと又は行ごとに設けられるので、ドレイン配線60ごとに1個ずつ電流制限回路71Aが設けられるとよい。この場合、1個の電流制限回路71Aに異常が生じると、当該電流制限回路71Aに接続される1本のドレイン配線60の電圧が低下し、1列又は1行の画素が異常な状態となることがあるが、1列又は1行の画素の異常は補間によって補正することが可能である。
図11(a)に示す例のように、各分岐線74が更に複数に分岐することにより、第1分岐部分74aと第2分岐部分74bとを有する構成であってもよい。この例では、第1分岐部分74aと第2分岐部分74bとは互いに隣り合うように配置されている。或いは、図11(b)に示すように、第1分岐部分74aと第2分岐部分74bとが互いに隣接しないように配置されてもよい。この例では、各分岐線74の第1分岐部分74a同士が隣り合うように配置され、各分岐線74の第2分岐部分74b同士が隣り合うように配置される。図11(b)に示す例では、1個の電流制限回路71Aに異常が生じた場合に、異常となるドレイン配線60を密集させずに分散させることができるので、当該異常を補完により補正することが可能となる。なお、電流制限回路の例は、上述した例に限られず、他の方式の電流回路であってもよい。
[曲げ検出装置]
続いて、上述した曲げセンサ10を備える曲げ検出装置1について説明する。曲げ検出装置1は、曲げセンサ10と、曲げセンサ10からの信号を検出するための検出部5と、を備える。
図12は、本実施形態に係る検出部5の構成を示す図である。図12に示すように、検出部5は、信号検出回路75と、制御回路80と、駆動回路85と、を有する。図12に示す例では、M本の信号配線62は、M本ごとにM個のブロックB(図12において破線で囲まれた部分)によって区分けされている。つまり、M個のブロックBのそれぞれに、M本の信号配線62が設けられている。M、Mはそれぞれ、M=M×Mの関係を満たす2以上の整数である。
信号検出回路75は、M本の信号配線62と電気的に接続され、M本の信号配線62から出力される信号を検出する。信号検出回路75は、各信号配線62から出力される各信号を区別して検出するために、各信号を行ごとに順次読み出すように構成されている。信号検出回路75は、例えば、M個の第1切替回路81と、M個の負荷抵抗76と、M個のアンプ77と、1個の第2切替回路78と、1個のADコンバータ79と、を有する。M個の第1切替回路81、M個の負荷抵抗76、及びM個のアンプ77は、M個のブロックBによってそれぞれ区分けされている。つまり、各ブロックBには、M本の信号配線62に加えて、1個の第1切替回路81と、1個の負荷抵抗76と、1個のアンプ77と、が設けられている。
第1切替回路81は、例えば、M個の入力端と1個の出力端とを含むアナログマルチプレクサである。アナログマルチプレクサは、アナログ信号である信号の情報を失うことなく、高速で切り替えが可能である。但し、信号の電圧範囲が大きい場合など、アナログマルチプレクサによる対応が難しい場合は、アナログマルチプレクサに代えてリレーを採用してもよい。第1切替回路81のM個の入力端は、ブロックB内のM本の信号配線62とそれぞれ電気的に接続されている。第1切替回路81は、制御回路80からの制御信号S81に応じて、出力端の接続先をM個の入力端のいずれかに切り替える。換言すると、第1切替回路81は、出力端の接続先として、M本の信号配線62のいずれかを選択する。
アンプ77は、例えば、電圧検出型のアンプである。アンプ77は、例えば、ボルテージフォロワ回路である。アンプ77の+の入力端には、第1切替回路81の出力端が接続されている。アンプ77の-の入力端は、出力端に接続されている。アンプ77は、第1切替回路81を介して信号配線62から入力される信号を電流増幅する。負荷抵抗76は、第1切替回路81とアンプ77との間に配置されている。負荷抵抗76の一端は、第1切替回路81の出力端とアンプ77の一方の入力端とを接続する接続線に接続されており、負荷抵抗76の他端は、グランド(GND)に接続されている。
第2切替回路78は、例えば、M個の入力端と1個の出力端とを含むアナログマルチプレクサである。M個の入力端は、M個のブロックBのアンプ77の出力端とそれぞれ接続されている。第2切替回路78は、駆動回路85からの駆動信号S61に応じて、出力端の接続先をM個の入力端のうちのいずれかに切り替える。換言すると、第2切替回路78は、出力端の接続先として、M個のブロックBのいずれかを選択する。ADコンバータ79は、第2切替回路78の出力端と電気的に接続されている。従って、ADコンバータ79は、第1切替回路81及び第2切替回路78によって選択されたいずれかの信号配線62と電気的に接続される。ADコンバータ79は、いずれかの信号配線62から出力された信号をデジタル値に変換して制御回路80に出力する。
駆動回路85は、N本の走査配線61と電気的に接続されている。駆動回路85は、制御回路80からの制御信号S85を受けて駆動信号S61を走査配線61に出力することにより、N本の走査配線61のうちいずれかの走査配線61にオン電圧を印加しかつ他の全ての走査配線61にオフ電圧を印加する。制御回路80は、信号検出回路75及び駆動回路85と電気的に接続されており、信号検出回路75及び駆動回路85を制御する。制御回路80は、例えば、CPUといったプロセッサ、及び、メモリといった記憶装置などを備えるコンピュータ(例えば、マイクロコンピュータ)によって構成される。
制御回路80は、信号検出回路75に対して、第1切替回路81の接続先をいずれかの信号配線62に切り替える制御信号S81を出力する。また、制御回路80は、第2切替回路78に対して、第2切替回路78の接続先をいずれかのブロックBに切り替える制御信号S78を出力する。そして、制御回路80は、駆動回路85に対して、いずれかの走査配線61にオン電圧を印加させかつ他の全ての走査配線61にオフ電圧を印加させる制御信号S85を出力する。
その結果、1行の走査配線61のみにオン電圧が印加され、当該1行に並ぶM個の薄膜トランジスタ群のそれぞれに接続される信号配線62に信号が出力される。そして、1画素の画素用薄膜トランジスタ21から出力された信号は、第1切替回路81及び第2切替回路78などを介してADコンバータ79に入力され、制御回路80に読み出される。これにより、1画素分の曲げ情報が得られる。次に、制御回路80は、1行の走査配線61のみにオン電圧が印加された状態で、1行分の各信号配線62から信号が順次読み出されるように、第1切替回路81の接続先及び第2切替回路78の接続先を切り替える。これにより、1行分の曲げ情報が得られる。第1切替回路81の接続先及び第2切替回路78の接続先を切り替える動作の詳細については、後述する。
次に、制御回路80は、駆動回路85に対して、次の行の走査配線61にオン電圧を印加させかつ他の全ての走査配線61にオフ電圧を印加させる制御信号S85を出力する。この状態で、制御回路80は、上記と同様に、第1切替回路81の接続先及び第2切替回路78の接続先を切り替えることにより、各信号配線62から信号を順次読み出す。これにより、当該次の行分の曲げ情報が得られる。制御回路80は、上記の動作を繰り返すことにより、オン電圧が印加される走査配線61を順次切り替えながら、各行の信号を順次読み出す。これにより、行ごとに曲げ情報が順次得られる。そして、全ての行の信号が読み出されると、全画素の曲げ情報、すなわち、1画面分の画素ごとの曲げ情報が得られる。更に、以上の動作が繰り返されることで、複数画面分の画素ごとの曲げ情報、すなわち、全画素についての時間依存の曲げ情報が得られる。
図12に示す信号検出回路75では、第1切替回路81が用いられているため、必要な負荷抵抗76の個数及びアンプ77の個数はそれぞれM個となり、信号配線62の本数(M本)よりも減らすことができる。また、信号検出回路75では、第2切替回路78が用いられているため、1個の第2切替回路78の入力端の数をLとしたときに必要となるADコンバータ79の数はM/L個となり、アンプ77の数(M個)より減らすことができる。なお、第2切替回路78の入力端の数LがMと等しい場合、必要なADコンバータ79の個数は1個となる。信号検出回路75では、このように、第1切替回路81と第2切替回路78とが用いられることで、負荷抵抗76の個数及びアンプ77の個数をそれぞれ信号配線62の本数より減らすことができ、かつADコンバータ79の個数をアンプ77の個数より減らすことができる。これにより、信号検出回路75の回路規模を小さくでき、信号検出回路75の設置面積及び製造コストを抑制できる。
また、信号検出回路75では、第1切替回路81の入力側でなく出力側(具体的には、第1切替回路81の出力端とアンプ77の入力端との間の接続線)に負荷抵抗76が設けられている。これにより、第1切替回路81に電流が流れやすくなりインピーダンスが低くなるため、ノイズの影響を受けにくくなる。更に、信号検出回路75では、第1切替回路81に接続されたM本の信号配線62のうち、第1切替回路81に選択された1本の信号配線62のみに電流が流れるので、消費電力を抑えることができる。
なお、アンプ77は、ボルテージフォロワ回路に限定されず、増幅率が1以外の回路、又は反転増幅回路であってもよい。アンプ77は、既知の発振防止回路、位相補償回路、容量補正回路、及び保護回路を有してもよい。アンプ77に代えてFET(Field EffectTransistor)などが用いられてもよい。図12では、信号配線62とGNDとを接続する接続線に負荷抵抗76が設けられているが、例えば、アンプ77が反転増幅回路である場合には、信号配線62とアンプ77の出力端とを接続する接続線に設けられていてもよい。検出部5は、図12に示す例に限られず、他の構成を有してもよい。
図13は、検出部5の他の例を示す図である。図13に示す検出部5Aでは、信号検出回路75Aが複数のカウンタ82を有する。複数のカウンタ82は、ブロックBごとに設けられている。つまり、1個のブロックBに対して1個のカウンタ82が設けられている。各ブロックBにおいて、カウンタ82は、第1切替回路81及び制御回路80と電気的に接続されている。カウンタ82は、制御回路80からの制御信号S82を受けて、第1切替回路81の接続先の切り替えを制御するための制御信号S81を第1切替回路81に出力する。
図12に示す検出部5では、制御回路80が第1切替回路81を制御するためには、M個の入力端を切り替え可能なビット数n(但し、nは、2n-1<M≦2を満たす整数)のデジタル配線が必要となる。例えば、各ブロックBにおいて必要なデジタル配線の本数は、M=4の場合は2本、M=8の場合は3本、M=16の場合は4本となる。これに対し、図13に示す検出部5Aのように、ブロックBごとにカウンタ82が用いられる場合、ブロックBごとに1本ずつデジタル配線が設けられればよい。このような構成は、制御回路80のデジタル出力数が少ない場合に特に有効である。
図14は、検出部5の他の例を示す図である。図14に示す検出部5Bでは、信号検出回路75Bは、第1切替回路81を有していない。この場合、M本の信号配線62はブロックBごとに区分けされないため、M本の信号配線62に対応してM個の負荷抵抗76及びM個のアンプ77が必要となる。第2切替回路78としては、例えば、アナログスイッチが用いられる。図13に示す検出部5A、及び図14に示す検出部5Bのような構成であっても、図12に示す検出部5と同様に、行ごとに信号を順次読み出すことができるため、画素ごとに曲げ情報を得ることができる。
[曲げ検出方法]
続いて、図15及び図16を更に参照して、曲げ検出装置1の動作を説明すると共に、本実施形態に係る曲げ検出方法について説明する。図15は、曲げ検出装置1の動作を示すフローチャートである。図16(a)~図16(e)は、曲げ検出装置1の動作を説明するための図である。
以下では、図12に示すように、M個のブロックBをそれぞれブロックB~BM2と表し、各ブロックB~BM2に区分けされる信号配線62をそれぞれ信号配線W~WM1と表す。この場合、1列目~M列目の信号配線62がブロックBの信号配線W~WM1であり、(M+1)列目~2M列目の信号配線62がブロックBの信号配線W~WM1である。(M(M-1)+1)列目~M列目の信号配線62がブロックBM2の信号配線W~WM1である。また、N行M列に配列される各画素から出力される信号をそれぞれ信号D11~DNMと表す。
図16(a)は、1行目の走査配線に印加されるゲート電圧(駆動信号S61)を示す。図16(b)は、1行目の走査配線に印加された状態での、第1切替回路81の接続先(選択)とブロックBのアンプ77の出力電圧との関係を示す。図16(c)は、1行目の走査配線に印加された状態での、第1切替回路81の接続先(選択)とブロックBのアンプ77の出力電圧との関係を示す。図16(d)は、1行目の走査配線に印加された状態での、第1切替回路81の接続先(選択)とブロックBM2のアンプ77の出力電圧との関係を示す。図16(e)は、第2切替回路78の接続先(選択)を示す。
まず、制御回路80は、予め、各ブロックB~BM2の第1切替回路81の接続先を信号配線Wに設定する。そして、制御回路80は、1行目の走査配線61にオン電圧を印加させ、他の全ての行の走査配線61にはオフ電圧を印加させる(ステップS11)。次に、制御回路80は、一定時間待機した後、第2切替回路78の接続先をブロックBに設定する。
次に、制御回路80は、1行目の各画素に接続された各信号配線62から信号を順次読み出す(ステップS12)。まず、1行目の走査配線61にオン電圧が印加された状態で、ブロックBの信号配線W(すなわち、1列目の信号配線62)から信号D11が出力される。制御回路80は、信号D11を、1行1列目の画素の曲げ情報として検出する(読み出す)。信号D11は、第1の画素用薄膜トランジスタ21Aから出力される信号(第1信号)としてよい。次に、制御回路80は、ブロックBの第1切替回路81の接続先を信号配線W(すなわち、2列目の信号配線62)に切り替える。ここで、制御回路80は、信号配線Wから信号D12を読み出さずに、第2切替回路78の接続先をブロックBに切り替える。すると、ブロックBの信号配線Wから信号D1(M1+1)が出力される。制御回路80は、信号D1(M1+1)を、1行(M+1)列目の曲げ情報として検出する。
次に、制御回路80は、ブロックBの第1切替回路81の接続先を信号配線W(すなわち、(M+2)列目の信号配線62)に切り替える。ここで、制御回路80は、ブロックBの信号配線Wから信号D1(M1+2)を読み出さずに、第2切替回路78の接続先をブロックBに切り替える。制御回路80は、以上の動作をブロックB以降についても同様に行う。そして、制御回路80は、第2切替回路78の接続先をブロックBM2に切り替え、ブロックBM2の信号配線Wから信号D1(M1(M2-1)+1)を読み出し、ブロックBM2の第1切替回路81の接続先を信号配線W(すなわち、(M(M-1)+2)列目の信号配線62)に切り替える。このように、制御回路80は、ブロックB~BM2ごとに、信号配線Wの信号の読み出しと、信号配線Wへの第1切替回路81の接続先の切り替えと、を繰り返す第1処理を行う。
次に、制御回路80は、第2切替回路78の接続先を再びブロックBに切り替える。すると、ブロックBの信号配線Wから信号D12が出力される。ここでやっと制御回路80は、信号D12を、1行2列目の曲げ情報として検出する。信号D12は、第2の画素用薄膜トランジスタ21Bから出力される信号(第2信号)としてよい。次に、制御回路80は、ブロックBの第1切替回路81の接続先を信号配線W(すなわち、3列目の信号配線62)に切り替える。ここで、制御回路80は、ブロックBの信号配線Wから信号D13を読み出さずに、第2切替回路78の接続先をブロックBに切り替える。制御回路80は、以上の動作をブロックB以降についても同様に行う。そして、制御回路80は、第2切替回路78の接続先をブロックBM2に切り替え、ブロックBM2の信号配線Wから信号D1(M1(M2-1)+2)を読み出し、ブロックBM2の第1切替回路81の接続先を信号配線W(すなわち、(M(M-1)+3)列目の信号配線62)に切り替える。このように、制御回路80は、ブロックB~BM2ごとに、信号配線Wの信号の読み出し(検出)と、信号配線Wへの第1切替回路81の接続先の切り替えと、を繰り返す第2処理を行う。
制御回路80は、第1処理及び第2処理と同様に、ブロックB~BM2ごとに、信号配線Wの信号の読み出しと、信号配線Wへの第1切替回路81の接続先の切り替えと、を繰り返す第3処理を行う。同様に、制御回路80は、信号配線Wの信号の読み出しと、信号配線Wへの第1切替回路81の接続先の切り替えと、を繰り返す第4処理を行う。そして、制御回路80は、同様の処理を行い、ブロックB~BM2ごとに、信号配線WM1の信号の読み出しと、信号配線Wへの第1切替回路81の接続先の切り替えと、を繰り返す第M処理を行う。これにより、制御回路80は、1行分の信号D11~D1Mを順次読み出し、1行分の画素ごとの曲げ情報を取得する(ステップS13)。
次に、制御回路80は、2行目の走査配線61にオン電圧を印加させ、他の全ての行の走査配線61にはオフ電圧を印加させる(ステップS11)。次に、制御回路80は、一定時間待機した後、第2切替回路78の接続先をブロックBに切り替える。次に、制御回路80は、1行目の走査配線61のみにオン電圧を印加させたときと同様に、第1処理~第M処理を行う(ステップS12及びS13)。これにより、制御回路80は、2行目の曲げ情報を取得する。制御回路80は、以上の動作をN行まで行うことにより、残りの全行の信号D21~DNMを順次読み出す。このようにして、制御回路80は、信号D11~DNMを画素ごとに区別して検出し、1画面分の画素ごとの曲げ情報(すなわち、全体の曲げ分布)を取得する。更に、制御回路80は、以上の動作を繰り返すことにより、複数画面分の曲げ情報、すなわち全画素の時間依存の曲げ情報を取得する。
このように制御回路80は、第1切替回路81の接続先の信号配線62から信号を読み出し、第1切替回路81の接続先を次の信号配線62に切り替えた後、当該次の信号配線62から信号を読み出す前に、第2切替回路78の接続先を別のブロックBに切り替え、当該別のブロックBの第1切替回路81の信号を読み出す動作を行うことが特徴である。制御回路80は、この動作を各ブロックBについて繰り返し行うことにより、制御回路80は、n行分の曲げ情報を取得する。そして、制御回路80は、同様の動作を全ての行に対して行うことにより、1画面分の曲げ情報を取得する。
但し、制御回路80は、第1切替回路81の接続先を次の信号配線62に切り替える手順と、第2切替回路78の接続先を次のブロックBに切り替える手順と、を逆に行ってもよい。この場合、制御回路80は、n行目の走査配線61にオン電圧を印加させ、第1切替回路81の接続先の信号配線62から信号を読み出した後、第2切替回路78の接続先を次のブロックBに切り替える。その後、制御回路80は、第1切替回路81の接続先を次の信号配線62に切り替え、当該次の信号配線62から信号を読み出す前に、当該次のブロックBの第1切替回路81の接続先の信号配線62から信号を読み出す。制御回路80は、この動作を各ブロックBについて繰り返し行うことにより、n行分の曲げ情報を取得してもよい。
上述した動作において、第1切替回路81の接続先を信号配線62に切り替えてから、読み出す信号が安定するまでには、或る程度の時間を要する。そのため、上述したように、制御回路80は、1行目の走査配線61にオン電圧を印加させてから一定時間経過後に、信号D11の測定(読み出し)を行う(図16(b)参照)。この「一定時間」は、例えば、ADコンバータの測定時間の(M-1)倍以上としてよい。この場合、第1切替回路81の接続先が信号配線62に切り替えられてから信号の測定が行われるまでに、ADコンバータの測定時間×(M-1)以上の時間を挟むことができ、信号が安定するまでの時間を確保することができる。これにより、信号の検出精度を高めることができる。
以上のように、上述した動作において、制御回路80は、或るブロックBにおいて切り替え直後の信号配線62から信号の読み出しを行う前に、他のブロックBにおいて切り替え済みの信号配線62から信号の読み出しを1回以上(本実施形態では、M-1回)行う(図16(b)~図16(d)参照)。切り替え直後の信号配線62の信号が安定するまでに或る程度時間を要する一方で、切替済みの信号配線62(すなわち、切り替えてから或る程度時間が経過した信号配線62)の信号は安定した状態となっている。そこで、制御回路80は、或るブロックBにおいて信号配線62を切り替えた後、切り替え後の信号配線62の信号が安定するまで待機するのではなく、当該信号配線62の信号が安定するまでの間に、他のブロックBにおいて切り替え済みの信号配線62から信号の読み出しを行う。これにより、各信号配線62からの信号の読み出しを効率的に行うことができる。更に、安定した状態で信号の読み出しを行うことで、信号の検出精度を高めることができる。
[第1実施形態の作用効果]
以上に説明した、本実施形態に係る曲げセンサ10及び曲げ検出装置1によって得られる作用効果を説明する。曲げセンサ10に曲げが付与されることによって圧電体層30に応力が付与されると、圧電体層30に電圧が生じることで、対向電極35と画素電極25との間に電位差が生じる(すなわち、画素電極25に電圧が生じる)。ここで、各画素電極25は、平面視において互いに離間して配置され、互いに電気的に絶縁されている。従って、第1画素電極25Aの電圧と、第2画素電極25Bの電圧とは、互いに独立して変化する。そこで、第1画素電極25Aの電圧を示す信号と、第2画素電極25Bの電圧を示す信号とを、第1の画素用薄膜トランジスタ21A及び第2の画素用薄膜トランジスタ21Bを利用して区別して検出することで、第1画素電極25Aの位置での曲げ情報と、第2画素電極25Bの位置での曲げ情報とを区別して取得できる。これにより、各画素電極25の位置での局所的な曲げの状態を把握できる。従って、本実施形態に係る曲げセンサ10によれば、曲げの状態を詳細に把握することが可能となる。
本実施形態では、複数の画素電極25は、マトリクス状に配列されている。これにより、曲げ情報を画素電極25ごとに取得することで、より局所的な曲げの状態を把握できる。その結果、曲げセンサ10の曲げの状態をより詳細に把握することが可能となる。
[第2実施形態]
続いて、第2実施形態に係る曲げセンサについて説明する。第2実施形態では、画素電極の形状が第1実施形態とは相違する。以下の第2実施形態において、第1実施形態と重複する箇所の説明は適宜省略し、第1実施形態と異なる箇所を主に説明する。
図17は、第2実施形態に係る曲げセンサ10Aの平面図である。図18(a)は、図17のA2-A2線に沿った曲げセンサ10Aの断面図である。図18(b)は、図17のA3-A3線に沿った曲げセンサ10Aの断面図である。曲げセンサ10Aでは、複数の画素電極25は、Y方向に延びる形状を有する複数の第1画素電極25A(第1電極)と、X方向に延びる形状を有する複数の第2画素電極25B(第2電極)と、を含む。「Y方向に延びる形状」とは、Y方向を長手方向とする形状を意味する。「X方向に延びる形状」とは、X方向を長手方向とする形状を意味する。
第1画素電極25Aは、例えば、Y方向を長手方向としX方向を短手方向とする長方形状(すなわち、Y方向に長くX方向に短い長方形状)を有する。従って、第1画素電極25AのY方向の長さは、第1画素電極25AのX方向の幅よりも長い。第1画素電極25AのX方向の幅は、例えば、Y方向に沿った第1画素電極25Aの各位置において一定としてよい。第2画素電極25Bは、例えば、X方向を長手方向としY方向を短手方向とする長方形状(すなわち、X方向に長くY方向に短い長方形状)を有する。従って、第2画素電極25BのX方向の長さは、第2画素電極25BのY方向の幅よりも長い。第2画素電極25BのY方向の幅は、例えば、X方向に沿った第2画素電極25Bの各位置において一定としてよい。
平面視において第2画素電極25Bを90°回転させたときの第2画素電極25Bの形状は、第1画素電極25Aと同形状となる。従って、第1画素電極25AのY方向の長さは、第2画素電極25BのY方向の幅よりも長く、第2画素電極25BのX方向の長さは、第1画素電極25AのX方向の幅よりも長い。また、第1実施形態と同様、各画素電極25は、各画素電極間領域26よりも高いヤング率を有する。図17に示すように、各第1画素電極25Aと各第2画素電極25Bとは、例えば、X方向及びY方向に沿って交互に配置されている。
図18(a)及び図18(b)に示す例では、中立面NPは、各画素電極25の裏面25bに位置している。中立面NPよりも上方に、各画素電極25を含む層と、圧電体層30と、対向電極35とが位置している。従って、画素電極25の全体と、画素電極間領域26の全体とが、中立面NPに対して圧電体層30と同じ側に位置している。なお、画素電極25の少なくとも一部と、画素電極間領域26の少なくとも一部とが、中立面NPに対して圧電体層30と同じ側に位置してもよい。
分かり易くするため、中立面NPが画素電極25の裏面25bに一致した場合において、中立面NPより上の、圧電体層30と同方向の応力がかかる部分だけを考える。ここで、隣接する各画素のピッチをPとし、画素電極25の長辺の長さをUとし、画素電極25の短辺の長さをVとし、画素電極25の厚さ及び画素電極間領域26の厚さのそれぞれをT1とし、画素電極25のヤング率をE11とし、画素電極間領域26のヤング率をE12とし、圧電体層30の厚さをT2、圧電体層30のヤング率をE2、対向電極35の厚さをT3、対向電極35のヤング率をE3とする。この場合、図18(a)及び図18(b)に示すように、第1画素電極25AのX方向の幅はVで表される。そして、第2画素電極25BのX方向の長さは、Vよりも長いU(V<<U)で表される。長さUは、画素のピッチPと同等か、或いはピッチPよりも短く設定されてよい。
上記のように各パラメータを設定した場合において、画素電極25と圧電体層30と対向電極35との合成ヤング率をEC1とし、画素電極間領域26と圧電体層30と対向電極35との合成ヤング率EC2とすると、合成ヤング率EC1及び合成ヤング率EC2は、それぞれ次の式(15)及び式(16)のように表される。
Figure 2023009823000016
Figure 2023009823000017
そして、図18(a)に示す断面のうち中立面NPより上側において、X方向に応力S(引張応力又は圧縮応力)が付与された場合、曲げセンサ10Aに生じるX方向の変位をΔL1とすると、変位ΔL1は、次の式(17)のように表される。
Figure 2023009823000018
ここでE12<<E11であれば、画素電極25と圧電体層30と対向電極35との合成ヤング率EC1は、画素電極間領域26と圧電体層30と対向電極35との合成ヤング率EC2よりも大きいので、画素電極間領域26が位置する部分は、画素電極25が位置する部分よりも、X方向に変位しやすい。すると、任意の(U+V)/2Pにおいて変位ΔL1が等しい場合、(U+V)/2Pが小さいほど応力Sが小さくなり、(U+V)/2Pが大きいほど応力Sが大きくなる。そして、応力Sが大きくなれば、圧電体層30において発生する電荷が多くなり、圧電体層30に発生する電圧が大きくなる。
一方、図18(b)に示す断面のうち中立面NPより上側において、X方向に応力Sが付与された場合、曲げセンサ10Aに生じるX方向の変位をΔL2とすると、変位ΔL2は、次の式(18)のように表される。
Figure 2023009823000019
式(18)では、式(17)の(U+V)がVに置き換えられている。Vは(U+V)に比べて小さいため、変位ΔL2が変位ΔL1と等しい場合、式(18)の応力Sは、式(17)の応力Sよりも小さくなる。そのため、図18(b)に示す断面では、図18(a)に示す断面よりも、圧電体層30において発生する電荷が少なくなり、圧電体層30に発生する電圧が小さくなる。
図17では、図18(a)に示す断面において画素電極25が存在する領域RAを斜線のハッチングで示し、図18(b)に示す断面において画素電極25が存在する領域RBをドットのハッチングで示している。領域RAでは、(U+V)/2P(すなわち、2画素分のピッチPに占める画素電極25のX方向の合計長さの割合)が大きいため、曲げセンサ10Aに対してX曲げを行ったときに発生する電圧が大きい。一方、領域RBでは、V/2Pが(U+V)/2Pよりも小さいため、領域RAと比べて、曲げセンサ10Aに対してX曲げを行ったときに発生する電圧が小さくなる。このように、曲げセンサ10Aに対してX曲げが行われたときに、領域RAが全てを占める第2画素電極25Bでは、発生する電荷が多くなり、領域RBが大部分を占める第1画素電極25Aでは、発生する電荷が少ないので、第1画素電極25Aに生じる電圧は、第2画素電極25Bに生じる電圧よりも小さくなる。つまり、第2画素電極25Bの方が、第1画素電極25Aよりも、X曲げに対する感度が高いと言える。中立面NPが画素電極25の裏面25bに一致していない場合においても、同様の効果がある。
曲げセンサ10Aに対してY曲げを行ったときにおいても同様に考えれば、第1画素電極25Aでは、発生する電荷が多く、第2画素電極25Bでは、発生する電荷が少ないので、第1画素電極25Aの方が、第2画素電極25Bよりも、発生する電圧が大きくなる。つまり、第1画素電極25Aの方が、第2画素電極25Bよりも、Y曲げに対する感度が高いと言える。第2画素電極25Bの電圧をVとし、第1画素電極25Aの電圧をVとすると、前述した式(6)及び式(7)と同様に定式化でき、前述した式(8)及び式(9)と同様にX曲げの大きさB及びY曲げの大きさBが求められる。
本実施形態において、2個の第1画素電極25Aと2個の第2画素電極25Bとが1画素内に配置される場合、すなわち、1画素内に4個の副画素が配置される場合も想定される。この場合、電圧Vは、2個の第2画素電極25Bから得られる電圧の平均値とすればよく、電圧Vは、2個の第1画素電極25Aから得られる電圧の平均値とすればよい。1画素内に複数配置される画素(副画素)の数は、4個でなくてもよく、2個、3個、6個、又は8個等の任意の数であってもよい。
なお、式(17)及び式(18)においては、画素電極25のヤング率E11が画素電極間領域26のヤング率E12よりも大きいことを前提としている。従って、上述した領域RAと領域RBとの間の電圧の関係は、画素電極25のヤング率E11と画素電極間領域26のヤング率E12との違いを利用して導出される。このようなヤング率の違いを利用するために、中立面NPに対して圧電体層30と同じ側に、画素電極25の大部分及び画素電極間領域26の大部分が位置しているとよい。また、合成ヤング率EC1及び合成ヤング率EC2を曲げセンサ10Aが曲げられた状態で考えると、より複雑な式となるが、画素電極25が画素電極間領域26よりも大きく変位する点、(U+V)が大きいほど電圧が大きくなる点は同様である。
図19(a)は、図18(a)に示す断面において曲げセンサ10Aが凸状に曲げられた状態を示す断面図である。図19(b)は、図18(b)に示す断面において曲げセンサ10Aが凸状に曲げられた状態を示す断面図である。図19(a)及び図19(b)では、曲げセンサ10AにX方向の曲げが付与されることによって、XZ断面において、曲げセンサ10Aが上方に凸となるように曲げられている。本実施形態のように、圧電体層30が中立面NPよりも上方に位置している場合、図19(a)及び図19(b)に示すように曲げセンサ10Aが凸状に曲げられると、圧電体層30にX方向の引張応力が付与される。
図19(a)のように、第1画素電極25Aの領域RAの位置では、圧電体層30にX方向の引張応力SS1Aが付与され、第2画素電極25Bの領域RAの位置では、圧電体層30にX方向の引張応力SS1Aが付与される。第1画素電極25Aの領域RBの位置では、圧電体層30にX方向の引張応力SS1Bが付与される。但し、|SS1A|>>|SS1B|である。この場合、図17からわかるように、第1画素電極25Aには、主に引張応力SS1Bに応じた電圧が生じ、第2画素電極25Bには、引張応力SS1Aに応じた電圧が生じる。本実施形態では、引張応力SS1Bは、引張応力SS1Aよりも小さくなるため、第1画素電極25Aに生じる電圧の絶対値は、第2画素電極25Bに生じる電圧の絶対値よりも小さくなる。
図20(a)は、図18(a)に示す断面において曲げセンサ10Aが凹状に曲げられた状態を示す断面図である。図20(b)は、図18(b)に示す断面において曲げセンサ10Aが凹状に曲げられた状態を示す断面図である。図20(a)及び図20(b)では、曲げセンサ10AにX方向の曲げが付与されることによって、XZ断面において、曲げセンサ10Aが上方に凹となるように曲げられている。本実施形態のように、圧電体層30が中立面NPよりも上方に位置している場合、図20(a)及び図20(b)に示すように曲げセンサ10Aが凹状に曲げられると、圧電体層30にX方向の圧縮応力が付与される。
図20(a)のように、第1画素電極25Aの領域RAの位置では、圧電体層30にX方向の圧縮応力SS2Aが付与され、第2画素電極25Bの領域RAの位置では、圧電体層30にX方向の圧縮応力SS2Aが付与される。第1画素電極25Aの領域RBの位置では、圧電体層30にX方向の圧縮応力SS2Bが付与される。ただし|SS2A|>>|SS2B|である。この場合、第1画素電極25Aには、主に圧縮応力SS2Bに応じた電圧が生じ、第2画素電極25Bには、圧縮応力SS2Aに応じた電圧が生じる。本実施形態では、圧縮応力SS2Bは、圧縮応力SS2Aよりも小さくなるため、第1画素電極25Aに生じる電圧の絶対値は、第2画素電極25Bに生じる電圧の絶対値よりも小さくなる。なお、図20(a)及び図20(b)に示す場合の第1画素電極25A及び第2画素電極25Bに生じる電圧は、図19(a)及び図19(b)に示す場合に第1画素電極25A及び第2画素電極25Bに生じる電圧とは逆向きとなる。
このような素子構成にすることで、圧電体層30として無延伸フィルム又は二軸延伸したフィルム(例えば、無延伸タイプのPVDF)を用いる場合でも、X方向の曲げの大きさと、Y方向の曲げの大きさとを独立して検出することが可能である。そして、更に精度を上げるためには、X方向に長い第2画素電極25Bに接続された薄膜トランジスタから出力される電圧をVとし、Y方向に長い第1画素電極25Aに接続された薄膜トランジスタから出力される電圧Vとし、X曲げの大きさをBとし、Y曲げの大きさをBとすると、電圧V及び電圧Vは、それぞれ前述の式(6)及び式(7)のように定式化できる。但し、k、kは、k1>>k2を満たす定数である。
そこで、k1、k2を実験的に求めておけば、X曲げの大きさB、及びY曲げの大きさBは、式(6)及び式(7)から式(8)及び式(9)を導出できる。このように、本実施形態に係る曲げセンサ10Aを用いる場合であっても、X方向の曲げの大きさBと、Y方向の曲げの大きさBとを独立して検出することは可能である。
[第2実施形態の作用効果]
以上に説明した、本実施形態に係る曲げセンサ10Aによって得られる作用効果を説明する。本実施形態では、第1画素電極25Aは、Y方向に延びる形状を有し、第2画素電極25Bは、X方向に延びる形状を有する。そのため、第1画素電極25Aは、Y曲げの影響を強く受け、第2画素電極25Bは、X曲げの影響を強く受ける。そこで、第1画素電極25Aの電圧を示す信号を、Y方向の曲げ情報として検出し、第2画素電極25Bの電圧を示す信号を、X方向の曲げ情報として検出することで、Y曲げの状態とX曲げの状態とを区別して把握できる。これにより、曲げセンサ10Aの曲げの状態をより詳細に把握することが可能となる。
本実施形態では、画素電極25は、画素電極間領域26のヤング率よりも高いヤング率を有している。従って、画素電極間領域26は、画素電極25よりも伸びやすい。そのため、画素電極25の位置で圧電体層30に付与される応力は、画素電極間領域26の位置で圧電体層30に付与される応力よりも大きくなる。この場合、Y方向に多く存在する第1画素電極25Aの位置での応力はY曲げ時に大きくなり、X方向に多く存在する第2画素電極25Bの位置での応力はX曲げ時に大きくなる。つまり、第1画素電極25Aの電圧は、Y曲げ時に大きな値を示し、第2画素電極25Bの電圧は、X曲げ時に大きな値を示す。従って、上述した構成では、第1画素電極25AがY曲げの影響を強く受け、第2画素電極25BがX曲げの影響を強く受けるという態様をより確実に実現できる。これにより、Y曲げの状態とX曲げの状態とをより確実に区別して把握することが可能となる。
本実施形態では、画素電極間領域26は、電気絶縁性を有する接着剤によって構成されている。この場合、画素電極25のヤング率が画素電極間領域26のヤング率よりも高い構成を簡易に実現できる。更に、各画素電極25間に電気絶縁性の接着剤が設けられることで、各画素電極25の間の電気的絶縁性を確保しつつ各画素電極25の位置関係を固定することができる。
本実施形態では、画素電極25の全部及び画素電極間領域26の全部が、中立面NPに対して圧電体層30と同じ側に配置されている。この場合、画素電極25のヤング率と、画素電極間領域26のヤング率との大小関係を利用して、第1画素電極25AがY曲げの影響を強く受け、第2画素電極25BがX曲げの影響を強く受けるという態様をより確実に実現できる。これにより、Y曲げの状態とX曲げの状態とをより確実に区別して把握することが可能となる。
本実施形態では、各第1画素電極25Aと各複数の第2画素電極25Bとが、交互に並ぶようにマトリクス状に配列されている。この場合、曲げ情報を画素電極25ごとに取得することで、より局所的な曲げの状態を把握できる。更に、各第1画素電極25Aと各第2画素電極25Bとが交互に配列されることで、Y方向の曲げ情報を得るための各第1画素電極25Aと、X方向の曲げ情報を得るための各第2画素電極25Bとを分散して配置することができ、得られる曲げの状態の情報に偏りが生じる事態を抑制できる。
なお、第1実施形態に係る曲げセンサ10では、X方向の曲げ情報とY方向の曲げ情報とを独立して検出するために、一軸延伸タイプの圧電体層30をそれぞれ備える2枚の曲げセンサ10を準備し、それぞれの圧電体層30の延伸方向が直交するように2枚の曲げセンサ10を重ねる必要があったが、第2実施形態では、二軸延伸タイプ又は無延伸タイプの圧電体層30を備える1枚の曲げセンサ10Aを用いて、X方向の曲げ情報とY方向の曲げ情報とを独立して検出できる。また、第2実施形態において、薄膜トランジスタアレイ20に代えて、薄膜トランジスタアレイ201が用いられてもよいし、他の回路構成を有する薄膜トランジスタアレイが用いられてもよい。
[第2実施形態の変形例]
第1画素電極25A及び第2画素電極25Bの形状は、上述した第2実施形態の例に限られない。図21(a)~図21(c)、図22(a)、及び図22(b)は、第2実施形態に係る曲げセンサ10Aの他の例を示す平面図である。図21(a)に示す曲げセンサ101Aのように、第1画素電極251A及び第2画素電極251Bのそれぞれは、十字形状を有してもよい。この場合、第1画素電極251Aは、Y方向に延びる部分251aに加えて、X方向に延びる部分251bを有する。部分251bは、例えば、部分251aの中央部と交差するように配置される。部分251bのX方向の長さは、部分251aのY方向の長さよりも短く設定される。第2画素電極251Bも同様に、X方向に延びる部分251cに加えて、Y方向に延びる部分251dを有する。部分251dは、例えば、部分251cの中央部と交差するように配置される。部分251dのY方向の長さは、部分251cのX方向の長さよりも短く設定される。
図21(b)に示す曲げセンサ102Aのように、第1画素電極252Aは、Y方向に延びる楕円形状(長円形状)を有してもよい。同様に、第2画素電極252Bは、X方向に延びる楕円形状(長円形状)を有してもよい。或いは、図21(c)に示す曲げセンサ103Aのように、第1画素電極253Aは、Y方向に延びる二等辺三角形状であってもよい。この場合、第1画素電極253Aは、二等辺三角形状の頂点がY方向の一方側を向くように配置されてもよいし、二等辺三角形状の頂点がY方向の他方側を向くように配置されてもよい。同様に、第2画素電極253Bは、X方向に延びる二等辺三角形状であってもよい。この場合、第2画素電極253Bは、二等辺三角形状の頂点がX方向の一方側を向くように配置されてもよいし、二等辺三角形状の頂点がX方向の他方側を向くように配置されてもよい。
図22(a)に示す曲げセンサ104Aのように、第1画素電極254AのX方向の幅は、Y方向に沿った第1画素電極254Aの各位置において変化してもよい。具体的には、第1画素電極254AのX方向の幅は、第1画素電極254AのY方向の中央において最も小さくなり、当該中央からY方向に離れるほど徐々に大きくなってもよい。第2画素電極254BのY方向の幅は、X方向に沿った第2画素電極254Bの各位置において変化してもよい。具体的には、第2画素電極254BのY方向の幅は、第2画素電極254BのX方向の中央において最も小さくなり、当該中央からX方向に離れるほど徐々に大きくなってもよい。
図22(b)に示す曲げセンサ105Aのように、第1画素電極255A及び第2画素電極255Bのそれぞれは、1画素内に収まるように配置されなくてもよく、画素の外側にはみ出していてもよい。この場合、第1画素電極255Aは、境界線BLを越えて、Y方向に隣接する第2画素電極255Bに接触しない位置まで、Y方向に延在する。同様に、第2画素電極255Bは、境界線BLを越えて、X方向に隣接する第1画素電極255Aに接触しない位置まで、X方向に延在する。また、複数の画素電極25は、第1画素電極25A及び第2画素電極25B以外の第3画素電極を有してもよい。この場合、第3画素電極は、X方向及びY方向の双方に対して傾斜する方向に延びてもよい。上述したような曲げセンサであっても、第2実施形態に係る曲げセンサ10Aと同様の効果が得られる。
[第3実施形態]
続いて、第3実施形態に係る曲げセンサについて説明する。第3実施形態では、画素電極の形状及び対向電極の形状が、第1実施形態とは相違する。以下の第3実施形態において、第1実施形態と重複する箇所の説明は適宜省略し、第1実施形態と異なる箇所を主に説明する。
図23は、第3実施形態に係る曲げセンサ10Bの平面図である。図24(a)は、図23のA4-A4線に沿った曲げセンサ10Bの断面図である。図24(b)は、図23のA5-A5線に沿った曲げセンサ10Bの断面図である。曲げセンサ10Bでは、複数の画素電極25は、Y方向に延びる形状を有する複数の第1画素電極25A(第1電極)と、X方向に延びる形状を有する複数の第2画素電極25B(第2電極)と、を含む。「Y方向に延びる形状」とは、Y方向を長手方向とする形状を意味する。「X方向に延びる形状」とは、X方向を長手方向とする形状を意味する。図23に示すように、各第1画素電極25Aと各第2画素電極25Bとは、X方向及びY方向に沿って交互に配置されている。
第1画素電極25Aは、例えば、Y方向を長手方向としX方向を短手方向とする長方形状(すなわち、Y方向に長くX方向に短い長方形状)を有する。従って、第1画素電極25AのY方向の長さは、第1画素電極25AのX方向の幅よりも長い。第1画素電極25AのX方向の幅は、例えば、Y方向に沿った第1画素電極25Aの各位置において一定としてよい。第2画素電極25Bは、例えば、X方向を長手方向としY方向を短手方向とする長方形状(すなわち、X方向に長くY方向に短い長方形状)を有する。従って、第2画素電極25BのX方向の長さは、第2画素電極25BのY方向の幅よりも長い。第2画素電極25BのY方向の幅は、例えば、X方向に沿った第2画素電極25Bの各位置において一定としてよい。
平面視において第2画素電極25Bを90°回転させたときの第2画素電極25Bの形状は、第1画素電極25Aと同形状となる。従って、第1画素電極25AのY方向の長さは、第2画素電極25BのY方向の幅よりも長く、第2画素電極25BのX方向の長さは、第1画素電極25AのX方向の幅よりも長い。また、第1実施形態と同様、各画素電極25は、各画素電極間領域26よりも高いヤング率を有してもよい。
更に、第3実施形態では、対向電極35が平面視において格子形状を有している。対向電極35は、Y方向に延びる形状を有する複数の第1延在部35Aと、X方向に延びる形状を有する複数の第2延在部35Bと、を有している。各第1延在部35Aは、平面視において、各第1画素電極25Aを包含するようにY方向に沿って直線状に延在しており、X方向に沿って一定の間隔で離間して並んでいる。第1延在部35Aが第1画素電極25Aを包含する状態とは、平面視において第1画素電極25Aが第1延在部35A内に収まっている状態をいう。
従って、第1延在部35AのX方向の幅は、第1画素電極25AのX方向の幅と同一か或いは大きい。第1延在部35AのY方向の長さは、第1画素電極25AのY方向の長さよりも長い。第1延在部35Aは、例えば、Y方向においてフレキシブル基板15の一端から他端にわたって連続的に延在している。なお、必ずしも第1延在部35Aが第1画素電極25Aを包含する状態である必要は無く、第1延在部35Aは、平面視において第1画素電極25Aと重なった状態であってもよい。従って、平面視において第1画素電極25Aが第1延在部35Aからはみ出すように配置されてもよいし、第1延在部35AのX方向の幅は、第1画素電極25AのX方向の幅よりも小さくてもよい。
各第2延在部35Bは、平面視において、各第2画素電極25Bを包含するようにX方向に沿って直線状に延在しており、Y方向に沿って一定の間隔で離間して並んでいる。各第2延在部35Bは、各第1延在部35Aと直交するように接続されている。従って、各第1延在部35A及び各第2延在部35Bは、X方向及びY方向に格子状をなすように配列されている。第2延在部35Bが第2画素電極25Bを包含する状態とは、平面視において第2画素電極25Bが第2延在部35B内に収まっている状態をいう。
従って、第2延在部35BのY方向の幅は、第2画素電極25BのY方向の幅と同一か或いは大きい。第2延在部35BのX方向の長さは、第2画素電極25BのX方向の長さよりも長い。第2延在部35Bは、例えば、X方向においてフレキシブル基板15の一端から他端にわたって連続的に延在している。なお、必ずしも第2延在部35Bが第2画素電極25Bを包含する状態である必要は無く、第2延在部35Bは、平面視において第2画素電極25Bと重なった状態であってもよい。従って、平面視において第2画素電極25Bが第2延在部35Bからはみ出すように配置されてもよいし、第2延在部35BのY方向の幅は、第2画素電極25BのY方向の幅よりも小さくてもよい。
図24(a)及び図24(b)に示すように、中立面NPは、各画素電極25の裏面25bに位置し、中立面NPよりも上方に、各画素電極25を含む層と、圧電体層30と、対向電極35とが位置している。従って、画素電極25の全体と、画素電極間領域26の全体とが、中立面NPに対して圧電体層30と同じ側に位置している。なお、画素電極25の少なくとも一部と、画素電極間領域26の少なくとも一部とが、中立面NPに対して圧電体層30と同じ側に位置していてもよい。
分かり易くするため、中立面NPが画素電極25の裏面25bに一致した場合において、中立面NPより上の、圧電体層30と同方向の応力がかかる部分だけを考える。ここで、隣接する各画素のピッチをPとし、画素電極25の長辺の長さをUとし、画素電極25の短辺の長さをVとし、画素電極25の厚さ及び画素電極間領域26の厚さのそれぞれをT1とし、画素電極25のヤング率をE11とし、画素電極間領域26のヤング率をE12とし、圧電体層30の厚さをT2、圧電体層30のヤング率をE2、対向電極35の厚さをT3、対向電極35のヤング率をE3とする。この場合、図24(a)及び図24(b)に示すように、第1画素電極25AのX方向の長さは、Vで表され、第2画素電極25BのX方向の長さは、Vよりも長いU(V<<U)で表される。長さUは、画素のピッチPと同等か、或いはピッチPよりも短く設定されてよい。
上記のように各パラメータを設定した場合において、画素電極25と圧電体層30と対向電極35との合成ヤング率をEC1とし、画素電極間領域26と圧電体層30と対向電極35との合成ヤング率EC2とし、画素電極間領域26と圧電体層30との合成ヤング率EC3とすると、合成ヤング率EC1及び合成ヤング率EC2は、それぞれ前述した式(15)及び式(16)のように表される。また、合成ヤング率EC3は、次の式(19)のように表される。
Figure 2023009823000020
そして、図24(a)に示す断面のうち中立面NPより上側において、X方向に応力S(引張応力又は圧縮応力)が付与された場合、曲げセンサ10Bに生じるX方向の変位をΔL1とすると、変位ΔL1は、前述した式(17)のように表される。一方、図24(b)に示す断面のうち中立面NPより上側において、X方向に応力Sが付与された場合、曲げセンサ10Bに生じるX方向の変位をΔL2とすると、変位ΔL2は、次の式(20)のように表される。
Figure 2023009823000021
ここで、曲げセンサ10Bにおいて対向電極35が位置する部分の合成ヤング率EC1、EC2は、対向電極35が位置しない部分の合成ヤング率EC3よりも大きい。そのため、対向電極35が位置しない部分は、対向電極35が位置する部分よりもX方向に変位しやすい(伸びやすい)。すると、変位ΔL1と変位ΔL2とが等しい場合、図24(b)に示す断面では、図24(a)に示す断面よりも、圧電体層30において発生する電荷が少なくなり、圧電体層30に発生する電圧が小さくなる。
図23では、図24(a)に示す断面において対向電極35が存在する領域RAを斜線のハッチングで示し、図24(b)に示す断面において対向電極35が存在する領域RBをドットのハッチングで示している。領域RAでは、対向電極35が全領域に位置している。そのため、領域RAでは、曲げセンサ10Bに対してX曲げを行ったときに発生する電圧が大きい。
一方、領域RBでは、対向電極35がごく一部にしか存在しない。そのため、領域RBでは、領域RAと比べて、曲げセンサ10Bに対してX曲げを行ったときに発生する電圧が小さくなる。このように、曲げセンサ10Bに対してX曲げが行われたときに、領域RAが全てを占める第2画素電極25Bでは、発生する電荷が多く、領域RBが大部分を占める第1画素電極25Aでは、発生する電荷が少ないので、第1画素電極25Aに生じる電圧は、第2画素電極25Bに生じる電圧よりも小さくなる。つまり、X方向に延びる第2画素電極25Bの方が、Y方向に延びる第1画素電極25Aよりも、X曲げに対する感度が高いと言える。中立面NPが画素電極25の裏面25bに一致していない場合においても、同様の効果がある。
曲げセンサ10Bに対してY曲げを行ったときにおいても同様に考えれば、Y方向に延びる第1画素電極25Aでは、発生する電荷が多く、X方向に延びる第2画素電極25Bでは、発生する電荷が少ないので、第1画素電極25Aの方が、第2画素電極25Bよりも、発生する電圧よりも大きくなる。つまり、第1画素電極25Aの方が、第2画素電極25Bよりも、Y曲げに対する感度が高いと言える。第2画素電極25Bの電圧をVとし、第1画素電極25Aの電圧をVとすると、前述した式(6)及び式(7)と同様に定式化でき、前述した式(8)及び式(9)と同様にX曲げの大きさB及びY曲げの大きさBが求められる。
本実施形態において、2個の第1画素電極25Aと2個の第2画素電極25Bとが1画素内に配置される場合、すなわち、1画素内に4個の副画素が配置される場合も想定される。この場合、電圧Vは、2個の第2画素電極25Bから得られる電圧の平均値とすればよく、電圧Vは、2個の第1画素電極25Aから得られる電圧の平均値とすればよい。1画素内に複数配置される画素(副画素)の数は、4個でなくてもよく、2個、3個、6個、又は8個等の任意の数であってもよい。
図25(a)は、図24(a)に示す断面において曲げセンサ10Bが凸状に曲げられた状態を示す断面図である。図25(b)は、図24(b)に示す断面において曲げセンサ10Bが凸状に曲げられた状態を示す断面図である。図25(a)及び図25(b)では、曲げセンサ10BにX方向の曲げが付与されることによって、XZ断面において、曲げセンサ10Bが上方に凸となるように曲げられている。本実施形態のように、圧電体層30が中立面NPよりも上方に位置している場合、図25(a)及び図25(b)に示すように曲げセンサ10Bが凸状に曲げられると、圧電体層30にX方向の引張応力が付与される。
図25(a)のように、第1画素電極25Aの領域RAの位置では、圧電体層30にX方向の引張応力SS1Aが付与され、第2画素電極25Bの領域RAの位置では、圧電体層30にX方向の引張応力SS1Aが付与される。第1画素電極25Aの領域RBの位置では、圧電体層30にX方向の引張応力SS1Bが付与される。ただし|SS1A|>>|SS1B|である。この場合、第1画素電極25Aには、主に引張応力SS1Bに応じた電圧が生じ、第2画素電極25Bには、引張応力SS1Aに応じた電圧が生じる。本実施形態では、引張応力SS1Bは、引張応力SS1Aよりも小さくなるため、第1画素電極25Aに生じる電圧の絶対値は、第2画素電極25Bに生じる電圧の絶対値よりも小さくなる。
図26(a)は、図24(a)に示す断面において曲げセンサ10Bが凹状に曲げられた状態を示す断面図である。図26(b)は、図24(b)に示す断面において曲げセンサ10Bが凹状に曲げられた状態を示す断面図である。図26(a)及び図26(b)では、曲げセンサ10BにX方向の曲げが付与されることによって、XZ断面において、曲げセンサ10Bが上方に凹となるように曲げられている。本実施形態のように、圧電体層30が中立面NPよりも上方に位置している場合、図26(a)及び図26(b)に示すように曲げセンサ10Bが凹状に曲げられると、圧電体層30にX方向の圧縮応力が付与される。
図26(a)のように、第1画素電極25Aの領域RAの位置では、圧電体層30にX方向の圧縮応力SS2Aが付与され、第2画素電極25Bの領域RAの位置では、圧電体層30にX方向の圧縮応力SS2Aが付与される。第1画素電極25Aの領域RBの位置では、圧電体層30にX方向の圧縮応力SS2Bが付与される。ただし|SS2A|>>|SS2B|である。この場合、第1画素電極25Aには、主に圧縮応力SS2Bに応じた電圧が生じ、第2画素電極25Bには、圧縮応力SS2Aに応じた電圧が生じる。本実施形態では、圧縮応力SS2Bは、圧縮応力SS2Aよりも小さくなる。そのため、第1画素電極25Aに生じる電圧の絶対値は、第2画素電極25Bに生じる電圧の絶対値よりも小さくなる。なお、図26(a)及び図26(b)に示す場合に第1画素電極25A及び第2画素電極25Bに生じる電圧は、図25(a)及び図25(b)に示す場合に第1画素電極25A及び第2画素電極25Bに生じる電圧とは逆向きとなる。
このような素子構成にすることで、圧電体層30として無延伸フィルム又は二軸延伸したフィルム(例えば、無延伸タイプのPVDF)を用いる場合でも、X方向の曲げの大きさと、Y方向の曲げの大きさとを独立して検出することが可能である。そして、更に精度を上げるためには、X方向に長い第2画素電極25Bに接続された薄膜トランジスタから出力される電圧をVとし、Y方向に長い第1画素電極25Aに接続された薄膜トランジスタから出力される電圧Vとし、X曲げの大きさをBとし、Y曲げの大きさをBとすると、電圧V及び電圧Vは、それぞれ前述の式(6)及び式(7)のように定式化できる。そこで、k1、k2を実験的に求めておけば、X曲げの大きさB、及びY曲げの大きさBは、式(6)及び式(7)から前述の式(8)及び式(9)を導出できる。このように、本実施形態に係る曲げセンサ10Bを用いる場合であっても、X方向の曲げの大きさBと、Y方向の曲げの大きさBとを独立して検出することは可能である。
[第3実施形態の作用効果]
以上に説明した、本実施形態に係る曲げセンサ10Bによって得られる作用効果を説明する。本実施形態では、第1画素電極25Aは、Y方向に延びる形状を有し、第2画素電極25Bは、X方向に延びる形状を有する。そのため、第1画素電極25Aは、上述したように、Y曲げの影響を強く受け、第2画素電極25Bは、X曲げの影響を強く受ける。また、本実施形態では、対向電極35は、第1画素電極25Aを包含するようにY方向に延びる第1延在部35Aと、第2画素電極25Bを包含するようにX方向に延びる第2延在部35Bと、を有する。対向電極35が位置しない部分は、対向電極35が位置する部分よりも伸びやすい。そのため、対向電極35が位置する部分の応力は、対向電極35が位置しない部分の応力よりも大きくなる。
この場合、対向電極35の第1延在部35Aが位置する第1画素電極25Aの位置での応力は、Y曲げ時に大きくなり、対向電極35の第2延在部35Bが位置する第2画素電極25Bの位置での応力はX曲げ時に大きくなる。つまり、第1画素電極25Aの電圧は、第1画素電極25Aに対向電極35が位置することで、Y曲げ時に大きな値を示す。第2画素電極25Bの電圧は、第2画素電極25Bに対向電極35が位置することで、X曲げ時に大きな値を示す。従って、本実施形態では、第1画素電極25Aは、Y曲げの影響をより強く受け、第2画素電極25BがX曲げの影響を強く受ける。
そのため、第1画素電極25Aは、Y曲げの影響をより強く受け、第2画素電極25Bは、X曲げの影響をより強く受ける。そこで、第1画素電極25Aの電圧を示す信号を、Y方向の曲げ情報として検出し、第2画素電極25Bの電圧を示す信号を、X方向の曲げ情報として検出することで、Y曲げの状態とX曲げの状態とを区別して把握できる。これにより、曲げセンサ10Bの曲げの状態をより詳細に把握することが可能となる。
本実施形態では、各第1画素電極25Aと各複数の第2画素電極25Bとが、Y方向及びX方向に沿って交互に並ぶように、マトリクス状に配列されている。この場合、曲げ情報を画素電極25ごとに取得することで、より局所的な曲げの状態を把握できる。更に、各第1画素電極25Aと各第2画素電極25Bとが交互に配列されることで、Y方向の曲げ情報を得るための各第1画素電極25Aと、X方向の曲げ情報を得るための各第2画素電極25Bとを分散して配置することができ、得られる曲げの状態の情報に偏りが生じる事態を抑制できる。
なお、第1実施形態に係る曲げセンサ10では、X方向の曲げ情報とY方向の曲げ情報とを独立して検出するために、一軸延伸タイプの圧電体層30をそれぞれ備える2枚の曲げセンサ10を準備し、それぞれの圧電体層30の延伸方向が直交するように2枚の曲げセンサ10を重ねる必要があったが、第3実施形態では、二軸延伸タイプ又は無延伸タイプの圧電体層30を備える1枚の曲げセンサ10Bを用いて、X方向の曲げ情報とY方向の曲げ情報とを独立して検出できる。また、第3実施形態においても、薄膜トランジスタアレイ20に代えて、薄膜トランジスタアレイ201が用いられてもよいし、他の回路構成を有する薄膜トランジスタアレイが用いられてもよい。
[第3実施形態の変形例]
第1画素電極25A及び第2画素電極25Bの形状は、上述した第3実施形態の例に限られない。図27(a)~図27(c)、図28(a)、及び図28(b)は、第3実施形態に係る曲げセンサ10Bの他の例を示す平面図である。図27(a)に示す曲げセンサ101Bのように、第1画素電極251A及び第2画素電極251Bのそれぞれは、十字形状を有してもよい。この場合、第1画素電極251Aは、Y方向に延びる部分251aに加えて、X方向に延びる部分251bを有する。部分251bは、例えば、部分251aの中央部と交差するように配置される。部分251bのX方向の長さは、部分251aのY方向の長さよりも短く設定される。第2画素電極251Bも同様に、X方向に延びる部分251cに加えて、Y方向に延びる部分251dを有する。部分251dは、例えば、部分251cの中央部と交差するように配置される。部分251dのY方向の長さは、部分251cのX方向の長さよりも短く設定される。
図27(b)に示す曲げセンサ102Bのように、第1画素電極252Aは、Y方向に延びる楕円形状(長円形状)を有してもよい。同様に、第2画素電極252Bは、X方向に延びる楕円形状(長円形状)を有してもよい。或いは、図27(c)に示す曲げセンサ103Bのように、第1画素電極253Aは、Y方向に延びる二等辺三角形状であってもよい。この場合、第1画素電極253Aは、二等辺三角形状の頂点がY方向の一方側を向くように配置されてもよいし、二等辺三角形状の頂点がY方向の他方側を向くように配置されてもよい。同様に、第2画素電極253Bは、X方向に延びる二等辺三角形状であってもよい。この場合、第2画素電極253Bは、二等辺三角形状の頂点がX方向の一方側を向くように配置されてもよいし、二等辺三角形状の頂点がX方向の他方側を向くように配置されてもよい。
図28(a)に示す曲げセンサ104Bのように、第1画素電極254AのX方向の幅は、Y方向に沿った第1画素電極254Aの各位置において変化してもよい。具体的には、第1画素電極254AのX方向の幅は、第1画素電極254AのY方向の中央において最も小さくなり、当該中央からY方向に離れるほど徐々に大きくなってもよい。第2画素電極254BのY方向の幅は、X方向に沿った第2画素電極254Bの各位置において変化してもよい。具体的には、第2画素電極254BのY方向の幅は、第2画素電極254BのX方向の中央において最も小さくなり、当該中央からX方向に離れるほど徐々に大きくなってもよい。
図28(b)に示す曲げセンサ105Bのように、第1画素電極255A及び第2画素電極255Bのそれぞれは、1画素内に収まるように配置されなくてもよく、画素の外側にはみ出していてもよい。この場合、第1画素電極255Aは、境界線BLを越えて、Y方向に隣接する第2画素電極255Bに接触しない位置まで、Y方向に延在する。同様に、第2画素電極255Bは、境界線BLを越えて、X方向に隣接する第1画素電極255Aに接触しない位置まで、X方向に延在する。上述したような曲げセンサであっても、第3実施形態に係る曲げセンサ10Bと同様の効果が得られる。
本実施形態に係る第1画素電極25A及び第2画素電極25Bは他に様々な変形が可能である。図29は、第3実施形態に係る曲げセンサ106Bの他の例を示す平面図である。図30(a)は、図29のA6-A6線に沿った曲げセンサ106Bの断面図である。図30(b)は、図29のA7-A7線に沿った曲げセンサ106Bの断面図である。図29に示す曲げセンサ106Bでは、各第1画素電極25A及び各第2画素電極25Bは、画素の配列方向とは傾斜した方向に延びている。
曲げセンサ106Bでは、各第1画素電極25A及び各第2画素電極25Bが延びる方向をそれぞれY方向及びX方向とすると、各第1画素電極25Aは、Y方向において互いに隣り合うように離間して配列され、各第2画素電極25Bは、X方向において互いに隣り合うように離間して配列される。そして、対向電極35の各第1延在部35Aは、各第1画素電極25Aを包含するようにY方向に沿って延びており、各第2延在部35Bは、各第2画素電極25Bを包含するようにX方向に沿って延びている。一方、マトリクスは図29の縦方向と横方向に並んでいる。即ち図29のように、マトリクスの並び方向と、XY方向とは、一致していなくてもよい。なお、図29の縦方向及び横方向に隣接する各画素においては、第1画素電極25Aと第2画素電極25Bとが交互に並んでいる。
図31(a)は、図30(a)に示す断面において曲げセンサ106Bが凸状に曲げられた状態を示す断面図である。図31(b)は、図30(b)に示す断面において曲げセンサ106Bが凸状に曲げられた状態を示す断面図である。圧電体層30は中立面NPよりも上方に位置しているので、図31(a)及び図31(b)に示すように曲げセンサ106Bが凸状に曲げられると、圧電体層30にX方向の引張応力が付与される。第2画素電極25Bの位置では、圧電体層30にX方向の引張応力SS1Bが付与される。この場合、第2画素電極25Bには、引張応力SS1Bに応じた電圧が生じる。一方、第1画素電極25Aの位置では、圧電体層30にX方向の引張応力SS1Aが付与される。この場合、第1画素電極25Aには、引張応力SS1Aに応じた電圧が生じる。引張応力SS1Bは、対向電極35が全領域にあるため、また、第2画素電極25Bの長さが長いため、引張応力SS1Aよりも大きくなり、第2画素電極25Bに生じる電圧は、第1画素電極25Aに生じる電圧よりも大きくなる。
図32(a)は、図30(a)に示す断面において曲げセンサ106Bが凹状に曲げられた状態を示す断面図である。図32(b)は、図30(b)に示す断面において曲げセンサ106Bが凹状に曲げられた状態を示す断面図である。圧電体層30が中立面NPよりも上方に位置しているので、圧電体層30にX方向の圧縮応力が付与される。図32(a)及び図32(b)に示すように曲げセンサ106Bが凹状に曲げられると、圧電体層30にX方向の圧縮応力が付与される。第2画素電極25Bの位置では、圧電体層30にX方向の圧縮応力SS2Bが付与される。この場合、第2画素電極25Bには、圧縮応力SS2Bに応じた電圧が生じる。
一方、第1画素電極25Aの位置では、圧電体層30にX方向の圧縮応力SS2Aが付与される。この場合、第1画素電極25Aには、圧縮応力SS2Aに応じた電圧が生じる。圧縮応力SS2Bは、対向電極35が全領域にあるため、また、第2画素電極25Bの長さが長いため、圧縮応力SS2Aよりも大きくなり、第2画素電極25Bに生じる電圧は、第1画素電極25Aに生じる電圧よりも大きくなる。なお、図32(a)及び図32(b)に示す場合の第1画素電極25A及び第2画素電極25Bに生じる電圧は、図31(a)及び図31(b)に示す場合に第1画素電極25A及び第2画素電極25Bに生じる電圧とは逆向きとなる。このような曲げセンサ106Bであっても、曲げセンサ10Bと同様の効果が得られる。
図33は、第3実施形態に係る曲げセンサ10Bの他の例を示す平面図である。図33に示す曲げセンサ107Bは、複数の第1画素電極25A及び複数の第2画素電極25Bに加えて、複数の第3画素電極25C(第3電極)及び複数の第4画素電極25Dを備える。各第3画素電極25Cは、X方向及びY方向に対して傾斜する方向DD1(第3方向)に沿って延びる形状を有する。方向DD1は、例えば、(X,Y)=(1,-1)方向である。つまり、方向DD1は、X方向に対してY方向の一方側(負側)に45°傾斜した方向である。各第4画素電極25Dは、X方向及びY方向に対して傾斜しかつ方向DD1と直交する方向DD2に沿って延びる形状を有する。方向DD2は、例えば、(X,Y)=(1,1)方向である。つまり、方向DD2は、X方向に対してY方向の他方側(正側)に45°傾斜した方向である。従って、方向DD1及び方向DD2は、X方向及びY方向に対して傾斜しかつ互いに直交する。
第3画素電極25C及び第4画素電極25Dは、Y方向において第1画素電極25Aを挟んで両側に配置されている。従って、第3画素電極25Cと第1画素電極25Aと第4画素電極25Dとは、Y方向においてこの順で交互に配列されている。第3画素電極25C及び第4画素電極25Dは、X方向において第2画素電極25Bを挟んで両側に配置されている。従って、第3画素電極25Cと第2画素電極25Bと第4画素電極25Dとは、X方向においてこの順で交互に配列されている。
対向電極351は、複数の第1延在部35A及び複数の第2延在部35Bに加えて、複数の第3延在部35C及び複数の第4延在部35Dを有する。各第3延在部35Cは、平面視において各第3画素電極25Cを包含するように方向DD1に沿って延びている。第3延在部35Cの方向DD1の一端は、X方向に隣り合う第2延在部35Bと、Y方向に隣り合う第1延在部35Aとに接続されている。第3延在部35Cの方向DD1の他端も同様に、X方向に隣り合う第2延在部35Bと、Y方向に隣り合う第1延在部35Aとに接続されている。
各第4延在部35Dは、平面視において各第4画素電極25Dを包含するように方向DD2に沿って延びている。第4延在部35Dの方向DD2の一端は、X方向に隣り合う第2延在部35Bと、Y方向に隣り合う第1延在部35Aとに接続されている。第4延在部35Dの方向DD2の他端も同様に、X方向に隣り合う第2延在部35Bと、Y方向に隣り合う第1延在部35Aとに接続されている。対向電極351は、各第1延在部35Aと各第2延在部35Bと各第3延在部35Cと各第4延在部35Dとの接続により、平面視において格子状をなしている。
図33に示す曲げセンサ107Bでは、曲げセンサ10Bと同様、第1画素電極25Aは、Y曲げの影響を強く受け、第2画素電極25Bは、X曲げの影響を強く受ける。更に、第3画素電極25Cは、方向DD1の曲げの影響を強く受け、第4画素電極25Dは、方向DD2の曲げの影響を強く受ける。そこで、第3画素電極25Cの電圧を示す信号を、方向DD1の曲げ情報として検出し、第4画素電極25Dの電圧を示す信号を、方向DD2の曲げ情報として検出することで、Y方曲げの状態とX曲げの状態とに加えて、方向DD1の曲げの状態と方向DD2の曲げの状態とをそれぞれ区別して把握できる。従って、図33に示す曲げセンサ107Bによれば、曲げの状態をより詳細に把握することが可能となる。
更に、各第3延在部35Cが各第3画素電極25Cを包含するように配置され、各第4延在部35Dが各第4画素電極25Dを包含するように配置されることで、第3画素電極25Cは、方向DD1の曲げの影響をより強く受け、第4画素電極25Dは、方向DD2の曲げの影響をより強く受ける。これにより、方向DD1の曲げ情報及び方向DD2の曲げ情報をより確実に区別して取得することが可能となる。
なお、図33に示す曲げセンサ107Bでは、画素電極25及び対向電極351が存在しない画素が存在する。この場合、当該画素に位置する薄膜トランジスタをリファレンス回路として使用してもよい。つまり、第1画素電極25A、第2画素電極25B、第3画素電極25C、及び第4画素電極25Dが位置する各画素からの信号が示す電圧から、画素電極25及び対向電極351が存在しない画素からの信号が示す電圧を差し引いてもよい。これにより、薄膜トランジスタアレイ20の面内分布に起因する特性ばらつきを抑えることができる。
図34は、第3実施形態に係る曲げセンサ10Bの他の例を示す平面図である。図34に示す曲げセンサ108Bは、複数の第1画素電極25Aと、複数の第2画素電極25Bに加えて、複数の第5画素電極25Eを備える。各第5画素電極25Eは、X方向及びY方向の双方に延びる十字形状を有する。第5画素電極25Eは、Y方向に延びる第1部分251Eと、X方向に延びる第2部分252Eと、を有する。第1部分251Eは、Y方向を長手方向とする長方形状を有しており、第2部分252Eは、X方向を長手方向とする長方形状を有している。第1部分251EのY方向の長さと、第2部分252EのX方向の長さとは、例えば、互いに同一に設定される。第1部分251E及び第2部分252Eは、例えば、互いに中央部において直交するように配置されている。
各第5画素電極25Eは、平面視において、対向電極352における各第1延在部35Aと各第2延在部35Bとの各交点(接続点)と重なる位置に配置されている。平面視において、各第5画素電極25Eの第1部分251Eは、対向電極352の各第1延在部35Aに包含されるように配置され、各第5画素電極25Eの第2部分252Eは、対向電極352の各第2延在部35Bに包含されるように配置されている。
X方向において互いに隣り合う2個の第5画素電極25Eの間には、平面視において第1延在部35Aに包含されるように、1個の第1画素電極25Aが配置されている。従って、各第1画素電極25Aと各第5画素電極25Eとは、X方向に沿って交互に配列されている。Y方向において互いに隣り合う2個の第5画素電極25Eの間には、平面視において第2延在部35Bに包含されるように、1個の第2画素電極25Bが配置されている。従って、各第2画素電極25Bと各第5画素電極25Eとは、Y方向に沿って交互に配列されている。
図34に示す曲げセンサ108Bでは、曲げセンサ10Bと同様、第1画素電極25Aは、Y曲げの影響を強く受け、第2画素電極25Bは、X曲げの影響を強く受ける。一方、第5画素電極25Eは、X方向及びY方向に均等に延びるため、X曲げの影響とY曲げの影響とを均等に受ける。このような曲げセンサ108Bであっても、第1画素電極25Aの電圧を示す信号を、Y方向の曲げ情報として検出し、第2画素電極25Bの電圧を示す信号を、X方向の曲げ情報として検出することで、Y曲げの状態とX曲げの状態とを区別して把握できるので、曲げセンサ10Bと同様の効果が得られる。
なお、図34に示す曲げセンサ108Bでは、画素電極25及び対向電極352が存在しない画素(例えば、図34の中央の画素)が存在する。この場合、当該画素に位置する薄膜トランジスタをリファレンス回路として使用してもよい。つまり、第1画素電極25A、第2画素電極25B、及び第3画素電極25Cが位置する各画素からの信号が示す電圧から、画素電極25及び対向電極352が存在しない画素からの信号が示す電圧を差し引いてもよい。これにより、薄膜トランジスタアレイ20の面内分布に起因する特性ばらつきを抑えることができる。
[介護データ収集・判定システム]
続いて、本発明の一実施形態に係る曲げ検出装置が適用される例として、介護データ収集・判定システム(健康状態推定システム)を説明する。図35は、曲げ検出装置が適用された介護データ収集・判定システムの一例を示すブロック図である。図35に示す介護データ収集・判定システム300は、被介護者の健康状態の推定を行うために利用される。介護データ収集・判定システム300は、複数の介護センサ装置200と、データ収集・判定装置210と、を備える。各介護センサ装置200は、曲げセンサ110と、信号検出回路175と、駆動回路185と、制御回路180(例えば、マイクロコンピュータ)と、通信回路202と、を有する。
曲げセンサ110は、例えば、上述した第1実施形態~第3実施形態のいずれかに係る曲げセンサと同一の構成を有する。信号検出回路175は、例えば、上述した信号検出回路75、75A、及び75Bのいずれかと同一の構成を有する。駆動回路185は、上述した駆動回路85と同一の構成を有する。制御回路180は、上述した制御回路80と同一の構成を有する。曲げセンサ110、信号検出回路175、駆動回路185、及び制御回路180は、曲げ検出装置を構成する。
通信回路202は、制御回路180及び外部の回路との間で有線通信又は無線通信を行う。無線通信の例としては、例えば、Wi-Fi(登録商標)、及びBluetooth(登録商標)などが挙げられる。通信回路202は、インターネットに接続されてもよい。通信回路202は、制御回路180から、画素ごとの曲げ情報を示す曲げデータをデータ収集・判定装置210に送信する。
データ収集・判定装置210は、制御回路211(例えば、コンピュータ)と、通信回路212と、データベース213と、を有する。通信回路212は、制御回路211及び介護センサ装置200の通信回路202との間で有線通信又は無線通信を行う。通信回路202は、各介護センサ装置200の通信回路202から曲げデータを受信し、受信した曲げデータを制御回路211に送る。制御回路211は、曲げデータの処理を行う。制御回路211は、曲げデータをそのまま或いは加工してから、データベース213に送る。データベース213は、制御回路211から送られた曲げデータを保存する。データベース213は、被介護者の病状を示すデータを保存してもよい。制御回路211は、人工知能を用いてデータベース213内のビッグデータを機械学習等により解析してもよい。これにより、被介護者の体勢と病状との関係を明らかにすることができる。また、制御回路211は、介護センサ装置200から送られる曲げデータと、データベース213内のデータとを比較することにより、被介護者の病状の判定を行ってもよい。
このように、介護データ収集・判定システム300は、介護センサ装置200から送られる曲げデータをそのまま或いは加工してからデータベース213に保存する動作と、人工知能を用いてデータベース213内のビッグデータを機械学習等により解析する動作と、介護センサ装置200からの曲げデータをデータベース213のデータと比較して被介護者の病状を判定する動作と、を行うことができる。
上述した介護データ収集・判定システム300において、1個のデータ収集・判定装置210が複数の介護センサ装置200と通信可能に接続されていてもよく、1個のデータ収集・判定装置210が1個の介護センサ装置200とのみ通信可能に接続されていてもよい。1個のデータ収集・判定装置210が1個の介護センサ装置200とのみ通信可能に接続される場合、データ収集・判定装置210と介護センサ装置200との曲げデータのやり取りが容易となるが、介護センサ装置200の応答速度が速いことが求められる。
一方、データ収集・判定装置210の応答速度はあまり速くなくてよい。1個のデータ収集・判定装置210が複数の介護センサ装置200と通信可能に接続される場合、データ収集・判定装置210と各介護センサ装置200との間のデータのやり取りは複雑になるが、各介護センサ装置200の応答速度は遅くてもよい。一方、データ収集・判定装置210の応答速度は速いことが求められる。また、制御回路211とデータベース213とは、図示しない通信回路を介して通信可能に接続されてもよい。
図36(a)~図36(f)は、介護センサ装置の例を示す斜視図である。図36(a)~図36(f)に示すように、直方体状のベッド上に大型のシート状の介護センサ装置が配置される。図36(a)~図36(f)において、ベッド上の介護センサ装置が視認可能な状態で示されているが、実際には、介護センサ装置上にシーツが被せられ、そのシーツの上に被介護者が乗せられる。図36(a)~図36(f)において、制御回路180及び通信回路202を含む回路を制御・通信回路203として説明する。
図36(a)に示す介護センサ装置200では、ベッドの中央部に大型シート状の曲げセンサ110が配置され、ベッドの長辺側の端部に信号検出回路175が配置され、ベッドの短辺側の端部に駆動回路185が配置されている。そして、曲げセンサ110の各走査配線61がベッドの長手方向に延びて駆動回路185と接続され、曲げセンサ110の各信号配線62がベッドの短手方向に延びて信号検出回路175と接続されている。制御・通信回路203は、ベッドの長辺と短辺との角部に配置され、信号検出回路175及び駆動回路185と接続されている。
図36(b)に示す介護センサ装置200Aでは、介護センサ装置200と比べて、信号検出回路175と駆動回路185との配置が入れ替わっている。すなわち、介護センサ装置200Aでは、ベッドの長辺側の端部に駆動回路185が配置され、ベッドの短辺側の端部に信号検出回路175が配置されている。図36(c)に示す介護センサ装置200B、及び図36(e)に示す介護センサ装置200Dは、大型シート状の曲げセンサ110に代えて、複数の帯状の曲げセンサ110Aを備える。各曲げセンサ110Aは、ベッドの長手方向に互いに離間して並んでおり、ベッドの短手方向に延びている。図36(c)に示す介護センサ装置200Bでは、長手方向において互いに隣り合う曲げセンサ110Aの間に接続部品205が設けられている。接続部品205は、長手方向において各曲げセンサ110Aの走査配線61同士を接続している。
図36(e)に示す介護センサ装置200Dは、駆動回路185及び制御・通信回路203に代えて、複数の駆動回路185A及び複数の制御・通信回路203Aを備える。複数の駆動回路185Aは、複数の曲げセンサ110Aに対応するように配置されている。すなわち、各駆動回路185Aは、長手方向において互いに隣り合う各曲げセンサ110Aの間に配置されている。各駆動回路185Aは、各曲げセンサ110Aの走査配線61に接続されている。各制御・通信回路203Aは、短手方向において各駆動回路185Aと対向する位置に配置されている。
図36(d)に示す介護センサ装置200C、及び図36(f)に示す介護センサ装置200Eは、大型シート状の曲げセンサ110に代えて、複数の小型シート状の曲げセンサ110Bを備える。各曲げセンサ110Bは、長手方向及び短手方向に沿って互いに離間するようにマトリクス状に配列されている。図36(d)に示す介護センサ装置200Cでは、長手方向に互いに隣り合う各曲げセンサ110Bの間に接続部品206が設けられている。接続部品206は、長手方向において各曲げセンサ110Aの走査配線61同士を接続している。短手方向に互いに隣り合う各曲げセンサ110Bの間には、接続部品207が設けられている。接続部品207は、短手方向において曲げセンサ110Aの信号配線62同士を接続している。なお、介護センサ装置200B及び200Cにおいても、介護センサ装置200Aのように、駆動回路185と信号検出回路175との配置が入れ替わっていてもよい。
図36(f)に示す介護センサ装置200Eは、駆動回路185及び制御・通信回路203に代えて、複数の駆動回路185A及び複数の制御・通信回路203Aを備える。各駆動回路185Aは、長手方向において互いに隣り合う各曲げセンサ110Aの間に、短手方向に延びるように配置されている。また、介護センサ装置200Eでは、短手方向に互いに隣り合う各曲げセンサ110Bの間には、接続部品207が設けられている。接続部品207は、短手方向において各曲げセンサ110Aの信号配線62同士を接続している。
上述したいずれかの介護センサ装置を用いて被介護者の体勢の判定を行う場合、必ずしも全ての画素の曲げ(刺激値)が正確に検出されなくもよい。1個の画素に不具合が発生して曲げデータが異常となった場合であっても、当該画素の周囲の画素から得られる曲げデータによって補間することができる。複数の画素に不具合が発生して曲げデータが異常となった場合であっても、当該複数の画素の周囲の画素の曲げデータによって補完することが可能である。この場合、不具合が生じた画素が分散していれば、不具合が生じた画素が密集している場合と比べて、曲げデータを補間しやすい。しかし、不具合が生じた画素が密集している場合であっても、曲げデータの補間は可能である。従って、1個又は複数の画素に不具合が生じた場合であっても、周囲の画素の曲げデータによって補完することによって、被介護者の体勢の判定を行うことが可能である。
以下、本発明に係る曲げセンサ10の実施例1~4について説明する。しかし、本発明は、実施例1~4に限定されるものではない。
(実施例1)
図1に示す曲げセンサ10を作製した。フレキシブル基板15としてガラス基板上のPEN膜を用い、薄膜トランジスタアレイ20を作製した。薄膜トランジスタアレイ20の回路は、図6に示す回路である。次に、画素電極25としてのAgペーストを印刷し、別途準備したAl付PVDFフィルムを重ねて焼成し、ガラス基板から剥がすことで、曲げセンサ10を作製した。画素電極間領域26は空気である。
フレキシブル基板15の厚さは100um、薄膜トランジスタ層20の厚さは4um、画素電極25の厚さは10um、圧電体層30の厚さは20um、対向電極35の厚さは0.1um、フレキシブル基板15のヤング率は5GPa、画素電極25のヤング率は6GPa、圧電体層30のヤング率は3GPa、対向電極35のヤング率は70GPaである。この場合、中立面NPはフレキシブル基板15の内部に位置し、画素電極25及び圧電体層30は中立面NPよりも上側に位置する。画素のピッチは5mm、画素電極25は、3.6mm角の正方形状を有する。
図14に示す検出部5Bを用い、曲げセンサ10から出力される信号を検出した。当該信号を検出することにより、画素ごとに、曲げの有無、曲げの方向、及び曲げ量を含む曲げ情報を取得した。
(実施例2)
図17に示す曲げセンサ10Aを作製した。フレキシブル基板15としてガラス基板上のPI膜を用い、薄膜トランジスタアレイ201を作製した。薄膜トランジスタアレイ201の回路は、図9に示す回路である。次に、画素電極25としてのAgペーストを印刷し、別途準備したAl付PVDFフィルムを重ねて焼成し、ガラス基板から剥がすことで、曲げセンサ10Aを作製した。画素電極25間は空気である。
フレキシブル基板15の厚さは25um、薄膜トランジスタ層201の厚さは4um、画素電極25の厚さは10um、圧電体層30の厚さは20um、対向電極35の厚さは0.1um、フレキシブル基板15のヤング率は5GPa、画素電極25のヤング率は6GPa、圧電体層30のヤング率は3GPa、対向電極35のヤング率は70GPaである。画素電極間領域26は空気なので、画素電極間領域26のヤング率は0とみなすことができる。この場合、中立面NPは薄膜トランジスタ層201の内部に位置し、画素電極25及び圧電体層30は中立面NPよりも上側に位置する。画素のピッチは5mm、画素電極25は、長辺4mm及び短辺0.6mmを有する長方形である。
図14に示す検出部5Bを用い、曲げセンサ10Aから出力される信号(電圧V及び電圧V)を検出した。式(8)及び式(9)において、k、kを実験的に求めておくことで、検出した電圧V及び電圧Vを用いてX曲げの大きさBとY曲げの大きさBとを独立して求めることができた。
(実施例3)
図23に示す曲げセンサ10Bを作製した。フレキシブル基板15としてガラス基板上のPI膜を用い、薄膜トランジスタアレイ201を作製した。薄膜トランジスタアレイ201の回路は、図9に示す回路である。次に画素電極25としてのAgペーストを印刷・焼成し、別途準備したAlパターン付PVDFフィルムの裏面に接着剤を重ね、ラミネータを用いて貼り合わせし、接着剤を画素電極25の間に入れ込んだ。従って、画素電極間領域26は接着剤である。圧力及び温度を適宜選択することで、画素電極25と圧電体層30との電気的な接続を確保した。そして、ガラス基板から剥がすことで、曲げセンサ10Bを作製した。
フレキシブル基板15の厚さは25um、薄膜トランジスタ層201の厚さは4um、画素電極25の厚さは10um、圧電体層30の厚さは20um、対向電極35の厚さは0.1um、フレキシブル基板15のヤング率は5GPa、画素電極25のヤング率は6GPa、画素電極間領域26のヤング率は1MPa、圧電体層30のヤング率は3GPa、対向電極35のヤング率は70GPaである。中立面NPは薄膜トランジスタ層201の内部に位置し、画素電極25及び圧電体層30は中立面NPよりも上側に位置する。画素電極25の形状は、長辺4mm及び短辺0.6mmを有する長方形状である。画素のピッチは5mmであり、対向電極35の幅は0.7mmである。
図14に示す検出部5Bを用い、曲げセンサ10Bから出力される信号(電圧V及び電圧V)を検出した。式(8)及び式(9)において、k、kを実験的に求めておくことで、検出した電圧V及び電圧Vに用いてX曲げの大きさBとY曲げの大きさBとを独立して求めることができた。
(実施例4)
図23に示す曲げセンサ10Bを作製した。フレキシブル基板15としてガラス基板上のPI膜を用い、薄膜トランジスタアレイ201を作製した。薄膜トランジスタアレイ201の回路は、図9に示す回路である。次に、画素電極25としてAlをスパッタ成膜・フォトリソ加工し、PVDFフィルムの裏面に接着剤を重ね、ラミネータを用いて貼り合わせし、接着剤を画素電極25の間に入れ込んだ。従って、画素電極間領域26は接着剤である。圧力と温度を適宜選択することで、画素電極25と圧電体層30の電気的な接続を確保した。更に、対向電極35としてのAgペーストを印刷・焼成し、ガラス基板から剥がすことで、曲げセンサ10Bを作製した。
フレキシブル基板15の厚さは10um、薄膜トランジスタ層201の厚さは4um、画素電極25の厚さは0.1um、圧電体層30の厚さは20um、対向電極35の厚さは10um、フレキシブル基板15のヤング率は5GPa、画素電極25のヤング率は70GPa、画素電極間領域26のヤング率は1MPa、圧電体層30のヤング率は3GPa、対向電極35のヤング率は6GPaである。中立面NPは圧電体層30の裏面30b付近に位置する。画素電極25は中立面NPよりも下側にあるが、圧電体層30の大部分は中立面NPよりも上側にある。画素のピッチは5mm、画素電極25の形状は、長辺4mm及び短辺0.6mmを有する長方形状である。対向電極35の幅は0.7mmである。
図14に示す検出部5Bを用い、曲げセンサ10Bから出力される信号(電圧V及び電圧V)を検出した。式(8)及び式(9)において、k、kを実験的に求めておくことで、検出した電圧V及び電圧Vに用いてX曲げの大きさBとY曲げの大きさBとを独立して求めることができた。
本発明に係る曲げセンサ、曲げ検出装置、及び曲げ検出方法は、上述した各実施形態に限られず、適宜変更可能である。第1実施形態~第3実施形態のいずれかに係る曲げセンサは、フレキシブル基板、薄膜トランジスタアレイ、画素電極、圧電体層、対向電極、及び画素電極間領域以外の構成要素を備えてもよい。例えば、曲げセンサは、対向電極上に絶縁性のカバー層を備えてもよい。この場合、カバー層の厚さは薄くてもよく、カバー層のヤング率は小さくてもよい。カバー層が積層体の合成ヤング率に与える影響は小さい。カバー層の材料としては、例えば、ヤング率が小さいゴム材料が選択され得る。また、曲げセンサは、各層の間に別の構成要素を備える場合でも、当該構成要素の膜厚が薄いか、あるいは当該構成要素のヤング率が小さければ、合成ヤング率への影響が小さい。
上述した各実施形態では、対向電極と画素電極との間の電位差を「電気的特性の変化」として検出しているが、対向電極と画素電極との間の電流の変化を「電気的特性の変化」として検出してもよい。この場合、曲げセンサから出力される信号は、電流を示してもよい。或いは、対向電極と画素電極との間の抵抗値の変化を「電気的特性の変化」として検出してもよい。また、上述した各実施形態では、対向電極に一定の電圧が印加されていてもよい。
1…曲げ検出装置、5,5A,5B…検出部、10,10A,10B,101A,101B,102A,102B,103A,103B,104A,104B,105A,105B,106B,107B,108B,110,110A,110B…曲げセンサ、15…フレキシブル基板(基板)、30a…表面、30b…裏面、20,201…薄膜トランジスタ層(薄膜トランジスタアレイ)、21A…第1の画素用薄膜トランジスタ(第1薄膜トランジスタ)、21B…第1の画素用薄膜トランジスタ(第2薄膜トランジスタ)、25…画素電極、25A,251A,252A,253A,254A,255A…第1画素電極、25B,251B,252B,253B,254B,255B…第2画素電極、25C…第3画素電極、26…画素電極間領域(電極間領域)、30…圧電体層、35,351,352…対向電極(共通電極)、35A…第1延在部、35B…第2延在部、35C…第3延在部、D11~DNM…信号、NP…中立面。

Claims (15)

  1. 曲げを検出するための曲げセンサであって、
    可撓性を有する基板と、
    前記基板上に配置された複数の薄膜トランジスタからなる薄膜トランジスタアレイと、
    前記薄膜トランジスタアレイ上に配置された複数の画素電極と、
    前記複数の画素電極上に配置された圧電体層と、
    前記圧電体層上に配置された共通電極と、を備え、
    前記圧電体層は、前記共通電極と電気的に接続された表面と、前記複数の画素電極と電気的に接続された裏面と、を有し、
    前記複数の画素電極は、前記基板の平面視において互いに離間して配置され、互いに電気的に絶縁された第1画素電極及び第2画素電極を有し、
    前記薄膜トランジスタアレイは、前記第1画素電極と電気的に接続された第1薄膜トランジスタと、前記第2画素電極と電気的に接続された第2薄膜トランジスタと、を有する、曲げセンサ。
  2. 前記複数の画素電極は、マトリクス状に配列されている、請求項1に記載の曲げセンサ。
  3. 前記第1画素電極は、前記基板に沿った第1方向に延びる形状を有し、
    前記第2画素電極は、前記基板に沿いかつ前記第1方向と交差する第2方向に延びる形状を有する、請求項1又は2に記載の曲げセンサ。
  4. 前記第1画素電極及び前記第2画素電極のそれぞれは、前記第1画素電極と前記第2画素電極との間の電極間領域のヤング率よりも高いヤング率を有する、請求項3に記載の曲げセンサ。
  5. 前記電極間領域は、電気絶縁性を有する接着剤によって構成されている、請求項4に記載の曲げセンサ。
  6. 前記曲げセンサに曲げが生じたときに引張応力又は圧縮応力が作用しない中立面は、前記圧電体層とは異なる高さに位置し、
    前記第1画素電極及び前記第2画素電極のそれぞれの少なくとも一部は、前記中立面に対して前記圧電体層と同じ側に配置されている、請求項3~5のいずれか一項に記載の曲げセンサ。
  7. 前記複数の画素電極は、複数の前記第1画素電極及び複数の前記第2画素電極を有し、
    各前記第1画素電極と各前記第2画素電極とは、交互に並ぶようにマトリクス状に配列されている、請求項3~6のいずれか一項に記載の曲げセンサ。
  8. 前記共通電極は、
    前記平面視において前記第1画素電極を包含するように前記第1方向に延びる第1延在部と、
    前記平面視において前記第2画素電極を包含するように前記第2方向に延び、前記第1延在部に接続された第2延在部と、を有する、請求項3~7のいずれか一項に記載の曲げセンサ。
  9. 前記複数の画素電極は、複数の前記第1画素電極及び複数の前記第2画素電極を有し、
    複数の前記第1画素電極のそれぞれと複数の前記第2画素電極のそれぞれとは、マトリクス状に配列され、
    前記共通電極は、
    前記平面視において複数の前記第1画素電極をそれぞれ包含するように配置された複数の第1延在部と、
    前記平面視において複数の前記第2画素電極をそれぞれ包含するように配置された複数の第2延在部と、を有し、
    複数の前記第1延在部及び複数の前記第2延在部は、平面視において格子状に配列されている、請求項8に記載の曲げセンサ。
  10. 前記複数の画素電極は、前記平面視において前記第1画素電極及び前記第2画素電極と離間して配置され、前記第1画素電極及び前記第2画素電極と電気的に絶縁された、第3画素電極を更に有し、
    前記第3画素電極は、前記基板に沿いかつ前記第1方向及び第2方向に交差する第3方向に延びる形状を有する、請求項3~9のいずれか一項に記載の曲げセンサ。
  11. 前記共通電極は、
    前記平面視において前記第1画素電極を包含するように前記第1方向に延びる第1延在部と、
    前記平面視において前記第2画素電極を包含するように前記第2方向に延び、前記第1延在部に接続された第2延在部と、
    前記平面視において前記第3画素電極を包含するように前記第3方向に延び、前記第1延在部及び前記第2延在部に接続された第3延在部と、を有する、請求項10に記載の曲げセンサ。
  12. 請求項1~11のいずれか一項に記載の曲げセンサと、
    前記曲げセンサの曲げを検出する検出部と、を備え、
    前記曲げセンサに曲げが付与されたときに、前記第1薄膜トランジスタは、前記曲げに応じた前記第1画素電極と前記共通電極との間の電気的特性の変化を示す第1信号を前記検出部に出力し、前記第2薄膜トランジスタは、前記曲げに応じた前記第2画素電極と前記共通電極との間の電気的特性の変化を示す第2信号を前記検出部に出力し、
    前記検出部は、前記第1信号を、前記第1画素電極の位置での前記曲げの状態を示す情報として検出し、前記第2信号を、前記第2画素電極の位置での前記曲げの状態を示す情報として検出する、曲げ検出装置。
  13. 前記第1画素電極は、前記基板に沿った第1方向に延びる形状を有し、
    前記第2画素電極は、前記基板に沿いかつ前記第1方向と交差する第2方向に延びる形状を有し、
    前記検出部は、前記第1信号を、前記第1画素電極の位置での前記第1方向の前記曲げの状態を示す情報として検出し、前記第2信号を、前記第2画素電極の位置での前記第2方向の前記曲げの状態を示す情報として検出する、請求項12に記載の曲げ検出装置。
  14. 請求項1~11のいずれか一項に記載の曲げセンサを用いて実施される曲げ検出方法であって、
    前記曲げセンサに曲げが付与されたときに、前記第1薄膜トランジスタから、前記曲げに応じた前記第1画素電極と前記共通電極との間の電気的特性の変化を示す第1信号を出力し、前記第2薄膜トランジスタから、前記曲げに応じた前記第2画素電極と前記共通電極との間の電気的特性の変化を示す第2信号を出力するステップと、
    前記第1信号を、前記第1画素電極の位置での前記曲げの状態を示す情報として検出し、前記第2信号を、前記第2画素電極の位置での前記曲げの状態を示す情報として検出するステップと、を備える、曲げ検出方法。
  15. 前記第1信号及び前記第2信号を出力するステップでは、
    前記基板に沿った第1方向に延びる形状を有する前記第1画素電極を用いて前記第1信号を出力し、前記基板に沿いかつ前記第1方向と交差する第2方向に延びる形状を有する前記第2画素電極を用いて前記第2信号を出力し、
    前記第1信号及び前記第2信号を検出するステップでは、
    前記第1信号を、前記第1画素電極の位置での前記第1方向の前記曲げの状態を示す情報として検出し、前記第2信号を、前記第2画素電極の位置での前記第2方向の前記曲げの状態を示す情報として検出する、請求項14に記載の曲げ検出方法。
JP2021113426A 2021-07-08 2021-07-08 曲げセンサ、曲げ検出装置、及び曲げ検出方法 Pending JP2023009823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021113426A JP2023009823A (ja) 2021-07-08 2021-07-08 曲げセンサ、曲げ検出装置、及び曲げ検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021113426A JP2023009823A (ja) 2021-07-08 2021-07-08 曲げセンサ、曲げ検出装置、及び曲げ検出方法

Publications (1)

Publication Number Publication Date
JP2023009823A true JP2023009823A (ja) 2023-01-20

Family

ID=85119259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021113426A Pending JP2023009823A (ja) 2021-07-08 2021-07-08 曲げセンサ、曲げ検出装置、及び曲げ検出方法

Country Status (1)

Country Link
JP (1) JP2023009823A (ja)

Similar Documents

Publication Publication Date Title
CN108874209B (zh) 触摸传感器
CN113064523B (zh) 触摸传感器
JP6280579B2 (ja) 圧力検出装置
US20180067612A1 (en) Force Sensing in an Electronic Device Using a Single Layer of Strain-Sensitive Structures
US10303308B2 (en) Touch panel
CN107092118B (zh) 一种阵列基板、显示面板及显示装置
US7926365B2 (en) Array type pressure sensing apparatus and pressure measurement method using the same
TWI396120B (zh) 多頻道觸控面板
JP6945354B2 (ja) 力検出装置
KR101979891B1 (ko) 터치 센서 및 이를 구비한 디스플레이 장치
JP2023009823A (ja) 曲げセンサ、曲げ検出装置、及び曲げ検出方法
JP2017172973A (ja) 圧力検出装置及び圧力検出装置の制御方法
JP6330595B2 (ja) 荷重センサ
KR20110005650A (ko) 터치패널 및 터치패널의 멀티터치 식별방법
TW201610800A (zh) 具有z形電極圖型的電容式觸控感測器
US10747384B1 (en) Single layer capacitive touch matrix
TW201112066A (en) Flexible touch sensing film, flexible touch display and sensing method
WO2021201247A1 (ja) 信号検出回路、駆動検出回路、センサアレイおよびセンサシステム
JP7521263B2 (ja) 圧力センサー及び大型圧力センサー
JP7295013B2 (ja) 圧力検出装置
dos Santos et al. Flexible pressure and temperature microsensors for textile-integrated wearables
JP7418167B2 (ja) 力センサ及び力検出装置
JP6716245B2 (ja) エレクトレットセンサ素子、マトリクスセンサおよびそれらの製造方法、並びにマトリクスセンサ回路
CN110307777B (zh) 一种压感面板及显示装置
CN115704869A (zh) 输入传感器短路检查方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240619