JP2023005498A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2023005498A
JP2023005498A JP2021107465A JP2021107465A JP2023005498A JP 2023005498 A JP2023005498 A JP 2023005498A JP 2021107465 A JP2021107465 A JP 2021107465A JP 2021107465 A JP2021107465 A JP 2021107465A JP 2023005498 A JP2023005498 A JP 2023005498A
Authority
JP
Japan
Prior art keywords
platinum
substrate
ceramic
weight
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021107465A
Other languages
English (en)
Inventor
護 毛利
Mamoru Mori
崇 吉田
Takashi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikko Co Ltd
Nikko KK
Original Assignee
Nikko Co Ltd
Nikko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikko Co Ltd, Nikko KK filed Critical Nikko Co Ltd
Priority to JP2021107465A priority Critical patent/JP2023005498A/ja
Publication of JP2023005498A publication Critical patent/JP2023005498A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 実装性と高いメタライズ強度を両立した配線基板を提供する。【解決手段】 配線基板は、基板と、白金を主成分とする第1の白金層と、前記基板と、前記第1の白金層との間に形成され、前記第1の白金層よりも多くのセラミックス成分を含有する第2の白金層とを有する。好適には、前記第2の白金層は、ポーラス構造のセラミックスと、前記セラミックスの孔に包摂された白金とを含み、前記基板は、セラミックスで構成されている。【選択図】図3

Description

本発明は、配線基板及びその製造方法に関する。
例えば、特許文献1には、セラミックグリーンシートに形成された貫通孔に白金を主成分とする貫通導体用導体ペーストを充填するとともに、貫通孔に貫通導体用導体ペーストが充填されたセラミックグリーンシートのうちの一部に白金を主成分とする接続パッド用導体ペーストを塗布し、セラミックグリーンシート積層体を作製して焼成する多層配線基板の製造方法において、接続パッド用導体ペーストをセラミックグリーンシート積層体の厚みに対して5~10%の厚みとなるような厚みに塗布し、接続パッド用導体ペーストの厚みの40~60%がセラミックグリーンシート積層体に埋まるように、セラミックグリーンシート積層体を加圧する多層配線基板の製造方法が開示されている。
特開2011-134844号公報
本発明は、実装性とメタライズ強度を両立した配線基板を提供することを目的とする。
本発明に係る配線基板は、基板と、白金を主成分とする第1の白金層と、前記基板と、前記第1の白金層との間に形成され、前記第1の白金層よりも多くのセラミックス成分を含有する第2の白金層とを有する。
好適には、前記第2の白金層は、ポーラス構造のセラミックスと、前記セラミックスの孔に包摂された白金とを含み、前記基板は、セラミックスで構成されている。
好適には、前記第2の白金層は、1重量%以上20重量%以下のセラミックス成分を含む。
好適には、前記第2の白金層は、5重量%以上15重量%以下のセラミックス成分を含む。
好適には、前記基板は、アルミナを90重量%以上含有するセラミックス基板であり、前記第2の白金層は、前記セラミックス成分として、アルミナを10重量%以上含有する。
また、本発明に係る配線基板の製造方法は、セラミックス基板と白金電極との間に、セラミックスの粉末が添加された白金ペーストの層を形成する工程と、前記白金ペーストの層を挟んだセラミックス基板及び白金電極を焼成する工程とを有する。
本発明によれば、実装性と高いメタライズ強度を両立した配線基板を提供できる。
1層電極が形成された基板と、2層電極が形成された基板(実施例)とを比較するための断面図である。 実施例及び比較例の表面及び断面のSEM画像である。 内装導体の断面を王水でエッチングした場合の断面SEM画像である。 下部導体に対するアルミナ添加量の評価結果を示す図である。 上部導体に対するパラジウム添加量の評価結果を示す図である。
まず、本発明がなされた背景を説明する。
白金は、ガラスの中にほとんど溶け込まないので、焼結は液相反応ではなく、固相反応として進行する。アルミナの焼結助剤が白金導体内部に入り込んで焼結するわけではないため、アルミナ表面に白金導体を形成しても、界面での接合力は弱く、十分な密着強度を有しない。また、アルミナなどの添加物を添加したペーストは、半田に濡れないなど、表面電極として求められる実装性能を有しない。
そこで、本発明の実施形態では、白金を表層導体として用いるセラミック多層基板において、アルミナなどのセラミックス含有率の高い白金ペーストからなる下部導体(第2の白金層)の上に、添加物の少ない白金ペーストからなる上部導体(第1の白金層)を重ねた2層構造の電極を形成させる。下部導体は、添加されているアルミナ粉末が基板のアルミナと焼結することで、白金導体の中に微細なセラミックス構造体を形成して密着層として働き、上部導体は、半田接続やワイヤーボンディングなどの実装に必要な性能を発揮する。
(セラミックス多層基板)
本実施形態のセラミックス多層基板は、白金を表層導体として用いるセラミックス多層基板であって、アルミナなどのセラミックス成分が添加された白金ペーストからなる下部導体(第2の白金層となる)と、この下部導体よりもセラミックス成分が少ない白金ペーストからなる上部導体(第1の白金層となる)を重ねて同時焼成することで、セラミックス基板上に、2層構造の表層電極を形成する。上部導体及び下部導体の厚みは、例えば、3~5μmである。
セラミクス基板上に、セラミックス成分の少ない白金ペーストのみで表層電極を形成した場合には、図1(A)に例示するように、セラミックス基板と表層電極の界面がはっきりしているが、本実施形態のように、2層構造の表層電極をセラミックス基板上に形成した場合には、図1(B)に例示するように、セラミックスと白金導体が絡み合い、界面が見えなくなる。
(下部導体)
下部導体(第2の白金層)用の白金ペーストは、白金100重量部に対して、1~20重量部のセラミックス粉末(例えば、アルミナ粉末)を添加したものである。より好ましくは、下部導体用の白金ペーストは、白金100重量部に対して、5~15重量部のセラミックス粉末(例えば、アルミナ粉末)を添加したものである。白金ペースト中の白金粒子の粒径は、例えば、0.8~1.1μmであり、セラミックス粉末の粒径は、0.4~0.6μmである。焼成後の下部導体は、およそ1重量%~20重量%のセラミックス成分を含む。より好ましくは、焼成後の下部導体は、およそ5重量%~15重量%のセラミックス成分を含む。
(上部導体)
上部導体(第1の白金層)用の白金ペーストは、セラミックス粉末を含有しない白金ペーストである。白金ペーストは、白金とパラジウムを混合した白金合金ペーストであってもよい。また、上部導体用の白金ペーストは、半田濡れ性やワイヤーボンディング性に影響を与えない程度の量のセラミッスク粉末を添加してもよく、例えば、白金100重量部に対して、0~0.3重量部のセラミックス粉末(例えば、アルミナ粉末)を添加したものであってもよい。
(セラミックス基板)
セラミックス基板は、例えば、アルミナの含有率が90重量%~100重量%のアルミナ基板である。なお、セラミックス基板は、20重量%以下のジルコニアを含有するアルミナジルコニア複合材料からなる基板であってもよい。
次に、セラミックス多層基板の製造方法を説明する。
(層形成工程)
まず、セラミックスグリーンシートと白金電極との間に、セラミックスの粉末が添加された白金ペーストの層を形成する。例えば、セラミックスグリーンシート上に、アルミナ粉末が添加された白金ペーストを塗工し、この白金ペーストの上に、アルミナ粉末が添加されていない白金ペーストを塗工する。
(焼成工程)
白金ペーストの層を挟んだセラミックス基板及び白金電極を同時に焼成する。焼成条件は、例えば、1550℃で2時間である。
(実施例)
アルミナを主成分とする焼成厚み0.1mmのセラミックスグリーンシートを5層分所定のサイズに切断し、各々の層の導通用貫通孔をパンチ加工した。表裏面の電極の形成は、スクリーン印刷によりアルミナ粉末10重量%添加の白金ペーストを塗工し、その上に、アルミナ粉末を添加していない白金ペーストを塗工していった。またキャビティと呼ばれる基板内部のザグリ部に関連した表面露出電極のある層の配線形成は、スクリーン印刷によりアルミナ粉末10重量%添加の白金ペーストを塗工し、その上の焼成後に表面に露出する部分に対してアルミナ粉末を添加していない白金ペーストを塗工して行った。内部配線層は、スクリーン印刷で白金ペーストによる貫通孔充填と配線形成を行った。キャビティパンチが必要な層の加工を行い、所定の順番でセラミックスグリーンシートを積み重ねた。温水等方圧プレスを用いて、90℃、24.5MPa、20分の条件で積層体を作り、1550℃で2時間焼成してキャビティ構造を有する白金導体による同時焼成セラミックス多層基板を得た。
図2は、本実施例のセラミックス多層基板と、比較例の基板のSEM画像である。図2に示すように、比較例1(アルミナ基板上に白金のみの電極層を形成した場合)では、エッジ部で大きくめくれている。また、比較例2(アルミナ基板上に、アルミナ1%添加の白金ペーストで電極層を形成した場合)では、エッジ部でめくれていないものの、中央部の断面では、層間に隙間がある。さらに、比較例2では、表面にアルミナ粒子が見えており、半田濡れ性に影響することは明白である。
一方、実施例(アルミナ基板上に、アルミナ10%添加の下部導体を形成し、その上に、白金単体の上部導体を形成した場合)では、エッジ部でめくれておらず、中央部の断面でも層間の密着性が良い。さらに、実施例の表面には、アルミナ粒子は見えず、半田濡れ性に影響しないことが期待できる。
実施例のセラミックス多層基板の構造をより詳細に観察するために、図3(A)の模式図で示すような内層導体を作成し、その断面に対して、王水エッチングを施した。その際の断面SEM画像が、図3(B)である。図3(B)に示すように、白金のみで構成された上部導体に相当する領域は、王水によって無くなっており、下部導体に相当する領域は、白金部分が無くなり、添加されたアルミナによるポーラス構造が観察できる。下部導体に相当する領域のポーラス構造は、アルミナ基板に相当する領域と比較して、空孔が大きく、白金により満たされていた空間であることがわかる。
(下部導体の検討)
図4は、下部導体に対するアルミナ添加量の評価結果を示す。
下部導体に用いるペーストとして、白金ペーストに対するアルミナの添加量を検討した。焼成厚み0.1mmのアルミナグリーンシートに2mm角のサイズでペーストを乾燥厚み5μm程度でスクリーン印刷し、焼成厚み0.5mm程度になるようにセラミックスグリーンシートを複数枚積層したのち、焼成して試料を作製した。その焼成したままの状態の試料と、更に850℃10分のベルト炉通炉を、5回繰り返した試料の2水準で断面観察をSEMで行い、下部導体とセラミックス基板が重なっている部分に隙間が生じているかを評価した。
白金100重量部に対して6重量部アルミナを添加したもの(図4の下部導体4)は、基板を焼成したままの状態ではセラミックス上の導体エッジに隙間は観察されなかったが、ベルト炉通炉を行ったものではエッジに隙間が生じていた。7重量部以上アルミナを添加した試料(下部導体5~7)では、ベルト炉通炉しても導体とセラミックの接合界面に異常は観察されなかった
(上部導体の検討)
図5は、上部導体に対するパラジウム添加量の評価結果を示す。
上部導体に用いるペーストとして、白金ペーストに対するパラジウム添加量を振った実験を行った。焼成厚み0.1mmのアルミナグリーンシートに2mm角のサイズで下部電極として白金100重量部に対してアルミナ10重量部を添加したペーストを乾燥厚み5μm程度でスクリーン印刷し、その上に同じサイズで白金100重量部に対してパラジウムを添加したペーストを乾燥厚みで5μm程度に印刷した。焼成厚み0.5mm程度になるようにセラミックグリーンシートを複数枚積層したのち、焼成して試料を作製した。焼成したままの状態の試料で半田濡れ性とセラミックスとの密着性を判断する断面SEM観察、及び、半田密着強度を評価した。パラジウムを添加することで、これらの評価項目は大きく変化することなく、良好な半田濡れ性と密着強度を示すことがわかった。
以上説明したように、本実施形態におけるセラミックス多層基板によれば、下部導体によってセラミックスとの密着強度を向上させ、白金のみからなる上部導体で半田濡れ性等の実装性能を有した電極が形成できる。
また、本実施形態の製造方法によれば、白金を主成分とする表層電極を有し、実装性と高いメタライズ強度を両立したセラミックス多層基板を同時焼成にて製造することができる。

Claims (6)

  1. 基板と、
    白金を主成分とする第1の白金層と、
    前記基板と、前記第1の白金層との間に形成され、前記第1の白金層よりも多くのセラミックス成分を含有する第2の白金層と
    を有する配線基板。
  2. 前記第2の白金層は、ポーラス構造のセラミックスと、前記セラミックスの孔に包摂された白金とを含み、
    前記基板は、セラミックスで構成されている
    請求項1の配線基板。
  3. 前記第2の白金層は、1重量%以上20重量%以下のセラミックス成分を含む
    請求項2の配線基板。
  4. 前記第2の白金層は、5重量%以上15重量%以下のセラミックス成分を含む
    請求項2の配線基板。
  5. 前記基板は、アルミナを90重量%以上含有するセラミックス基板、もしくは20重量%以下のジルコニアを含有するアルミナジルコニア複合材料であり、
    前記第2の白金層は、前記セラミックス成分として、アルミナを7重量%以上含有する
    請求項4に記載の配線基板。
  6. セラミックスグリーンシートと白金電極との間に、セラミックスの粉末が添加された白金ペーストの層を形成する工程と、
    前記白金ペーストの層を挟んだセラミックスグリーンシート及び白金電極を同時焼成する工程と
    を有する配線基板の製造方法。
JP2021107465A 2021-06-29 2021-06-29 配線基板及びその製造方法 Pending JP2023005498A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021107465A JP2023005498A (ja) 2021-06-29 2021-06-29 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021107465A JP2023005498A (ja) 2021-06-29 2021-06-29 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2023005498A true JP2023005498A (ja) 2023-01-18

Family

ID=85107282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021107465A Pending JP2023005498A (ja) 2021-06-29 2021-06-29 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2023005498A (ja)

Similar Documents

Publication Publication Date Title
US7206187B2 (en) Ceramic electronic component and its manufacturing method
US10940671B2 (en) Substrate for electrical circuits and method for producing a substrate of this type
WO2007063692A1 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
CN100511507C (zh) 陶瓷电子零件及其制造方法
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
WO2010087221A1 (ja) 積層型電子部品
JP2015037183A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
WO2017002434A1 (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP5349007B2 (ja) 配線基板およびその製造方法
JP6624282B2 (ja) 多層セラミック基板
CN111096090A (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
JP4426805B2 (ja) 配線基板およびその製造方法
JP2023005498A (ja) 配線基板及びその製造方法
JP5780035B2 (ja) セラミック電子部品
CN108029203B (zh) 陶瓷多层基板
JP2005501795A (ja) セラミック基板の製造方法及びセラミック基板
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP2005116938A (ja) キャビティ付き多層セラミック基板およびその製造方法
JP2004289090A (ja) 積層セラミック電子部品の製造方法
JP4721069B2 (ja) セラミック板の製造方法
JP2002343674A (ja) 積層セラミックコンデンサの製造方法
WO2008050757A1 (fr) Composition de bouillie pour feuille de céramique crue et son procédé de fabrication, et composant électronique céramique multicouches et son procédé de fabrication
JPH09180959A (ja) 積層セラミック電子部品の製造方法
WO2009151006A1 (ja) セラミック成形体の製造方法
JP2004111728A (ja) 積層セラミック電子部品およびこれに用いる内部電極ペースト

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240509