JP2023003900A - ブートストラップ回路、および半導体装置 - Google Patents

Abstract

【課題】スイッチ素子がブリッジ接続されたパワーデバイスのハイサイドスイッチ素子を駆動するハイサイドドライバの電源に適したブートストラップ回路を提供する。【解決手段】本発明は、ブリッジ接続されたスイッチ素子のハイサイドスイッチ素子ＱＨをオンオフ駆動するハイサイドドライバＤｒＨに、電源供給をローサイドにある電源から供給するブートストラップ回路Ｂ／Ｓであって、ブートストラップ回路Ｂ／Ｓは、複数の直列接続されたダイオード群（Ｄ１～Ｄｎ）と、複数のダイオード群のうち少なくともハイサイドドライバの電源に接続されたダイオードＤ１を除く残りのダイオード群（Ｄ２～Ｄｎ）と並列接続されたスイッチＳＷを備え、該スイッチＳＷをブリッジ接続されたスイッチ素子のデッドタイム信号に応じてオフさせることを特徴とする。【選択図】図１

Description

本発明は、スイッチ素子がブリッジ接続されたパワーデバイスのハイサイドスイッチ素子を駆動するハイサイドドライバの電源に適したブートストラップ回路に関する。

近年、ＰＷＭインバータ、ＬＬＣ回路などといった応用回路において、フルブリッジあるいはハーフブリッジ構成される、高電位（ハイサイド）と低電位（ローサイド）との間に直列に接続された２つのスイッチング素子のうちハイサイドを駆動する回路の電源として、ブートストラップ回路が使用されている。
このようなブリッジ回路では、ハイサイドスイッチ素子がオフ、ローサイドスイッチ素子がオンの状態にあるときに、ブートストラップ回路に含まれるブートコンデンサを充電することにより、駆動電源に接続されるハイサイドスイッチ素子のゲート・ソース間電圧（ ゲート電圧） を確保している。

この種のブートストラップ回路において、ブリッジ回路の負荷が誘導性負荷（モータ、インダクタなど）の場合、ブリッジ回路と負荷との接続点電位が負電位となり、ブートコンデンサの充電電圧が、ハイサイドスイッチ素子の許容されるゲート電圧（ 許容ゲート電圧） よりも高くなる、いわゆる、過充電になる場合がある。ブートコンデンサが過充電になると、スイッチング素子のゲートに入力される信号が、許容ゲート電圧よりも大きくなる場合があり、不具合の発生の原因になる可能性がある。
ここで、ハイサイドスイッチング素子を確実かつ安定して駆動可能な駆動電圧を提供することを目的としたブートストラップ回路が開示されている。（特許文献１）
特許文献１には、ブートストラップのブートコンデンサ電圧をモニタして、過電圧を検知したらブートストラップダイオードに直列接続されている抵抗のインピーダンスをスイッチで切り替えて、ブートコンデンサ電圧が上がりすぎないようにしている。

あるいは、ブートコンデンサ電圧を生成する手段として、まずブートコンデンサに電源と同じ電圧まで充電させておいて、ブートコンデンサの（－）側を制御回路の電源電圧に上げ、ＧＮＤに対するコンデンサの（＋）側電圧を２倍とすることで、低Ｒｏｎ、高速スイッチングを実現している。（特許文献２）

または、ブートストラップ電圧の充電経路を起動時と通常時で切り替えることによって、起動直後においてもハイサイドスイッチング素子を問題なく動作させることを実現している。（特許文献３）

再公表ＷＯ２０１９／１９３８０５号公報 特許第６１７７５７３号公報 特開２００２－３３００６４号公報

しかしながら、特許文献１（従来技術１）のようにブートストラップのブートコンデンサ電圧をモニタして、過電圧を検知するにはブートコンデンサと並列に過電圧検出回路を設け、レベルシフト回路を介してローサイドにあるブートストラップ抵抗値を切り替える必要がある。すなわち、過電圧検出回路とレベルシフト回路が必要になり、ブリッジ回路の耐圧が高いとレベルシフト回路にも高圧素子が必要となり、回路規模が大きくなってしまうという問題がある。また、過電圧検出回路に例えばコンパレータを使用するとブートストラップ回路の消費電流が増加し、よりブートストラップ回路規模が大きくなる問題も生じる。
また、特許文献２（従来技術２）のようにブートコンデンサの（－）端子を制御電源電圧に接続して２倍の電圧にする場合もブートストラップ回路規模が大きくなる問題が生じる。
また、特許文献３（従来技術３）のようにブートストラップ電圧の充電経路を起動時と通常時で切り替える場合も同様にブートストラップ回路規模が大きくなる問題が生じる。

本発明の課題は、ブリッジ回路の負荷との接続点電位が負電位になった場合でもブートストラップ回路のブートコンデンサ電圧が上昇しないように、簡単な回路構成で調整して提供することである。

前記課題を解決するために、ブリッジ接続されたスイッチ素子のハイサイドスイッチ素子をオンオフ駆動するハイサイドドライバに、電源供給をローサイドにある電源から供給するブートストラップ回路であって、前記ブートストラップ回路は、複数の直列接続されたダイオード群と、前記複数のダイオード群のうち少なくともハイサイドドライバの電源に接続されたダイオードを除く残りのダイオード群と並列接続されたスイッチを備え、前記スイッチを前記ブリッジ接続されたスイッチ素子をオンオフ駆動する駆動信号を生成する制御回路のデッドタイム信号に応じてオフさせることを特徴とする。

ブリッジ接続されたスイッチ素子のハイサイドスイッチ素子をオンオフ駆動するハイサイドドライバに、電源供給をローサイドにある電源から供給するブートストラップ回路であって、前記ブートストラップ回路は、複数の直列接続されたダイオード群と、前記複数のダイオード群のうち少なくともハイサイドドライバの電源に接続されたダイオードを除く残りのダイオード群と並列接続されたスイッチと、前記スイッチ素子をオンオフ駆動する駆動信号を生成する制御回路と、を備え、前記制御回路は、ハイサイドスイッチ素子を駆動する駆動信号のターンオフ信号に同期してデッドタイムより長い所定の1ショットパルスを生成し、前記スイッチを前記1ショットパルスに応じてオフさせることを特徴とする。

また、本発明は、前記ブリッジ接続されたスイッチ素子を駆動する前記ハイサイドドライバと、前記ブートストラップ回路と、前記制御回路と、を備えたことを特徴とする。

本発明によれば、複数のブートストラップダイオード群と並列接続された短絡用のスイッチをローサイドで制御することが可能であり、回路を簡素化できる。
また、ブリッジ回路、ドライバおよびブートストラップ回路を半導体集積回路で構成した場合においても、ハイサイドドライバの電源に接続されたダイオードを除く残りのダイオード群および並列接続されたスイッチは低耐圧素子で構成できるため、ブートストラップ回路規模を通常と変わらない大きさにできる利点がある。
また、ブートコンデンサ電圧の上昇要因であるブリッジ回路素子と並列接続された回生ダイオードもしくはブリッジ回路素子の寄生ダイオードの順方向電圧と、今回の発明で使用する直列ダイオードの順方向電圧でキャンセルさせることで、より広い温度範囲で安定したブートストラップ電圧を生成できる。

図１は、第１の実施形態のブートストラップ回路およびハイサイドドライバの回路とその周辺を含めた構成図である。 図２は、第１の実施形態の各部動作を示すタイミングチャートである。 図３は、図１に示す第１の実施形態の応用回路図である。 図４は、第１の実施形態の応用回路図の各部動作を示すタイミングチャートである。 図５は、第２の実施形態のブートストラップ回路およびハイサイドドライバの回路とその周辺を含めた構成図である。 図６は、第２の実施形態の各部動作を示すタイミングチャートである。

以下、本発明のブートストラップ回路の実施形態について図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態のブートストラップ回路およびハイサイドドライバの回路とその周辺を含めた構成図である。図１に示す構成図は、例えば三相ＰＷＭインバータの1アーム分を摘出した回路に相当する。

図１に示す構成図は、入力電源２の両端にハーフブリッジ回路を構成するハイサイドスイッチ素子ＱＨ、ローサイドスイッチ素子ＱＬが接続されている。また、ハイサイドスイッチ素子ＱＨのソースとローサイドスイッチ素子ＱＬのドレインと巻線Ｌ１の一方の端子が接続されている。ハイサイドスイッチ素子ＱＨのソースとローサイドスイッチ素子ＱＬを制御するＰＷＭ信号を生成する制御回路４、制御回路４から出力されたＰＷＭ信号の一方は、ハイサイドにレベルシフトして送信するレベルシフト回路Ｌ／ＨおよびゲートドライバＤｒＨを介してハイサイドスイッチ素子ＱＨのゲート端子にゲート信号ＶｇＨとして出力される。
また、制御回路４から出力されたＰＷＭ信号の他方は、ゲートドライバＤｒＬを介してローサイドスイッチ素子ＱＬのゲート端子にゲート信号ＶｇＬとして出力される。
また、制御電源電圧Ｖｃｃは、制御回路４、ゲートドライバＤｒＬおよびブートストラップ回路Ｂ／Ｓに供給され、ブートストラップ回路Ｂ／Ｓ回路を介してレベルシフト回路Ｌ／ＨおよびゲートドライバＤｒＨにも供給されている。

制御回路４は、基準となる基準値と例えば巻線Ｌ１に流れる電流を検出し、検出した電流値と基準値とを比較し、電流値と基準値との差分を誤差信号として指令値部４１からＰＷＭ生成部４２へ出力する。ＰＷＭ生成部４２では受信した誤差信号を基にＰＷＭ信号を生成するとともに、生成したＰＷＭ信号の位相を１８０度反転させた信号を生成して、２つの信号をデッドタイム部ＤＴへ出力する。デッドタイム部ＤＴはＰＷＭ生成部４２からの位相の異なる２つの信号のハイ／ロー切り替わりのタイミングでそれぞれのＰＷＭ信号に所定の時間幅を備えるデッドタイムの期間を設ける。これにより、ハイサイドスイッチ素子ＱＨとローサイドスイッチ素子ＱＬの同時オン動作を防いで短絡電流が流れることを阻止することができる。
なお、このデッドタイム信号は、ブートストラップ回路Ｂ／ＳへスイッチＳＷのオンオフ信号として出力される。

ブートストラップ回路Ｂ／Ｓは、ダイオードＤ１およびダイオードＤ２～Ｄｎ（ｎは整数）の直列接続回路を介してハイサイドドライバＤｒＨおよびレベルシフト回路Ｌ／Ｓへ電源電圧を供給する。ブートストラップ回路Ｂ／ＳがコンデンサＣｂに充電するのは、ローサイドスイッチ素子ＱＬがオン状態時、またはハイサイドスイッチ素子ＱＨのソースとローサイドスイッチ素子ＱＬのドレインとの接続点Ｖｓの電位がＧＮＤ近傍になった時である。

ここで、ダイオードＤｎのアノードは制御電源の電圧Ｖｃｃの正極に接続され、ダイオードＤｎと直列接続されたダイオードＤ１のカソードはコンデンサＣｂの一方の端子と接続され、ハイサイドドライバＤｒＨおよびレベルシフト回路Ｌ／Ｓの正極電源端子に接続されている。
コンデンサＣｂの他方の端子は、ハイサイドドライバＤｒＨのＧＮＤ端子およびハイサイドスイッチ素子ＱＨのソースとローサイドスイッチ素子ＱＬのドレインとの接続点Ｖｓに接続されている。
ダイオードＤ２アノードおよびＤｎカソードの両端子間にスイッチＳＷが接続され、スイッチＳＷのオン／オフはデッドタイム部ＤＴから出力されるデッドタイム信号に基づいてオン／オフされる。
ここで、ダイオードＤ１の耐圧のみハイサイドスイッチ素子ＱＨとローサイドスイッチ素子ＱＬの耐圧と同等以上必要であり、ダイオードＤ２～Ｄｎは１０～数十Ｖ程度以上の耐圧があればよい。

図２は第１の実施形態の各部動作を示すタイミングチャートである。
ハイサイドスイッチ素子ＱＨのソースとローサイドスイッチ素子ＱＬのドレインとの接続点Ｖｓ波形が高電圧にある時、ハイサイドスイッチ素子ＱＨがオンであり、第１駆動信号ＶＧＨはハイの状態になり、ローサイドスイッチ素子ＱＬの第２駆動信号はローの状態になっている。また、このときの巻線Ｌ１に流れる電流ＩＬは時間の経過とともに増加する。
ここで、時刻ｔ１にて第１駆動信号ＶＧＨがハイからローになると、ハイサイドスイッチ素子ＱＨがターンオフし、巻線Ｌ１に流れる電流ＩＬは増加から減少へ反転する。
次に時刻ｔ１～ｔ２の期間がデッドタイム期間となり、第１駆動信号ＶＧＨ、第２駆動信号ＶＧＬともにローのままである。このデッドタイム期間に、デッドタイム部ＤＴからデッドタイム信号が出力されて、ブートストラップ回路Ｂ／ＳのスイッチＳＷをオフする。
この時刻ｔ１～ｔ２にかけてハイサイドスイッチ素子ＱＨのソースとローサイドスイッチ素子ＱＬのドレインとの接続点Ｖｓ電圧は入力電源の電圧ＶｉｎからＧＮＤより低い負電圧まで低下する。これは、巻線Ｌ１の回生電流によりローサイドスイッチ素子ＱＬと並列接続されているダイオードＤＬの順方向電圧によるものである。また、巻線Ｌ１以外の配線インピ－ダンスによる影響により、ダイオードＤＬの順方向電圧に加えて負電圧が重畳される。
時刻ｔ２にて第２駆動信号ＶＧＬがローからハイに変わり、ローサイドスイッチ素子ＱＬがオンになるとＶｓ電圧はほぼＧＮＤ電圧となる。
ここで、この時刻ｔ１～ｔ２にかけてハイサイドドライバＤｒＨの電源に供給される電圧は、（制御電源の電圧Ｖｃｃ）＋（負電圧の絶対値）となるが、ブートストラップ回路Ｂ／ＳのスイッチＳＷはオフされるため、該電圧からダイオードＤ１～Ｄｎの順方向電圧が差し引かれることになる。
従って、負電圧とダイオードＤ１～Ｄｎの順方向電圧とにより相殺されるようにダイオードｎ数を設定して接続しておくことで、ハイサイドドライバＤｒＨの電源電圧を負電圧による過充電から防止することができる。
また、ダイオードＤ２～Ｄｎは低耐圧ダイオードでよく、制御回路４を構成する集積回路にハイサイドドライバＤｒＨ、ブートストラップ回路Ｂ／ＳのダイオードＤ２～ＤｎおよびスイッチＳＷを内蔵することを考えた場合、構成するチップ面積が小さくて済む利点がある。
また、ダイオードＤ２～Ｄｎを短絡するスイッチＳＷのオン／オフ信号はデッドタイム信号で行うため、新たな制御信号を生成する必要もなく簡単に構成できる利点がある。
また、ローサイドスイッチ素子ＱＬの回生ダイオードないしは素子の寄生ダイオードＤＬの順方向電圧と、ダイオードＤ１～Ｄｎの順方向電圧が、環境温度に対してキャンセルされ、温度範囲に対しても安定したブートストラップ電圧を生成できる。

（第１の実施形態の応用例）
図３は、図１に示す第１の実施形態の応用回路図である。図１と異なるのは、図１の制御回路４を、時間延長回路（Ｅｘｔｅｎｄ）４４を備えた制御回路４ａに置き換えている点である。
制御回路４ａは、デッドタイム部から出力されたデッドタイム信号を、時間延長回路４４を介してデッドタイム信号の時間延長を行う。

図４は、第１の実施形態の応用回路図の各部動作を示すタイミングチャートである。図４では、図２に示す巻線電流ＩＬより大きい電流が流れる条件としている。
ここで、時刻ｔ１ａにて第１駆動信号ＶＧＨがハイからローになると、ハイサイドスイッチ素子ＱＨがターンオフし、巻線Ｌ１に流れる電流ＩＬは増加から減少へ反転する。
次に時刻ｔ１ａ～ｔ２ａの期間がデッドタイム期間となり、第１駆動信号ＶＧＨ、第２駆動信号ＶＧＬともにローのままである。この時刻ｔ１ａにて、デッドタイム回路ＤＴからデッドタイム信号が出力されて、時間延長回路（Ｅｘｔｅｎｄ）４４を介してブートストラップ回路Ｂ／ＳのスイッチＳＷはオフする。ここで、時間延長回路（Ｅｘｔｅｎｄ）４４は、時刻ｔ１ａ～ｔ２ａ間のデッドタイム信号が入力されると、この期間より長い時刻ｔ１ａ～ｔ３ａに延長したパルス幅を出力する。
図２のタイミングチャートと同じように時刻ｔ１ａ～ｔ２ａにかけてハイサイドスイッチ素子ＱＨのソースとローサイドスイッチ素子ＱＬのドレインとの接続点Ｖｓ電圧は入力電圧ＶｉｎからＧＮＤより低い負電圧まで低下する。この負電圧は、図４では巻線Ｌ１に流れる回生電流が大きくなり、さらに巻線Ｌ１以外の配線インピ－ダンスによる影響が大きくなり、重畳される負電圧も比較的大きくなる。
次に、時刻ｔ２ａにて第２駆動信号ＶＧＬがローからハイに変わり、ローサイドスイッチ素子ＱＬがオンになるとＶｓ電圧はほぼＧＮＤ電圧となる。
この時刻ｔ１ａ～ｔ２ａにかけてハイサイドドライバＤｒＨの電源に供給される電圧は、（制御電源の電圧Ｖｃｃ）＋（負電圧の絶対値）－（ダイオードＤ１～Ｄｎの順方向電圧）となる。
しかしながら、巻線電流Ｌ１の電流ＩＬが大きくなることにより、ローサイドスイッチ素子ＱＬのターンオン速度が少し遅れて立ち上がると、図１の構成ではブートストラップ回路Ｂ／ＳのスイッチＳＷが先にオフからオンに変わってしまうため、瞬時ではあるが、ハイサイドドライバＤｒＨの電源に供給される電圧が過充電される可能性が出てくる。
従って、時間延長回路（Ｅｘｔｅｎｄ）４４を介してデッドタイム信号を時刻ｔ３ａまで延長することで、確実に負電圧とダイオードＤ１～Ｄｎの順方向電圧とにより相殺されるようにブートストラップ回路Ｂ／ＳのスイッチＳＷをオフすることで負電圧による過充電を防止することができる。
また、制御回路４ａを構成する集積回路にハイサイドドライバＤｒＨ、ブートストラップ回路Ｂ／ＳのダイオードＤ２～ＤｎおよびスイッチＳＷを内蔵することを考えた場合、構成するチップ面積が小さくて済む利点も第１の実施形態と同様にある。

（第２の実施形態）
図５は、第２の実施形態のブートストラップ回路およびハイサイドドライバの回路とその周辺を含めた構成図である。
第１の実施例ではブートストラップ回路Ｂ／ＳのスイッチＳＷのオン／オフ制御をデッドタイム信号で行ったが、第２の実施形態では、デッドタイム信号の代替えとして、ハイサイドスイッチ素子ＱＨのオフ信号をトリガにして、デッドタイム信号より時間の長い所定のパルス幅を持たせた１ショットパルス信号を生成してスイッチＳＷのオン／オフ制御を行う。

図５は、第２の実施形態のブートストラップ回路およびハイサイドドライバの回路とその周辺を含めた構成図である。図１と異なるのは、図１の制御回路４を、１ショット回路（１Ｓｈｏｔ）４５を備えた制御回路４ｂに置き換えている点である。なお、制御回路４ｂのＰＷＭ生成部４２ｂは、デッドタイム部ＤＴを内蔵している。
１ショット回路（１Ｓｈｏｔ）４５が出力する所定のパルス幅は、デッドタイム信号より時間幅を長く設定することで、実質、第１の実施形態の応用例と同等の効果を得られる。
図６は、第２の実施形態の各部動作を示すタイミングチャートである。図６にデッドタイム信号を図示しないが、第１駆動信号ＶＧＨと第２駆動信号ＶＧＬが同時にローとなっている期間（デッドタイム）に対して、ハイサイドスイッチＱＨのターンオフ時刻ｔ１ｂを起点にｔ３ｂまでの１ショットパルスを生成してブートストラップ回路Ｂ／ＳのスイッチＳＷのオフ制御を行う。従って、デッドタイム信号より長い信号でスイッチＳＷのオフ制御を行うことで、第１の実施形態の応用例と同等の効果を得られる。

このように、第２の実施形態によれば、デッドタイム信号を直接得ることなく、ハイサイドスイッチ素子ＱＨのオフ信号をトリガにして、デッドタイム信号より時間の長い所定のパルス幅を持たせた1ショットパルスを生成して、ブートストラップ回路Ｂ／ＳのスイッチＳＷのオフ制御を行うことができる。これにより、ハイサイドスイッチ素子ＱＨのオフ直後にＶｓ端子の負電圧発生によるハイサイドドライバＤｒＨの電源電圧の過充電を防止することを確実に行なうことが可能になる。
また、制御回路４ｂを構成する集積回路にハイサイドドライバＤｒＨ、ブートストラップ回路Ｂ／ＳのダイオードＤ２～ＤｎおよびスイッチＳＷを内蔵することを考えた場合、構成するチップ面積が小さくて済む利点も第１の実施形態と同様にある。

以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための例示であって、個々の構成、組合せ等を上記のものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。

本発明は、ＰＷＭインバータに使用されるＩＰＭ等に適用可能である。

１ 、１ａ 、１ｂ ブートストラップ回路およびハイサイドドライバの回路とその周辺を含めた構成図
２ 入力電源
３ 制御電源
４、４ａ、４ｂ 制御回路
４１ 指令値部
４２、４２ｂ ＰＷＭ生成部
４３ デッドタイム部
４４ 延長時間回路
４５ １ショット回路
Ｂ／Ｓ ブートストラップ回路
Ｃｂ コンデンサ
Ｄ１～Ｄｎ、ＤＨ，ＤＬ ダイオード
ＤｒＨ ハイサイドドライバ
ＤｒＬ ローサイドドライバ
Ｌ１ 巻線
Ｌ／Ｓ レベルシフト回路
ＱＨ ハイサイドスイッチ素子
ＱＬ ローサイドスイッチ素子
ＳＷ スイッチ

Claims (5)

1. ブリッジ接続されたスイッチ素子のハイサイドスイッチ素子をオンオフ駆動するハイサイドドライバに、電源供給をローサイドにある電源から供給するブートストラップ回路であって、
   前記ブートストラップ回路は、複数の直列接続されたダイオード群と、前記複数のダイオード群のうち少なくともハイサイドドライバの電源に接続されたダイオードを除く残りのダイオード群と並列接続されたスイッチを備え、
   前記スイッチを前記ブリッジ接続されたスイッチ素子をオンオフ駆動する駆動信号を生成する制御回路のデッドタイム信号に応じてオフさせることを特徴とするブートストラップ回路。
2. 前記デッドタイム信号を延長させる延長手段を備え、前記デッドタイムと延長手段による延長期間とを合算した時間で前記スイッチをオフさせることを特徴とする請求項１記載のブートストラップ回路。
3. 前記ブリッジ接続されたスイッチ素子を駆動する前記ハイサイドドライバと、前記ブートストラップ回路と、前記制御回路と、を備えたことを特徴とする請求項１または２項記載の半導体装置。
4. ブリッジ接続されたスイッチ素子のハイサイドスイッチ素子をオンオフ駆動するハイサイドドライバに、電源供給をローサイドにある電源から供給するブートストラップ回路であって、
   前記ブートストラップ回路は、複数の直列接続されたダイオード群と、前記複数のダイオード群のうち少なくともハイサイドドライバの電源に接続されたダイオードを除く残りのダイオード群と並列接続されたスイッチと、
   前記スイッチ素子をオンオフ駆動する駆動信号を生成する制御回路と、を備え、
   前記制御回路は、ハイサイドスイッチ素子を駆動する駆動信号のターンオフ信号に同期してデッドタイムより長い所定の1ショットパルスを生成し、
   前記スイッチを前記1ショットパルスに応じてオフさせることを特徴とするブートストラップ回路。
5. 前記ブリッジ接続されたスイッチ素子を駆動する前記ハイサイドドライバと、前記ブートストラップ回路と、前記制御回路と、を備えたことを特徴とする請求項４記載の半導体装置。

Images