JP2022547129A - 過渡ノイズ低減フィルタリングシステム - Google Patents

過渡ノイズ低減フィルタリングシステム Download PDF

Info

Publication number
JP2022547129A
JP2022547129A JP2022515007A JP2022515007A JP2022547129A JP 2022547129 A JP2022547129 A JP 2022547129A JP 2022515007 A JP2022515007 A JP 2022515007A JP 2022515007 A JP2022515007 A JP 2022515007A JP 2022547129 A JP2022547129 A JP 2022547129A
Authority
JP
Japan
Prior art keywords
cable
cmc
noise reduction
transient noise
windings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022515007A
Other languages
English (en)
Inventor
セイイチロウ オチ，サム
Original Assignee
アナログ パワー コンバージョン エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ パワー コンバージョン エルエルシー filed Critical アナログ パワー コンバージョン エルエルシー
Publication of JP2022547129A publication Critical patent/JP2022547129A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/719—Structural association with built-in electrical component specially adapted for high frequency, e.g. with filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

過渡ノイズ低減フィルタは、１つ以上の導体のツイストペアおよび１つ以上のコモンモードチョーク（ＣＭＣ）を含むケーブルを備える。１つ以上のＣＭＣは、ケーブルに係る複数の巻線それぞれから形成される。ＣＭＣそれぞれは、ケーブルに係る複数の巻線が磁気コアの周りに巻かれた磁気ＣＭＣ、または、ケーブルに係る複数の巻線が磁気コアの周りに巻かれるのではなく、代わりに、非磁性材料(例えば、空気)の周りに配置される空芯ＣＭＣであってよい。

Description

パワー半導体デバイスは、多くの異なる産業で使用されている。通信、コンピューティング、充電システムといった、これらの産業のいくつかは、急速に発展している。これらの産業は、信頼性、スイッチング速度、低ノイズ、および高耐故障性（fault tolerance）、および小型化を含む、半導体デバイス特性の改善から利益を得るであろう。
炭化ケイ素(Silicon Carbide、SiC)デバイスといった、ワイド・バンドギャップ（wide-bandgap、WBG）半導体デバイスは、高いスイッチング速度で高電流および高電圧の能力を提供するパワーデバイスを含む。WBGパワーデバイスは、例えば、金属－酸化物－半導体電界効果トランジスタ（MOSFET）、絶縁ゲート型バイポーラトランジスタ（IGBT）、バイポーラ接合トランジスタ（BJT）、および接合電界効果トランジスタ（FET）、並びにショットキーダイオード（Schottky diode）といった、ダイオードを含むことができる。
WBGデバイスは、典型的には、低インピーダンスゲートドライバを必要とし、これは、WBGパワーデバイスに近接して配置されなければならない。さらに、高電力（high-power）アプリケーションにおいて、WBGパワーデバイスは、相当な量の熱を放散することを必要とし得るものであり、これは、WBGパワーデバイスが、制御電子回路によって物理的に侵害（encroach）されないことを必要とする。
さらに、WBGデバイスの高いスイッチング速度および高い電流容量は、単位時間（unit time）当たりにデバイスを通じて流れる電流において大きな変化(すなわち、大きなδI/δt)を生成し得る。回路内に存在する固有の寄生インダクタンス（parasitic inductance）のせいで、大きなδI/δtは、大きな高速電圧スパイク(すなわち、δV/δtノイズ)を生成し得る。δV/δtノイズは、WBGデバイス用の制御電子回路に伝播することが許容される場合に、制御電子回路の誤作動、または、ダメージを生じさせ得る。
同時に、制御電子回路は、オフ時の故障状態、または、オン時に生じ得る過電流および短絡（short circuit）状態に迅速に対応できなければならない。なぜなら、そうした状態は、十分迅速に対応しない場合に、WBGデバイスを損傷または破壊し得るからである。
従って、WBGデバイスからの熱の取り出しを妨げることなくWBGデバイスを制御すること、および、制御電子装置とWBGデバイスとの間で通信されている信号において過度（undue）の遅延を生じさせることなく、WBGデバイスを制御する電子装置を、WBGデバイスの動作によって生成されるδV/δtノイズから保護することについての必要性が存在する。
関連出願の相互参照
本出願は、2019年9月6日に出願された米国仮特許出願第62/897,085号について優先権の利益を主張するものであり、その全体が、参照によりここにおいて組み込まれている。
実施形態は、500－2000ボルト/ナノ秒(V/ns)、または、それ以上のオーダーのノイズスパイクといった、単位時間当たりの電圧における大きな変化（δV/δt）を有するノイズスパイクに対するプロテクションを提供することに関する。そうしたノイズスパイクは、通常、ワイド・バンドギャップ（WBG）半導体から作製されるパワーデバイスといった、高速、高電力なスイッチングデバイスによって生成され得る。上記の保護を提供するデバイスは、コモンモード過渡ノイズ低減フィルタであり得る。
一つの実施形態において、過渡ノイズ低減フィルタは、１つ以上のコモンモードチョーク（common mode choke、CMC）、および、１つ以上の導体ツイストペア（twisted pairs of conductor）を含むケーブルを備える。１つ以上のCMCは、ケーブルに係る複数の巻線（pluralities of turns of the cable）それぞれから形成される。
一つの実施形態において、１つ以上のCMCのうちの１つは、磁気CMCであってよく、ここで、ケーブルに係る複数の巻線それぞれは、磁気コアの周りに巻かれている。
一つの実施形態において、１つ以上のCMCのうちの１つは、空芯（air-core）CMCであってよく、ここで、ケーブルに係る複数の巻線は磁気コアの周りに巻かれていないが、代わりに、(空気といった)非磁性材料の周囲に配置されている。
図1は、一つの実施形態に従った、システムを示し、本システムは、WBGパワーデバイスを含んでいる。 図2は、一つの実施形態に従った、WBGパワーデバイスを含むシステムの特性を示しているテーブルである。 図3は、一つの実施形態に従った、パワーモジュール(PM)を示している。 図4は、一つの実施形態に従った、PMのさらなる詳細を示している。 図5は、一つの実施形態に従った、コモンモードチョーク（CMC）を示している。 図6は、一つの実施形態に従った、第２CMCを示している。 図7は、一つの実施形態に従った、第３CMCおよび分離回路を含む、第２PCBを示している。 図8は、一つの実施形態に従った、3個のCMTおよびツイストペアケーブルを示している。 図9は、一つの実施形態に従った、電源および制御回路を含む、第１PCBを示している。 図10は、一つの実施形態に従った、CMCの簡略化された回路図を示している。 図11は、一つの実施形態における、電圧ステップに対する図10の回路の応答を示している。 図12は、別の実施形態に従った、CMCを示している。 図13は、図12のCMCの簡略化された回路を示している。 図14は、別の実施形態に従った、CMCを示している。 図15は、図14のCMCの簡略化された回路を示している。 図16は、一つの実施形態に従った、空芯CMCを示している。 図17は、別の実施形態によるCMCを示している。 図18は、図17のCMCの簡略化された回路を示している。 図19は、別の実施形態に従った、CMCを示している。 図20は、図19のCMCの簡略化された回路を示している。
本出願の実施形態は、炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、およびダイヤモンドといった、ワイド・バンドギャップ半導体上に製造されるデバイスについて高速スイッチング、低ノイズ、および高耐故障性を可能にすることに関する。しかしながら、実施形態は、シリコン（silicon）、ゲルマニウム、ガリウムヒ素(GaAs)等といった、他の半導体上に製造されるデバイスを使用するシステムに適用され得る。
本明細書は、ユニバーサルゲートドライブ増幅器(UGDA)およびコモンモード高δV/δtノイズ干渉フィルタ(すなわち、コモンモード過渡ノイズ低減フィルタ)を含む、パワー半導体デバイスに関する。UGDAは、増幅器ダイを、パワーモジュール(PM)内に、パワーデバイスのダイと共に配置する。これは、ドライブおよびフィードバック要求を、複雑な混合信号の高電流および高電圧の問題から、単純な、マルチチャネル標準デジタル入力および出力論理インターフェイスへと単純化する。デジタル入力および出力論理インターフェイスは、米国規格協会／電気通信工業会規格ANSI/TIA-568カテゴリ6(“Cat6”)ケーブルといった、マルチ導体ツイストペア（multi-conductor twisted-pair）ケーブルを介して、信号を、PMから制御電子機器に伝搬させることを可能にする。
コモンモード過渡ノイズ低減フィルタは、～200V/nsの非常に高いδV/δtノイズを、最新の高速WBGパワーデバイス(SiCまたはGaN上に製作されたものなど)によって生成される～2000V/nsまで低減し、より妥当な<50V/nsレベルにする。コモンモード過渡ノイズ低減フィルタは、エラーのない信号制御および高速WBGパワーデバイスへのフィードバックを可能にする。
ユニバーサルゲートドライブ増幅器(UGDA)
パワーモジュール(PM)は、電気自動車(EV)、EV高速充電器、データセンタ、エネルギー蓄積システム、航空宇宙、などにおいて使用されている。実施形態は、関連技術のソリューションによって提供されるものよりも、はるかに高い性能(10倍もの大きさ)および保護を提供する。より速く、かつ、より安全なスイッチングは、より高い電気効率、熱除去の低減、および、より軽量、かつ、より小さなPMを可能にする。
さらに、実施形態は、現在および将来の全ての半導体パワーデバイスに対して、これらの性能および保護の利点を提供する。
図1は、一つの実施形態に従った、システム100を示しており、本システムは、WBGパワーデバイス136を含んでいる。システム100は、現在および将来のWBGパワーデバイスについて最も速いスイッチングを可能にし、一方で、過電圧、不注意による故障、および他のスイッチング問題を最小化しており、そして、多くのアプリケーションにおいて信頼性のあるパフォーマンスを達成するために、これらのデバイスに必要とされる極めて速い過電流及び／又は不飽和保護（desaturation protection）を提供している。加えて、実施形態は、過電圧またはアバランシェ（avalanche）故障検出、または、その両方を提供することができ、そして、応答して、システム100の回路への損傷を防止するために、WBGパワーデバイス136を極めて速くターンオン（turn on）することができる。
システム100は、第１、第２、および第３プリント回路基板を含み、第１PCB 110(PCB 1)は、制御基板であり、第２PCB 120(PCB 2)は、ブリッジ・ドーターボード（daughter board）であり、第３PCB 132(PCB 3)は、パワーモジュール(PM)130に含まれるユニバーサル・ゲートドライブ増幅器(universal gate drive amplifier、UGDA)ボードである。3個のPCB 110、120、および132は、低インダクタンスシールド・コマンド、制御、通信データケーブル140(以下、第１ケーブル140)によって接続されている。
第１PCB 110および第２PCB 120の左半分は、基準としてアース（earth ground）を使用して動作する。対照的に、第２PCB 120およびPM 130の右半分は、アースより2000ボルト高いか低いフローティング接地基準で動作し得る。
PM 130は、第３PCB 132、WBGショットキーダイオード134、およびWBGパワーデバイス136を含む。一つの実施形態において、ショットキーダイオード134は、SiCショットキーバリアダイオード（SBD）であり、そして、パワーデバイス136は、3.3kVのSiC MOSFETダイであるが、実施形態はこれに限定されない。一つの実施形態において、PM 130は、25℃の動作温度および150℃のレッドライン（red line）で動作することができる。PM 130の全ての個別コンポーネントが高温シリコン・オン・インシュレータ(silicon-on-insulator、SOI)ベースのコンポーネントである別の実施形態において、PM 130は、250℃までの温度で動作することがでる。さらに別の実施形態において、PM 130は、全てのWBGコンポーネント、両方のパワースイッチングデバイス、ショットキーダイオード、および、900℃までの温度で動作するWBG集積回路で構成され得る。PM 130は、関連技術においてしばしば行われるように、インダクタンスを制限するためにPMの上に座るドーターボードを含まない。そうしたドーターカードは、典型的には、WBGパワーデバイス136の性能を制限する。
PM 130は、また、500V/ns－2000V/ns dV/dtにわたりコモンモード過渡ノイズイミュニティ(Common Mode Transient noise Immunity、CMTI)を達成するための第１CMC 142を含んでいる。図1に示されるPM 130は、一つのアプリケーションにおいてローサイド（low side）またはハイサイド（high side）スイッチであってよく、アースから、接地から2kVまでの範囲の電位（potential）を有する。開示される技術は、接地の上又は下での動作電位、または、2000V/ns dV/dtを超えるCMTIに対して実用的な制限を有していないようである。
図1の実施形態において、PM 130は、第１ケーブル140を介して第２PCB 120と通信するが、これは、複数のツイストペアの導体を含む標準的なCAT6ケーブルであってよい。第１ケーブル140は、高温定格CAT6ケーブルであり得る。第２PCB 120は、第３PCB 132に電力供給するための１つ以上のフローティング（floating）電源122、および、第３PCB 132に(デジタル)ゲート駆動信号を提供し、かつ、第３PCB 132から(デジタル)故障（fault）出力を受信するための高速デジタル絶縁カプラ（isolated coupler）を含む絶縁デジタル入出力（I/O）回路124を含んでいる。第３PCB 132からの故障出力は、第１PCB 110に対して提供される、アース基準信号に変換されて戻される。第２PCB 120とPM 130との間の第１ケーブル140に対するCMTI保護は、第１、第２、および第３CMC 142、144、および146によって提供され得る。図1は、3個のCMCを含むシステムを示しているが、実施形態は、それに限定されず、そして、実施形態において、第１ケーブル140は、それを保護する、より多い又はより少ないCMCを有してよい。
第１PCB 110は、CAT6ケーブルであってもよい、第２ケーブル116を使用して第２PCB 120と通信する。第１PCB 110は、第２PCB 120のための１つ以上の電源112を含んでよく、そして、また、第２PCB 120とデジタル信号を交換するコントローラ回路114を含んでもよい。コントローラ回路114は、電気自動車、風車、電気ポンプ、電気照明、電力変換装置、または、任意の他の電気的に作動され制御される電気機械といった、あらゆる最終アプリケーションを実行するために、必要なデジタルおよびアナログ信号処理メモリ、および、プログラムされたインテリジェンスを提供する。
スイッチング速度または低遅延を犠牲にすることなく、一つの実施形態において、第１PCB 110と第２PCB 120は、5メートル隔てられ(すなわち、第２ケーブル116は、長さが5メートル以上であり得る)、そして、PCB 2とPCB 3との間の距離は、1メートルであってよい(すなわち、第１ケーブル140は、長さが1メートル以上であり得る)。従って、第１PCB 110は、比較的良好な環境(例えば、0から+70℃までの周囲温度)で動作し得る。一方で、第２PCB 120は、よりチャレンジングな環境(例えば、-55から+85℃までの周囲温度)で動作し、そして、PM 130は、過酷な環境で(例えば、今日の-55から+250℃までの周囲温度、または、+400℃以上の周囲温度でさえも)動作する。さらに、2000V/ナノ秒までのδV/δtを有するノイズ電圧過渡現象（transient）がPM 130において発生し得るが、第１PCB 110および第２PCB 120におけるノイズ電圧過渡現象は、10V/ナノ秒以下まで低減されたδV/δtを有し得る。
図2は、一つの実施形態に従った、WBGパワーデバイスを含むシステムの例示的な特徴を示しているテーブルである。第一に、>500V/nsのコモンモード過渡ノイズイミュニティの、CMTIは、市販のゲートドライバシステムによって提供されるものよりも相当に高い。第二に、過電流比較器の出力、VFBarは、ローカル過電流故障保護、および、20ナノ秒（ns）未満の第３PCB 132内のシャットダウンを提供することができ、この検出された故障は、故障軽減（mitigation）処理のためにコントローラに戻して出力される。この低遅延で、かつ、第３PCB 132内にローカルに実装された保護により、適応型デッドタイム制御といったパワー制御技術を高パワーデバイスで使用することが可能となり、従って、システム全体の効率を改善している。第三に、一つの実施形態に従ったPMは、上部にドーターボードを必要としない。ここで、最も熱耐性の低いコンポーネントは、WBGパワーデバイスの性能を制限し得る。代わりに、実施形態は、関連技術のシステムにおいてドーターボード上にあり得る電子機器を、WBGパワーデバイスによって発生される熱から遠く離れた、最大3メートル又はそれ以上の長さであり得るケーブルの他端に配置している。
実施形態は、低コストのセミカスタムCMTI回路に基づいて、500V/nsを超え、かつ、2000V/nsまでのCMTIを達成することができる。一つの実施形態において、CMCは、CMTIを提供するために、高周波トロイド（toroid）の周りに巻き付けられたCAT6ケーブルを使用する。実施形態によって提供されるCMTIは、最近のSiC MOSFET PMまたは実証（demonstration）プリント回路基板（PCB）において示されるスイッチング波形で見られるものよりもはるかに高い。WBGパワーデバイス136およびWBGショットキーダイオード134を含む同じPM 130の中に第３PCB 132を配置することは、WBGパワーデバイス136のゲートの駆動に関連する寄生（parasitic）の最小化を能にし、そして、また、PM 130に期待されるスイッチング性能を最適化し、かつ、保護するために、寄生の全てのセットを回路およびパワーシステムのシミュレーションに含めることを可能にする。このことは、将来の最小エネルギー経路の設計およびシミュレーションを可能にする。
図3は、一つの実施形態に従った、パワーモジュール(PM)330を示している。PM 330は、図1のPM 130において具体化され得る。
PM 330は、第１CMC 342、ゲートドライバPCB 332、ショットキーダイオード334、およびパワーデバイス336を含み、これらは、それぞれに、図1の第１CMC 142、第３PCB 132、WBGショットキーダイオード134、およびWBGパワーデバイス136に対応し得る。図示の実施形態において、ショットキーダイオード334およびパワーデバイス336は、SiCデバイスである。
ゲートドライバPCB 332は、ゲート駆動信号GDNNおよび過電流駆動信号OCDNを生成する。ゲート駆動信号GDNNは、パワーデバイス336のゲートGのゲートキャパシタンスを充電および放電することによって、パワーデバイス336をターンオンおよびターンオフするために使用される。過電流駆動信号OCDNは、パワーデバイス336のゲートGのゲートキャパシタを放電することによってパワーデバイス336をターンオフするために使用されるが、ゲート駆動信号GDNNとは異なる速度で放電し得る。一般的に、パワーデバイス336のゲートGは、制御端子に対応し、そして、パワーデバイス336のドレインDおよびソースSは、コンダクタンス端子に対応する。
PM 330は、ツイストペアケーブル340を介して、第１高電圧(HV)正（positive）の供給電圧VHCC、第２HV正の供給電圧VHDD、およびHVアースHGndを受信する。PM 330は、また、ケーブル340から差動HVゲート信号VHGおよびVHGbrを受信し、そして、差動HV故障信号VHFおよびVHFbrをケーブル340に供給する。ここで、「HV」は、供給される電圧の絶対的な大きさではなく、システムのフローティング・グランドサイドにある供給電圧を指す。ケーブル340は、複数のツイストペアを含み、第１ペアと第２ペアは、第１HV正の供給電圧VHCC、一方の導体上の第２HV正の供給電圧VHDDおよび他方の導体上のHVアースHGnd、のそれぞれを搬送し、第３ペアは、差動HVゲート信号VHGおよびVHGbrを搬送し、そして、第４ペアは、差動HV故障信号VHFおよびVHFbrを搬送している。ケーブル340は、第１CMC 342を形成するためにフェライトトロイド342Cの周りに巻き付けられた複数の長さ340Tを有している。
PM 330の中かに第１CMC 342を配置することは、－ゲートドライバPCB 332から図1の第２PCB 120へ戻り、かつ、第２PCB 120からゲートドライバPCB 332への、両方の方向において、ゲートドライバPCB 332上の差動HVゲート信号VHGおよびVHGbrへのフローティング・グランドベースのスイッチング過渡ノイズ結合を分離する。ゲートドライバPCB 332は、パワーデバイス336およびショットキーダイオード334がダイ取り付けおよびワイヤボンディングされている間に、直接結合されたCuセラミック基板（DCB）の上に直接的に表面実装された個別デバイスと共に高温PCB上に実装され得る。ゲートドライバPCB 332は、ゲートドライバおよび駆動されるパワーデバイス336を取り囲む寄生を最小限に抑える設計およびレイアウトを用いて、パワーデバイス336に強固に結合されている。ケルビンソース（Kelvin source、KS）接続は、そのソース電流によって変更されず、パワーデバイス336ゲート電圧の完全な直接測定を確保するために含まれている。加えて、物理的レイアウトは、ゲートドライバのスイッチング電力ループにおける低いインダクタンスを確保するために、第１HV正の供給電圧VHCCのための第１バイパスキャパシタ302およびHV負の供給電圧VEEのための第２バイパスキャパシタ302にフォーカスしている。
電流生成SiC MOSFETといった、いくつかのWBGパワーデバイスは、高故障電流イベント（high fault current events）に対する1μsを超える曝露に耐えることができない。従って、故障を検出し、かつ、1μs未満でデバイスをソフトにターンオフすることが望ましい。
図4は、一つの実施形態に従った、PM 430のゲートドライバPCB 432のさらなる詳細を示している。第３PCB 432は、図3のPM 330の第３PCB 332に対応し得る。PM 430は、さらに、第１CMC 442、ショットキーダイオード434、パワーデバイス436、VHCCデカップリングコンデンサ402、およびVEEデカップリングコンデンサ404を含んでいる。これらは、図3のPM 330の同様の番号が付されたコンポーネントに対応しており、従って、これらの詳細な説明は、簡略化のために省略されている。
一つの実施形態に従って、第１CMC 442は、高周波フェライトコアの周りに巻かれたツイストペアケーブル440に係る複数の巻線を含んでいる。別の実施形態において、CMC 442は、空芯の周りに巻かれたケーブル440に係る複数の巻線を含んでいる。
ゲートドライバPCB 432は、能動デバイス（active device）を含み、第１NチャネルMOSFET(nMOSFET)426、第２nMOSFET 428、ゲートドライバ増幅器450、NANDゲート452、第１比較器454、インバータ456、第２比較器458、およびチャージポンプ（CP）回路460を含んでいる。ゲートドライバPCB 432は、また、受動デバイス（passive device）を含み、第１、第２、第３、第４、第５、第６、第７、第８、および第９抵抗器410a、412、414、416、418、420、422、424、および410b、VHDDデカップリング・キャパシタ444、CPキャパシタ446、およびブランキング・キャパシタ448を含んでいる。
第１抵抗器410aおよび第９抵抗器410bは、第１CMC 442を介してPM 430を他の基板(図1の第２PCB 120といったもの)に接続するために使用される、ツイストペアケーブル440のインピーダンスを整合するために、第１CMC 442を介して受信される差動HVゲート信号VHGおよびVHGbrについてインピーダンスマッチングを提供する。例えば、第１抵抗器410aおよび第９抵抗器410bは、50オームの抵抗をそれぞれ有し得る。第２比較器458は、差動HVゲート信号VHGおよびVHGbrを受信し、そして、比較に従って、入力信号INをゲートドライバ増幅器450に駆動する。
第７抵抗器422は、パワーデバイス436のゲートキャパシタ、および、ゲートドライバ増幅器450の出力とパワーデバイス436のゲートGとの間の寄生インダクタンスによって生成されるインピーダンスをマッチングするために、1オームの抵抗値を有し得る。この低インピーダンスは、パワーデバイス436の近くにゲートドライバ増幅器450を持つことを有利にする。
ゲートドライバPCB 432は、完全にプログラム可能なブランキング回路を含み、NANDゲート453、第１nMOSFET 426、ブランキング・キャパシタ448、および第６抵抗器420を含んでいる。ブランキング回路は、ブランキングコンデンサ448、および第６抵抗器420を選択することによって、1μs未満の十分な時間から10μsを超える時間までのブランキング期間を提供するように調整することができる。パワーデバイス436をターンオンするゲート駆動信号GDNNに応答して、ブランキング回路は、第１比較器454の反転入力を第１nMOSFET 426を介してアースに短絡させることによって、ブランキング期間について第１比較器454による不飽和／過電流の検出を禁止する。ブランキング期間が終了すると、すなわち、ブランキングコンデンサ448がNANDゲート452によって論理的ハイシグナルとみなされるように第６抵抗器420を通して十分に充電されたとき、第１nMOSFET 426はターンオフされ、そして、第１比較器454は、不飽和電圧VDSATを感知することによって不飽和／過電流検出を実行することができる。
不飽和または過電流イベントの最中に、パワーデバイス436のドレイン電圧は、ショットキーダイオード434を逆バイアスする。その結果として、不飽和または過電流イベントを検出すると、不飽和電圧VDSAT電圧が上昇し、任意の寄生キャパシタンス(逆バイアスされたショットキーダイオード434のアノードからカソードまでのキャパシタンスを含んでいる)を、第４抵抗器416および第５抵抗器418のそれぞれの抵抗値R416およびR418によって決定される電圧、VDSAT=VHCC*R418/(R416+R418)までチャージする。第２抵抗器412および第３抵抗器414のそれぞれの抵抗値R412およびR414によって決定される不飽和電圧閾値VDSTH、VDSTH= VHCC*
R414/(R412+R414)、を超える不飽和電圧VDSATの上昇に応答して、第１比較器454の比較器遅延(典型的には10ナノ秒(ns)程度)は、第１比較器454の出力の後に低く駆動される。第１比較器454の出力およびインバータ456の出力は、それぞれに、第１CMC 442を通じて、差動HV故障信号VHFbrおよびVHFとして、図1の第１PCB 110のコントローラ114といった、コントローラに戻って送信される。
第１比較器454の出力は、パワーデバイス436をターンオフするために使用される。第１比較器454の出力は、ゲートドライバ増幅器450のイネーブル信号ENを駆動し、そして、イネーブル信号ENを低く駆動することによって、ゲートドライバ増幅器450に、パワーデバイス436のゲートGに結合されたゲート駆動信号GDNNの駆動を停止させる。同時に、インバータ456を介した第１比較器454の出力は、第２nMOSFET 428をターンオンさせる。第２nMOSFET 428をターンオンすると、パワーデバイス436のゲートキャパシタが第８抵抗器424を通じてHGndに放電され、パワーデバイス436をターンオフする。第８抵抗器424の値は、「ゆっくりと（“slowly”）」ターンオフすることによって、パワーデバイス436のδV/δtによって誘発される過電圧オーバーシュートおよびアバランシェ故障を防止するように選択される。従って、第８抵抗器424の抵抗値は、通常の動作条件下でパワーデバイス436をターンオンおよびターンオフするために使用される第７抵抗器422の抵抗値よりも高くなる。第１比較器454を使用して、ゲートドライバPCB 432の飽和／過電流検出回路は、100ns未満でシャットダウンサイクルを開始するように設計され、HV故障信号VHFbrは、より迅速にコントローラ(図1の第１PCB 110のコントローラ114など)に送り返される。
実施形態は、また、過電圧状態、アバランシェ故障状態、または、その両方の検出および緩和を提供することができる。このことは、図1のCMC 442および他のCMCによって生成される低ノイズ、低電磁干渉(EMI)環境によって可能になる。低ノイズは、高エネルギー粒子（particle）放射の結果としてのドレイン空乏領域（depletion area）のイオン化といった、予期しない状況の結果として、パワーデバイス436のドレインまたはソースインダクタンスにわたり存在する電圧のミリボルト検出を可能にする。そうした放射線は、粒子の痕跡（trail）によって引き起こされる非常に小さなボリュームにおいて、高エネルギープラズマ放電を引き起こし得る。このプラズマ放電は、ドレインから影響を受けるパワーデバイス(SIC半導体だけでなく、GaAsまたはシリコン半導体も含んでいる)のドレインからソースへの予期しない電流フローを生じさせる。影響を受けるデバイスの破壊は、緩和されない場合に、10ナノ秒(ns)以内に起こる。簡単な軽減策は、影響を受けたパワーデバイスをターンオンして、高エネルギープラズマによって引き起こされた電流フローを、その小さなボリューム(それは、原子または結晶格子の断面積、および、ドレインからパワーデバイスのソースまでの全ての長さ、概ね10マイクロメートルから100マイクロメートルまで、を有する経路の形態であってよい)からパワーデバイスの全領域へ転換することである。このことは、原子の断面積にわたり散逸するのではなく、熱エネルギーを広げ、パワーデバイスチップの全領域にわたり散逸される。
PM 430は、>500V/nsから2000V/nsまでのδV/δtスイッチングノイズに耐えることができる。さらに、第１CMC 442の使用を通じて、PM 430は、関連技術の最良の市販のゲートドライバよりも実質的に良好なδV/δtノイズイミュニティを提供することができ、これは、150V/nsまでのδV/δtノイズイミュニティのみを提供することができる。
図1のシステム100は、3個のCMC、すなわち、第３PCB 132の直前または端部に配置されたPM 130内の第１CMC 142、第２PCB 120を第３PCB 132に接続する第１ケーブル140と直列に配置された第２CMC 144、および、第２PCB 120内の第３CMC 146を含んでいる。第１CMC 142、第２CMC 144、および第３CMC 146は、同様に構成されるが、巻き回数、コア材料、およびケーブルの物理的サイズが、それぞれについて異なっている。
第１ケーブル140は、CAT6ケーブルであってよい。CAT6ケーブルは、ツイストワイヤペアの4個のぺアを有し、それぞれが100のインピーダンス特性であり、それを取り囲む外部磁場および電場をキャンセルする特性を有している。CAT6ケーブルを通して信号が伝播する速度は、真空中での光の速度の75%、すなわち約22.5cm/nsである。従って、CAT6ケーブルの1mの遅延tdelayは、tdelay=(100cm/22.5cm)*ns=4.4nsである。
図5は、一つの実施形態に従った、コモンモードチョーク（CMC）542を示している。CMC 542は、図1の第１CMC 142、第２CMC 144、および第３CMC 146のいずれかに対応し得る。CMC 542の実施形態は、巻数を有することに限定されない。
CMC 542は、コア542Cの周りに巻かれたツイストペアケーブル540に係る複数の巻線540Tを含んでいる。ツイストペアケーブルは、図1の第１ケーブル140に対応し得る。一つの実施形態において、ツイストペアケーブル540は、導体の4個のツイストペアを有するCat6ケーブルであるが、実施形態はこれに限定されない。CMC 542の実施形態は、図5に示される巻数540Tを有することに限定されない。
第１CMC 142に対応するCMC 542の一つの実施形態において、コア542Cは、高周波フェライトコアである。Fair-Rite(R)低透磁率67材料、ui=40、トロイド、Magnetics Kool Mμ(R)Hfトロイドなど、といったものである。例えば、CMC 542は、Fair-Riteパーツ#5967003801を使用することができ、材料67高周波トロイドは、55nHのALを有するCat6ケーブルの17回巻きを有しており、CMC 542に対して(17)2×55nH= 15.9μHのコモンモードインダクタンスを生成している。
第２CMC 144に対応するCMC 542の一つの実施形態において、コア542Cは、中帯域幅フェライトコアである。Fair-Rite 5943003801、ui=800材料のトロイダルコアなど、といったものである。Fair-Rite 5943003801および17回巻きのCat6ケーブルを用いて、CMC 542は、310μHのコモンモードインダクタンスを有することができる。
第３CMC 146に対応するCMC 542の一つの実施形態において、コア542Cは、低周波高透磁率フェライトコアである。ui=5000のFair-Rite 75材料コアなど、といったものである。Fair-Rite75材料コアおよびCat6ケーブルの17回巻きを用いて、CMC 542は、1.97mHのコモンモードインダクタンスを有することができる。
図1に示されるように、第１CMC 142は、PM 130のすぐ内側にあり、かつ、第３PCB 132に隣接しており、第２CMC 144は、第１ケーブル140に沿って第２PCB 120の近くに配置されており、そして、第３CMC 146は、第２PCB 120の端部に配置されている。
図6は、一つの実施形態に従った、第２CMC 644、および、ケーブル640を概略的に示している。ケーブル640は、図1の第１ケーブル140に対応し得る。第２CMC 644は、図1の第２PCB 120の近くの第１ケーブル140に沿って配置された第２CMC 144に対応し得る。
第２CMC 644は、コアの周りに巻かれたツイストペアケーブル640に係る複数の巻線を含む。一つの実施形態において、コアは、中帯域幅フェライトコアである。別の実施形態において、コアは、空芯である。
図7は、一つの実施形態に従った、第３CMC746、フローティング電源722、およびデータ入力／出力隔離回路724を含む第２PCB 720、および、隔離回路を示している。第２PCB 720は、また、第１デカップリング・キャパシタ702、第２デカップリング・キャパシタ704、第３デカップリング・キャパシタ706、および第４デカップリング・キャパシタ708、並びに、第１インピーダンス整合抵抗器710aおよび第２インピーダンス整合抵抗器710bを含んでいる。第２PCB 720は、図1の第２PCB 120に対応し得る。
第２PCB 720は、図7の左側のアース基準回路と、図7の右側のフローティング・ハイサイド基準回路との間にガルバニ絶縁（galvanic isolation）を提供する。フローティング電源722は、例えば、関連技術の変圧器絶縁（transformer-isolated）電源を含み得る。データ入力／出力(I/O)隔離回路724は、例えば、アナログデバイスLTM2810を含み得る。
フローティング電源722は、アースグラウンドGndを参照する電源電圧VCCおよびVDDの形態で電力を受け取り、そして、フローティングハイサイドグラウンドGndHを参照して電源電圧VCCHおよびVDDHを生成するために、それらを使用することができる。
データI/O絶縁回路724は、アース基準ゲート信号VGに従って、差動HVゲート信号VHGおよびVHGbrを駆動することができる。また、データI/O絶縁回路724は、差動HV故障信号VHFおよびVHFbrに従って、アース基準故障信号VFbarを駆動することができる。
供給電圧VCCHおよびVDDH、フローティングハイサイドグラウンドGndH、および、差動HVゲート信号VHGおよびVHGbrは、第３CMC 746を通してケーブル740のツイスト対に供給され、差動HV故障信号VHFおよびVHFbrは、第３CMC 746を通してケーブル740から受信される。第１インピーダンス整合抵抗器710aおよび第２インピーダンス整合抵抗器710bは、差動HV故障信号VHFおよびVHFbrのインピーダンス整合を提供することができ、そして、それぞれ50オームの抵抗を有することができる。
第３CMC 746は、コアの周りに巻かれたツイストペアケーブル740に係る複数の巻線を含む。一つの実施形態において、コアは、低周波高透磁率フェライトコアである。別の実施形態において、コアは、空芯である。
図8は、一つの実施形態に従った、第１CMT842、第２CMT84４、および第３CMT846、並びに、ツイストペアケーブル840を示している。図8は、また、第２PCB 820およびパワーモジュール830を示している。上に列挙された図8の要素は、それぞれ、図1の第１CMT142、第２CMT144、および第３CMT146、ツイストペアケーブル140、第２PCB 120、および、パワーモジュール130に対応し得る。
図8は、また、アースに対する3個のCMCの寄生容量(PAC)、すなわち、第１CMC 842の第１PAC 802、第２CMC 844の第２PAC 804、および第３CMC 842の第３PAC 806を示している。CMCおよびそれぞれのPACは、以下に従って、それぞれの時定数で二極（dual poles）を生成する。
Figure 2022547129000002
 等式１
ここで、tTdelayは、CMCを通じた伝搬遅延、LTは、CMCの開回路インダクタンス、そして、Cは、アースに対するCMC寄生静電容量である。
従って、図8に関して、第１CMC 842は、PM 830の第１PAC 802に応じて第１遅延tT1delayをアースに対して生成するように動作し、第２CMC 844は、ケーブル840の第２PAC 804に応じて、第２遅延tT2delayをアースに対して生成するように動作し、そして、第３CMC 846は、第２PCB 820の第３PAC 806に応じて、第３遅延tT3delayをアースに対して生成するように動作する。CMTIノイズについて、これは、δV/δtノイズがPM 830から第２PCB 820に移動するのに要する全時間に影響する。これは、全ての二乗平均平方根遅延の合計の平方根である。
第１CMC 842が非常に広い帯域幅を有する非常に低い透磁率のコアを使用するように、コア材料が選択されると、次いで、非常に高い過渡電流および電圧は、潜在的に高いBおよびH場（field）を引き起こし、そうして、第１CMC 842の開回路インダクタンスLT3は、概ね1μHであってよく、そして、20ピコファラッド（pF）のPM 830の第１PAC 802に対して作用する。第２CMC 844は、中帯域幅コアを使用し、そうして、第２CMC 844の開回路インダクタンスLT2は、概ね100μHであってよく、そして、1メートルの長さのため、ケーブル840の第２PAC 804は、200pFであってよい。第３CMC 846は、低周波高透磁率コアを使用し、そうして、第３CMC 846の開回路インダクタンスLT3は、概ね10ミリヘンリー(mH)であってよく、第２PCB 820の第３PAC 80はが100pFである。以下の値を使用している。
Figure 2022547129000003
 等式２
Figure 2022547129000004
 等式３
Figure 2022547129000005
 等式４
ここで、C802、C804、およびC806は、第１PAC 802、第２PAC 804、および第３PAC 806それぞれのキャパシタンスである。従って、全コモンモード遅延は、以下のとおりである。
Figure 2022547129000006
 等式５
参考として、長さ約200cm(2メートル)Cat6ケーブルの遅延は、4.4ns*2=8.8nsに等しい。これは、コモンモードノイズがPM 830から第２PCB 820に戻るまでの時間の約1/50である。
図1のシステム100の実施形態は、ゲートドライバ132と一緒にパッケージングすることによって、駆動されるWBGパワーデバイス136(例えば、SiC MOSFET)のスイッチング挙動を改善する。このことは、ゲートドライバ132とWBGパワーデバイス136との間のより低いゲートソース（gate to source）インダクタンスを結果として生じ、関連する過電圧または偽の（spurious）ターンオンを伴うことなく、より高速なスイッチングを可能にする。
PM 130は、パワーSiC MOSFETといったパワーデバイス136および関連するコンポーネントを含み得る。高電流ゲートドライバ(例えば、IXYS IXD 614Aゲートドライバ)を、パワーデバイス136を含むDCB基板に直接的に取り付けられた第３PCB 132上に配置することは、パワーデバイスのゲートドライバ出力間の直列ゲートインダクタンスの大幅な低減を可能にするが、より重要なことは、それにより、不可避の寄生キャパシタンスおよびインダクタンスを識別し、決定し、考慮し、シミュレートし、そして、収容することができ、その結果、駆動パワーデバイス136について臨界減衰ステップ応答（critical damped step response）要求が達成されることである。市販のPCBドーターボードゲートドライバの最良直列インダクタンスは、PMまたは個別のSiC MOSFETについて、およそ20nHから100nH+までであり、SiC MOSFET PMへの入力は、6nH以上の寄生インダクタンスを有している。
これらの値は、ベンダーによって定義されず、または、特定されなくてよく、または、もし指定されていれば、今日のデバイス間および製造業者間の通常の変動は大きい。SiC MOSFETゲート酸化物の過剰応力（over stress）の結果としてキャプチャされ、または、公に提示された100%のゲート波形において、不可避の高速リンギング（ringing）が観測され、スイッチング性能を制限し、そして、結果として、フィールド信頼性の問題を生じている。
図4を参照すると、第３PCB 432は、ユニバーサルゲートドライバ増幅器(UGDA)を含み得る。PM 430内にUGDAを配置することは、PM 430の駆動を単純にして、駆動されるPMとコントローラとの間のスイッチングおよび通信フィードバックを著しく改善する。第１比較器454によって生成されたHV故障信号VHFbr出力は、図7に示されるように、故障信号VFbrとして第２PCB 720コントローラを介してコントローラにフィードバックされる。
図4における第１比較器454を通じた不飽和電圧VDSATからの伝搬遅延は、およそ10nsの単一の比較器遅延である。ケーブルに対する信号遅延は30cm毎におよそ1nsであるため、全ケーブル長がおよそ2mに設定される場合には、ケーブル配線の結果として、合計25ns以上ではない遅延が予想される。駆動されるPMからコントローラへの高速信号伝達は、高電力システム(例えば、165kWシステム)のための適応デッドタイム制御（adaptive dead time control）を可能にし、メイングリッドおよび他のアプリケーションについてパワーエレクトロニクスの制御および効率において著しい改善を提供している。
+/-1Aから+/-14Aまでの出力電流範囲を有するUGDAは、ゲート抵抗器、すなわち、図4の第７抵抗器422の抵抗値を変化させることによって、現在販売され、かつ、特定のパワーデバイスに適合されている大部分のSiC MOSFETをサポートする。実施形態において、UGDAのスイッチング周波数は、1kHzから200kHzの範囲であってよいが、実施形態は、それに限定されない。
一つの実施形態に従って、UGDAは、出力待ち時間（latency）に対して最小の入力を提供する。待ち時間は、市販のゲートドライバの裸（bare）のダイをパワーモジュール内の市販のSiC MOSFETとパッケージする実施形態において、ダイの形態で利用可能な最良の市販のゲートドライバに制限される。200KHzのスイッチング周波数における制限は、主に、結果としての出力待ち時間に対するゲートドライバ入力の逆数によって決定される。
一つの実施形態は、パワーデバイス436として3.3kV 50A SiC MOSFETを使用することができる。ワイヤボンドおよびトレースインダクタンス、層間PAC、およびSiC MOSFETモデルパラメータといった、UGDAおよびDCB外部寄生（external parasitic）は、全ての過渡シミュレーションについて使用することができる。電磁シミュレーションから抽出されたパラメータを使用することができる。従って、コンポーネント値を固定することができ、PM 430のためのコンポーネントを購入することができ、PM 430を組み立て、そして、モデルの実際の装置への適合および検証を保証するために試験することができる。そして、その後のPMを改良するために、改良されたモデルが使用され得る。調整を必要とし得るコンポーネントの例は、不飽和／過電流ブランキング時間、不飽和電圧閾値VDSTH、および、ゲートドライバ増幅器450の出力とパワーデバイス436のゲートとの間に結合された直列抵抗器422、を含む。
WBG Si、SiC、またはGaN MOSFETパワーデバイスのそれぞれに対して、現在の業界の慣行と同様に、UGDAのための異なる特定のコンポーネントが必要とされ得る。主にまたは完全にプログラム可能な外部パワーコンポーネントが、DCBに配置され得る。
一つの実施形態において、UGDAは、調節された中間電源を用いて+12Vから+30VまでのVddを収容し、そして、必要に応じて再び調節された中間（mid）電源を介して、-5Vから-10VまでのVddを収容することができる。UGDAは、チャージポンプ460を実装するために、市販の容量性チャージポンプIC(Maxim MAX889、または同等物、といったもの)を使用することができる。
一つの実施形態においては、正の電源電圧VDDHのみが、第２PCB 120上の市販の安定化電源によって供給される。25V/ns以下のCMTI δV/δtノイズ性能である高速で、低遅延のデジタルデータカプラを使用して、4kV交流（AC）への完全なガルバニック絶縁が提供され得る。17ns指定遅延のテキサスインスツルメンツ社から利用可能なもの、または、9ns指定遅延のMaximから利用可能なもの、といったものである。さらに、Analog Devices LTM2810は、7500Vの入力対出力（input to output）絶縁および50V/nsのCMTI δV/δt性能を有する電力を提供する、デジタルデータカプラであるが、その入力対出力待ち時間は100nsである。これらのδV/δt規格を有する市販の光カプラ（optocoupler）は、全て5V/nsを収容することが可能である。もしくは、テキサスインスツルメンツ社の容量性データカプラおよびアナログデバイス社のRFトランスフォーマー・データカプラといった、他のタイプの高電圧データカプラが使用され得る。従って、図1の第３CMC 146(または、図7の第３CMC 746)は、信号チェーン内のその点で予想される比較的良性（benign）のδV/δt CMTIノイズを最大限に利用するために、低周波高透磁率コア物質を有し得る。
図9は、一つの実施形態に従った、電源912およびコントローラ914を含む、第１PCB 910を示している。第１PCB 910、電源912、およびコントローラ914は、それぞれ、図1の第１PCB 110、電源112、およびコントローラ114に対応し得る。
電源912は、電源VBUSSからのエネルギーを使用して、電源電圧VCCおよびVDDを提供する。コントローラ914は、図4のPM 430といったパワーモジュール（PM）において生成されるHV故障信号VHFbrに対応する、ハードウェアまたはソフトウェアプログラム制御および故障信号VFBrに従って、ゲート信号VGを制御する。
コモンモード過渡イミュニティ(CMTI)の改善
最新のワイド・バンドギャップ半導体を使用する高速スイッチングシステムは、コモンモード過渡イミュニティ、200V/ns以上のCMTIを可能にするハイサイド絶縁ゲートドライバを必要とする。CMTI IPは、特別に構成されたケーブルを用いて巻かれた、特別に選択された磁気トロイドを使用する。CMTI、コモンモード過渡イミュニティ(Common Mode Transient Immunity)は、SiCまたはGaN、およびC(ダイヤモンド)といった、最新のワイド・バンドギャップ半導体によって生成される、非常に高いdV/dt、およそ200V/nsからおよそ1000V/nsまで、を取り込み、そして、δV/δtをより管理しやすいおよそ1V/nsから50V/nsへ低減する。最も単純な形態では、本発明は、ローパスフィルタである。しかしながら、通常の(非コモンモード)フィルタリングは、信号伝搬において許容できない遅延を生じさせ得る。従って、差動信号のためのコモンモードローパスフィルタ(コモンモードチョークといったもの)が使用され得る。
図10は、コモンモード(すなわち、非差動（non-differential）)によって見られるような、コモンモードチョーク(CMC)の簡略化された回路構成を示している。VHGND(t)は、ハイサイドパワーデバイスアウトプットのソースであり、そして、非常に高いδV/δtコモンモードステップの原点（origin）である。
VHGND(t)は、図1の第２PCB 120のデータアイソレータおよびフローティング電源GNDH回路に存在し得るような、CMCコモンモードインダクタンスLCMCを通過した後のハイサイドコモンモードステップである。
CMCコモンモードインダクタンスLCMCは、VHGND(t)とVGNDH(t)の間に配置されており、CMCとケーブルの浮遊容量（stray capacitance）CSTRYを伴う単純な2次の、2極ロールオフフィルタネットワークを形成する。
図11は、一つの実施形態における、電圧ステップに対する図10の回路の応答を示している。波形は、明確化のために簡略化されている。
第一に、直列出力抵抗が無視できるように、VCM(t)=VHGND(t)を生成するVHGND(t)ソースが低インピーダンスソースであると仮定する。第二に、CMCコモンモードインダクタンスLCMCおよび浮遊容量CSTRYのローパスネットワークを通過した後に生じているVHGND(t)は、減衰不足（underdamped）応答であり、そして、VHGND(t)における任意の負荷は最小であり、かつ、無視することができる。これらの仮定を用いて、LCMC=300μH、およびCSTRY=40pFを選択すると、基本的な2次応答は、図11のようにプロットされた解を有する。二極ロールオフ周波数frolloffを使用して、以下のように計算することができる。
Figure 2022547129000007
 等式６
その結果、1サイクルは1/frolloff=688nsを要する。
実用上、VGNDHの負荷は開回路である。しかしながら、レイアウトが悪く、かつ、電磁干渉、EMI実践であると、VGNDHにおける全てのものが自由空間に放射されるものと仮定され得る。自由空間の特性インピーダンスはZo=377オームである。α=1/(377・2・CSTRY)=66μsについての計算、および
Figure 2022547129000008
 =109.5nsである。109.5ns<<<66usなので、VGNDH(t)は、提供されるLCMCおよびCSTRYの値に基づいて、1.45MHzのロールオフ周波数frolloffを有する図11に示されるように、依然として非常に減衰不足の振動である。
図11に示される波形は、だいたい縮尺通りである。そこで、多くの数学を行うことなく、波形の最大勾配が35V/nsでグラフ的に測定される。35V/nsのコモンモード過渡イミュニティ、CMTI、は許容可能であり、そして、1000V/nsの初期値よりもはるかに低い。
確かに、フローティングゲートドライバと直列のインダクタを有することは、非常に重大な問題を有しており、その中でも、fRollOffに配置された共振極（resonant pole）のローパスフィルタリング作用は、図11に示されるように、だいたい
Figure 2022547129000009
 の時間遅延を引き起こす。従って、単純なインダクタの代わりに、値がLCMCであるインダクタンスを有するコモンモードチョーク（CMC）が、前述のように、そして、以下に図12－16で説明されるように使用される。
図12は、別の実施形態に従った、CMC 1242を示している。CMC 1242は、トロイダルコア1242C、および、シールドされたツイストペアケーブル1240の複数のターン1240Tを含み、ターン1242Cは、トロイダルコア1242Cの周りに巻かれている。
シールドされたツイストペアケーブル1240は、誘電体1206の内側に絶縁導体のツイストペア1204を備えている。誘電体は、金属フォイル、金属ワイヤ、または、それらの組み合わせで作ることができる、ファラデーシールド1202内に封入されている。
図13は、図12のCMC 1242の簡略化された回路を示している。図12に示されるように、この実施例において、ツイストペア1204の導体は、それぞれ、入力ゲート信号VGHおよび入力グラウンドGNDHを受信し得る。これらは、CMC 1242を通過した後に、それぞれ、出力ゲート信号VHGおよび出力グラウンドHGNDとなる。さらに、ファラデーシールド1202は、CMC 1242の１つ(ただし、唯一の)サイドにおいてアースされている。
名前が暗示するように、CMC 1242は、CMC 1242のLCMCの誘導効果が差動信号について相殺（cancel）するように、チョークの2個の端子間において等しいが反対の信号を生成する。ツイストペア1204上の信号については、入力ゲート信号VGHと入力グラウンドGNDHとの間に存在する差動信号のみが、出力ゲート信号VHGと出力グラウンドHGNDに移転される。指定された長さのケーブル内の信号の有限速度（finite velocity）の結果として可能な信号待ち時間は、約3ns/mである。SGNDは、VHGサイドに存在する非常に高δV/δtを防止し、かつ、バイパスするためのファラデーシールド接続であり、そうして、VGHサイドに容量的に結合するのではなく、代わりに、システムのアースに対して直接的に結合する。
図12のCMC 1242は、トロイダルコアに基づいているが、フラットな、パワーモジュールにより適した「パンケーキ（“pancake”）」チョークといった他の構造が存在する。内側および外側の絶縁厚さは、予想される動作電圧に対して、必要に応じて調整することができる。
図14は、電力供給のための複数の絶縁導体、アースのための複数の裸の（bare）導体、および、差動データシンボルのための複数のツイストペア(導体1404として集合的に示される)を有するケーブル1440を受け入れるように設計された、CMC 1442の一つの実施形態を示している。導体1404に加えて、ケーブル1440は、誘電体1406、および、図12のケーブル1240について説明したようなファラデーシールド1402を含んでいる。CMC 1442は、トロイダルコア1442Cの周りに巻かれたケーブル1440に係る複数の巻線1440Tを備える。
図15は、CMC 1442の回路図を示している。CMC 1442において、動力用ワイヤの2セット、および、2個のツイストペアがGNDHサイドとHGNDサイドとの間に接続されている。図15の顕著な特徴は、図13の説明から推論することができるので、図15のさらなる説明は、簡潔さのために省略される。
図16は、別の実施形態に従った、CMC 1642を示している。CMC 1642は、１つ以上のツイストペアを含むケーブル1640を受け入れている。それは、実施形態において、上述のケーブル340、440、640、1240、または1440のうちの１つであってよい。CMC 1642は、例えば、ナイロン、ポリエステル、エポキシ、またはフェノールから作成され得る、非磁性ボビン1642Cの周りに巻き付けられたケーブル1640に係る複数の巻線1640Tを含む。一つの実施形態において、CMC 1642は、ボビン1642Cを含まず、そして、複数の巻線1640Tは、代わりに、接着剤、ポッティングコンパウンド、タイ(「結束バンド（zip ties）」など)、等によって適所に保持されている。
CMC 1642は、磁気コアを使用しない空芯（air-core）CMCである。従って、CMC 1642は、磁気コアを使用するCMCが飽和し得る状況において有用であり得る。必要なインダクタンスLCMCを達成するために、CMC 1642は、複数の巻線1640T内に2メートル以上のケーブル1640を含んでよい。
図17は、別の実施形態に従った、CMC 1742を示している。この場合に、ケーブルコモンモードチョークとしてのCMC 1742は、ファラデーシールドのための全体的な編組（braided）外側シールドを有する、単一シールドのツイストワイヤペアケーブルにおけるトロイドを使用し、GNDHをHGNDに接続している。CMC 1742は、トロイダルコア1742C、および、シールドされたツイストペアケーブル1740に係る複数の巻線1740Tを含み、巻線1742Cは、トロイダルコア1742Cの周りに巻かれている。
シールドされたツイストペアケーブル1740は、誘電体1706の内側に絶縁導体のツイストペア1704を備える。誘電体は、ファラデーシールド1702内に封入されており、それは、金属フォイル、金属ワイヤ、または、それらの組み合わせで作ることができる。
図18は、図17のCMC 1742の簡略化された回路を示している。図17に示されるように、この実施例において、ツイストペア1704の導体は、それぞれ、入力ゲート信号VGH、その相補的なVGHbr、および、入力グラウンドGNDHを受信し得る。これらは、CMC 1742を通過した後に、それぞれ、出力ゲート信号VHG、VHGbr、および出力グラウンドHGNDとなる。さらに、ここでは、それぞれのツイストワイヤペアを取り囲む完全導電性フォイルラップシールドと一緒にCAT7ケーブルの編組外側シールドが、アースからはガルバニック（galvanically）絶縁されているが、静かで、10V/ns未満の低CMTI環境である、ファラデーシールド1702を形成する。一つの実施形態において、このケーブルの他方のサイドは、CMC 1742におけるようにCAT7ケーブルを使用して構成された図1の第１CMT 142を通過することによって、または、ファラデーシールド無しのCAT6ケーブルによって、第１HGndとなる。
名前が暗示するように、CMC 1742は、CMC 1742のLCMCの誘導効果が、これらのツイストワイヤペア内に含まれる差動信号について、GNDHサイドからHGNDサイドへ効果的に相殺されるように、このチョーク内に含まれる2個のツイストワイヤ導体間において等しいが反対の信号を生成する。ツイストペア1704上の信号については、入力VGHとVGHbrとの間に存在する差動信号のみが、VGHおよびVGHbrとして出力に転送される。指定された長さのケーブル内の信号の有限速度の結果として可能な信号待ち時間は、約3ns/mである。図18において、左のGNDHは、図17の編組シールドであり、ファラデーシールドとして機能し、右のHGNDは、右のVHGおよびVHGbrサイドに存在する非常に高コモンモードδV/δtのアースへの直接的な、ただしファラデーシールドまたはHGNDのみへの容量結合を最小限にする。同様にして、VGHおよびVGHbrの直接的な結合は、アースすることができないが、代わりに、これらの信号は、ファラデーシールドまたはシステムグラウンドGNDHに直接的にしか結合されない。このようにして、図17および図18のファラデーシールドは、右におけるVHGおよびVHGbr、左におけるVGHおよびVGHbrの差異的性質を保持するように働く。
図17におけるCMC 1742は、トロイダルコアに基づいているが、フラットな、パワーモジュールにより適した「パンケーキ」チョークといった他の構造が存在する。内側および外側の絶縁厚さは、予想される動作電圧に対して、必要に応じて調整することができる。
図19は、ファラデーシールドとしての全体的なシールドを伴うCat7ケーブルにおけるトロイドを使用し、GNDHをHGNDに接続しているケーブルコモンモードチョークである、CMC 1942の実施形態を示している。CMC 1942は、非シールドCAT6ケーブルに対してCAT7ケーブルを使用し、ケーブルは、差動データシンボル(導体1904として一括して示される)のために複数のツイストペアを有するケーブル1940を受け入れるように設計されている。導体1904に加えて、ケーブル1940は、誘電体1906、および、図17のケーブル1240について説明したようなファラデーシールド1902を含む。CMC 1942は、トロイダルコア1942Cの周りに巻かれたケーブル1940に係る複数の巻線1940Tを含んでいる。
図20は、CAT7ケーブルを用いたCMC 1942の回路図を示している。CMC 1942において、ワイヤの２つのセットが左から右へ電力を供給する。VCCHからVHCCへ、および、VDDHからVHDDへ、そして、それぞれの２つのツイストペアのGNDHおよびHGNDである。図20の顕著な特徴は、図17および18の説明から推論されことができるで、図20のさらなる説明は、簡潔さのために省略される。
実施形態の詳細な説明が、添付の図面と共に以下に提供される。この開示の範囲は、請求項の範囲によってのみ限定されるものであり、そして、多数の代替、修正、および均等物を含む。様々なプロセスのステップが所与の順序で示されているが、実施形態は、必ずしもリストされた順序で実行されることに限定されない。いくつかの実施形態において、所定の動作は、記載された順序以外の順序で同時に実施されてよく、または、全く実施されなくてもよい。
多数の具体的な詳細が、以下の説明に記載されている。これらの詳細は、特定の例として、本開示の範囲の完全な理解を促進するために提供されており、そして、実施形態は、これらの特定の詳細のいくつか無しに、請求項に従って実施され得る。従って、この開示の特定の実施形態は、例示的なものであり、かつ、排他的または限定的であることを意図したものではない。明確化のために、本開示に関連する技術分野において知られている技術的資料は、不必要に不明瞭にならないように詳細には説明されない。
本開示の態様が、実施例として提案される特定の実施形態と関連して説明されてきた。ここにおいて明らかにされた実施形態に対する多数の代替、修正、および変形は、以下に記載される請求項の範囲から逸脱することなく行うことができる。例えば、パワーデバイスは、フロントサイドにおける厚さが異なる１つの金属パターンと、バックサイドにおける厚さが異なる別の金属パターンとを有し、両方のサイドから寿命制御処理が実行されること可能にする。従って、ここにおいて記載の実施形態は、例示的なものであり、かつ、限定的なものではない。

Claims (20)

  1. 導体の１つ以上のツイストペアを含むケーブルと、
    前記ケーブルに係る第１複数の巻線を備える第１コモンモードチョーク（ＣＭＣ）と、
    を含む、過渡ノイズ低減フィルタ。
  2. 前記導体の１つ以上のツイストペアのそれぞれは、前記ツイストペアの第１導体においてデータ信号を搬送し、かつ、前記ツイストペアの第２導体はアースされている、
    請求項１に記載の過渡ノイズ低減フィルタ。
  3. 前記ケーブルは、米国規格協会／電気通信産業協会規格ANSI/TIA-568カテゴリ６、６Ａ、７、または８ケーブルである、
    請求項１に記載の過渡ノイズ低減フィルタ。
  4. 前記ケーブルは、前記導体の１つ以上のツイストペアの周囲にファラデーシールドを含む、
    請求項１に記載の過渡ノイズ低減フィルタ。
  5. 前記第１ＣＭＣは、さらに、磁気コアを含み、かつ、
    前記ケーブルに係る複数の巻線は、前記磁気コアの周りに巻かれている、
    請求項１に記載の過渡ノイズ低減フィルタ。
  6. 前記磁気コアは、高周波低透磁率フェライトコアである、
    請求項５に記載の過渡ノイズ低減フィルタ。
  7. 前記第１ＣＭＣは、空芯ＣＭＣである、
    請求項１に記載の過渡ノイズ低減フィルタ。
  8. 前記ケーブルに係る第２複数の巻線を備える第２ＣＭＣを、
    さらに含む、
    請求項１に記載の過渡ノイズ低減フィルタ。
  9. 前記ケーブルに係る前記第１複数の巻線と前記第２複数の巻線との間の部分は、１メートル以上の長さである、
    請求項８に記載の過渡ノイズ低減フィルタ。
  10. 前記第１ＣＭＣは、さらに、磁気コアを含み、かつ、
    前記ケーブルに係る複数の巻線は、前記磁気コアの周りに巻かれている、
    請求項８に記載の過渡ノイズ低減フィルタ。
  11. 前記磁気コアは、低周波高透磁率フェライトコアである、
    請求項１０に記載の過渡ノイズ低減フィルタ。
  12. 前記ケーブルに係る第２複数の巻線を備える第３ＣＭＣを、
    さらに含む、
    請求項８に記載の過渡ノイズ低減フィルタ。
  13. 前記ケーブルは、電力および少なくとも１つの信号をパワーモジュールに供給し、
    前記パワーモジュールは、
    高速半導体パワースイッチと、
    前記パワースイッチ内の過電流、短絡、または不飽和状態を検出し、かつ、それに応答して、１マイクロ秒未満で前記パワースイッチについてシャットダウンサイクルを開始する、ように構成されている、保護回路と、
    を含む、
    請求項１に記載の過渡ノイズ低減フィルタ。
  14. 前記ケーブルは、電力および少なくとも１つの信号をパワーモジュールに供給し、
    前記パワーモジュールは、
    高速半導体パワースイッチと、
    前記パワースイッチの過電圧またはアバランシェ故障を検出し、かつ、それに応答して、１０ナノ秒未満で前記パワースイッチをターンオンする、ように構成されている、保護回路と、
    を含む、
    請求項１に記載の過渡ノイズ低減フィルタ。
  15. 前記ケーブルは、電力および少なくとも１つの信号を電子モジュールに供給し、
    パワーモジュールは、モジュールにおいて発生するコモンモード電磁干渉の存在下でマイクロボルトまたはミリボルトの精度が可能な感知回路を備える、
    請求項１に記載の過渡ノイズ低減フィルタ。
  16. 導体のツイストペアを含むケーブルにおける過渡ノイズ低減を提供する方法であって、
    前記ケーブルに係る第１複数の巻線を形成することにより、第１コモンモードチョーク（ＣＭＣ）を提供するステップ、
    を含む、方法。
  17. 前記ケーブルに係る第１複数の巻線を形成することは、前記ケーブルに係る第１複数の巻線を磁気コアの周りに形成すること、を含む、
    請求項１６に記載の方法。
  18. 前記ケーブルに係る第１複数の巻線を形成することは、前記ケーブルに係る第１複数の巻線を非磁性のコアの周りに形成すること、を含む、
    請求項１６に記載の方法。
  19. 前記方法は、さらに、
    第１コアの周りに前記ケーブルに係る第１複数の巻線を形成することによって、前記ケーブルに係る第１複数の巻線を形成するステップと、
    第２コアの周りに前記ケーブルに係る第２複数の巻線を形成することによって、第２ＣＭＣを提供するステップと、
    前記第１コアは、前記第２コアとは異なる透磁率、前記第２コアとは異なる帯域幅、または、その両方を有する、
    請求項１６に記載の方法。
  20. 前記導体のツイストペアは、差動信号を通信するために使用され、かつ、
    前記過渡ノイズ低減は、前記差動信号に対して提供される、
    請求項１６に記載の方法。
JP2022515007A 2019-09-06 2020-09-08 過渡ノイズ低減フィルタリングシステム Pending JP2022547129A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962897085P 2019-09-06 2019-09-06
US62/897,085 2019-09-06
PCT/US2020/049760 WO2021046543A1 (en) 2019-09-06 2020-09-08 Transient noise reduction filtering system

Publications (1)

Publication Number Publication Date
JP2022547129A true JP2022547129A (ja) 2022-11-10

Family

ID=74851214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022515007A Pending JP2022547129A (ja) 2019-09-06 2020-09-08 過渡ノイズ低減フィルタリングシステム

Country Status (6)

Country Link
US (1) US11689170B2 (ja)
EP (1) EP4026149A4 (ja)
JP (1) JP2022547129A (ja)
CN (1) CN114586247A (ja)
CA (1) CA3153315A1 (ja)
WO (1) WO2021046543A1 (ja)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751607A (en) * 1986-08-11 1988-06-14 American Telephone And Telegraph Company Communication line transient protection
US6150896A (en) * 1994-12-19 2000-11-21 Bh Electronics, Inc. Coupling device connecting an unbalanced signal line to a balanced signal line
US5495212A (en) * 1994-12-19 1996-02-27 Bh Electronics, Inc. Coupling device connecting an unbalanced signal line to a balanced signal line
US5971813A (en) 1998-04-01 1999-10-26 Regal Electronics, Inc. RJ-45 modular connector with microwave-transmission-line integrated signal conditioning for high speed networks
US7075414B2 (en) * 2003-05-13 2006-07-11 Current Technologies, Llc Device and method for communicating data signals through multiple power line conductors
US20070257759A1 (en) * 2005-11-04 2007-11-08 Delta Electronics, Inc. Noise filter and manufacturing method thereof
WO2009046762A1 (en) * 2007-10-10 2009-04-16 Schaffner Emv Ag Emc filter
JP2011004119A (ja) 2009-06-18 2011-01-06 Nippon Telegr & Teleph Corp <Ntt> 減結合回路
CN201656765U (zh) * 2010-02-12 2010-11-24 Emif科技有限公司 一种emi滤波器
CN102446616B (zh) * 2010-10-14 2016-03-23 富士康(昆山)电脑接插件有限公司 滤波电路及具有该滤波电路的电连接器
CN202275686U (zh) * 2011-09-21 2012-06-13 中国长城计算机深圳股份有限公司 一种共模电感、共模滤波器及开关电源电磁兼容电路
CN202282235U (zh) * 2011-11-10 2012-06-20 四川长虹电器股份有限公司 等离子电视机以太网耦合变压器
CN202798610U (zh) * 2012-08-02 2013-03-13 富士康(昆山)电脑接插件有限公司 滤波电路及运用滤波电路的电连接器
GB201301489D0 (en) * 2013-01-28 2013-03-13 Adder Tech Ltd Digital video and data transmission
US10060965B1 (en) * 2014-09-18 2018-08-28 Sifos Technologies, Inc. Method and apparatus for evaluating Ethernet powered devices
US20160380425A1 (en) * 2015-06-26 2016-12-29 Sunpower Corporation Snubber circuit, power converter and methods of operating the same
CN204808998U (zh) * 2015-07-13 2015-11-25 深圳市创利电子有限公司 一种共模扼流圈、滤波电路以及抗电磁干扰的电源滤波器
US10205539B2 (en) 2015-12-23 2019-02-12 Avago Technologies International Sales Pte. Limited Magnetic circuit for high speed automotive ethernet over UTP channels
CN108778089B (zh) * 2016-02-01 2021-07-20 直观外科手术操作公司 使用共模扼流圈减少内窥镜高频泄露电流
US10374572B2 (en) * 2016-10-14 2019-08-06 John Gordon Ramsey Radiofrequency filter with improved attenuation of common mode signals
US10404502B2 (en) * 2017-03-01 2019-09-03 Linear Technology Llc Common mode noise attenuation techniques for twisted wire pair
US10504647B2 (en) * 2017-04-03 2019-12-10 Bel Fuse (Macao Commercial Off Magnetic transformer having increased bandwidth for high speed data communications
JP6743838B2 (ja) * 2018-03-03 2020-08-19 株式会社村田製作所 コモンモードチョークコイル

Also Published As

Publication number Publication date
US20210075388A1 (en) 2021-03-11
WO2021046543A1 (en) 2021-03-11
EP4026149A1 (en) 2022-07-13
EP4026149A4 (en) 2024-03-13
CN114586247A (zh) 2022-06-03
CA3153315A1 (en) 2021-03-11
US11689170B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
Wang et al. Design of a high-bandwidth Rogowski current sensor for gate-drive shortcircuit protection of 1.7 kV SiC MOSFET power modules
CN109713916A (zh) 通过控制信号放大控硅整流器动态触发和关断
US9112351B2 (en) Electrostatic discharge circuit
Meiguni et al. Transient analysis of ESD protection circuits for high-speed ICs
Dimarino et al. A wire-bond-less 10 kV SiC MOSFET power module with reduced common-mode noise and electric field
CN104466935B (zh) 对系统级脉冲的第一峰鲁棒的big‑fetesd保护
US9806602B2 (en) Radio frequency interference suppression circuit
JP6611999B1 (ja) 空気調和機
CN111697933A (zh) 栅极路径中具有扼流圈的并联功率半导体
Vrankovic et al. Novel double clamp methodology to reduce shielded cable radiated emissions initiated by electronic device switching
CN110034547A (zh) 芯片保护电路
US11689170B2 (en) Transient noise reduction filtering system
Jiang Fast high voltage switching using stacked MOSFETs
JP5581556B2 (ja) サージ電圧制限装置
CN114747109B (zh) 一种esd保护电路
Keel et al. CDM-reliable T-coil techniques for a 25-Gb/s wireline receiver front-end
KR100793148B1 (ko) 차동구조로 된 고주파 회로의 정전기 방지회로
Yang et al. Research on SiP signal integrity based on Ansys SIwave in wearable medical systems
Cottet et al. Numerical simulations for electromagnetic power module design
CN102543995B (zh) 负电源集成电路的静电放电保护电路
Hochberg A high-voltage pulsed power modulator for fast-rising arbitrary waveforms
US20240170205A1 (en) Micro-transformer for isolators
Sinha et al. Double-Sided Integrated GaN Power Module with Double Pulse Test (DPT) Verification
Jang et al. Theoretical and experimental analysis of a venting clip to reduce stray inductance in high‐power conversion applications
Zhecheva et al. Simulating Integrated Circuit Immunity to Powerful Conducted Emissions in Circuits with Single Modal Reservation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230905