JP2022541841A - 電力コンバータに対するブーストバック保護 - Google Patents

電力コンバータに対するブーストバック保護 Download PDF

Info

Publication number
JP2022541841A
JP2022541841A JP2022504498A JP2022504498A JP2022541841A JP 2022541841 A JP2022541841 A JP 2022541841A JP 2022504498 A JP2022504498 A JP 2022504498A JP 2022504498 A JP2022504498 A JP 2022504498A JP 2022541841 A JP2022541841 A JP 2022541841A
Authority
JP
Japan
Prior art keywords
node
voltage
coupled
input
blocking transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022504498A
Other languages
English (en)
Other versions
JPWO2021016157A5 (ja
Inventor
ジェームズ ウォーマック オースティン
クオック ホーン シウ
ラザロ オーランド
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
日本テキサス・インスツルメンツ合同会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド, 日本テキサス・インスツルメンツ合同会社 filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2022541841A publication Critical patent/JP2022541841A/ja
Publication of JPWO2021016157A5 publication Critical patent/JPWO2021016157A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/20—Charging or discharging characterised by the power electronics converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

説明される例において、デバイス（１００）が、第１のノードに結合される入力と、バッテリ（１１２）に結合するように適合された出力端子に結合される出力とを有する電力コンバータ（１１０）を含む。ブロッキングトランジスタ（１０６）が、第２のノードと第１のノードとの間に結合される。レギュレータ（１１４）が、第１のノード及び第２のノードに結合される入力と、ブロッキングトランジスタ（１０６）の制御ノードに結合される出力とを有する。レギュレータ（１１４）は、ブロッキングトランジスタ（１０６）を制御して、第１のノードにおける電圧及び第２のノードにおける電圧に基づいて、ブロッキングトランジスタ（１０６）両端間の電圧降下を調整し、第１のノードにおける電圧が第２のノードにおける電圧を少なくとも閾値だけ超えることに応答してブロッキングトランジスタ（１０６）をオフにし、出力端子から第２のノードに流れるブーストバック電流を遮断するように構成される。

Description

本願は、全般的に、電子回路要素に関し、特に、電力コンバータにおけるブーストバックの低減に関する。
直流の電源を或る電圧レベルから別の電圧レベルに変換するために、種々のタイプの電力コンバータが設計され得る。一例として、降圧コンバータが、キャパシタ及び／又はインダクタ等の１つ又は複数の記憶素子に対して、入力電圧を降下させて対応する出力電圧を提供するように構成されるトランジスタを典型的に含むスイッチモード電源の１つの種類である。降圧コンバータの一般的な応用例はバッテリチャージャである。例えば、バッテリチャージャは、強制的に電流をバッテリに通すことによって、バッテリにエネルギーを投入するように構成される。通常動作の場合、同期降圧コンバータが、入力から電流を引き出し、出力から電流を押し出す。幾つかの応用例において、その周波数応答及び設計簡素化のために、強制連続導通モード（ＣＣＭ）動作が望ましい。しかしながら、このモードでは、コントローラが逆（負）方向の電流を要求し得る。負方向の電流は、ブーストバックと呼ばれ、概して降圧型レギュレータにおいては望ましくない。
例として、ブーストバックは、調整されたブーストバックと調整されていないブーストバックの２つの一般的なタイプに分類され得る。調整されたブーストバック状態は、コンバータが負電流を要求し、安定した調整ポイントを発見することができるときに発生する。調整されていないブーストバックは、コンバータが負電流を要求するが、安定した動作ポイントに達することができないときに発生する。この状態は、コンバータの入力上で制御されていない電圧及び／又は電流の暴走を引き起こし得、デバイス又はシステムの他の構成要素に損傷を与え得る。調整されていないブーストバックの要因となることが最も多いコンバータにおける調整ループは出力電圧調整及び温度調整である。温度調整について、周囲温度が目標接合部調整ポイントを超える場合、この調整ループは、出力電流をゼロ未満に駆動し、電流をより低く（より負に）駆動し続ける。この状態は正のフィードバック状態であり、コンバータが追い出す負電流が多くなると、デバイスが発散する熱が多くなるため、望ましくない。
第１の例において、デバイスが、第１のノードに結合される入力とバッテリに結合されるように適合された出力端子に結合される出力とを有する、電力コンバータを含む。ブロッキングトランジスタが、第２のノードと第１のノードとの間に結合される。レギュレータが、第１のノード及び第２のノードに結合される入力と、ブロッキングトランジスタの制御ノードに結合される出力とを有する。レギュレータは、ブロッキングトランジスタを制御して、第１のノードと第２のノードとの間の電圧に基づいてブロッキングトランジスタ両端間の電圧降下を調整し、第１のノードにおける電圧が第２のノードにおける電圧を閾値だけ超えることに応答してブロッキングトランジスタをオフにし、出力端子から第２のノードに流れるブーストバック電流を遮断するように、構成される。
別の例において、システムが、１つ又は複数の制御信号に応答して、及び第１のノードにおける電圧に基づいて、チャージ電流を出力端子に提供するように構成された電力コンバータを含む。ブロッキングトランジスタが、第２のノードと電力コンバータの入力ノードとの間に結合される。レギュレータが、第１のノードにおける電圧及び第２のノードにおける電圧に基づいてブロッキングトランジスタ両端間の電圧降下を調整するように構成され、またレギュレータは、第１のノードにおける電圧が第２のノードにおける電圧を閾値だけ超えることに応答して、出力端子から第２のノードへの電流がブロッキングトランジスタによって遮断されるように、ブロッキングトランジスタをオフにするように構成される。入力検出器が、ブロッキングトランジスタがオフにされたことに応答して第２のノードを放電するように構成される。ブーストバック検出器が、電力コンバータのブーストバック状態の検出に応答して電力コンバータをオフにするように構成される。
また更に別の例において、或る方法が、第１のノードにおける電圧及び制御信号に基づいて、バッテリに結合されるように適合された出力端子へのチャージ電流を制御することを含む。この方法はまた、第２のノードと第１のノードとの間に結合されたブロッキングトランジスタ両端間の電圧を基準電圧に基づいて調整することを含む。この方法はまた、第１のノードにおける電圧が第２のノードにおける電圧を超えたことを検出することに応答して、ブロッキングトランジスタをオフにし、第２のノードを放電することを含む。
ブーストバック保護を含むバッテリを充電するためのシステムの例の図である。
双方向電力コンバータの図である。
一方向電力コンバータの図である。
バッテリを充電するための電力コンバータの例の図である。
バッテリを充電するための典型的なシステムの例の図である。
ブーストバック保護を含む一方向電力コンバータの図である。
出力においてブーストバックを防止する手段を備える典型的な電力コンバータのブロック図である。
ブーストバック保護を含むバッテリを充電するための電力コンバータシステムの別の例の図である。
図８のシステムの信号を時間の関数としてプロットするグラフである。
時間の関数として、調整されていないブーストバック状態を検出するための信号をプロットするグラフである。
ブーストバック保護を提供するための例示の方法を示すフローチャートである。
本開示は、降圧コンバータ（例えば、強制連続導通モード（ＣＣＭ）降圧コンバータ）等の電力コンバータにおいて、ブーストバックを低減するためのシステム及び回路に関する。本明細書に開示される例において、システム及び方法が、バッテリチャージャ内に実装される電力コンバータの文脈において説明されているが、本明細書に開示されるシステム及び回路は、電力コンバータの他の応用例におけるブーストバックを低減するために用いることもできる。
一例として、電力コンバータが、第１のノードに結合される入力を有する。入力電圧を提供するための電源が結合されている第１のノードと第２のノードとの間にブロッキングトランジスタが結合される。レギュレータが、ブロッキングトランジスタ両端間の電圧降下を調整して、第１のノードにおいて電力コンバータの入力に提供される電圧及び電流を制御するように構成される。例えば、レギュレータは、ブロッキングトランジスタを制御して、電源からの入力電圧と電力コンバータの入力における電圧との比較に基づいて、ブロッキングトランジスタ両端間の電圧を調整するように構成される。入力検出器が、ブロッキングトランジスタがオフにされたことを検出することに応答して、第２のノードを放電するように構成される。ブーストバック検出器が、電源からの入力電圧と電力コンバータの入力における第１のノードにおける電圧とに基づいて障害信号を生成するように構成される。例えば、電力コンバータは、障害信号に応答してオフにされ得る。また／或いは、第１のノードは障害信号に応答して放電され得る。
ブロッキングトランジスタは、電力コンバータの入力における電圧が電源からの入力電圧を超えるときに生じ得るブーストバックに対し、システムが監視及び保護することを可能にする。レギュレータは更に、ブロッキングトランジスタ両端間の電圧降下が小さな電圧（例えば、約２０ｍＶ等、１００ｍＶ未満）になるように調整すること等によって、ブロッキングトランジスタを理想ダイオードとして動作させる。これによって、ｐｎ接合ダイオードによって達成され得るよりも高い総電力効率を可能にする。例えば、ブロッキングトランジスタをこのように制御するために、レギュレータを実装することによって、レギュレータは、（例えば、ＡＣ電源が抜けている又は切断されていることに応答して）入力電圧が除去されたとき等のブーストバックの間にブロッキングトランジスタを迅速にオフにし得る。また、ブーストバック保護は電源入力において実装されるので、電力コンバータの電力段内とは対照的に、このアプローチは、ブーストバックを低減するために低側ＦＥＴを制御する電力コンバータにおいて生じ易い不連続導通を補償するための付加的な回路要素を必要とせずに、実装され得る。例えば、既存の設計の中には、ブーストバック状態を低減するために低側ＦＥＴをオフにするものもあるが、その結果、不連続導通モードに入り、出力においてリップルが増加し、そのため、そのような望ましくない結果を低減し、その種々の動作モード全体で全ての調整ループの安定性を確実にするために複雑性を増すことになり得る
図１は、バッテリ１１２を充電するための電力コンバータ１１０を含むシステム１００のブロック図を示す。システム１００は、制御信号が負のＩチャージ電流を示している場合に発生し得るブーストバックを低減（又は遮断）するように構成される。本明細書に記載されるように、ブーストバックは、逆電流が電力コンバータの出力（例えば、バッテリ端子に結合されている）から流れ、バッテリ１１２からシステム１００への望ましくない電力供給を防止するときの状態に対応する。幾つかの例では、バッテリ電圧が１０４における入力電圧を超えると、ブーストバックが生じ得る。他の例では、バッテリ電圧が入力電圧未満であるが負の方向に電力供給を得るようにブーストされると、ブーストバックが生じ得る。
幾つかの例において、システム１００は、バッテリチャージャを表す。システム１００又はその一部は、集積回路（ＩＣ）チップとして、又は回路ボード上に搭載され連係して動作する複数のＩＣチップ（例えば、マルチチップモジュール）として実装され得る。一例として、システム１００は、スマートフォン、ノートブック、又はラップトップコンピュータ、モノのインターネット（ＩｏＴ）デバイス等のモバイルデバイス上に実装される。しかしながら、システム１００は、代替的に、バッテリ１１２を充電するために構成される降圧コンバータ等の任意の電力コンバータシステムにおいて利用可能である。
システム１００は、本明細書においてバス電圧ノード１０４として説明されるもの等、ノード上にバス電圧ＶＢＵＳを生成する電源１０２を含む。バス電圧ノード１０４は、システム１００の電圧レール（又は電力バス）を表す。バス電圧ノード１０４は、バス電圧ＶＢＵＳをブロッキングトランジスタ１０６の入力ノード（例えば、ソース）に提供するように結合される。
例えば、ブロッキングトランジスタ１０６は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として実装される。図示された例において、ブロッキングトランジスタは、ｎチャネルエンハンスメントモードＭＯＳＦＥＴ（ＮＭＯＳ）として示される。しかしながら、他の例において、ｐチャネルエンハンスメントモードＭＯＳＦＥＴ（ＰＭＯＳ）等の他のタイプのトランジスタが、ブロッキングトランジスタ１０６として用いられ得る。また、他の例において、ＩＩＩ－Ｖ族トランジスタ（例えば、窒化ガリウム（ＧａＮ）トランジスタとして）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、及び炭化ケイ素（ＳｉＣ）トランジスタ等の、異なるタイプのトランジスタが用いられ得る。バス電圧ノード１０４は、ブロッキングトランジスタ１０６の入力ノード（例えば、ソース）に結合される。ブロッキングトランジスタ１０６の出力ノード（例えば、ドレイン）は、電力コンバータ１１０の入力電力ノード１０８に結合される。この例において、入力電力ノード１０８における電圧は、コンバータ入力電圧（ＰＭＩＤ）と呼ばれる。
電力コンバータ１１０は、入力電圧ＰＭＩＤを変換して、出力端子においてチャージ電流ＩＣＨＡＲＧＥを提供する対応する出力電圧を提供するように構成される。例えば、バッテリ１１２は、コンバータ入力電圧ＰＭＩＤ、及び電力コンバータ１１０への入力である制御信号ＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳに基づいて、バッテリを充電するためのチャージ電流ＩＣＨＡＲＧＥを生成するように構成され得る。
一例として、ＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳは、外部ソース及び／又はセンサによって提供されるデータに基づいて変化する。制御信号ＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳを提供する外部ソース及び／又はセンサは、システム１００の温度、バッテリ１１２の温度、バッテリ１１２に対する入力電流、バッテリ１１２への出力電流、バッテリ１１２に対する入力電圧、及びバッテリ１１２に対する出力電圧を含み得る。他のタイプのＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳは、バッテリ１１２の充電を制御するためのそれぞれの調整ループの一部として提供され得る。バッテリを充電するために提供される電流信号におけるスイッチング及びその他のノイズを低減するために、電力コンバータ１１０の出力とバッテリ１１２との間にフィルタ要素（図示されない）が提供され得る。
レギュレータ１１４が、ブロッキングトランジスタ１０６の制御ノード（例えば、ゲート）に結合される。レギュレータ１１４はまた、電力コンバータ１１０のバス電圧ノード１０４及び入力電力ノード１０８に結合される。レギュレータ１１４は、ブロッキングトランジスタ１０６両端間の電圧を調整するように構成される。例えば、レギュレータ１１４は、バス電圧ノード１０４におけるバス電圧ＶＢＵＳと入力電力ノード１０８におけるコンバータ入力電圧ＰＭＩＤとの間の電位差に対応して、ブロッキングトランジスタ１０６両端間の電圧を調整するために、制御電圧をブロッキングトランジスタ１０６の制御ノード（例えば、ゲート）に印加するように構成される。一例において、レギュレータ１１４は、ブロッキングトランジスタ１０６両端間の電圧降下を小さな電圧（例えば、１０ｍＶ又は４ｍＶ等、１００ｍＶ未満）に調整するように構成される。レギュレータ１１４はまた、ＰＭＩＤが、ＶＢＵＳを電圧閾値だけ超えたことに応答してブロッキングトランジスタ１０６をオフにし（例えば、カットオフ領域において動作する）、その結果、ブロッキングトランジスタが、ブーストバック状態の間に、バッテリ１１２からバス電圧ノード１０４に逆電流が流れるのを遮断するように、構成される。
入力検出器１１６が、バス電圧ノード１０４及びブロッキングトランジスタ１０６の制御ノードに結合される。入力検出器１１６は、バス電圧ＶＢＵＳをレギュレータ１１４の出力と比較するように構成される。入力検出器１１６は更に、バス電圧ＶＢＵＳがコンバータ入力電圧ＰＭＩＤを閾値電圧だけ超えたことに応答してブロッキングトランジスタ１０６がオフにされるときに、バス電圧ノード１０４においてバス電圧ＶＢＵＳを放電するように構成される。閾値電圧は負の電圧又は正の電圧であり得る。例えば、入力検出器１１６は、バス電圧ノードと、接地等の電気的に中性な（又はより低い電位）ノードとの間に結合されるスイッチデバイスを含み得る。入力検出器１１６は、従って、ブロッキングトランジスタがオフにされたことを検出することに応答して、スイッチを活性化し得る。
調整されていないブーストバック検出器１１８が、バス電圧ノード１０４及び入力電力ノード１０８に結合される入力を含む。調整されていないブーストバック検出器１１８は、バス電圧ノード１０４におけるＶＢＵＳが入力電力ノード１０８における電圧を閾値レベルだけ超えたことに基づいて、障害信号ＦＡＵＬＴを生成するように構成される。障害信号は、調整されていないブーストバック状態を検出することに応答して、電力コンバータ１１０に印加され得る。電力コンバータ１１０は、障害信号に応答してオフになる（例えば、ＩＣＨＡＲＧＥをバッテリ１１２に提供しない）ように構成される。また、入力電力ノード１０８は、障害信号に応答して放電され得る。例えば、入力電力ノード１０８と電気的接地との間に結合されるスイッチデバイスが、障害信号に応答して活性化され得る。
電力コンバータ１１０は、外部ソース及び／又はセンサ（例えば、温度、電圧、及び電流センサ）によって提供されるコンバータ入力電圧ＰＭＩＤ及びＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳに基づいて、出力端子における電圧を調整してバッテリ１１２の過充電を防止するために、チャージ電流ＩＣＨＡＲＧＥをバッテリ１１２に提供するように構成される。システム１００は更に、バス電圧ＶＢＵＳとコンバータ入力電圧ＰＭＩＤとの間の差に基づいて、ブロッキングトランジスタ１０６の制御ノードに制御電圧を印加するように構成される。ブロッキングトランジスタ１０６は、バス電圧ＶＢＵＳがコンバータ入力電圧ＰＭＩＤを閾値だけ超える場合、オフにされ（例えば、カットオフ領域において動作する）、バッテリ１１２からの逆電力フローを遮断して、それによって、バッテリ１１２による望ましくない放電を防止する。システム１００は更に、電力コンバータ１１０において制御されていない電圧及び電流を生じさせ得る調整されていないブーストバックを防止するために、電力コンバータ１１０を遮断するように構成される。
システム１００は、典型的な電力コンバータに比べて、改善されたブーストバック保護を示す。例えば、ブロッキングトランジスタＱＢＬＫを、（出力における回路要素ではなく）電力コンバータの入力において理想ダイオードとして動作させるように構成することによって、システム１００は、多くの既存のアプローチに比べ、入力電源をブーストバック電流から一層良好に保護し得る。この保護は、レギュレータが、ブーストバック状態の検出に応答して、ブロッキングトランジスタを迅速にオフにすることによって実装される。また、入力バス電圧ノード１０４における電圧ＶＢＵＳ及び入力電力ノード１０８における電圧ＰＭＩＤは、各々、迅速に放電されて、望ましくないブーストバックの影響の低減を促進し得る。
図２は、入力における電圧を変換して出力において出力電圧を提供するように（例えば、順方向電力供給）、並びに、出力から入力への電力変換及び供給を実施するように（例えば、逆方向電力供給）設計される双方向電力コンバータのブロック図を示す。双方向電力コンバータの設計に起因して、望ましくない電力供給はない。双方向電力コンバータは、双方向の電力変換及び供給を提供するように構成される回路要素及び制御回路を含む。そのため、双方向電力コンバータは、一方向電力コンバータより、複雑で高価で大型である。
図３は、一方向の電力供給、即ち、入力から出力への電力供給（例えば、順方向電力供給）を提供するように設計された一方向電力コンバータのブロック図を示す。一方向電力コンバータにおいて、出力から入力への如何なる電力供給（例えば、逆方向電力供給）も望ましくない。ブーストバック電流等の望ましくない電力供給は、電力コンバータの入力及び／又は出力における回路要素、又は電力コンバータ自体に損傷を与え得る。
図４は、図３のバッテリチャージャとして実装される一方向電力コンバータの例を図示する。従って、図４は、入力電力源（例えば、電源）及び出力電力デバイス（例えば、バッテリ）を示す。入力電力源が切断されることに応答する等、出力電力デバイスからの望ましくない電力供給（例えば、逆方向電力供給）の結果、出力電力デバイス（例えば、バッテリ）を消耗させ、また、電力コンバータ回路に損傷を与え得る。一方向電力コンバータの問題に加えて、望ましくない電力供給が存在するとき、出力電力源は完全に充電しない。
図５は、コンバータの出力においてダイオードＤ１を実装することによって、逆方向電力供給（例えば、ブーストバック状態）を低減するように構成される一方向電力コンバータの例を示す。従って、ダイオードは、出力からの負電流を検出及び遮断するように構成される。しかしながら、このようなアプローチは、典型的に、設計複雑性を増し、デバイスコストを増加させ、さらに／或いは、デバイス性能を低下させる。一方向電力コンバータの出力において望ましくない電力供給を監視することは、設計複雑性、デバイスコストを増加させ、性能を低下させる。例えば、図５に示すように、出力においてダイオードを含むことによって、電力コンバータは、不連続導通モードに入り得る。従って、種々の調整制御ループは、（例えば、パルス周波数変調を実装することによって）この或いはその他の望ましくない状態を補償することが可能でなければならない。付加的な回路要素及びＤＣＭを用いることは、帯域幅を減少させ、並びに、出力におけるリップルを増加させる傾向がある。
図６は、図５にあるように、出力ではなく入力においてダイオードＤ２を実装することによって、望ましくない逆方向電力供給を低減するように構成される一方向電力コンバータの例のブロック図を図示する。例えば、一方向電力コンバータ６００は、ブーストバック状態を遮断するために、入力電圧源ＶＩＮと一方向電力コンバータとの間に結合されるダイオードＤ２を含む。入力において、望ましくない電力供給を監視することによって、複雑性及び／又はデバイスコストが低減され得、図５のアプローチに比べて改善された性能を示し得る。例えば、一方向電力コンバータの入力において監視することによって、システム（例えば、図１のシステム１００）に、入力電源（例えば、図１の電源１０２）が除去されたか否かを監視させることができる。また一方向電力コンバータの入力において監視することは、ブーストバック状態が検出された場合に、システムがより迅速に、電力コンバータをオフにすることが可能になる。例えば、出力におけるリップルが低減される。しかしながら、実際には、ダイオードは、電力コンバータの全体的な効率を低下させる電圧降下を示す。
図７は、電力コンバータ７０８を介して逆方向電力供給（例えば、ブーストバック状態）を低減するために、入力においてブロッキングトランジスタＱＢＬＫを含む図６のアプローチに従った一方向電力コンバータシステム７００のブロック図の例を示す。システム７００は、入力電圧ＶＩＮＰＵＴをブロッキングトランジスタＱＢＬＫの入力ノード（例えば、ソース）７１５に提供する電源７０２を含む。電力コンバータ７０８は、コンバータトポロジに従って、入力電圧ＶＩＮＰＵＴを対応する出力電圧に変換するように構成される。電力コンバータ７０８は更に、出力電力ノード７１６において、チャージ電流ＩＣＨＡＲＧＥを提供する。ブロッキングトランジスタＱＢＬＫは、ＭＯＳＦＥＴ、バイポーラ接合トランジスタ、又は他のタイプのトランジスタデバイスとして実装され得る。この例において、チャージポンプ７０４は、供給電圧ＶＩＮＰＵＴによって電力供給されて、ブロッキングトランジスタＱＢＬＫの制御ノード（例えば、ゲート）を駆動する。ブロッキングトランジスタＱＢＬＫの出力ノード（例えば、ドレイン）は、入力電力ノード７１４において、コンバータ入力電圧ＰＭＩＤを電力コンバータ７０８に供給する。電力コンバータ７０８は、ＰＷＭ信号を電力段７１２に提供するように構成されるパルス波変調器（pulse wave modulator）（ＰＷＭ）コンバータ７１０を含む。ＰＷＭ制御信号は、１つ又は複数の調整ループに対するＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳに基づく。例えば、調整ループは、システム７００の温度、入力電圧ＶＩＮＰＵＴ、電圧出力、入力電流、及び出力電流を監視する。
電力段７１２は、高側駆動信号ＨＳＣＴＲＬを高側トランジスタＱＨＳＦＥＴに提供し、低側駆動信号ＬＳＣＴＲＬを低側トランジスタＱＬＳＦＥＴに提供するように構成される。高側駆動信号ＨＳＣＴＲＬ及び低側制御信号ＬＳＣＴＲＬは相補信号であり、その結果、高側制御信号ＨＳＣＴＲＬが論理１の値を有するときに、低側駆動信号ＬＳＣＴＲＬは論理０の値を有し、高側駆動信号ＨＳＣＴＲＬが論理０の値を有するときに、低側駆動信号ＬＳＣＴＲＬは論理１の値を有する。充電モードにおいては、高側駆動信号ＨＳＣＴＲＬが高電圧（例えば、論理１）を有することに応答して、高側トランジスタＱＨＳＦＥＴはオンにされ（例えば、飽和において動作する）、一方、低側駆動信号ＬＳＣＴＲＬが低電圧（例えば、論理０）として提供されることに応答して、低側トランジスタＱＬＳＦＥＴはオフにされる（例えば、カットオフにおいて動作する）。非充電モードにおいて、高側トランジスタＱＨＳＦＥＴは、高側駆動信号ＨＳＣＴＲＬが論理０を有することに応答して、オフにされ（例えば、カットオフにおいて動作する）、一方、低側トランジスタＱＬＳＦＥＴは、低側制御信号ＬＳＣＴＲＬが論理１を有することに応答して、オフにされる（例えば、飽和において動作する）。
システム７００は、一方向電力コンバータにおいて、逆方向電力供給を防止する。しかしながら、システム７００は、ブロッキングトランジスタＱＢＬＫ両端間の電圧降下に起因して、性能の低下を示す。また、システムは、ブロッキングトランジスタＱＢＬＫの受動制御に起因して、ブーストバック状態に迅速に応答できない。代わりに、ブロッキングトランジスタＱＢＬＫは、入力電圧ＶＩＮＰＵＴが除去された後又はチャージポンプによって提供されたゲート電圧より充分下回った後にのみ、オフにされる（例えば、カットオフ領域において動作する）。システム７００はまた、ＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳを電力コンバータ７１０に提供する調整ループの動作に対して敏感である傾向がある。
図８は、ブーストバック状態を低減するように構成される電力コンバータシステム８００の例を示す。図８の例において、システムは、例えば図１のシステム１００に対応する等、出力に接続されたバッテリ８０２を充電するためのものとして示される。システム８００は、図７のシステム７００に存在する問題に対処する。システム８００は、幾つかの例において、ＩＣチップとして、又は関連する回路要素を備えた回路ボード上に搭載される複数のＩＣチップとして実装される。一例として、システム８００は、スマートフォン、ノートブック、又はラップトップコンピュータ等の携帯型電子デバイス上に実装される。
システム８００は、電圧ノード（例えば、電圧レール又はバス）８０８に電力を供給するように構成される電源８０４（例えば、図１の電源１０２）を含む。従って、電源８０４は、入力電圧ＶＩＮＰＵＴをノード８０８に供給する。ノード８０８は、システム８００に関して示されたものを含めて、種々の回路要素に電力を供給し得る入力電圧レールを表す。幾つかの例において、バッテリ８０２は、外部回路８０６に電力を提供するように構成される。
ノード８０８は、ブロッキングトランジスタＱＢＬＫ（例えば、図１のブロッキングトランジスタ１０６に対応する）の端子に結合される。ブロッキングトランジスタＱＢＬＫは、ＭＯＳＦＥＴ、バイポーラ接合トランジスタ、又はその他のトランジスタデバイスとして実装され得る。図８の例において、ブロッキングトランジスタＱＢＬＫは、ＮＭＯＳであり、ノード８０８は、ブロッキングトランジスタＱＢＬＫのソース（例えば、入力ノード）に結合される。ブロッキングトランジスタＱＢＬＫのドレイン（例えば、出力ノード）は、電力コンバータ８１２の入力ノード８１０に結合され、ノード８１０における電圧は、コンバータ入力電圧（ＰＭＩＤ）と呼ばれる。
一例において、レギュレータ８２０は、ＰＭＩＤノード８１０に結合される反転入力を有する増幅器８２１（例えば、オペアンプ）を含む。電圧源は、ノード８０８と増幅器８２１の非反転入力との間に結合される。電圧源は、ブロッキングトランジスタＱＢＬＫ両端間の電圧降下を調整するために用いられる基準電圧（ＶＲＥＦ）を提供するように構成される。一例として、基準電圧ＶＲＥＦは、低電圧に設定される（例えば、基準電圧は約２０ｍＶ又は４ｍＶ等、１００ｍＶ未満であり得る）。増幅器８２１の出力がブロッキングトランジスタのゲートに結合され、本明細書に記載されるように、調整及び遮断モードを含む動作を制御する。このように、ブロッキングトランジスタＱＢＬＫ両端間の降下を調整することに加えて、レギュレータ８２０はまた、電圧ＰＭＩＤが第２のノードにおける電圧ＶＩＮＰＵＴを（例えば、少なくとも閾値だけ）超えたことに応答して、ブロッキングトランジスタＱＢＬＫをオフにして、出力端子から第２のノードへ流れるブーストバック電流を遮断するように構成される。
更なる例として、チャージポンプ８２３もまた、ブロッキングトランジスタＱＢＬＫの制御ノード（例えば、ゲート）に結合される。チャージポンプ８２３は、調整の間、並びに遮断するためにオフにされているときを含め、その動作を促進するために、ブロッキングトランジスタＱＢＬＫを駆動するように構成される。従って、電圧レギュレータ８２０及びチャージポンプ８２３は、ブロッキングトランジスタＱＢＬＫの動作を連係及び制御して、その両端間の電圧降下が基準電圧によって決定されるように非常に小さく、電流（例えば、ＰＭＩＤからＶＩＮＰＵＴへ）をオフにし遮断する動作が高速である、理想ダイオードとして動作させるように、構成される。例えば、上述のように、電圧降下は、１００ｍＶ未満（例えば、約２０ｍＶ又は４ｍＶ又はそれ以下）の電圧等、典型的なダイオードの降下よりはるかに小さい電圧に調整され得る。
電力コンバータ８１２（例えば、図１の電力コンバータ１１０に対応する）は、出力電力ノード８１８において、チャージ電流ＩＣＨＡＲＧＥ及び出力電圧ＶＢＡＴを提供するように構成され、それらは、充電モードの間にバッテリ８０２を充電するように印加され得る。例えば、電力コンバータは、強制連続導通モードにおいて動作するように構成された降圧型電力コンバータとして実装される。
一例として、電力コンバータ８１２は、１つ又は複数のＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳに応答して、ＰＷＭ信号を電力段８１６に提供するように構成されるパルス幅変調（ＰＷＭ）生成器８１４を含む。電力段８１６は、ＰＷＭ信号に基づいて、高側制御信号ＨＳＣＴＲＬを高側トランジスタＱＨＳＦＥＴに適用し、低側制御信号ＬＳＣＴＲＬを低側トランジスタＱＬＳＦＥＴに適用するように構成される。電力段８１６は、高側制御信号ＨＳＣＴＲＬ及び制御信号ＬＳＣＴＲＬを相補駆動信号として提供し得、その結果、一方の制御信号が論理１をアサートするときに、他方の制御信号が論理０をアサートする。ＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳは、それぞれの調整ループに対応する等、ＰＷＭ生成器８１４に入力される外部ソース及び／又はセンサから提供され得る。例えば、ＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳは、バッテリチャージャの温度、バッテリ８０２の温度、バッテリ８０２の充電状態を含む。バッテリ８０２の充電状態は、バッテリ８０２の入力及び／又は出力電流及び電圧に基づく。幾つかの例において、電力コンバータ８１２は、バッテリ８０２が完全に充電されている場合は、過充電を防止するために非充電モードで動作する。他の例において、電力コンバータ８１２は、システム８００及び／又はバッテリ８０２が温度閾値を超えたことを検出することに応答して、非充電モードで動作する。更に別の例において、電力段８１６は、ブーストバック検出器８２６から障害信号を受信することに応答して、非充電モードで動作するように構成される。
更なる例として、電力段は、高側制御信号ＨＳＣＴＲＬを高側トランジスタＱＨＳＦＥＴの制御ノード（例えば、ゲート）に適用し、低側制御信号ＬＳＣＴＲＬを低側トランジスタＱＬＳＦＥＴの制御ノード（例えば、ゲート）に適用する。高側トランジスタＱＨＳＦＥＴ及び低側トランジスタＱＬＳＦＥＴは、ＭＯＳＦＥＴ又はバイポーラ接合トランジスタとして実装され得る。図８の例において、ＮＭＯＳデバイスが用いられている。高側トランジスタＱＨＳＦＥＴの入力ノード（例えば、ドレイン）が、入力電力ノード８１０に結合され、高側トランジスタＱＨＳＦＥＴの出力ノード（例えば、ソース）が、出力電力ノード８１８に結合される。低側トランジスタＱＬＳＦＥＴの入力ノード（例えば、ドレイン）が、出力電力ノード８１８に結合され、低側トランジスタＱＬＳＦＥＴの出力ノード（例えば、ソース）が、ニュートラルノード（例えば、電気的接地）に結合される。ＱＨＳＦＥＴ及びＱＬＳＦＥＴの各々は、対応する制御信号が論理１のときにオンになり、対応する制御信号が論理０のときにオフになるように構成される。電力段８１６は、ＰＷＭ生成器８１４、８１２に適用されたＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳに基づいて、高側制御信号ＨＳＣＴＲＬ及び低側制御信号ＬＳＣＴＲＬを適用するように構成される。
電力コンバータ８１２は、高側トランジスタＱＨＳＦＥＴがオンにされ、低側トランジスタＱＬＳＦＥＴがオフにされるときに、充電モードで動作するよう構成され、その結果、チャージ電流ＩＣＨＡＲＧＥが、バッテリ８０２に適用され、対応するバッテリ電圧ＶＢＡＴを提供する。電力コンバータ８１２は、更に、高側トランジスタＱＨＳＦＥＴがオフにされ、低側トランジスタＱＬＳＦＥＴがオンにされるか又は三極管領域において動作するときに、非充電又は放電モードで動作するように構成され得る。放電モードでは、出力電力ノード８１８におけるチャージ電流ＩＣＨＡＲＧＥ及び出力電圧ＶＢＡＴは、低側トランジスタＱＬＳＦＥＴの出力ノードに結合されたニュートラルノードに放電され得る。
レギュレータはまた、レギュレータ出力電圧ＶＣＲを入力検出器８２４（例えば、図１の入力検出器１１６に対応する）に提供するように構成される。入力検出器８２４は、電圧ＶＢＵＳに対応する制御ノード８２２及びノード８０８に結合された入力を有する。入力検出器８２４は、ＶＢＵＳ及び制御ノード８２２における電圧に基づいて、ブロッキングトランジスタがオフにされたことを検出することに応答して、ノード８０８から電流をシンクするように構成される。
一例として、入力検出器８２４は、ノード８０８とニュートラルノード（例えば、電気的接地）との間に結合されるスイッチデバイスＱＩＤを含み、例えば、放電の間、電流を放散するために抵抗器と直列に接続され得る。スイッチデバイスは、ＭＯＳＦＥＴ（例えば、ＮＭＯＳ又はＰＭＯＳ）又はバイポーラ接合トランジスタ等の、トランジスタデバイスとして実装され得る。比較器８２５が、ブロッキングトランジスタＱＢＬＫの制御ノード８２２に結合された第１の入力と、スイッチデバイスＱＩＤの制御入力（例えば、ゲート）に結合された出力とを有する。電圧源ＶＴＨが、ノード８０８（例えば、ＱＩＤのドレイン）と比較器の第２の入力との間に結合される。電圧源ＶＴＨは、比較器の第２の入力において閾値電圧を印加するように構成される。比較器は、ノード８０８における電圧を、制御ノード８２２における電圧ＶＣＲに対して比較することに基づいて、スイッチデバイスＱＩＤを制御するように構成される。例えば、比較器８２５は、ブロッキングトランジスタＱＢＬＫの制御ノード８２２における電圧ＶＣＲが第２のノードにおける電圧より少なくとも閾値電圧ＶＴＨだけ下回ることに応答して、スイッチデバイスＱＩＤを活性化し（例えば、オンにする）、ＶＢＵＳノード８０８を放電するように構成される。これは、電源８０４がＶＢＵＳノード８０８から切断されるときを含むブーストバック状態の間に起こり得る。電源８０４は、スイッチＳＷを開にすることによって、又はその他（例えば、プラグをＡＣアウトレットから除去すること）によって切断され得る。
ブーストバック検出器８２６（例えば、図１の調整されていないブーストバック検出器１１８に対応する）は、電圧ＰＭＩＤ及び電圧ＶＢＵＳに基づいて、調整されていないブーストバック状態を示す障害信号を生成するように構成される。ブーストバック検出器８２６は、電圧ＰＭＩＤを受け取るためにＰＭＩＤノード８１０に、及び電圧ＶＢＵＳを受け取るためにノード８０８に結合された入力を有する。ブーストバック検出器８２６は、ＰＭＩＤノード８１０における電圧が、ＶＢＵＳノード８０８における電圧を、障害閾値（ＶＦＡＵＬＴ）だけ超えたことに応答して、電力コンバータをオフにする障害信号を提供するように構成される。
図８の例において、ブーストバック検出器８２６は、電圧ＰＭＩＤに対応するノードに結合される第１の入力（例えば、非反転入力）を有する比較器８２７を含む。比較器８２７の出力が、ブーストバック検出器電圧ＶＢＤを、スイッチデバイスＱＢＤの制御入力に、及び電力コンバータ８１２の障害入力に提供するように結合される。ノード８２８におけるブーストバック検出器電圧ＶＢＤも、障害信号に対応する。スイッチデバイスＱＢＤは、ＰＭＩＤノード８１０とニュートラルノード（例えば、電気的接地）との間に結合される。例えば、スイッチデバイスＱＢＤは、ＭＯＳＦＥＴ（例えば、ＮＭＯＳ又はＰＭＯＳ）、バイポーラ接合トランジスタ、又は他のタイプのトランジスタデバイス等のトランジスタデバイスである。図８の例において、電圧源が、ＶＢＵＳノード８０８と比較器８２７の第２の入力（例えば、反転入力）との間に結合される。電圧源は、第２の入力において障害閾値電圧を印加して、ノード８２８においてブーストバック検出器電圧ＶＢＤを提供し、電圧ＶＢＵＳ及びＰＭＩＤを障害閾値電圧と比較することに基づいて、スイッチデバイスＱＢＤを制御するように構成される。ブーストバック検出器電圧は、トランジスタデバイスＱＢＤの制御ノード（例えば、ゲート）に印加される。例えば、比較器８２７は、ＰＭＩＤノード８１０における電圧が、ＶＢＵＳノード８０８における電圧を、少なくとも障害閾値電圧だけ超えたことに応答して、ノード８２８において障害信号を提供し、スイッチデバイスＱＢＤを活性化し、第１のノードを放電するように構成される。
更なる例として、スイッチデバイスＱＢＤは、ＶＢＵＳノード８０８に結合されるドレインと、ニュートラルノード（例えば、電気的接地）に結合されるソースとを有するＮＭＯＳである。比較器８２７の出力は、ＱＢＤのゲートに結合される。ブーストバック検出器８２６は、８０８におけるバス電圧ＶＢＵＳが、８１０におけるＰＭＩＤ電圧を少なくとも障害閾値電圧ＶＦＡＵＬＴだけ超えたことに応答して、ブーストバック検出器電圧ＶＢＤ（例えば、ＦＡＵＬＴ信号）をトランジスタＱＢＤのゲートに印加することによって、トランジスタＱＢＤをオンにするように構成される。トランジスタＱＢＤをオンにすることに応答して、入力電力ノード８１０における８０８ＰＭＩＤにおけるＰＭＩＤ電圧は、ニュートラルノード（例えば、電気的接地）に放電される。ブーストバック検出器電圧ＶＢＤはまた、ＦＡＵＬＴ信号として電力コンバータ８１２の電力段８１６に印加される。ＦＡＵＬＴ信号は、検出されたブーストバック状態の間、電力コンバータ８１２の電力段８１６をオフ状態（例えば、ＩＣＨＡＲＧＥをバッテリ８０２に提供しない）にするように動作可能である。
上記を考慮して、図８のシステム８００は、図７のシステム７００等の幾つかの電力システムの問題を克服するように構成される。特に、システム８００は、ブロッキングトランジスタＱＢＬＫに対して強化された制御（例えば、レギュレータ８２０によって）を実装することによって、改善されたブーストバック保護を提供する。例えば、レギュレータ８２０は、ブロッキングトランジスタＱＢＬＫを制御して、電力コンバータ８１２の入力において、電圧降下が非常に低く（例えば、４ｍＶ等、１００ｍＶ未満）、ブーストバック発生時に高速にオフにすることができる理想ダイオードとして動作させる。また、本明細書に開示されるように、システム８００は、バス電圧ＶＢＵＳが（例えば、入力検出器８２４を介して）放電され、コンバータ入力電圧ＰＭＩＤが（例えば、ブーストバック検出器８２６を介して）放電されることを可能にする。更に、システム８００はまた、コンバータ入力電圧ＰＭＩＤがバス電圧ＶＢＵＳを閾値電圧だけ超えたことに応答して、電力コンバータ８１２の電力段８１６に（例えば、ブーストバック検出器８２６によって）ＦＡＵＬＴ信号を生成する。
図９及び図１０に示すように、システム８００は、入力電圧ＶＩＮＰＵＴが除去されると、チャージ電流ＩＣＨＡＲＧＥの安定性の増加（例えば、リップルの減少）、及び、コンバータ入力電圧ＰＭＩＤの低下を示す。図９は、図８のシステム８００等の電力コンバータシステムの過渡解析を示す。特に、図９は、電力が出力（例えば、図８のバッテリ８０２）に供給されている間に、電源（例えば、図８の電源８０４）が一方向電力コンバータから切断されたときの例に対して、システム８００からの種々の波形を時間の関数として図示するグラフ９００を示す。例えば、スイッチＳＷを開にすること又はＡＣアウトレットからアダプタが抜けていることに応答して、電源は切断され得る。
図９は、時間ｔ１における入力電圧ＶＩＮＰＵＴの除去を示す。電力コンバータシステムが電力を出力に提供し続けると、コンバータ入力電圧ＰＭＩＤ及びバス電圧ＶＢＵＳは（例えば、約４．２Ｖから約－０．２Ｖに）低下する。チャージ電流ＩＣＨＡＲＧＥは、時間ｔ１と時間ｔ２との間で増減し、出力からの逆方向電力供給（例えば、ブーストバック状態に対応する）を示す。逆方向電力供給に応答して、システムは、時間ｔ２において開始するコンバータ入力電圧ＰＭＩＤの調整を開始し、ＶＤＰＭが（例えば、約－０．１Ｖから約１．ｐＶに）増加する。時間ｔ２は、ＩＣＨＡＲＧＥの減少によって示されるように、ニュートラルノード（例えば、接地）に放電され始める図８の出力電力ノード８１８における電力を示す。従って、時間ｔ４までに、チャージ電流ＩＣＨＡＲＧＥ及びコンバータ入力電圧ＰＭＩＤは完全に放電される。また、従って、コンバータ入力電圧ＰＭＩＤは、時間ｔ１から時間ｔ２まで減少し、最終的に、時間ｔ３において安定化する（例えば、約４Ｖまで）。時間ｔ５において、図８のブロッキングトランジスタＱＢＬＫは、ＱＢＬＫのＶＧＳに基づいて、レギュレータ８２０によってオフにされる。時間ｔ５において、入力検出器８２４のトランジスタＱＩＤはまたオンにされ、その結果、ノード８０８における電圧ＶＢＵＳが、抵抗器を介してニュートラルノード（例えば、接地）に放電される。ＱＢＬＫのＶＧＳが低にプルされることに応答して、比較器８２１は高に向かう（９０２において示されている）。時間ｔ６において、図８の電力段８１６は、（例えば、ブーストバック検出器８２６によって提供されたＦＡＵＬＴ信号に応答して）オフにされ、電力を出力に提供するのを停止する。従って、時間ｔ６において、比較器８２１の出力８２２は、ＶＤＰＭ、及び８１８における電力段の出力と同様に低に向かう。図示された例において、時間ｔ１から時間ｔ６の間の時間は、約０．３４ｍｓである。
図１０は、本明細書に開示されるように、ブーストバック保護を実装しない例示のシステム（例えば、図７のシステム７００）において入力電源が除去されたときの、典型的な電力コンバータシステムに対する波形の例を示すグラフ１０００である。図１０において、バッテリ電圧ＶＢＡＴは、調整されていないブーストバックに応答して時間ｔ１において増加し、バッテリ調整電圧を超える。チャージ電流ＩＣＨＡＲＧＥは、時間ｔ１と時間ｔ２の間で減少する。時間ｔ２において、チャージ電流ＩＣＨＡＲＧＥの振動が増加し始め、約２Ａの電流スイングが存在する時間ｔ５まで増加し、そこで、電力コンバータシステムがオフにされる。時間ｔ２において、システムがバッテリを充電しようとすると、コンバータ入力電圧ＰＭＩＤも増加し始める。電位差ＶＢＵＳ－ＰＭＩＤも、時間ｔ１から減少し、時間ｔ４においてＰＭＩＤがＶＢＵＳを上回って増加するまで、減少する。ブロッキングトランジスタ（例えば、図５又は図７のブロッキングトランジスタＱＢＬＫ）は、１００２において示されるように、ＱＢＬＫのＶＧＳが低くなることに応答して、時間ｔ３においてオフにされる。しかしながら、図１０の例において（図９とは対照的に）、チャージ電流ＩＣＨＡＲＧＥは、ブロッキングトランジスタがオフにされた後でも、振動し続ける。それは、電力コンバータシステムがオフにされると（時間ｔ６）、コンバータ入力電圧ＰＭＩＤが、約４Ｖ（時間ｔ２）から約８．４Ｖに増加することに起因する。電力コンバータシステムがオフにされると、コンバータ入力電圧ＰＭＩＤは、電力コンバータシステムに残る。時間ｔ５において、障害信号ＦＡＵＬＴが適用されて電力段をオフにして、電力コンバータシステムが電力コンバータシステムの出力を充電しようとするのを停止させる。図１０に図示される電力コンバータシステムは、オフになるのに約０．２ｍｓかかる。バッテリ調整電圧を超えること、チャージ電流ＩＣＨＡＲＧＥの振動、及びコンバータ入力電圧ＰＭＩＤにおける制御されていない増加は、電力コンバータシステム及び／又はバッテリにおいて過熱及び過剰な電圧による損傷を引き起こす。
比較すると、図９に示されている電力コンバータシステムの動作は、図１０に示される典型的な電力コンバータシステムに比べて、最小の振幅振動を有するチャージ電流ＩＣＨＡＲＧＥ及び電力段出力を提供する。図９に示される波形はまた、入力電圧ＶＩＮＰＵＴが除去されると、図１０に示されるアプローチにあるように、電力段がオフにされる（例えば、変換しない）まで増加し電圧を維持するわけではなく、コンバータ入力電圧ＰＭＩＤが放電していることを示す。従って、本明細書に開示されるように、図１及び図８のシステムは、このように、典型的なシステムに比べ、改善された性能を示す。
図１１は、電力コンバータ（例えば、一方向バック電力コンバータ）を保護するための、例示の方法１１００を示すフローチャートである。方法１１００は、図８のシステム８００に関して説明され、付加的なコンテキストについては、図８に戻って参照され得る。
ステップ１１０２において、この方法は、バッテリ（例えば、バッテリ８０２）に結合するように適合された出力端子（例えば、ノード８１８に対応する）へのチャージ電流（例えば、ＩＣＨＡＲＧＥ）を、第１のノード（例えば、ＰＭＩＤノード８１０）における電圧及び制御信号に基づいて、制御することを含む。例えば、ＰＷＭコンバータ８１４及び電力段８１６は、チャージ電流ＩＣＨＡＲＧＥを提供するために、ＱＨＳＦＥＴ及びＱＬＳＦＥＴを制御する。ステップ１１０４において、ブロッキングトランジスタ（例えば、ＱＢＬＫ）両端間の電圧が調整される。ブロッキングトランジスタＱＢＬＫは、第２のノード（例えば、ＶＢＵＳノード８０８）と第１のノード（例えば、ＰＭＩＤノード８１０）との間に結合される。例えば、レギュレータ８２０は、電圧ＶＢＵＳ及びＰＭＩＤに基づいて、ＱＢＬＫ両端間の電圧電位を調整するように構成される。従って、ＱＢＬＫ両端間の電圧調整（例えば、レギュレータ８２０による）は、ＶＢＵＳノード８０８における電圧に基づいて、ＰＭＩＤノード８１０における電圧を設定するように動作可能である。ステップ１１０６において、第１のノード及び第２のノードにおける電圧が検出され、第１のノードにおける電圧が第２のノードにおける電圧を閾値だけ超えるか否かの判定が行われる。例えば、レギュレータは、ＶＢＵＳノード８０８及びＰＭＩＤノード８１０における電圧を閾値ＶＲＥＦに対して比較するように構成される。ステップ１１０８において、第１のノードにおける電圧が、第２のノードにおける電圧を閾値だけ超えたことを検出することに応答して、ブロッキングトランジスタはオフにされる。例えば、レギュレータ８２０は、ＰＭＩＤノード８１０における電圧がＶＢＵＳノード８０８における電圧を超えると、ブロッキングトランジスタＱＢＬＫをオフにするように構成される。また、ステップ１１０８において、第２のノードが放電される。例えば、入力検出器８２４は、ＱＢＬＫのゲートにおける電圧及びＶＢＵＳノードにおける電圧（例えば、ゲート・ソース間電圧）に基づいて、ノード８０８における電圧ＶＢＵＳを放電するように構成される。ステップ１１０６における判定が、ブーストバック状態が存在しないことを示す負である場合、この方法は、ステップ１１０２に戻り、１１０２及び１１０４におけるアクションを繰り返す。
幾つかの例において、方法１１００は、第２のノードにおける電圧に対する第１のノードにおける電圧に基づいて、ブロッキングトランジスタＱＢＬＫの調整されていないブーストバック状態を検出することに応答して、（例えば、ブーストバック検出器８２６によって）障害信号を生成することを更に含み得る。例えば、ブーストバック検出器８２６は、ＶＢＵＳノード８０８及びＰＭＩＤノード８１０における電圧を、閾値ＶＦＡＵＬＴに対して比較し、調整されていないブーストバック状態を検出することに応答してＦＡＵＬＴ信号を提供するように構成される。例えば、調整されていないブーストバック状態は、本明細書に開示されるように、電圧（ＰＭＩＤ）がバス電圧ＶＢＵＳを少なくとも障害閾値（ＶＦＡＵＬＴ）だけ超えるときに、ブーストバック検出器８２６によって検出され得る。障害信号を生成することに応答して、チャージ電流は、（例えば、電力コンバータの電力段をオフにすることによって）ディスエーブルされ得、及び／又は第１のノードは、（例えば、ブーストバック検出器８２６のスイッチを有効化することによって）放電され得る。
別の例として、ブロッキングトランジスタＱＢＬＫは、ＭＯＳＦＥＴデバイス（例えば、ＮＭＯＳ）として実装される。従って、ブロッキングトランジスタＱＢＬＫ両端間の電圧調整は、基準電圧（例えば、電圧ＶＲＥＦ）に基づいて、ブロッキングトランジスタ両端間のドレイン・ソース間電圧を調整することを含み得、その結果、ブロッキングトランジスタが、ＶＢＵＳノード８０８における電圧とＰＭＩＤノード８１０における電圧とに基づいて、理想ダイオードとして動作するように構成される。
本明細書において、用語「基づいて」は、少なくとも部分的に基づくことを意味する。特許請求の範囲内で、説明した実施形態における変更が可能であり、他の実施形態が可能である。

Claims (20)

  1. デバイスであって、
    第１のノードに結合される入力と、バッテリに結合するように適合された出力端子とを有する電力コンバータと、
    第２のノードと前記第１のノードとの間で、前記第２のノードと前記出力端子との間の経路に沿って結合されるブロッキングトランジスタと、
    レギュレータと、
    を含み、
    前記レギュレータが、前記第１のノード及び前記第２のノードに結合される入力と、前記ブロッキングトランジスタの制御ノードに結合される出力とを有し、前記レギュレータが、前記ブロッキングトランジスタを制御して、前記第１のノードと前記第２のノードとの間の電圧に基づいて、前記ブロッキングトランジスタ両端間の電圧を調整するように構成され、前記レギュレータがまた、前記第１のノードにおける第１の電圧が前記第２のノードにおける第２の電圧を閾値だけ超えることに応答して、前記ブロッキングトランジスタをオフにして、前記経路に沿って前記出力端子から前記第２のノードに流れるブーストバック電流を遮断するように構成される、
    デバイス。
  2. 請求項１に記載のデバイスであって、前記ブロッキングトランジスタが、前記第１のノードに結合されるドレインと、前記第２のノードに結合されるソースとを有する電界効果トランジスタを含み、前記レギュレータが、前記ソースから前記ドレインへの電圧降下を基準電圧に基づいて調整するように構成されて、前記ブロッキングトランジスタが理想ダイオードとして動作するように構成される、デバイス。
  3. 請求項２に記載のデバイスであって、前記レギュレータが、
    前記第１のノードに結合される反転入力と、前記ブロッキングトランジスタのゲートに結合される出力とを有する増幅器、及び
    前記第２のノードと前記増幅器の非反転入力との間に結合される電圧源、
    を更に含み、前記電圧源が、前記基準電圧を提供するように構成される、
    デバイス。
  4. 請求項１に記載のデバイスであって、前記制御ノード及び前記第２のノードに結合にされる入力を有する入力検出器を更に含み、前記入力検出器が、前記ブロッキングトランジスタがオフにされたことを検出することに応答して、前記第２のノードからの電力をシンクするように構成される、デバイス。
  5. 請求項４に記載のデバイスであって、前記入力検出器が、
    前記第２のノードとニュートラルノードとの間に結合されるスイッチデバイス、
    前記ブロッキングトランジスタの前記制御ノードに結合される第１の入力と、前記スイッチデバイスの制御入力に結合される出力とを有する比較器、及び
    前記第２のノードと前記比較器の第２の入力との間に結合される電圧源、
    を含み、前記電圧源が、前記第２の入力において閾値電圧を印加するように構成され、前記比較器が、前記ブロッキングトランジスタの前記制御ノードにおける電圧が前記第２のノードにおける前記電圧より、少なくとも前記閾値電圧だけ降下したことに応答して、前記スイッチデバイスを有効化し、前記第２のノードを放電するように構成される、
    デバイス。
  6. ここから
    請求項１に記載のデバイスであって、前記第１のノード及び前記第２のノードに結合される入力を有するブーストバック検出器を更に含み、前記ブーストバック検出器が、前記第１のノードにおける前記電圧が前記第２のノードにおける前記電圧を障害閾値だけ超えたことに応答して、障害信号を提供して前記電力コンバータをオフにするように構成される、デバイス。
  7. 請求項６に記載のデバイスであって、前記ブーストバック検出器が、
    前記第１のノードとニュートラルノードとの間に結合されるスイッチデバイス、
    前記第１のノードに結合される第１の入力と、前記スイッチデバイスの制御入力及び前記電力コンバータの障害入力に結合される前記比較器の出力とを有する比較器、及び
    前記第２のノードと前記比較器の第２の入力との間に結合される電圧源、
    を含み、
    前記比較器が、前記第１のノードにおける電圧が前記第１のノードにおける前記電圧を少なくとも障害閾値電圧だけ超えることに応答して、前記スイッチデバイスを有効化し、前記第１のノードを放電するように、前記電圧源が前記第２の入力において前記障害閾値電圧を印加するように構成される、
    デバイス。
  8. 請求項１に記載のデバイスであって、前記電力コンバータが、強制連続導通モードで動作するように構成された降圧型電力コンバータとして構成される、デバイス。
  9. 請求項１に記載のデバイスであって、前記電力コンバータが、
    １つ又は複数の制御信号の関数として変化するデューティサイクルを備えるパルス幅変調（ＰＷＭ）信号を生成するように構成されるパルス幅変調器と、
    前記ＰＷＭ信号に基づいて第１及び第２の駆動信号を生成するように構成される電力段コンバータと、
    前記第１のノードと前記電力コンバータの出力との間に結合される高側トランジスタであって、前記高側トランジスタの状態が、前記第１の駆動信号に基づいて制御される、前記高側トランジスタと、
    前記電力コンバータの前記出力とニュートラルノードとの間に結合される低側トランジスタであって、前記低側トランジスタの状態が前記第２の駆動信号によって制御され、チャージ電流が前記出力端子に流れて前記バッテリを充電する、前記低側トランジスタと、
    を含む、デバイス。
  10. 請求項１に記載のデバイスであって、
    前記ブロッキングトランジスタを介して、調整されていないブーストバック状態を検出することに応答して、障害出力において障害信号を提供するように構成されるブーストバック検出器を更に含み、
    前記電力コンバータが、前記ブーストバック検出器の前記障害出力に結合される障害入力を有する電力段を含み、前記障害信号に基づいて前記電力段をオフにするように構成される、
    デバイス。
  11. システムであって、
    電力コンバータと、
    ブロッキングトランジスタと、
    レギュレータと、
    入力検出器と、
    ブーストバック検出器と、
    を含み、
    前記電力コンバータが、１つ又は複数の制御信号に応答し、第１のノードにおける電圧に基づいて、出力端子にチャージ電流を提供するように構成され、
    前記ブロッキングトランジスタが、第２のノードと前記電力コンバータの入力ノードとの間に結合され、
    前記レギュレータが、前記第１のノードにおける電圧と前記第２のノードにおける電圧とに基づいて、前記ブロッキングトランジスタ両端間の電圧降下を調整するように構成され、前記第１のノードにおける電圧が前記第２のノードの電圧を閾値だけ超えることに応答して、前記ブロッキングトランジスタをオフにするように構成され、その結果、前記出力端子から前記第２のノードへの電流が前記ブロッキングトランジスタによって遮断され、
    前記入力検出器が、前記ブロッキングトランジスタがオフにされることに応答して、前記第２のノードを放電するように構成され、
    前記ブーストバック検出器が、前記ブロッキングトランジスタのブーストバック状態を検出することに応答して、前記電力コンバータをオフにするように構成される、
    システム。
  12. 請求項１１に記載のシステムであって、
    前記ブロッキングトランジスタが、前記第１のノードに結合されるドレインと、前記第２のノードに結合されるソースとを有する電界効果トランジスタを含み、前記レギュレータが、前記ソースから前記ドレインへの電圧降下を基準電圧に基づいて調整するように構成され、その結果、前記ブロッキングトランジスタが、前記第２のノードにおける前記電圧と前記第１のノードにおける前記電圧とに基づいて、理想ダイオードとして動作するように構成される、システム。
  13. 請求項１２に記載のシステムであって、前記レギュレータが、
    前記第１のノードに結合される反転入力と、前記ブロッキングトランジスタのゲートに結合される出力とを有する増幅器、及び
    前記第２のノードと前記増幅器の非反転入力との間に結合される電圧源、
    を更に含み、前記電圧源が、前記基準電圧を提供するように構成される、
    システム。
  14. 請求項１１に記載のシステムであって、前記ブーストバック検出器が、
    比較器と、
    スイッチデバイスと、
    を含み、
    前記比較器が、前記第１のノードにおける電圧が前記第１のノードにおける前記電圧を、少なくとも障害閾値電圧だけ超えることに応答して、障害信号を提供するように構成され、前記電力コンバータが、更に、前記障害信号に応答してオフになるように構成され、
    前記スイッチデバイスが、前記第１のノードとニュートラルノードとの間に結合されており、前記スイッチデバイスが、前記障害信号に応答して前記第２のノードを放電するように構成される、
    システム。
  15. 請求項１１に記載のシステムであって、前記入力検出器が、
    前記第２のノードとニュートラルノードとの間に結合されるスイッチデバイスと、
    比較器と、
    を含み、
    前記比較器が、前記ブロッキングトランジスタの制御ノードにおける電圧が、前記第２のノードにおける前記電圧より、少なくとも閾値電圧だけ降下することに応答して、前記スイッチデバイスを有効化し、前記第２のノードを放電するように構成される、
    システム。
  16. 請求項１１に記載のシステムであって、前記第２のノードにおいて前記電圧を供給するように構成される電力源を更に含む、システム。
  17. 請求項１１に記載のシステムであって、前記出力端子に結合されるバッテリを更に含み、前記電力コンバータが、前記バッテリを充電するために前記チャージ電流を提供するように構成される、システム。
  18. 方法であって、
    第１のノードにおける電圧に基づいて、及び、１つ又は複数の制御信号に応答して、バッテリに結合するように適合された出力端子へのチャージ電流を制御することと、
    第２のノードと前記第１のノードとの間に結合されるブロッキングトランジスタ両端間の電圧を基準電圧に基づいて調整することと、
    前記第１のノードにおける前記電圧及び前記第２のノードにおける前記電圧を監視することと、
    前記第１のノードにおける前記電圧が前記第２のノードにおける前記電圧を閾値だけ超えることに応答して、前記ブロッキングトランジスタをオフにすることと、
    前記第２のノードを放電することと、
    を含む、方法。
  19. 請求項１８に記載の方法であって、
    前記第２のノードにおける前記電圧に対する前記第１のノードにおける前記電圧に基づいて、前記ブロッキングトランジスタの調整されていないブーストバック状態を検出することに応答して障害信号を生成することと、
    前記障害信号に応答して電力コンバータをディスエーブルすることと、
    前記障害信号に応答して前記第１のノードを放電することと、
    を更に含む、方法。
  20. 請求項１８に記載の方法であって、前記ブロッキングトランジスタが電界効果トランジスタであり、前記ブロッキングトランジスタ両端間の前記電圧を調整することが、前記ブロッキングトランジスタ両端間のソース・ドレイン間電圧を、前記基準電圧に基づいて調整することを更に含み、その結果、前記ブロッキングトランジスタが、前記第２のノードにおける前記電圧と前記第１のノードにおける前記電圧とに基づいて、理想ダイオードとして動作するように構成される、方法。
JP2022504498A 2019-07-23 2020-07-20 電力コンバータに対するブーストバック保護 Pending JP2022541841A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/520,015 2019-07-23
US16/520,015 US10778099B1 (en) 2019-07-23 2019-07-23 Boost-back protection for power converter
PCT/US2020/042722 WO2021016157A1 (en) 2019-07-23 2020-07-20 Boots-back protection for power converter

Publications (2)

Publication Number Publication Date
JP2022541841A true JP2022541841A (ja) 2022-09-27
JPWO2021016157A5 JPWO2021016157A5 (ja) 2023-07-21

Family

ID=72425535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504498A Pending JP2022541841A (ja) 2019-07-23 2020-07-20 電力コンバータに対するブーストバック保護

Country Status (5)

Country Link
US (1) US10778099B1 (ja)
EP (1) EP4005054A4 (ja)
JP (1) JP2022541841A (ja)
CN (1) CN114402498A (ja)
WO (1) WO2021016157A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7482354B2 (ja) * 2019-06-07 2024-05-14 パナソニックＩｐマネジメント株式会社 車載電源システム
US11888342B2 (en) * 2020-05-12 2024-01-30 Monolithic Power Systems, Inc. Bi-directional battery charging circuit with voltage regulation control
US11545887B2 (en) * 2021-04-16 2023-01-03 Infineon Technologies Ag Safety cutoff circuit for power converter
US20230120432A1 (en) * 2021-10-19 2023-04-20 Texas Instruments Incorporated Blocking and Startup Transistor Control in Voltage Converters
US11881770B2 (en) * 2021-12-28 2024-01-23 Texas Instruments Incorporated Voltage converter with average input current control and input-to-output isolation
US20230396165A1 (en) * 2022-06-01 2023-12-07 Silicon Laboratories Inc. Method and apparatus for configuring a switched-mode power converter

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326771B1 (en) * 1999-03-08 2001-12-04 02 Micro International Limited Buffer battery power supply system
JP2001078370A (ja) * 1999-09-07 2001-03-23 Toyota Autom Loom Works Ltd 充電器および充電制御回路
US6717826B2 (en) 2002-01-31 2004-04-06 Texas Instruments Incorporated Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit
US7394633B2 (en) 2005-05-09 2008-07-01 Delta Electronics, Inc. Reverse current protection circuit for switching power supply
US7893665B2 (en) * 2005-09-07 2011-02-22 Linear Technology Corporation Peak charging current modulation for burst mode conversion
US8143856B2 (en) * 2008-09-11 2012-03-27 Betrex Corporation Bi-directional inverter-charger
GB0912745D0 (en) * 2009-07-22 2009-08-26 Wolfson Microelectronics Plc Improvements relating to DC-DC converters
US8884598B2 (en) 2011-02-17 2014-11-11 Texas Instruments Incorporated Method and apparatus for operating a DC/DC converter
US9350180B2 (en) * 2011-04-28 2016-05-24 Texas Instruments Incorporated Load switch having load detection
EP2592741A1 (en) * 2011-11-09 2013-05-15 ST-Ericsson SA Integrated circuit adapted to perform power path control in a mobile equipment
US9806564B2 (en) * 2014-05-07 2017-10-31 Energous Corporation Integrated rectifier and boost converter for wireless power transmission
US20140203780A1 (en) * 2013-01-24 2014-07-24 Texas Instruments Incorporated System and method for active charge and discharge current balancing in multiple parallel-connected battery packs
US9559538B1 (en) * 2013-03-15 2017-01-31 Maxim Integrated Products, Inc. Switch mode battery charger with improved battery charging time
US9219369B2 (en) * 2013-03-15 2015-12-22 Qualcomm Incorporated Multiphase charger
US9484799B2 (en) * 2014-01-17 2016-11-01 Linear Technology Corporation Switched capacitor DC-DC converter with reduced in-rush current and fault protection
US9660533B2 (en) 2014-02-10 2017-05-23 Texas Instruments Incorporated Buck-boost converter with smooth transition circuits and methods
US10177420B2 (en) * 2016-10-21 2019-01-08 Richtek Technology Corporation Charger circuit and power conversion circuit thereof
JP7166261B2 (ja) * 2017-02-03 2022-11-07 プレジデント アンド フェローズ オブ ハーバード カレッジ 高度に統合された高圧アクチュエータドライバ
US10270346B2 (en) 2017-04-07 2019-04-23 Texas Instruments Incorporated Multiphase power regulator with discontinuous conduction mode control
TWI671974B (zh) * 2018-02-13 2019-09-11 立錡科技股份有限公司 充電電路及其電源轉換電路
US10790682B2 (en) * 2018-03-30 2020-09-29 Intel Corporation Hybrid power boost charging with peak power protection

Also Published As

Publication number Publication date
WO2021016157A1 (en) 2021-01-28
EP4005054A4 (en) 2022-12-21
US10778099B1 (en) 2020-09-15
EP4005054A1 (en) 2022-06-01
CN114402498A (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
US10778099B1 (en) Boost-back protection for power converter
US8193793B2 (en) DC-DC converter
US10270354B1 (en) Synchronous rectifier controller integrated circuits
US9048742B2 (en) Systems and methods for adjusting current consumption of control chips to reduce standby power consumption of power converters
US9246404B2 (en) Power converter with active bleeding and ramp up-down delay and the method thereof
US8964343B2 (en) Semiconductor device and switching regulator using the device
TWI539732B (zh) DC / DC converter and the use of its power supply devices and electronic equipment
US9483065B2 (en) Power regulation with load detection
US9083237B2 (en) Circuits and methods for controlling a DC/DC converter
JP4864463B2 (ja) コンバータ回路およびレギュレータを制御するための方法
US7705579B1 (en) Apparatus and method for faster unloading of transient response in a synchronous buck switching regulator
US20040174149A1 (en) Power supplying methods and apparatus that provide stable output voltage
US11387734B2 (en) Power converter architecture using lower voltage power devices
JP2022146584A (ja) 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器
US20240113609A1 (en) Voltage regulator module and method of operating the same
US20230336009A1 (en) Rectification by battery protection system
CN113572215A (zh) 受控的调节转变
US10784849B1 (en) Energy storage element control circuit
CN112615530A (zh) 开关电源（smps）的瞬态效应减少
US11114941B2 (en) Reduced voltage ratings for power transistors in a buck converter
US12051963B2 (en) Minimum peak current for power converter
US11923762B2 (en) Power converters with reduced ripple voltage
CN221553100U (zh) 一种恒压控制模块及芯片、恒压供电电路
US20230216396A1 (en) Systems and methods for powering driver circuitry
US20230208297A1 (en) Peak current limit management for high frequency buck converter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240911