JP2022540836A - ハーメチックシールされた電子機器および製造する方法のためのモノリシックな生体適合性フィードスルー - Google Patents

ハーメチックシールされた電子機器および製造する方法のためのモノリシックな生体適合性フィードスルー Download PDF

Info

Publication number
JP2022540836A
JP2022540836A JP2022501017A JP2022501017A JP2022540836A JP 2022540836 A JP2022540836 A JP 2022540836A JP 2022501017 A JP2022501017 A JP 2022501017A JP 2022501017 A JP2022501017 A JP 2022501017A JP 2022540836 A JP2022540836 A JP 2022540836A
Authority
JP
Japan
Prior art keywords
glass
pillars
conductive
chip
biocompatible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022501017A
Other languages
English (en)
Inventor
エム トロサ ヴァネッサ
エイ ディアス－ボティア カミロ
チェン スピン
デク フェリックス
ニウ フアン ユウ
ジェイ ヘティック マーク
エム テッドフ ザッカリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Neuralink Corp
Original Assignee
Neuralink Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neuralink Corp filed Critical Neuralink Corp
Publication of JP2022540836A publication Critical patent/JP2022540836A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/372—Arrangements in connection with the implantation of stimulators
    • A61N1/375—Constructional arrangements, e.g. casings
    • A61N1/3752—Details of casing-lead connections
    • A61N1/3754—Feedthroughs
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/05—Electrodes for implantation or insertion into the body, e.g. heart electrode
    • A61N1/0526—Head electrodes
    • A61N1/0529—Electrodes for brain stimulation
    • A61N1/0531—Brain cortex electrodes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/3605—Implantable neurostimulators for stimulating central or peripheral nerve system
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/372—Arrangements in connection with the implantation of stimulators
    • A61N1/375—Constructional arrangements, e.g. casings
    • A61N1/3758—Packaging of the components within the casing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H01B7/08—Flat or ribbon cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/036—Micropumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Public Health (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Biomedical Technology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Neurosurgery (AREA)
  • Neurology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cardiology (AREA)
  • Psychology (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Analytical Chemistry (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Pathology (AREA)
  • Medical Informatics (AREA)
  • Surgery (AREA)
  • Electrotherapy Devices (AREA)

Abstract

生体適合性リボンケーブルおよびモノリシックに一体化された生体適合性ハーメチックフィードスルーを製造する方法、ならびに結果として得られるデバイス自体について記載されている。ハーメチックフィードスルーは、ドープされたシリコンまたはガラスよりも高い溶融温度を有する他の材料のモールドの上にガラスを配置し、それを加熱してガラスをモールドにリフローすることによって作成される。次いで、ガラスを研削するか、またはその他の方法で除去して平らな表面を暴露し、モールド中にあった小さなピラーをガラスの中で分離して、導電性ビアを形成する。平らな表面を用いて、ポリマーをキャストし、フォトリソグラフィーまたはその他の方法で、ビアにモノリシックに取り付けられたリボンケーブルを構築する。

Description

関連出願への相互参照
本出願は、２０１９年７月１２日に申請された米国仮特許出願第６２／８７３，７５１号の利益を主張し、これは、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
［連邦政府が後援する研究開発の下で行われた発明の権利に関する声明］
適用せず
本発明の実施形態は、一般に、ガラスベースのハーメチックシールを通過して薄膜回路に接続する生物学的用途のための固体デバイスに関する。より具体的には、実施形態は、ガラス基板内のシリコンビア(vias)を介して、他の回路へ電気接続する印刷回路または薄膜回路を製造するための装置およびプロセスに関する。
動物および人間の体内に移植された電子デバイスは、しばしばハーメチックシールされたハウジングを必要とする。ハウジングは、体液が内部のシリコンベースまたは金属の電気構成要素を腐食および劣化させることを防ぐ。ハウジングはまた、生体適合性のない材料が体組織に浸出することを防ぐ。これは、バッテリーの電解質にとって特に重要となり得る。
ハウジングを通り抜けて電圧、電流またはその他の信号を送受信するには、多くの場合、構成要素は、導電経路がハウジングを通過するワイヤで接続しなければならない。導電経路がハウジングを通過する領域は、しばしば「ハーメチックフィードスルー」または「ハーメチック基板」と呼ばれる。
ハーメチックフィードスルーは、多くの場合、コンピュータ数値制御（ＣＮＣ）マシンドリルビット、ウォータードリル、またはレーザードリルによってドリリングされた平らなパネルからなる。これらはそれぞれ、材料に応力を伝え、微小亀裂を引き起こす可能性がある。例えば、マシンドリルは金属片を引き裂き、レーザードリルは材料を激しく加熱して一部を蒸発させてしまう。
穴は、のちに導電性材料を充填され、「ビア」を形成する。形成する穴が多いほど、フィードスルーのドリリングにより多くの時間がかかる。また、穴が多ければ多いほど、漏れの可能性が高くなる。
眼球インプラントおよびブレインマシンインターフェース（ＢＭＩ）は、臓器との多くの個別かつ直接的な接続から恩恵を受ける。可能な限り多くの光受容体またはニューロンを刺激またはサンプリングできるように、数百、ないしは数千の接続が好ましい。数百または数千のビアを有するハーメチックフィードスルーは、時間、器具設備および収率の観点から、ドリリングによって製造するのに非常に費用がかかる。ビアを形成するには、各穴に導電性材料を充填する必要があり、これにより費用がかさむ。そして、数百または数千のビアのうちの１つ以上に、特定するのがほぼ不可能な漏れまたはその他の欠陥が生じ得る。
さらに、従来のフィードスルーに接続するフレキシブルアレイは、ボールシールコネクタを採用する場合がある。ボールシールコネクタはかなり大きい。ボールシールコネクタを使用しないことで、接続が完全にハーメチックシールされていないことがしばしば生じる。これらおよびその他の理由により、生体適合性材料を用いたピッチが４００μｍ未満のハーメチックフィードスルーのビアは、非常に見えにくい。
当技術分野では、外科的に移植された医療デバイス用のハーメチックシールされたフィードスルーを介したより良い電気相互接続部、およびその製造プロセスが必要である。
一般に、ハーメチックフィードスルーは、フォトリソグラフィーで、ビアが通る場所に小さなドープされたピラーを備えたシリコンからモールドを形成し、該ピラーの周囲のガラスを溶かした後冷却し、両面を平らに研削するか、または他の方法で平坦化して、ドープされたシリコンビアを備えたガラスパネルを残し、次いで、平らなガラスの片面に薄膜リボンケーブルを微細加工することにより作製される。リボンケーブル内の導体は、ビアに電気的に取り付けられている。ビアの上に金属パッドを作製し、絶縁層を堆積させることもできる。ガラスパネルの反対側も平らに研削されているため、ＩＣチップおよびその他の電子機器をビアに接続できる。スペーサーおよび／または蓋をその表面にシールして、ハーメチックシールされた電気デバイスを形成し得る。
本発明のいくつかの実施形態は、一体化されたリボンケーブルを備えた生体適合性ハーメチックフィードスルーを製造する方法に関する。本発明は、ドープされたシリコンのピラーの上および／または間にガラス組成物を配置すること、前記ガラス組成物をリフロー温度に加熱し、該加熱されたガラス組成物の少なくとも一部がピラーの周囲を流れるようにすること、前記ガラス組成物を凝固させ、前記ピラーを凝固ガラスに包むこと、前記包まれたピラーの上面を露出させるのに十分なほど、前記凝固ガラスの上面を研削または他の方法で平坦化すること、前記凝固ガラス上に生体適合性絶縁層を堆積させること、未硬化のポリマーを前記生体適合性絶縁層の上にキャストし、該ポリマーを硬化させて平らなポリマーシートにすること、前記ポリマーシート上に導電性トレースをパターン化して、前記包まれたピラーに接続すること、前記導電性トレースをポリマーでコーティングしてリボンケーブルを形成すること、ならびに前記包まれたピラーの底部を露出させるのに十分なほど前記凝固ガラスの底部を平坦化し、それによって前記ピラーを互いに電気的に絶縁し、凝固ガラスのハーメチックフィードスルーを通過した導電性ビアを形成すること、を含む。
凝固ガラス組成物を覆う生体適合性絶縁層は、他の絶縁体の中でも、炭化ケイ素またはＡｌ２Ｏ３＋ＨｆＯ２／ＺｒＯ２を含むことができる。
前記方法は、ドープされたシリコンの基板をエッチングして、ドープされたシリコンからピラーを作製することを含むことができる。前記方法は、シリコンピラーを化学的にエッチング除去し、その場所に金属を電気メッキまたは追加的に金属を充填することによって、シリコンのピラーを金属のピラーに置き換えることを含むことができる。
前記方法は、包まれたピラーの上面に金属キャップを堆積させることを含むことができ、導電性トレースは、該金属キャップを介して導電性ビアと接続する。凝固ガラスの底部にある少なくとも１つの金属キャップは、各々のビアから延びて突出し得る。
前記方法は、凝固ガラスの底部上に第２の生体適合性絶縁層を堆積させること、および該凝固ガラスの底部にある導電性ビアに集積回路（ＩＣ）チップを取り付けることを含むことができる。取り付けることは、ＩＣチップと少なくとも１つの導電性ビアとの間のバンプ接続を圧縮することを含むことができる。取り付けることは、はんだ付け、異方性導電フィルム（ＡＣＦ）接続の使用、またはエポキシの付与を含めることができる。前記方法は、ＩＣチップの周囲に、該ＩＣチップを包む、ハーメチックシールされた壁付きハウジングを取り付けることを含むことができる。ＩＣチップを包むことは、ＩＣチップの周囲の壁に第２のハーメチックな相互接続を取り付けることを含むことができる。
平坦化することは、研削、研磨、ラッピング、フライカッティング、レーザーアブレーション、または平坦化層によるコーティングおよびエッチングを含むことができる。凝固ガラスの底部の平坦化は、未硬化のポリマーをキャストする前に行ってもよい。
いくつかの実施形態は、ドープされたシリコン導電性ビアを有するガラス基板と、該ガラス基板の表面を覆う生体適合性絶縁層と、前記生体適合性絶縁層上で硬化する未硬化のポリマーから形成されたポリマーリボンケーブルと、該ポリマーリボンケーブル内にあり、かつ該導電性ビアと接続する導電性トレースと、を含む、モノリシックな生体適合性フィードスルー装置を含む。
ガラス基板の表面を覆う生体適合性絶縁層は、他の絶縁体の中でも、炭化ケイ素またはＡｌ２Ｏ３＋ＨｆＯ２／ＺｒＯ２を含むことができる。
前記装置は、導電性ビアの端部を覆う生体適合性金属キャップをさらに含むことができ、導電性トレースは、金属キャップを介して導電性ビアと接続する。少なくとも１つの金属キャップは、各ビアから延びて突出し得る。
前記装置は、ガラス基板の底部上の第２の生体適合性絶縁層、および該ガラス基板の底部の導電性ビアに取り付けられた集積回路（ＩＣ）チップを含むことができる。ＩＣは、ＩＣチップと少なくとも１つの導電性ビアとの間のバンプ接続を圧縮することによって取り付けることができる。前記装置は、ＩＣチップの周囲に、該ＩＣチップを包む、ハーメチックシールされた壁付きハウジングを含むことができる。
一実施形態によるハーメチックシールされたフィードスルーを備えたブレインマシンインターフェース（ＢＭＩ）インプラントを装着した人間の頭の例示的な側面図である。 図１Ａのインプラントの斜視上面図である。 カバーが取り外された図１Ｂのインプラントの斜視上面図である。 穿頭孔カバーを備えた図１Ａのインプラントの分解立体図である。 図１Ａのハーメチックシールされたフィードスルー上のリボンケーブルの斜視底面図である。 一実施形態によるハーメチックシールされたチップの立面断面図である。 本発明による実施形態を示すフローチャートである。 一実施形態による製造プロセスにおいて、基板内のドープされたシリコンのピラーをエッチングすることを示す図である。 一実施形態による製造プロセスにおいて、ピラー上にガラス組成物を配置することを示す図である。 一実施形態による製造プロセスにおいて、ガラス組成物を加熱してリフローさせることを示す図である。 一実施形態による製造プロセスにおいて、今まさに凝固したガラス組成物の上面を平坦化することを示す図である。 一実施形態による製造プロセスにおける、生体適合性絶縁層の化学蒸着（ＣＶＤ）を示す図である。 一実施形態による製造プロセスにおいて、金属キャップを堆積させることを示す図である。 一実施形態による製造プロセスにおいて、未硬化ポリマーをキャストすることを示している。 一実施形態による製造プロセスにおいて、導電性トレースをパターン化し、それらをポリマーでコーティングして薄膜リボンケーブルを形成することを示す図である。 一実施形態による製造プロセスにおいて、加工物をひっくり返すことを示す図である。 一実施形態による製造プロセスにおいて、凝固ガラスの底部を平坦化することを示す図である。 一実施形態による製造プロセスにおいて、第２の生体適合性絶縁層および金属キャップを底部上に堆積させることを示す図である。
本明細書に記載のフィードスルーを使用して、対象の体内の微細加工されたポリマーベースのリボンケーブル上の電極と、ハーメチックシールされた集積回路（ＩＣ）との間に数百または数千の個別の電気接続を行うことができる。ハーメチックフィードスルーの数千ものビアは、漏れの可能性を最小限に抑えて十分にシールされている。
Haqueらの米国特許第８，７０７，７３４号は、参照により本明細書に組み込まれるのであるが、シリコンモールドの特徴について、ガラスをリフローすることによってガラス内に導電性材料を埋め込む方法を記載している。導電性材料は、ドープされたシリコン組成物を含むことができる。かかる技術は、ハーメチックフィードスルーを調製するために、いくつかの製造実施形態の最初の部分で使用することができる。
図１Ａは、対象の頭蓋（頭蓋骨）の穴内にセットされた３つのブレインマシンインターフェース（ＢＭＩ）インプラント１０２のシステム１００を備えた人間の頭を示している。それらは、標的となる部分を捕捉または刺激するために、異なる葉、すなわち脳の領域に配置されている。「穿頭孔」と呼ばれる穴は、直径が約８ミリメートルで、専用の手術器具を使用してドリリングされる。手術中、血管系を避けるために、時には数百または数千の薄膜電極が皮質内の正確な位置に繊細に挿入される。薄膜電極は、１つの端部でリボンケーブル１０４に併合し、リボンケーブル１０４は、次に、インプラントに予め接続される。各インプラントは、穿頭孔を覆うようにリボンケーブルの上部に注意深くセットされる。
図１Ｂ～図１Ｃは、その下に延在するリボンケーブルを備えたインプラントを示している。図１Ｃは、トップカバーのないインプラントを示している。各インプラント内には、集積回路（ＩＣ）チップ、コンデンサー、およびその他の構成要素を含む回路がある。ＩＣは、対象の頭蓋内に外科的に移植された薄膜電極から受信および／または送信する。ＩＣは、脳内のアナログ信号をコンピュータのデジタル信号に、またはコンピュータのデジタル信号からアナログ信号に変換するために、アナログ－デジタルコンバータ（ＡＤＣ）および／またはデジタル－アナログコンバータ（ＤＡＣ）を含むことができる。
各インプラントの底部、およびインプラント全体が、脳脊髄液（ＣＳＦ）およびその他の体液に浸かった状態で穿頭孔に置かれている。これらの液体は、ＩＣチップ内のシリコンやその他の回路の構成要素を腐食させるため、それら液体からシールされなければならない。したがって、これらの構成要素は、生物学的に中性であるほぼガラスの容器内のインプラント内で分離される。該構成要素は、何千もの個々の電極となり得る薄膜リボンケーブルとインターフェースで接続するように注意深く配置される。
図２は、インプラント１０２の分解立体図であり、穿頭孔カバー２１０および追加のパッケージングなどの追加の要素を示している。アセンブリの全高は、人間の平均的な頭蓋骨の厚さの範囲内に収まり、男性で約６．５ｍｍ、女性で約７．１ｍｍである。アセンブリを穿頭孔に外科的に移植した後、穿頭孔カバー２１０を頭蓋にネジで固定する。
インプラント１０２の上部、穿頭孔カバー２１０の真下に、ケーブル２１４がある。ケーブルは、異なるインプラントに接続しても、複数のデジタル回線と離して接続しても、ワイヤレス通信のためにアンテナ内で終端してもよい。いずれの場合も、ケーブル２１４は、下部のＩＣチップ内のアナログ-デジタルコンバータ（ＡＤＣ）からの出力を他のシステムに送信するか、またはそれらの同じシステムからの入力を、コマンド、処理もしくは刺激用にチップへ送る。ケーブル２１４は、ハーメチックシール２１２に接続する。
ハーメチックシール２１２は、外側のガラスハウジング２１６を通して上記ケーブルを電気的に接続する。ガラスハウジング２１６は、ハーメチックシールされた壁付きハウジング２１８を保護する。ＩＣチップを包むのは、この内壁付きのハウジングである。
ハーメチックシールされた壁付きハウジング２１８は、ＩＣチップ２２０、コンデンサー２２３、およびＰＣボード２２２を覆っている。例示的な実施形態において、ハウジング２１８は、幅が約５ミリメートル（ｍｍ）であり、高さが約２～３ｍｍである。ハウジング２１８は、ハーメチックフィードスルー２２４に対してレーザーシールされており、ＩＣチップおよび他の構成要素を包んでいる。構成要素によって占有されていない、ハーメチックシールされた壁付きハウジング２１８内の空洞は、エポキシおよびシリコンのオーバーモールドで封入され得る。
ハーメチックフィードスルー２２４は、ハウジング２１８内の構成要素を、リボンケーブル１０４とも呼ばれる薄膜フレキシブルケーブルに電気的に接続する。このフレックスケーブルは、個々の電極に繋がる数百から数千の導電性トレースを有し得る。ハーメチックフィードスルーのガラス上に直接構築されていることから、ハーメチックフィードスルーと「モノリシックに形成された」と言うことができる。この図では、リボンケーブル１０４がアセンブリの底部から横方向に突出している。しかしながら、それは図１Ｃに示されるように、移植されると下向きに曲がる。
底部の２つの層である、ハーメチックフィードスルー２２４およびリボンケーブル１０４は、特に関心の対象であり、以下に詳述される製造プロセスを包含する。
図３は、リボンケーブル１０４およびハーメチックフィードスルー２２４との相互接続を備えたアセンブリ３００の斜視底面図である。リボンケーブル内の導体のいくつかの層は、個々の電気信号を分離する。ケーブル内の個々のビアは、ハーメチックフィードスルー２２４の導電性ビア３３０上の金属パッドまたはキャップに導体を接続する。ドープされたシリコンで作られた導電性ビア３３０は、ほぼ透明なポリマーを通して確認することができる。ポリマーは、その内部の導体を腐食から保護する。
ガラスを通過させて数百または数千のハーメチックシールされた導電性ビアを形成することは、技術的に難題である。たった１つの亀裂、充填されていない穴、またはその他の欠陥が原因で漏れが発生し得る。生きている脳は頭蓋内をかなり頻繁に移動するため、リボンケーブルおよび導電性ビアが引っ張られている可能性がある。内部の構成要素は、シーラント用のスペースがあまりなく、ぎっしりと詰まっている。
図４は、シールされたチップアセンブリ４００の立面断面図である。例示的なアセンブリの上部には、ハーメチックシールされた壁付きハウジング４１８の上部にある、上部フィードスルー４１２に通じるコネクタ領域を備えたケーブル４１４がある。ハウジングは、積層された複数の壁を有し得る。上部フィードスルー４１２を通過するケーブル４１４からの各導体は、はんだボールを介してフィードスルー内の導電性トレースに接続されている。コネクタとフィードスルーとの間にエポキシ性のアンダーフィルが配置されている。オーバーモールドが、体液に対してより良くシールするためにコネクタの上部に行き渡らせられている。その下にはアクティブな電子機器がある。
金スタッドバンプは、一連の導体およびはんだボール、または代替の電気接続を介して、特定用途向け集積回路（ＡＳＩＣ）４２０に隣接するポストおよび該ＡＳＩＣの下側のボールグリッドアレイに接続する。ＡＳＩＣ４２０は、下部ＡＳＩＣ４２１を迂回する他の接続を介して下部ＡＳＩＣ４２１と通信し、チタン、プラチナ、または金の接続を介して下部ＡＳＩＣ４２１に供給され得る。
導電性パターンは、トレースをハーメチックフィードスルー４２４に繋げる。ハーメチックフィードスルー２２４は、ガラス基板４４０および導電性のドープされたシリコンビア４３０を含む。例示的な実施形態において、ハーメチックフィードスルー４２４は３００μｍの厚さである。他の厚さとして、これに限定されないが例えば、２００～６００μｍなどが考えられる。
任意の金属キャップ４３２および４３４が、それぞれ、導電性ビア４３０の上および下にある。金属キャップを使用すると、接続の安全性および堅牢性を確保できる。
金属キャップは、組み立て時のストレスを軽減するため、またはより良いルート接続のために、一方向に延ばされて、その下にあるビアから突出してもよい。
ハーメチックフィードスルーのガラスは、炭化ケイ素（ＳｉＣ）またはＡｌ２Ｏ３＋ＨｆＯ２／ＺｒＯ２の生体適合性絶縁層４３６で両側がコーティングされている。ドープされた絶縁層がビアのエッジで少し重なることを除き、ビアは、ドープされたシリコンビアとガラスとが接触する界面を覆う程度にはコーティングされていない。アンダーフィルは、下部ＡＳＩＣ４２１とハーメチックフィードスルー４２４との間に適用され得る。
絶縁層は任意である。いくつかの実施形態において、絶縁コーティングは、薄膜（下のリボンケーブル）側および他の側にのみある。
ポリマー（ポリイミド）リボンケーブル４０４は、その導体４５４を下側の金属キャップ４３４に接続する。次いで、導体はケーブルを通り、電極が作製されている遠位端部まで伸びる。電極は組織と接続して電気信号を読み取ったり、組織を刺激したりできる。例えば、電極は、対象の脳、目または他の器官に挿入され得る。導体は、リボンケーブルのポリマー内において炭化ケイ素で個別にコーティングされてもよい。
チップを取り囲む壁は、レーザー溶接、接着剤、またはその他の金属同士の接合などによって、所定の位置で融着されてもよい。この図では、壁は３つの高さに積み重ねられているが、異なる数の壁を所定の位置に積み重ねたり、一体化したりしてもよい。
図５は、一実施形態によるプロセス５００のフローチャートである。オペレーション５０１では、ドープされたシリコンの基板がエッチングされて、ドープされたシリコンからピラーが作製される。オペレーション５０２では、ガラス組成物が、ドープされたシリコンのピラー上に配置される。オペレーション５０３では、ガラス組成物はリフロー温度に加熱され、加熱されたガラス組成物の少なくとも一部がピラーの周囲を流れるようにされる。オペレーション５０４では、ガラス組成物は凝固され、凝固ガラスでピラーを包む。オペレーション５０５では、凝固ガラスの上面は、包まれたピラーの上面を露出させるのに十分なほど平坦化される。オペレーション５０６では、生体適合性絶縁層を凝固ガラス上に堆積させる。オペレーション５０７では、未硬化のポリマーは、生体適合性絶縁層上にキャストされ、平らなポリマーシートに硬化させることができる。オペレーション５０８では、導電性トレースが、ポリマーシート上にパターン化され、包まれたピラーに接続する。オペレーション５０９では、導電性トレースをポリマーでコーティングし、リボンケーブルを形成する。オペレーション５１０では、凝固ガラスおよびシリコンの底部を平坦化し、包まれたピラーの底部を露出させる。これにより、ピラーが互いに電気的に絶縁され、凝固ガラスのハーメチックフィードスルーを通過した導電性ビアが形成される。オペレーション５１１では、第２の生体適合性絶縁層を凝固ガラスの底部上に堆積する。オペレーション５１２では、集積回路チップが凝固ガラスの底部にある導電性ビアに取り付けられる。
図６Ａ～図６Ｋは、ガラスハーメチックフィードスルーおよび一体化されたフレックス／リボンケーブルの製造プロセスにおけるステップを示している。
図６Ａは、ドープされたシリコン６４２の基板におけるピラーのエッチングを示している。図に表示されているのは、直径６インチ（１５２ｍｍ）のきわめて幅の広いシリコンウェーハのごく一部である。高さ約３００μｍのドープされたシリコンのピラー６４３は、ウェーハの幅と比較して小さい。ホウ素をドープしたシリコンピラーは、ある程度導電性であり、最終的にはハーメチックフィードスルーの導電性ビアとして機能する。
別の実施形態において、シリコンピラーを金属ピラーで置き換えることができる。これには、シリコンピラーをエッチング除去し、次いで、電気メッキするか、またはシリコンピラーが存在した場所を充填するために焼結または熱圧縮された金属ペーストおよび粉末を用いるその他付加的なステップの使用を含む。
さらに別の実施形態では、ピラーは、最初に金属（犠牲モールドまたはワイヤのアレイを通してメッキされた金属）で作ることができる。ガラスのリフローステップ後に金属とガラスとの界面をシールするために、それらは、好ましくは、モリブデン、タングステンまたはタンタルなど、ガラスの熱膨張係数に一致する金属で作製した方がよい。また、ピラーとガラスとの間の湿潤性および接着性を改善するために、ガラスのリフローの前に上記金属上に薄い金属酸化物を成長させた方がよい。
図６Ｂは、ピラー上に配置されているガラス組成物６４４の小さなスライドを示している。ガラス組成物は、数百ミクロンの厚さであってよく、ピラー／円柱(columns)の間の凹んだ盆地を充填するのに十分なバルク材料を有し得る。
図６Ｃは、高温の存在下でのガラス組成物のリフローを示している。ガラス組成物は、凹部に落ち込み、ピラーの近くのコーナーに流れ込み、ピラーをガラス６４６で取り囲む。シリコン製のピラーは溶融温度が高いため、溶融したり倒れてしまったりすることはない。ガラスは、位置エネルギーを最小化する圧力下で液体としてリフローするため、すべてのスペースを満たし、分子レベルでピラーに対してしっかりとシールする。実質的にすき間(gap)は一切存在しない。このハーメチックシーリングは、数千ものピラーを含めた大きな規模でも確実に行うことができる。
シリコンモールド内の空隙により、閉じ込められたガスがガラスのモールドへの充填を妨げるのを低減させることができ、その圧力差によって、ガラスをコーナーに押し込む。シリコンの表面湿潤性の増加が、ガラスの全コーナーへの拡散を促進する。このことは、粗面化、プラズマ表面処理、またはピラー間の表面に湿潤材料の層を付与することによって達成できる。
ガラスが冷えるにつれて、ガラスは固まり、ピラーを包み込む。結果として、絶縁ガラスで包まれた導電性の円柱／ピラーとなる。ガラスの上面は、完全に平らではないかその他の態様で電子構成要素の接合に適していない、波状の固まったメニスカスが優先的である。これは、ガラスがシリコンモールドに流れ込んだ後の、ガラスとシリコンとの間の表面張力の人工的な結果である。
図６Ｄは、凝固したガラスの上面を研削および研磨して、平らな上面を形成することを示している。前の図にあった波状の起伏は、正確なさらなる層の微細加工に適した超平坦な表面に取って代わられている。研削は、シリコンガラス組成物を平坦化するための１つの方法にすぎない。
「平坦化」とは、平らに研削すること、化学的または機械的研磨、レーザーアブレーション、または当技術分野で知られているような平面加工を含む。
図６Ｅは、上記下地および平面化された表面上に炭化ケイ素（ＳｉＣ）をプラズマ強化化学蒸着（ＰＥＣＶＤ）して、絶縁層６４８を形成することを示している。炭化ケイ素の層は、各ビアの上部の周辺部分を少し越えて重なり、ビアの上部の中央部分をすき間６５０として露出させた状態にする。炭化ケイ素は、微小亀裂が発生した場合に体液からガラスを保護するのに役立つ電気絶縁層である。
図６Ｆは、チタン、白金、金、または他の金属を含むことができる金属層を堆積させて、ビア上に金属キャップ６３４を形成し、炭化ケイ素によって形成された凹部を部分的に充填することを示している。これは、コンフォーマルな堆積プロセスである。金属キャップ６３４は、炭化ケイ素上に延在する。該キャップは引き延ばされ、炭化ケイ素上を一方の側に比べもう一方の側へより延在している。各金属キャップ６３４は、接続可能なパッドを形成する。金属キャップパッドの長方形のアレイは、ボールグリッドアレイ（ＢＧＡ）ＩＣチップを取り付けるための適切な接続を提供する。
シリコン、およびシリコン－ガラスの界面を体液から保護するために、炭化ケイ素の層上面に、炭化ケイ素の追加の層を金属キャップと一緒に任意に堆積させることができる。
図６Ｇは、ガラスパネル上に液体の未硬化ポリイミドをスピニングすることによって未硬化ポリマーをキャストすることを示している。ポリマーは、モノリシックに配置されたフレキシブルリボンケーブルの第一の層である。液体ポリマーの少量の名残りが、２つのピラーの上の中央に示されているが、ウェーハの中央近くのほぼどこにでも存在し得る。ポリイミドは、平らなポリマーシート６５２に平坦化された後、少なくとも部分的に硬化させられる。
未硬化ポリマーの「キャスティング」は、ドロップキャスティング、スプレーコーティング、スピンコーティング、成形(molding)、印刷、または硬化もしくは当技術分野で知られているものを含むこれらの技術の任意の組み合わせを包含する。最終的な寸法を達成するために必要な場合は、その後に平坦化および／またはエッチングバックをしてもよい。
図６Ｈは、導電性トレース６５４をフォトリソグラフィーで画定し、それらをより多くのポリイミドで包んで、それ自体のビアおよび金属トレースを完備したリボンケーブル６０４の残りを形成した結果を示している。ポリイミドの他の層の構築は、ポリイミドの他の層が上に置かれるまで第一の層を完全に硬化させないことによって援助され得る。それにより、第１層および第２層の未硬化ポリマー間の架橋が促進される。
キャスト層のポリイミドは、片側が薄いリボンストリップになるようにカットまたはパターン化されている。
図６Ｉは、図６Ｈと同じフィードスルーおよびリボンケーブルを示しているが、さらなる処理のために（地球の重力に対して）上下逆さまに反転している。
図６Ｊは、それまでシリコン基板ウェーハの底部であったものからシリコンを研削して滑らかな表面６５６を形成することを示している。これにより、導電性のホウ素でドープされたシリコンビア６３０を互いに電気的に絶縁する。リフローされ研削されたガラスが、導電性ビア６３０が点在するスライドガラスの形態であることは、容易に明らかである。これがハーメチックフィードスルーであり、しっかりとシールされているが故にハーメチックなのであり、一方の側からもう一方の側に電気接続されているが故にフィードスルーなのである。
シリコンピラーをエッチング除去し、その場所に電気メッキまたは追加的に金属を充填することにより、シリコンのピラーを金属のピラーに置き換えてもよい。
図６Ｋは、ガラススライド上に、導電性ビア６３０の周辺部分に重なる炭化ケイ素６３６の層を堆積させることを示している。図はまた、炭化ケイ素上に延在する、ビア上に堆積された金属キャップ６３２を示している。任意な炭化ケイ素の第二の層は、当該プロセスの次の層となり得るが、図示されていない。
製造ステップのより完全なリストは、操作順に以下に含まれている。ここに示されているステップまたは小項目の特定の順序は変更され得る。例えば、薄膜側およびチップ側の形成は、異なる順序で行ってもよい。
基板の加工
フォトリソグラフィー
Ｓｉ深掘り反応性イオンエッチング（ＤＲＩＥ）
マスクストリップ
シリコンの表面湿潤性の増加
ウェーハ接合
リフローガラス
ガラスおよびシリコンの側面１の平坦化
薄膜／リボンケーブルの加工
ガラスおよびシリコンの平坦化（側面２の場合）
フォトリソグラフィー
金属の堆積および選択的除去
炭化ケイ素（ＳｉＣ）絶縁層の堆積
フォトリソグラフィー
ＳｉＣのエッチング
レジストストリップ
ポリイミドのキャストおよび硬化
ＳｉＣの堆積
フォトリソグラフィー
金属の堆積および選択的除去
ＳｉＣの堆積
フォトリソグラフィー
ＳｉＣのエッチング
レジストストリップ
ポリイミドのキャストおよび硬化
フォトリソグラフィー
ポリイミドのエッチング
レジストストリップ
フォトリソグラフィー
電極金属の堆積および選択的除去
「チップ側」の加工
ガラスおよびシリコンの平坦化（側面２の場合）
フォトリソグラフィー
金属の堆積および選択的除去
チップ側のオプション
ＳｉＣなどの絶縁層の堆積
フォトリソグラフィー
絶縁層のエッチング
デバイスのシンギュレーションおよびリリース
フォトリソグラフィー
シリコンのエッチング
リリース
ハーメチックフィードスルーおよびリボンケーブルが作製された後、電子機器を取り付けることができる。下部ＡＳＩＣ４２１（図４を参照）などのＩＣチップは、金属キャップによって形成されたボールグリッドアレイに結合することができる。接合の機械的サポートのために、エポキシアンダーフィル（またはドライアンダーフィル）をＩＣチップとハーメチックフィードスルーとの間に注入することができる。壁または囲いは、溶接、レーザー溶接、金属間接合、ろう付け、またははんだ接合などによって融着することができる。別のガラスハーメチックフィードスルーを上部に融着させて、ハーメチックシールボックスを形成することができる。
脳インプラントもしくは他のシステム、および脳インプラント用の各々の制御システムは、さらに全体の装置の構成要素となり得る１つ以上のマイクロプロセッサ／処理デバイスを有し得ることを理解されたい。制御システムは、一般に、電子通信（有線または無線）において、各々のデバイスに近接しており、各々のシステムをモニタリングするために、各々のシステムの構成を変更するために、ならびに各々のシステムおよびそのサブ部分に対してプログラムされた命令を操作、直接的にガイド、またはセットするために、ユーザーによって処理されるように構成された表示インターフェースおよび／または操作制御を含むこともできる。かかる処理デバイスは、母線(bus)を介して不揮発性メモリデバイスに通信可能に結合することができる。不揮発性メモリデバイスは、電源をオフにしたときに保存された情報を保持する任意のタイプのメモリデバイスを含み得る。メモリデバイスの非限定的な例として、電気的に消去可能かつプログラム可能な読み取り専用メモリ（「ＲＯＭ」）、フラッシュメモリ、または任意の他のタイプの不揮発性メモリが挙げられる。いくつかの態様では、メモリデバイスの少なくとも一部は、処理デバイスが命令を読み取ることができる非一時的な媒体またはメモリデバイスを含むことができる。非一時的なコンピュータ可読媒体は、処理デバイスにコンピュータ可読命令または他のプログラムコードを提供することができる電子、光学、磁気、または他の記憶デバイスを含むことができる。非一時的なコンピュータ可読媒体の非限定的な例として（これらに限定されないが）、磁気ディスク、メモリチップ、ＲＯＭ、ランダムアクセスメモリ（「ＲＡＭ」）、ＡＳＩＣ、構成されたプロセッサ、光記憶装置、および／またはコンピュータプロセッサが命令を読み取ることができる他の任意の媒体が挙げられる。上記命令は、コンパイラーおよび／またはインタプリターによって、例えばＣ、Ｃ＋＋、Ｃ＃、Ｊａｖａ、Ｐｙｔｈｏｎ、Ｐｅｒｌ、ＪａｖａＳｃｒｉｐｔなどの適切なコンピュータプログラミング言語で記述されたコードから生成されたプロセッサ固有の命令を含み得る。
上記の説明は、本発明の様々な実施形態および企図されるベストモードを説明しているが、上記のテキストがどれほど詳細であるかにかかわらず、本発明は多くの方法で実施することができる。システムの詳細は、本開示に包含されてはいるものの、その具体的な実装においてはかなり異なり得る。上記のように、本発明のある特徴または態様を説明する場合に使用される特定の用語は、その用語が関連する本発明の任意の具体的な特性、特徴、または態様に限定されるように本明細書で再定義されることを意味すると解釈されるべきではない。一般に、以下の特許請求の範囲で使用される用語は、上記の詳細な説明のセクションでそのような用語が明示的に定義されていない限り、本発明を明細書に開示された特定の実施例に限定すると解釈されるべきではない。したがって、本発明の実際の範囲は、開示された実施例だけでなく、特許請求の範囲に基づいて本発明を実施または実装するすべての同等の方法も包含する。
いくつかの実施形態において、本開示のシステムおよび方法は、神経外科技術に関連して使用することができる。しかしながら、当業者は、神経外科技術が非限定的な用途であり、本開示のシステムおよび方法が任意の生物学的組織に関連して使用できることを認識するだろう。生物学的組織は、これらに限定されないが、脳、筋肉、肝臓、膵臓、脾臓、腎臓、膀胱、腸、心臓、胃、皮膚、結腸などを含む。
本開示のシステムおよび方法は、無脊椎動物、脊椎動物、魚、鳥、哺乳動物、齧歯動物（例えば、マウス、ラット）、有蹄類、牛、羊、豚、馬、人間以外の霊長類、および人間を含むがこれらに限定されない任意の適切な多細胞生物に使用することができる。さらに、生物学的組織は、エクスビボ（例えば、組織外植片）、またはインビボ（例えば、この方法は、患者に対して行われる外科的処置である）であり得る。
本明細書で提供される本発明の教示は、必ずしも上記のシステムである必要はなく、他のシステムに適用することができる。上記の様々な実施例の要素および行為を組み合わせて、本発明のさらなる実施を提供することができる。本発明のいくつかの代替の実施は、上記の実施に追加の要素を含むだけでなく、要素をより少なくすることも含み得る。さらに、本明細書に記載されている特定の番号は単なる例であり；代替の実施は、異なる値または範囲を使用し得、そのような範囲内および境界での値のさまざまな増分および勾配に適応できる。
特徴、利点、または同様の言語への前述の説明全体を通しての言及(References)は、本技術で実現され得るすべての特徴および利点が本発明の任意の単一の実施形態であるべきであることを意味するものではなく、またはそうであることを意味するものではない。むしろ、特徴および利点を指す言語は、実施形態に関連して説明される特定の特徴、利点、または特性が、本技術の少なくとも１つの実施形態に含まれることを意味すると理解される。したがって、本明細書全体にわたる特徴および利点、ならびに同様の言語の議論は、必ずしもそうではないが、同じ実施形態を参照し得る。さらに、本技術の記載された特徴、利点、および特性は、１つ以上の実施形態において任意の適切な方法で組み合わせることができる。関連技術の当業者は、本技術が、特定の実施形態の１つ以上の具体的な特徴または利点無しでも実施できることを認識するであろう。他の例では、本技術のすべての実施形態に存在し得ないある特定の実施形態では、追加の特徴および利点が認識され得る。

Claims (20)

  1. 一体化されたリボンケーブルを備えた生体適合性ハーメチックフィードスルーを製造する方法であって、
    ドープされたシリコンのピラーの上および／または間にガラス組成物を配置することと、
    前記ガラス組成物をリフロー温度に加熱し、加熱された該ガラス組成物の少なくとも一部を前記ピラーの周囲に流すことと、
    前記ガラス組成物を凝固させ、前記ピラーを凝固ガラスに包むことと、
    包まれた前記ピラーの上面を露出させるのに十分なほど、前記凝固ガラスの上面を平坦化することと、
    前記凝固ガラス上に生体適合性絶縁層を堆積させることと、
    未硬化のポリマーを前記生体適合性絶縁層の上にキャストし、該ポリマーを硬化させて平らなポリマーシートにすることと、
    前記ポリマーシート上に導電性トレースをパターン化して、包まれた前記ピラーに接続することと、
    前記導電性トレースをポリマーでコーティングしてリボンケーブルを形成することと、
    包まれた前記ピラーの底部を露出させるのに十分なほど前記凝固ガラスの底部を平坦化し、それによって前記ピラーを互いに電気的に絶縁し、凝固ガラスのハーメチックフィードスルーを通過した導電性ビアを形成することと、を含む方法。
  2. 前記凝固ガラス組成物を覆う前記生体適合性絶縁層が、炭化ケイ素またはＡｌ２Ｏ３＋ＨｆＯ２／ＺｒＯ２を含む、請求項１に記載の方法。
  3. ドープされたシリコンの基板をエッチングして、ドープされたシリコンから前記ピラーを作製することをさらに含む、請求項１に記載の方法。
  4. 前記シリコンのピラーをエッチング除去し、その場所に金属を電気メッキまたは追加的に充填することによって、前記シリコンのピラーを金属のピラーに置き換えることをさらに含む、請求項１に記載の方法。
  5. 包まれた前記ピラーの上面に金属キャップを堆積させることをさらに含み、前記導電性トレースが、該金属キャップを介して前記導電性ビアと接続する、請求項１に記載の方法。
  6. 前記凝固ガラスの底部にある少なくとも１つの前記金属キャップが、各ビアから延びて突出している、請求項５に記載の方法。
  7. 前記凝固ガラスの底部上に第２の生体適合性絶縁層を堆積させること、および該凝固ガラスの底部にある前記導電性ビアに集積回路（ＩＣ）チップを取り付けることをさらに含む、請求項１に記載の方法。
  8. 前記取り付けることが、前記ＩＣチップと少なくとも１つの前記導電性ビアとの間のバンプ接続を圧縮することを含む、請求項７に記載の方法。
  9. 前記取り付けることが、はんだ付け、異方性導電フィルム（ＡＣＦ）接続の使用、またはエポキシの付与を含む、請求項７に記載の方法。
  10. 前記ＩＣチップの周囲に、該ＩＣチップを包む、ハーメチックシールされた壁付きハウジングを取り付けることをさらに含む、請求項７に記載の方法。
  11. 前記ＩＣチップを包むことが、該ＩＣチップの周囲の壁に第２のハーメチックな相互接続を取り付けることを含む、請求項１０に記載の方法。
  12. 平坦化することが、研削、研磨、ラッピング、フライカッティング、レーザーアブレーション、または平坦化層によるコーティングおよびエッチングを含む、請求項１に記載の方法。
  13. 前記凝固ガラスの底部の前記平坦化が、前記未硬化のポリマーをキャストする前に行われる、請求項１に記載の方法。
  14. モノリシックな生体適合性フィードスルー装置であって、
    ドープされたシリコン導電性ビアを有するガラス基板と、
    前記ガラス基板の表面を覆う生体適合性絶縁層と、
    前記生体適合性絶縁層上で硬化する未硬化のポリマーから形成されたポリマーリボンケーブルと、
    前記ポリマーリボンケーブル内にあり、かつ前記導電性ビアと接続する導電性トレースと、を含む装置。
  15. 前記ガラス基板の表面を覆う前記生体適合性絶縁層が、炭化ケイ素またはＡｌ２Ｏ３＋ＨｆＯ２／ＺｒＯ２を含む、請求項１４に記載の装置。
  16. 前記導電性ビアの端部を覆う生体適合性金属キャップをさらに含み、前記導電性トレースが、該金属キャップを介して前記導電性ビアと接続する、請求項１４に記載の装置。
  17. 少なくとも１つの前記金属キャップが、各ビアから延びて突出している、請求項１６に記載の装置。
  18. 前記ガラス基板の底部上の第２の生体適合性絶縁層、および該ガラス基板の底部の前記導電性ビアに取り付けられた集積回路（ＩＣ）チップをさらに含む、請求項１４に記載の装置。
  19. 前記ＩＣが、前記ＩＣチップと少なくとも１つの前記導電性ビアとの間のバンプ接続を圧縮することによって取り付けられる、請求項１８に記載の装置。
  20. 前記ＩＣチップの周囲に、該ＩＣチップを包む、ハーメチックシールされた壁付きハウジングをさらに含む、請求項１８に記載の装置。
JP2022501017A 2019-07-12 2020-07-09 ハーメチックシールされた電子機器および製造する方法のためのモノリシックな生体適合性フィードスルー Pending JP2022540836A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962873751P 2019-07-12 2019-07-12
US62/873,751 2019-07-12
PCT/US2020/041377 WO2021011298A1 (en) 2019-07-12 2020-07-09 Monolithic, biocompatible feedthrough for hermetically sealed electronics and methods of manufacture

Publications (1)

Publication Number Publication Date
JP2022540836A true JP2022540836A (ja) 2022-09-20

Family

ID=74103209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022501017A Pending JP2022540836A (ja) 2019-07-12 2020-07-09 ハーメチックシールされた電子機器および製造する方法のためのモノリシックな生体適合性フィードスルー

Country Status (5)

Country Link
US (1) US11107703B2 (ja)
EP (1) EP3997045A4 (ja)
JP (1) JP2022540836A (ja)
KR (1) KR20220035406A (ja)
WO (1) WO2021011298A1 (ja)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6592519B1 (en) * 2000-04-28 2003-07-15 Medtronic, Inc. Smart microfluidic device with universal coating
US8560041B2 (en) * 2004-10-04 2013-10-15 Braingate Co., Llc Biological interface system
US8285394B1 (en) * 2006-10-27 2012-10-09 Sandia Corporation Demultiplexer circuit for neural stimulation
WO2009002355A1 (en) 2007-06-25 2008-12-31 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
US8707734B2 (en) 2009-10-19 2014-04-29 The Regents Of The University Of Michigan Method of embedding material in a glass substrate
WO2012115333A1 (ko) 2011-02-24 2012-08-30 단국대학교 산학협력단 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법
US10272253B2 (en) * 2016-11-10 2019-04-30 Greatbatch Ltd. Hermetic terminal for an active implantable medical device with composite co-fired filled via and body fluid side brazed leadwire
US10226218B2 (en) * 2011-06-30 2019-03-12 Endotronix, Inc. Pressure sensing implant
EP2628504A1 (en) * 2012-01-16 2013-08-21 Greatbatch Ltd. EMI filtered co-connected hermetic feedthrough, feedthrough capacitor and leadwire assembly for an active implantable medical device
US20150069618A1 (en) 2013-09-11 2015-03-12 Innovative Micro Technology Method for forming through wafer vias
CA2957962C (en) * 2014-08-15 2018-05-01 Axonics Modulation Technologies, Inc. Implantable lead affixation structure for nerve stimulation to alleviate bladder dysfunction and other indications
US9832867B2 (en) * 2015-11-23 2017-11-28 Medtronic, Inc. Embedded metallic structures in glass
US20200222010A1 (en) * 2016-04-22 2020-07-16 Newton Howard System and method for deep mind analysis
GB201608958D0 (en) * 2016-05-20 2016-07-06 Imp Innovations Ltd Implantable neural interface
US10449375B2 (en) * 2016-12-22 2019-10-22 Greatbatch Ltd. Hermetic terminal for an AIMD having a pin joint in a feedthrough capacitor or circuit board
US10249415B2 (en) * 2017-01-06 2019-04-02 Greatbatch Ltd. Process for manufacturing a leadless feedthrough for an active implantable medical device
US10463285B2 (en) * 2017-04-03 2019-11-05 Medtronic, Inc. Hermetically-sealed package and method of forming same
WO2020056187A1 (en) 2018-09-14 2020-03-19 Neuralink Corp. Electrode fabrication and design
US11103695B2 (en) 2018-09-14 2021-08-31 Neuralink Corp. Device implantation using a cartridge
US11395924B2 (en) * 2019-01-07 2022-07-26 Micro-Leads, Inc. Implantable devices with welded multi-contact electrodes and continuous conductive elements
WO2021011401A1 (en) * 2019-07-12 2021-01-21 Neuralink Corp. Brain implant with subcutaneous wireless relay and external wearable communication and power device

Also Published As

Publication number Publication date
US11107703B2 (en) 2021-08-31
EP3997045A1 (en) 2022-05-18
WO2021011298A1 (en) 2021-01-21
EP3997045A4 (en) 2022-10-26
KR20220035406A (ko) 2022-03-22
US20210013051A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US10052478B2 (en) Implantable device for the brain
US9431312B2 (en) Wafer-scale package including power source
US7706887B2 (en) Method for integrating pre-fabricated chip structures into functional electronic systems
US8173490B2 (en) Fabrication of electronic devices including flexible electrical circuits
US11623082B2 (en) Flexible circuit peripheral nerve stimulator with low profile hybrid assembly
CN108431947B (zh) 在玻璃中的嵌入式金属结构
EP4119187B1 (en) Implant device, encapsulating method and cerebral cortex stimulation visual prosthesis
US20200138311A1 (en) Bio-Implantable Device and Method for Manufacturing Same
US10327655B2 (en) Neural-interface probe and methods of packaging the same
WO2019140817A1 (zh) 一种视网膜假体植入芯片的封装结构及其封装方法
JP2022511413A (ja) 電子部品の気密パッケージ
WO2019140816A1 (zh) 一种神经刺激器及其制造方法
US11107703B2 (en) Monolithic, biocompatible feedthrough for hermetically sealed electronics and methods of manufacture
JP2010172667A (ja) 電子素子のハーメチックシール方法、及び該方法を用いた生体埋植用機能デバイスユニット，視覚再生補助装置
US20240128222A1 (en) Die reconstitution and high-density interconnects for embedded chips
AU2013263808B2 (en) Implantable device for the brain
Kluba Technology platform for advanced neurostimulation implants The “chip-in-tip” DBS probe
WO2020110790A1 (ja) 生体適合性貫通電極付きガラス基板ならびに生体適合性小型電子デバイス
CN115662681A (zh) 一种集成馈通基板的柔性电极及其制备方法和电极器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241001