KR20220035406A - 밀폐 밀봉된 전자 장치를 위한 단일체의 생체적합성 피드스루 및 그 제조 방법들 - Google Patents

밀폐 밀봉된 전자 장치를 위한 단일체의 생체적합성 피드스루 및 그 제조 방법들 Download PDF

Info

Publication number
KR20220035406A
KR20220035406A KR1020227003957A KR20227003957A KR20220035406A KR 20220035406 A KR20220035406 A KR 20220035406A KR 1020227003957 A KR1020227003957 A KR 1020227003957A KR 20227003957 A KR20227003957 A KR 20227003957A KR 20220035406 A KR20220035406 A KR 20220035406A
Authority
KR
South Korea
Prior art keywords
biocompatible
feedthrough
glass
ribbon cable
pillars
Prior art date
Application number
KR1020227003957A
Other languages
English (en)
Inventor
바네사 엠. 톨로사
카밀로 에이. 디아즈-보티아
수핀 첸
펠릭스 데쿠
유 니우 후앙
마크 제이. 헷틱
재커리 엠. 테도프
Original Assignee
뉴럴링크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뉴럴링크 코포레이션 filed Critical 뉴럴링크 코포레이션
Publication of KR20220035406A publication Critical patent/KR20220035406A/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/372—Arrangements in connection with the implantation of stimulators
    • A61N1/375—Constructional arrangements, e.g. casings
    • A61N1/3752—Details of casing-lead connections
    • A61N1/3754—Feedthroughs
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/05—Electrodes for implantation or insertion into the body, e.g. heart electrode
    • A61N1/0526—Head electrodes
    • A61N1/0529—Electrodes for brain stimulation
    • A61N1/0531—Brain cortex electrodes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/3605—Implantable neurostimulators for stimulating central or peripheral nerve system
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/372—Arrangements in connection with the implantation of stimulators
    • A61N1/375—Constructional arrangements, e.g. casings
    • A61N1/3758—Packaging of the components within the casing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H01B7/08—Flat or ribbon cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/036—Micropumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Animal Behavior & Ethology (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Neurosurgery (AREA)
  • Neurology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Psychology (AREA)
  • Mechanical Engineering (AREA)
  • Cardiology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biophysics (AREA)
  • Pathology (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Electrotherapy Devices (AREA)

Abstract

생체적합성 리본 케이블과 단일체로(monolithically) 통합된 생체적합성 밀폐 피드스루를 제조하는 방법들뿐만 아니라 결과적인 디바이스들 그 자체가 설명된다. 밀폐 피드스루는 유리보다 더 높은 용융 온도를 갖는 도핑된 실리콘 또는 다른 재료의 몰드 위에 유리를 배치하고 이를 가열하여 유리를 몰드로 리플로우함으로써 생성된다. 그 후, 유리는 연마하거나 다른 방식으로 제거되어 평평한 표면을 드러내고, 몰드에 있던 작은 기둥들은 유리에서 격리되어 전기 전도성 비아들을 형성한다. 평평한 표면은 중합체를 주조하고 포토리소그래피 방식으로 또는 다른 방식으로 비아들에 단일체로 부착된 리본 케이블을 구축하는 데 사용된다.

Description

밀폐 밀봉된 전자 장치를 위한 단일체의 생체적합성 피드스루 및 그 제조 방법들
관련 출원들에 대한 상호-참조들
[0001] 본 출원은, 2019년 7월 12일에 출원된 미국 가특허 출원 번호 제62/873,751호의 이익을 주장하며, 이로써 이는 모든 목적들을 위해 그 전체가 인용에 의해 포함된다.
연방 지원 연구 및 개발 하에 이루어진 발명들에 대한 권리에 관한 진술
[0002] 해당 없음.
[0003] 1. 발명의 분야
[0004] 본 발명의 실시예들은 일반적으로, 유리-기반 밀폐 시일(glass-based hermetic seal)을 통해 생물학적 애플리케이션들을 위한 박막 회로들에 연결하는 솔리드 스테이트 디바이스(solid state device)들에 관한 것입니다. 보다 구체적으로, 실시예들은 유리 기판의 실리콘 비아들을 통해 다른 회로에 대한 전기 연결들을 갖는 인쇄 또는 박막 회로들을 제조하기 위한 장치들 및 프로세스들에 관한 것이다.
[0005] 2. 관련 기술들의 설명
[0006] 동물들 및 인간들 내에 이식된 전자 디바이스들은 종종 밀폐 밀봉된 하우징(hermetically sealed housing)을 요구한다. 하우징은 체액이 내부의 실리콘 기반 또는 금속 전기 부품을 부식 및 분해하는 것을 방지한다. 이는 또한 생체적합성이 아닌 재료들이 신체 조직으로 침출되는 것을 방지한다. 이는 배터리들의 전해질들에 특히 중요할 수 있다.
[0007] 하우징을 넘어 전압, 전류 또는 다른 신호들을 송신하거나 수신하기 위해, 컴포넌트들은 종종 전도성 경로들이 하우징을 통과하는 와이어들과 연결되어야 한다. 전도성 경로가 하우징을 통과하는 영역은 종종 "밀폐 피드스루(hermetic feedthrough)" 또는 "밀폐 기판"이라 불린다.
[0008] 밀폐 피드스루들은 종종 CNC(computer numerical control) 기계 드릴 비트, 물 드릴링 또는 레이저 드릴링에 의해 구멍이 뚫린 평면 패널로 구성된다. 이들 각각은 재료에 응력들을 도입하여 잠재적으로 미세균열들을 야기한다. 예컨대, 기계 드릴링은 금속 조각들을 떼어내고 레이저 드릴링은 재료를 강하게 가열하여 일부가 기화되게 한다.
[0009] 구멍들은 추후에 전도성 재료로 채워져 "비아들"을 형성한다. 형성될 구멍들이 많을수록, 피드스루를 드릴링하는데 더 오래 걸린다. 그리고 구멍들이 많을수록, 누출에 대한 기회들이 많아진다.
[0010] 안구 임플란트들 및 BMI(brain-machine interface)들은 그의 기관들과의 다수의 별개의 직접적 연결들로부터 이익을 얻는다. 가능한 한 다수의 광수용체들 또는 뉴런들이 자극되거나 샘플링될 수 있도록 수백, 심지어 수천 개의 연결들이 바람직하다. 수백 또는 수천 개의 비아들을 갖는 밀폐 피드스루들은 시간, 툴링(tooling) 및 수율 관점에서 드릴링으로 생산하는 데 엄청나게 비싸다. 각각의 구멍은 비아를 형성하기 위해 전도성 재료로 채워져야 하며, 이는 비용을 추가한다. 그리고 나서, 수백 또는 수천 개의 비아들 중 하나 이상에 누출 또는 다른 결함이 존재할 수 있으며 이는 정확히 찾아내기가 거의 불가능하다.
[0011] 부가적으로, 종래의 피드스루들과 연결되는 가요성 어레이(flexible array)들은 때로는 볼 시일 커넥터(ball seal connector)들을 사용한다. 볼 시일 커넥터들은 상당히 크다. 볼 시일 커넥터들을 사용하지 않으면 완전히 밀폐 밀봉되지 않는 연결들을 종종 초래한다. 이들 및 다른 이유들로 인해, 생체적합성 재료들을 사용하는 400μm 미만의 피치를 가진 밀폐 피드스루들의 비아들은 찾기 어렵다.
[0012] 외과적으로 이식된 의료 디바이스들을 위해 밀폐 밀봉된 피드스루들을 통한 더 나은 전기적 상호연결들, 및 이를 제조하기 위한 프로세스들이 당업계에 필요하다.
[0013] 일반적으로, 밀폐 피드스루는 비아들이 가야 할 곳에 작은 도핑된 기둥들을 갖는 실리콘으로 포토리소그래피 방식으로 몰드를 형성하고, 기둥들 주위의 유리를 용융하고 이를 냉각시키고 이를 평평하게 연마하거나 다른 방식으로 양 측들을 평탄화하여 도핑된 실리콘 비아들을 갖는 유리 패널을 남기고, 그 후 평평한 유리의 한 측 상에 박막 리본 케이블을 미세제조함으로써 만들어진다. 리본 케이블 내의 도체들은 비아들에 전기적으로 부착된다. 금속 패드들은 비아들 위에 만들어질 수 있고 절연 층이 또한 증착된다. 유리 패널의 남은 한 측이 또한 평평하게 연마되어서, IC 칩들 및 다른 전자 장치들이 비아들에 연결될 수 있다. 스페이서들 및/또는 덮개들은 밀폐 밀봉된 전기 디바이스를 형성하기 위해 그의 표면에 밀봉될 수 있다.
[0014] 본 발명의 일부 실시예들은 통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법에 관한 것이다. 방법은, 도핑된 실리콘의 기둥들 위에 그리고/또는 그 사이에 유리 조성물을 배치하는 단계, 가열된 유리 조성물의 적어도 일부가 기둥들 주위로 흐르도록 유리 조성물을 리플로우 온도로 가열하는 단계, 유리 조성물이 응고되고 응고된 유리로 기둥들을 감싸도록 허용하는 단계, 감싸진 기둥들의 상단들을 노출시키기에 충분히 응고된 유리의 상단을 연마 또는 다른 방식으로 평탄화하는 단계, 응고된 유리 위에 생체적합성 절연 층을 증착하는 단계, 생체적합성 절연 층 위에 경화되지 않은 중합체를 주조하고 중합체가 평평한 중합체 시트로 경화되도록 허용하는 단계, 감싸진 기둥들과 연결하기 위해 중합체 시트 상에 전도성 트레이스들을 패터닝하는 단계, 리본 케이블을 형성하도록 중합체로 전도성 트레이스들을 코팅하는 단계, 및 감싸진 기둥들의 바닥들을 노출시키기에 충분히 응고된 유리의 바닥을 평탄화하고 그리하여 기둥들을 서로 전기적으로 격리시키고 응고된 유리의 밀폐 피드스루를 통해 전도성 비아들을 형성하는 단계를 포함한다.
[0015] 응고된 유리 조성물을 커버하는 생체적합성 절연 층은 다른 절연체들 중에서도, 실리콘 카바이드 또는 Al2O3 + HfO2/ZrO2를 포함할 수 있다.
[0016] 방법은 도핑된 실리콘으로부터 기둥들을 생성하기 위해 도핑된 실리콘의 기판을 에칭하는 단계를 포함할 수 있다. 이는 실리콘 기둥들을 화학적으로 에칭함으로써 금속의 기둥들로 실리콘의 기둥들을 교체하고 그 자리에 금속을 전기도금하거나 추가로 충전하는 단계를 포함할 수 있다.
[0017] 방법은 감싸진 기둥들의 상단들 위에 금속 캡들을 증착하는 단계를 포함할 수 있으며, 전도성 트레이스들은 금속 캡들을 통해 전도성 비아들과 연결된다. 응고된 유리의 바닥 상의 금속 캡들 적어도 하나는 신장되고 개개의 비아로부터 멀어지게 돌출할 수 있다.
[0018] 방법은, 응고된 유리의 바닥 위에 제2 생체적합성 절연 층을 증착하는 단계, 및 응고된 유리의 바닥 상의 전도성 비아들에 IC(integrated circuit) 칩을 부착하는 단계를 포함할 수 있다. 부착하는 단계는 IC 칩과 전도성 비아들 중 적어도 하나 사이의 범프 연결을 압축하는 단계를 포함할 수 있다. 부착하는 단계는 납땜하거나, ACF(anisotropic conductive film) 연결들을 사용하거나 에폭시를 적용하는 단계를 포함할 수 있다. 방법은 IC 칩 주위에 밀폐 밀봉된 벽 하우징을 부착하고 IC 칩을 감싸는 단계를 포함할 수 있다. IC 칩을 감싸는 단계는 IC 칩 주위의 벽들에 제2 밀폐 인터커넥트를 부착하는 단계를 포함할 수 있다.
[0019] 평탄화하는 단계는 연마하고, 폴리싱하고, 래핑(lapping)하고, 플라이 컷팅(fly cutting)하고, 레이저 절제하거나 또는 평탄화 층으로 코팅하고 에칭하는 단계를 포함할 수 있다. 응고된 유리의 바닥의 평탄화는 경화되지 않은 중합체를 주조하기 전에 발생할 수 있다.
[0020] 일부 실시예들은 도핑된 실리콘 전도성 비아들을 갖는 유리 기판을 포함하는 단일체의 생체적합성 피드스루 장치, 유리 기판의 표면을 커버하는 생체적합성 절연 층, 생체적합성 절연 층 상에 경화되지 않은 중합체 경화로부터 형성된 중합체 리본 케이블, 및 전도성 비아들과 연결되고 중합체 리본 케이블 내의 전도성 트레이스들을 포함한다.
[0021] 유리 기판의 표면을 커버하는 생체적합성 절연 층은 다른 절연체들 중에서도 실리콘 카바이드 또는 Al2O3 + HfO2/ZrO2를 포함할 수 있다.
[0022] 장치는 전도성 비아의 단부들을 커버하는 생체적합성 금속 캡들을 더 포함할 수 있고, 전도성 트레이스들은 금속 캡들을 통해 전도성 비아들과 연결된다. 금속 캡들 중 적어도 하나는 신장되고 개개의 비아로부터 멀어지게 돌출할 수 있다.
[0023] 장치는 유리 기판의 바닥 위의 제2 생체적합성 절연 층, 및 유리 기판 바닥 상의 전도성 비아들에 부착된 IC(integrated circuit) 칩을 포함할 수 있다. IC는 IC 칩과 전도성 비아들 중 적어도 하나 사이의 범프 연결을 압축함으로써 부착될 수 있다. 장치는 IC 칩을 감싸고 IC 칩 주위의 밀폐 밀봉된 벽 하우징을 포함할 수 있다.
[0024] 도 1a는 일 실시예에 따라 밀폐 밀봉된 피드스루들을 갖는 BMI(brain-machine interface) 임플란트들을 갖는 인간 머리의 예시적인 측면도이다.
[0025] 도 1b는 도 1a의 임플란트의 상부 사시도이다.
[0026] 도 1c는 그의 커버가 제거된 도 1b의 임플란트의 상부 사시도이다.
[0027] 도 2는 버르 홀 커버와 함께 도 1a의 임플란트의 분해도이다.
[0028] 도 3은 도 1a의 밀폐 밀봉된 피드스루 상의 리본 케이블의 하부 사시도이다.
[0029] 도 4는 일 실시예에 따른 밀폐 밀봉된 칩의 개략적인 입면 단면도이다.
[0030] 도 5는 본 개시내용에 따른 실시예를 예시하는 흐름도이다.
[0031] 도 6a는 일 실시예에 따른 제조 프로세스에서 기판의 도핑된 실리콘의 기둥들을 에칭하는 것을 예시한다.
[0032] 도 6b는 일 실시예에 따른 제조 프로세스에서 기둥들 위에 유리 조성물을 배치하는 것을 예시한다.
[0033] 도 6c는 일 실시예에 따른 제조 프로세스에서 리플로우를 위해 유리 조성물을 가열하는 것을 예시한다.
[0034] 도 6d는 일 실시예에 따른 제조 프로세스에서 현재 응고된 유리 조성물의 상부를 평탄화하는 것을 예시한다.
[0035] 도 6e는 일 실시예에 따른 제조 프로세스에서 생체적합성 절연 층의 CVD(chemical vapor deposition)을 예시한다.
[0036] 도 6f는 일 실시예에 따른 제조 프로세스에서 금속 캡들을 증착하는 것을 예시한다.
[0037] 도 6g는 일 실시예에 따른 제조 프로세스에서 경화되지 않은 중합체를 주조하는 것을 예시한다.
[0038] 도 6h는 일 실시예에 따른 제조 프로세스에서 전도성 트레이스들을 패터닝하고 이들을 중합체로 코팅하여 박막 리본 케이블을 형성하는 것을 예시한다.
[0039] 도 6i는 일 실시예에 따른 제조 프로세스에서 가공물을 뒤집는 것을 예시한다.
[0040] 도 6j는 일 실시예에 따른 제조 프로세스에서 응고된 유리의 바닥을 평탄화하는 것을 예시한다.
[0041] 도 6k는 일 실시예에 따른 제조 프로세스에서 바닥 위에 제2 생체적합성 절연 층 및 금속 캡들을 증착하는 것을 예시한다.
[0042] 수백 또는 수천 개의 개별 전기 연결들이 본원에서 설명된 피드스루를 사용하여 밀폐 밀봉된 IC(integrated circuit)와 대상의 신체의 미세제조된 중합체-기반 리본 케이블 상의 전극들 사이에 만들어질 수 있다. 밀폐 피드스루의 수천 개의 비아들은 잘 밀봉되어 누출들에 대한 기회들을 최소로 한다.
[0043] 본원에 인용에 의해 포함되는 Haque 등의 미국 특허 제8,707,734호는 실리콘 몰드의 피처들 주위로 유리를 리플로우함으로써 유리 내에 전기 전도성 재료들을 매립하기 위한 방법을 설명한다. 전기 전도성 재료들은 도핑된 실리콘 조성물을 포함할 수 있다. 이러한 기술들은 밀폐 피드스루를 준비하기 위해 일부 제조 실시예들의 제1 부분에서 사용될 수 있다.
[0044] 도 1a는 대상의 두개골(머리 뼈)의 구멍들 내에 세팅된 3개의 BMI(brain-machine interface) 임플란트들(102)의 시스템(100)을 갖는 인간 머리를 예시한다. 이들은 타겟팅된 섹션들을 캡처하거나 자극하기 위해 뇌의 상이한 엽(lobe)들 또는 영역들에 로케이팅된다. "버르 홀(burr hole)들"이라 불리는 구멍들은 직경이 약 8mm이며 특수 수술 도구들을 사용하여 드릴링된다. 수술 동안, 때로는 수백 또는 수천 개에 이르는 박막 전극들이 맥관 구조를 회피하기 위해 정밀한 로케이션들에서 피질 내에 섬세하게 삽입된다. 박막 전극들은 일 단부에서 리본 케이블(104)로 병합되며, 이는 차례로 임플란트에 미리 연결된다. 각각의 임플란트는 버르 홀을 커버하도록 리본 케이블 위에 조심스럽게 세팅된다.
[0045] 도 1b 내지 도 1c는 그 아래로 연장되는 리본 케이블을 갖는 임플란트를 도시한다. 도 1c는 그의 상부 커버가 없는 임플란트를 도시한다. 각각의 임플란트 내에는 IC(integrated circuit) 칩들, 커패시터들 및 다른 컴포넌트들을 포함한 회로가 있다. IC는 대상의 두개골 내에 외과적으로 이식된 박막 전극들로 송신하고 그리고/또는 이로부터 수신한다. IC들은 뇌의 아날로그 신호들을 컴퓨터의 디지털 신호들로 또는 디지털 신호들로부터 아날로그 신호들로 변환하기 위해 ADC(analog-to-digital converter) 및/또는 DAC(digital-to-analog converter)를 포함할 수 있다.
[0046] 버르 홀의 시팅(sitting), 각각의 임플란트의 바닥, 및 전체 임플란트는 CSF(cerebrospinal fluid) 및 다른 체액들로 가득 차 있다. 이러한 유체들은 IC 칩들의 실리콘뿐만 아니라 다른 회로 컴포넌트들을 부식시키고, 이들로부터 밀봉되어야 한다. 따라서 임플란트 내의 컴포넌트들은 생물학적으로 중성인 대부분-유리 용기에서 격리된다. 컴포넌트들은 수천 개의 개별 전극들로 구성된 박막 리본 케이블과 인터페이스하도록 주의깊게 포지셔닝된다.
[0047] 도 2는 임플란트(102)의 분해도이고 버르 홀 커버(210) 및 부가적인 패키징과 같은 부가적인 엘리먼트들을 도시한다. 조립체의 전체 높이는 인간들의 평균 두개골 두께 내에서 적절하며 이는 남성의 경우 약 6.5mm이고 여성의 경우 약 7.1mm이다. 조립체가 버르 홀에 외과적으로 이식된 후, 버르 홀 커버(210)가 두개골에 나사고정된다.
[0048] 버르 홀 커버(210) 바로 아래에 있는 아래 임플란트(102)의 상단에는 케이블(214)이 있다. 케이블은 여러 디지털 라인들로 상이한 임플란트 또는 신체 외부로 이어지거나, 또는 무선 통신을 위해 안테나에서 종결될 수 있다. 어느 경우든, 케이블(214)은 아래 IC 칩의 ADC(analog-to-digital converter)들로부터의 출력을 다른 시스템들로 전송하거나 커맨드들, 프로세싱 또는 자극을 위해 이 동일한 시스템들로부터의 입력을 칩으로 가져온다. 케이블(214)은 밀폐 시일(212)에 연결된다.
[0049] 밀폐 시일(212)은 외부 유리 하우징(216)을 통해 케이블을 전기적으로 연결한다. 유리 하우징(216)은 밀폐 밀봉된 벽 하우징(218)을 보호한다. IC 칩을 감싸고 있는 것이 바로 이 내부 벽 하우징이다.
[0050] 밀폐 밀봉된 벽 하우징(218)은 IC 칩(220), 커패시터들(223), 및 PC 보드(222)를 커버한다. 예시적인 실시예에서, 하우징(218)은 폭 및 너비가 대략 5밀리미터(mm)이고 높이가 대략 2-3mm이다. 하우징(218)은 IC 칩 및 다른 컴포넌트들을 감싸는 밀폐 피드스루(224)에 대해 레이저 밀봉된다. 컴포넌트들에 의해 점유되지 않은 밀폐 밀봉된 벽 하우징(218) 내부의 빈 볼륨은 에폭시 및 실리콘 오버몰드로 캡슐화될 수 있다.
[0051] 밀폐 피드스루(224)는 하우징(218) 내의 컴포넌트들을, 다르게는 리본 케이블(104)이라 불리는 박막 가요성 케이블에 전기적으로 연결한다. 이 가요성 케이블은 그 내부에서 개별 전극들로 이어지는 수백 내지 수천 개의 전도성 트레이스들을 가질 수 있다. 이는 밀폐 피드스루의 유리 상에 직접 구축되어, 밀폐 피드스루와 "단일체로 형성(monolithically formed)"되는 것으로서 지칭될 수 있다. 도면에서, 리본 케이블(104)은 조립체의 바닥으로부터 측방향으로 돌출한다. 그러나, 이는 도 1c에 도시된 바와 같이, 이식될 때 아래로 돌려진다.
[0052] 하부 2개의 층들, 밀폐 피드스루(224) 및 리본 케이블(104)이 특히 관심사이고 아래에서 상세되는 제조 프로세스들을 수반한다.
[0053] 도 3은 리본 케이블(104) 및 밀폐 피드스루(224)와의 그의 인터커넥트들을 갖는 조립체(300)의 저면 사시도이다. 리본 케이블 내의 여러 도체 층들은 개별 전기 신호들을 분리한 채로 유지한다. 케이블 내의 개별 비아들은 도체들을 밀폐 피드스루(224)의 전도성 비아들(330) 상의 금속 패드들 또는 캡들에 연결된다. 도핑된 실리콘으로 만들어진 전도성 비아들(330)은 대부분 투명한 중합체를 통해 볼 수 있다. 중합체는 그 내부의 도체들을 부식으로부터 보호한다.
[0054] 유리를 통해 수백 또는 수천 개의 밀폐 밀봉된 전도성 비아들을 형성하는 것은 기술적으로 난제이다. 단 하나의 균열, 채워지지 않은 구멍 또는 다른 흠은 누출을 초래할 수 있다. 살아있는 뇌는 그의 두개골 내에서 상당히 빈번하게 움직여서, 리본 케이블 및 전도성 비아들 잡아당길 수 있다. 내부의 컴포넌트들은 실런트를 위한 많은 공간 없이 비좁다.
[0055] 도 4는 밀봉된 칩 조립체(400)의 입면 단면도이다. 예시적인 조립체의 상단에는 밀폐 밀봉된 벽 하우징(418) 위의 상단 피드스루(412)로 넘어가는 커넥터 구역을 갖는 케이블(414)이 있다. 하우징은 서로의 상단에 스택된 다수의 벽들을 가질 수 있다. 상단 피드스루(412)를 통과하는 케이블(414)로부터의 각각의 도체는 땜납 볼을 통해 피드스루의 전도성 트레이스들에 연결된다. 커넥터와 피드스루 사이에 에폭시 언더필(epoxy underfill)이 배치된다. 체액들에 대한 더 나은 밀봉을 위해 커넥터 상단에 오버몰드가 확산된다. 아래에는 활성 전자 장치가 있다.
[0056] 골드 스터드 범프들은 ASIC(Application Specific Integrated Circuit)(420)에 인접한 포스트들에 그리고 일 세트의 도체들 및 솔더 볼들 또는 대안적인 전기 연결을 통해 ASIC의 하부 측 상의 볼 그리드 어레이에 연결된다. ASIC(420)는 하위 ASIC(421) 주위를 라우팅하고 티타늄, 백금 또는 금 연결을 통해 하위 ASIC(421)에 공급되는 다른 연결들을 통해 하위 ASIC(421)와 통신할 수 있다.
[0057] 전도성 패턴은 트레이스들을 밀폐 피드스루(424)로 이끈다. 밀폐 피드스루(224)는 유리 기판(440) 및 전도성으로 도핑된 실리콘 비아들(430)을 포함한다. 예시적인 실시예에서, 밀폐 피드스루(424)는 두께가 300㎛이다. 200 내지 600㎛와 같은(그러나 이에 제한되지 않음) 다른 두께들이 고려된다.
[0058] 선택적인 금속 캡들(432, 434)은 각각 전도성 비아들(430) 위에 그리고 그 아래에 있다. 금속 캡들의 사용은 연결들이 안전하고 견고하다는 것을 보장하는데 도움이 될 수 있다.
[0059] 금속 캡들은 조립 또는 더 양호한 루트 연결 시에 응력을 완화하기 위해 일 방향으로 신장되고 그 아래에 있는 비아로부터 멀어지게 돌출될 수 있다.
[0060] 밀폐 피드스루의 유리는 실리콘 카바이드(SiC) 또는 Al2O3 + HfO2/ZrO2의 생체적합성 절연 층(436)으로 양 측들이 코팅된다. 도핑된 실리콘 비아 및 유리가 만나는 인터페이스를 커버하기에 충분히 절연 층이 비아들의 에지들 상에서 약간 오버랩하는 것을 제외하면 비아들은 코팅되지 않는다. 하위 ASIC(421)와 밀폐 피드스루(424) 사이에 언더필(underfill)이 적용될 수 있다.
[0061] 절연 층은 선택적이다. 일부 실시예들에서, 절연 코팅은 박막(아래에 있는 리본 케이블) 측 상 및 다른 측들 상에만 있다.
[0062] 중합체(폴리이미드) 리본 케이블(404)은 그의 도체들(454)을 하부 측 금속 캡들(434)에 연결한다. 그 후 도체들은 케이블을 통해 원위 단부로 이어지며, 여기서 전극들이 만들어진다. 전극들은 전기 신호들을 판독하거나 조직을 자극하기 위해 조직과 연결될 수 있다. 예컨대, 전극들은 대상의 뇌, 눈 또는 다른 기관들 내에 삽입될 수 있다. 도체들은 리본 케이블의 중합체 내에서 실리콘 카바이드로 개별적으로 코팅될 수 있다.
[0063] 칩들을 둘러싸는 벽들은 레이저 용접, 접착 또는 다른 금속 대 금속 본딩과 같이 적소에 융합될 수 있다. 도면에서, 벽들은 3개의 높이로 스택되지만 다른 수의 벽들이 적소에 스택되거나 통합될 수 있다.
[0064] 도 5는 일부 실시예들에 따른 방법(500)의 흐름도이다. 동작(501)에서, 도핑된 실리콘으로부터 기둥들을 생성하기 위해 도핑된 실리콘의 기판이 에칭된다. 동작(502)에서, 유리 조성물이 도핑된 실리콘의 기둥들 위에 배치된다. 동작(503)에서, 유리 조성물이 리플로우 온도로 가열되어서, 가열된 유리 조성물의 적어도 일부가 기둥들 주위로 흐른다. 동작(504)에서, 유리 조성물이 응고되고 응고된 유리로 기둥들을 감싸도록 허용된다. 동작(505)에서, 응고된 유리의 상단은 감싸진 기둥들의 상단들을 노출시키기에 충분히 평탄화된다. 동작(506)에서, 생체적합성 절연 층이 응고된 유리 위에 증착된다. 동작(507)에서, 경화되지 않은 중합체가 생체적합성 절연 층 위에 주조되고 평평한 중합체 시트로 경화되도록 허용된다. 동작(508)에서, 감싸진 기둥들과 연결하기 위해 중합체 시트 상에 전도성 트레이스들이 패터닝된다. 동작(509)에서, 전도성 트레이스들은 리본 케이블을 형성하기 위해 중합체로 코팅된다. 동작(510)에서, 실리콘 및 응고된 유리의 바닥이 평탄화되어 감싸진 기둥들의 바닥들을 노출한다. 이는 기둥들을 서로 전기적으로 격리하고 응고된 유리의 밀폐 피드스루를 통해 전도성 비아들을 형성한다. 동작(511)에서, 응고된 유리의 바닥 위에 제2 생체적합성 절연 층이 증착된다. 동작(512)에서, 집적 회로 칩이 응고된 유리의 바닥 상의 전도성 비아들에 부착된다.
[0065] 도 6a 내지 도 6k는 유리 밀폐 피드스루 및 통합된 플렉스/리본 케이블의 제조 프로세스의 단계들을 예시한다.
[0066] 도 6a는 도핑된 실리콘(642)의 기판에 기둥들을 에칭하는 것을 예시한다. 도면에서는 훨씬 더 넓은 6인치(152mm) 직경의 실리콘 웨이퍼의 작은 부분이 보여진다. 약 300㎛ 높이에서, 도핑된 실리콘의 기둥들(643)은 웨이퍼의 폭에 비해 작다. 붕소 도핑된 실리콘 기둥들은 어느 정도 전기 전도성이며 궁극적으로 밀폐 피드스루에 대한 전도성 비아들로서 역할을 한다.
[0067] 대안적인 실시예들에서, 실리콘 기둥들은 금속 기둥들로 대체될 수 있다. 이는 실리콘 기둥들을 에칭하는 것 그리고 그 후 실리콘 기둥들이 있던 곳을 채우기 위해 소결되거나 열압착된 금속 페이스트들 및 분말들을 사용하여 전기도금 또는 다른 추가 단계들을 이용하는 것을 포함한다.
[0068] 또 다른 실시예에서, 기둥들은 먼저 금속(희생 몰드 또는 와이어들의 어레이를 통해 금속 도금됨)으로 만들어질 수 있다. 바람직하게는, 이들은 유리 리플로우 단계 후에 밀봉된 금속-유리 인터페이스를 갖기 위해 몰리브덴, 텅스텐 또는 탄탈륨과 같은 유리에 대한 열팽창 계수와 매칭하는 금속으로 이루어져야 한다. 필러들과 유리 사이의 더 나은 습윤 및 접착을 위해 유리 리플로우 전에 금속 상에 얇은 금속 산화물이 또한 성장되어야 한다.
[0069] 도 6b는 기둥들 위에 배치되는 유리 조성물(644)의 작은 슬라이드를 예시한다. 유리 조성물은 기둥들/컬럼들 사이의 리세싱된 베이슨(recessed basin)들을 채우기에 충분한 벌크 재료를 갖도록 수백 미크론 두께일 수 있다.
[0070] 도 6c는 높은 온도들의 존재 하에 유리 조성물을 리플로우하는 것을 예시한다. 유리 조성물은 리세스들 내로 떨어지고(slump) 기둥들 근처의 코너들로 유동하여, 유리(646)로 기둥들을 둘러싼다. 실리콘으로 만들어진 기둥들은 높은 용융 온도를 갖고 이에 따라 용융되거나 떨어지지 않는다. 유리는 그의 위치 에너지를 최소화하기 위해 압력 하에서 액체로서 리플로우되기 때문에, 이는 모든 공간들을 채우고 기둥들에 대해 분자 레벨에서 단단히 밀봉한다. 사실상 간극들이 없다. 이 밀폐 밀봉은 수천 개의 기둥들을 포함하여 큰 스케일들에서 보장될 수 있다.
[0071] 가스가 갇혀있는 실리콘 몰드의 빈 공극들은 유리가 몰드를 채우는 것을 방지함으로써 감소될 수 있으며 압력 차이는 유리를 코너들로 푸시한다. 실리콘의 표면 습윤성의 증가는 유리가 모든 모서리들에 대해 확산되게 할 수 있다. 이는 거칠게 하기(roughening), 플라즈마 표면 처리들 또는 기둥들 사이의 표면들 상에 습윤 재료 층의 적용에 의해 달성될 수 있다.
[0072] 유리가 냉각됨에 따라, 그것은 경화되고 기둥들을 감싼다. 결과는 절연 유리로 감싸인 전기 전도성 컬럼들/기둥들이다. 유리의 상단은 완벽하게 평평하지 않거나 전자 컴포넌트들을 본딩하기에 다른 방식으로 적합하지 않은 물결 모양의 경화된 메니스커스가 두드러진다. 이는 유리가 실리콘 몰드 내로 유동한 후 유리와 실리콘 사이의 표면 장력의 아티팩트이다.
[0073] 도 6d는 평평한 상부 표면을 형성하기 위해 응고된 유리의 상단을 연마 및 폴리싱하는 것을 예시한다. 이전 도면의 물결 모양의 기복들은 정밀한 추가 층들의 미세제조에 적합한 매우 평평한 표면으로 바뀐다. 연마는 실리콘-유리 조성물을 평탄화하는 하나의 방식일 뿐이다.
[0074] "평탄화"는 이를테면, 평평한 연마, 화학적 또는 기계적 폴리싱, 레이저 절제에 의해 또는 당업계에 다르게 알려진 것으로 평평한 평면을 만드는 것을 포함한다.
[0075] 도 6e는 절연 층(648)을 형성하기 위해 연마 및 평탄화된 표면 위의 실리콘 카바이드(SiC)의 PECVD(plasma-enhanced chemical vapor deposition)를 예시한다. 실리콘 카바이드 층은 각각의 비아 상단의 둘레에 걸쳐 약간 오버랩하고, 비아 상단의 중앙 부분을 갭들(650)로 노출된 채로 남겨둔다. 실리콘 카바이드는 미세 균열이 발생할 경우 체액들로부터 유리를 보호하는 데 도움이 되는 전기 절연 층이다.
[0076] 도 6f는 실리콘 카바이드에 의해 형성된 리세스를 부분적으로 채우도록 비아들 위에 금속 캡들(634)을 형성하기 위해 티타늄, 백금, 금, 또는 다른 금속들을 포함할 수 있는 금속 층을 증착하는 것을 예시한다. 이는 등각 증착 프로세스이다. 금속 캡들(634)은 실리콘 카바이드 위로 연장된다. 캡들은 실리콘 카바이드 위에서 다른 측보다 많이 일 측으로 연장되도록 신장된다. 각각의 금속 캡(634)은 연결이 이루어질 수 있는 패드를 형성한다. 금속 캡 패드들의 직사각형 어레이는 BGA(ball grid array) IC 칩이 부착되기 위한 적합한 연결을 제공한다.
[0077] 실리콘 및 실리콘-유리 인터페이스를 체액들로부터 보호하기 위해 부가적인 실리콘 카바이드 층이 실리콘 카바이드의 층의 상단 및 금속 캡들 옆에 선택적으로 증착될 수 있다.
[0078] 도 6g는 유리 패널 위에 액체의 경화되지 않은 폴리이미드를 방사(spinning)함으로써 경화되지 않은 중합체를 주조하는 것을 예시한다. 중합체는 단일체로 구성된 가요성 리본 케이블의 제1 층이다. 액체 중합체 덩어리의 잔해는 2개의 기둥들 위의 집중되는 것으로 도시되지만, 웨이퍼의 중앙 근처의 거의 모든 곳에 있을 수 있다. 폴리이미드는 그것이 평평한 중합체 시트(652)로 평평해진 후에 적어도 부분적으로 경화되도록 허용된다.
[0079] 경화되지 않은 중합체를 "주조"하는 것은 드롭-캐스팅, 스프레이 코팅, 스핀 코팅, 몰딩, 프린팅, 또는 경화를 포함하는 이들 기술들의 임의의 조합, 또는 당업계에 다르게 알려진 것을 포함한다. 최종 치수들을 달성하기 위해 필요한 경우 평탄화 및/또는 에칭 백(etching back)이 뒤따를 수 있다.
[0080] 도 6h는 자체 비아들 및 금속 트레이스가 완비되도록 나머지 리본 케이블(604)을 형성하기 위해 전도성 트레이스들(654)을 포토리소그래피 방식으로 정의하고 이를 더 많은 폴리이미드로 감싼 결과를 예시한다. 다른 폴리이미드 층들의 구축(build up)은 다른 폴리이미드 층들이 위에 놓일 때까지 제1 층이 완전히 경화되지 않게 함으로써 도움을 받을 수 있다. 이는 제1 층 및 제2 층의 임의의 경화되지 않은 중합체 사이의 가교(cross-linking)를 촉진할 것이다.
[0081] 주조 층의 폴리이미드는 그것이 일 측으로 치우친 얇은 리본 스트립이 되도록 절단되거나 패턴화된다.
[0082] 도 6i는 도 7h에서와 동일한 피드스루 및 리본 케이블을 예시하지만, 추가 프로세싱을 위해 (지구 중력에 대해) 거꾸로 뒤집힌다.
[0083] 도 6j는 매끄러운 표면(656)을 형성하기 위해 한때 실리콘 기판 웨이퍼의 바닥이었던 것으로부터 실리콘을 연마하는 것을 예시한다. 이는 전도성 붕소 도핑된 실리콘 비아들(630)을 서로 전기적으로 격리한다. 이제, 리플로우되고 연마된 유리가 전도성 비아들(630)이 산재된 유리 슬라이드의 형태라는 것이 쉽게 명백하다. 이것은 밀폐 피드스루 - 단단히 밀봉되어 있기 때문에 밀폐이고 일 측으로부터 다른 측으로 전기적 연결들을 갖기 때문에 피드스루 - 이다.
[0084] 이는 실리콘 기둥들을 에칭하고 그 자리에 금속을 추가로 충전하거나 전기도금함으로써 금속의 기둥들로 실리콘의 기둥들을 교체할 수 있다.
[0085] 도 6k는 전도성 비아들(630)의 둘레들 위에 놓이도록, 유리 슬라이드 상에 실리콘 카바이드(636) 층을 증착하는 것을 예시한다. 이는 또한 실리콘 카바이드 위에서 확장하여 비아들 상에 증착된 금속 캡들(632)을 도시한다. 실리콘 카바이드의 선택적인 제2 층은 프로세스에서 다음에 있을 수 있지만 도시되진 않는다.
[0086] 동작들의 순서에 있어 제조 단계들에 대한 보다 완전한 목록이 아래에 포함된다. 여기에 도시된 단계들 또는 하위섹션들의 특정 순서는 변경될 수 있다. 예컨대, 박막 측 및 칩 측을 형성하는 것은 상이한 순서로 행해질 수 있다.
기판 제조
포토리소그래피
Si DRIE(deep reactive-ion etching)
마스크 스트립
실리콘의 표면 습윤성의 증가
웨이퍼 본딩
유리 리플로우
유리 및 실리콘 측 1의 평탄화
박막/리본 케이블 제조
유리 및 실리콘 (측 2인 경우)의 평탄화
포토리소그래피
금속 증착 및 선택적 제거
실리콘 카바이드(SiC) 절연 층의 증착
포토리소그래피
SiC 에칭
레지스트 스트립
폴리이미드 주조 및 경화
SiC 증착
포토리소그래피
금속 증착 및 선택적 제거
SiC 증착
포토리소그래피
SiC 에칭
레지스트 스트립
폴리이미드 주조 및 경화
포토리소그래피
폴리이미드 에칭
레지스트 스트립
포토리소그래피
전극 금속 증착 및 선택적 제거
'칩 측' 제조
유리 및 실리콘 (측 2인 경우) 포토리소그래피의 평탄화
금속 증착 및 선택적 제거
칩 측 상의 선택사항
SiC와 같은 절연 층의 증착
포토리소그래피
절연 층 에칭
디바이스 싱귤레이션 및 릴리스
포토리소그래피
실리콘 에칭
릴리스
[0087] 밀폐 피드스루 및 리본 케이블이 제조된 후, 전자 장치가 부착될 수 있다. 하위 ASIC(421)(도 4 참조)와 같은 IC 칩은 금속 캡들에 의해 형성된 볼 그리드 어레이에 결합될 수 있다. 에폭시 언더필(또는 건식 언더필)은 본드들의 기계적 지지를 위해 IC 칩과 밀폐 피드스루 사이에 주입될 수 있다. 벽들 또는 인클로저는 이를테면, 용접, 레이저 용접, 금속-금속 본딩, 브레이징 또는 땜납 본딩에 의해 융합될 수 있다. 다른 유리 밀폐 피드스루는 상단 상에서 융합되어 밀폐 밀봉된 상자를 형성할 수 있다.
[0088] 뇌 임플란트 또는 다른 시스템 및 뇌 임플란트에 대한 개개의 제어 시스템은, 추가로 전체 장치들의 컴포넌트가 될 수 있는 하나 이상의 마이크로프로세서들/프로세싱 디바이스들을 가질 수 있다는 것이 인지되어야 한다. 제어 시스템들은 일반적으로 전자 통신(유선 또는 무선)에서 그 개개의 디바이스들에 근접하고 또한 개개의 시스템들을 모니터링하고, 개개의 시스템들의 구성들을 변경하고, 개개의 시스템들 및 그의 하위 부분들에 대해 프로그래밍된 명령들을 동작시키거나, 직접 안내하거나 또는 세팅하기 위해 사용자에 의해 처리되도록 구성된 디스플레이 인터페이스 및/또는 동작 제어들을 포함할 수 있다. 이러한 프로세싱 디바이스들은 버스를 통해 비-휘발성 메모리 디바이스에 통신 가능하게 커플링될 수 있다. 비-휘발성 메모리 디바이스는 파워 오프될 때 저장된 정보를 유지하는 임의의 유형의 메모리 디바이스를 포함할 수 있다. 메모리 디바이스의 비-제한적인 예들은 전기적으로 소거 가능한 프로그래밍 가능 판독-전용 메모리("ROM"), 플래시 메모리, 또는 임의의 다른 유형의 비-휘발성 메모리를 포함한다. 일부 양상들에서, 메모리 디바이스의 적어도 일부는 프로세싱 디바이스가 명령들을 판독할 수 있는 비-일시적 매체 또는 메모리 디바이스를 포함할 수 있다. 비-일시적 컴퓨터-판독 가능 매체는 전자, 광학, 자기 또는 컴퓨터-판독 가능 명령들 또는 다른 프로그램 코드를 프로세싱 디바이스에 제공할 수 있는 다른 저장 디바이스들을 포함할 수 있다. 비-일시적 컴퓨터 판독 가능 매체의 비-제한적 예들은 자기 디스크(들), 메모리 칩(들), ROM, "RAM"(random-access memory), ASIC, 구성된 프로세서, 광학 저장소 및/또는 컴퓨터 프로세서가 명령들을 판독할 수 있는 임의의 다른 매체를 포함(그러나 이에 제한되지 않음)한다. 명령들은 예컨대, C, C++, C#, Java, Python, Perl, JavaScript 등을 포함하는 임의의 적합한 컴퓨터-프로그래밍 언어로 작성된 코드로부터 컴파일러 및/또는 인터프리터에 의해 생성된 프로세서-특정 명령들을 포함할 수 있다.
[0089] 위의 설명이 본 발명의 다양한 실시예들 및 고려되는 최상의 모드를 설명하지만, 위의 텍스트가 얼마나 상세하든지 간에, 본 발명은 다수의 방식들로 실시될 수 있다. 시스템의 세부사항들은 그의 특정 구현에서 상당히 변동될 수 있지만, 여전히 본 개시내용에 포함된다. 위에서 언급된 바와 같이, 본 발명의 특정 특징들 또는 양상들을 설명할 때 사용되는 특정 용어는 용어가 연관된 본 발명의 임의의 특정 특성들, 특징들 또는 양상들로 제한되도록 그 용어가 본원에서 재정의된다는 것을 의미하는 것으로 간주되어서는 안 된다. 일반적으로, 위의 상세한 설명 섹션이 그러한 용어들을 명시적으로 정의하지 않는 한, 다음 청구항들에서 사용된 용어들은 본 명세서에 개시된 특정 예들로 본 발명을 제한하는 것으로 해석되어서는 안 된다. 따라서, 본 발명의 실제 범위는 개시된 예들뿐만 아니라 청구항들 하에 본 발명을 실시하거나 구현하는 모든 등가 방식들을 포함한다.
[0090] 일부 실시예들에서, 본 개시내용의 시스템들 및 방법들은 신경외과 기술들과 관련하여 사용될 수 있다. 그러나, 당업자는 신경외과 기술들이 비-제한적인 애플리케이션이고 본 개시내용의 시스템들 및 방법들은 임의의 생물학적 조직과 관련하여 사용될 수 있다는 것을 인식할 것이다. 생물학적 조직은 뇌, 근육, 간, 췌장, 비장, 신장, 방광, 장, 심장, 위, 피부, 결장 등을 포함(그러나 이에 제한되지 않음)할 수 있다.
[0091] 본 개시내용의 시스템들 및 방법들은 무척추동물, 척추동물, 어류, 조류, 포유동물, 설치류(예컨대, 마우스들, 래트들), 유제류, 소, 양, 돼지, 말, 인간이 아닌 영장류, 인간을 포함(그러나 이에 제한되지 않음)하는 임의의 적합한 다세포 생물에 대해 사용될 수 있다. 더욱이, 생물학적 조직은 생체외(예컨대, 조직 외식편) 또는 생체내(예컨대, 방법은 환자에 대해 수행되는 외과적 절차임)일 수 있다.
[0092] 본원에서 제공된 본 발명의 교시내용은 반드시 위에서 설명된 시스템이 아닌 다른 시스템들에 적용될 수 있다. 위에서 설명된 다양한 예들의 엘리먼트들 및 행위들은 본 발명의 추가 구현들을 제공하기 위해 결합될 수 있다. 본 발명의 일부 대안적인 구현들은 위에서 언급한 그러한 구현들에 대한 부가적인 엘리먼트들을 포함할 수 있을 뿐만 아니라 더 적은 엘리먼트들을 포함할 수도 있다. 또한 본원에서 언급된 임의의 특정 숫자들은 단지 예일 뿐이며; 대안적인 구현들은 상이한 값들 또는 범위들을 사용할 수 있고, 그러한 범위들 내의 그리고 그의 경계들의 값들의 다양한 증분들 및 구배들을 수용할 수 있다.
[0093] 위의 설명 전반에 걸친 특징들, 이점들 또는 유사한 언어에 대한 참조들은 본 기술로 실현될 수 있는 모든 특징들 및 이점들이 본 발명의 어느 하나의 실시예이어야 한다는 것 또는 어느 하나의 실시예에 있다는 것을 암시하지 않는다. 오히려, 특징들 및 이점들을 참조하는 언어는 실시예와 관련하여 설명된 특정 특징, 이점 또는 특성이 본 기술의 적어도 하나의 실시예에 포함된다는 것을 의미하는 것으로 이해된다. 따라서, 본 명세서 전반에 걸친 특징들, 및 이점들, 및 유사한 언어에 대한 논의는 동일한 실시예를 참조할 수 있지만 반드시 그런 것은 아니다. 추가로, 본 기술의 설명된 특징들, 이점들, 및 특성들이 하나 이상의 실시예들에서 임의의 적합한 방식으로 결합될 수 있다. 당업자는, 특정 실시예의 특정 특징들 또는 이점들 중 하나 이상 없이도 본 기술이 실시될 수 있음을 인지할 것이다. 다른 경우들에서, 본 기술의 모든 실시예들에 존재하지 않을 수 있는 추가적인 특징들 및 이점들이 특정 실시예들에서 인지될 수 있다.

Claims (20)

  1. 통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법으로서,
    도핑된 실리콘의 기둥들 위에 또는 그 사이에 유리 조성물을 배치하는 단계;
    가열된 유리 조성물의 적어도 일부가 상기 기둥들 주위로 흐르도록 상기 유리 조성물을 리플로우 온도로 가열하는 단계;
    상기 유리 조성물이 응고되고 응고된 유리로 상기 기둥들을 감싸도록 허용하는 단계;
    상기 감싸진 기둥들의 상단들을 노출시키기에 충분히 상기 응고된 유리의 상단을 평탄화하는 단계;
    상기 응고된 유리 위에 생체적합성 절연 층을 증착하는 단계;
    상기 생체적합성 절연 층 위에 경화되지 않은 중합체를 주조하고 상기 중합체가 평평한 중합체 시트로 경화되도록 허용하는 단계;
    상기 감싸진 기둥들과 연결하기 위해 상기 중합체 시트 상에 전도성 트레이스들을 패터닝하는 단계;
    리본 케이블을 형성하도록 중합체로 상기 전도성 트레이스들을 코팅하는 단계; 및
    상기 감싸진 기둥들의 바닥들을 노출시키기에 충분히 상기 응고된 유리의 바닥을 평탄화하고 그리하여 상기 기둥들을 서로 전기적으로 격리시키고 응고된 유리의 밀폐 피드스루를 통해 전도성 비아들을 형성하는 단계를 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  2. 제1 항에 있어서,
    상기 응고된 유리 조성물을 커버하는 생체적합성 절연 층은 실리콘 카바이드 또는 Al2O3 + HfO2/ZrO2를 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  3. 제1 항에 있어서,
    도핑된 실리콘으로부터 상기 기둥들을 생성하기 위해 도핑된 실리콘의 기판을 에칭하는 단계를 더 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  4. 제1 항에 있어서,
    실리콘 기둥들을 에칭하고 그 자리에 금속을 추가로 충전하거나 전기도금함으로써 금속의 기둥들로 상기 실리콘의 기둥들을 교체하는 단계를 더 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  5. 제1 항에 있어서,
    상기 감싸진 기둥들의 상단들 위에 금속 캡들을 증착하는 단계를 더 포함하고,
    상기 전도성 트레이스들은 상기 금속 캡들을 통해 상기 전도성 비아들과 연결되는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  6. 제5 항에 있어서,
    상기 응고된 유리의 바닥 상의 상기 금속 캡들 중 적어도 하나는 신장되고 개개의 비아로부터 멀어지게 돌출하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  7. 제1 항에 있어서,
    상기 응고된 유리의 바닥 위에 제2 생체적합성 절연 층을 증착하는 단계; 및
    상기 응고된 유리의 바닥 상의 전도성 비아들에 IC(integrated circuit) 칩을 부착하는 단계를 더 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  8. 제7 항에 있어서,
    상기 부착하는 단계는 상기 IC 칩과 상기 전도성 비아들 중 적어도 하나 사이의 범프 연결을 압축하는 단계를 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  9. 제7 항에 있어서,
    상기 부착하는 단계는 납땜하거나, ACF(anisotropic conductive film) 연결들을 사용하거나 에폭시를 적용하는 것을 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  10. 제7 항에 있어서,
    상기 IC 칩 주위에 밀폐 밀봉된 벽 하우징을 부착하고 상기 IC 칩을 감싸는 단계를 더 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  11. 제10 항에 있어서,
    상기 IC 칩을 감싸는 단계는,
    상기 IC 칩 주위의 벽들에 제2 밀폐 인터커넥트(hermetic interconnect)를 부착하는 단계를 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  12. 제1 항에 있어서,
    상기 평탄화하는 단계는, 연마하고, 폴리싱하고, 래핑하고, 플라이 컷팅(fly cutting)하고, 레이저 절제하거나 또는 평탄화 층으로 코팅하고 에칭하는 것을 포함하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  13. 제1 항에 있어서,
    상기 응고된 유리의 바닥의 평탄화는 상기 경화되지 않은 중합체를 주조하기 전에 발생하는,
    통합된 리본 케이블을 갖는 생체적합성 밀폐 피드스루를 제조하는 방법.
  14. 단일체의 생체적합성 피드스루 장치로서,
    도핑된 실리콘 전도성 비아들을 갖는 유리 기판;
    상기 유리 기판의 표면을 커버하는 생체적합성 절연 층;
    상기 생체적합성 절연 층 상에 경화되지 않은 중합체 경화로부터 형성된 중합체 리본 케이블; 및
    상기 전도성 비아들과 연결되고 상기 중합체 리본 케이블 내의 전도성 트레이스들을 포함하는,
    단일체의 생체적합성 피드스루 장치.
  15. 제14 항에 있어서,
    상기 유리 기판의 표면을 커버하는 생체적합성 절연 층은 실리콘 카바이드 또는 Al2O3 + HfO2/ZrO2를 포함하는,
    단일체의 생체적합성 피드스루 장치.
  16. 제14 항에 있어서,
    상기 전도성 비아들의 단부들을 커버하는 생체적합성 금속 캡들을 더 포함하고,
    상기 전도성 트레이스들은 상기 금속 캡들을 통해 상기 전도성 비아들과 연결되는,
    단일체의 생체적합성 피드스루 장치.
  17. 제16 항에 있어서,
    상기 금속 캡들 중 적어도 하나는 신장되고 개개의 비아로부터 멀어지게 돌출하는,
    단일체의 생체적합성 피드스루 장치.
  18. 제14 항에 있어서,
    상기 유리 기판의 바닥 위의 제2 생체적합성 절연 층; 및
    상기 유리 기판 바닥 상의 전도성 비아들에 부착된 IC(integrated circuit) 칩을 더 포함하는,
    단일체의 생체적합성 피드스루 장치.
  19. 제18 항에 있어서,
    상기 IC는 상기 IC 칩과 상기 전도성 비아들 중 적어도 하나 사이의 범프 연결을 압축함으로써 부착되는,
    단일체의 생체적합성 피드스루 장치.
  20. 제18 항에 있어서,
    상기 IC 칩을 감싸고 상기 IC 칩 주위의 밀폐 밀봉된 벽 하우징을 더 포함하는,
    단일체의 생체적합성 피드스루 장치.
KR1020227003957A 2019-07-12 2020-07-09 밀폐 밀봉된 전자 장치를 위한 단일체의 생체적합성 피드스루 및 그 제조 방법들 KR20220035406A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962873751P 2019-07-12 2019-07-12
US62/873,751 2019-07-12
PCT/US2020/041377 WO2021011298A1 (en) 2019-07-12 2020-07-09 Monolithic, biocompatible feedthrough for hermetically sealed electronics and methods of manufacture

Publications (1)

Publication Number Publication Date
KR20220035406A true KR20220035406A (ko) 2022-03-22

Family

ID=74103209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227003957A KR20220035406A (ko) 2019-07-12 2020-07-09 밀폐 밀봉된 전자 장치를 위한 단일체의 생체적합성 피드스루 및 그 제조 방법들

Country Status (5)

Country Link
US (1) US11107703B2 (ko)
EP (1) EP3997045A4 (ko)
JP (1) JP2022540836A (ko)
KR (1) KR20220035406A (ko)
WO (1) WO2021011298A1 (ko)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6592519B1 (en) * 2000-04-28 2003-07-15 Medtronic, Inc. Smart microfluidic device with universal coating
US8560041B2 (en) * 2004-10-04 2013-10-15 Braingate Co., Llc Biological interface system
US8285394B1 (en) * 2006-10-27 2012-10-09 Sandia Corporation Demultiplexer circuit for neural stimulation
WO2009002355A1 (en) 2007-06-25 2008-12-31 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
US8707734B2 (en) 2009-10-19 2014-04-29 The Regents Of The University Of Michigan Method of embedding material in a glass substrate
WO2012115333A1 (ko) 2011-02-24 2012-08-30 단국대학교 산학협력단 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법
US10272253B2 (en) * 2016-11-10 2019-04-30 Greatbatch Ltd. Hermetic terminal for an active implantable medical device with composite co-fired filled via and body fluid side brazed leadwire
US10226218B2 (en) * 2011-06-30 2019-03-12 Endotronix, Inc. Pressure sensing implant
EP2628504A1 (en) * 2012-01-16 2013-08-21 Greatbatch Ltd. EMI filtered co-connected hermetic feedthrough, feedthrough capacitor and leadwire assembly for an active implantable medical device
US20150069618A1 (en) 2013-09-11 2015-03-12 Innovative Micro Technology Method for forming through wafer vias
CA2957962C (en) * 2014-08-15 2018-05-01 Axonics Modulation Technologies, Inc. Implantable lead affixation structure for nerve stimulation to alleviate bladder dysfunction and other indications
US9832867B2 (en) * 2015-11-23 2017-11-28 Medtronic, Inc. Embedded metallic structures in glass
US20200222010A1 (en) * 2016-04-22 2020-07-16 Newton Howard System and method for deep mind analysis
GB201608958D0 (en) * 2016-05-20 2016-07-06 Imp Innovations Ltd Implantable neural interface
US10449375B2 (en) * 2016-12-22 2019-10-22 Greatbatch Ltd. Hermetic terminal for an AIMD having a pin joint in a feedthrough capacitor or circuit board
US10249415B2 (en) * 2017-01-06 2019-04-02 Greatbatch Ltd. Process for manufacturing a leadless feedthrough for an active implantable medical device
US10463285B2 (en) * 2017-04-03 2019-11-05 Medtronic, Inc. Hermetically-sealed package and method of forming same
WO2020056187A1 (en) 2018-09-14 2020-03-19 Neuralink Corp. Electrode fabrication and design
US11103695B2 (en) 2018-09-14 2021-08-31 Neuralink Corp. Device implantation using a cartridge
US11395924B2 (en) * 2019-01-07 2022-07-26 Micro-Leads, Inc. Implantable devices with welded multi-contact electrodes and continuous conductive elements
WO2021011401A1 (en) * 2019-07-12 2021-01-21 Neuralink Corp. Brain implant with subcutaneous wireless relay and external wearable communication and power device

Also Published As

Publication number Publication date
US11107703B2 (en) 2021-08-31
EP3997045A1 (en) 2022-05-18
WO2021011298A1 (en) 2021-01-21
JP2022540836A (ja) 2022-09-20
EP3997045A4 (en) 2022-10-26
US20210013051A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US10052478B2 (en) Implantable device for the brain
US7706887B2 (en) Method for integrating pre-fabricated chip structures into functional electronic systems
US9431312B2 (en) Wafer-scale package including power source
CN105324101B (zh) 用于保护植入式电子装置的长期封装
US20110313269A1 (en) Micro-electrode array package using liquid crystal polymer and manufacturing method thereof
US9504177B2 (en) Hermetic electronics package with dual-sided electrical feedthrough configuration
US11623082B2 (en) Flexible circuit peripheral nerve stimulator with low profile hybrid assembly
CN108431947B (zh) 在玻璃中的嵌入式金属结构
KR102134750B1 (ko) 생체 이식형 기기 및 그 제조 방법
US10327655B2 (en) Neural-interface probe and methods of packaging the same
JP2022511413A (ja) 電子部品の気密パッケージ
KR20220035406A (ko) 밀폐 밀봉된 전자 장치를 위한 단일체의 생체적합성 피드스루 및 그 제조 방법들
US20100198299A1 (en) Biological implantable functional device and vision regeneration assisting apparatus
AU2013263808B2 (en) Implantable device for the brain
US20240128222A1 (en) Die reconstitution and high-density interconnects for embedded chips
ES2940224T3 (es) Cubierta protectora de paso
KR102039693B1 (ko) 생체 이식형 기기 및 그 제조 방법
WO2020110790A1 (ja) 生体適合性貫通電極付きガラス基板ならびに生体適合性小型電子デバイス
CN115662681A (zh) 一种集成馈通基板的柔性电极及其制备方法和电极器件
WO2014205489A1 (en) A circuit board comprising an insulating diamond material