JP2022523808A - ダイアップ・ファンアウトパッケージングのためのガラスキャリアおよびその製造方法 - Google Patents

ダイアップ・ファンアウトパッケージングのためのガラスキャリアおよびその製造方法 Download PDF

Info

Publication number
JP2022523808A
JP2022523808A JP2021552592A JP2021552592A JP2022523808A JP 2022523808 A JP2022523808 A JP 2022523808A JP 2021552592 A JP2021552592 A JP 2021552592A JP 2021552592 A JP2021552592 A JP 2021552592A JP 2022523808 A JP2022523808 A JP 2022523808A
Authority
JP
Japan
Prior art keywords
glass
cavity
wafer
glass substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021552592A
Other languages
English (en)
Inventor
ス キム，ジン
シアオ，ユィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2022523808A publication Critical patent/JP2022523808A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B23/00—Re-forming shaped glass
    • C03B23/20—Uniting glass pieces by fusing without substantial reshaping
    • C03B23/203—Uniting glass sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optical Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

ウェハーまたはパネルレベルで被包されたパッケージは、ガラスコア層（１１０）に融合されたガラスクラッド層（１０５）を含むガラス基板を備え、このガラス基板は空洞（４２５）を含み、そのガラスクラッド層は、ガラスコア層よりも速い、エッチング液中のエッチング速度を有する。このウェハーまたはパネルレベルで被包されたパッケージは、空洞内に配置されたマイクロ電子部品（７００）、およびそのマイクロ電子部品が空洞内に被包されるようにガラス基板に封止された被包材料（７０２）をさらに備える。ウェハーまたはパネルレベルで被包されたパッケージを形成する方法であって、ガラス基板に空洞をエッチングする工程、その空洞中にマイクロ電子部品を堆積させる工程、およびマイクロ電子部品が空洞内に被包されるようにガラス基板に被包材料を封止する工程を有してなる方法も、提供される。

Description

関連出願の説明
本出願は、その内容が依拠され、ここに全て引用される、２０１９年３月７日に出願された米国仮特許出願第６２／８１５１２５号の米国法典第３５編第１１９条の下での優先権の恩恵を主張するものである。
本開示は、ファンアウト(fan-out)パッケージングとして使用するためのガラスキャリアおよびその製造方法に関する。それに加え、本開示は、そのガラスキャリアを備えた集積回路パッケージおよびその製造方法に関する。
構造化されたガラス物品は、限定ではなく、例として、集積回路パッケージ、光学的封入、および微小流体素子を含む様々な用途に有用であり得る空洞または通路を有し得る。マイクロ電子部品（例えば、チップ、アンテナ、およびセンサ）の不均一集積は、構造化ガラス物品から形成された高密度パッケージングを利用するための効果的な方法である。
しかしながら、マイクロ電子部品は、加工温度および／またはマイクロ電子部品の周りのエポキシ化合物の流れと硬化の結果として、移動することがある。したがって、マイクロ電子部品の高精度な位置決めを可能にするファンアウトパッケージングが必要とされている。
第１の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、ガラスコア層に融合されたガラスクラッド層を含むガラス基板を備え、このガラス基板は空洞を含み、そのガラスクラッド層は、ガラスコア層よりも速い、エッチング液中のエッチング速度を有する。このウェハーまたはパネルレベルで被包されたパッケージは、空洞内に配置されたマイクロ電子部品、およびそのマイクロ電子部品が空洞内に被包されるようにガラス基板に封止された被包材料をさらに備える。
第２の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、前記空洞が、ガラス基板のガラスクラッド層を通ってガラスコア層まで延在する、先の態様のウェハーまたはパネルレベルで被包されたパッケージを含む。
第３の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、前記空洞が、マイクロ電子部品の幅より０．５から１．５μｍ大きい幅を有する、先の態様のいずれかのウェハーまたはパネルレベルで被包されたパッケージを含む。
第４の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、空洞の深さがガラスクラッド層の厚さと等しい、先の態様のいずれかのウェハーまたはパネルレベルで被包されたパッケージを含む。
第５の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、ガラスクラッド層の厚さが５μｍから５０μｍである、先の態様のいずれかのウェハーまたはパネルレベルで被包されたパッケージを含む。
第６の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、少なくとも、マイクロ電子部品と空洞の一部との間およびガラス基板の表面と被包材料との間に堆積された剥離層(debonding layer)をさらに含む、先の態様のいずれかのウェハーまたはパネルレベルで被包されたパッケージを含む。
第７の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、前記剥離層の厚さが１μｍから５μｍである、第６の態様のウェハーまたはパネルレベルで被包されたパッケージを含む。
第８の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、空洞の側壁と空洞の床との間の角度が、７５°から９０°である、先の態様のいずれかのウェハーまたはパネルレベルで被包されたパッケージを含む。
第９の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、被包材料がエポキシ化合物を含む、先の態様のいずれかのウェハーまたはパネルレベルで被包されたパッケージを含む。
第１０の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージは、エッチング液中のガラスコア層のエッチング速度に対する、エッチング液中のガラスクラッド層のエッチング速度の比が、１０から６５である、先の態様のいずれかのウェハーまたはパネルレベルで被包されたパッケージを含む。
第１１の態様によれば、ウェハーまたはパネルレベルで被包されたパッケージを形成する方法であって、ガラスコア層に融合されたガラスクラッド層を含むガラス基板に空洞をエッチングする工程を含み、ガラスクラッド層は、ガラスコア層よりも速い、エッチング液中のエッチング速度を有する。この方法は、その空洞中にマイクロ電子部品を堆積させる工程、およびマイクロ電子部品が空洞内に被包されるようにガラス基板に被包材料を封止する工程をさらに含む。このウェハーまたはパネルレベルで被包されたパッケージは、空洞とマイクロ電子部品との間に接着剤を含まない。
第１２の態様によれば、方法は、ガラス基板に被包材料を封止する工程が、ガラス基板の表面に沿って、マイクロ電子部品の周りにエポキシ化合物を流す工程、およびそのエポキシ化合物を硬化させる工程を含む、第１１の態様の方法を含む。
第１３の態様によれば、方法は、エッチングする工程が、ウェットエッチングを含む、第１１または第１２の態様の方法を含む。
第１４の態様によれば、方法は、空洞中にマイクロ電子部品を堆積させる工程の前に、空洞内にコーティングを堆積させる工程をさらに含む、第１１から第１３の態様のいずれかの方法を含む。
第１５の態様によれば、方法は、コーティングが剥離層を含む、第１４の態様の方法を含む。
第１６の態様によれば、方法は、コーティングを堆積させる工程が、空洞の少なくとも床の上にコーティングを堆積させる工程を含む、第１４から第１５の態様のいずれかの方法を含む。
第１７の態様によれば、方法は、ガラス基板に被包材料を封止する工程の前に、ガラス基板の表面上にコーティングを堆積させる工程をさらに含み、その被包材料がその表面に封止されている、第１４から第１６の態様のいずれかの方法を含む。
第１８の態様によれば、方法は、エッチング液中のガラスコア層のエッチング速度に対する、エッチング液中のガラスクラッド層のエッチング速度の比が、１０から６５である、第１１から第１７の態様のいずれかの方法を含む。
第１９の態様によれば、方法は、空洞の側壁と空洞の床との間の角度が、７５°から９０°である、第１１から第１８の態様のいずれかの方法を含む。
先の一般的な説明および以下の詳細な説明の両方とも、例示に過ぎず、請求項に記載された主題の性質および特徴を理解するための概要または骨子を提供する意図があることを理解すべきである。添付図面は、さらなる理解を与えるために含まれ、本明細書に包含され、その一部を構成する。図面は、１つ以上の実施の形態を示しており、説明とともに、様々な実施の形態の原理および作動を説明する働きをする。
ここに示され、記載された１つ以上の実施の形態によるガラス基板の断面概略図 ここに示され、記載された１つ以上の実施の形態による、図１のガラス基板が、クラッド層中に空洞を形成するためにマスクを通じてエッチング液に選択的に暴露されるときの、ガラス基板の断面概略図 ここに示され、記載された１つ以上の実施の形態による、中に空洞を形成し、マスクを除去した後の、図１～２のガラス基板の断面概略図 ここに示され、記載された１つ以上の実施の形態による、中に空洞を形成し、マスクを除去した後の、図１～２のガラス基板の斜視図 ここに示され、記載された１つ以上の実施の形態による、空洞の側壁および床に沿って堆積された剥離層を有する再構成されたウェハーおよび／またはパネルレベルパッケージの実施の形態の断面概略図 ここに示され、記載された１つ以上の実施の形態による、空洞の床に沿って堆積された剥離層を有する再構成されたウェハーおよび／またはパネルレベルパッケージの実施の形態の断面概略図 ここに示され、記載された１つ以上の実施の形態による、ガラス基板上およびマイクロ電子部品の周りに位置付けられた被包材料を有する再構成されたウェハーおよび／またはパネルレベルパッケージの断面概略図
ここで、添付図面に示された様々な実施の形態を詳しく参照する。できるときはいつでも、同じまたは同様の部分を称するために、図面に亘り、同じ参照番号が使用される。図面における構成要素は、例示の実施の形態の原理を図解する際に、必ずしも、一定の縮尺で描かれておらず、その代わりに強調されている。
様々な実施の形態において、ガラス物品は、ガラス基板およびそのガラス基板中に形成された空洞を備える。いくつかの実施の形態において、そのガラス基板は、ガラスコア層に融合されたガラスクラッド層を含み、そのガラスクラッド層は、ガラスコア層よりも速い、エッチング液中のエッチング速度を有する。様々な実施の形態において、その空洞はガラスクラッド層中に形成されている。様々な実施の形態において、その空洞中にマイクロ電子部品が配置され、そのマイクロ電子部品が空洞内に被包されるように、被包材料がガラス基板に封止されている。様々な実施の形態において、そのガラス物品は、空洞とマイクロ電子部品との間に接着剤を含まない。
様々な実施の形態において、ウェハーまたはパネルレベルで被包されたパッケージを形成する方法は、ガラス基板中の空洞内にマイクロ電子部品を堆積させる工程を含む。いくつかの実施の形態において、そのガラス基板は、ガラスコア層に融合されたガラスクラッド層を含み、そのガラスクラッド層は、ガラスコア層よりも速い、エッチング液中のエッチング速度を有する。いくつかの実施の形態において、その方法は、マイクロ電子部品が空洞内に被包されるようにガラス基板に被包材料を封止する工程をさらに含むことがある。様々な実施の形態において、このウェハーまたはパネルレベルで被包されたパッケージは、空洞とマイクロ電子部品との間に接着剤を含まない。
いくつかの実施の形態において、集積回路パッケージは、ここに記載されたようなガラス物品を含む。例えば、この集積回路パッケージは、そのガラス物品の１つ以上の空洞の各々の中に位置付けられたマイクロ電子部品（例えば、集積回路チップ）を含む。そのような集積回路パッケージは、ここに記載されたようなガラス物品から恩恵を受けることができる。例えば、そのようなガラス物品は、その中に形成された空洞内のマイクロ電子部品の精密な配置を可能にし、マイクロ電子部品とガラス物品との間に接着剤を使用せずに、加工および被包中のマイクロ電子部品の移動を防ぐであろう。
「連結された」という用語は、互いの直接的または間接的な２つの部材の結合を意味する。そのような結合は、事実上静止していても、事実上可動性であってもよい。そのような結合は、２つの部材、または互いとの単一体として一体成形された２つの部材と任意の追加の中間部材により、もしくは２つの部材、または互いに取り付けられた２つの部材と任意の追加の中間部材により達成されてもよい。そのような結合は、事実上永久的であっても、もしくは事実上取外し可能または解放可能であってもよい。
「ガラス」および「ガラス組成物」という用語は、ガラス材料およびガラスセラミック材料の両方を包含する。何故ならば、両方の部類の材料が一般に理解されているからである。同様に、「ガラス構造」という用語は、ガラスから作られた構造を包含する。「再構成されたウェハーおよび／またはパネルレベルパッケージ」という用語は、ウェハーレベルパッケージおよびパネルレベルパッケージを含む、任意のサイズの再構成された基板パッケージを包含する。
「から形成された」という用語は、を含む、から実質的になる、またはからなるの１つ以上を意味し得る。例えば、特定の材料から形成された構成部材は、その特定の材料を含み得る、その特定の材料から実質的になり得る、またはその特定の材料からなり得る。
ここに用いられているような方向を示す用語－例えば、上、下、右、左、前、後ろ、上部、底部、垂直、水平－は、特に明記のない限り、描かれた図面に関してのみ使用され、絶対的な向きを暗示する意図はない。
特に明記のない限り、ここに述べられたどの方法も、その工程が特定の順序で行われることを必要と解釈されることも、任意の装置により、特定の向きが必要とされることも決して意図されていない。したがって、方法の請求項が、その工程がしたがうべき順序を実際に列挙していない場合、または任意の装置の請求項が、個々の構成部材に対する順序または向きを実際に列挙していない場合、もしくその工程が特定の順序に限定されるべきであること、または装置の構成部材に対する特定の順序または向きが列挙されていないことが特許請求の範囲または説明に他に具体的に述べられていない場合、どの点に関しても、順序または向きが暗示されることは決して意図されていない。このことは、工程、操作の流れの配置、構成部材の順序、または構成部材の向きに関する論理の問題；文法構成または句読点に由来する明らかな意味；および明細書に記載された実施の形態の数またはタイプを含む、解釈のどの可能な不明確な基準にも適用される。
ここに用いられているように、名詞は、そうではないと明白に示されていない限り、複数の対象を含む。それゆえ、例えば、「成分」への言及は、そうではないと明白に示されていない限り、そのような成分を２つ以上有する態様を含む。また、先行する「いずれか」（または「または」が排他的であることを明白に意味していることを示す他の類似の言語－例えば、ｘまたはｙの内の１つのみなど）がなく使用される場合の「または」という単語は、包括的であると解釈されるものとする（例えば、「ｘまたはｙ」は、ｘまたはｙの一方または両方を意味する）。
「および／または」という用語も、包括的であると解釈されるものとする（例えば、「ｘおよび／またはｙ」は、ｘまたはｙの一方または両方を意味する）。「および／または」または「または」が、３つ以上の項目の群の接続詞として使用される状況において、その群は、１つの項目のみ、全ての項目を一緒に、もしくは項目の任意の組合せまたはいくつの項目も含むと解釈されるべきである。さらに、有する、有している、含む(include)、および含んでいる(including)など、明細書および特許請求の範囲に使用される用語は、含む(comprise)および含んでいる(comprising)という用語と同義であると解釈されるべきである。
全ての開示された範囲は、任意と全ての部分的範囲または各範囲により包含される任意と全ての個々の値を列挙している請求項のサポートを包含し、提供していると理解されるべきである。例えば、１から１０の規定範囲は、１の最小値および１０の最大値の間である、および／またはそれらを含む、任意と全ての部分的範囲または個々の値；すなわち、１以上の最小値で始まり、１０以下の最大値で終わる全ての部分的範囲（例えば、５．５から１０、２．３４から３．５６など）、または１から１０の任意の値（例えば、３、５．８、９．９９９４など）、を挙げている請求項のサポートを含み、提供すると考えるべきである。
図面は、一定の縮尺で描かれた１つ以上の実施の形態および／または一定の縮尺で描かれていない１つ以上の実施の形態を示すと解釈されるものとする。これは、図面は、例えば、（ａ）全てが一定の縮尺で描かれている、（ｂ）全く一定の縮尺で描かれていない、または（ｃ）１つ以上の特徴が一定の縮尺で描かれ、１つ以上の特徴が一定の縮尺で描かれていない、ことを示すと解釈できることを意味する。したがって、図面は、単独でまたは互いに相対的にのいずれかで、図示された特徴のいずれかのサイズ、比率、および／または他の寸法を列挙するためのサポートを提供する働きができる。さらに、そのようなサイズ、比率、および／または他の寸法の全ては、いずれかの方向において０～１００％で可変であると理解されるべきであり、それゆえ、そのような値もしくはそのような値により形成できる任意と全ての範囲または部分的範囲を列挙する請求項のサポートを提供する。
請求項に列挙される用語に、広く使用されている一般的な辞典および／または関連する専門用語辞典における関連する見出し項目を参考にして決定される通常の慣習的な意味、当業者により一般に理解される意味などが与えられるべきであり、これは、これらの起源のいずれか１つまたは組合せにより与えられる最も広い意味が請求項の用語に与えられるべきである（例えば、見出し項目の組合せの最も広い意味を与えるために、２つ以上の関連する辞典の見出し項目を組み合わせるべきである）という了解の下にあり、以下だけを例外とする：（ａ）用語が、その通常の慣習的な意味より拡張的な様式で使用されている場合、その用語には、通常の慣習的な意味に加え、追加の拡張的な意味を与えるべきである、または（ｂ）用語が、「この文書に使用されているように意味するものとする」という句または類似の言語（例えば、「この用語が意味する」、「この用語がとして定義されている」、「本開示の目的について、この用語が意味するものとする」など）が続く用語を挙げることによって、異なる意味を有すると明白に定義されている場合。具体例の言及、「すなわち」の使用、「発明」という単語の使用などは、例外（ｂ）を思い起こさせる、または別のやり方で、挙げられた請求項の用語の範囲を制限することは意図されていない。例外（ｂ）が適用される状況以外に、この文書に含まれるものは決して、請求項の範囲の排除または否定と考えるべきではない。
集積回路（ＩＣ）パッケージングは、半導体材料のブロックが、チップから印刷回路板への電気接続を与え、半導体材料に対する物理的損傷および腐食を防ぐ支持ケース内に実装される、半導体デバイス製造のバックエンド過程である。「パッケージ」として知られているこのケースは、デバイスを回路板に接続する電気接点を支持する。この過程は、多くの場合、パッケージングと称されるだけでなく、半導体デバイス組立、被包、または封止と称することもできる。
ウェハーレベルパッケージングまたはウェハーレベルチップスケールパッケージング（ＷＬＰ）は、ウェハーを個々の回路にスライスし（ダイシングし）、次いで、それらを実装するより一般的な方法とは対照的に、ウェハーの一部である間に、ＩＣ（例えば、チップまたはダイ）を実装する技術である。ＷＬＰは、シリコンから出発して顧客に出荷するまでデバイスが経る製造過程を効率化するために、ウェハーの製造、実装、試験、および通電テストをウェハーレベルで統合することができる。ＷＬＰは、ウェハー製造過程を、デバイス相互接続およびデバイス保護過程を含むように拡張することを含むことができる。ほとんどの他の種類の実装過程は、ウェハーダイシングを最初に行い、次に、個々のダイをプラスチック製パッケージに入れ、半田バンプを取り付ける。ＷＬＰは、パッケージングの上部と底部の外層および半田バンプを、ウェハー内にまだある間にＩＣに取り付け、次いで、ウェハーをダイシングすることを含む。
ＷＬＰの一種に、ファンイン（ＦＩ）があり、これは、ダイの設置面積内に全ての接触端子を有する。そのような構成は、次のレベルの基板の設計に一致するように接触端子のレイアウトを調節するときに、著しい制限を課し得る。ファンアウト（ＦＯ）は、ダイレベルパッケージングとＦＩ ＷＬＰの間の妥協案を示す別の種類のＷＬＰである。ＦＯ ＷＬＰは、半導体ウェハーをダイシングし、次に、個別化されたＩＣを再構成されたまたは人工成形ウェハー内に埋め込むことを含む。これらのダイは、標準ＷＬＰ過程を使用して、所望のＦＯ再配線層（ＲＤＬ）を製造できるほど十分に大きい距離だけ、再構成ウェハー上に互いから隔離されている。このＦＯ ＷＬＰは、微細なリード線ピッチを有するより小さいダイを、印刷回路板のより大きいリード線ピッチに接続する方法を提供する。ファンアウト型パネルレベルパッケージング（ＦＯ ＰＬＰ）は、ＦＯ ＷＬＰの代替手段として使用されることがある。パネルレベルパッケージング（ＰＬＰ）は、ＷＬＰよりもより費用効率が高いであろう。何故ならば、ＦＯ ＷＬＰに要求されるより高価な半導体加工設備の代わりに、印刷回路板（ＰＣＢ）および関連産業からの既存の過程および設備を使用できるからである。
従来のキャリア（ＰＬＰまたはＷＬＰのいずれか）を含む過程において、マイクロ電子部品は、加工温度および／またはマイクロ電子部品の周りのエポキシ化合物の流れおよび硬化の結果として、移動し、ダイの精度を低下させることがある。しかしながら、高まる精度の要求には、マイクロ電子部品の移動を減少させるか、またはなくす必要がある。ここに記載された様々な実施の形態は、ダイアタッチフイルム（ＤＡＦ）の必要性をなくしつつ、エポキシ化合物などの被包材料の施用および硬化中にマイクロ電子部品を適所に固定するために正確なサイズの空洞の正確なエッチングを可能にすることによって、マイクロ電子部品の移動を減少させるか、またはなくす。
図１は、ガラス基板１００のいくつかの実施の形態の断面概略図である。ガラス基板１００は、第１のまたは上側ガラスクラッド層１０５および第２のまたは下側ガラスクラッド層１０７に結合されたガラスコア層１１０を含む。ガラス基板１００は、多数のガラス層を含み、ガラス積層体と考えられる。いくつかの実施の形態において、層１０５、１０７、１１０は、それらの間に位置付けられたどのような接着剤、高分子層、コーティング層なども用いずに、互いに融合されている。他の実施の形態において、層１０５、１０７、１１０は、接着剤などを使用して互いに結合（例えば、接着）されている。
ガラス基板１００は、どの適切な組成を有しても差し支えなく、どの適切な方法を使用して製造されても差し支えない。適切なガラス組成の例としては、アルカリ土類アルミノホウケイ酸塩ガラス、亜鉛ホウケイ酸ガラス、およびソーダ石灰ガラス、並びに酸化マグネシウム、イットリア、ベリリア、アルミナ、またはジルコニアが豊富なものなどのガラスセラミックが挙げられる。一般に、ガラス基板１００およびそのガラス基板中の層１０５、１０７、１１０のいずれかは、各々がここに全て引用される、２０１６年５月１７日に発行された、「Machining of Fusion-Drawn Glass Laminate Structures Containing a Photomachinable Layer」と題する米国特許第９３４０４５１号明細書、および２０１７年３月１６日に公開された、「Glass Article and Method for Forming the Same」と題する米国特許出願公開第２０１７／００７３２６６号明細書に開示された組成のいずれかを有しても、または開示された方法のいずれを使用して製造されても差し支えない。
ガラス基板１００は、ガラスクラッド層１０５、１０７の少なくとも一方およびガラスコア層１１０が、正確な寸法の空洞４２５を形成するように、ガラスコア層１１０に対してその少なくとも一方のガラスクラッド層１０５、１０７を選択的に除去できるようにする異なる物理的寸法および／または物理的性質を有するように作られており、その空洞は、マイクロ電子部品を収容するようなサイズと形状であり得る。
幅広く変化できるガラス基板１００の１つの態様は、層１０５、１０７、１１０の厚さである。例えば、層１０５、１０７、１１０は、全て同じ厚さを有しても、異なる厚さを有しても差し支えない、もしくはそれらの層の内の２つが同じ厚さを有するのに対し、３番目の層が異なる厚さを有しても差し支えない。いくつかの実施の形態において、ガラスクラッド層１０５、１０７の一方または両方は、実装されているマイクロ電子部品の厚さより小さい厚さを有することがある。
いくつかの実施の形態において、ガラスクラッド層１０５、１０７の一方または両方は、５マイクロメートルから５０マイクロメートルの厚さ、５マイクロメートルから２０マイクロメートルの厚さ、または約１０マイクロメートルから約１５マイクロメートルの厚さである。他の実施の形態において、クラッド層１０５、１０７の一方または両方は、少なくとも５マイクロメートルの厚さまたは少なくとも１０マイクロメートルの厚さである。他の実施の形態において、クラッド層１０５、１０７の一方または両方は、５０マイクロメートル以下の厚さ、２０マイクロメートル以下の厚さ、または１５マイクロメートル以下の厚さである。これらの厚さは、ＦＯ ＷＬＰまたはＰＬＰ加工を一般に経るマイクロ電子部品の厚さより一般に小さい。しかしながら、特に、開示された厚さより小さいかまたは大きい厚さを有するマイクロ電子部品に使用する場合、ガラスクラッド層１０５、１０７は、他の厚さを有しても差し支えないことを認識すべきである。
幅広く変化できるガラス基板１００の別の態様は、層１０５、１０７、１１０のガラス組成である。例えば、層１０５、１０７、１１０の全ては、同じガラス組成または異なるガラス組成を有しても差し支えない、もしくはこれらの層の内の２つは同じガラス組成を有するのに対し、３番目の層は異なるガラス組成を有しても差し支えない。一般に、ガラスクラッド層１０５、１０７の一方または両方は、ガラスコア層１１０のガラス組成と異なるガラス組成を有する。これにより、ガラスクラッド層１０５、１０７に、それらを空洞４２５の形成に適したものとする特定の性質が与えられる。
いくつかの実施の形態において、層１０５、１０７、１１０のガラス組成は、エッチング液中の層１０５、１０７、１１０の耐久性が変わるように変えられる。例えば、実施の形態において、ガラスクラッド層１０５、１０７の一方または両方は、ガラスコア層１１０と異なる、エッチング液中の溶解速度（またはエッチング速度）を有し得る。層１０５、１０７、１１０の間で耐久性が異なることにより、ガラス基板１００の表面に空洞４２５を形成することが可能になる。例えば、ガラスクラッド層１０５、１０７は、それらがエッチングされて、空洞４２５を形成できるように十分に速い、エッチング液中の溶解速度を有し得る。他方で、ガラスコア層１１０は、エッチングを実質的に受けにくいように十分に遅い、エッチング液中の溶解速度を有し得る。それゆえ、ガラスコア層１１０は、エッチング液を使用してガラス基板１００をエッチングできる深さを制限するためのエッチング停止部の機能を果たすことができる。
いくつかの実施の形態において、ガラスクラッド層１０５、１０７の一方または両方は、ガラスコア層１１０の溶解速度より大きい、エッチング液中の溶解速度を有する。例えば、ガラスコア層１１０は、著しい程度までエッチングされにくいように、ゼロまたはゼロに十分に近い、エッチング液中の溶解速度を有し得る。
図１に示されたガラス基板１００の実施の形態に様々な変更を行えることを認識すべきである。例えば、いくつかの実施の形態において、ガラス基板１００は、２つだけのガラス層１０５、１０７を含み得る。他の実施の形態において、ガラス基板１００は、４つ以上のガラス層を含み得る。数多くの他のバリエーションも考えられる。
いくつかの実施の形態において、ガラス基板を、ここに記載されたような構造化物品に転換させるために、ガラス基板１００内に空洞４２５が形成されている。空洞４２５は、図２に示された方法を使用して、ガラス基板１００の表面に形成することができる。いくつかの実施の形態において、その方法は、ガラス基板１００の表面上にマスク２１５を形成する工程を含む。例えば、マスク２１５は、ガラスクラッド層１０５および／またはガラスクラッド層１０７の表面に形成される。マスク２１５は、印刷（例えば、インクジェット印刷、グラビア印刷、スクリーン印刷、または別の印刷過程）または別の堆積過程により形成することができる。いくつかの実施の形態において、マスク２１５は、エッチング液（例えば、ガラス基板１００中に空洞４２５をエッチングするために使用されるエッチング液）に対して耐性がある。例えば、マスク２１５は、アクリルエステル、多官能性アクリレートｎ－ビニルカプロラクタム、または別の適切なマスク材料を含み得る。いくつかの実施の形態において、マスク２１５は、マスクとガラス基板１００との間の付着を向上させるためのプライマーを含むインク材料から形成される。そのような向上した付着は、マスク２１５とガラス基板１００との間にエッチング液が浸透するのを低下させることができ、このことは、ここに記載された正確な空洞を可能にするのに役立ち得る。
いくつかの実施の形態において、マスク２１５は、ガラス基板１００が未被覆のままにされている１つ以上の開放領域を含む。マスク２１５のこの開放領域は、ガラス基板１００中に形成すべき空洞４２５の所望のパターンに対応するパターンを有し得る。例えば、マスク２１５のパターンは、規則的に繰り返す長方形（例えば、ここに記載されたようなマイクロ電子部品を収容するための）の配列であり得る。そのような実施の形態において、マスク２１５によりパターン化された形状は、マイクロ電子部品の形状に密接に対応し得る。他の形状も使用することができ、その形状は、マイクロ電子部品の形状に密接に対応し得るか、またはガラス基板１００上の適所にマイクロ電子部品をしっかりと保持することができる。それゆえ、マスク２１５は、ガラスクラッド層１０５および／またはガラスクラッド層１０７の選択的なエッチングを可能にし、ここに記載されたようにガラス基板１００中に空洞４２５を形成するためのエッチング用マスクとして作ることができる。
いくつかの実施の形態において、マスク２１５が上に配置されたガラス基板１００は、エッチング液２２０に曝される。例えば、ガラスクラッド層１０５および／またはガラスクラッド層１０７は、図２に示されたように、エッチング液２２０と接触させられ、それによって、マスク２１５により覆われていないそれぞれのガラスクラッド層の露出部分を選択的にエッチングし、ガラス基板中に空洞４２５を形成し、それによって、その基板を加工物品へと転換する。それゆえ、空洞４２５の形成後に、ガラス基板１００は、加工物品と称することができる。いくつかの実施の形態において、マスク２１５が上に配置されたガラス基板１００は、あるエッチング温度で、あるエッチング時間に亘り、エッチング液２２０に曝される。例えば、エッチング温度は、２０℃、２２℃、２５℃、３０℃、３５℃、４０℃、４５℃、または５０℃、もしくは表示された値の任意の組合せにより規定される任意の範囲である。より低いエッチング温度が、エッチング中のマスク２１５の完全性を維持するのに役立つことができ、これにより、ここに記載されたような増加したエッチング時間および／または改善された空洞の形状が可能になる。それに加え、またはそれに代えて、エッチング時間は、１０分、１５分、２０分、２５分、３０分、３５分、４０分、４５分、５０分、５５分、６０分、６５分、７０分、７５分、８０分、８５分、または９０分、もしくは表示された値の任意の組合せにより規定される任意の範囲であり得る。比較的長いエッチング時間（例えば、１０分より長いエッチング時間）が、ここに記載されたような空洞４２５の実質的に垂直な側壁を可能にできる。
いくつかの実施の形態において、ガラスクラッド層１０５および／またはガラスクラッド層１０７は、ガラスコア層１１０よりも、少なくとも１．５倍速く、少なくとも２倍速く、少なくとも５倍速く、少なくとも１０倍速く、少なくとも２０倍速く、または少なくとも６０倍速く、エッチングを受ける。ここに用いられているように、「エッチング速度」は、単位時間あたりの厚さを称する。例えば、いくつかの実施の形態において、エッチング速度は、８μｍ／分であることがある。それに加え、またはそれに代えて、エッチング液中のガラスコア層の溶解速度に対する、エッチング液中のガラスクラッド層の溶解速度の比は、１０以上かつ６５以下である。例えば、その比は、１０以上、１５以上、２０以上、２５以上、３０以上、３５以上、４０以上、４５以上、５０以上、５５以上、または６０以上であることがある。その比は、６５以下、６０以下、５５以下、５０以下、４５以下、４０以下、３５以下、３０以下、２５以下、２０以下、または１５以下であることがある。いくつかの実施の形態において、その比は、表示された値の任意の組合せにより規定される任意の範囲であることがある。
いくつかの実施の形態において、空洞４２５を形成する工程は、ガラスクラッド層１０５および／またはガラスクラッド層１０７を実質的に完全に通してエッチングして、図３に示されるように、空洞の底部でガラスコア層１１０の部分を露出させる工程を含む。それゆえ、空洞４２５の側壁３０５は、ガラスクラッド層１０５および／またはガラスクラッド層１０７により画成され、空洞の床３１０は、ガラスコア層１１０により画成される。いくつかの実施の形態において、ガラスコア層１１０は、空洞４２５を形成する工程中に、実質的にエッチングされない。それゆえ、ガラスコア層１１０は、空洞４２５の深さを決定するエッチング停止部の機能を果たす。
いくつかの実施の形態において、空洞４２５の各々の床３１０は、実質的に平らである。例えば、空洞４２５の周囲に沿った第１の位置での空洞４２５の第１の深さと、その第１の位置の反対（例えば、直径方向に反対）の空洞４２５の周囲に沿った第２の位置での空洞４２５の第２の深さとの間の差は、多くとも３μｍ、多くとも２μｍ、多くとも１μｍ、多くとも０．９μｍ、多くとも０．８μｍ、多くとも０．７μｍ、多くとも０．６μｍ、多くとも０．５μｍ、多くとも０．４μｍ、多くとも０．３μｍ、多くとも０．２μｍ、または多くとも０．１μｍである。いくつかの実施の形態において、その差は、表示された値の任意の組合せにより規定される任意の範囲であることがある。そのように小さい深さの差は、ガラスコア層１１０により与えられるエッチング停止部により可能にできる。例えば、空洞４２５の深さは、エッチング温度および／またはエッチング時間の変化の結果として実質的に変わらずに、ガラスクラッド層１０５および／またはガラスクラッド層１０７の厚さｔにより主に決定することができる。
いくつかの実施の形態において、空洞４２５の側壁３０５は、実質的に垂直である。例えば、空洞４２５の側壁３０５と床３１０との間に形成される角度θ（図３に示されている）は、９０°、または７５°から９０°である。そのような実施の形態のいくつかにおいて、空洞の深さは、少なくとも２μｍ、少なくとも５μｍ、少なくとも１０μｍ、少なくとも１２μｍ、または少なくとも１５μｍである。いくつかの実施の形態において、その深さは、表示された値の任意の組合せにより規定される任意の範囲であることがある。側壁のそのような小さい角度は、増加したエッチング時間により可能にでき、これは、ガラスコア層１１０により与えられるエッチング停止部により可能にできる。例えば、エッチング時間は、空洞の深さを実質的に増加させずに、空洞の底部に近い側壁と床との間の交差点での材料を除去するために延長することができる。そのような材料を除去すると、従来のウェットエッチング過程と比べて、真っ直ぐな（例えば、垂直な）側壁をもたらすことができる。
いくつかの実施の形態において、空洞４２５を形成した後、ガラス基板１００からマスク２１５が取り除かれる。例えば、マスク２１５を除去する工程は、マスクを溶媒と接触させ、それによって、ガラス基板の表面からマスクを除去する工程を含む。いくつかの実施の形態において、その溶媒は水である。例えば、マスク２１５を除去する工程は、マスク２１５が上に配置されたガラス基板１００を水中に浸し、それによって、ガラス基板の表面からマスクを除去する工程を含む。図３～４は、中に空洞４２５が形成され、そこからマスク２１５が除去されたガラス基板１００の、それぞれ、断面概略図および斜視図である。ガラス基板１００内の空洞４２５の形成についての追加の詳細は、ここに全て引用される、「Precision Structured Glass Articles, Integrated Circuit Packages, Optical Devices, Microfluidic Devices, and Methods for Making the Same」と題する、２０１７年１１月６日に出願された米国仮特許第６２／５８２２９７号明細書に見つけられるであろう。
図３～４に示された空洞４２５は、マイクロ電子部品７００の形状に対応する長方形（図４から分かるような）を有する。しかしながら、空洞４２５は、どのような適切な形状を有しても差し支えなく、その中に取り付けられる特定のマイクロ電子部品に応じて、様々であり得ることを認識すべきである。例えば、空洞４２５は、正方形、円形、またはどの他の多角形または非多角形を有しても差し支えない。
図５に示されるように、様々な実施の形態において、剥離層５０５の形態にあるコーティングが、空洞４２５の各々の側壁３０５および床３１０に沿って配置されることがある。この配置は、ガラス物品がキャリアとして取り除かれるときに、空洞４２５内に位置付けられたマイクロ電子部品を、空洞４２５から容易に取り除けるようにするであろう。それに加え、そのような配置は、下記により詳しく記載されるように、封止材がマイクロ電子部品の周りの空洞４２５中に流れ込む場合、加工後にガラスキャリアからの封止材の剥離を可能にするであろう。しかしながら、剥離層５０５は、図６に示されるものなど、空洞４２５の側壁３０５から、および／またはガラス基板の上面から（図示せず）、除去されてもよいことも考えられる。図５および６に示された実施の形態など、いくつかの実施の形態において、剥離層５０５は、空洞４２５内に堆積されることに加えて、隣接する空洞４２５の間のガラスクラッド層１０５の表面上に追加に堆積されても差し支えない。いくつかの他の実施の形態において、剥離層５０５は、空洞４２５内ではなく、隣接する空洞４２５の間のガラスクラッド層１０５の上面に沿って堆積されてもよい。
剥離層(release layer)と称されることもある、剥離層５０５は、ガラス基板１００と被包材料７０２（図７に示されている）との間の一時的結合を可能にするどの適切な層であっても差し支えない。いくつかの実施の形態において、剥離層５０５は、例えば、光熱変換（ＬＴＨＣ）剥離コーティング、もしくはＵＶまたはＩＲアブレーション層であってもよい。剥離層５０５は、ガラス基板１００に施されることがあり、このガラス基板に施される場合、加工条件に十分に耐えられるほど化学的および熱的に安定である。
被包材料７０２からガラス基板１００を取り外す前に、剥離層５０５は、ガラス基板１００を被包材料７０２から剥離するために、アブレーションされるか、または他のやり方で分解される。剥離層５０５は、例えば、剥離層材料をガラス基板１００上に回転塗布する、または吹き付けることによって、形成することができる。いくつかの実施の形態において、剥離層５０５の特定の組成構成に応じて、剥離層５０５は硬化されることがある。剥離層５０５を形成する他の方法を使用してもよい。
様々な実施の形態において、剥離層５０５は、１μｍから５μｍ、または２μｍから３μｍの厚さを有する。例えば、剥離層５０５は、１μｍ、１．２μｍ、１．５μｍ、１．７μｍ、１．９μｍ、２．０μｍ、２．１μｍ、２．２μｍ、２．３μｍ、２．４μｍ、２．５μｍ、２．６μｍ、２．７μｍ、２．８μｍ、２．９μｍ、３．０μｍ、３．２μｍ、３．５μｍ、３．７μｍ、３．９μｍ、４．０μｍ、４．２μｍ、４．５μｍ、４．７μｍ、または５．０μｍの厚さを有することがある。いくつかの実施の形態において、その厚さは、表示された値の任意の組合せにより規定される任意の範囲であることがある。いくつかの他の実施の形態において、剥離層５０５は、３μｍ超の厚さを有することがあるが、追加の厚さにより、空洞内のマイクロ電子部品の追加の移動が生じるかもしれない。
いくつかの他の実施の形態において、マイクロ電子部品７００は空洞４２５内に配置され、空洞４２５内のマイクロ電子部品７００の周りに被包材料７０２を直接充填することができる。例えば、様々な実施の形態において、空洞４２５は、マイクロ電子部品７００の幅Ｗｍよりも０．５μｍから１．５μｍ大きい幅Ｗｃを有することがある。例えば、幅Ｗｃは、マイクロ電子部品７００の幅Ｗｍより、０．５μｍ、０．６μｍ、０．７μｍ、０．８μｍ、０．９μｍ、１．０μｍ、１．１μｍ、１．２μｍ、１．３μｍ、１．４μｍ、または１．５μｍ大きいことがある。いくつかの実施の形態において、幅の差は、表示された値の任意の組合せにより規定される任意の範囲であることがある。理論で束縛されるものではないが、空洞の壁の少なくとも一部とマイクロ電子部品７００との間の少量の空間は、マイクロ電子部品７００の許容差範囲外の移動を防ぎつつ、空洞とマイクロ電子部品７００との間の接触による追加の応力を生じずに、ガラス基板およびマイクロ電子部品の両方が加工中に膨張および収縮することを可能にできると考えられる。それに加え、空洞およびマイクロ電子部品の幅の差により、被包材料７０２がマイクロ電子部品７００をさらに取り囲み、それを適所に固定することを可能にする。
いくつかの実施の形態において、空洞４２５の側壁３０５は、空洞４２５の床３１０に対して９０°未満の角度θ（図３に示されている）を有し、被包材料７０２をマイクロ電子部品７００と側壁３０５との間に堆積させることがある。言い換えると、マイクロ電子部品７００と側壁３０５との間に被包材料７０２が充填されている実施の形態において、各空洞４２５は、空洞４２５の床３１０に沿った幅よりもガラス基板の上面で大きい幅を有することがある。いくつかの他の実施の形態において、空洞４２５の側壁３０５は、空洞４２５の床３１０に対して９０°と等しい角度θを有することがある。しかしながら、空洞の床に対する側壁の特定の角度は、様々であってよい。
いくつかの他の実施の形態において、マイクロ電子部品７００は、シリコンベースのＩＣチップ、アンテナ、センサなどである。より具体的には、限定ではなく、例として、マイクロ電子部品７００は、ＭＥＭＳセンサ、ＭＥＭＳミラー、量子ドット、画像センサ、またはＬＥＤであることがある。様々な実施の形態において、マイクロ電子部品７００は、ガラスクラッド層１０５の厚さ以上の厚さを有する。言い換えると、いくつかの実施の形態において、マイクロ電子部品７００は、空洞４２５の深さ以上の厚さを有する。そのような実施の形態において、マイクロ電子部品７００は、ガラスクラッド層１０５の表面と同一平面ではなく、被包材料７０２がマイクロ電子部品７００の周りに流れ、それらを適所に固定することができる。
被包材料７０２は、以下に限られないが、エポキシ樹脂、フェノール硬化剤、シリカ、触媒、顔料、および離型剤からなる複合材料、および当該技術分野で公知で使用されている他の成形コンパウンドを含む、どの種類の成形コンパウンドであってもよい。選択された特定の被包材料７０２は、加工工程および中に被包されるマイクロ電子部品の最終用途との関連で、ガラス転移温度、水分吸収速度、曲げ弾性率／強度、熱膨張係数、熱伝導率、および接着性に応じて様々であろう。ここに記載された様々な実施の形態において、被包材料はエポキシ化合物を含む。
いくつかの他の実施の形態において、ガラス物品は、集積回路パッケージとして、特に、ガラスファンアウトとして使用することができる。例えば、マイクロ電子部品７００は、下層のウェハーからさいの目に切断することができ、マイクロ電子部品７００は、図５～７に示されるように、再構成されたウェハーおよび／またはパネルレベルパッケージ２００を形成するように空洞４２５内に配置されている。空洞４２５は、どの適切なマイクロ電子部品７００を収容するようにも作ることができる。いくつかの実施の形態において、マイクロ電子部品７００は、シリコンベースのＩＣチップ、アンテナ、センサなどである。
ガラス基板１００に空洞４２５をエッチングし、必要に応じて、ガラス基板１００の１つ以上の表面上に剥離層５０５を堆積させた後、各対応する空洞４２５内にマイクロ電子部品７００が堆積される。先に述べたように、マイクロ電子部品７００が、ガラスクラッド層１０５および／またはガラスクラッド層１０７の上面より上に延在することが望ましいことがあり得る。マイクロ電子部品７００が空洞４２５内に一旦堆積されたら、マイクロ電子部品７００が空洞４２５内に被包されるように、ガラス基板に被包材料７０２が封止される。
被包材料７０２がエポキシ化合物である実施の形態など、いくつかの実施の形態において、被包材料７０２は、ガラス基板の上面に沿って（例えば、図７におけるガラスクラッド層１０５の上面に沿って）、マイクロ電子部品７００の周りにエポキシ化合物を流し、そのエポキシ化合物を硬化させることによって、ガラス基板に封止される。使用される特定の被包材料に応じて、ガラス基板に被包材料７０２を封止する他の方法を使用してもよい。
いくつかの実施の形態において、エポキシ化合物が硬化された後、ガラス基板からダイを剥離し、被包材料７０２に固定されたマイクロ電子部品７００を露出させることができる。剥離は、当該技術分野で公知の技術にしたがって行うことができ、用いられる剥離層の種類に依存するであろう。いくつかの実施の形態において、ダイは、ダイの使われていない側を研削または研磨して、平らな表面を生成することなどによって、さらに加工されることがある。他の加工工程が、可能であり、考えられる。
ここに記載された様々な実施の形態において、パッケージは、空洞４２５とマイクロ電子部品７００との間に接着剤を含まない。例えば、従来のウェハーレベルパッケージは、マイクロ電子部品７００を空洞４２５に結合するためにダイアタッチフイルム（ＤＡＦ）を用いるが、ここに記載された実施の形態は、ＤＡＦまたは他の接着剤を使用する必要なく、空洞４２５とマイクロ電子部品７００との間に精密適合を与えて、被包材料の流動および硬化中に、マイクロ電子部品７００を適所に保持することを可能にする。それゆえ、ここに記載されたような様々な実施の形態は、被包材料の流動および硬化により生じるダイの移動を減少させ、またはなくしつつ、マイクロ電子部品を適所に固定するためにＤＡＦまたは他の接着剤の必要性をなくすことによって、製造方法をさらに単純にする。
様々な実施の形態において、再構成されたウェハーおよび／またはパネルレベルパッケージは、複数の空洞を含むガラス基板およびそのガラス基板中の複数の空洞の各々の中に位置付けられたマイクロ電子部品を備えるものと記載されている。そのような再構成されたウェハーおよび／またはパネルレベルパッケージは、中にマイクロ電子部品が位置付けられていようとなかろうと、追加の空洞を有してもよいことに留意すべきである。例えば、いくつかの実施の形態において、再構成されたウェハーおよび／またはパネルレベルパッケージは、複数の空洞の各々の中に位置付けられたマイクロ電子部品を有する複数の空洞および中にマイクロ電子部品が位置付けられていない１つ以上の追加の空洞を含む。他の実施の形態において、再構成されたウェハーおよび／またはパネルレベルパッケージは、複数の空洞の各々の中に位置付けられたマイクロ電子部品を有する複数の空洞を備え、追加の空洞は含まない。
請求項に挙げられた主題は、本文書に記載されたまたは示されたどの実施の形態、特徴、または特徴の組合せと同延ではなく、同延と解釈されるべきではない。このことは、本文書に特徴または特徴の組合せの１つの実施の形態のみが示され、記載されている場合でさえも当てはまる。
請求項に記載された主題の精神または範囲から逸脱せずに、様々な改変および変更を行えることが、当業者に明白であろう。したがって、請求項に記載された主題は、付随の特許請求の範囲およびその等価物を照らしたものを除いて、制限されるべきではない。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態１
ウェハーまたはパネルレベルで被包されたパッケージにおいて、
ガラスコア層に融合されたガラスクラッド層を含むガラス基板であって、該ガラス基板は空洞を含み、該ガラスクラッド層は、該ガラスコア層よりも速い、エッチング液中のエッチング速度を有する、ガラス基板、
前記空洞内に配置されたマイクロ電子部品、および
前記マイクロ電子部品が前記空洞内に被包されるように前記ガラス基板に封止された被包材料、
を備え、
前記空洞と前記マイクロ電子部品との間に接着剤を含まない、ウェハーまたはパネルレベルで被包されたパッケージ。
実施形態２
前記空洞が、前記ガラス基板の前記ガラスクラッド層を通って前記ガラスコア層まで延在する、実施形態１に記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態３
前記空洞が、前記マイクロ電子部品の幅より０．５から１．５μｍ大きい幅を有する、実施形態１または２に記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態４
前記空洞の深さが前記ガラスクラッド層の厚さと等しい、実施形態１、２または３に記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態５
前記ガラスクラッド層の厚さが５μｍから５０μｍである、実施形態４に記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態６
少なくとも、前記マイクロ電子部品と前記空洞の一部との間および前記ガラス基板の表面と前記被包材料との間に堆積された剥離層をさらに含む、実施形態１から６のいずれか１つに記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態７
前記剥離層の厚さが１μｍから５μｍである、実施形態６に記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態８
前記空洞の側壁と該空洞の床との間の角度が、７５°から９０°である、実施形態１から６のいずれか１つに記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態９
前記被包材料がエポキシ化合物を含む、実施形態１から６のいずれか１つに記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態１０
前記エッチング液中の前記ガラスコア層のエッチング速度に対する、該エッチング液中の前記ガラスクラッド層のエッチング速度の比が、１０から６５である、実施形態１から６のいずれか１つに記載のウェハーまたはパネルレベルで被包されたパッケージ。
実施形態１１
ウェハーまたはパネルレベルで被包されたパッケージを形成する方法において、
ガラスコア層に融合されたガラスクラッド層を含むガラス基板に空洞をエッチングする工程であって、該ガラスクラッド層が、該ガラスコア層よりも速い、エッチング液中のエッチング速度を有する、工程、
前記空洞中にマイクロ電子部品を堆積させる工程、および
前記マイクロ電子部品が前記空洞内に被包されるように前記ガラス基板に被包材料を封止する工程、
を含み、
前記ウェハーまたはパネルレベルで被包されたパッケージは、前記空洞と前記マイクロ電子部品との間に接着剤を含まない、方法。
実施形態１２
前記ガラス基板に被包材料を封止する工程が、前記ガラス基板の表面に沿って、前記マイクロ電子部品の周りにエポキシ化合物を流す工程、および該エポキシ化合物を硬化させる工程を含む、実施形態１１に記載の方法。
実施形態１３
前記エッチングする工程が、ウェットエッチングを含む、実施形態１１または１２に記載の方法。
実施形態１４
前記空洞中にマイクロ電子部品を堆積させる工程の前に、前記空洞内にコーティングを堆積させる工程、
をさらに含む、実施形態１１に記載の方法。
実施形態１５
前記コーティングが剥離層を含む、実施形態１４に記載の方法。
実施形態１６
前記コーティングを堆積させる工程が、前記空洞の少なくとも床の上に前記コーティングを堆積させる工程を含む、実施形態１４または１５に記載の方法。
実施形態１７
前記ガラス基板に被包材料を封止する工程の前に、前記ガラス基板の表面上に前記コーティングを堆積させる工程であって、前記被包材料が前記表面に封止されている工程、
をさらに含む、実施形態１４、１５または１６に記載の方法。
実施形態１８
前記エッチング液中の前記ガラスコア層のエッチング速度に対する、該エッチング液中の前記ガラスクラッド層のエッチング速度の比が、１０から６５である、実施形態１１に記載の方法。
実施形態１９
前記空洞の側壁と該空洞の床との間の角度が、７５°から９０°である、実施形態１１に記載の方法。
１００ ガラス基板
１０５、１０７ ガラスクラッド層
１１０ ガラスクラッド層
２１５ マスク
２２０ エッチング液
３０５ 側壁
３１０ 床
４２５ 空洞
５０５ 剥離層
７００ マイクロ電子部品
７０２ 被包材料

Claims (10)

  1. ウェハーまたはパネルレベルで被包されたパッケージにおいて、
    ガラスコア層に融合されたガラスクラッド層を含むガラス基板であって、該ガラス基板は空洞を含み、該ガラスクラッド層は、該ガラスコア層よりも速い、エッチング液中のエッチング速度を有する、ガラス基板、
    前記空洞内に配置されたマイクロ電子部品、および
    前記マイクロ電子部品が前記空洞内に被包されるように前記ガラス基板に封止された被包材料、
    を備え、
    前記空洞と前記マイクロ電子部品との間に接着剤を含まない、ウェハーまたはパネルレベルで被包されたパッケージ。
  2. 前記空洞が、前記ガラス基板の前記ガラスクラッド層を通って前記ガラスコア層まで延在する、請求項１記載のウェハーまたはパネルレベルで被包されたパッケージ。
  3. 前記空洞が、前記マイクロ電子部品の幅より０．５から１．５μｍ大きい幅を有する、請求項１または２記載のウェハーまたはパネルレベルで被包されたパッケージ。
  4. 前記空洞の深さが前記ガラスクラッド層の厚さと等しい、請求項１または２記載のウェハーまたはパネルレベルで被包されたパッケージ。
  5. 前記ガラスクラッド層の厚さが５μｍから５０μｍである、請求項４記載のウェハーまたはパネルレベルで被包されたパッケージ。
  6. 少なくとも、前記マイクロ電子部品と前記空洞の一部との間および前記ガラス基板の表面と前記被包材料との間に堆積された剥離層をさらに含む、請求項１または２記載のウェハーまたはパネルレベルで被包されたパッケージ。
  7. 前記剥離層の厚さが１μｍから５μｍである、請求項６記載のウェハーまたはパネルレベルで被包されたパッケージ。
  8. 前記空洞の側壁と該空洞の床との間の角度が、７５°から９０°である、請求項１または２記載のウェハーまたはパネルレベルで被包されたパッケージ。
  9. 前記被包材料がエポキシ化合物を含む、請求項１または２記載のウェハーまたはパネルレベルで被包されたパッケージ。
  10. 前記エッチング液中の前記ガラスコア層のエッチング速度に対する、該エッチング液中の前記ガラスクラッド層のエッチング速度の比が、１０から６５である、請求項１または２記載のウェハーまたはパネルレベルで被包されたパッケージ。
JP2021552592A 2019-03-07 2020-02-24 ダイアップ・ファンアウトパッケージングのためのガラスキャリアおよびその製造方法 Pending JP2022523808A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962815125P 2019-03-07 2019-03-07
US62/815,125 2019-03-07
PCT/US2020/019419 WO2020180515A1 (en) 2019-03-07 2020-02-24 Glass carrier for die-up fan-out packaging and methods for making the same

Publications (1)

Publication Number Publication Date
JP2022523808A true JP2022523808A (ja) 2022-04-26

Family

ID=69941484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021552592A Pending JP2022523808A (ja) 2019-03-07 2020-02-24 ダイアップ・ファンアウトパッケージングのためのガラスキャリアおよびその製造方法

Country Status (5)

Country Link
US (1) US20220149004A1 (ja)
JP (1) JP2022523808A (ja)
KR (1) KR20210137474A (ja)
CN (1) CN113544829A (ja)
WO (1) WO2020180515A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2083293A4 (en) * 2006-11-16 2010-09-01 Sumitomo Bakelite Co GUIDE OF LIGHT AND STRUCTURE OF GUIDE OF LIGHT
US9172012B2 (en) * 2007-10-31 2015-10-27 Cree, Inc. Multi-chip light emitter packages and related methods
US8115218B2 (en) * 2008-03-12 2012-02-14 Industrial Technology Research Institute Light emitting diode package structure and method for fabricating the same
CN103502853A (zh) * 2011-03-25 2014-01-08 李谞荣 光波电路及其制造方法
US9340451B2 (en) * 2013-02-28 2016-05-17 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer
US9371982B2 (en) * 2013-08-15 2016-06-21 Maxim Integrated Products, Inc. Glass based multichip package
US9093449B2 (en) * 2013-10-23 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for chip placement and molding
JP6639405B2 (ja) 2014-03-13 2020-02-05 コーニング インコーポレイテッド ガラス物品およびその形成方法
US9040316B1 (en) * 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法

Also Published As

Publication number Publication date
US20220149004A1 (en) 2022-05-12
CN113544829A (zh) 2021-10-22
KR20210137474A (ko) 2021-11-17
WO2020180515A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
CN109075129B (zh) 浮动裸片封装
US20210305064A1 (en) Method of packaging chip and chip package structure
US7772691B2 (en) Thermally enhanced wafer level package
US7651891B1 (en) Integrated circuit package with stress reduction
US20030062123A1 (en) Method of self-latching for adhesion during self-assembly of electronic or optical components
KR101174680B1 (ko) 가속도 센서 및 그 제조 방법
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
US8327532B2 (en) Method for releasing a microelectronic assembly from a carrier substrate
US8664779B2 (en) Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
KR20060079057A (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
US11894234B2 (en) Semiconductor packages with die support structure for thin die
US20180374717A1 (en) Semiconductor package and method of forming the same
CN107993937B (zh) 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
JP2022523808A (ja) ダイアップ・ファンアウトパッケージングのためのガラスキャリアおよびその製造方法
US8546190B2 (en) Method for positioning chips during the production of a reconstituted wafer
US7674656B2 (en) Die positioning for packaged integrated circuits
CN108987293B (zh) 集成带有复杂三维结构盖板的芯片的晶圆级封装方法
US20220351977A1 (en) Die sidewall coatings and related methods
US11764117B2 (en) Hermetically sealed optically transparent wafer-level packages and methods for making the same
US11296038B2 (en) Precision structured glass article having EMI shielding and methods for making the same
JP2002110716A (ja) 半導体装置の製造方法
US20170178993A1 (en) Electronic component and methods of manufacturing the same
EP2942807B1 (en) Semiconductor package
US11335572B2 (en) Transition device for flexible device and production method therefor, and method for fabricating flexible device
JPS58166748A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240424