JP2022523492A - モアレターゲット及びそれを用い半導体デバイスの位置ずれを計測する方法 - Google Patents

モアレターゲット及びそれを用い半導体デバイスの位置ずれを計測する方法 Download PDF

Info

Publication number
JP2022523492A
JP2022523492A JP2021543381A JP2021543381A JP2022523492A JP 2022523492 A JP2022523492 A JP 2022523492A JP 2021543381 A JP2021543381 A JP 2021543381A JP 2021543381 A JP2021543381 A JP 2021543381A JP 2022523492 A JP2022523492 A JP 2022523492A
Authority
JP
Japan
Prior art keywords
pitch
target
semiconductor device
periodic structure
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021543381A
Other languages
English (en)
Other versions
JP7095183B2 (ja
Inventor
マーク ギノフカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2022523492A publication Critical patent/JP2022523492A/ja
Application granted granted Critical
Publication of JP7095183B2 publication Critical patent/JP7095183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/60—Systems using moiré fringes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

半導体デバイス製造に際し位置ずれの光学計測に用いられるターゲットであって、半導体デバイスの第１層上に形成されておりある軸に沿い第１ピッチを呈する第１周期構造と、その半導体デバイスの第２層上に形成されておりその軸に沿い第１ピッチとは異なる第２ピッチを呈する第２周期構造とを有し、第２周期構造がその軸に沿い第１周期構造を越え張り出しているターゲットである。

Description

本発明は、半導体デバイス製造時の位置ずれ（ミスレジストレーション）計測に関し、より具体的には、そうした計測にて役立つターゲット、並びにそうしたターゲットを用いる半導体デバイス製造時位置ずれ計測方法に関する。
（関連出願への参照）
本願では、「専有面積低減及びインダイ計測用モアレインボックスオーバレイマークデザイン」(MOIRE IN BOX OVERLAY MARK DESIGN FOR REAL ESTATE REDUCTION AND IN DIE MEASUREMENTS)と題する２０１９年１月２８日付米国仮特許出願第６２／７９７４８４号を参照し、その開示内容を参照により本願に繰り入れると共に、それに基づく優先権を本願にて主張することとする。
本願の主題に関連する以下の特許及び特許出願をも参照し、その開示内容を参照により本願に繰り入れることとする：「デバイス様計量ターゲット」(DEVICE-LIKE METROLOGY TARGETS)と題し２０１８年７月５日付で発行された、本願出願人による米国特許出願公開第２０１８／０１８８６６３号、並びに「連続変動オフセットマーク及びオーバレイ判別方法」(CONTINUOUSLY VARYING OFFSET MARK AND METHODS OF DETERMINING OVERLAY)と題し２００８年１０月２１日付で発行された、本願出願人による米国特許第７４４０１０５号。
本件技術分野では、様々な種類のターゲットが半導体デバイス製造時位置ずれ計測向けに知られている。
米国特許出願公開第２０１８／０１８８６６３号 米国特許第７４４０１０５号
本発明では、半導体デバイス時の位置ずれ計測向けに、改善されたターゲットを提供することを目論んでいる。
即ち、本発明のある好適実施形態によれば、半導体デバイスの製造に際し位置ずれの光学計測に用いられるターゲットであって、半導体デバイスの第１層上に形成されておりある軸に沿い第１ピッチを呈する第１周期構造と、その半導体デバイスの第２層上に形成されておりその軸に沿い第１ピッチとは異なる第２ピッチを呈する第２周期構造とを有し、第２周期構造がその軸に沿い第１周期構造を越え張り出しているターゲットが提供される。
好ましくは、第１ピッチ及び第２ピッチをそれぞれ２０００ｎｍ未満とする。より好ましくは、第１ピッチ及び第２ピッチをそれぞれ６５０ｎｍ未満とする。
本発明のある好適実施形態によれば、第１ピッチ及び第２ピッチが、本ターゲットが少なくとも一通りの波長の光により照明されたときに、当該少なくとも一通りの波長より大きな第３ピッチを呈するモアレパターンをもたらすものとされる。
好ましくは、本ターゲットのエリアを５０μｍ×５０μｍより小さくする。より好ましくは、本ターゲットのエリアを４μｍ×４μｍより小さくする。より一層好ましくは、本ターゲットのエリアを２μｍ×２μｍより小さくする。
本発明のある好適実施形態によれば、本ターゲットの形状が長方形とされる。
本発明のある好適実施形態によれば、第２周期構造が、前記軸に沿い正反対な二方向に、第１周期構造を越え張り出すものとされる。
好ましくは、第１周期構造をライン及びライン間スペースにより画定し、それらライン及びライン間スペースそれぞれの幅を第１ピッチの５０％に等しくする。或いは、第１周期構造をライン及びライン間スペースにより画定し、それらラインそれぞれの幅を第１ピッチの１０％～９０％とする。
本発明のある好適実施形態によれば、各ラインが複数本のサブライン及びサブライン間サブスペースにより画定される。加えて、それらサブライン及びサブライン間サブスペースのピッチが約１２ｎｍ～５０ｎｍとされる。
本発明のある好適実施形態によれば、第２周期構造がライン及びライン間スペースにより画定され、それらライン及びライン間スペースそれぞれの幅が第２ピッチの５０％に等しい幅とされる。或いは、第２周期構造がライン及びライン間スペースにより画定され、それらラインそれぞれの幅が第２ピッチの１０％～９０％とされる。
好ましくは、第２周期構造の各ラインを複数本のサブライン及びサブライン間サブスペースにより画定する。加えて、第２周期構造のサブライン及びサブライン間サブスペースのピッチを約１２ｎｍ～５０ｎｍとする。
本発明の別の実施形態によれば、半導体デバイス製造時位置ずれ計測方法であり、少なくとも第１層及び第２層を備える多層半導体デバイスを準備し、但しそのデバイスを、第１層上に形成されておりある軸に沿い第１ピッチを呈する第１周期構造と、第２層上に形成されておりその軸に沿い第１ピッチとは異なる第２ピッチを呈する第２周期構造であり、その軸に沿い第１周期構造を越え張り出している第２周期構造と、を有するものとし、少なくとも一通りの波長の光で以てそのターゲットを照明することで、第３ピッチにより特徴付けられるモアレパターンをもたらし、そしてそのモアレパターンの分析を実行することでその軸沿いでの第１層及び第２層の位置ずれを確認する方法も提供される。
好ましくは、前記ターゲットのエリアを５０μｍ×５０μｍより小さくする。より好ましくは、そのターゲットのエリアを４μｍ×４μｍより小さくする。より一層好ましくは、そのターゲットのエリアを２μｍ×２μｍより小さくする。
本発明のある好適実施形態によれば、前記ターゲットの形状が長方形とされる。
本発明のある好適実施形態によれば、第２周期構造が、前記軸に沿い正反対な二方向に、第１周期構造を越え張り出すものとされる。
好ましくは、第１ピッチ及び第２ピッチをそれぞれ前記少なくとも一通りの波長よりも小さくする。これに加え又は代え、第３ピッチが当該前記少なくとも一通りの波長よりも大きくなるようにする。或いは、第１ピッチ及び第２ピッチをそれぞれ当該少なくとも一通りの波長よりも大きくする。
本発明のある好適実施形態によれば、第１周期構造がライン及びライン間スペースにより画定され、それらライン及びライン間スペースそれぞれの幅が第１ピッチの５０％に等しい幅とされる。
本発明のある好適実施形態によれば、第１周期構造がライン及びライン間スペースにより画定され、それらラインそれぞれの幅が第１ピッチの１０％～９０％とされる。
好ましくは、各ラインを複数本のサブライン及びサブライン間サブスペースにより画定する。加えて、それらサブライン及びサブライン間サブスペースのピッチを約１２ｎｍ～５０ｎｍとする。
本発明のある好適実施形態によれば、第２周期構造がライン及びライン間スペースにより画定され、第２周期構造のライン及びライン間スペースそれぞれの幅が第２ピッチの５０％に等しい幅とされる。
本発明のある好適実施形態によれば、第２周期構造がライン及びライン間スペースにより画定され、それらラインそれぞれの幅が第２ピッチの１０％～９０％とされる。
好ましくは、第２周期構造の各ラインを複数本のサブライン及びサブライン間サブスペースにより画定する。加えて、それらサブライン及びサブライン間サブスペースのピッチを約１２ｎｍ～５０ｎｍとする。
好ましくは、第２周期構造を、第１対称中心により特徴付けられたものとし、前記ターゲットの前記照明により、そのターゲットから、前記モアレパターンに起因し第２対称中心により特徴付けられている正弦波的変化を呈する信号をもたらし、そしてそのモアレパターンの前記分析による第１層及び第２層の前記軸沿いでの位置ずれの確認を、第１対称中心及び第２対称中心の所在個所の比較を含むものとする。
以下の図面と併せ後掲の詳細記述を踏まえることで、本発明をより全面的に理解及び明察頂けよう。
本発明のある好適実施形態に従い構成され稼働している位置合わせ（レジストレーション）発効姿勢の半導体デバイス製造時位置ずれ計測用ターゲットの概略上面図である。 本発明のある好適実施形態に従い構成され稼働している位置合わせ発効姿勢の半導体デバイス製造時位置ずれ計測用ターゲットの概略断面図である。 図１Ａ及び図１Ｂのターゲットであり位置合わせ未発効姿勢のものの概略上面図である。 図１Ａ及び図１Ｂのターゲットであり位置合わせ未発効姿勢のものの概略断面図である。 図１Ａ～図２Ｂのターゲットの一部分を形成している第１ターゲット層の概略上面図である。 図１Ａ～図２Ｂのターゲットの一部分を形成している第２ターゲット層の概略上面図である。 図１Ａ～図４のターゲットを用いる半導体デバイス製造時位置ずれ計測方法を描いた概略フローチャートである。
まず、本発明のある好適実施形態に従い構成され稼働している半導体デバイス製造時位置ずれ計測用ターゲットを描いた図１Ａ～図４を参照する。察せられる通り、本ターゲットは、半導体デバイスの２個のパターン化層上に形成された標識群で形成されている。それらの層が隣り合っていてよいがそうである必要はなく、１００ｎｍから１０μｍ超に及ぶ高さにより分離されていてもよい。上側の層は、光子に対し少なくとも部分的に透明なものとする。
複数個のパターン化導体層を有する大抵の半導体デバイスの製造に際する要請事項の一つに、様々な層を、好ましくは１０ｎｍ未満の公差以内、より好ましくは３ｎｍ未満の公差以内で、厳密な空間位置合わせ状態に保て、というものがある。
本発明では、半導体デバイスのパターン化層の位置ずれを極めて高い正確度で光学計測することを可能にするターゲット、好ましくは０～１０００ｎｍレンジ、より好ましくは０～５０ｎｍレンジでの位置ずれ計測が可能となるターゲットの提供を目論んでいる。
大略、本ターゲットは、半導体デバイスの第１層上に形成されておりある軸に沿い第１ピッチを呈する第１周期構造と、その半導体デバイスの第２層上に形成されておりその軸に沿い第１ピッチとは異なる第２ピッチを呈する第２周期構造とを有し、その第２周期構造が、その軸に沿い正反対な複数方向に約５００ｎｍに亘り第１周期構造を越え張り出す張出部分を有するものである。加えて、本ターゲットは、好ましくは、第２層上にあり第２周期構造の端部を越えその軸に沿い正反対な複数方向に約５００ｎｍに亘る、一対の非パターン化ゾーンを有するものとする。第２周期構造の張出部分と併せそれら非パターン化ゾーンがあるため、その第２周期構造の端部、ひいてはその対称中心を、速やかに光学検出することができる。
適切に照明されている際には、第１及び第２周期構造の協働でモアレパターンが形成され、前記軸沿いでのそれら第１及び第２周期構造の相対位置により、そのモアレパターンのその軸沿いでの位置が定まる。本件技術分野にて周知の通り、当該軸沿いでの第１・第２周期構造間小シフトによって、第２周期構造に対するモアレパターンの当該軸沿いの位置に、顕著に大きな対応するシフトが引き起こされる。より具体的には、第２周期構造に対するモアレパターンのシフトが、第１・第２周期構造間シフトに比べ、等式１
Ｆ＝Ｑ／｜Ｐ－Ｑ｜ （等式１）
にて定義される因数Ｆ倍に大きくなる。なお、Ｐは第１周期構造のピッチ、Ｑは第２周期構造のピッチである。
図１Ａ及び図１Ｂはターゲット１００を示す図であり、それに備わり重なり合う一対の第１周期構造１０２及び第２周期構造１０４が、ここでは、第１層１１０及び第２層１２０上にそれぞれ形成され軸１５０に沿い位置合わせ配列された相互平行ライン群からなる第１及び第２アレイとして示されている。第１及び第２周期構造１０２，１０４は各自の第１ピッチＰ及び第２ピッチＱを有している。ターゲット１００は、好ましくは５０μｍ×５０μｍ未満、より好ましくは４μｍ×４μｍ未満、更に好ましくは２μｍ×２μｍ未満のエリアを有するものとする。本発明のある好適実施形態ではターゲット１００の形状が長方形とされる。本発明のまた別の実施形態ではターゲット１００の形状が正方形とされる。
第２周期構造１０４は第２層１２０上に張出部分１６０を有しており、それら張出部分が、第１層１１０上の第１周期構造１０２を越え、軸１５０に沿い正反対な複数方向に約５００ｎｍに亘り張り出している。加えて、本ターゲットは、好ましいことに一対の非パターン化ゾーン１７０を第２層１２０上に有しており、約５００ｎｍのそれらゾーンが、第２周期構造１０４の端部を越え軸１５０に沿い正反対な複数方向に亘っている。張出部分１６０と併せ非パターン化ゾーン１７０があることで、第２周期構造１０４の端部、ひいては第２周期構造１０４の対称中心１８０を、速やかに光学検出することが可能となっている。
上述の通り、明らかに、第１層１１０と第２層１２０とが隣り合っていてもよいがそうである必要はなく、１００ｎｍから１０μｍ超に及ぶ高さにより分離されていてもよい。上側の層、ここでは第１層１１０として示されているそれは、光子に対し少なくとも部分的に透明なものとする。更に明らかな通り、図１Ａ～図４に示すところによれば第１周期構造１０２が第２周期構造１０４の上方に配列されているが、ターゲット１００及び２００を、第２周期構造１０４が第１周期構造１０２の上方に配列された態で以て形成してもよい。
適切に照明されている際には、第１周期構造１０２及び第２周期構造１０４の協働で、ピッチＭを呈するモアレパターン１９０が形成される。本件技術分野にて周知の通り、モアレパターン１９０のピッチＭは、等式２
Ｍ＝Ｐ×Ｑ／｜Ｐ－Ｑ｜ （等式２）
にて定義されている通り、ピッチＰ及びＱにより定まる。
また、図１Ａには、ターゲット１００及びその上に形成されるモアレパターン１９０を撮像するのに用いた光学システムにより作成された信号１９２の表示線も示されている。注記されることに、信号１９２中では、モアレパターン１９０が、対称中心１９６を有する正弦波的変化１９４として現れる。察せられる通り、信号１９２、正弦波的変化１９４及び対称中心１９６は定倍率で描かれていない。
図２Ａ及び図２Ｂは、図１Ａ及び図１Ｂに示したものと同じターゲットに参照符号２００を付し示す図であり、それに備わり重なり合う第１及び第２周期構造１０２，１０４が、ここでは、第１層１１０及び第２層１２０上にそれぞれ形成された相互平行ライン群からなるアレイとして示されている。ここに、図１Ａ及び図１Ｂに示したそれとは対照的に、第１及び第２周期構造１０２，１０４が、一見して、軸１５０沿い位置合わせ状態から、軸１０５に沿い何れかの方向に、最高で１０００ｎｍなる量Ｒだけ外れている。
等式１を参照して上述した通り、軸１５０に沿い量Ｒに亘る第１周期構造１０２・第２周期構造１０４間位置ずれによって、第２周期構造１０４に対するモアレパターン１９０の軸１５０沿い位置に、より大きな対応するシフトＳが引き起こされる。
具体的には第２周期構造１０４に対するモアレパターン１９０の軸１５０沿いシフトＳ、より具体的には第２周期構造１０４の対称中心１８０に対しモアレパターン１９０を表す正弦波的変化１９４の対称中心１９６が呈する軸１５０沿い位置シフトであり、図１Ａ及び図１Ｂに示した相互位置合わせ発効姿勢と図２Ａ及び図２Ｂに示した相互位置合わせ未発効姿勢との間で生じるそれが、第１及び第２周期構造の相対シフトＲに比べ、上述の等式１にて定義された因数Ｆ倍に大きくなる。即ち、モアレパターン１９０の相対位置Ｓを、相対シフトＲよりもかなり容易に、光学位置ずれシステムにより検出することができる。察せられる通り、信号１９２、正弦波的変化１９４及び対称中心１９６は定倍率で描かれていない。
察せられる通り、ターゲット１００及び２００で行える第１層１１０及び第２層１２０の位置ずれ計測は軸１５０沿いのもののみであるので、同一の半導体デバイス上にターゲット１００及び２００を複数個形成し、各ターゲットに係る軸１５０を有用な位置ずれ計測向けに形成し、またそれらの周期構造が別々の軸、好ましくは軸１５０に対し垂直なそれに沿うこととなるようそれらターゲットを配列するのが望ましい。
加えて、図３に見られる通り、第１周期構造１０２、例えば図１Ａ～図２Ｂにて第１層１１０上に形成されているそれは、軸１５０に沿い配列された複数本の相互平行ライン２１０及び複数個の相互平行ライン２１０間相互平行スペース２１２により画定されている。好ましくは、ライン２１０のピッチＰを２５０～２０００ｎｍ、より好ましくは２５０～６５０ｎｍとし、ライン幅をＰの１０％～９０％、最も典型的には５０％とする。
察せられる通り、ライン２１０は、そうする必要はないものの、セグメント化した方がよい。ライン２１０がセグメント化されている実施形態では、図３の拡大欄Ａに見られる通り、各ライン２１０が複数本のサブライン２１４とサブライン２１４間サブスペース２１６とにより画定される。好ましくは、サブライン２１４及びサブスペース２１６のピッチを、その上にターゲット１００及び２００が印刷されている半導体デバイス上の機能フィーチャのピッチと同じか、それに近いものとする。例えば、４２０ｎｍなる幅を有するライン２１０を、１４ｎｍなるピッチＵを有する１５本のサブライン２１４及び１５個のサブスペース２１６で形成するとよい。
加えて、図４に見られる通り、第２周期構造１０４、例えば図１Ａ～図２Ｂにて第２層１２０上に形成されているそれは、軸１５０に沿い配列された複数本の相互平行ライン２２０及び複数個の相互平行ライン２２０間相互平行スペース２２２により画定されている。好ましくは、ライン２２０のピッチＱを２５０～２０００ｎｍ、より好ましくは２５０～６５０ｎｍとし、ライン幅をＱの１０％～９０％、最も典型的には５０％とする。
察せられる通り、ライン２２０は、そうする必要はないものの、セグメント化した方がよい。ライン２２０がセグメント化されている実施形態では、図４の拡大欄Ａに見られる通り、各ライン２２０が複数本のサブライン２２４とサブライン２２４間サブスペース２２６とにより画定される。好ましくは、サブライン２２４及びサブスペース２２６のピッチを、その上にターゲット１００及び２００が印刷されている半導体デバイス上の機能フィーチャのピッチと同じか、それに近いものとする。例えば、４２０ｎｍなる幅を有するライン２２０を、１４ｎｍなるピッチＶを有する１５本のサブライン２２４及び１５個のサブスペース２２６で形成するとよい。
本発明のある好適実施形態では、Ｐ及びＱの双方が、位置ずれを光学計測するツール、例えば米国カリフォルニア州ミルピタス所在のＫＬＡ－Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎから商業的に入手可能なＡｒｃｈｅｒ（商標）６００では、光学分解され得ないものとされる。察せられる通り、Ｐ，Ｑ相互を適宜関連付けることで、もたらされるモアレパターン１９０のピッチＭ、即ち等式２を参照して先に定義したそれを位置ずれ計測用ツールにより光学分解すること、好ましくは位置ずれ計測用の光の波長より大きなピッチＭによりそうすることが可能となる。本発明の別の実施形態には、Ｐ及びＱを位置ずれ計測用ツールにより光学分解可能なものがある。
次に図５、即ち図１Ａ～図４を参照し上述されており位置合わせ発効姿勢のターゲット１００又は位置合わせ未発効姿勢のターゲット２００の態を採るターゲットを用い半導体デバイス製造時に位置ずれを計測する方法３００を描いた概略フローチャートを参照する。第１ステップ３０２に見られる通り、多層半導体デバイスを準備する。ステップ３０２の多層半導体デバイスは、図１～図４を参照し上述した通り、少なくとも１個のターゲット１００又はターゲット２００を有するものとする。
第２ステップ３０４に見られる通り、位置ずれを光学計測するツール、例えば米国カリフォルニア州ミルピタス所在のＫＬＡ－Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎから商業的に入手可能なＡｒｃｈｅｒ（商標）６００を用い、少なくとも一通りの波長を有する光で以てターゲット１００又はターゲット２００を照明することで、モアレパターン１９０を発生させる。ターゲット１００又はターゲット２００の計測に用いうる典型的な光の波長は４００～８５０ｎｍであるが、察せられる通り他の波長の光を用いてもよい。この段階で信号１９２を検出する。察せられる通り、モアレパターン１９０のその領域内で、信号１９２は、モアレパターン１９０のピッチＭと同一な周期性を有する正弦波的変化１９４を呈する。
本発明のある好適実施形態では、ステップ３０４にて位置ずれの計測に用いられる光が偏向光とされる。本発明のある種の実施形態では、第２周期構造１０４とモアレパターン１９０とが別々のツール設定、とりわけ別々の波長の光で以て計測される。本発明のある好適実施形態では、ステップ３０４にて位置ずれの計測に用いられる光が、その波長又は波長群がターゲット１００又はターゲット２００のピッチＰ及びＱより長いことを特徴とする光とされる。それに代わる本発明の実施形態では、ステップ３０４にて位置ずれの計測に用いられる光が、その波長又は波長群がターゲット１００又はターゲット２００のピッチＰ及びＱより短いことを特徴とする光とされる。
次のステップ３０６に見られる通り、モアレパターン１９０に因る対称中心１９６を有する正弦波的変化１９４を含め、信号１９２を分析する。注記されることに、図１Ａ及び図１Ｂを参照し上述した位置合わせ事例では、信号１９２の正弦波的変化１９４の対称中心１９６の所在個所が、第２周期構造１０４の対称中心１８０と同じ位置となる。更に注記されることに、図２Ａ及び図２Ｂを参照し上述した位置ずれ事例では、モアレパターン１９０を表す正弦波的変化１９４の対称中心１９６の所在個所が、第２周期構造１０４の対称中心１８０から見てＦ×Ｒに等しい距離のところとなる；但しＦは等式１にて上掲の如く定義した因子、Ｒは図２Ａ及び図２Ｂを参照し上述した第１及び第２周期構造の相対シフトＲである。
即ち、ステップ３０６では、モアレパターン１９０の分析により第１層１１０及び第２層１２０の軸１５０沿い位置ずれを確認するに当たり、第２周期構造１０４の対称中心１８０の所在個所と信号１９２の正弦波的変化１９４の対称中心１９６の所在個所との間で比較を行い、ステップ３０２の半導体デバイスにおける第１層１１０・第２層１２０間位置ずれを、対称中心１８０・対称中心１９６間の所在個所差異をもとに確認する。
例えば、第１周期構造のピッチＰが３５０ｎｍ、第２周期構造のピッチＱが４００ｎｍ、位置ずれＲが１ｎｍである場合、信号１９２の正弦波的変化１９４における対称中心１９６の軸１５０沿い相対位置の変化は８ｎｍとなる。
また例えば、第１周期構造のピッチＰが３１２ｎｍ、第２周期構造のピッチＱが２６０ｎｍ、位置ずれＲが４ｎｍである場合、信号１９２の正弦波的変化１９４における対称中心１９６の軸１５０沿い相対位置の変化は２０ｎｍとなる。
更に例えば、第１周期構造のピッチＰが５００ｎｍ、第２周期構造のピッチＱが５５０ｎｍ、位置ずれＲが２ｎｍである場合、信号１９２の正弦波的変化１９４における対称中心１９６の軸１５０沿い相対位置の変化は２２ｎｍとなる。
本件技術分野に習熟した者（いわゆる当業者）には察せられる通り、本発明は、具体的に図示及び上述されたものに限定されない。本発明の技術的範囲には、上述した様々な特徴のコンビネーション及びサブコンビネーションの双方、並びにそれらの修正物であり、従来技術に属していないもの全てが包含される。

Claims (35)

  1. 半導体デバイス製造に際し位置ずれの光学計測に用いられるターゲットであって、
    半導体デバイスの第１層上に形成されておりある軸に沿い第１ピッチを呈する第１周期構造と、
    前記半導体デバイスの第２層上に形成されており前記軸に沿い第１ピッチとは異なる第２ピッチを呈する第２周期構造であり、その軸に沿い第１周期構造を越え張り出している第２周期構造と、
    を備えるターゲット。
  2. 請求項１に記載のターゲットであって、第１ピッチ及び第２ピッチがそれぞれ２０００ｎｍ未満であるターゲット。
  3. 請求項１に記載のターゲットであって、第１ピッチ及び第２ピッチがそれぞれ６５０ｎｍ未満であるターゲット。
  4. 請求項１～３のうち何れかに記載のターゲットであって、第１ピッチ及び第２ピッチが、本ターゲットが少なくとも一通りの波長の光により照明されたときに、当該少なくとも一通りの波長より大きな第３ピッチを呈するモアレパターンをもたらすものであるターゲット。
  5. 請求項１～４のうち何れかに記載のターゲットであって、５０μｍ×５０μｍより小さいエリアを有するターゲット。
  6. 請求項１～４のうち何れかに記載のターゲットであって、４μｍ×４μｍより小さいエリアを有するターゲット。
  7. 請求項１～４のうち何れかに記載のターゲットであって、２μｍ×２μｍより小さいエリアを有するターゲット。
  8. 請求項１～７のうち何れかに記載のターゲットであって、その形状が長方形であるターゲット。
  9. 請求項１～８のうち何れかに記載のターゲットであって、第２周期構造が、前記軸に沿い正反対な二方向に、第１周期構造を越え張り出しているターゲット。
  10. 請求項１～９のうち何れかに記載のターゲットであって、第１周期構造がライン及びライン間スペースにより画定されており、それらライン及びライン間スペースそれぞれの幅が第１ピッチの５０％に等しいターゲット。
  11. 請求項１～９のうち何れかに記載のターゲットであって、第１周期構造がライン及びライン間スペースにより画定されており、それらラインそれぞれの幅が第１ピッチの１０％～９０％であるターゲット。
  12. 請求項１０又は１１に記載のターゲットであって、第１周期構造の各ラインが複数本のサブライン及びサブライン間サブスペースにより画定されているターゲット。
  13. 請求項１２に記載のターゲットであって、第１周期構造のサブライン及びサブライン間サブスペースのピッチが約１２ｎｍ～５０ｎｍであるターゲット。
  14. 請求項１～１３のうち何れかに記載のターゲットであって、第２周期構造がライン及びライン間スペースにより画定されており、それらライン及びライン間スペースそれぞれの幅が第２ピッチの５０％に等しいターゲット。
  15. 請求項１～１３のうち何れかに記載のターゲットであって、第２周期構造がライン及びライン間スペースにより画定されており、それらラインそれぞれの幅が第２ピッチの１０％～９０％であるターゲット。
  16. 請求項１４又は１５に記載のターゲットであって、第２周期構造の各ラインが複数本のサブライン及びサブライン間サブスペースにより画定されているターゲット。
  17. 請求項１６に記載のターゲットであって、第２周期構造のサブライン及びサブライン間サブスペースのピッチが約１２ｎｍ～５０ｎｍであるターゲット。
  18. 半導体デバイス製造時位置ずれ計測方法であって、
    少なくとも第１層及び第２層を備える多層半導体デバイスを準備し、但しそのデバイスを、
    第１層上に形成されておりある軸に沿い第１ピッチを呈する第１周期構造、並びに
    第２層上に形成されており前記軸に沿い第１ピッチとは異なる第２ピッチを呈する第２周期構造であり、その軸に沿い第１周期構造を越え張り出している第２周期構造、
    が備わるターゲットを備えるものとし、
    少なくとも一通りの波長の光で以て前記ターゲットを照明することで、第３ピッチにより特徴付けられるモアレパターンをもたらし、且つ
    前記モアレパターンの分析を実行することで、前記軸沿いでの第１層及び第２層の位置ずれを確認する半導体デバイス製造時位置ずれ計測方法。
  19. 請求項１８に記載の半導体デバイス製造時位置ずれ計測方法であって、前記ターゲットのエリアが５０μｍ×５０μｍよりも小さい半導体デバイス製造時位置ずれ計測方法。
  20. 請求項１８に記載の半導体デバイス製造時位置ずれ計測方法であって、前記ターゲットのエリアが４μｍ×４μｍよりも小さい半導体デバイス製造時位置ずれ計測方法。
  21. 請求項１８に記載の半導体デバイス製造時位置ずれ計測方法であって、前記ターゲットのエリアが２μｍ×２μｍよりも小さい半導体デバイス製造時位置ずれ計測方法。
  22. 請求項１８～２１のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、前記ターゲットの形状が長方形である半導体デバイス製造時位置ずれ計測方法。
  23. 請求項１８～２２のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、第２周期構造が、前記軸に沿い正反対な二方向に、第１周期構造を越え張り出している半導体デバイス製造時位置ずれ計測方法。
  24. 請求項１８～２３のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、第１ピッチ及び第２ピッチそれぞれが前記少なくとも一通りの波長よりも小さい半導体デバイス製造時位置ずれ計測方法。
  25. 請求項１８～２４のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、第３ピッチが前記少なくとも一通りの波長よりも大きい半導体デバイス製造時位置ずれ計測方法。
  26. 請求項１８～２３のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、第１ピッチ及び第２ピッチそれぞれが前記少なくとも一通りの波長よりも大きい半導体デバイス製造時位置ずれ計測方法。
  27. 請求項１８～２６のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、第１周期構造がライン及びライン間スペースにより画定されており、第１周期構造のライン及びライン間スペースそれぞれの幅が第１ピッチの５０％に等しい半導体デバイス製造時位置ずれ計測方法。
  28. 請求項１８～２６のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、第１周期構造がライン及びライン間スペースにより画定されており、第１周期構造のラインそれぞれの幅が第１ピッチの１０％～９０％である半導体デバイス製造時位置ずれ計測方法。
  29. 請求項２７又は２８に記載の半導体デバイス製造時位置ずれ計測方法であって、第１周期構造の各ラインが複数本のサブライン及びサブライン間サブスペースにより画定されている半導体デバイス製造時位置ずれ計測方法。
  30. 請求項２９に記載の半導体デバイス製造時位置ずれ計測方法であって、第１周期構造のサブライン及びサブライン間サブスペースのピッチが約１２ｎｍ～５０ｎｍである半導体デバイス製造時位置ずれ計測方法。
  31. 請求項１８～３０のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、第２周期構造がライン及びライン間スペースにより画定されており、第２周期構造のライン及びライン間スペースそれぞれの幅が第２ピッチの５０％に等しい半導体デバイス製造時位置ずれ計測方法。
  32. 請求項１８～３０のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、第２周期構造がライン及びライン間スペースにより画定されており、第２周期構造のラインそれぞれの幅が第２ピッチの１０％～９０％である半導体デバイス製造時位置ずれ計測方法。
  33. 請求項３１又は３２に記載の半導体デバイス製造時位置ずれ計測方法であって、第２周期構造の各ラインが複数本のサブライン及びサブライン間サブスペースにより画定されている半導体デバイス製造時位置ずれ計測方法。
  34. 請求項３３に記載の半導体デバイス製造時位置ずれ計測方法であって、第２周期構造のサブライン及びサブライン間サブスペースのピッチが約１２ｎｍ～５０ｎｍである半導体デバイス製造時位置ずれ計測方法。
  35. 請求項１８～３４のうち何れかに記載の半導体デバイス製造時位置ずれ計測方法であって、
    第２周期構造が第１対称中心により特徴付けられており、
    前記ターゲットの前記照明によりそのターゲットから信号がもたらされ、その信号が前記モアレパターンに起因する正弦波的変化を呈しており、その正弦波的変化が第２対称中心により特徴付けられており、且つ
    前記モアレパターンの前記分析による前記軸沿いでの第１層及び第２層の位置ずれの確認が、第１対称中心及び第２対称中心の所在個所の比較を含むものである半導体デバイス製造時位置ずれ計測方法。
JP2021543381A 2019-01-28 2019-04-10 モアレターゲット及びそれを用い半導体デバイスの位置ずれを計測する方法 Active JP7095183B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962797484P 2019-01-28 2019-01-28
US62/797,484 2019-01-28
PCT/US2019/026686 WO2020159560A1 (en) 2019-01-28 2019-04-10 Moiré target and method for using the same in measuring misregistration of semiconductor devices

Publications (2)

Publication Number Publication Date
JP2022523492A true JP2022523492A (ja) 2022-04-25
JP7095183B2 JP7095183B2 (ja) 2022-07-04

Family

ID=71840019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021543381A Active JP7095183B2 (ja) 2019-01-28 2019-04-10 モアレターゲット及びそれを用い半導体デバイスの位置ずれを計測する方法

Country Status (5)

Country Link
JP (1) JP7095183B2 (ja)
KR (1) KR102466584B1 (ja)
CN (1) CN113330534B (ja)
TW (1) TW202044442A (ja)
WO (1) WO2020159560A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020263461A1 (en) 2019-06-25 2020-12-30 Kla Corporation Selection of regions of interest for measurement of misregistration and amelioration thereof
KR102630496B1 (ko) 2020-04-15 2024-01-29 케이엘에이 코포레이션 반도체 디바이스의 오정합을 측정하는 데 유용한 디바이스 스케일 피쳐를 갖는 오정합 타겟

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53137673A (en) * 1977-05-03 1978-12-01 Massachusetts Inst Technology Device for and method of matching plate position
US7046361B1 (en) * 2002-04-04 2006-05-16 Nanometrics Incorporated Positioning two elements using an alignment target with a designed offset
US7230705B1 (en) * 2002-04-04 2007-06-12 Nanometrics Incorporated Alignment target with designed in offset
US20120162647A1 (en) * 2010-12-27 2012-06-28 Jie Li Simultaneous Measurement Of Multiple Overlay Errors Using Diffraction Based Overlay
JP2012146959A (ja) * 2010-11-30 2012-08-02 Asml Netherlands Bv 測定方法、装置および基板
US20160300767A1 (en) * 2015-04-10 2016-10-13 Kang-woong KO Method for detecting overlay error and method for manufacturing semiconductor device using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
KR100597041B1 (ko) * 2002-09-20 2006-07-04 에이에스엠엘 네델란즈 비.브이. 디바이스 검사방법 및 장치
US7916284B2 (en) * 2006-07-18 2011-03-29 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
US7772710B2 (en) * 2006-11-01 2010-08-10 Sematech, Inc. Zero-order overlay targets
US7826095B2 (en) * 2007-01-16 2010-11-02 Xerox Corporation System and method for estimating color separation misregistration utilizing frequency-shifted halftone patterns that form a moiré pattern
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
US9255787B1 (en) * 2013-01-21 2016-02-09 Kla-Tencor Corporation Measurement of critical dimension and scanner aberration utilizing metrology targets
KR101714616B1 (ko) 2016-05-30 2017-04-26 (주)오로스 테크놀로지 세 개 층의 오버레이를 측정하는 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53137673A (en) * 1977-05-03 1978-12-01 Massachusetts Inst Technology Device for and method of matching plate position
US7046361B1 (en) * 2002-04-04 2006-05-16 Nanometrics Incorporated Positioning two elements using an alignment target with a designed offset
US7230705B1 (en) * 2002-04-04 2007-06-12 Nanometrics Incorporated Alignment target with designed in offset
JP2012146959A (ja) * 2010-11-30 2012-08-02 Asml Netherlands Bv 測定方法、装置および基板
US20120162647A1 (en) * 2010-12-27 2012-06-28 Jie Li Simultaneous Measurement Of Multiple Overlay Errors Using Diffraction Based Overlay
US20160300767A1 (en) * 2015-04-10 2016-10-13 Kang-woong KO Method for detecting overlay error and method for manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
CN113330534A (zh) 2021-08-31
WO2020159560A1 (en) 2020-08-06
TW202044442A (zh) 2020-12-01
JP7095183B2 (ja) 2022-07-04
KR102466584B1 (ko) 2022-11-11
CN113330534B (zh) 2023-01-13
KR20210110895A (ko) 2021-09-09

Similar Documents

Publication Publication Date Title
US10107621B2 (en) Image based overlay measurement with finite gratings
US10989527B2 (en) Position detection apparatus, position detection method, imprint apparatus, and method of manufacturing article
JP7095183B2 (ja) モアレターゲット及びそれを用い半導体デバイスの位置ずれを計測する方法
US8823936B2 (en) Structure for critical dimension and overlay measurement
US11119419B2 (en) Moiré target and method for using the same in measuring misregistration of semiconductor devices
US20160313115A1 (en) Apparatus and method for overlay measurement
WO2007126559A2 (en) Apparatus and method for detecting overlay errors using scatterometry
KR102461662B1 (ko) 오버레이 측정장치
US10042269B2 (en) Apparatus and method for overlay measurement
KR100643626B1 (ko) 레티클 및 반도체 장치의 제조 방법
TWI829899B (zh) 使用於計量學中之光柵、其形成方法及用於量測半導體裝置之層之間之偏移之計量學目標
KR20000015765A (ko) 위치결정용 마크 및 이를 이용한 위치정렬 방법:
JP2004134473A (ja) 位置検出用マーク、位置検出装置、位置検出方法、露光装置、および露光方法
JP2008205312A (ja) 露光方法
KR100641885B1 (ko) 수평 방향 스캐닝 방식의 광위상 간섭측정방법 및 장치
KR102580204B1 (ko) 1차원 오버레이 오차 측정을 위한 오버레이 마크, 이를 이용한 광학 수차 평가 방법, 이를 이용한 오버레이 마크 품질 평가 방법, 오버레이 측정 장치, 오버레이 측정 방법 및 반도체 소자의 제조방법
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP2020000955A (ja) スルーホール充填方法とそれに用いる装置
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR20230003843A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR20230085736A (ko) 시프티드 그레이팅 패턴을 구비한 오버레이 타겟 및 그 타겟의 오버레이 오차 측정 방법
JP2023043534A (ja) 測定方法、測定装置、及びマーク
JP2000077302A (ja) 位置ずれ検査方法
JP2006267466A (ja) 位相シフトマスクとその位相差測定方法
WO2005036589A2 (ja) 位置ずれ検出用マーク、ウエハ、及びパターンの位置ずれの測定方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220405

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220622

R150 Certificate of patent or registration of utility model

Ref document number: 7095183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150