JP2022519443A - 冷間溶接フリップチップ相互接続構造 - Google Patents

Abstract

一実施形態では、量子デバイスは、基板上に形成された第１の突起のセットと、量子ビット・チップ上に形成された第２の突起のセットとを含む。その実施形態では、量子デバイスは、インタポーザ上に形成されたバンプのセットであって、バンプのセットが室温領域で閾値を超える延性を有する材料から形成されており、バンプのセットの第１のサブセットが、第１の突起のセットに冷間溶接するように構成され、バンプのセットの第２のサブセットが、第２の突起のセットに冷間溶接するように構成されている、バンプのセットを含む。

Description

本発明は、一般に、量子コンピューティング・デバイスに関する。

以降、単語または句の接頭辞「Ｑ」または「ｑ」は、使用される場合に明示的に区別されない限り、量子コンピューティングの文脈でのその単語または句の言及を示す。

分子および亜原子粒子は、物理世界が最も基本的なレベルでどのように機能するかを探求する物理学の一分野である量子力学の法則に従う。このレベルでは、粒子は、奇妙な振る舞いをし、同時に２つ以上の状態をとり、非常に遠く離れた他の粒子と相互作用する。量子コンピューティングは、これらの量子現象を利用して情報を処理する。

今日使用しているコンピュータは、古典的なコンピュータ（本明細書では「従来の」コンピュータもしくは従来のノード、または「ＣＮ」とも呼ばれる）として知られている。従来のコンピュータは、フォン・ノイマン・アーキテクチャとして知られているものにおいて、半導体材料および技術を用いて製造された従来のプロセッサと、半導体メモリと、磁気または固体記憶装置と、を使用する。特に、従来のコンピュータのプロセッサは、バイナリ・プロセッサであり、すなわち、１と０を含むストリングによって表されるバイナリ・データで動作する。

量子プロセッサ（ｑプロセッサ）は、もつれ合った量子ビット・デバイス（本明細書では簡潔に「量子ビット」と呼ばれる）の奇妙な性質を使用して、計算タスクを実行する。量子力学が機能する特定の領域では、物質の粒子は、「オン」状態、「オフ」状態、または同時に「オン」と「オフ」の両方の状態などの複数の状態で存在することができる。半導体プロセッサを使用するバイナリ・コンピューティングがオン状態とオフ状態（バイナリ・コードの１と０に相当）のみを使用することに限定されているのに対し、量子プロセッサは、物質のこれらの量子状態を利用してデータ・コンピューティングで使用可能な信号を出力する。

従来のコンピュータは、情報をビットで符号化する。各ビットは、１または０の値をとることができる。これらの１と０は、最終的にコンピュータ機能を駆動するオン／オフ・スイッチによって物理的に実装される。一方、量子コンピュータは、量子ビットに基づいており、量子物理学の２つの重要な原理、すなわち重ね合わせ（superposition）およびもつれ（entanglement）に従って動作する。重ね合わせとは、各量子ビットが１と０の両方を同時に表すことができることを意味する。もつれとは、重ね合わせ状態にある量子ビットが非古典的な仕方で互いに相関し得ること、すなわち、（１であるか、０であるか、またはその両方であるかにかかわらず）一方の状態が、もう一方の状態に依存し得ること、および２つの量子ビットがもつれ合っている場合の方が、２つの量子ビットを個々に扱う場合よりも、２つの量子ビットに関して確認され得る情報が多いことを意味する。

これらの２つの原理を使用して、量子ビットは、より洗練された情報プロセッサとして動作し、従来のコンピュータを使用しては取り扱いにくい問題を量子コンピュータが解決することを可能にする。ＩＢＭ（Ｒ）は、超伝導量子ビットを使用した量子プロセッサの動作性を成功裏に構築および実証した（ＩＢＭは、米国およびその他の国におけるＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎの登録商標である）。

超伝導量子ビットは、ジョセフソン接合を含む。ジョセフソン接合は、２つの薄膜超伝導金属層を非超伝導材料によって分離すること（または超伝導材料の幾何学的くびれ（geometric constriction））によって形成される。超伝導層の金属が、例えば、金属の温度を特定の極低温まで下げることによって超伝導になると、電子対が、一方の超伝導層から非超伝導層を通ってもう一方の超伝導層にトンネルすることができる。量子ビットでは、無散逸非線形インダクタとして機能するジョセフソン接合が１つまたは複数の容量性デバイスと並列に電気的に結合されて非線形マイクロ波発振器を形成する。発振器は、量子ビット回路のインダクタンスおよびキャパシタンスの値によって決まる共振／転移周波数を有する。「量子ビット」という用語へのいかなる言及も、使用される場合に明確に区別されない限り、ジョセフソン接合を使用する超伝導量子ビット回路への言及である。

超伝導状態では、材料は、第１に、電流の通過に対して抵抗を示さない。抵抗がゼロに低下すると、エネルギーを消費することなく、電流が材料の内部を循環することができる。第２に、材料は、マイスナー効果を示し、すなわち、外部磁場が十分に弱い場合、外部磁場は、超伝導体に侵入せず、その表面に留まる。これらの特性の一方または両方が材料によってもはや示されなくなった場合、その材料は、もはや超伝導ではないと言われる。

超伝導材料の臨界温度は、材料が超伝導の特性を示し始める温度である。超伝導材料は、電流の流れに対して非常に低いまたはゼロの抵抗率を示す。臨界磁場は、所与の温度に対する最も高い磁場であり、この磁場より下では、材料は、超伝導のままである。

超伝導体は、一般に、２つの種類のいずれかに分類される。第Ｉ種超伝導体は、臨界磁場で単一の転移を示す。第Ｉ種超伝導体は、臨界磁場に達すると、非超伝導状態から超伝導状態に転移する。第ＩＩ種超伝導体は、２つの臨界磁場および２つの転移を含む。下部臨界磁場以下では、第ＩＩ種超伝導体は、超伝導状態を示す。上部臨界磁場よりも上では、第ＩＩ種超伝導体は、超伝導の特性を示さない。上部臨界磁場と下部臨界磁場との間では、第ＩＩ種超伝導体は、混合状態を示す。混合状態では、第ＩＩ種超伝導体は、不完全なマイスナー効果を示し、すなわち、量子化されたパケットの外部磁場が特定の位置で超伝導体材料に侵入する。

マイスナー効果は、超伝導体材料の表面での永久電流の生成に起因する。永久電流は、外部電源を必要としない持続的な電流である。永久電流は、超伝導体材料のバルク全体にわたって外部磁場を打ち消すための対抗磁場を生成する。超伝導状態では、ゼロ抵抗特性のために、永久電流は、時間とともに減衰しない。

量子ビットによって処理される情報は、マイクロ波周波数の範囲のマイクロ波信号／光子の形態で搬送され、または送信される。マイクロ波信号は、この信号に符号化された量子情報を解読するために、捕捉、処理、および分析される。読み出し回路は、量子ビットの量子状態を捕捉、読み出し、測定するために、量子ビットと結合された回路である。読み出し回路の出力は、ｑプロセッサが計算を実行するために使用可能な情報である。

超伝導量子ビットは、｜０＞と｜１＞の２つの計算状態を有する。これらの２つの状態は、原子の２つのエネルギー状態、例えば、超伝導人工原子（超伝導量子ビット）の基底状態（｜ｇ＞）と第１励起状態（｜ｅ＞）であってもよい。他の例には、核スピンまたは電子スピンのスピンアップとスピンダウン、結晶欠陥の２つの位置、および量子ドットの２つの状態が含まれる。この系は、量子の性質のものであるため、２つの計算状態の任意の（正規化された）線形結合が許可され、有効である。

量子ビットを使用した量子コンピューティングが信頼性の高いものであるためには、量子回路、例えば、量子ビット自体、量子ビットに関連付けられた読み出し回路、および量子プロセッサの他の部分は、エネルギーの注入または消費などによって量子ビットのエネルギー状態をいかなる有意なやり方によっても変更してはならず、あるいは量子ビットの｜０＞状態と｜１＞状態との間の相対的な位相に影響を与えてはならない。量子情報を用いて動作する任意の回路に対するこの動作上の制約は、そのような回路で使用される半導体および超伝導構造を製造する際に特別な考慮を必要とする。

現在利用可能な量子回路は、極低温、例えば１０Ｋ未満で超伝導になる材料を使用して形成されている。量子回路に接続する外部回路は、通常、室温（約２７０～３００Ｋ）以上で動作する。したがって、外部回路とｑ回路との間の接続、例えば、ｑ回路への入力線またはｑ回路からの出力線、あるいはその両方は、外部回路の環境から熱的に絶縁されていなければならない。

この断熱性を提供するために、ｑ回路に接続する線は、一連の１つまたは複数の希釈冷凍機段（本明細書では、簡潔に「段」と呼ばれる）を通過する。希釈冷凍機は、構成要素が希釈冷凍機に導入される温度と比較して構成要素の温度を低下させるか、構成要素を指定された低温に維持するか、またはその両方を行う熱交換装置である。例えば、希釈冷凍機段は、ｑ回路への入力線の温度を低下させることができ、一連の希釈冷凍機段においてこの線の下流にある別の希釈冷凍機段がｑ回路を収容することができる。

段を通過する線上の信号には、ノイズが含まれている可能性がある。このノイズは、マイクロ波周波数スペクトル内にある可能性がある。本明細書に記載される理由により、線および信号がｑ回路を使用する量子コンピューティングに関連する場合、マイクロ波周波数ノイズは、望ましくない。

フリップ・チップ・アセンブリは、電子デバイスのパッド上に堆積させた金属はんだバンプによって、電子デバイスを外部回路と相互接続する方法である。電子デバイスのパッドは、外部回路の対応するパッドと位置合わせされる。

本発明は、量子デバイス・アセンブリのために現在利用可能な方法に伴う特定の不利な点を認識する。例えば、現在利用可能な方法では、はんだペーストをコンタクト・パッド上に堆積させ、次いで回路アセンブリ全体を加熱して、はんだペーストの溶融状態を作り出す。回路アセンブリの加熱は、ジョセフソン接合に損傷を与え、回路の性能を劣化させる可能性がある。例として、現在利用可能な方法では、金属堆積物は酸化する傾向があり、接続の機械的および電気的特性に影響を及ぼす。金属堆積物の脱酸化は、量子ビットに損傷を与える可能性がある。例えば、表面酸化物を除去するための化学物質および方法は、ジョセフソン接合を損傷し、完全に破壊さえする可能性がある。さらに、現在利用可能な方法は、製造プロセス中の基板の反りに起因して、良好な電気的接続を効果的に作り出さない。

本発明は、電気的接続を形成するために使用されるはんだが、量子デバイスのアセンブリおよび冷却中に変形する可能性があることを認識する。塑性変形は、加えられた力の下での材料の形状の非可逆的変化である。クリープと呼ばれる塑性変形は、アセンブリ中にはんだが応力にさらされる時間および温度に依存する。本発明は、はんだ材料の温度と変形量との間に直接的な関係が存在することを認識する。すなわち、はんだ材料の温度が高いほど、加えられた応力下で、はんだがより多く変形する。

本発明はさらに、量子デバイスのアセンブリ中のはんだの変形が所望の電気的接続に影響を及ぼすこと、はんだクリープがフリップチップ上のパッド間のギャップ高さを変化させること、はんだクリープがインタポーザ上の量子ビットと接地と信号との間の距離を変化させること、および量子ビット・チップ、インタポーザ、有機パッケージなどの任意の基板上の信号と、接地と、量子ビットとの間のはんだクリープに起因して性能劣化が生じることを認識する。ギャップの高さは、所望の静電容量を生成するように設計されている。はんだクリープに起因するギャップ高さの変動は、静電容量値および電気的接続の性能に影響を及ぼす。

本発明の一実施形態は、量子コンピューティング・デバイスを提供する。本デバイスは、基板上に形成された第１の突起のセットと、量子ビット・チップ上に形成された第２の突起のセットと、インタポーザ上に形成されたバンプのセットであって、バンプが室温領域で閾値を超える延性を有する材料から形成されているバンプのセットと、を含み、バンプのセットの第１のサブセットが、第１の突起のセットに冷間溶接するように構成され、バンプのセットの第２のサブセットが、第２の突起のセットに冷間溶接するように構成されている。

第１の突起のセットは、金および白金を含む群から選択された少なくとも１つの部材であってもよい。第２の突起のセットは、金および白金を含む群から選択された少なくとも１つの部材であってもよい。

バンプのセットは、インジウム、スズ、鉛、およびビスマスを含む群から選択された少なくとも１つの部材であってもよい。第１の突起のセットは、円錐形を有していてもよい。第２の突起のセットは、角錐形を有していてもよい。

バンプのセットは、極低温領域で超伝導を示す材料を含むことができる。複数の第１の突起のセットは、バンプのセットの１つに冷間溶接するように構成されてもよい。

本発明の一実施形態では、方法は、基板上に第１の突起のセットを形成することと、量子ビット・チップ上に第２の突起のセットを形成することと、インタポーザ上に形成されたバンプのセットを形成することであって、バンプのセットが室温領域で閾値を超える延性を有する材料から形成されているバンプのセットを形成することと、バンプのセットのサブセットを第１の突起のセットに冷間溶接し、バンプのセットの第２のサブセットを第２の突起のセットに冷間溶接することと、を含む。

次に、本発明の実施形態を、例としてのみ、添付の図面を参照して説明する。

データ処理システムのネットワークのブロック図である。 本発明の実施形態のブロック図である。 本発明の実施形態のブロック図である。 例示的な実施形態による例示的な構成のブロック図である。 本発明の実施形態のブロック図である。 本発明の実施形態のブロック図である。 本発明の実施形態のブロック図である。 本発明の実施形態のブロック図である。 本発明の実施形態によるプロセスの流れ図である。

本明細書に記載される本発明の実施形態は、一般に、量子デバイスのアセンブリにおける上述の必要性に対処し、これを解決する。

周波数に関して生じるものとして本明細書に記載される動作は、その周波数の信号に関して生じるものとして解釈されるべきである。「信号」へのすべての言及は、使用される場合に明確に区別されない限り、マイクロ波信号への言及である。

本発明の一実施形態は、量子コンピューティング・デバイスの構成を提供する。本発明の別の実施形態は、ソフトウェア・アプリケーションとして実装することができるような、デバイスのための製造方法を提供する。製造方法を実装するアプリケーションは、リソグラフィ・システムまたは回路アセンブリ・システムなどの既存の製造システムと連携して動作するように構成することができる。

説明を明確にするために、またそれに対するいかなる限定も意味することなく、本発明の実施形態は、いくつかの例示的な構成を使用して説明される。本開示から、当業者は、記載された目的を達成するための記載された構成の多くの変更形態、適応形態、および修正形態を想到することができ、それらは、本発明の範囲内で企図される。

さらに、図では、例示的なデバイス構成要素の簡略図が使用されている。実際の製造または回路において、本明細書に図示または記載されていない追加の構造もしくは構成要素、あるいは図示されているものとは異なるが本明細書に記載されているものと同様の機能のための構造もしくは構成要素が、本発明の範囲を逸脱することなく存在してもよい。

さらに、本発明の実施形態は、特定の実際のまたは仮想の構成要素に関して単に例として説明される。記載されたステップは、記載された機能を提供するために目的化または再利用することができる様々な構成要素を使用して回路を製造するために適合させることができ、そのような適合は、本発明の範囲内で企図される。

本発明の実施形態は、特定の種類の材料、電気的特性、ステップ、数量、周波数、回路、構成要素、および用途に関して単に例として説明される。これらおよび他の類似のアーチファクトのいかなる特定の明示も、本発明を限定することを意図したものではない。これらおよび他の類似のアーチファクトのいかなる適切な明示も、本発明の範囲内で選択することができる。

本開示の例は、説明を明確にするためにのみ使用され、本発明を限定するものではない。本明細書に列挙されるいかなる利点も、単なる例であり、本発明を限定することを意図したものではない。追加のまたは異なる利点が実現されてもよい。さらに、本発明の実施形態は、上で列挙された利点のいくつか、またはすべてを有してもよく、あるいはいずれも有さなくてもよい。

図１は、本発明の実施形態を実施することができるデータ処理環境１００の図である。図１は、単なる例であり、本発明の異なる実施形態が実施され得る環境に関するいかなる限定も主張または暗示することを意図するものではない。特定の実施態様は、以下の説明に基づいて、図示された環境に対して多くの修正を行うことができる。

データ処理環境１００は、例示的な実施形態を実施することができるコンピュータのネットワークである。データ処理環境１００は、ネットワーク１０２を含む。ネットワーク１０２は、データ処理環境１００内で互いに接続された様々なデバイスとコンピュータとの間の通信リンクを提供するために使用される媒体である。ネットワーク１０２は、有線、無線通信リンク、または光ファイバケーブルなどの接続を含むことができる。

クライアントまたはサーバは、ネットワーク１０２に接続された特定のデータ処理システムの例示的な役割にすぎず、これらのデータ処理システムの他の構成または役割を除外することを意図するものではない。サーバ１０４およびサーバ１０６は、ストレージ・ユニット１０８とともにネットワーク１０２に結合している。ソフトウェア・アプリケーションは、データ処理環境１００内の任意のコンピュータ上で実行することができる。クライアント１１０、１１２、および１１４も、ネットワーク１０２に結合されている。サーバ１０４もしくは１０６、またはクライアント１１０、１１２、もしくは１１４などのデータ処理システムは、データを含むことができ、そのデータに対して実行されるソフトウェア・アプリケーションまたはソフトウェアツールを有することができる。

デバイス１３２は、モバイル・コンピューティング・デバイスの一例である。例えば、デバイス１３２は、スマートフォン、タブレット・コンピュータ、ラップトップ・コンピュータ、据置型または携帯型のクライアント１１０、ウェアラブル・コンピューティング・デバイス、または任意の他の適切なデバイスの形態をとることができる。図１で別のデータ処理システムにおいて実行されるものとして説明されている任意のソフトウェア・アプリケーションは、同様のやり方でデバイス１３２において実行されるように構成することができる。図１の別のデータ処理システムにおいて記憶もしくは生成された任意のデータまたは情報は、同様のやり方でデバイス１３２において記憶もしくは生成されるように構成することができる。

アプリケーション１０５は、本明細書に記載される本発明の実施形態を実施する。製造システム１０７は、量子デバイスを製造するための任意の適切なシステムである。アプリケーション１０５は、本明細書に記載されるやり方で量子デバイスをフリップ・チップ・アセンブリするための命令をシステム１０７に提供する。

図１のハードウェアは、実施態様に応じて変わる場合がある。フラッシュ・メモリ、同等の不揮発性メモリ、または光ディスク・ドライブなどの他の内部ハードウェアまたは周辺デバイスを、図１に示すハードウェアに加えて、またはその代わりに使用することができる。加えて、本発明の実施形態のプロセスは、マルチプロセッサ・データ処理システムに適用することができる。

図２は、例示的な構成２００のブロック図である。アプリケーション１０５は、製造システム１０７と対話して、本明細書に記載されるように構成２００を生成または操作する。

構成２００は、基板２０２を含む。基板２０２は、基板２０２を貫通して配置された凹部２０２Ａを含む。基板２０２は、約７７Ｋ～０．０１Ｋの極低温領域で所定の熱伝導率（閾値を超える）を有する材料を含む。基板２０２は、少なくとも１００の残留抵抗比（ＲＲＲ）、および４ケルビンで熱伝導率の閾値レベルである１Ｗ／（ｃｍ＊Ｋ）よりも大きい熱伝導率を示す材料を使用して形成される。ＲＲＲは、室温と０Ｋでの材料の抵抗率の比である。実際には０Ｋに達することができないため、４Ｋでの近似値が使用される。例えば、基板２０２は、極低温領域での動作のための有機基板またはセラミック基板であってもよい。基板材料のこの例は、限定することを意図したものではない。本開示から、当業者は、基板を形成するのに適した他の多くの材料を想到することができ、これらは、本発明の範囲内で企図される。

本発明の一実施形態は、製造システム１０７に、基板２０２の表面上に突起２０８のセットを作成させる。例えば、本発明の一実施形態は、製造システムに、材料２０６を堆積させ、したがって、突起２０８のセットを形成させることができる。本発明の一実施形態では、製造システム１０７は、材料２０６を堆積させ、突起２０８を形成するためのワイヤボンダを備える。例えば、ワイヤボンダは、ボール・ボンドの最初の半分を形成した後に上方に引っ張り上げて、突起の残りの部分を堆積させることができる。

本発明の一実施形態では、突起２０８は、柱である。本発明の別の実施形態では、突起２０８は、円錐または角錐である。例えば、突起２０８は、略三角形、円筒形、円形、または矩形の断面を有することができる。

本発明の一実施形態では、突起２０８は、室温領域２７０～３００Ｋで所定の延性（閾値を超える）を有する材料２０４を含む。本発明の一実施形態では、突起２０８は、室温領域で、延性の閾値レベルである、少なくとも２０パーセントの破断点伸びを示す材料を使用して形成される。破断点伸びは、引張試験における材料の破断後の増加した長さと初期長さとの比率である。例えば、突起２０８は、金、白金、または金でコーティングされた超伝導材料を使用して形成することができる。一実施形態では、突起２０８は、酸素によって引き起こされる材料の表面の化学的劣化である酸化に耐性のある材料を使用して形成される。基板材料、堆積デバイス、突起形状、および突起材料のこれらの例は、限定することを意図したものではない。本開示から、当業者は、基板および突起を形成するのに適した他の多くの形状、材料、および堆積デバイスを想到することができ、これらは、本発明の範囲内で企図される。

図３は、例示的な構成３００のブロック図である。アプリケーション１０５は、製造システム１０７と対話して、本明細書に記載されるように構成３００を生成または操作する。

構成３００は、基板３０２、インタポーザ３０６、および量子ビット・チップ３１０を含む。基板３０２は、図２の基板２０２の一例である。本発明の一実施形態は、製造システム１０７に、インタポーザ３０６上に材料を堆積させ、したがって、バンプ３０８のセットを形成させる。例えば、本発明の一実施形態は、製造システム１０７に、バンプ３０８のセットをインタポーザ３０６上にはんだ付けさせることができる。別の例として、バンプ３０８のセットは、電気めっき、蒸着、ボールマウント、ペースト印刷、噴射、または射出成形はんだ付け（ＩＭＳ）によって形成することができる。

本発明の一実施形態では、バンプ３０８のセットは、室温領域で所定の延性（閾値を超える）を有する材料を含む。本発明の一実施形態では、バンプ３０８のセットは、室温領域で少なくとも２０パーセントの破断点伸びを示す材料を使用して形成される。例えば、バンプ３０８のセットは、インジウム、スズ、鉛、ビスマス、およびそれらの任意の組合せのうちの少なくとも１つを使用して形成される。

本発明の一実施形態は、製造システムに、量子ビット・チップ３１０をインタポーザ３０６に結合させる。本発明の一実施形態では、製造システム１０７は、量子ビット・チップ３１０のパッドのセットを、インタポーザ３０６上のはんだバンプ３０８のセットのサブセットと冷間溶接する。本発明の一実施形態では、製造システム１０７は、はんだバンプ３０８のセットの第２のサブセットを基板３０２上に形成された突起３０４のセットと冷間溶接する。突起３０４は、図２の突起２０８と同様である。

本発明の一実施形態では、各突起３０４は、対応するはんだバンプ３０８に結合する。例えば、各突起３０４は、対応するはんだバンプ３０８を突き刺すことができる。対応するはんだバンプ３０８を突き刺すことにより、突起３０４の外面と、はんだバンプ３０８の酸化されていない内面との間の接触が可能になる。別の実施形態では、複数の突起３０４が単一のはんだバンプ３０８に結合する。本発明の一実施形態は、製造システムに、はんだバンプ３０８の第２のサブセットを突起３０４のセットと冷間溶接させる。冷間溶接は、溶接される２つの部品の界面で加熱することなく結合が行われる溶接プロセスである。冷間溶接では、液相または溶融相は存在しない。結合後、量子ビット・チップ３１０は、基板の凹部３０２Ａに配置される。堆積方法およびはんだバンプ材料のこれらの例は、限定することを意図したものではない。本開示から、当業者は、バンプのセットを形成するのに適した他の多くの材料および方法を想到することができ、これらは、本発明の範囲内で企図される。

図４は、例示的な構成４００のブロック図である。アプリケーション１０５は、製造システム１０７と対話して、本明細書に記載されるように構成４００を生成または操作する。

構成４００は、量子ビット・チップ４０２を含む。量子ビット・チップ４０２は、極低温領域で所定の熱伝導率（閾値を超える）を有する材料を含む。本発明の一実施形態では、量子ビット・チップ４０２は、少なくとも１００のＲＲＲ、および４ケルビンで熱伝導率の閾値レベルである１Ｗ／（ｃｍ＊Ｋ）よりも大きい熱伝導率を示す材料を使用して形成される。例えば、量子ビット・チップ４０２は、極低温領域での動作のために、サファイア、シリコン、石英、ガリウムヒ素、溶融シリカ、アモルファスシリコン、またはダイヤモンドを使用して形成することができる。

本発明の一実施形態は、突起２０８を形成するために材料２０６を堆積させるのと同じやり方で材料４０６を堆積させる製造システムによって、製造システム１０７に、量子ビット・チップ４０２の表面上に突起４０８のセットを作成させる。突起４０８は、柱であってもよく、三角形、円筒形、または矩形の断面を有してもよい。

本発明の一実施形態では、突起４０８は、突起２０８の材料２０４と同様の材料４０４を含む。突起材料、量子ビット・チップ材料、突起形状、および堆積方法のこれらの例は、限定することを意図したものではない。本開示から、当業者は、基板、量子ビット・チップ、および突起を形成するのに適した他の多くの材料および方法を想到することができ、これらは、本発明の範囲内で企図される。

図５は、例示的な構成５００のブロック図である。アプリケーション１０５は、製造システム１０７と対話して、本明細書に記載されるように構成５００を生成または操作する。

構成５００は、基板５０２、インタポーザ５０６、および量子ビット・チップ５１０を含む。基板５０２は、図２の基板２０２の一例である。本発明の一実施形態は、製造システム１０７に、インタポーザ５０６上に材料を堆積させ、したがって、インタポーザ３０６上でのバンプ３０８の形成と同様のやり方で、バンプ５０８のセットを形成させる。

本発明の一実施形態では、バンプ５０８のセットは、バンプ３０８の材料と同様の材料を含む。

本発明の一実施形態は、製造システム１０７に、量子ビット・チップ５１０をインタポーザ５０６に結合させる。本発明の一実施形態では、製造システム１０７は、量子ビット・チップ５１０の突起５１２のセットを、インタポーザ５０６上のはんだバンプ５０８のセットのサブセットと冷間溶接する。本発明の一実施形態では、各突起５１２は、対応するはんだバンプ５０８に結合する。例えば、各突起５１２は、対応するはんだバンプ５０８を突き刺すことができる。一実施形態は、製造システムに、はんだバンプ５０８の第１のサブセットを突起５１２のセットと冷間溶接させる。冷間溶接は、溶接される２つの部品の界面が室温領域にある溶接プロセスである。冷間溶接では、界面は、固体状態である。

本発明の一実施形態は、製造システム１０７に、インタポーザ５０６を基板５０２に結合させる。本発明の一実施形態では、製造システム１０７は、はんだバンプ５０８のセットの第２のサブセットを基板５０２上に形成された突起５０４のセットと冷間溶接する。本発明の一実施形態では、各突起５０４は、対応するはんだバンプ５０８に結合する。例えば、各突起５０４は、対応するはんだバンプ５０８を突き刺すことができる。本発明の一実施形態は、製造システム１０７に、はんだバンプ５０８の第２のサブセットを突起５０４のセットと冷間溶接させる。突起５０４は、図２の突起２０８と同様である。基板５０２とインタポーザ５０６とを結合した後、量子ビット・チップ５１０は、基板の凹部５０２Ａに配置される。堆積方法およびはんだバンプ材料のこれらの例は、限定することを意図したものではない。本開示から、当業者は、バンプのセットを形成するのに適した他の多くの材料および堆積方法を想到することができ、これらは、本発明の範囲内で企図される。

図６は、例示的な構成６００のブロック図である。アプリケーション１０５は、製造システム１０７と対話して、本明細書に記載されるように構成６００を生成または操作する。

構成６００は、基板６０２、および量子ビット・チップ６０４を含む。基板６０２は、図２の基板２０２の一例である。量子ビット・チップ６０４は、図４の量子ビット・チップ４０２の一例である。本発明の一実施形態は、製造システム１０７に、基板６０２上に材料を堆積させ、したがって、バンプ６０６のセットを形成させる。例えば、本発明の一実施形態は、製造システム１０７に、バンプ６０６のセットを基板６０２上にはんだ付けさせることができる。別の例として、バンプ６０６のセットは、電気めっき、蒸着、ボールマウント、ペースト印刷、噴射、または射出成形はんだ付け（ＩＭＳ）によって形成することができる。

本発明の一実施形態では、バンプ６０６のセットは、室温領域で所定の延性（閾値を超える）を有する材料を含む。本発明の一実施形態では、バンプ６０６のセットは、室温領域で少なくとも２０パーセントの破断点伸びを示す材料を使用して形成される。例えば、バンプ６０６のセットは、インジウム、スズ、鉛、ビスマス、およびそれらの任意の組合せのうちの少なくとも１つを使用して形成される。

本発明の一実施形態は、製造システム１０７に、量子ビット・チップ６０４を基板６０２に結合させる。本発明の一実施形態では、製造システム１０７は、量子ビット・チップ６０４の突起６０８のセットを、基板６０２上のはんだバンプ６０６のセットと冷間溶接する。本発明の一実施形態では、各突起６０８は、対応するはんだバンプ６０６に結合する。例えば、各突起６０８は、対応するはんだバンプ６０６を突き刺すことができる。本発明の一実施形態は、製造システム１０７に、はんだバンプ６０６のセットを突起６０８のセットと冷間溶接させる。堆積方法およびはんだバンプ材料のこれらの例は、限定することを意図したものではない。本開示から、当業者は、バンプのセットを形成するのに適した他の多くの材料および堆積方法を想到することができ、これらは、本発明の範囲内で企図される。

図７は、例示的な構成７００のブロック図である。構成７００は、図４、図５、および図６のそれぞれにおける、突起３０４とバンプ３０８との間、突起５０４とバンプ５０８との間、突起５１２とバンプ５０８との間、またはバンプ６０６と突起６０８との冷間溶接接続の一例である。構成７００は、第１の基板７０２、第１のパッド７０４、突起７０６、バンプ７０８、第２のパッド７１０、および第２の基板７１２を含む。

基板７０２は、基板２０２と同じ材料から形成することができる。

基板７１２は、極低温領域で所定の熱伝導率（閾値を超える）を有する材料を含む。本発明の一実施形態では、基板７１２は、量子ビット・チップ４０２の材料と同様の材料を使用して形成される。

本発明の一実施形態では、第１のパッド７０４および第２のパッド７１０は、極低温領域での動作のために、チタン、パラジウム、金、銀、銅、または白金のうちの少なくとも１つを使用して形成される。本発明の一実施形態では、第１のパッド７０４および第２のパッド７１０を、スパッタリング、蒸着、またはめっき法を使用することによって、アンダー・バンプ冶金（ＵＢＭ）として堆積させる。

突起７０６は、図２の突起２０８の一例である。バンプ７０８は、図４のバンプ４０８の一例である。本発明の一実施形態は、製造システム１０７に、第１の基板７０２を第２の基板７１２に結合させる。本発明の一実施形態では、製造システム１０７は、第１の基板７０２の突起７０６を第２の基板７１２上のはんだバンプ７０８と冷間溶接する。例えば、突起７０６は、対応するはんだバンプ７０８を突き刺すことができる。本発明の一実施形態は、製造システム１０７に、はんだバンプ７０８を突起７０６と冷間溶接させる。

本発明の一実施形態では、バンプ７０８は、バンプ３０８を形成するために使用される材料と同様の材料を使用して形成される。

本発明の一実施形態では、バンプ７０８は、極低温領域で超伝導を示す材料を使用して形成される。本発明の一実施形態では、バンプ７０８は、第１のパッド７０４および第２のパッド７１０に接触する。本発明の一実施形態では、バンプ７０８は、極低温領域で、第１のパッド７０４と第２のパッド７１０との間に超伝導経路を提供する。基板材料、バンプ材料、堆積方法、およびパッド材料のこれらの例は、限定することを意図したものではない。本開示から、当業者は、デバイスの構成要素を形成するのに適した他の多くの材料および堆積方法を想到することができ、これらは、本発明の範囲内で企図される。

図８は、例示的な構成のブロック図である。構成８００は、図４、図５、および図６のそれぞれにおける、突起３０４とバンプ３０８との間、突起５０４とバンプ５０８との間、突起５１２とバンプ５０８との間、またはバンプ６０６と突起６０８との間の冷間溶接接続の一例である。構成８００は、第１の基板８０２、第１のパッド８０４、突起８０６、バンプ８０８、第２のパッド８１０、および第２の基板８１２を含む。

基板８０２は、基板７０２と同様である。

基板８１２は、基板７１２と同様である。

本発明の一実施形態では、第１のパッド８０４および第２のパッド８１０は、パッド７０４および７１０と同様である。これらの例は、限定することを意図したものではない。本開示から、当業者は、第１の層を形成するのに適した他の多くの材料を想到することができ、これらは、本発明の範囲内で企図される。

突起８０６は、図２の突起２０８の一例である。バンプ８０８は、図３のバンプ３０８の一例である。本発明の一実施形態は、製造システムに、第１の基板８０２を第２の基板８１２に結合させる。本発明の一実施形態では、製造システム１０７は、第１の基板８０２の突起８０６を第２の基板８１２上のはんだバンプ８０８と冷間溶接する。例えば、突起８０６は、対応するはんだバンプ８０８を突き刺すことができる。本発明の一実施形態は、製造システムに、はんだバンプ８０８を突起８０６と冷間溶接させる。

本発明の一実施形態では、バンプ８０８は、バンプ３０８と同様である。

本発明の一実施形態では、電気的接続の静電容量は、パッド８０４とパッド８１０との間の距離によって決定される。例えば、静電容量は、パッド８０４とパッド８１０との間の距離またはギャップ高さに反比例する。本発明の一実施形態では、突起８０６は、電気的接続の所望の静電容量に対応する高さを有する。本発明の一実施形態では、ギャップ高さは、突起８０６の高さおよび冷間溶接中の圧縮力の関数である。例えば、ギャップ高さは、冷間溶接中の圧縮力の量と反比例の関係を有することができる。別の例として、ギャップ高さは、突起８０６の高さと直接的な関係を有することができる。基板材料、バンプ材料、堆積方法、およびパッド材料のこれらの例は、限定することを意図したものではない。本開示から、当業者は、デバイスの構成要素を形成するのに適した他の多くの材料および堆積方法を想到することができ、これらは、本発明の範囲内で企図される。本発明の一実施形態では、対応する突起の高さは、表面上に形成された突起のセット間で異なる。例えば、突起の高さは、基板の反りに適応するために異なる場合がある。

図９に関して、この図は、量子デバイス・アセンブリ・プロセスの流れ図を示す。プロセス９００は、図２～図８に関して説明したように、電気的接続を冷間溶接するために、アプリケーション１０５において実施することができる。

アプリケーションは、製造システムに、量子ビット・チップ上にスタッド・バンプ（突起）の第１のセットを堆積させ（ブロック９０２）、基板上にスタッド・バンプ（突起）の第２のセットを堆積させ（ブロック９０４）、インタポーザ上にはんだバンプのセットなどのバンプのセットを堆積させる（ブロック９０６）。アプリケーションは、製造システムに、量子ビット・チップ上のスタッド・バンプとインタポーザ上のはんだバンプとの間の電気的接続を冷間溶接させるなど、量子ビット・チップとインタポーザとの間の電気的接続を形成させる（ブロック９０８）。アプリケーションは、製造システムに、基板上のスタッド・バンプとインタポーザ上のはんだバンプとの間の電気的接続を冷間溶接させるなど、インタポーザと基板との間の電気的接続を形成させる（ブロック９１０）。アプリケーションは、製造システムに、量子ビット・チップ上のスタッド・バンプと基板上のはんだバンプとの間の電気的接続を冷間溶接させるなど、量子ビット・チップと基板との間の電気的接続を形成させる（ブロック９１２）。その後、アプリケーションは、プロセス９００を終了する。プロセス・ステップのこれらの例およびプロセス・ステップの順序は、限定することを意図したものではない。本開示から、当業者は、量子デバイス・アセンブリに適した多くの他のステップおよびプロセス・ステップの順序を想到することができ、これらは、本発明の範囲内で企図される。

本発明の様々な実施形態は、関連する図面を参照して本明細書に記載されている。本発明の範囲から逸脱することなく代替の実施形態を考案することができる。以下の説明および図面において、要素間に様々な接続および位置関係（例えば、上、下、隣接など）が規定されているが、当業者は、本明細書に記載された位置関係の多くは、向きが変わっても記載されている機能が維持されている場合は、向きに依存しないことを認識するであろう。これらの接続または位置関係あるいはその両方は、特に明記されていない限り、直接的または間接的であってもよく、本発明は、この点に関して限定的であることは意図していない。したがって、エンティティの結合は、直接的または間接的な結合のいずれかを指すことができ、エンティティ間の位置関係は、直接的または間接的な位置関係であってもよい。間接的な位置関係の例として、層「Ｂ」の上に層「Ａ」を形成することに対する本明細書における言及は、層「Ａ」および層「Ｂ」の関連する特徴および機能性が中間層によって実質的に変化しない限り、１つまたは複数の中間層（例えば層「Ｃ」）が層「Ａ」と層「Ｂ」との間にある状況を含む。

以下の定義および略語は、特許請求の範囲および本明細書の解釈に使用されるべきである。明細書で使用されるとき、用語「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「含有する」、または「含有している」、あるいはそれらの任意の他の変形形態は、非排他的な包含を含むことを意図している。例えば、要素の列挙を含む組成物、混合物、プロセス、方法、物品、または装置は、必ずしもそれらの要素だけに限定されず、そのような組成物、混合物、プロセス、方法、物品、または装置に明示的に列挙されていない、あるいは固有の他の要素を含むことができる。

さらに、用語「例示的」は、本明細書では、「例、実例、または例示として役立つ」ことを意味するために使用される。「例示的」として本明細書に記載された任意の実施形態または設計は、他の実施形態または設計よりも好ましいもしくは有利であると必ずしも解釈されるべきではない。用語「少なくとも１つ」および「１つまたは複数」は、１以上の任意の整数、すなわち１、２、３、４などを含むと理解される。用語「複数」は、２以上の任意の整数、すなわち２、３、４、５などを含むと理解される。用語「接続」は、間接的な「接続」および直接の「接続」を含むことができる。

「一実施形態」、「実施形態」、「例示的実施形態」などへの本明細書における言及は、記載された実施形態が特定の特徴、構造、または特性を含むことを示すが、すべての実施形態が特定の特徴、構造、または特性を含んでも、含まなくてもよい。さらに、そのような言い回しは、必ずしも同じ実施形態に言及しているわけではない。さらに、特定の特徴、構造、または特性がある実施形態に関連して記載されている場合、明示的に記載されているかどうかにかかわらず、他の実施形態に関連するそのような特徴、構造、または特性に影響を与えることは、当業者の知識の範囲内であると思われる。

用語「約」、「実質的に」、「およそ」、およびそれらの変形は、出願を申請する時点で利用可能な機器に基づいた特定の量の測定値に関連付けられた誤差の程度を含むことを意図している。例えば、「約」は、所与の値の±８％、または５％、または２％の範囲を含むことができる。

本発明の様々な実施形態の説明は、例示の目的で提示されているが、網羅的であること、または開示された実施形態に限定されることを意図するものでもない。記載された実施形態の範囲から逸脱することなく、多くの修正形態および変形形態が当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、市場で見出される技術に対する実際の応用または技術的改良を最も良く説明するか、または当業者が本明細書に記載された実施形態を理解することができるように選択された。

Claims (20)

1. 基板上に形成された第１の突起のセットと、
   量子ビット・チップ上に形成された第２の突起のセットと、
   インタポーザ上に形成されたバンプのセットであって、前記バンプのセットが室温領域で閾値を超える延性を有する材料から形成されており、前記バンプのセットの第１のサブセットが、前記第１の突起のセットに冷間溶接するように構成され、前記バンプのセットの第２のサブセットが、前記第２の突起のセットに冷間溶接するように構成されている、前記バンプのセットと、
   を含む、量子デバイス。
2. 前記第１の突起のセットが、金および白金を含む群から選択された少なくとも１つの部材である、請求項１に記載の量子デバイス。
3. 前記第２の突起のセットが、金および白金を含む群から選択された少なくとも１つの部材である、請求項１に記載の量子デバイス。
4. 前記バンプのセットが、インジウム、スズ、鉛、およびビスマスを含む群から選択された少なくとも１つの部材である、請求項１に記載の量子デバイス。
5. 前記第１の突起のセットが円錐形を有する、請求項１に記載の量子デバイス。
6. 前記第２の突起のセットが角錐形を有する、請求項１に記載の量子デバイス。
7. 前記バンプのセットが、極低温領域で超伝導を示す材料を含む、請求項１に記載の量子デバイス。
8. 複数の前記第１の突起のセットが、前記バンプのセットのうちの１つに冷間溶接するように構成されている、請求項１に記載の量子デバイス。
9. 前記第１の突起のセットが、金でコーティングされた超伝導材料を含む、請求項１に記載の量子デバイス。
10. 前記第２の突起のセットが、金でコーティングされた超伝導材料を含む、請求項１に記載の量子デバイス。
11. 基板上に第１の突起のセットを形成することと、
    量子ビット・チップ上に第２の突起のセットを形成することと、
    インタポーザ上に形成されたバンプのセットを形成することであって、前記バンプのセットが室温領域で閾値を超える延性を有する材料から形成されている、前記バンプのセットを形成することと、
    前記バンプのセットのサブセットを前記第１の突起のセットに冷間溶接し、前記バンプのセットの第２のサブセットを前記第２の突起のセットに冷間溶接することと、
    を含む、方法。
12. 前記第１の突起のセットが、金および白金を含む群から選択された少なくとも１つの部材である、請求項９に記載の方法。
13. 前記第２の突起のセットが、金および白金を含む群から選択された少なくとも１つの部材である、請求項９に記載の方法。
14. 前記バンプのセットが、インジウム、スズ、鉛、およびビスマスを含む群から選択された少なくとも１つの部材である、請求項９に記載の方法。
15. 前記第１の突起のセットが円錐形を有する、請求項９に記載の方法。
16. 前記第２の突起のセットが角錐形を有する、請求項９に記載の方法。
17. 前記バンプのセットが、極低温領域で超伝導を示す材料を含む、請求項９に記載の方法。
18. 複数の前記第１の突起のセットが、前記バンプのセットのうちの１つに冷間溶接するように構成されている、請求項９に記載の方法。
19. 前記第１の突起のセットが、金でコーティングされた超伝導材料を含む、請求項９に記載の方法。
20. 請求項１１ないし１９のいずれかに記載の方法の動作を実行する回路製造システム。

Images