JP2022516672A - フラッシュ防止回路アセンブリ及び画像センサ - Google Patents

Abstract

本発明は、フラッシュ防止回路アセンブリ及び画像センサを開示する。フラッシュ防止回路アセンブリは複数のフラッシュ検出ユニットを含み、フラッシュ検出ユニットは、照射された光信号をリアルタイムで監視して、対応する電気信号を出力することに適している第１の光検知モジュールと、第１の入力端子が第１の光検知モジュールに結合され、第１の出力端子が第１のインターフェースロジックモジュールに結合され、該電気信号が設定された閾値を上回る場合、第１のトリガー生成信号を生成して第１のインターフェースロジックモジュールに送ることに適している第１のトリガー生成モジュールと、第１の入力端子が到第１のトリガー生成モジュールに結合され、第２の入力端子がフラッシュ検出リフレッシュ信号線を介してフラッシュ検出制御ユニットに結合され、第１の出力端子がフラッシュ検出トリガー信号線を介してフラッシュ検出制御ユニットに結合され、第１のトリガー生成信号を受信するとトリガー状態信号を出力することに適している第１のインターフェースロジックモジュールとを含む。

Description

関連出願の相互参照

本願は２０１９年１月９日に中国に提出された中国特許出願番号Ｎｏ． ２０１９１００２０９５２．２の優先権を主張しており、その全内容は引用によりここに組み込まれている。

本発明は画像収集の技術分野に関し、特に、フラッシュ防止回路アセンブリを備える動き検出用の画像センサに関する。

動き検出、特に高速動き検出は、自動化制御、工業用監視、科学研究や軍事産業など、多くの分野において重要で広範に利用されている。現在のビジョン処理システムでは、動き検出は、主に、バックエンド処理チップ上で運行する関連アルゴリズムによってフロントエンド画像センサが出力した原画像データを分析して演算することにより実現される。

アクティブ画素センサが動き検出において出力する画像フレームに大量の冗長情報（これらの冗長情報は、通常、視界内の静的背景情報又は変化が緩やかな背景情報である）が含まれており、これらの冗長情報の伝送が多くの出力帯域幅を占め、且つこれらに対する分析演算もバックエンド処理システムの記憶や計算能力に対して高い要件を求める。このため、高速動き検出の場合、アクティブ画素センサを使用すると、高速カメラのコストが増加する。

近年、視野内の動的情報だけを感知する動的ビジョン画像センサは、動き検出分野で優れた優位性を示すことから重視化されている。動的ビジョン画像センサは、画像フレームの概念を省略し、視野のうち光強度変化を引き起こす動的成分だけに注目し、無用な背景情報を自動的にフィルタリングする。具体的には、センサの各々の画素ユニットは、外界の光強度の大きさを受動的に感知する代わりに、光強度変化を能動的且つリアルタイムで監視して、光強度変化が一定の条件を満たすと自体の位置情報を出力する。このような作動方式によれば、無用な背景情報がセンサのレベルで自動的にフィルタリングされ、動的ビジョン画像センサが有用な画素ユニットのデータフロー情報を出力するようになり、それにより、出力帯域幅を節約する。このように、バックエンドの画像処理システムは、視野内の有用な動的情報を直接取得して処理することができ、その記憶や計算能力に対する要件を大幅に低減させ、優れたリアルタイム性を可能とする。

一方、視野内に存在するフラッシュ現象も画素ユニットの対応する領域の光強度変化を引き起こし、動的ビジョン画像センサにデータを出力させることもある。このようなフラッシュは物体の動きと全く無関係であり、視野のうちある位置の一瞬又は周期的な光強度変化に過ぎない。

例えば、視界内にグローバルフラッシュ現象が発生すると、光強度変化が全ての画素ユニットにより検出され、センサにより出力され、例えば自動車がトンネルから出入りする一瞬や室内の照明灯具が急に点灯又は消灯する一瞬などがこのような場面に該当する。このような場合、センサは全ての画素ユニットの情報を出力するが、これらの情報は全て無用なものであるのに、多くの出力帯域幅を占めてしまう。より深刻なことは、これらの無用な出力が全て出力されるまでに、センサが視界内の後続の動き情報に応答できず、その結果、動的ビジョン画像センサの優位性が失われる。

上記の難問に鑑み、グローバルフラッシュ現象による従来の動的ビジョン画像センサへの影響を解決するために、改良技術案が期待される。

本発明は、上記した少なくとも１つの問題を解決又は少なくとも緩和することを図るために、フラッシュ防止回路アセンブリ及び画像センサを提供する。

本発明の一態様によれば、照射された光信号をリアルタイムで監視して、対応する電気信号を出力することに適している第１の光検知モジュールと、第１の入力端子が第１の光検知モジュールに結合され、第１の出力端子が第１のインターフェースロジックモジュールに結合され、該電気信号が設定された閾値を上回る場合、第１のトリガー生成信号を生成して第１のインターフェースロジックモジュールに送ることに適している第１のトリガー生成モジュールと、第１の入力端子が前記第１のトリガー生成モジュールに結合され、第２の入力端子がフラッシュ検出リフレッシュ信号線を介してフラッシュ検出制御ユニットに結合され、第１の出力端子がフラッシュ検出トリガー信号線を介してフラッシュ検出制御ユニットに結合され、第１のトリガー生成信号を受信するとトリガー状態信号を出力することに適している第１のインターフェースロジックモジュールとを含む、フラッシュ検出ユニットを提供する。

選択的に、本発明に係るフラッシュ検出ユニットにおいて、第１のトリガー生成モジュールの第２の入力端子がフラッシュ検出リフレッシュ信号線を介してフラッシュ検出制御ユニットに結合され、フラッシュ検出制御ユニットからのフラッシュ検出リフレッシュ信号を受信することに適しており、フラッシュ検出リフレッシュ信号を受信すると、第１のトリガー生成信号を生成しない。

選択的に、本発明に係るフラッシュ検出ユニットにおいて、第１のトリガー生成モジュールは、入力端子が第１の光検知モジュールの出力端子に結合され、電気信号を前処理して、処理済みの電気信号を生成することに適している第１の前処理サブモジュールと、入力端子が第１の前処理サブモジュールの出力端子に結合され、処理済みの電気信号の変化が予め設定された条件を満たすか否かを判断することに適している第１の閾値比較サブモジュールとを含む。

選択的に、本発明に係るフラッシュ検出ユニットにおいて、第１のインターフェースロジックモジュールは、現在の作動状態を記憶して特徴付けることに適しており、そのリセット信号がフラッシュ検出制御ユニットによって生成されるフラッシュ検出リフレッシュ信号に由来し、そのセット信号が第１のトリガー生成モジュールによって生成される第１のトリガー生成信号に由来する第１のラッチをさらに含む。

本発明の別の態様によれば、複数の前記したフラッシュ検出ユニットを含み、視界内の光強度変化に応答し、光強度変化が一定の閾値を上回る場合、トリガー状態信号をフラッシュ検出制御ユニットに出力することに適しているフラッシュ検出画素アレイと、フラッシュ検出画素アレイに結合され、トリガー状態に従って信号視界内にグローバルフラッシュが発生したか否かを判断することに適しているとともに、グローバルフラッシュが発生したと決定した場合、フラッシュ検出強制リセット信号をコア回路アセンブリに送信することに適しているフラッシュ検出制御ユニットとを含む、フラッシュ防止回路アセンブリを提供する。

選択的に、本発明に係るフラッシュ防止回路アセンブリにおいて、フラッシュ検出制御ユニットはまた、フラッシュ検出リフレッシュ信号を前記フラッシュ検出画素アレイに周期的に出力することに適している。

選択的に、本発明に係るフラッシュ防止回路アセンブリにおいて、フラッシュ検出制御ユニットは、フラッシュ検出リフレッシュ信号線を介してフラッシュ検出画素アレイに結合され、フラッシュ検出リフレッシュ信号をフラッシュ検出画素アレイに出力することに適しているリフレッシュサブユニットと、フラッシュ検出トリガー信号線を介してフラッシュ検出画素アレイに結合され、フラッシュ検出画素アレイからのトリガー状態信号を受信することに適しているとともに、フラッシュ検出強制リセット信号線を介してコア回路アセンブリに結合され、グローバルフラッシュが発生したと決定した場合、フラッシュ検出強制リセット信号をコア回路アセンブリに出力することに適している判定サブユニットとを含む。

本発明のさらなる態様によれば、
複数の主画素ユニットを含み、視界内の光強度変化が閾値に達すると、対応する主画素ユニットをトリガーして、トリガーした主画素ユニットのアドレス情報を出力することに適しているコア回路アセンブリを含み、
前記したフラッシュ防止回路アセンブリはコア回路アセンブリの周辺に配置され、視界内のグローバルフラッシュを検出し、グローバルフラッシュが発生した場合、前記コア回路アセンブリをリセットして、フラッシュに対する前記コア回路アセンブリの応答及び出力をブロックすることに適している画像センサを提供する。

選択的に、本発明に係る画像センサにおいて、フラッシュ防止回路アセンブリは、複数のフラッシュ検出ユニットを含み、フラッシュ検出周期内に視界内の光強度変化を検出し、視界内の光強度変化に従って、視界内にグローバルフラッシュが発生したか否かを判断することに適している。

選択的に、本発明に係る画像センサにおいて、コア回路アセンブリは、複数の主画素ユニットを含み、視界内の光強度変化を監視し、光強度変化が一定の条件を満たす場合、トリガー状態に入る主画素アレイと、トリガー状態である主画素ユニットに応答して、対応するアドレス情報を出力することに適している読み出しユニットと、グローバルリセット信号を各々の主画素ユニットに送信して、各主画素ユニットの作動状態を制御することに適している主画素アレイ制御ユニットとを含む。

選択的に、本発明に係る画像センサにおいて、主画素アレイ制御ユニットはまた、初期化する際に、グローバルリセット信号線を通じて主画素アレイのうちのそれぞれの主画素ユニットにグローバルリセット信号を送信することで、主画素ユニットをオフにすること、フラッシュ防止回路アセンブリからのフラッシュ検出強制リセット信号を受信すると、グローバルリセット信号線を通じて主画素アレイのうちのそれぞれの主画素ユニットにグローバルリセット信号を送信することで、主画素ユニットをオフにすることに適している。

選択的に、本発明に係る画像センサにおいて、読み出しユニットは、主画素アレイからの行要求信号に応答することに適しているとともに、行応答が得られた行アドレス情報を出力することに適している行選択モジュールと、主画素アレイからの列要求信号に応答することに適しているとともに、列応答が得られた列アドレス情報を出力することに適している列選択モジュールと、行アドレス情報及び列アドレス情報の出力を制御することに適している読み出し制御モジュールとを含む。

前記のように、本発明の技術案によれば、コア回路アセンブリの周辺にフラッシュ防止回路アセンブリを増設することにより、画像センサ（例えば動的ビジョンセンサ）の受けるグローバルフラッシュ現象からの影響を大幅に低減させる。具体的には、フラッシュ防止回路アセンブリは、フラッシュ検出画素アレイとフラッシュ検出制御ユニットを含み、フラッシュ検出画素アレイはコア回路アセンブリの主画素ユニットを取り囲む複数のフラッシュ検出ユニットを含む。フラッシュ検出ユニットによって視界内の光強度変化を検出し、光強度変化が閾値を上回ると検出した場合、トリガー状態信号をフラッシュ検出制御ユニットに出力する。本発明の技術案によれば、グローバルフラッシュに起因する画像センサの故障時間を大幅に短縮させ、それにより、グローバルフラッシュ干渉に対する抵抗能力を向上させることができる。

上記及び関連の目的を達成するために、本明細書では、以下の記述及び図面を組み合わせて一部の説明的な態様を記述し、これらの態様は、本明細書で開示された原理を実現し得る様々な形態を示し、そして、全ての態様及びその等価態様は特許する主題の範囲に含まれることを意図している。図面を参照して以下の詳細な記載を読むと、本開示の上記及び他の目的、特徴及び優位性が明らかになる。本開示を通じて、同じ図面の符号は通常、同じ部材又は要素を表す。
本発明のいくつかの実施例に係る画像センサ１００の模式図を示す。 本発明のいくつかの実施例に係る主画素ユニット２００の模式図を示す。 本発明のいくつかの実施例に係るフラッシュ検出ユニット３００の模式図を示す。 本発明のいくつかの実施例に係るフラッシュ検出制御ユニット１２４の模式図を示す。 本発明のいくつかの実施例の判定サブユニット１２４４の模式図を示す。 本発明のいくつかの実施例の判定サブユニット１２４４の模式図を示す。 本発明のいくつかの実施例に係る画像センサ１００の作動原理模式図を示す。 本発明の別のいくつかの実施例の画像センサ１００の適用場面の模式図を示す。 図７Ａの適用場面における各画像センサの故障時間の比較の模式図を示す。

以下、図面を参照して本開示の例示的な実施例をさらに詳細に記述する。なお、図面には本開示の示例性実施例が示されているが、様々な形態で本開示を実現することが可能であり、ここで記載の実施例に制限されない。もしろ、これらの実施例は本開示をより徹底的に理解できるようにし、本開示の範囲を完全に当業者に伝えるために提供されるものである。

前記したとおり、動的ビジョン画像センサ（以下、動的ビジョンセンサと略称）では、視界内の動的情報に対する検出が画素レベルで行われる。センサの各々の画素ユニットが光強度変化をリアルタイムで監視し、該変化が一定の閾値に達すると、該画素ユニットの位置情報を出力する。物体の動きが対応する画素ユニットにより感知された視界内の対応する領域の光強度の変化を引き起こすため、視界内の動き物体が検出され得る。一方、視界内に存在するフラッシュ現象も画素ユニットの光強度変化を引き起こし、このような場合、動的ビジョンセンサによって出力されるデータが物体の動きと全く無関係であり、視界内のある位置の一瞬又は周期的な光強度変化を示すものに過ぎない。本発明の実施例によれば、このような視界内のフラッシュ現象はローカルフラッシュ現象とグローバルフラッシュ現象に分けられる。

ローカルなフラッシュ現象に関しては、例えば視野内に固定の周波数で明滅するＬＥＤ灯があり、動的ビジョンセンサは灯の位置を検出して報告することができ、このような使用は多くの場合、必要でありながら有利である。まず、ローカル動的情報の出力は多くの出力帯域幅を示しておらず、次に、このようなローカルな明滅物体（例えば灯）の検出は一部の適用場面において非常に必要であり、例えば自動車支援運転ン場合信号機の検出である。しかし、グローバルなフラッシュ現象に関しては、動的ビジョンセンサの使用は非常に不利な影響をもたらす。したがって、本発明の実施例では、主に、グローバルフラッシュ現象について、画像センサのグローバルフラッシュ干渉に対する抵抗能力をどのように向上させるかについて検討する。

図１は本発明のいくつかの実施例に係る画像センサ１００の模式図を示す。

該画像センサ１００は、動的ビジョンセンサの既存の構造を基に、フラッシュ防止機能を有する回路を増設することにより、高速動き物体の検出と跟踪の場面に適用できるとともに、グローバルフラッシュ干渉に対する高い抵抗能力を有する。１つの実現形態によれば、該画像センサ１００は、外部の画像収集システムと組み合わせて、出力したデータを外部の画像収集システムに伝達し、次のステップの計算を行わせる。本発明の実施例では、これを制限しない。

図１に示すように、該画像センサ１００は、少なくとも、コア回路アセンブリ１１０とフラッシュ防止回路アセンブリ１２０を含む。これらのうち、コア回路アセンブリ１１０は画像センサ１００のコア機能を担当し、主に複数の主画素ユニットを含み、視界内の光強度変化が閾値に達すると、対応する領域の主画素ユニットがトリガーされ、コア回路アセンブリ１１０はトリガーされた主画素ユニットのアドレス情報を出力する。フラッシュ防止回路アセンブリ１２０はコア回路アセンブリ１１０の周囲に配置され、視界内のグローバルフラッシュ検出及び判定の機能を担当し、また、フラッシュ防止回路アセンブリ１２０は、グローバルフラッシュが発生した場合、コア回路アセンブリ１１０をリセットすることで、グローバルフラッシュに対するコア回路アセンブリ１１０の応答及び出力をブロックする。

本発明の実施形態によれば、コア回路アセンブリ１１０は、視界内の動的情報を検出して出力する。さらに、コア回路アセンブリ１１０は、さらに、主画素アレイ１１２、読み出しユニット１１４、及び主画素アレイ制御ユニット１１６を含む。図１を参照すると、主画素アレイ１１２は、一次元又は二次元の複数の同じ画素収集回路（又は、「主画素ユニット」という）からなり、主画素ユニット２００の構造について図２を参照すればよい。図１には３×３の主画素アレイが示されているが、これに制限されない。各々の主画素ユニット２００は独立しており、視界内の対応する領域の光強度変化をリアルタイムで監視し、光強度変化が一定の条件（例えば、光強度変化が一定の閾値を上回る）を満たすと感知すると、トリガー状態に入る。選択的に、主画素ユニット２００により決定され得る光強度変化の閾値は、特定の閾値に達する光強度変化だけが「動き」として監視されることを確保するように、主画素ユニットに配置されたフィルタ（例えばハイパスフィルタ）によって適用の場合に応じて調整されてもよい。主画素ユニット２００は、トリガー状態に入るときに、外周の読み出しユニット１１４に要求信号を送信し、読み出しユニット１１４によって選定されると、読み出しユニット１１４は該主画素ユニット２００のアドレス情報（行アドレスと列アドレスを含む）を符号化して出力する。主画素アレイ制御ユニット１１６は、グローバルリセット信号線を通じて各々の主画素ユニット２００に結合され、グローバルリセット信号を主画素ユニット２００に送信することで、各主画素ユニット２００の状態を制御する。

本発明の実施形態によれば、コア回路アセンブリ１１０の作動状態は主画素アレイ制御ユニット１１６から送信されたグローバルリセット信号により決まる。初期化する際に、主画素アレイ制御ユニット１１６は、グローバルリセット信号線を通じて主画素アレイ１１２のうちの主画素ユニット２００のそれぞれにグローバルリセット信号を送信して、主画素ユニット２００をオフにし、主画素ユニット２００が視界内の光強度変化に応答しないようにし、主画素アレイ１１２全体を初期化する。また、グローバルリセット信号が有効である期間において、読み出しユニット１１４もリセットされ、コア回路アセンブリ１１０は光強度検出リセット状態に入り、視界内の光強度変化に応答せず、データを出力しない。グローバルリセット信号が取り外されると、画像センサ１００のコア回路アセンブリ１１０は光強度検出イネーブル状態に入り、正常に作動し始める。上記初期化されたリセット操作に加えて、主画素アレイ制御ユニット１１６はフラッシュ防止回路アセンブリ１２０からのフラッシュ検出強制リセット信号を受信し、該信号を受信すると、グローバルリセット信号線を通じて主画素アレイ１１２の主画素ユニット２００のそれぞれにグローバルリセット信号を送信して、主画素ユニット２００をオフにし、主画素ユニット２００が視界内の光強度変化に応答しないようにしてもよい。

本発明の実施形態によれば、コア回路アセンブリ１１０の外周に配置されたフラッシュ防止回路アセンブリ１２０は、主に、グローバルフラッシュに対する画像センサ１００の干渉抵抗能力を向上させるものである。図１を参照すると、フラッシュ防止回路アセンブリ１２０は、さらに、フラッシュ検出画素アレイ１２２とフラッシュ検出制御ユニット１２４を含む。

フラッシュ検出画素アレイ１２２は、一次元又は二次元の複数の同じフラッシュ検出回路（又は「フラッシュ検出ユニット」という）からなり、より具体的には、フラッシュ検出画素アレイ１２２は、少なくとも１つのフラッシュ検出画素行１２２１及び／又は少なくとも１つのフラッシュ検出画素列１２２２に分けることができる。これらのフラッシュ検出ユニット３００からなるフラッシュ検出画素行及びフラッシュ検出画素列は、主画素アレイ１１２の周りに分布している。フラッシュ検出ユニット３００の具体的な構造について図３を参照すればよい。記述を容易にするために、図１には、３つのフラッシュ検出ユニットからなるフラッシュ検出画素行１２２１は、主画素アレイ１１２の上方に分布し、３つのフラッシュ検出ユニットからなるフラッシュ検出画素列１２２２は、主画素アレイ１１２の右方に分布しているが、これに制限されない。主画素アレイ１１２の上方（右方）に分布しているフラッシュ検出画素行（列）は１行（列）以上であってもよく、同様に、フラッシュ検出ユニット３００は他のフラッシュ検出画素行とフラッシュ検出画素列を構成して、主画素アレイ１１２の下方と左側に分布してもよく、本発明の実施例では、これをそれ以上制限しない。フラッシュ検出ユニット３００の基本的な機能は主画素ユニット２００とほぼ同様であり、いずれも視界内の対応する領域の光強度を検出することであり、即ち、フラッシュ検出ユニット３００は、視界内の光強度変化に応答し、光強度変化が一定の閾値を上回る場合、トリガー状態信号をフラッシュ検出制御ユニット１２４に出力する。ただし、フラッシュ検出ユニット３００は主画素アレイ１１２の周りに分布し、視界内の最外周の領域の光強度変化の検出を担当する。フラッシュ検出制御ユニット１２４はフラッシュ検出画素アレイ１２２に結合され、フラッシュ検出画素アレイ１２２を管理するものである。一実施例によれば、フラッシュ検出制御ユニット１２４は、トリガー状態に従って信号視界内にグローバルフラッシュが発生したか否かを判断し、例えば、短時間内にフラッシュ検出画素アレイ１２２の全てのフラッシュ検出ユニット３００がトリガー状態信号をフラッシュ検出制御ユニット１２４に送信すると、フラッシュ検出制御ユニット１２４は、グローバルフラッシュが発生したと決定する。いくつかの好適な実施例では、フラッシュ検出制御ユニット１２４は、フラッシュ検出周期（一般には短い）を予め設定しておき、この周期内にフラッシュ検出画素アレイ１２２の全てのフラッシュ検出ユニット３００がトリガー状態信号をフラッシュ検出制御ユニット１２４に送信すると、グローバルフラッシュが発生したと決定する。グローバルフラッシュが発生したと決定した場合、フラッシュ検出制御ユニット１２４は、フラッシュ検出強制リセット信号をコア回路アセンブリ１１０に送信する（例えば、主画素アレイ制御ユニット１１６に送信する）ことで、主画素アレイ１１２をオフにする（選択的に、主画素アレイ１１２の時間が一般には短い）。

なお、本発明に係る実施形態では、フラッシュ検出画素アレイ１２２によるグローバルフラッシュ現象の検出について短い検出周期が設定される必要があり、長期間にわたって検出することはできない。主に以下の２つの要因を考慮するためである。第一には、フラッシュ現象は一般に瞬間的に発生するため、短時間内に全ての主画素ユニット２００及びフラッシュ検出ユニット３００をトリガーし、第二には、検出時間が長すぎると、最終的な結果として、全てのフラッシュ検出ユニット３００が、騒音、視界内に緩やかに変化する背景情報や正常な動的情報によりトリガーされて、トリガー状態に入り、このようにすると、間違ったグローバルフラッシュ検出結果となる。したがって、フラッシュ検出画素アレイ１２２は周期的にリフレッシュされなければならない。本発明に係る別のいくつかの実施例では、フラッシュ検出制御ユニット１２４は、フラッシュ検出リフレッシュ信号をフラッシュ検出画素アレイ１２２に周期的に出力することで、フラッシュ検出画素アレイ１２２を定時的にリフレッシュする。

以上のように、本発明に係る画像センサ１００では、コア回路アセンブリ１１０の外部に専用のフラッシュ防止回路アセンブリ１２０を追加することによって、画像センサの受けるグローバルフラッシュ現象の影響を大幅に低減できる。具体的には、フラッシュ検出ユニットによって視界内の光強度変化を検出し、フラッシュ検出制御ユニット１２４によって制御する。フラッシュ検出制御ユニット１２４は、フラッシュ検出の周期を設定し、この周期内にフラッシュ検出画素アレイ１２２の全てのフラッシュ検出ユニットが閾値を上回る光強度変化を検出すると、視界内にグローバルフラッシュ現象が発生したと決定する。このような場合、フラッシュ検出制御ユニット１２４は、所定の方式によって主画素アレイ１１２を暫く強制的にリセットし、フラッシュに対する前記コア回路アセンブリの応答及び出力をブロックする。なお、リセット時間は画像センサ１００が画素全体を出力するのに必要な時間よりもはるかに短い。このようにして、グローバルフラッシュに起因する画像センサの故障時間を大幅に短縮させ、それにより、グローバルフラッシュ干渉に対する抵抗能力を向上させる。

以下、図示を参照して、画像センサ１００のコア回路アセンブリ１１０及びフラッシュ防止回路アセンブリ１２０について、それぞれさらに説明する。

図２は、本発明に係る一実施例のコア回路アセンブリ１１０の主画素ユニット２００の一例の模式図を示す。図２に示すように、主画素ユニット２００は、少なくとも、第２の光検知モジュール２１０、第２のトリガー生成モジュール２２０、及び第２のインターフェースロジックモジュール２３０の３つの部分を含む。

これらのうち、第２のトリガー生成モジュール２２０は、第１の入力端子が第２の光検知モジュール２１０に結合され、第２の入力端子がグローバルリセット信号線を介して主画素アレイ制御ユニット１１６に結合され、第１の出力端子が第２のインターフェースロジックモジュール２３０に結合される。第２のインターフェースロジックモジュール２３０は、第１の入力端子が第２のトリガー生成モジュール２２０に結合され、第２の入力端子がグローバルリセット信号線を介して主画素アレイ制御ユニット１１６に結合され、第３の入力端子と第４の入力端子がそれぞれ行列要求線（即ち、行要求線と列要求線）を介して読み出しユニット１１４に結合され、第１の出力端子と第２の出力端子がそれぞれ行列選択線（即ち、行選択線と列選択線）を介して読み出しユニット１１４に結合される。

第２の光検知モジュール２１０は、照射された光信号をリアルタイムで監視して、対応する電気信号を第２のトリガー生成モジュール２２０に出力する。選択的に、第２の光検知モジュール２１０によって出力される電気信号は電圧信号であってもよいし、電流信号であってもよく、該信号は、一般には、照射在される光信号強度と対数関係を示す。

第２の光検知モジュール２１０は様々な実現形態が可能であり、ここでその１種だけを示しているが、これらに制限されない。本例に記載の第２の光検知モジュール２１０は対数光検知器であり、図２に示すように、第２の光検知モジュール２１０は、陽極が接地するフォトダイオードＰＤ１、第１のトランジスタＴ１、及び第１の増幅器Ａ１を含む。これらのうち、第１のトランジスタＴ１はソースがフォトダイオードＰＤ１の陰極に接続され、ドレインが電源ＶＤＤに接続される。第１の増幅器Ａ１はフォトダイオードＰＤ１の陰極と第１のトランジスタＴ１のゲートとの間に接続される。ここでは、第１の増幅器Ａ１はＴ１のソースとゲートとの間で電圧変化を発生させる応答速度を向上できる。

第２のトリガー生成モジュール２２０は、該電気信号が設定された閾値を上回る場合、第２のトリガー生成信号を生成して第２のインターフェースロジックモジュール２３０に送る。

一実施例によれば、第２のトリガー生成モジュール２２０は、第２の前処理サブモジュール２２２と第２の閾値比較サブモジュール２２４を含む。これらのうち、第２の前処理サブモジュール２２２は、入力端子が第２の光検知モジュール２１０の出力端子に結合され、第２の閾値比較サブモジュール２２４は、入力端子が第２の前処理サブモジュール２２２の出力端子に結合され、且つ、第２の前処理サブモジュール２２２はグローバルリセット信号線に結合される。

第２の前処理サブモジュール２２２は、まず、電気信号を前処理して、処理済みの電気信号を生成する。ここでの前処理とは主に増幅処理及び／又はフィルタリング処理であるが、これらに制限されない。本発明の実施例によれば、電気信号に一定の増幅処理を行うと、主画素ユニットによる光強度変化検出の感度を向上させ、電気信号にフィルタリング処理を行うと、電気信号中の低周波成分をフィルタリングにより除去し、変化が非常に緩やかな背景情報を主画素ユニットが検出しないことを確保する。第２の閾値比較サブモジュール２２４は、処理済みの電気信号の変化が予め設定された条件を満たすか否かを判断する。具体的には、第２の閾値比較サブモジュール２２４は、前処理後の電気信号について閾値判定を行い、該電気信号の振幅が設定された閾値を上回る場合、第２のトリガー生成信号を出力して、第２の閾値比較サブモジュール２２４に結合された第２のインターフェースロジックモジュール２３０に送る。本発明の実施形態によれば、第２のトリガー生成モジュール２２０は、主画素アレイ制御ユニット１１６からのグローバルリセット信号により制御され、グローバルリセット信号が有効である場合、第２のトリガー生成モジュール２２０の第２の前処理サブモジュール２２２はオフになり、第２の光検知モジュール２１０によって出力された電気信号に応答しなくなる。

同様に、第２の前処理サブモジュール２２２及び第２の閾値比較サブモジュール２２４も様々な実現形態が可能であり、ここで１種を挙げるが、本発明の実施例では、それを制限しない。

図２に示すように、第２の前処理サブモジュール２２２は、第１のコンデンサＣ１、第２の増幅器Ａ２、第２のコンデンサＣ２、調整可能な抵抗Ｒ１、及び第１のスイッチＫ１を含む。第１のコンデンサＣ１の第１の端は第２の光検知モジュール２１０の出力端子に接続され、第２の増幅器Ａ２の入力負極は第１のコンデンサＣ１の第２の端に接続され、第２の増幅器Ａ２の入力正極は固定電位に接続される。第２のコンデンサＣ２、調整可能な抵抗Ｒ１及び第１のスイッチＫ１は、全て第２の増幅器Ａ２の入力負極と出力端子との間に並列接続される。ここでは、第１のコンデンサＣ１は、第２の光検知モジュール２１０によって出力される電気信号中の直流成分を隔離することができ、第１のコンデンサＣ１と第２のコンデンサＣ２との比により第２の前処理サブモジュール２２２の利得が決定され、第２のコンデンサＣ２及び調整可能な抵抗Ｒ１からなるＲＣネットワークは、前段出力の信号の交流成分のうち周波数閾値よりも低い信号成分をフィルタリングにより除去することができ、且つ、周波数閾値は異なる調整可能な抵抗Ｒ１の抵抗値を選択することにより調整できる。

次に、第２の閾値比較サブモジュール２２４は、第１の電圧比較器ＶＣ１、第２の電圧比較器ＶＣ２、及びＯＲロジックユニットを含む。これらのうち、第１の電圧比較器ＶＣ１の反転入力端子は第１の閾値特を徴付ける固定レベルに接続され、第１の電圧比較器ＶＣ１の非反転入力端子は第２の前処理サブユニット２２２の出力端子に接続される。第２の電圧比較器ＶＣ２の非反転入力端子は第２の閾値を特徴付ける別の固定レベルに接続され、第２の電圧比較器ＶＣ２の反転入力端子は第２の前処理サブユニット２２２の出力端子に接続される。又は、ロジックユニットは第１の電圧比較器ＶＣ１と第２の電圧比較器ＶＣ２の出力端子に接続されて、第１の電圧比較器と第２の電圧比較器の出力にＯＲロジック操作を行う。第２の前処理サブユニット２２２の出力信号が第１の閾値よりも大きい又は第２の閾値未満である場合、ＯＲロジックユニットは有効な第２のトリガー生成信号を出力して、バックエンドの第２のインターフェースロジックモジュール２３０に送る。

第２のインターフェースロジックモジュール２３０は、第２のトリガー生成信号を受信すると、行要求信号を読み出しユニット１１４に送信し、読み出しユニット１１４からの行選択信号を受信すると、列要求信号を読み出しユニット１１４に送信し、行選択信号と列選択信号を受信した後、第２のトリガー生成モジュール２２０をオンにする。

一実施例によれば、第２のインターフェースロジックモジュール２３０はさらに、第２のラッチ２３２とハンドシェイクプロトコル制御ロジック２３４を含む。これらのうち、第２のラッチ２３２は、現在の主画素ユニット２００の作動状態を記憶して特徴付けるものであり、ハンドシェイクプロトコル制御ロジック２３４は主画素ユニット２００と読み出しユニット１１４とのインタラクションを処理するものである。本発明の実施例によれば、第２のインターフェースロジックモジュール２３０が受け付けた第１のリセット信号は、主画素アレイ制御ユニット１１６からのグローバルリセット信号であり、このとき、第２のラッチ２３２はリセットされる。第２のインターフェースロジックモジュール２３０が受け付けたセット信号は第２のトリガー生成モジュール２２０からの第２のトリガー生成信号であり、このとき、第２のラッチ２３２はセットされ、主画素ユニット２００がトリガー状態に入ることを示す。第２のラッチ２３２がセットされると、ハンドシェイクプロトコル制御ロジック２３４は活性化され、まず、周辺読み出しユニット１１４に行要求信号を送信する。該行要求信号が読み出しユニット１１４により応答されると、読み出しユニット１１４は、対応する行選択信号を供給し、次に、該主画素ユニット２００のハンドシェイクプロトコル制御ロジック２３４は列要求信号を有効とし、読み出しユニット１１４は列方向において該列要求信号に応答し、対応する列選択信号を供給する。ハンドシェイクプロトコル制御ロジック２３４は、行選択信号と列選択信号の両方を受け付けると、第２のリセット信号を第２のラッチ２３２に出力するとともに、第２のトリガー生成モジュール２２０をオンにし、このようにして、主画素ユニット２００は視界内の光強度変化を再度検出できる。

また、図２に示すように、主画素ユニット２００の第２のラッチ２３２がセットされると、該主画素ユニット２００の第２のトリガー生成モジュール２２０もオフにされ（主に第２の前処理サブモジュール２２２のスイッチＫ１が閉じられることを意味し、このようにして、第２の前処理サブモジュール２２２は第２の光検知モジュール２１０の出力に応答しなくなる）、したがって、外界の光強度変化に応答しなくなる。

主画素ユニット２００からなる主画素アレイ１１２に加えて、コア回路アセンブリ１１０はさらに、読み出しユニット１１４と主画素アレイ制御ユニット１１６を含む。

本発明の実施例によれば、読み出しユニット１１４は、少なくとも、行選択モジュール、列選択モジュール、及び１つの読み出し制御モジュールを含む。読み出しユニット１１４は、主画素アレイ１１２のトリガー状態である主画素ユニットに応答して処理を行い、その行列アドレス情報を符号化して外部のプロセッサに出力することを担当する。読み出し操作において、行選択モジュールは行方向において主画素ユニットによって送信された行要求信号を管理し、ある行選択線を有効とすることで１行を選定する。特定の行が選定されると、それに対応する行アドレス情報は読み出しユニット１１４によって符号化されて画像センサの外部に送られる。これと同様に、列選択モジュールは列方向において管理主画素ユニットによって送信された列要求信号を管理し、ある列選択線を有効とすることで１列を選定する。特定の列が選定されると、それに対応する列アドレス情報は被読み出しユニット１１４によって符号化されて画像センサの外部に送られる。選定行におけるトリガー状態である全ての主画素ユニットが列選択モジュールによって読みだされると、読み出し制御モジュールは、次の行に切り替わり以上の読み出し操作を繰り返すよう、行選択モジュールに通知する。

本発明の一実施形態によれば、行選択モジュールは、主画素アレイ１１２の少なくとも１つの主画素ユニットからの行要求信号を受信する可能性があるが、行応答信号をこれらのうちの行要求信号のみに出力する。選択的に、行選択モジュールは、スキャナーを用いて複数の行要求信号に順次応答してもいが、勿論、複数の行要求信号にランダムに応答してもよく、どの種類の応答であっても、矛盾を避けるために、１回に１つの行要求信号にしか応答しない。これと同様に、列選択モジュールは主画素アレイ１１２の少なくとも１つの主画素ユニットからの列要求信号を受信する可能性があるが、列応答信号をこれらの１つの列要求信号のみに出力する。選択的に、列選択モジュールは、スキャナーによって複数の列要求信号に順次応答してもよく、複数の列要求信号にランダムに応答してもよく、どの形態の応答であっても、矛盾を避けるために、１回に１つの列要求信号にしか応答しない。

主画素アレイ制御ユニット１１６は、グローバルリセット信号線を通じて主画素アレイ１１２のそれぞれの主画素ユニットにグローバルリセット信号を送信する。グローバルリセット信号が有効である期間に、主画素ユニットの第２のトリガー生成モジュール２２０はオフにされ、また、第２のインターフェースロジックモジュール２３０の第２のラッチ２３２はリセットされ、このとき、画像センサ１００は視界内の光強度変化に応答しない。

本発明の実施形態によれば、以下の２種の場合においてグローバルリセット信号が有効であり、１つは、主画素アレイ１１２全体を初期化するために、画像センサ１００が正常に作動し始める前に、グローバルリセット信号が有効である。もう１つは、主画素アレイ１１２全体をリセットして、グローバルフラッシュに対する主画素アレイ１１２の検出及び応答をブロックするために、フラッシュ検出制御ユニット１２４がフラッシュ検出強制リセット信号を与えた後にも、グローバルリセット信号が暫く有効のままである。

図３は、本発明の一実施例に係るフラッシュ検出ユニット３００の模式図を示す。

図３に示すように、主画素ユニット２００と同様に、フラッシュ検出ユニット３００は、少なくとも、第１の光検知モジュール３１０、第１のトリガー生成モジュール３２０、及び第１のインターフェースロジックモジュール３３０を含む。これらのうち、第１のトリガー生成モジュール３２０の第１の入力端子が第１の光検知モジュール３１０に結合され、第１のトリガー生成モジュール３２０の第１の出力端子が第１のインターフェースロジックモジュール３３０の第１の入力端子に結合され、また、第１のインターフェースロジックモジュール３３０の第２の入力端子がフラッシュ検出リフレッシュ信号線を介してフラッシュ検出制御ユニット１２４に結合され、第１のインターフェースロジックモジュール３３０の第１の出力端子がフラッシュ検出トリガー信号線を介してフラッシュ検出制御ユニット１２４に結合される。

一実施例によれば、第１の光検知モジュール３１０は、照射された光信号をリアルタイムで監視して、対応する電気信号を第１のトリガー生成モジュール３２０に出力する。第１の光検知モジュール３１０は様々な実現形態が可能であり、図３の例において、第１の光検知モジュール３１０は、主画素ユニット２００の対応する第２の光検知モジュール２１０と完全に一致する。第１の光検知モジュール３１０は、陽極が接地しているフォトダイオードＰＤ１、第１のトランジスタＴ１、及び第１の増幅器Ａ１を含む。これらのうち、第１のトランジスタＴ１は、ソースがフォトダイオードＰＤ１の陰極に接続され、ドレインが電源ＶＤＤに接続される。第１の増幅器Ａ１はフォトダイオードＰＤ１の陰極と第１のトランジスタＴ１とのゲートの間に接続される。より具体的な内容については、第２の光検知モジュール２１０に関する以上の関連記述を参照すればよく、ここでは詳しく説明しない。

第１のトリガー生成モジュール３２０は、受信した電気信号が設定された閾値を上回る場合、第１のトリガー生成信号を生成して第１のインターフェースロジックモジュール３３０に送る。第１のインターフェースロジックモジュール３３０は、第１のトリガー生成信号を受信すると、トリガー状態信号を出力し、フラッシュ検出トリガー信号線を介してフラッシュ検出制御ユニット１２４に伝達する。

さらなる実施例によれば、第１のトリガー生成モジュール３２０の第２の入力端子がフラッシュ検出リフレッシュ信号線を介してフラッシュ検出制御ユニット１２４に結合され、フラッシュ検出制御ユニット１２４からのフラッシュ検出リフレッシュ信号を受信することに適しており、フラッシュ検出リフレッシュ信号を受信すると、第１のトリガー生成モジュール３２０はオフとされ、第１のトリガー生成信号を生成しなくなる。

本発明の一実施形態によれば、第１のトリガー生成モジュール３２０の構造及び機能は主画素ユニット２００の第２のトリガー生成モジュール２２０と完全に一致してもよい。例えば、第１のトリガー生成モジュール３２０は、第１の前処理サブモジュール３２２と第１の閾値比較サブモジュール３２４を含む。第１の前処理サブモジュール３２２は、入力端子が第１の光検知モジュール３１０の出力端子に結合され、受信した電気信号を前処理し、処理済みの電気信号を生成するものである。第１の閾値比較サブモジュール３２４は、入力端子が第１の前処理サブモジュール３２２の出力端子に結合され、処理済みの電気信号の変化が予め設定された条件を満たすか否かを判断するものである。図３に示すように、第１の前処理サブモジュール３２２は、第１の端が前記第１の光検知モジュールの出力端子に接続される第１のコンデンサＣ１と、入力負極が第１のコンデンサＣ１の第２の端に接続され、入力正極が固定電位に接続される第２の増幅器Ａ２とを含み、第２のコンデンサＣ２、調整可能な抵抗Ｒ１、及び第１のスイッチＫ１は全て第２の増幅器Ａ２の入力負極と出力端子との間に並列接続される。次に、第１の閾値比較サブモジュール３２４は、反転入力端子が第１の閾値を特徴付ける固定レベルに接続され、非反転入力端子が第１の前処理サブユニットの出力端子に接続される第１の電圧比較器ＶＣ１と、非反転入力端子が第２の閾値を特徴付ける固定レベルに接続され、反転入力端子が第１の前処理サブユニットの出力端子に接続される第２の電圧比較器ＶＣ２と、第１の電圧比較器と第２の電圧比較器の出力端子に接続され、第１の電圧比較器と第２の電圧比較器の出力にＯＲロジック操作を行うことに適しているＯＲロジックユニットとを含む。

第１のトリガー生成モジュール３２０（第１の前処理サブモジュール３２２と第１の閾値比較サブモジュール３２４を含む）のさらなる内容については、第２の前処理サブモジュール２２２と第２の閾値比較サブモジュール２２４についての以上の関連記述を参照すればよく、ここでは詳しく説明しない。

第１のインターフェースロジックモジュール３３０は第１のラッチ３３２だけを含む。第１のラッチ３３２は、フラッシュ検出ユニット３００の現在の作動状態を記憶して特徴付け、そのリセット信号がフラッシュ検出制御ユニット１２４によって生成されるフラッシュ検出リフレッシュ信号に由来し、そのセット信号が第１のトリガー生成モジュール３２０によって生成される第１のトリガー生成信号に由来する。第１のラッチ３３２の出力はフラッシュ検出トリガー信号線を介してフラッシュ検出制御ユニット１２４に結合される。

フラッシュ防止回路アセンブリ１２０に対し、その作動状態はフラッシュ検出制御ユニット１２４によって出力されるフラッシュ検出リフレッシュ信号によるものである。フラッシュ検出リフレッシュ信号が有効である場合、フラッシュ防止回路アセンブリ１２０はフラッシュ検出リフレッシュ状態であり、このとき、フラッシュ検出ユニット３００の第１のトリガー生成モジュール３２０はオフにされ、また、第１のインターフェースロジックモジュール３３０の第１のラッチ３３２はリセットされ、フラッシュ検出ユニット３００は外界の光強度変化に応答しない。フラッシュ検出リフレッシュ信号が取り外されると、フラッシュ防止回路アセンブリ１２０はフラッシュ検出イネーブル状態であり、このとき、フラッシュ検出ユニット３００は視界内の光強度変化に応答し始め、該変化が一定の閾値を上回ると、第１のラッチ３３２をセットする。各々のフラッシュ検出ユニット３００の第１のラッチ３３２の出力はフラッシュ検出トリガー信号線を介してフラッシュ検出制御ユニット１２４に結合され、フラッシュ検出制御ユニット１２４が視界内にグローバルフラッシュ現象が発生したか否かを判断することに供する。

本発明の実施形態によれば、フラッシュ検出制御ユニット１２４は、対応するバスを介してトリガー状態であるフラッシュ検出ユニット３００の数を判定し、全てのフラッシュ検出ユニット３００がトリガーされたときに、フラッシュ検出制御ユニット１２４は、グローバルフラッシュが発生したと判定する。このとき、フラッシュ検出制御ユニット１２４は主画素アレイ制御ユニット１１６にフラッシュ検出強制リセット信号を出力し、主画素アレイ制御ユニット１１６は、これに基づいてグローバルリセット信号を有効とし、それにより、コア回路アセンブリ１１０全体が一時的にオフにされ、グローバルフラッシュに対する、コア回路アセンブリ１１０の応答が避けられる。フラッシュ検出強制リセット信号が取り外されると、主画素アレイ制御ユニット１１６はグローバルリセット信号を取り外し、主画素アレイ１１２は再び視界内の光強度変化に応答するようになる。さらに、フラッシュ検出制御ユニット１２４は、長時間にわたって視界内の物体動き又は背景ドリフトによりフラッシュの誤検出が生じることを避けるために、フラッシュ検出画素アレイ１２２を周期的にリフレッシュする必要がある。つまり、本格的なグローバルフラッシュの発生時間が極めて短いことから、フラッシュ検出制御ユニット１２４がフラッシュ検出強制リセット信号を与える条件として、短時間内に全てのフラッシュ検出ユニット３００がトリガー状態に入る。

フラッシュ検出ユニット３００からなるフラッシュ検出画素アレイ１２２に加えて、フラッシュ防止回路アセンブリはフラッシュ検出制御ユニット１２４をさらに含む。

図４は、本発明の一実施例に係るフラッシュ検出制御ユニット１２４の模式図を示す。図４に示すように、フラッシュ検出制御ユニット１２４はリフレッシュサブユニット１２４２と判定サブユニット１２４４を含む。

本発明の一実施例によれば、リフレッシュサブユニット１２４２は、フラッシュ検出リフレッシュ信号線を介してフラッシュ検出画素アレイ１２２に結合され、より具体的には、リフレッシュサブユニット１２４２は、フラッシュ検出リフレッシュ信号線を介して全てのフラッシュ検出ユニット３００に結合され、フラッシュ検出リフレッシュ信号をフラッシュ検出画素アレイ１２２に出力することに適している。フラッシュ検出リフレッシュ信号が有効である場合、全てのフラッシュ検出ユニット３００はリセットされる。フラッシュ検出リフレッシュ信号が取り外されると、全てのフラッシュ検出ユニット３００は外界の光強度変化に応答し始める。

本発明の実施例によれば、リフレッシュサブユニット１２４２は、フラッシュ検出リフレッシュ信号をフラッシュ検出画素アレイ１２２に周期的に出力し、前記のとおり、フラッシュ検出ユニット３００が視界内の正常な動き物体又は緩やかに変化する背景情報にも応答できるため、長時間にわたってフラッシュ検出ユニット３００をリフレッシュ操作しないと、全てのフラッシュ検出ユニット３００は最終的にトリガーされ、主画素ユニット２００の強制的なリセット操作が誤って引き起こされる。したがって、フラッシュ検出ユニットを周期的にリフレッシュすることは画像センサにとって不可欠なものである。

リフレッシュサブユニット１２４２に加えて、判定サブユニット１２４４は、フラッシュ検出トリガー信号線を介してフラッシュ検出画素アレイ１２２に結合され、フラッシュ検出画素アレイ１２２からのトリガー状態信号を受信し、グローバルフラッシュが存在したか否かを判断することに適している。一方、判定サブユニット１２４４は、また、フラッシュ検出強制リセット信号線を介してコア回路アセンブリ１１０に結合され（好ましくは、図１を参照すると、判定サブユニット１２４４はフラッシュ検出強制リセット信号を主画素アレイ制御ユニット１１６に出力する）、このようにして、グローバルフラッシュ（全てのフラッシュ検出ユニットはトリガーされた）が発生したと決定する場合、フラッシュ検出強制リセット信号をコア回路アセンブリ１１０に出力することで、主画素アレイ１１２を暫く強制的にリセットする。本発明の実施例では、リセット時間の長さは、一定に設定されてもよいし、ユーザにより調整されてもよい。一般には、グローバルフラッシュ現象の持続時間が極めて短いため、数十マイクロ秒のリセット時間は、後続の動きへの主画素ユニットの検出に影響を与えることなく、グローバルフラッシュに対する主画素ユニットの応答をブロックすることができる。

本発明の実施形態によれば、判定サブユニット１２４４は、様々な構造で表わすことができる。図５Ａ及び図５Ｂは判定サブユニット１２４４の２種の例示的な構造を示す。これらのうち、図５Ａはチェーン形構造であり、図５Ｂはツリー形構造である。

図５Ａに示すように、判定サブユニット１２４４は、チェーン形構造として結合される少なくとも１つの２入力ＡＮＤゲートを含み、判定サブユニット１２４４がＮ個のフラッシュ検出ユニット３００によって出力されたトリガー状態信号を受信するとすれば、判定サブユニット１２４４は、Ｎ－１個の２入力ＡＮＤゲートを直列接続したものである。これらのうち、一番目のＡＮＤゲートの入力は一番目のフラッシュ検出ユニット＜０＞と二番目のフラッシュ検出ユニット＜１＞によって出力されたトリガー状態信号（即ち、図５Ａにおけるトリガー状態信号＜０＞とトリガー状態信号＜１＞）であり、二番目のＡＮＤゲートの入力は一番目のＡＮＤゲートの出力と三番目のフラッシュ検出ユニット＜２＞によって出力されたトリガー状態信号＜２＞に由来し、…、このように類推すると、二番目のＡＮＤゲート～最後のＡＮＤゲートの入力は全て、それぞれ前のＡＮＤゲートの出力と三番目のフラッシュ検出ユニット～最後のフラッシュ検出ユニットによって出力されたトリガー状態信号に由来し、このように、二入力ＡＮＤゲートのチェン形構造が構成され、最後のＡＮＤゲートはフラッシュ検出強制リセット信号を出力して、コア回路アセンブリ１１０の主画素アレイ制御ユニット１１６に送る。

図５Ｂに示すツリー形構造では、判定サブユニット１２４４は、ツリー形構造として結合される少なくとも１つの２入力ＡＮＤゲートを含む。図５Ｂには深度３のツリー形構造が示されているが、これに制限されない。以上と同様に、判定サブユニット１２４４がＮ個のフラッシュ検出ユニット３００によって出力されたトリガー状態信号を受信するとすれば、判定サブユニット１２４４において、最下層のＡＮＤゲート（即ち、子ノード）は全てのフラッシュ検出ユニット３００によって出力されたトリガー状態信号に多重化され（即ち、最下層には少なくともＮ／２個の２入力ＡＮＤゲートが配置されて、Ｎ個のトリガー状態信号を受信することに用いられる）、ツリー形構造に従って下層から最上層のＡＮＤゲート（即ち、ルートノード）に送信し、最上層のＡＮＤゲートはフラッシュ検出強制リセット信号を出力する。

図５Ａに示すチェン形構造及び図５Ｂに示すツリー形構造では、全てのトリガー状態信号が有効である場合にのみ、判定サブユニット１２４４は有効なフラッシュ検出強制リセット信号を供給する。

本発明の実施例に係る画像センサ１００の作動原理をさらに説明するために、図６は画像センサ１００の作動原理の模式図を示す。

図６に示す場面では、本発明の実施例に係る画像センサ１００を１台の電灯を有する部屋に置き、最初に電灯が点灯されておらず、部屋が暗く（場面６０１及び６０２参照）、その後、電灯が点灯されて、部屋が明るくなる（場面６０３及び６０４参照）。ここで、フラッシュ防止回路アセンブリ１２０はフラッシュ検出イネーブル状態とフラッシュ検出リフレッシュ状態とに切り替えて作動する。図６には合計４つの周期が示されており、コア回路アセンブリ１１０は、最初に光強度検出イネーブル状態である。なお、表示しやすくするために、図６において、フラッシュ防止回路アセンブリ１２０とコア回路アセンブリ１１０の経時的に変化している作動状態が長方形バーで表わされ、ここで、フラッシュ防止回路アセンブリ１２０に対しては、「／」で埋められた領域は現在フラッシュ検出イネーブル状態であることを示し、埋められていない領域は現在フラッシュ検出リフレッシュ状態であることを示す。コア回路アセンブリ１１０に対しては、「／」で埋められた領域は現在光強度検出イネーブル状態であることを示し、埋められていない領域は現在光強度検出リセット状態であることを示す。

一番目の周期において、フラッシュ防止回路アセンブリ１２０は視界内にグローバルフラッシュを検出しておらず、したがって一番目の周期の最後に、フラッシュ検出リフレッシュ状態に入り、このとき、フラッシュ検出制御ユニット１２４によって出力されたフラッシュ検出リフレッシュ信号が有効であり、全てのフラッシュ検出ユニット３００がリセットされ、次に、フラッシュ検出リフレッシュ信号が取り外されて、二番目の周期に入る。

二番目の周期においても、フラッシュ防止回路アセンブリ１２０は視界内にグローバルフラッシュを検出しておらず、二番目の周期は一番目の周期と同様である。

図６に示すように、三番目の周期において、部屋内の電灯が急に点灯し、フラッシュ防止回路アセンブリ１２０は視界内にグローバルフラッシュを検出し、即ち、全てのフラッシュ検出ユニット３００は全て十分の光強度変化を検出することによりトリガー状態に入り、このとき、フラッシュ検出制御ユニット１２４は主画素アレイ制御ユニット１１６にフラッシュ検出強制リセット信号を出力する。それ以降、コア回路アセンブリ１１０は一時的に光強度検出リセット状態に入り、グローバルフラッシュに対する主画素ユニット２００の応答をブロックする。暫く後、フラッシュ検出強制リセット信号が取り外されて、コア回路アセンブリ１１０は光強度検出イネーブル状態に戻り、視界内の光強度変化に応答し続ける。フラッシュ防止回路アセンブリ１２０の場合、三番目の周期の最後に、前の２つの周期と同様に、フラッシュ検出制御ユニット１２４はフラッシュ検出画素アレイ１２２をリセットし、フラッシュ防止回路アセンブリ１２０はフラッシュ検出リフレッシュ状態に入り、その後、フラッシュ検出リフレッシュ信号が取り外されて、次の検出周期に入る。

四番目の周期においても、フラッシュ防止回路アセンブリ１２０は視界内にグローバルフラッシュを検出しておらず、したがって、四番目の周期の最後に、フラッシュ防止回路アセンブリ１２０はフラッシュ検出リフレッシュ状態に入り、このとき、フラッシュ検出制御ユニット１２４によって出力されたフラッシュ検出リフレッシュ信号が有効であり、全てのフラッシュ検出ユニット３００がリセットされる。

本発明の実施例に係る画像センサ１００の作動原理をさらに説明するために、図７Ａはより具体的な別の適用場面を示す。

画像センサ１００は、高速動きの物体を捕捉できるため、特別な軍事産業の分野に適用できる。図７Ａに示す場面は、画像センサ１００によって弾丸が手銃から撃たされる一瞬の画像を捕捉するものであり、図７Ａには、点線は弾丸が撃たれた後の動き軌跡を表す。画像センサ１００に対応する視界領域の長さが６０ｃｍであるとすれば、撃たれる一瞬に弾丸の速度が極めて高く、ここで５００ｍ／ｓであると仮設し、このため、弾丸が撃たれてから視界領域の境界に動くまでの時間が１．２ｍｓである。撃たれる時に、弾丸ケース内の火薬が燃焼して爆発し、生じた推力が弾頭を弾丸ケースから分離し、弾頭が腔線付き銃身に押されて起動する。弾頭が銃身から射撃される一瞬に、銃口付近で火光が現れて煙が伴う。該火光により視界全体の明滅が発生し、このため、これをグローバルフラッシュ現象とみなすことができ、以下、説明の便宜上、弾丸が銃身から射撃される一瞬を０ｓと定義する。

比較のため、まず、一般的な画像センサ（即ち、動的ビジョンセンサ）の作動について説明する。常に視界内の光強度変化に応答するため、全ての画素ユニットは０時刻にトリガーされ、このため、このとき、銃口付近での火光がグローバルなフラッシュ現象を引き起こす。その後、動的ビジョンセンサはトリガーされた全ての画素ユニットを読み出し、既にトリガーされた画素ユニットは読み出される前に外界の光強度変化に応答しなくなり、つまり、読み出す時間内に、動的ビジョンセンサはそれ以降の弾丸の動き軌跡を捕捉できず、すなわち、動的ビジョンセンサは故障している。故障時間を計算するために、動的ビジョンセンサに１Ｍの画素ユニット（即ち、解像度１Ｍの画素）が含まれており、センサの読み出し速度が１秒あたり１００Ｍ画素であるとすれば、既にトリガーされた全ての画素ユニットを読み出す時間が０．０１ｓであり、即ち、０時刻でのグローバルフラッシュに起因する動的ビジョンセンサの故障時間が１０ｍｓである。この１０ｍｓ内に、動的ビジョンセンサはグローバルフラッシュによりトリガーされた全ての画素ユニットを読み出すことによって、この時間内の弾丸の動きを捕捉できない。しかし、読み出しが終了した後、弾丸がすでに視界領域外に動かしており、即ち、動的ビジョンセンサは故障時間内に物体動きを検出できず、その結果、弾丸の動き軌跡を捕捉できず、このことから、動的ビジョンセンサに対するグローバルフラッシュ現象の影響が明らかになる。

比較のため、以下、本発明の実施例に係る画像センサ１００の上記場面での作動を説明する。０時刻に、グローバルフラッシュは主画素アレイ１１２とフラッシュ検出画素アレイ１２２の全ての画素ユニット（即ち、主画素ユニット２００とフラッシュ検出ユニット３００）をトリガーする。よって、フラッシュ防止回路アセンブリ１２０のフラッシュ検出制御ユニット１２４は、視界内にグローバルフラッシュが存在すると決定し、フラッシュ検出強制リセット信号を主画素アレイ制御ユニット１１６に送り、主画素アレイ制御ユニット１１６によって主画素アレイを暫く強制的にリセットし、このリセット時間としては、主画素ユニット２００が確実にリセットされることを確保できればよく、このため、極めて短く設定してもよく、一般には、数十マイクロ秒のスケールであり、ここでは５０マイクロ秒とする。この５０マイクロ秒内に、コア回路アセンブリ１１０はリセットされて、視界内の光強度変化に応答しなくなり、言い換えれば、本発明の実施形態に係る画像センサ１００のグローバルフラッシュに起因する故障時間は５０マイクロ秒である。５０マイクロ秒後、コア回路アセンブリ１１０は視界内の光強度変化を改めて検出し、それにより、弾丸が銃身から射撃された後の動き軌跡が捕捉できる。

以上の比較から分かるように、一般的な動的ビジョンセンサに比べて、本発明に係る画像センサ１００では、フラッシュ防止回路アセンブリ１２０を増設することによって、グローバルフラッシュに起因するコア回路アセンブリ１１０の故障時間を大幅に短縮させる。それにより、フラッシュ干渉に対するセンサの抵抗能力を向上させる。

図７Ｂに示すように、「／」で埋められた領域はセンサが正常に作動することを示し、埋められていない領域はセンサに故障が生じることを示し、横座標軸が時間を示す。図７Ａに示す場面では、一般的な動的ビジョンセンサのグローバルフラッシュに起因する故障時間は１０ｍｓであり、一方、本発明の実施例に係る画像センサ１００の故障時間は５０マイクロ秒しかない。このため、故障時間の大幅な短縮化によりグローバルフラッシュ環境に適用される画像センサの動き検出の連続性及び一致性が確保され、それにより、視界内のグローバルフラッシュに対する干渉抵抗能力が向上する。

ここでの明細書において、大量の細部が提供されている。ただし、本発明の実施例はこれらの細部がなくても実践されてもいことが理解できる。いくつかの例では、本明細書に対する理解の曖昧さを引き起こさないように、公知の方法、構造及び技術が詳細に開示されていない。

同様に、本開示を簡素化させ、各発明の態様のうちの１つ又は複数を理解しやすくするために、本発明の例示的な実施例の以上の記述において、本発明の各特徴が一体として単一の実施例、図やこれらの記述に記載される場合があることが理解できる。ただし、この開示された方法は、特許する本発明が個別の請求項において明記されている特徴よりも多くの特徴を求めることを意図するものとして解釈できない。より明確に言えば、下記の特許請求の範囲に示すように、発明の態様が以上で開示された単一の実施例の全ての特徴よりも少ない。したがって、特定実施形態に従う特許請求の範囲はこの特定実施形態に明確に組み込まれ、ここで各々の請求項自体は本発明の単独の実施例として取り扱う。

当業者が理解できるように、本明細書で開示された例における機器のモジュール又はユニット又はアセンブリは、該実施例に記載の機器に配置されてもよく、又は、この例における機器と異なる１つ又は複数の機器に交換可能に固定されてもよい。前述の例におけるモジュールは、組み合わせられて１つのモジュールとしてもよく、複数のサブモジュールに分割されてもよい。

当業者が理解できるように、実施例における機器のモジュールを適応的に変えて、該実施例と異なる１つ又は複数の機器に設けてもよい。実施例におけるモジュール又はユニット又はアセンブリを組み合わせて１つのモジュール又はユニット又はアセンブリとしたり、これらを複数のサブモジュール又はサブユニット又は子アセンブリに分割したりすることができる。このような特徴及び／又は過程又は者ユニットの少なくとも一部が互いに矛盾しない限り、任意の組み合わせで本明細書（添付の請求項、要約及び図面を含む）で開示された全ての特徴及びこのように開示された任意の方法や機器の全ての過程又はユニットを組み合わせることができる。別に明記されていない限り、本明細書（添付の請求項、要約及び図面を含む）で開示された各々の特徴は、同一、等同又は類似の目的を提供する替代特徴で代わってもよい。

本発明は以下のものも開示する。

Ａ５、Ａ１～４のいずれか１項に記載のフラッシュ検出ユニットであって、第１の光検知モジュールは、陽極が接地しているフォトダイオード（ＰＤ１）と、ソースがフォトダイオードの陰極に接続され、ドレインが電源（ＶＤＤ）に接続される第１のトランジスタ（Ｔ１）と、フォトダイオード（ＰＤ１）の陰極と第１のトランジスタ（Ｔ１）のゲートとの間に接続される第１の増幅器（Ａ１）とを含む。

Ａ６、Ａ３に記載のフラッシュ検出ユニットであって、第１の前処理サブモジュールは、第１の端が第１の光検知モジュールの出力端子に接続される第１のコンデンサ（Ｃ１）と、入力負極が第１のコンデンサ（Ｃ１）の第２の端に接続され、入力正極が固定電位に接続される第２の増幅器（Ａ２）とを含み、第２のコンデンサ（Ｃ２）、調整可能な抵抗（Ｒ１）、及び第１のスイッチ（Ｋ１）は、全て第２の増幅器（Ａ２）の入力負極と出力端子との間に並列接続される。

Ａ７、Ａ３又は６に記載のフラッシュ検出ユニットであって、第１の閾値比較サブモジュールは、反転入力端子が第１の閾値を特徴付ける固定レベルに接続され、非反転入力端子が第１の前処理サブユニットの出力端子に接続される第１の電圧比較器（ＶＣ１）と、非反転入力端子が第２の閾値を特徴付ける固定レベルに接続され、反転入力端子が第１の前処理サブユニットの出力端子に接続される第２の電圧比較器（ＶＣ２）と、第１の電圧比較器と第２の電圧比較器の出力端子に接続され、第１の電圧比較器と第２の電圧比較器の出力にＯＲロジック操作を行うことに適しているＯＲロジックユニットとを含む。

Ｂ１０、Ｂ８又は９に記載のフラッシュ防止回路アセンブリであって、フラッシュ検出制御ユニットは、フラッシュ検出リフレッシュ信号線を介して前記フラッシュ検出画素アレイに結合され、フラッシュ検出リフレッシュ信号をフラッシュ検出画素アレイに出力することに適しているリフレッシュサブユニットと、フラッシュ検出トリガー信号線を介してフラッシュ検出画素アレイに結合され、フラッシュ検出画素アレイからのトリガー状態信号を受信することに適しているとともに、フラッシュ検出強制リセット信号線を介してコア回路アセンブリに結合され、グローバルフラッシュが発生したと決定した場合、フラッシュ検出強制リセット信号を前記コア回路アセンブリに出力することに適している判定サブユニットとを含む。

Ｂ１１、Ｂ１０に記載のフラッシュ防止回路アセンブリであって、判定サブユニットはチェン形構造として結合される少なくとも１つの２入力ＡＮＤゲートを含み、一番目のＡＮＤゲートの入力は一番目のフラッシュ検出ユニット及び二番目のフラッシュ検出ユニットによって出力されたトリガー状態信号に由来し、二番目のＡＮＤゲート～最後のＡＮＤゲートの入力は全て、それぞれ前のＡＮＤゲートの出力及び三番目のフラッシュ検出ユニット～最後のフラッシュ検出ユニットによって出力されたトリガー状態信号に由来し、最後のＡＮＤゲートはフラッシュ検出強制リセット信号を出力する。

Ｂ１２、Ｂ１０に記載のフラッシュ防止回路アセンブリであって、判定サブユニットはツリー形構造として結合される少なくとも１つの２入力ＡＮＤゲートを含み、最下層のＡＮＤゲートは全てのフラッシュ検出ユニットによって出力されたトリガー状態信号に多重化され、ツリー形構造に従って下層から最上層のＡＮＤゲートに伝送され、最上層のＡＮＤゲートはフラッシュ検出強制リセット信号を出力する。

Ｃ１７、Ｃ１５又は１６に記載の画像センサであって、コア回路アセンブリにおいて、主画素ユニットは、照射された光信号をリアルタイムで監視して、対応する電気信号を出力することに適している第２の光検知モジュールと、第１の入力端子が第２の光検知モジュールに結合され、第２の入力端子がグローバルリセット信号線を介して主画素アレイ制御ユニットに結合され、第１の出力端子が第２のインターフェースロジックモジュールに結合され、電気信号が設定された閾値を上回る場合、第２のトリガー生成信号を生成して第２のインターフェースロジックモジュールに送ることに適している第２のトリガー生成モジュールと、第１の入力端子が前記第２のトリガー生成モジュールに結合され、第２の入力端子がグローバルリセット信号線を介して主画素アレイ制御ユニットに結合され、第３の入力端子と第４の入力端子がそれぞれ行列要求線を介して読み出しユニットに結合され、第１の出力端子と第２の出力端子がそれぞれ行列選択線を介して読み出しユニットに結合され、第２のトリガー生成信号を受信すると行要求信号を読み出しユニットに送信し、読み出しユニットからの行選択信号を受信すると列要求信号を読み出しユニットに送信し、行選択信号と列選択信号を受信すると、第２のトリガー生成モジュールをオンにすることに適している第２のインターフェースロジックモジュールとを含む。

Ｃ１８、Ｃ１７に記載の画像センサであって、コア回路アセンブリにおいて、第２のトリガー生成モジュールは、入力端子が第２の光検知モジュールの出力端子に結合され、電気信号を前処理し、処理済みの電気信号を生成することに適している第２の前処理サブモジュールと、入力端子が第２の前処理サブモジュールの出力端子に結合され、処理済みの電気信号の変化が予め設定された条件を満たすか否かを判断することに適している第２の閾値比較サブモジュールとを含む。

Ｃ１９、Ｃ１８に記載の画像センサであって、コア回路アセンブリにおいて、第２のインターフェースロジックモジュールは第２のラッチと、ハンドシェイクプロトコル制御ロジックとを含む。

Ｃ２０、Ｃ１９に記載の画像センサであって、コア回路アセンブリにおいて、第２のラッチは、現在の主画素ユニットの作動状態を記憶して特徴付けることに適しており、第１のリセット信号が、前記主画素アレイ制御ユニットによって生成されるグローバルリセット信号に由来し、第２のリセット信号が前記ハンドシェイクプロトコル制御ロジックからの出力信号であり、セット信号が前記第２のトリガー生成モジュールによって生成される第２のトリガー生成信号に由来する。

Ｃ２１、Ｃ１９又は２０に記載の画像センサであって、コア回路アセンブリにおいて、ハンドシェイクプロトコル制御ロジックは、処理主画素ユニットと読み出しユニットとのインタラクションことに適している。

Ｃ２２、Ｃ２１に記載の画像センサであって、コア回路アセンブリにおいて、ハンドシェイクプロトコル制御ロジックはまた、主画素ユニットが読み出しユニットからの行選択信号と列選択信号の両方を受信すると、第２のリセット信号を前記第２のラッチに出力することに適している。

Ｃ２３、Ｃ１５～２２のいずれか１項に記載の画像センサであって、コア回路アセンブリにおいて、読み出しユニットは、主画素アレイからの行要求信号に応答することに適しているとともに、行応答が得られた行アドレス情報を出力することに適している行選択モジュールと、主画素アレイからの列要求信号に応答することに適しているとともに、列応答が得られた列アドレス情報を出力することに適している列選択モジュールと、行アドレス情報及び列アドレス情報の出力を制御することに適している読み出し制御モジュールとを含む。

さらに、当業者が理解できるように、前述したいくつかの実施例は、他の特徴ではなく、他の実施例に含まれるいくつかの特徴を含むが、異なる実施例の特徴の組み合わせは、本発明の範囲に含まれ、かつ異なる実施例を構成することを意味する。例えば、以下の特許請求の範囲において、特許する実施例のいずれも任意の組み合わせとして使用され得る。

さらに、前記実施例のいくつかは、ここでは、コンピュータシステムのプロセッサ又は前記機能を実行する他の装置によって実施され得る方法又は方法の要素の組み合わせとして記述してもよい。したがって、前記方法又は方法の要素を実施するのに必要な命令を有するプロセッサは、該方法又は方法の要素を実施するための装置を構成する。さらに、ここで装置の実施例の前記要素は、該発明の目的を実施するための要素により実行される機能を実施する装置の例である。

ここで使用される場合、別に規定しない限り、序数詞「第１の」、「第２の」、「第３の」などを用いて一般的な対象を記述する場合、類似の対象に係る異なる例を示すに過ぎず、このように記述された対象が、必ずしも時間的、空間的、順番又は任意の他の形態の所定の順序を有することを示唆することを意図していない。

限られる数の実施例にて本発明を記述しているが、以上の記述に基づいて、当業者が分かるように、ここで記述された本発明の範囲内で、他の実施例が考えられる。さらに、なお、本明細書で使用される用語は主に読みやすさや示教の目的で選択されるものであり、本発明の主題を解釈又は限定するために選択されるものではない。したがって、添付の特許請求の範囲及び主旨を逸脱しない限り、当業者にとっては多くの修正や変更が明らかなことである。本発明の範囲については、本発明で行われる開示は説明的なものであり、限定的なものではなく、本発明の範囲は添付の特許請求の範囲により限定される。

Claims (10)

1. フラッシュ検出ユニットであって、
   照射された光信号をリアルタイムで監視して、対応する電気信号を出力することに適している第１の光検知モジュールと、
   第１の入力端子が前記第１の光検知モジュールに結合され、第１の出力端子が第１のインターフェースロジックモジュールに結合され、前記電気信号が設定された閾値を上回る場合、第１のトリガー生成信号を生成して第１のインターフェースロジックモジュールに送ることに適している第１のトリガー生成モジュールと、
   第１の入力端子が前記第１のトリガー生成モジュールに結合され、第２の入力端子がフラッシュ検出リフレッシュ信号線を介してフラッシュ検出制御ユニットに結合され、第１の出力端子がフラッシュ検出トリガー信号線を介してフラッシュ検出制御ユニットに結合され、第１のトリガー生成信号を受信するとトリガー状態信号を出力することに適している第１のインターフェースロジックモジュールとを含む、フラッシュ検出ユニット。
2. 前記第１のトリガー生成モジュールの第２の入力端子がフラッシュ検出リフレッシュ信号線を介してフラッシュ検出制御ユニットに結合され、前記フラッシュ検出制御ユニットからのフラッシュ検出リフレッシュ信号を受信することに適しており、前記フラッシュ検出リフレッシュ信号を受信すると、第１のトリガー生成信号を生成しない、請求項１に記載のフラッシュ検出ユニット。
3. 前記第１のトリガー生成モジュールは、
   入力端子が前記第１の光検知モジュールの出力端子に結合され、前記電気信号を前処理して、処理済みの電気信号を生成することに適している第１の前処理サブモジュールと、
   入力端子が前記第１の前処理サブモジュールの出力端子に結合され、前記処理済みの電気信号の変化が予め設定された条件を満たすか否かを判断することに適している第１の閾値比較サブモジュールとを含む、請求項１又は２に記載のフラッシュ検出ユニット。
4. 前記第１のインターフェースロジックモジュールは、
   現在の作動状態を記憶して特徴付けることに適しており、リセット信号が前記フラッシュ検出制御ユニットによって生成されるフラッシュ検出リフレッシュ信号に由来し、セット信号が前記第１のトリガー生成モジュールによって生成される第１のトリガー生成信号に由来する第１のラッチをさらに含む、請求項１又は２に記載のフラッシュ検出ユニット。
5. フラッシュ防止回路アセンブリであって、
   複数の請求項１～４のいずれか１項に記載のフラッシュ検出ユニットを含み、視界内の光強度変化に応答し、光強度変化が一定の閾値を上回る場合、トリガー状態信号をフラッシュ検出制御ユニットに出力することに適しているフラッシュ検出画素アレイと、
   前記フラッシュ検出画素アレイに結合され、前記トリガー状態信号に従って視界内にグローバルフラッシュが発生したか否かを判断することに適しているとともに、グローバルフラッシュが発生したと決定した場合、フラッシュ検出強制リセット信号をコア回路アセンブリに送信することに適しているフラッシュ検出制御ユニットとを含む、フラッシュ防止回路アセンブリ。
6. 前記フラッシュ検出制御ユニットはまた、フラッシュ検出リフレッシュ信号を前記フラッシュ検出画素アレイに周期的に出力することに適している、請求項５に記載のフラッシュ防止回路アセンブリ。
7. 画像センサであって、
   複数の主画素ユニットを含み、視界内の光強度変化が閾値に達すると、対応する主画素ユニットをトリガーして、トリガーした主画素ユニットのアドレス情報を出力することに適しているコア回路アセンブリと、
   前記コア回路アセンブリの周辺に配置され、視界内のグローバルフラッシュを検出し、グローバルフラッシュが発生した場合、前記コア回路アセンブリをリセットして、フラッシュに対する前記コア回路アセンブリの応答及び出力をブロックすることに適している請求項５又は６に記載のフラッシュ防止回路アセンブリと、を含む画像センサ。
8. 前記フラッシュ防止回路アセンブリは複数のフラッシュ検出ユニットを含み、前記フラッシュ検出ユニットは、フラッシュ検出周期内に視界内の光強度変化を検出することに適しており、前記フラッシュ防止回路アセンブリはまた、視界内の光強度変化に従って、視界内にグローバルフラッシュが発生したか否かを判断することに適している、請求項７に記載の画像センサ。
9. 前記コア回路アセンブリは、
   複数の主画素ユニットを含み、視界内の光強度変化を監視し、光強度変化が一定の条件を満たす場合、トリガー状態に入ることに適している主画素アレイと、
   トリガー状態である主画素ユニットに応答して、対応するアドレス情報を出力することに適している読み出しユニットと、
   グローバルリセット信号を各々の主画素ユニットに送信して、各主画素ユニットの作動状態を制御することに適している主画素アレイ制御ユニットとを含む、請求項７又は８に記載の画像センサ。
10. 前記主画素アレイ制御ユニットはまた、
    初期化する際に、グローバルリセット信号線を通じて主画素アレイのうちのそれぞれの主画素ユニットにグローバルリセット信号を送信することで、主画素ユニットをオフにすること、及び
    フラッシュ防止回路アセンブリからのフラッシュ検出強制リセット信号を受信すると、グローバルリセット信号線を通じて主画素アレイのうちのそれぞれの主画素ユニットにグローバルリセット信号を送信することで、主画素ユニットをオフにすることに適している、請求項９に記載の画像センサ。

Images