CN117857940A - 信号处理电路和电子设备 - Google Patents

Abstract

本公开实施例公开了一种信号处理电路和电子设备，包括：由m行*n列的像素单元组成的像素阵列，以及k个列处理器；其中，每个所述列处理器对应一列中的m个所述像素单元；所述m、n分别为大于等于1的整数；所述像素阵列，用于根据外部控制信号的控制使每行所述像素单元逐行进行像素信号的量化，输出n个复位信号和目标信号并分别发送到k个所述列处理器；所述列处理器，用于接收所述复位信号和所述目标信号，并对所述目标信号进行累加，当累加信号达到预设条件时，输出脉冲信号，并根据所述脉冲信号执行复位操作；本公开实施例通过列处理器实现对复位信号和目标信号的相关双采样，通过相关双采样实现了噪声抑制。

Description

信号处理电路和电子设备

技术领域

本公开涉及传感器技术领域，尤其是一种信号处理电路和电子设备。

背景技术

图像传感器已经被广泛地应用在数码相机、移动手机、医疗、汽车、无人机和机器识别等领域，特别是制造互补型金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)图像传感器技术的快速发展，使人们对图像传感器的输出图像品质有了更高的要求。CMOS图像传感器依据信号采集方式，可分为两种类别：一种方式是，对像素设定曝光时长进而测量电压信号变化量的方式；第二种方式是，对像素设定电压变化量进而测量曝光时长的方式，此种图像传感器称为脉冲序列式图像传感器。脉冲序列式图像传感器在进行信号采集时需执行复位，但在信号处理时，对复位信号引入的噪声没有有效的抑制方法。

发明内容

根据本公开实施例的一个方面，提供了一种信号处理电路，包括：由m行*n列的像素单元组成的像素阵列，以及k个列处理器；其中，每个所述列处理器对应至少一列所述像素单元；所述m、n分别为大于等于1的整数；

所述像素阵列，用于根据外部控制信号的控制使每行所述像素单元逐行进行像素信号的量化，输出n个复位信号和目标信号并分别发送到k个所述列处理器；

所述列处理器，用于接收所述复位信号和所述目标信号，并对所述目标信号进行累加，当累加信号达到预设条件时，输出脉冲信号，并根据所述脉冲信号执行复位操作。

可选地，所述列处理器，包括：双采样信号累加电路和脉冲信号输出电路；

所述双采样信号累加电路，用于在接收从所述像素单元输出的所述复位信号时，对信号锁存；在接收从所述像素单元输出的所述目标信号时，对所述目标信号进行累加，并将得到的累加信号输出到所述脉冲信号输出电路中；

所述脉冲信号输出电路，用于接收所述双采样信号累加电路输出的累加信号，并根据所述累加信号确定是否输出所述脉冲信号。

可选地，所述双采样信号累加电路包括：电容和信号锁存电路；

所述电容的负极板与所述像素单元的输出端连接，用于接收所述像素单元输出的复位信号或目标信号，所述电容的正极板与所述信号锁存电路的一端连接；

所述信号锁存电路一端与所述电容正极板连接，另一端与所述脉冲信号输出电路连接，用于根据外部锁存信号的控制，在所述电容负极板接收所述复位信号时，对所述电容正极板的信号进行锁存；在所述电容负极板接收所述目标信号时，使所述目标信号传输至所述电容正极板。

可选地，所述信号锁存电路包括并联的模拟电压缓存器和信号锁存开关；

所述模拟电压缓存器的一端与所述电容的正极板连接，另一端作为所述双采样信号累加电路的输出端与所述脉冲信号输出电路连接；

所述信号锁存开关根据所述外部锁存信号的控制断开或导通，响应于所述信号锁存开关导通，所述模拟电压缓存器对所述电容正极板的信号进行锁存；响应于所述信号锁存开关断开，所述电容正极板跟随所述电容负极板的信号变化而变化。

可选地，所述电容的正极板还通过至少一个开关晶体管与预设复位信号连接，响应于所述至少一个开关晶体管中一个开关晶体管导通时，根据所述预设复位信号对所述电容的正极板执行复位。

可选地，所述至少一个开关晶体管包括第一开关晶体管和第二开关晶体管；

所述第一开关晶体管的源极与所述预设复位信号连接，漏极与所述电容的正极板连接，栅极接收初始控制信号，响应于所述初始控制信号为高电平时，通过所述预设复位信号对所述电容的正极板执行复位；

所述第二开关晶体管的源极与所述预设复位信号连接，漏极与所述电容的正极板连接，栅极接收所述脉冲信号输出电路输出的脉冲信号，响应于所述脉冲信号为高电平时，通过所述预设复位信号对所述电容的正极板执行复位。

可选地，所述电容的负极板还与偏置电流源连接。

可选地，所述脉冲信号输出电路，包括：比较器，所述比较器的正输入端接收所述双采样信号累加电路输出的累加信号，负输入端接收预设阈值信号，响应于所述累加信号大于所述预设阈值信号时，通过输出端输出脉冲信号。

根据本公开实施例的另一方面，提供了一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器，还包括任一实施例所述的信号处理电路；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号处理电路。

可选地，所述电子设备被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备。

基于本公开上述实施例提供的一种信号处理电路和电子设备，包括：由m行*n列的像素单元组成的像素阵列，以及k个列处理器；其中，每个所述列处理器对应一列中的m个所述像素单元；所述m、n分别为大于等于1的整数；所述像素阵列，用于根据外部控制信号的控制使每行所述像素单元逐行进行像素信号的量化，输出n个复位信号和目标信号并分别发送到k个所述列处理器；所述列处理器，用于接收所述复位信号和所述目标信号，并对所述目标信号进行累加，当累加信号达到预设条件时，输出脉冲信号，并根据所述脉冲信号执行复位操作；本公开实施例通过列处理器实现对复位信号和目标信号的相关双采样，通过相关双采样实现了噪声抑制，并且，通过对目标信号的累加取代光生电荷的连续累积，实现了高速的脉冲序列成像。

下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同描述一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1是本公开一示例性实施例提供的信号处理电路的电路结构示意图；

图2是本公开一示例性实施例提供的信号处理电路中列处理器的电路结构示意图；

图3是本公开另一示例性实施例提供的信号处理电路中列处理器的电路结构示意图；

图4是本公开又一示例性实施例提供的信号处理电路中列处理器的电路结构示意图；

图5是本公开还一示例性实施例提供的信号处理电路中列处理器的电路结构示意图；

图6是本公开一示例性实施例提供的信号处理电路中脉冲信号输出电路的电路结构示意图；

图7是本公开另一示例性实施例提供的信号处理电路的电路结构示意图；

图8是图7所示的信号处理电路的一个可选示例工作流程示意图；

图9图示了根据本公开实施例的电子设备的框图。

具体实施方式

下面，将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。

应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等，既不代表任何特定技术含义，也不表示它们之间的必然逻辑顺序。

还应理解，在本公开实施例中，“多个”可以指两个或两个以上，“至少一个”可以指一个、两个或两个以上。

还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。

另外，本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。本公开中所指数据可以包括文本、图像、视频等非结构化数据，也可以是结构化数据。

还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

在实现本公开的过程中，发明人发现，脉冲序列式图像传感器通过记录光电信号积累至特定阈值的时间来反映光照强度，因此光生电荷的累积时间是不确定的，难以设置一个特定的时间对图像传感器进行相关双采样，而相关双采样是抑制图像传感器中噪声信号的重要手段。因此发明人为解决噪声抑制问题，提出以下技术方案。

图1是本公开一示例性实施例提供的信号处理电路的电路结构示意图。如图1所示，本实施例提供的信号处理电路包括：由m行*n列的像素单元111组成的像素阵列110，以及k个列处理器120；其中，每个列处理器120对应至少一列像素单元111；m、n分别为大于等于1的整数，k可以为大于等于1小于等于n的整数。

像素阵列110，用于根据外部控制信号的控制使每行像素单元111逐行进行像素信号的量化，输出n个复位信号和目标信号并分别发送到k个列处理器120。每个列处理器120可以对应至少一列像素单元111(例如，每个列处理器120对应n/k列像素单元111，n/k不能整除时，取n/k的商加1为列处理器对应的像素单元列数，其中有一个列处理器120对应的像素单元列数较少)。为了便于理解，图1所示实施例中展示的为一种可选的情况，即包括n个列处理器120，每个列处理器120对应一列像素单元111。

本实施例中，像素单元111的结构可以为现有技术中任意像素结构，可输出复位信号和目标信号即可。例如，现有技术中的4T结构的像素单元等。

列处理器120，用于接收复位信号和目标信号，并对目标信号进行累加，当累加信号达到预设条件时，输出脉冲信号，并根据脉冲信号执行复位操作。

可选地，在像素阵列110进行逐行像素信号量化时，每个列处理器120对对应的至少一个像素单元111逐一执行像素信号的量化，列处理器120在执行目标信号累加时，针对的是同一像素单元111的目标信号。图1所示实施例中，在一行像素单元111执行像素信号量化时，列处理器120对该行中其对应的像素单元111输出的目标信号进行累加。

可选地，目标信号可以包括如下信号中的至少一种：脉冲信号、电势信号和有限位的数值等。

本实施例中，列处理器120依次对一个像素单元111输入的目标信号进行累加，只有当累加信号大于预设阈值信号时，才通过列处理器输出脉冲信号，即可实现在光照强度越大，脉冲信号输出越密集，光照强度越小，脉冲信号输出越稀疏；因此，实现了通过读取脉冲信号之间的时间间隔，即可评估光照强度，完成图像传感的功能。

本公开上述实施例提供的一种信号处理电路，包括：由m行*n列的像素单元组成的像素阵列，以及k个列处理器；其中，每个所述列处理器对应一列中的m个所述像素单元；所述m、n分别为大于等于1的整数；所述像素阵列，用于根据外部控制信号的控制使每行所述像素单元逐行进行像素信号的量化，输出n个复位信号和目标信号并分别发送到k个所述列处理器；所述列处理器，用于接收所述复位信号和所述目标信号，并对所述目标信号进行累加，当累加信号达到预设条件时，输出脉冲信号，并根据所述脉冲信号执行复位操作；本公开实施例通过列处理器实现对复位信号和目标信号的相关双采样，通过相关双采样实现了噪声抑制，并且，通过对目标信号的累加取代光生电荷的连续累积，实现了高速的脉冲序列成像。

图2是本公开一示例性实施例提供的信号处理电路中列处理器的电路结构示意图。如图2所示的列处理器，包括：双采样信号累加电路210和脉冲信号输出电路220。

双采样信号累加电路210，用于在接收从像素单元111输出的复位信号时，对信号锁存；在接收从像素单元111输出的目标信号时，对目标信号进行累加，并将得到的累加信号输出到脉冲信号输出电路中。

本实施例中，通过双采样信号累加电路210实现对复位信号和目标信号的双采样，并通过对信号锁存解决了复位信号中引入的噪声信号的问题，通过对目标信号进行累加，以目标信号的累加替代光生电荷的连续累积。

脉冲信号输出电路220，用于接收双采样信号累加电路输出的累加信号，并根据累加信号确定是否输出脉冲信号。

本实施例中，通过脉冲信号输出电路220根据累加信号确定是否输出脉冲信号，可选地，脉冲信号输出电路220中可以包括比较电路，例如，将累加信号与预设阈值信号进行比较，基于比较结果确定是否输出脉冲信号，

图3是本公开另一示例性实施例提供的信号处理电路中列处理器的电路结构示意图。如图3所示，双采样信号累加电路210包括：电容211和信号锁存电路212。

电容211的负极板与像素单元111的输出端连接，用于接收像素单元111输出的复位信号或目标信号，电容211的正极板与信号锁存电路212的一端连接。

信号锁存电路212一端与电容211正极板连接，另一端与脉冲信号输出电路220连接，用于根据外部锁存信号的控制，在电容负极板接收复位信号时，对电容正极板的信号Vc1进行锁存；在电容负极板接收目标信号时，使目标信号传输至电容正极板。

本实施例中，利用电容的特性，将电容的负极板作为双采样信号累加电路210的输入端，接收复位信号或目标信号；当接收复位信号时，考虑到噪声的存在，此时通过信号锁存电路212对电容正极板的信号进行锁存，由于信号被锁存，电容正极板的信号Vc1不随电容负极板的信号Vc2变化而变化，因此，隔离了噪声对电容正极板的信号Vc1的影响。而当接收目标信号时，信号锁存电路212不对电容正极板的信号Vc1进行锁存，此时，电容正极板的信号Vc1随着电容负极板的信号Vc2变化而变化，实现在电容正极板对目标信号进行存储，经过多次接收目标信号，实现在电容正极板对目标信号进行累加，此时，在电容正极板累加的信号Vc2中不包括复位信号引入的噪声信号，去除了噪声对目标信号的影响，提高了累加信号的准确性，进而提升了输出的脉冲信号的准确性。

图4是本公开又一示例性实施例提供的信号处理电路中列处理器的电路结构示意图。如图4所示，双采样信号累加电路210中包括信号锁存电路212包括并联的模拟电压缓存器213和信号锁存开关214。

可选地，信号锁存开关214的一端与模拟电压缓存器213的输入端连接，信号锁存开关214的另一端与模拟电压缓存器213的输出端连接，当信号锁存开关214导通时，使模拟电压缓存器213的输入端和输出端短接在一起，此时，电容正极板的信号Vc1即被锁存，无论电容负极板的信号Vc2如何变化，电容正极板的信号Vc1都不变化。本实施例中的模拟电压缓存器为模拟电路中常见电路单元，其基本特性为输出信号始终等于输入信号，模拟电压缓存器内部电路结构可以为各种设计且为已有技术，故不赘述，本领域技术人员应理解所有可实现输出信号始终等于输入信号的模拟电压缓存器均可以应用于本公开提供的实施例中。

可选地，模拟电压缓存器还可以通过现有技术中的加法器实现。

模拟电压缓存器213的一端与电容211的正极板连接，另一端作为双采样信号累加电路210的输出端与脉冲信号输出电路220连接。

信号锁存开关214根据外部锁存信号的控制断开或导通，响应于信号锁存开关214导通，模拟电压缓存器213对电容正极板的信号Vc1进行锁存；响应于信号锁存开关214断开，电容正极板的信号Vc1跟随电容负极板的信号Vc2变化而变化。

本实施例中，通过信号锁存开关214实现对模拟电压缓存器213锁存信号的控制，其外部锁存信号与像素单元211中接收的复位信号相对应，当像素单元根据控制输出复位信号时，信号锁存开关214接收相应的外部锁存信号控制模拟电压缓存器213对电容正极板的信号Vc1进行锁存，以避免复位信号中带有的噪声信号影响脉冲信号的产生。

如图4所示，电容的正极板还通过至少一个开关晶体管215(为便于理解和显示，本实施例中仅示出一个开关晶体管的情况)与预设复位信号Vr连接，响应于至少一个开关晶体管中一个开关晶体管(当包括多个开关晶体管时，多个开关晶体管并联，只需一个开关晶体管导通，即可连通预设复位信号Vr与电容的正极板)导通时，根据预设复位信号Vr对电容的正极板执行复位。

通过复位，使电容的正极板的电压信号Vc1复位至Vr，通常对电容的正极板的复位是在列处理器接收信号之前执行，并且，由于需要利用双采样信号累加电路210对目标信号进行累加，因此，在输出高电平的脉冲信号之后，也需要重新对电容的正极板的信号Vc1执行复位，避免信号累加出错。基于上述问题，本公开另一可选实施例中，如图5所示，至少一个开关晶体管215包括第一开关晶体管2151和第二开关晶体管2152；

第一开关晶体管2151的源极与预设复位信号Vr连接，漏极与电容的正极板连接，栅极接收初始控制信号，响应于初始控制信号为高电平时，通过预设复位信号Vr对电容的正极板执行复位。

第二开关晶体管2152的源极与预设复位信号Vr连接，漏极与电容的正极板连接，栅极接收脉冲信号输出电路220输出的脉冲信号，响应于脉冲信号为高电平时，通过预设复位信号Vr对电容的正极板执行复位。

在该实施例中，电容的正极板通过两个开关晶体管(第一开关晶体管2151和第二开关晶体管2152)与预设复位信号Vr连接，响应于两个开关晶体管中一个开关晶体管导通时，根据预设复位信号Vr对电容的正极板执行复位。本实施例中提供的第一开关晶体管2151和第二开关晶体管2152分别连通预设复位信号Vr与电容正极板，初始对电容正极板复位时，可通过初始控制信号输入到第一开关晶体管2151的栅极，使第一开关晶体管2151导通实现。而第二开关晶体管2152的栅极与脉冲信号输出电路220的输出端连接，当脉冲信号输出电路220输出的脉冲信号为高电平时，使第二开关晶体管2152导通，进而通过预设复位信号Vr对电容的正极板执行复位，将电容的正极板的信号Vc1复位至Vr，以便像素单元下一次输出的目标信号，进而累加得到下一个脉冲信号。

可选地，电容的负极板还与偏置电流源216连接，偏置电流源216一端与电容的负极板连接，另一端接地GND。通过偏置电流源216的辅助，可使像素单元111输出的信号顺利流入电容的负极板。

在一些可选的实施例中，图6是本公开一示例性实施例提供的信号处理电路中脉冲信号输出电路的电路结构示意图。脉冲信号输出电路220，包括：比较器221，比较器221的正输入端接收双采样信号累加电路210输出的累加信号，负输入端接收预设阈值信号Vth，响应于累加信号大于预设阈值信号Vth时，通过输出端输出脉冲信号。

图7是本公开另一示例性实施例提供的信号处理电路的电路结构示意图。如图7所示，该实施例中，仅以单个像素单元111为例，示意出像素单元111与列处理器120中包括的各个元器件之间的连接关系。

本实施例中像素单元111为普通4T结构的像素单元，包括一个光电二极管PD、一个转移晶体管TX、浮置扩散区电容FD、一个复位晶体管Rst、一个源跟随器SF、一个行选晶体管Sel。

光电二极管PD用于收集光生电荷，转移晶体管TX导通时将光电二极管PD收集的光生电荷转移到浮置扩散区电容FD中，浮置扩散区电容FD的一端接地GND，另一端与复位晶体管Rst连接电源信号VDD。

可选地，浮置扩散区电容FD在复位晶体管Rst导通时执行复位；在复位晶体管Rst断开且转移晶体管TX导通时，浮置扩散区电容FD接收光电二极管PD产生的光生电荷。

本实施例中，浮置扩散区电容FD为4T结构的像素单元中的通用结构，通过该浮置扩散区电容FD实现光检测功能，并在转移晶体管TX导通时，将光电二极管PD中产生的光生电荷读取到浮置扩散区电容FD。可选地，复位晶体管Rst在导通时，将浮置扩散区电容FD与电源信号VDD导通，实现对浮置扩散区电容FD的复位，将浮置扩散区电容FD上的电压充到高电平。在光照条件下，光电二极管PD与浮置扩散区电容FD中均产生光生电荷，其中浮置扩散区电容FD上的电压在光生电荷的作用下会逐渐下降。通常情况下浮置扩散区电容FD在产生光生电荷之前执行复位。

源跟随器SF的栅极端与浮置扩散区电容FD连接，源极端与行选晶体管Sel连接，漏极端接收电源信号VDD；用于探测并跟随浮置扩散区电容FD的电荷变化，确定目标信号。

行选晶体管Sel的漏极端与源跟随器SF的源极端连接，源极端与列处理器120连接，栅极端接收外部控制信号，并根据外部控制信号的控制确定是否输出目标信号。

本实施例中，源跟随器SF的栅极端与浮置扩散区电容FD连接，并且跟随浮置扩散区电容FD的电势变化，得到电势信号，此过程不影响光电二极管PD的光电转换，在转移晶体管TX断开的前提下，源跟随器SF读取浮置扩散区电容FD的电势变化，而光电二极管PD继续进行光电转换采集电荷。行选晶体管Sel根据外部控制信号的控制选择是否输出目标信号，外部控制信号可以为外部时钟信号或外部脉冲信号等；外部控制信号的时序根据具体场景设置。可选地，基于外部时钟电路可以定时发送外部控制信号控制行选晶体管Sel输出目标信号。

该实施例中，列处理器120中包括双采样信号累加电路210和脉冲信号输出电路220；双采样信号累加电路210包括：电容211、模拟电压缓存器213、信号锁存开关214、第一开关晶体管2151和第二开关晶体管2152；脉冲信号输出电路220包括一个比较器221。双采样信号累加电路210还包括偏置电流源216。

电容211的负极端与像素单元111的输出端以及偏置电流源216连接；电容211的正极板与模拟电压缓存器213以及信号锁存开关214的一端连接。

模拟电压缓存器213与信号锁存开关214并联后输入端与电容正极板连接，输出端与比较器221的正输入端连接，用于将累加信号输出到比较器221中。模拟电压缓存器213的一端还分别通过第一开关晶体管2151和第二开关晶体管2152与预设复位信号Vr连接。

比较器221的正输入端与模拟电压缓存器213的输出端连接，接收累加信号，负输入端与预设阈值信号Vth连接，输出端输出脉冲信号。可选地，比较器221的输出端还与第二开关晶体管2152的栅极连接，通过脉冲信号控制第二开关晶体管2152是否导通。

在一些可选的实施例中，图8是图7所示的信号处理电路的一个可选示例工作流程示意图。如图8所示可包括以下阶段：

首先，在执行信号处理之前，需要对双采样信号累加电路210执行初始复位。初始复位阶段：第一开关晶体管2151根据初始控制信号(只在该初始复位阶段给予一个高电平，后续过程均为低电平，即第一开关晶体管2151后续一直断开)的控制导通，将电容上极板(对应上述实施例中电容正极板)复位至预设复位信号Vr(该信号可以为一个预设电压值，具体取值可根据具体应用场景设置)。在该阶段像素单元111未启动，不执行任何操作。

曝光阶段：像素单元111启动，通过光电二极管PD收集并保存光生电荷。

复位信号采样阶段：像素单元111中复位晶体管Rst根据行控制器发出的时钟信号的控制导通，电源信号VDD对浮置扩散区电容FD进行复位，复位后的信号通过源跟随器SF输入到电容下极板(对应上述实施例中电容负极板)，此时信号锁存开关214保持闭合，模拟电压缓存器213执行信号锁存，因此电容上极板电压Vc1保持在Vr，电容下极板电压Vc2等于本次读出的复位信号，考虑到噪声的存在，此时电容下极板电压Vc2＝Vnoise1，Vnoise1表示包括噪声的复位信号。

曝光信号(对应上述实施例中的目标信号)采样阶段：转移晶体管TX导通，光电二极管PD上的光生电荷转移至浮置扩散区电容FD，并通过源跟随器SF输入到电容下极板，此时信号锁存开关214断开，因此，电容上极板电压Vc1会随着电容下极板电压Vc2的电压变化而改变。电容下极板电压Vc2叠加上目标信号V1从Vnoise1变化为Vnoise1+V1，电容上极板电压Vc1也随之变化相同大小，因此电容上极板电压Vc1从Vr变化至Vr+V1。可以看出电容上极板电压Vc1的信号已经去除了噪声的影响，实现了相关双采样的功能。

脉冲产生阶段：比较器221判断电容上极板电压Vc1是否达到预设阈值信号Vth，如果达到特定阈值，则输出一个脉冲信号，并将脉冲信号输入到第二开关晶体管2152的栅极端，通过第二开关晶体管2152对电容上极板进行复位，如果未达到特定阈值，则不产生脉冲信号，也不进行复位，电容上极板电压Vc1在下个工作周期继续累加。

为说明本公开提供的信号处理电路连续累加的功能，接下来说明在前一曝光周期未产生脉冲信号的情况下，下一个曝光周期的工作过程，在未产生脉冲信号时，重复执行以下曝光阶段、复位信号采样阶段、曝光信号采样阶段以及脉冲产生阶段。

曝光阶段：通过光电二极管PD收集并保存光生电荷。

复位信号采样阶段：像素单元111中复位晶体管Rst根据行控制器发出的时钟信号的控制导通，电源信号VDD对浮置扩散区电容FD进行复位，复位后的信号通过源跟随器SF输入到电容下极板(对应上述实施例中电容负极板)，此时信号锁存开关214保持闭合，模拟电压缓存器213执行信号锁存，因此电容上极板电压Vc1保持在Vr+V1，电容下极板电压Vc2的信号等于本次读出的复位信号，考虑到噪声的存在，此时电容下极板电压Vc2＝Vnoise2，Vnoise2表示包括噪声的复位信号。

曝光信号采样阶段：转移晶体管TX导通，光电二极管PD上的光生电荷转移至浮置扩散区电容FD，并通过源跟随器SF输入到电容下极板，此时信号锁存开关214断开，因此，电容上极板电压Vc1会随着电容下极板电压Vc2的变化而改变。电容下极板电压Vc2叠加上曝光信号从Vnoise2变化为Vnoise1+V2，电容上极板电压Vc1也随之变化相同大小，因此电容上极板电压Vc1从Vr+V1变化至Vr+V1+V2。可以看出电容上极板电压Vc1的信号已经去除了噪声的影响，实现了相关双采样的功能，也实现了两次信号的累加。

脉冲产生阶段：比较器221判断电容上极板电压Vc1是否达到预设阈值信号Vth，如果达到特定阈值，则输出一个脉冲信号，并将脉冲信号输入到第二开关晶体管2152的栅极端，通过第二开关晶体管2152对电容上极板进行复位，如果未达到特定阈值，则不产生脉冲信号，也不进行复位，电容上极板电压Vc1在下个工作周期继续累加。

如此循环，通过读取脉冲信号之间的时间间隔，即可评估光照强度，可选地，两个脉冲信号之间的时间间隔越短，说明光照强度越强；两个脉冲信号之间的时间间隔越长，说明光照强度越弱；完成图像传感的功能。

根据本公开实施例的另一个方面，提供了一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器，还包括上述任一实施例所述的信号处理电路；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号处理电路。

本公开提供的电子设备可被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备等。

本公开提供的电子设备可被应用于以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备等。

下面，参考图9来描述根据本公开实施例的电子设备。该电子设备可以是第一设备和第二设备中的任一个或两者、或与它们独立的单机设备，该单机设备可以与第一设备和第二设备进行通信，以从它们接收所采集到的输入信号。

图9图示了根据本公开实施例的电子设备的框图。

如图9所示，电子设备包括一个或多个处理器和存储器。

处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元，并且可以控制电子设备中的其他组件以执行期望的功能。

存储器可以存储一个或多个计算机程序产品，所述存储器可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机程序产品，处理器可以运行所述计算机程序产品，以实现上文所述的本公开的各个实施例的信号处理电路以及/或者其他期望的功能。

在一个示例中，电子装置还可以包括：输入装置和输出装置，这些组件通过总线系统和/或其他形式的连接机构(未示出)互连。

此外，该输入装置还可以包括例如键盘、鼠标等等。

该输出装置可以向外部输出各种信息，包括确定出的距离信息、方向信息等。该输出装置可以包括例如显示器、扬声器、打印机、以及通信网络及其所连接的远程输出装置等等。

当然，为了简化，图9中仅示出了该电子设备中与本公开有关的组件中的一些，省略了诸如总线、输入/输出接口等等的组件。除此之外，根据具体应用情况，电子设备还可以包括任何其他适当的组件。

除了上述方法和设备以外，本公开的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述部分中描述的根据本公开各种实施例的信号处理电路。

所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本公开实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、C++等，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。

此外，本公开的实施例还可以是计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述部分中描述的根据本公开各种实施例的信号处理电路。

所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

以上结合具体实施例描述了本公开的基本原理，但是，需要指出的是，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本公开的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本公开为必须采用上述具体的细节来实现。

本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于系统实施例而言，由于其与方法实施例基本对应，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

可能以许多方式来实现本公开的方法和装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本公开的方法和装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本公开的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本公开实施为记录在记录介质中的程序，这些程序包括用于实现根据本公开的方法的机器可读指令。因而，本公开还覆盖存储用于执行根据本公开的方法的程序的记录介质。

还需要指出的是，在本公开的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本公开的等效方案。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本公开。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本公开的范围。因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本公开的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (10)

1.一种信号处理电路，其特征在于，包括：由m行*n列的像素单元组成的像素阵列，以及k个列处理器；其中，每个所述列处理器对应至少一列所述像素单元；所述m、n分别为大于等于1的整数；

所述像素阵列，用于根据外部控制信号的控制使每行所述像素单元逐行进行像素信号的量化，输出n个复位信号和目标信号并分别发送到k个所述列处理器；

所述列处理器，用于接收所述复位信号和所述目标信号，并对所述目标信号进行累加，当累加信号达到预设条件时，输出脉冲信号，并根据所述脉冲信号执行复位操作。

2.根据权利要求1所述的电路，其特征在于，所述列处理器，包括：双采样信号累加电路和脉冲信号输出电路；

所述双采样信号累加电路，用于在接收从所述像素单元输出的所述复位信号时，对信号锁存；在接收从所述像素单元输出的所述目标信号时，对所述目标信号进行累加，并将得到的累加信号输出到所述脉冲信号输出电路中；

所述脉冲信号输出电路，用于接收所述双采样信号累加电路输出的累加信号，并根据所述累加信号确定是否输出所述脉冲信号。

3.根据权利要求2所述的电路，其特征在于，所述双采样信号累加电路包括：电容和信号锁存电路；

所述电容的负极板与所述像素单元的输出端连接，用于接收所述像素单元输出的复位信号或目标信号，所述电容的正极板与所述信号锁存电路的一端连接；

所述信号锁存电路一端与所述电容正极板连接，另一端与所述脉冲信号输出电路连接，用于根据外部锁存信号的控制，在所述电容负极板接收所述复位信号时，对所述电容正极板的信号进行锁存；在所述电容负极板接收所述目标信号时，使所述目标信号传输至所述电容正极板。

4.根据权利要求3所述的电路，其特征在于，所述信号锁存电路包括并联的模拟电压缓存器和信号锁存开关；

所述模拟电压缓存器的一端与所述电容的正极板连接，另一端作为所述双采样信号累加电路的输出端与所述脉冲信号输出电路连接；

所述信号锁存开关根据所述外部锁存信号的控制断开或导通，响应于所述信号锁存开关导通，所述模拟电压缓存器对所述电容正极板的信号进行锁存；响应于所述信号锁存开关断开，所述电容正极板跟随所述电容负极板的信号变化而变化。

5.根据权利要求3或4所述的电路，其特征在于，所述电容的正极板还通过至少一个开关晶体管与预设复位信号连接，响应于所述至少一个开关晶体管中一个开关晶体管导通时，根据所述预设复位信号对所述电容的正极板执行复位。

6.根据权利要求5所述的电路，其特征在于，所述至少一个开关晶体管包括第一开关晶体管和第二开关晶体管；

所述第一开关晶体管的源极与所述预设复位信号连接，漏极与所述电容的正极板连接，栅极接收初始控制信号，响应于所述初始控制信号为高电平时，通过所述预设复位信号对所述电容的正极板执行复位；

所述第二开关晶体管的源极与所述预设复位信号连接，漏极与所述电容的正极板连接，栅极接收所述脉冲信号输出电路输出的脉冲信号，响应于所述脉冲信号为高电平时，通过所述预设复位信号对所述电容的正极板执行复位。

7.根据权利要求3-6任一所述的电路，其特征在于，所述电容的负极板还与偏置电流源连接。

8.根据权利要求2-7任一所述的电路，其特征在于，所述脉冲信号输出电路，包括：比较器，所述比较器的正输入端接收所述双采样信号累加电路输出的累加信号，负输入端接收预设阈值信号，响应于所述累加信号大于所述预设阈值信号时，通过输出端输出脉冲信号。

9.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器，还包括权利要求1-8任一所述的信号处理电路；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号处理电路。

10.根据权利要求9所述的电子设备，其特征在于，所述电子设备被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备。