JP2022506913A - 集積光学微小電気機械システムにおける応力及び間隙の軽減のための構造及び方法 - Google Patents

Abstract

シリコンフォトニクスは、ＣＭＯＳマイクロエレクトロニクス産業のスケールメリットを活用し、例えば、窒化ケイ素（ＳｉＸＮＹ）及び酸窒化ケイ素（ＳｉＯＸＮ１－Ｘ）などの導波路コア材料を使用することによって、集積光学機能（受動的又は能動的光導波路）を集積回路に追加する技術候補である。微小電気機械システム（ＭＥＭＳ）は、シリコン回路及びシリコンフォトニクスに追加機能を追加させる、基板に対する可動プラットフォームを提供する。従って、基板上に形成される「固定」導波路と１つ又はそれ以上の可動プラットフォーム上に形成される「可動」導波路とを組み合わせることによって、発明者らは、シリコンフォトニクスに基づく一連の集積光学ＭＥＭＳ（ＩＯ－ＭＥＭＳ）を確立した。かかるＩＯ－ＭＥＭＳは、プラットフォームと変形可能なビームの両方を活用する、光スイッチ、光減衰器、光ゲート、光スイッチマトリクス、設定可能な波長マルチプレクサ／デマルチプレクサデバイスなどを含む。

Description

関連出願の相互参照
本願は、２０１８年１１月８日に出願された、「Ｓｔｒｕｃｔｕｒｅｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｓｔｒｅｓｓ ａｎｄ Ｇａｐ Ｍｉｔｉｇａｔｉｏｎ ｉｎ Ｉｎｔｅｇｒａｔｅｄ Ｏｐｔｉｃｓ Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ」と題された米国仮特許第６２／７５７，３１７号の優先権を主張し、引用によりその全文を組み込む。

本発明は、集積光学ＭＥＭＳ（ＩＯ－ＭＥＭＳ）のコンセプト、特に、ＩＯ－ＭＥＭＳ内の導波路における突合せ結合の応力及び間隙閉鎖の作用を軽減するための構造及び方法に関する。本発明は、光スイッチの設計、光学要素のパッケージング、光結合、及び応力補償要素の製造について、現行技術を改良する。

シリコンフォトニクスは、ＣＭＯＳマイクロエレクトロニクス産業のスケールメリットを活用することによって、集積回路に集積光学機能を追加するための前途有望な技術である。シリコンフォトニクスのいくつかの変形は、窒化ケイ素（Ｓｉ_ｘＮ_ｙ）や酸窒化ケイ素（ＳｉＯ_ｘＮ_１－ｘ）などの他の材料を導波路コアとして使用してもよい。

微小電気機械システム（ＭＥＭＳ）は、シリコン集積回路内の電気的及び機械的機能を組み合わせる小型集積デバイス又はシステムであるが、他の有形システムが採用されてもよい。ＭＥＭＳのサイズは、サブマイクロメートルレベルからミリメートルレベルに及ぶことができ、その数は、１つから、数個、特定のシステムでは数千又は数万の任意の数であってもよい。歴史的に、ＭＥＭＳデバイスは、ディスクリートのデバイスとして、又はシリコンエレクトロニクスと組み合わせて、シリコン回路にビーム、ギア、ダイヤフラム、及びばねなどの機械素子を追加するために、シリコン集積回路産業用に開発された製造手法、即ち、薄膜蒸着、リソグラフィ、エッチングなどを活用し拡張してきた。今日のＭＥＭＳデバイス用途の例としては、インクジェットプリンタカートリッジ、加速度計、小型ロボット、マイクロエンジン、ロック、慣性センサ、マイクロドライブ、マイクロミラー、マイクロアクチュエータ、光学スキャナ、流体ポンプ、トランスデューサ、化学センサ、圧力センサ、及び流センサなどが挙げられる。これらのＭＥＭＳシステムは、ミクロ規模で機械的プロセスを感知、制御、及び始動することができ、個々に又はアレイとして機能してマクロ効果を生み出し、適切な作動技術となり得る。

自由空間内での光路を変更する構造としてのＭＥＭＳは一般的には、従来の微小光電気機械システム（ＭＯＥＭＳ）と称される。一方、集積光学ＭＥＭＳ又はＩＯ－ＭＥＭＳは、シリコンフォトニクスに基づき、ＭＥＭＳ対応集積光学集積回路（ＩＣ）による最近の開発を活用している。突合せ結合を可能にする間隙閉鎖導波路を導入する本発明以前は、ＩＯ－ＭＥＭＳは、固定導波路に一過性又は断熱的に結合する、水平又は垂直に作動する空気クラッド導波路に制限されてきた。

従って、同じチップ上に配置されるＭＥＭＳ作動及びアンカー導波路間である集積光学誘電性クラッド導波路間で、より効率的な広帯域かつ偏光に影響を受けない光結合を提供するためには、集積光学導波路のＭＥＭＳ作動間隙閉鎖及び突合せ結合に関する要件が存在する。誘電性クラッド及び導波路コアとして機能する材料が、導波路を支持するＭＥＭＳ構造内の大きな応力、ひいては、ＭＥＭＳ構造の変形を招く可能性があることを前提とし、発明者らは、ＩＯ－ＭＥＭＳの２つの異なる微細加工プロセスの種類、即ち、第１に、応力軽減の複数の変形について図１６～２２で本発明の例示的な実施形態が示されている設計依存プロセス、第２に、図２３～２５で本発明の例示的な実施形態が示されている設計に依存しないプロセスを考案する必要があった。また、本発明の実施形態によるこれらのプロセス種の活用は、発明者らによって、上記２つのプロセス種を活用し、間隙閉鎖及び突合せ結合時の光学的整合不良を最小化することができる新たなＩＯ－ＭＥＭＳ設計で拡張される。

従って、製造プロセスの特定の設計への複雑かつ高額な生産調整を排除して、シリコンエレクトロニクスで利用可能な単独の製造プロセス／製法を用いて広範なデバイスが製造できるように、回路設計者ら及び製造チームに、デバイス設計に依存しない回路設計方法を提供することが望ましいであろう。

更に、光学デバイスでは、スイッチングなどの能動的機能のためにＩＯ－ＭＥＭＳを活用し、例えば、ＩＯ－ＭＥＭＳ素子間に中間光回路を有する又は有さないＩＯ－ＭＥＭＳベースの構成を活用し、小型及び大型アレイの両方で光学的に相互接続され得る光スイッチ単位セルなどの基本要素を回路設計者らに提供して、小基数光保護回路スイッチ又は大基数の非ブロッキング又は再構成可能な非ブロッキング光スイッチング構造を実装することが有益であろう。

最後に、今日まで、１２５ミクロンの標準的なグラスクラッド径を有する標準的な多モード光グラスファイバでのＩＯ－ＭＥＭＳパッケージングは、表面格子ではなく突合せ結合を採用する際、光ファイバの能動的整合を必要としてきた。能動的整合は、整合を実行する際に、光及び光検出器によって動的に結合効率を追跡する必要があるため、煩雑かつ費用がかかる。表面格子は、帯域幅限定的で偏光に影響されるデバイスであり、光ファイバの光電集積回路への高性能結合にとって望ましくない。

従って、個別二重ファイバだけでなく、ファイバリボンとも称される複数の光ファイバアセンブリ（典型的には、１２５ミクロン径グラスクラッドを囲むポリマーコーティングによって共に保持される１２又はそれ以上のファイバ）を用いる、突合せ結合による標準径単モードファイバのＩＯ－ＭＥＭＳへの受動的パッケージングを構築することが望ましいであろう。

本発明のその他の側面及び特徴は、本発明の具体的な実施形態に関する以下の説明を添付図面と併せて検討することで当業者にとって自明になるであろう。

本発明の目的は、集積光学ＭＥＭＳ（ＩＯ－ＭＥＭＳ）コンセプトによる従来の微小光電気機械システム（ＭＯＥＭＳ）に関する従来技術の制約を緩和する、特に、ＩＯ－ＭＥＭＳにおいて導波路の突合せ結合及び間隙閉鎖を確立して、光スイッチの設計、光学要素のパッケージング、光結合、及び応力補償要素の製造に関して現行技術を改良することである。

本発明の実施形態によると、チャネル型光導波路の製造方法が提供され、該方法は、
第１の所定厚さを有する第１の二酸化ケイ素層を備える下側クラッドを、基板上に蒸着する工程と、
第２の所定厚さ及び第１の所定幅を有する窒化ケイ素を備えるチャネル型光導波路のコアを、下側クラッド上に蒸着しパターニングする工程と、
第３の所定厚さを有する第２の二酸化ケイ素層を備える上側クラッドを、コア及び下側クラッドの上に蒸着する工程と、
結果として生じた構造を、第１の所定条件下で、窒素環境内でアニーリングする工程と、を含む。

本発明の実施形態によると、光学デバイスが提供され、該光学デバイスは、
基板上に形成される入力導波路であって、基板に形成された第１のファセット上の第１の所定位置に第１の端部を有する、入力導波路と、
基板上に形成される出力導波路であって、基板に形成された第１のファセット上の第２の所定位置に第２の端部を有する、出力導波路と、
第１のファセットの反対に配置された第２のファセットが形成される可動プラットフォームと、
基板に対して懸架された可動プラットフォーム上に形成されたゲート導波路であって、第２のファセット上の第１の所定位置における第１の端部と、第２のファセット上の第２の所定位置における遠位の第２の端部とを有する、ゲート導波路と、
可動プラットフォームに結合された微小電気機械システム（ＭＥＭＳ）アクチュエータと、
を備え、
ＭＥＭＳアクチュエータが、第１の位置において、第１のファセットと第２のファセットが第１のファセットと第２のファセットとの間の間隙によって分離され、入力導波路内を伝搬する光信号がゲート導波路を介して出力導波路に最小限に結合される、又は所定減衰で結合されるように、可動プラットフォームを移動させ、
ＭＥＭＳアクチュエータが、第２の位置において、第１のファセットと第２のファセットが相互に接触し、入力導波路内を伝搬する光信号がゲート導波路を介して出力導波路に結合されるように、可動プラットフォームを移動させる。

本発明の実施形態によると、デバイスが提供され、該デバイスは、
複数の第１の光導波路を備える第１の集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子であって、第１の光導波路がそれぞれ、ＭＯＥＭＳ素子の一方の側の複数のポートのうちの第１の所定ポートを、ＩＯ－ＭＥＭＳ素子の同じ側の複数のポートのうちの第２の所定ポートにリンクさせる、ＩＯ－ＭＥＭＳ素子と、
ＩＯ－ＭＥＭＳ素子を移動させるためにＩＯ－ＭＥＭＳ素子に連結されている線形微小電気機械システム（ＭＥＭＳ）トランスレータと、
ＩＯ－ＭＥＭＳ素子がまた形成される基板上に画定される複数の第２の光導波路と、
を備え、
第１の位置において、ＩＯ－ＭＥＭＳ素子が、第３の所定サブセットの複数のポートを第１の所定サブセットの複数の第２の光導波路に結合し、第４の所定サブセットの複数のポートを第２の所定サブセットの複数の第２の光導波路に結合し、
第２の位置において、ＩＯ－ＭＥＭＳ素子が、第５の所定サブセットの複数のポートを第３の所定サブセットの複数の第２の光導波路に結合し、第６の所定サブセットの複数のポートを第４の所定サブセットの複数の第２の光導波路に結合し、
ＩＯ－ＭＥＭＳ素子が、間隙閉鎖機能も含む。

本発明の実施形態によると、デバイスが提供され、該デバイスは、
複数の第１の光導波路を備える第１の集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子であって、第１の光導波路がそれぞれ、ＩＯ－ＭＥＭＳ素子の一方の側の複数のポートのうちの第１の所定ポートを、ＩＯ－ＭＥＭＳ素子の同じ側の複数のポートのうちの第２の所定ポートにリンクさせる、ＩＯ－ＭＥＭＳ素子と、
複数のポートを有するＩＯ－ＭＥＭＳ素子の側に平行な第１の軸に沿ってＩＯ－ＭＥＭＳ素子を移動させるために、ＩＯ－ＭＥＭＳ素子に結合されている第１の線形微小電気機械システム（ＭＥＭＳ）アクチュエータと、
第１の軸に垂直な第２の軸に沿ってＩＯ－ＭＥＭＳ素子を移動させるために、ＩＯ－ＭＥＭＳ素子に結合されている第２の線形ＭＥＭＳアクチュエータと、
ＩＯ－ＭＥＭＳ素子がまた形成される基板上に画定され、複数のポートを有するＩＯ－ＭＥＭＳ素子の側に近接して配置された第１の端部を有する複数の第２の光導波路と、
を備え、
第２の線形ＭＥＭＳアクチュエータが、ＩＯ－ＭＥＭＳ素子を、複数の第２の光導波路の第１の端部と複数のポートを有するＩＯ－ＭＥＭＳ素子の側との間に第１の所定間隙を伴う第１の位置から、第１の間隙より小さい第２の所定間隙を伴う第２の位置まで移動させ、
第１の線形ＭＥＭＳアクチュエータは、第２の線形ＭＥＭＳアクチュエータが第２の位置にあるとき、ＩＯ－ＭＥＭＳを第１の位置から第２の位置に移動させ、それにより、
第１の位置において、ＩＯ－ＭＥＭＳ素子は、第３の所定サブセットの複数のポートを第１の所定サブセットの複数の第２の光導波路に結合し、第４の所定サブセットの複数のポートを第２の所定サブセットの複数の第２の光導波路に結合し、
第２の位置において、ＩＯ－ＭＥＭＳ素子は、第５の所定サブセットの複数のポートを第３の所定サブセットの複数の第２の光導波路に結合し、第６の所定サブセットの複数のポートを第４の所定サブセットの複数の第２の光導波路に結合する。

本発明の実施形態によると、微小電気機械（ＭＥＭＳ）素子が提供され、該微小電気機械素子は、
第１の部分に沿って第１のプロファイルを画定する第１の部分と、
第１の部分の軸に沿って第２のプロファイルを画定する第２の部分と、
第２の部分に沿って配置され、少なくとも第１の位置と第２の位置との間で第１の部分の軸に垂直な方向に第２の部分を移動させる複数の静電アクチュエータと、
を備え、
第１の位置において、第１の部分又は第２の部分のいずれかに機械的に結合されたＭＥＭＳ構造の運動が、１つ又はそれ以上の第１の間隙停止特徴部によって、第１の部分の軸に沿って第１の所定位置までに限定され、
第２の位置において、第１の部分又は第２の部分の一方に機械的に結合されたＭＥＭＳ構造の運動が、１つ又はそれ以上の第２の間隙停止特徴部によって、第１の部分の軸に沿って第２の所定位置までに限定される。

本発明の実施形態によると、光学インタフェースが提供され、該光学インタフェースが、
間隙の一方の側に配置された集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスの第１の部分上の第１の導波路と、
間隙の他方の側に配置されたＩＯ－ＭＥＭＳデバイスの第２の部分上の第２の導波路と、
を備え、
第１の導波路が、逆テーパ及び多モード干渉（ＭＭＩ）構造の一方を含むモード拡張構造の第１の所定部分に結合され、
第２の導波路が、逆テーパ及び多モード干渉（ＭＭＩ）構造の一方を含むモード拡張構造の第２の所定部分に結合され、
モード拡張構造の第１及び第２の所定部分が整合されると、間隙閉鎖時、光信号が第１の導波路から第２の導波路に結合される。

本発明の実施形態によると、デバイスが提供され、該デバイスは、
基板に機械的に結合されたアンカーと、一端でアンカーに機械的に結合されたビームとを含む第１の集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子と、
ビーム及びアンカーに沿って配置され、アンカーの遠位のビームの端部の所定地点で終端となる第１の光導波路と、
ビームに沿った所定地点に配置された微小電気機械（ＭＥＭＳ）アクチュエータと、
基板に機械的に結合された複数の第２の光導波路と、
を備え、
ＭＥＭＳアクチュエータの作動が、間隙閉鎖時、第１の光導波路が、複数の第２の光導波路のうちの第１の第２の光導波路から複数の第２の光導波路のうちの第２の光導波路まで結合されるように、第１の変形と第２の変形との間のビームの変形をもたらす。

本発明の実施形態によると、デバイスが提供され、該デバイスは、
４つの集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子を備え、各ＩＯ－ＭＥＭＳ素子が、
基板に機械的に結合されているアンカーと、
一端でアンカーに機械的に結合されたビームと、
ビーム及びアンカーに配置され、アンカーの遠位のビームの端部の所定地点で終端となる第１の光導波路と、
ビームに沿った所定地点に配置された微小電気機械（ＭＥＭＳ）アクチュエータと、
基板に機械的に結合された複数の第２の光導波路と、
ＩＯ－ＭＥＭＳの固定部分上の導波路交差と、を備え、
各ＩＯ－ＭＥＭＳ内のＭＥＭＳアクチュエータの作動が、間隙閉鎖時、第１の光導波路が、複数の第２の光導波路のうちの第１の第２の光導波路から複数の第２の光導波路のうちの第２の光導波路まで結合されるように、第１の変形と第２の変形との間のビームの変形をもたらし、
第１の構成において、第１の所定電圧が各ＭＥＭＳアクチュエータに印加されて、第１の対のＩＯ－ＭＥＭＳ素子が複数の第２の光導波路のうちの第１の第２の光導波路の対向端に結合され、第２の対のＩＯ－ＭＥＭＳ素子が複数の第２の光導波路のうちの第２の光導波路の対向端に結合されるように、ビームの第１の変形をもたらし、
第２の構成において、第２の所定電圧が各ＭＥＭＳアクチュエータに印加されて、第１の対のＩＯ－ＭＥＭＳ素子の一方のＩＯ－ＭＥＭＳ素子が複数の第２の光導波路のうちの第３の第２の光導波路の一端に結合され、第２の対のＩＯ－ＭＥＭＳ素子の一方のＩＯ－ＭＥＭＳ素子が複数の第２の光導波路のうちの第３の第２の光導波路の他端に結合され、第１の対のＩＯ－ＭＥＭＳ素子の他方のＩＯ－ＭＥＭＳ素子が複数の第２の光導波路のうちの第４の第２の光導波路の一端に結合され、第２の対のＩＯ－ＭＥＭＳ素子の他方のＩＯ－ＭＥＭＳ素子が複数の第２の光導波路のうちの第４の第２の光導波路の他端に結合されるように、ビームの第２の変形をもたらし、
導波路交差が、複数の第２の光導波路のうちの第１の第２の光導波路と複数の第２の光導波路のうちの第２の第２の光導波路、又は複数の第２の光導波路のうちの第３の第２の光導波路と複数の第２の光導波路のうちの第４の第２の光導波路のいずれか内で実行される。

本発明の実施形態によると、デバイスが提供され、該デバイスは、
４つの集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子を備え、各ＩＯ－ＭＥＭＳ素子が、
基板に機械的に結合されているアンカーと、
一端でアンカーに機械的に結合されたビームと、
ビーム及びアンカーに配置され、アンカーの遠位のビームの端部の所定地点で終端となる第１の光導波路と、
ビームに沿った所定地点に配置された微小電気機械（ＭＥＭＳ）アクチュエータと、
を備え、
各ＩＯ－ＭＥＭＳ素子内のＭＥＭＳアクチュエータの作動が、第１の変形と第２の変形との間のビームの変形をもたらし、
第１の構成において、第１の所定電圧が各ＭＥＭＳアクチュエータに印加されて、第１の対のＩＯ－ＭＥＭＳ素子上の第１の光導波路が相互に結合され、第２の対のＩＯ－ＭＥＭＳ素子上の第１の光導波路が相互に結合されるように、ビームの第１の変形をもたらし、
第２の構成において、第２の所定電圧が各ＭＥＭＳアクチュエータに印加されて、ビームの第２の変形をもたらし、
第１の対のＩＯ－ＭＥＭＳ素子の一方のＩＯ－ＭＥＭＳ素子の第１の光導波路が、第２の対のＩＯ－ＭＥＭＳ素子の一方のＩＯ－ＭＥＭＳ素子の光導波路に結合され、
第１の対のＩＯ－ＭＥＭＳ素子の他方のＩＯ－ＭＥＭＳ素子の第１の光導波路が、第２の対のＩＯ－ＭＥＭＳ素子の他方のＩＯ－ＭＥＭＳ素子の光導波路に結合される。

本発明の実施形態によると、ファイバインタフェースが提供され、該ファイバインタフェースは、
光導波路の第１の部分を軸に沿って含む懸架プラットフォームと、
懸架プラットフォームに結合されて、光導波路の第２の部分を支持する可撓ビームと、
懸架プラットフォームの軸に沿って軸を有する基板に形成された溝と、
を備え、
懸架プラットフォームが、溝に挿入されて溝に沿って懸架プラットフォームに向かって移動する光ファイバとの接触から生じる圧力に応答して、懸架プラットフォームの軸に沿って移動することができる。

本発明の実施形態によると、方法が提供され、該方法は、
基板の底部から、シリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層のシリコンデバイス層の底部までエッチングされた複数のバイアを設ける工程を含み、
複数のバイアにより、ＭＥＭＳ又はＩＯ－ＭＥＭＳの機械素子をＳＯＩ構造の筐体及び基板から解放させることができる。

本発明の実施形態によると、方法が提供され、該方法は、
集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程を含み、デバイスが、
基板上のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層の上に配置される１つ又はそれ以上の光導波路を形成するために、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
基板を通じて、ＭＥＭＳ又はＩＯ－ＭＥＭＳの機械素子として機能するＳＯＩ構造のシリコンデバイス層の底部までエッチングされた複数のバイアと、を備え、
ＳＯＩ構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、ＳＯＩ構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。

上述したような本発明の実施形態によると、光スタックと複数のバイアとを備える集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける方法が更に提供され、
光スタックを所定位置で選択的に除去して、光スタックとＳＯＩ構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、ＩＯ－ＭＥＭＳの懸架部分への歪み及びＳＯＩウェハの撓みのうち少なくとも一方を最小限にする追加の工程を更に含む。

本発明の実施形態によると、方法が提供され、該方法は、
集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程であって、デバイスが、
基板上のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層の上に配置される１つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
基板を通じて、ＭＥＭＳ又はＩＯ－ＭＥＭＳの機械素子として機能するＳＯＩ構造のシリコンデバイス層の底部までエッチングされた複数のバイアと、を備える工程と、
複数のバイアを通じて蒸着され、光導波路スタックと同一の構造及び光スタックと等しい応力値のうち少なくとも１つを有する１つ又はそれ以上の材料を含む応力補償スタックを蒸着する工程と、
を備え、
応力補償スタックのうち少なくとも１つが、複数のバイアのうちのバイアの上方の第１の光導波路スタックのパターンと合致するようにパターニングされ、光導波路スタックが所定位置で選択的に除去されて、光導波路スタック及びＳＯＩ構造のシリコン層のうち少なくとも１つから生じる圧力を軽減し、ＳＯＩ基板の撓みを最小限にし、
ＳＯＩ構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、ＳＯＩ構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。

本発明の実施形態によると、方法が提供され、該方法は、
圧電材料から形成されるコア層を有する光導波路構造を含む集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程と、
圧電作動可能コアの圧電作動によって、光導波路構造内の応力を動的に補償する工程と、を含む。

本発明の実施形態によると、集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスが提供され、該集積光学微小電気機械システムは、
基板上のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層の上に配置される１つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックを備え、
基板が、基板の厚さよりも小さい所定深さの１つ又はそれ以上の空洞を有し、空洞が、ＩＯ－ＭＥＭＳ素子及びＩＯ－ＭＥＭＳデバイスの微小電気機械システム（ＭＥＭＳ）素子のうち少なくとも１つを形成するＳＯＩ構造のシリコン層の領域の下に形成され、
光導波路スタックを所定位置で選択的に除去して、光導波路スタックとＳＯＩ構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、ＩＯ－ＭＥＭＳの懸架部分への歪み及びＳＯＩウェハの撓みのうち少なくとも一方を最小限にし、
ＳＯＩ構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、ＳＯＩ構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。

本発明の実施形態によると、集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスが提供され、該集積光学微小電気機械システムは、
基板上のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層の上に配置される１つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
応力を有するＳＯＩ構造に形成される空洞内のＳＯＩ構造のシリコン層の底部に蒸着及びパターニングされて、ＳＯＩ構造のシリコン層の上で、光導波路スタックの応力を軽減する応力補償スタックと、
を備え、
光導波路スタックを所定位置で選択的に除去して、光導波路スタックとＳＯＩ構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、ＩＯ－ＭＥＭＳの懸架部分への歪み及びＳＯＩウェハの撓みのうち少なくとも一方を最小限にし、
ＳＯＩ構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、ＳＯＩ構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。

本発明の実施形態によると、集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスが提供され、該集積光学微小電気機械システムは、
１つ又はそれ以上の光導波路を形成するようにパターニングされ、第１の所定厚さを有する第１のシリコン・オン・インシュレータ（ＳＯＩ）構造の第１のシリコンデバイス層と、第２の所定厚さを有する第２のシリコン・オン・インシュレータ構造の第２のシリコンデバイス層との間に配置された、下側クラッド、コア層、及び上側クラッドを含む層構造を備え、
層構造が、層構造のコア層を中心とする対称応力を有し、
層構造の第１及び第２のＳＯＩ構造のシリコンデバイス層が、層構造にわたって形成された導電性バイアを通って接続されて、両シリコンデバイス層に結合される電気信号で作動される単独のＭＥＭＳ素子を両シリコンデバイス層に形成させ、電気信号はまずバイアを介して他方のシリコンデバイス層に結合され、
第１のＳＯＩ構造及び第２のＳＯＩ構造の一方が基板に機械的に結合され、第１のＳＯＩ構造及び第２のＳＯＩ構造の一方のシリコンデバイス層の厚さが、下側ＳＯＩ構造のデバイス層を通じたエッチングによって形成された溝に挿入される光ファイバの径と、層構造のコア層の中間までの層構造の厚さとによって画定される。

本発明の実施形態によると、方法が提供され、該方法は、
集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程であって、デバイスが、
下側クラッド、コア層、及び上側クラッドから成る１つ又はそれ以上の光導波路を形成するようにパターニングされ、第１の所定厚さを有する第１のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
光スタックが、コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、ＩＯ－ＭＥＭＳの懸架部分に応力補償スタックを追加する必要性を排除し、
光スタックを有する第１のＳＯＩ構造が、空洞を有し空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重ＳＯＩ構造の上側デバイス層に下向きに接合され、
ＩＯ－ＭＥＭＳ素子が、空洞を有する二重ＳＯＩ構造のデバイス層の下方の応力補償材料、空洞を有する二重ＳＯＩ構造の上側デバイス層、第１のＳＯＩ構造のデバイス層上に配置された光スタック、第１のＳＯＩ構造のデバイス層、及び第１のＳＯＩ構造の埋込み酸化物から形成され、
空洞を有する二重ＳＯＩ構造の第１のデバイス層の厚さが、空洞を覆うデバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、光スタックのコア層の中間までの層構造の厚さとによって画定され、
ＩＯ－ＭＥＭＳが、二重ＳＯＩ構造のデバイス層と同一の厚さを有する第１のＳＯＩ構造のデバイス層と応力に関して縦方向に対称である。

本発明の実施形態によると、方法が提供され、該方法は、
集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程であって、デバイスが、
下側クラッド、コア層、及び上側クラッドから成る１つ又はそれ以上の光導波路を形成するようにパターニングされ、第１の所定厚さを有する第１のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
光スタックが、コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、ＩＯ－ＭＥＭＳの懸架部分に応力補償スタックを追加する必要性を排除する、工程と、
上に配置された光スタック材料セットを通って第１のＳＯＩ構造のデバイス層間に形成され、開口部を有する第２のＳＯＩ構造のデバイス層を接続することによって、ＩＯ－ＭＥＭＳの共通作動を可能にする導電性バイアを設ける工程と、
１つ又はそれ以上の光導波路のうちの光導波路と開口部によって整合された光ファイバを装着する工程と、
を備え、
光スタックを有する第１のＳＯＩ構造が、空洞を有し空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重ＳＯＩ構造の上側デバイス層に下向きに接合され、
ＩＯ－ＭＥＭＳ素子が、空洞を有する二重ＳＯＩ構造のデバイス層の下方の応力補償材料、空洞を有する二重ＳＯＩ構造の上側デバイス層、第１のＳＯＩ構造のデバイス層上に配置された光スタック、第１のＳＯＩ構造のデバイス層、及び第１のＳＯＩ構造の埋込み酸化物から形成され、
空洞を有する二重ＳＯＩ構造の第１のデバイス層の厚さが、空洞を覆うデバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、光スタックのコア層の中間までの層構造の厚さとによって画定され、
ＩＯ－ＭＥＭＳが、二重ＳＯＩ構造のデバイス層と同一の厚さを有する第１のＳＯＩ構造のデバイス層と応力に関して縦方向に対称である。

本発明のその他の側面及び特徴は、本発明の具体的な実施形態に関する以下の説明を添付図面と併せて検討することで当業者にとって自明になるであろう。

添付図面を参照して、例示のために本発明の実施形態を以下説明する。

従来のＩＯ－ＭＥＭＳ１×２スイッチ素子を用いて実装される、通常及び「異常」保護状態／内部相互接続を提供する第３の光ファイバで保護された二重ファイバ光学リンクのための２×３光スイッチの実装を示す図である。

従来のＩＯ－ＭＥＭＳ１×２及び２×２スイッチ素子を用いて実装される、通常及び「異常」状態／内部相互接続を提供する第３の光ファイバで保護された二重ファイバ光学リンクのための２×３光スイッチの実装を示す図である。

本発明の一実施形態による、対の同一の２×３ＩＯ－ＭＥＭＳ光スイッチを活用する、第３の光ファイバで保護された二重ファイバ光通信リンクに関する通常及び「異常」保護モードを示す図である。

９０度回転ミラーを利用する二重ファイバ光学リンクに関する、本発明の実施形態によるＩＯ－ＭＥＭＳを活用する２×３光スイッチの内部実装を示す図である。

導波路屈曲部ではなく９０度回転ミラーを利用し、本発明の一実施形態により実装された対のＩＯ－ＭＥＭＳベースの２×３光スイッチを活用する、単独の保護ファイバを備えた二重ファイバ光学リンクの通常構成モードを示す図である。

９０度回転ミラーを利用する、本発明の一実施形態により実装された対のＩＯ－ＭＥＭＳベースの２×３光スイッチを活用する、単独の保護ファイバを備えた二重ファイバ光学リンクの２つの異なる「異常」保護モードを示す図である。

９０度回転ミラーを利用する、本発明の一実施形態により実装された対のＩＯ－ＭＥＭＳベースの２×３光スイッチを活用する、単独の保護ファイバを備えた二重ファイバ光学リンクの２つの異なる「異常」保護モードを示す図である。

回転ミラーではなく導波路屈曲部を利用する、本発明の一実施形態による対のＩＯ－ＭＥＭＳベースの「馬蹄」構成光スイッチを用いて実装された、二重ファイバ光学リンク保護のための２×３光スイッチの例示的な別の構成を示す図である。

ユニットセルが、本発明の実施形態では、より大きなスイッチマトリクス（アレイ）を形成するＭ×Ｎインスタンスのアレイであり得るように、回転ミラーではなく導波路屈曲部を利用する、第１のクロスバースイッチセルを第２のクロスバースイッチセルに接続する例示的な構成を示す図である。

９０度回転ミラー又は導波路屈曲部のいずれかを利用することができる、本発明の実施形態による、ＩＯ－ＭＥＭＳベースの「馬蹄」構成の光スイッチを活用する１×４光スイッチの例示的なダイレイアウトを示す図であり、懸架プラットフォーム上の導波路は明瞭化のため省略されている。 ９０度回転ミラー又は導波路屈曲部のいずれかを利用することができる、本発明の実施形態による、ＩＯ－ＭＥＭＳベースの「馬蹄」構成の光スイッチを活用する１×４光スイッチの例示的なダイレイアウトを示す図であり、懸架プラットフォーム上の導波路は明瞭化のため省略されている。

本発明の実施形態による、「馬蹄」構成を利用するＭＥＭＳベースの光スイッチのためのプログラム可能なスイッチ状態ストッパの例示的な設計を示す図である。

本発明の一実施形態による、ＭＥＭＳベースの光スイッチ内の間隙クローザのためのストッパの例示的な設計を示す図である。

本発明の一実施形態による、ＭＥＭＳベースの光スイッチ内の間隙クローザのためのストッパの例示的な設計を示す図である。

本発明の一実施形態による、ＭＥＭＳベースの光スイッチ内の間隙クローザのためのストッパの例示的な設計を示す図である。

ＩＯ－ＭＥＭＳインタフェースでのモードサイズ適合のために導波路逆テーパ及び／又は多モード干渉カップラを活用する、本発明の実施形態によるＭＥＭＳ光スイッチのＭＥＭＳ部間の光結合を示す図である。

本発明の一実施形態による、２×２ＭＥＭＳ光スイッチのバー状態構成を示す図である。

本発明の一実施形態による、２×２ＭＥＭＳ光スイッチのクロス状態構成を示す図である。

「遮断された」電源異常状態及び駆動された「クロス」及び「バー」状態を有する、本発明の一実施形態による２×２ＭＥＭＳ光スイッチのアクチュエータ構成を示す図である。

本発明の一実施形態による、直接的な変形可能アーム位置決めでの２×２ＭＥＭＳ光スイッチの非動力推進式及び非変形構成を示す図である。

本発明の一実施形態による、直接的な変形可能アーム位置決めでの２×２ＭＥＭＳ光スイッチの動力推進式バー状態の構成を示す図である。

本発明の一実施形態による、直接的な変形可能アーム位置決めでの２×２ＭＥＭＳ光スイッチの動力推進式クロス状態の構成を示す図である。

本発明の一実施形態による、光ファイバ－導波路突合せ前の変形可能な光ファイバ－導波路結合インタフェースを示す図である。

本発明の実施形態による、光ファイバ－導波路突合せ後の変形可能な光ファイバ－導波路結合インタフェースを示す図である。

光ファイバ－導波路突合せ前の、本発明の一実施形態による複数インタフェースの変形可能な光ファイバ－導波路連結インタフェースを示す図である。

光ファイバ－導波路突合せ後の、本発明の一実施形態による、複数のインタフェースの変形可能な光ファイバ－導波路結合インタフェースを示す図である。

光ファイバ－導波路突合せ前の、本発明の一実施形態による変形可能な光ファイバ－導波路連結インタフェースを示す図である。

従来技術の処理済みＩＯ－ＭＥＭＳデバイスの例示的な断面図である。

本発明の一実施形態による、最初の開始ウェハと、任意のファイバ光学部品が装着された、補償ミラーレス設計の処理済みＩＯ－ＭＥＭＳデバイスとの例示的な断面を示す図である。

任意のファイバ光学部品が装着された、本発明の一実施形態による、光導波路材料セットの応力補償ミラーレス設計の処理済みＩＯ－ＭＥＭＳデバイスの例示的な断面を示す図である。

光導波路材料セットの応力補償アプローチによる処理済みＩＯ－ＭＥＭＳデバイスの例示的な断面を示す図である。

本発明の一実施形態による、空洞ベース未補償設計に関する、最初の開始ウェハと処理済みＩＯ－ＭＥＭＳデバイスの例示的な断面図である。

本発明の一実施形態による、ファイバ－光学インタフェースでの空洞ベース補償設計に関する、最初の開始ウェハと処理済みＩＯ－ＭＥＭＳデバイスの例示的な断面図である。

ファイバインタフェースでの空洞ベース補償設計に関する、本発明の一実施形態による処理済みＩＯ－ＭＥＭＳデバイスの例示的な断面を示す図である。

補償設計に上下対称構造を活用する、本発明の一実施形態による最初の開始ウェハの例示的な断面を示す図である。

本発明の一実施形態による、ＳＯＩ構造と二重ＳＯＩ構造とを組み合わせることによって形成された補償設計の上下対称構造を活用する最初の開始ウェハの例示的な断面を示す図であり、既存の空洞が、空洞内の上側デバイス層の下に応力補償材料を組み込んでいる。

任意のキャップのない２つの埋込み酸化物層によって分離される２つのデバイス層を備えた空洞ＳＯＩ基板の使用に基づく補償設計の上下対称構造を活用する処理済みＩＯ－ＭＥＭＳデバイスの例示的な断面を示す図である。

本発明の一実施形態による、ファイバ光学インタフェースでの補償設計の上下対称構造を活用する処理済みＩＯ－ＭＥＭＳデバイスと、一体化される能動的半導体デバイスとの例示的な断面を示す図である。

本発明の一実施形態による、閉鎖及び開放構成における１×１オン／オフＩＯ－ＭＥＭＳ光スイッチ（光ゲート）の概略図である。

開放及び閉鎖構成における図２６に示すＩＯ－ＭＥＭＳ光ゲートの移動部分及び非移動部分の縁部の導波路インタフェースの展開概略図である。

別の導波路及びＭＥＭＳプラットフォーム構成と共に、開放及び閉鎖構成における図２６に示すＩＯ－ＭＥＭＳ光ゲートの移動部分及び非移動部分の縁部の導波路インタフェース変形の展開概略図である。

４チャネル波長デマルチプレクサの出力上にＩＯ－ＭＥＭＳ光ゲートを採用する、本発明の実施形態による４チャネル波長選択式ＩＯ－ＭＥＭＳ光受信器を示す図である。

本発明の実施形態による、図２９に示す４チャネル波長選択式ＩＯ－ＭＥＭＳ光受信器の拡大図であり、単独の光検出器が、４チャネル波長デマルチプレクサの出力上のＩＯ－ＭＥＭＳ光ゲートに結合されている。

本発明の一実施形態による、二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造の二酸化ケイ素クラッドの窒素アニーリングを含む例示的なプロセスフローを示す図である。

本発明の一実施形態による、二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造の形成中、窒化ケイ素導波路コア上の最初の薄い二酸化ケイ素クラッドの窒素アニーリングを含む例示的なプロセスフローを示す図である。

本発明の一実施形態による、二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造の形成中、窒化ケイ素導波路コア上の最初の薄い二酸化ケイ素クラッド及び第２の二酸化ケイ素クラッドの窒素アニーリングを含む例示的なプロセスフローを示す図である。

図３１に示すプロセスによる、従来技術の二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造と、窒素アニーリングされた二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造と実験結果を示す図である。

図３１に示すプロセスによる、従来技術の二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造と、窒素アニーリングされた二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造と実験結果を示す図である。

本発明は、集積光学ＭＥＭＳ（ＩＯ－ＭＥＭＳ）コンセプトによる従来の集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）に関し、特に、ＩＯ－ＭＥＭＳ内の導波路の突合せ結合及び間隙閉鎖を確立して、光スイッチの設計、光学要素のパッケージング、光結合、及び応力補償要素の製造に関して現行技術を改良することに関する。

以下の説明は、代表的な実施形態のみを提示しており、本開示の範囲、適用性、又は構成を限定することを目的としていない。むしろ、実施形態の以下の説明は、当業者が本発明の単独又は複数の実施形態を実行することを可能にする。添付の請求項に記載される精神と範囲を逸脱せずに、要素の機能及び構成に様々な変更を加えることができると理解される。従って、実施形態は、本発明の例又は実施例であり、唯一の実施例ではない。「一実施形態」、「実施形態」、又は「いくつかの実施形態」が出現しても必ずしも同一の実施形態を指すわけではない。本発明の各種特徴は、単独の実施形態の文脈で記載されている場合があるが、それらの特徴はまた個別に又は任意の適切な組み合わせで提供することができる。逆に、本発明は明瞭化のため、本明細書では別々の実施形態の文脈で記載されている場合があるが、本発明はまた単独の実施形態又は実施形態の任意の組み合わせで実行することができる。

明細書での「一実施形態」、「実施形態」、「いくつかの実施形態」又は「その他の実施形態」の言及は、実施形態に関連して記載される特定の特徴、構造又は特性が少なくとも１つの実施形態に含まれるが、必ずしも本発明のすべての実施形態に含まれるわけではないことを意味する。本明細書で採用される表現及び用語は、限定ではなく説明目的であると解釈すべきである。請求項又は明細書が「ａ」又は「ａｎ」要素を指す場合、このような言及は１つのみの要素であると解釈されないものと理解すべきである。明細書の記載中、構成要素、特徴、構造又は特性が「ｍａｙ」、「ｍｉｇｈｔ」、「ｃａｎ」又は「ｃｏｕｌｄ」を用いて含まれる場合、その特定の構成要素、特徴、構造又は特性は必ずしも含まれなくてもよいと理解すべきである。

「左」、「右」、「上」、「下」、「前」及び「後」などの文言の言及は、本発明の実施形態を示す図面内の特定の特徴、構造又は要素の配向に関する使用を目的とする。装置は単独又は複数のユーザによって複数の配向で使用することができるため、装置の実際の使用に関する上記の方向を示す用語が何の具体的な意味も持たないことは明らかであろう。

「含む」、「備える」、「から成る」という用語及びそれらの文法上の変形に対する言及は、１つ以上の構成要素、特徴、ステップ、整数又はそれらの群の追加を排除するものではなく、それらの文言は、構成要素、特徴、ステップ又は整数を明示するものと解釈されるべきではない。同様に、本明細書で使用されるとき、「実質上～から成る」という句及びその文法上の変形は、追加の構成要素、ステップ、特徴、整数又はそれらの群を排除するものと解釈されるべきではなく、追加の特徴、整数、ステップ、構成要素又はそれらの群は、請求される組成、装置又は方法の基本的及び新規の特性を実質上変更しない。明細書又は請求項が「追加の」素子に言及する場合、２つ以上の追加の素子を排除するものではない。

対の光ファイバにわたる二重通信は、多数の光通信ネットワークに共通する特徴である。例えば、これらは、光ネットワークの２つの素子、例えば、遠隔ノードと中央局間の「上」／「下」リンクと称されるものであってもよく、リングベースのネットワーク上のノード間の「東」／「西」リンクと称されるものであってもよい。概して、これらの２つの光ファイバは、物理的に異なって、例えば、異なる光ファイバケーブル、異なる地理的ルートなどで配線されて、予備ファイバである第３のファイバが、２つのファイバのいずれかが故障した場合にバックアップを提供することができる。対のファイバを同じ場所に配置する場合、両方が同時に故障し、従って、両方をバックアップしなければならない可能性が高まる。故に、異なる物理的ルーティングが一般的であり、第３のファイバは、他の対の光ファイバのいずれかに対して異なる物理的経路をとる。

図１を参照すると、従来技術のＩＯ－ＭＥＭＳ１×２スイッチ素子を使用して実装された１×２スイッチ素子を用いる二重ファイバ光学リンク保護のための２×３光スイッチの実施態様に関する第１～第６の画像１００Ａ～１００Ｇが示されている。従って、第１～第３の画像１００Ａ～１００Ｃは、「通常」構成並びに第１及び第２の「フェイルオーバ」構成における３つの２×３スイッチ構成のブロック回路図である。第４～第６の画像１００Ｄ～１００Ｆは、３つの１×２光スイッチ１１２、１１４、及び１１６で構成された２×３光スイッチを示す。第４～第６の画像１００Ｄ～１００Ｆの第１～第３のスイッチ１１０Ａ～１１０Ｃの「通常」構成並びに第１及び第２の「フェイルオーバ」構成に示される２×３光スイッチ内のこれら３つの１×２スイッチ１１２、１１４、及び１１６の各スイッチの構成において、実線は、「行われている」又は有効である接続を表し、破線は、「行われていない」又は無効である接続を表す。

よって、発明者らは、ＡをＤに又はＢをＣに接続する必要がないという事実に基づき、スイッチを再設計して１×２及び２×２を採用できることを立証した。従って、図２を参照すると、従来技術の１×２及び２×２ＩＯ－ＭＥＭＳスイッチ素子を用いて実装された１×２スイッチ素子を使用する二重ファイバ光学リンク保護用の２×３光スイッチの実施態様に関して、第１～第６の画像２００Ａ～２００Ｆが示されている。よって、第１～第３の画像２００Ａ～２００Ｃは、図１を参照して上述したような３つの２×３スイッチ構成のブロック回路図である。第４～第６の画像２００Ｄ～２００Ｆは、１×２光スイッチ２１４及び２×２光スイッチ２１２で構成された２×３光スイッチを示す。第４～第６の画像２００Ｄ～２００Ｆの第１～第３のスイッチ２１０Ａ～２１０Ｃに示される２×３光スイッチ内のこれらのスイッチの構成では、実線は、「行われている」又は無効である接続を表し、破線は、「行われていない」又は無効である接続を表す。

次に図３を参照すると、第１～第３の画像３００Ａ～３００Ｃは、第３の光ファイバによって保護される二重ファイバ光通信リンク用の通常及び「フェイルオーバ」保護モードを示し、保護「フェイルオーバ」光ファイバのファイバ３と共に第１及び第２のファイバファイバ１及びファイバ２を備える光学リンクの両端部に、対の同一な２×３光スイッチを活用する。第１の画像３００Ａには、状態１１０Ａの第１の光スイッチと、状態１２０Ａの第２の光スイッチとを示すリンクの通常動作が示され、トラフィックがファイバ１によってポートＡからポートＡ’（又はその逆も可）に搬送され、第２のトラフィックがファイバ２によってポートＢからポートＢ’（又はその逆も可）に搬送される。第１の状態１１０Ａ及び１２０Ａは、対の２×３光スイッチに関する共通スイッチ状態である。次いで、ファイバ２上のトラフィックが中断されたとき、２つの光スイッチが再構成されて、ファイバ２上の第２のトラフィックをファイバ３へ再ルーティングする。これは、第１の光スイッチが現在状態１１０Ｂにあり、第２の光スイッチが状態１２０Ｂにある第２の画像３００Ｂに示されており、これらの状態１１０Ｂ及び１２０Ｂは、対の２×３光スイッチの別の共通状態である。従って、仮にトラフィックがファイバ２上で中断される場合には、トラフィックがファイバ３に切り換えられる。従って、第１のスイッチ上では、ポートＡ及びＢ間へ／からのトラフィックがそれぞれポートＣ及びＥから／へルーティングされる一方、第２のスイッチ上では、ポートＣ’及びＥ’へ／からのトラフィックがそれぞれポートＡ’及びＢ’から／へルーティングされる。あるいは、別のフェイルオーバでは、ファイバ１上のトラフィックが中断され、２つの光スイッチが共に再構成されて、トラフィックをファイバ１からファイバ３上へ切り替える。

これは、第１の光スイッチが現在状態１１０Ｃにあり、第２の光スイッチが状態１２０Ｃにある第２の画像３００Ｃに示されており、これらの状態１１０Ｃ及び１２０Ｃは、対の２×３光スイッチの別の共通状態である。従って、トラフィックがファイバ１上で中断されると、トラフィックは第１のスイッチに実装されるファイバ３にルーティングされ、それにより、ポートＡ及びＢへ／からのトラフィックはそれぞれ、ポートＥ及びＤから／へルーティングされ、第２のスイッチでは、ポートＥ’及びＤ’へ／からのトラフィックはそれぞれ、ポートＡ’及びＢ’から／へルーティングされる。これらの構成を、それぞれ下記の表１～３に示す。

図２の「通常」動作モード及び２つの「フェイルオーバ条件」に関する第４～第６の画像２００Ｄ～２００Ｆ内の２×２光スイッチ２１２に戻ると、「バー状態」及び「クロス状態」構成と一般的に称される状態の両方で構成されるが、任意の構成で採用される両「クロス」経路にとっての要件がないことは明らかである。従って、発明者らは、第１のＩＯ－ＭＥＭＳが１×２スイッチ素子としてのみ使用され、第２のＩＯ－ＭＥＭＳ２１２が「単純な」クロスバースイッチ素子の機能のためにだけ使用されるＩＯ－ＭＥＭＳベースの設計は、完全２×２を必要とせず、２×２ではなくクロスバー形状の第２のＩＯ－ＭＥＭＳ２１２を用いて実装することができることを立証した。図４を参照すると、本発明の一実施形態による、ＩＯ－ＭＥＭＳベースの「馬蹄」構成光スイッチを用いて実装された二重ファイバ光学リンク保護用の２×３光スイッチの実施態様が示されている。ＩＯ－ＭＥＭＳ素子内の各光路は馬蹄のように折り返すため、発明者らはＩＯ－ＭＥＭＳ設計を「馬蹄」と称し、馬蹄は、１×２又はクロスバー機能のいずれかを実行することができる。

従って、図４は、第３の光ファイバを介した、二重ファイバ光学リンク保護用の２×３光スイッチ「馬蹄」ＩＯ－ＭＥＭＳ（２×３ＨＳ－ＩＯ－ＭＥＭＳ）回路４００の内部実装を示し、２×３光スイッチ回路４００は以下２つのＩＯ－ＭＥＭＳ素子から成り、第１のＩＯ－ＭＥＭＳ素子４２０Ａは、図２の第４～第６の画像２００Ｄ～２００Ｆの１×２スイッチ２１４と等しい１×２スイッチ機能を提供し、第２のＩＯ－ＭＥＭＳ素子４３０Ｂは、クロスバースイッチの必須機能を提供することによって、回路４００を図２の第４～第６の画像２００Ｄ～２００Ｆ内の２×２スイッチ２１２に置き換えることができる。従って、これらは、「通常」状態１１０Ａ並びに２つの保護状態１１０Ｂ及び１１０Ｃに関して図４の第１～第３の画像４００Ａ～４００Ｃに示されている。第１の画像４００Ａでは、第１及び第２のＩＯ－ＭＥＭＳ素子は、非作動状態の第１及び第２のＩＯ－ＭＥＭＳ素子を表す第１のＩＯ－ＭＥＭＳ４２０Ａ及び第２のＩＯ－ＭＥＭＳ４３０Ａとして示されている。第２の画像４００Ｂでは、第１のＩＯ－ＭＥＭＳ素子は、まだ非作動状態にあり、第１のＩＯ－ＭＥＭＳ４２０Ａとして示される一方、第２のＩＯ－ＭＥＭＳ素子は作動状態にあり、第３のＩＯ－ＭＥＭＳ４３０Ｂとして示される。第３の画像４００Ｃでは、第１のＩＯ－ＭＥＭＳ素子は、作動状態にあり、第４のＩＯ－ＭＥＭＳ４２０Ｂとして示される一方、第２のＩＯ－ＭＥＭＳ素子は非作動状態４３０Ａにある。従って、第１～第３の画像４００Ａ～４００Ｃで明らかなように、クロスバー光スイッチ４３０Ａ及び４２０Ｂの制限された能動光路構成から生じる２×３スイッチ光スイッチ回路４００内の導波路交差が発生しない。

従って、３つのスイッチ構成における２×３ＨＳ－ＩＯ－ＭＥＭＳの第１～第３の画像４００Ａ～４００Ｃ内で、第１の画像４００Ａは、通常構成の２×３ＨＳ－ＩＯ－ＭＥＭＳを示しており、ポートＡ及びＢがそれぞれポートＣ及びＤにそれぞれ結合され、ファイバ１／ファイバ２は有効である。従って、２×３ＨＳ－ＩＯ－ＭＥＭＳは、ポートＡ、Ｂ、Ｃ、Ｄ、及びＥからの複数の３次元（３Ｄ）光導波路を有する基板を備え、これらのポートは、３Ｄ光導波路を利用しつつ、適切な導波路ルーティングを介して相互接続される第１及び第２のＩＯ－ＭＥＭＳ素子に結合される。本実施形態では、導波路は、導波路屈曲ではなく９０度回転ミラーを活用するが、かかる３Ｄ導波路は、導波路屈曲を利用することもできる。更に、このような導波路は、図７で更に後述されるように、ＩＯ－ＭＥＭＳの固定部分と懸架部分との間のインタフェースにおいて任意の角度でルーティング及び／又は実装され得る。第２の画像４００Ｂでは、第１のＩＯ－ＭＥＭＳ素子は、同じ構成で維持されるが、第２のＩＯ－ＭＥＭＳ素子は、右の一方の「停止部」まで移動しているため、第２のＩＯ－ＭＥＭＳ素子が基板上の異なるサブセットの複数の３Ｄ光導波路に結合される結果、２×３ＨＳ－ＩＯ－ＭＥＭＳは、ポートＡからポートＣへ及びポートＢからポートＥへの適切なルーティングを提供する。

第３の画像４００Ｃでは、第１のＩＯ－ＭＥＭＳ素子は、左の一方の「停止部」まで移動しているが、第２のＩＯ－ＭＥＭＳ素子４２０Ａは、第１の画像４００Ａのように元の構成にある。従って、第１のＩＯ－ＭＥＭＳ素子は、基板上の異なるサブセットの複数の３Ｄ光導波路に結合されているため、２×３ＨＳ－ＩＯ－ＭＥＭＳは、ポートＡからポートＥへ及びポートＢからポートＤへの適切なルーティングを提供する。従って、２×３ＨＳ－ＩＯ－ＭＥＭＳは、第１及び第２のＩＯ－ＭＥＭＳ素子の横方向運動のみに基づき構成されている。

次に、図５Ａ～５Ｃを参照すると、第３の光ファイバによって保護される二重ファイバ光通信リンクの通常モード及び２つの「フェイルオーバ」保護モードが示されており、各動作モードにおいて共通状態を共有するリンクの両端部で同一の２×３ＨＳ－ＩＯ－ＭＥＭＳ４００を活用する。リンクの通常動作（左スイッチは状態４１０Ａ及び右スイッチは状態５１０Ａ）について図５Ａを参照すると、各２×３ＨＳ－ＩＯ－ＭＥＭＳは、図４の第１の画像４００Ａに示されるように構成されている、即ち、各ＩＯ－ＭＥＭＳ素子は作動していない。従って、ポート１及び２からの光信号は、ファイバ１及びファイバ２を介して、ポート３及び４へ／からルーティングされる。

図５Ｂには、各２×３ＨＳ－ＩＯ－ＭＥＭＳが、図４の第２の画像４００Ｂに示されるように構成されている、即ち、第１のＩＯ－ＭＥＭＳ素子は作動しているが、第２のＩＯ－ＭＥＭＳ素子は作動していない第１のフェイルオーバモードが示されている。従って、ポート１及び２からの光信号は、ファイバ１及びファイバ３を介して、ポート３及び４へ／からルーティングされる。図５Ｃには、各２×３ＨＳ－ＩＯ－ＭＥＭＳが、図４の第２の画像４００Ｃに示されるように構成されている、即ち、第１のＩＯ－ＭＥＭＳ素子は作動していないが、第２のＩＯ－ＭＥＭＳ素子は作動している第２のフェイルオーバモードが示されている。従って、ポート１及び２からの光信号は、ファイバ２及びファイバ３を介して、ポート３及び４へ／からルーティングされる。

図６Ａ及び６Ｂを参照すると、回転ミラーではなく導波路屈曲を利用する、本発明の一実施形態による２×３ＨＳ－ＩＯ－ＭＥＭＳ光スイッチの第１及び第２の別の構成６００及び６５０が示されている。導波路屈曲の正確な設計は、導波路屈折率コントラストの幾何学的制約などの要因に応じて変更することができる。３Ｄ光導波路の導波路屈折率コントラストは、ＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２などの低コントラスト（低閉込め率）から、形導波路コアの使用又はＳｉＯ_２クラッドを有するＳｉコア（従来のシリコンフォトニクスプラットフォームの典型）などの高屈折率コントラスト材料の選択から生じる高コントラスト（高閉込め率）まで変動し得る。屈折率コントラスト及び閉込め率が高くなるほどタイトになる低半径屈曲を、３Ｄ光導波路内で使用することができる。第１の画像６００では、ＩＯ－ＭＥＭＳ素子は、図４及び５に示すような素子と同じように構成されている。しかしながら、第２の画像６５０では、第１及び第２のＩＯ－ＭＥＭＳ素子６１０及び６２０は、基板６１０に対して同じ向きで垂直に配向され、図４に示されるような回転ミラーではなく導波路屈曲を同様に利用している。最後に、このような導波路は、図７で更に後述されるように、ＩＯ－ＭＥＭＳの固定部分と懸架部分との間のインタフェースにおいて任意の角度でルーティング及び／又は実装することができる。

図６Ｂを参照すると、ＨＳ－ＩＯ－ＭＥＭＳの２つの事例の導波路ルーティング配置が示されており、大型Ｍ×Ｎアレイにおいてこの配置を反復させ、より大規模なマトリクス光スイッチ内でのＨＳ－ＩＯ－ＭＥＭＳの使用を可能にするように光スイッチをルーティングし得ることで、ＨＳ－ＩＯ－ＭＥＭＳインスタンス間に導波路交差を置くことによって経路に依存しない損失トポロジーに更に従うことができる。

次に、図７を参照すると、本発明の一実施形態による、ＨＳ－ＩＯ－ＭＥＭＳ光スイッチを活用する１×４光スイッチに関する例示的なダイレイアウトが示されている。従って、ＨＳ－ＩＯ－ＭＥＭＳは以下を備える。
・基板７１０
・入力導波路７２０
・出力導波路７３０
・シャトル７４０。シャトル上の導波路レイアウトは、シャトルが横方向及び／又は縦方向に移動するときに入力導波路を出力導波路７４０の各出力に接続する。シャトル７４０上の導波路は明瞭化のため省略されており、入力導波路７２０と出力導波路７３０の角度を合致させるように任意の角度でルーティング及び／又は実装させて、シャトル７４０上の導波路屈曲を低減させることができる。
・間隙クローザ７８０からの静電作用下で、再構成中は導波路から離れ、再構成の完了後は導波路に向けてシャトル７４０を移動させる間隙クローザＭＥＭＳばね７５０
・静電作用下でシャトルを横方向に移動させる第１及び第２の横方向ＭＥＭＳアクチュエータ７６０Ａ及び７６０Ｂ
・静電作用下で、異なる構成の場合の横方向運動の限界を定義する第１及び第２の停止アクチュエータ７７０Ａ及び７７０Ｂ

図示されるように、１×４ＨＳ－ＩＯ－ＭＥＭＳは、接地（ＧＮＤ）に加えて、以下の適切な電圧を印加して目標静電作用を提供するための一連のパッドを有する。
・ＶＤＤ 方向性変位電圧
・ＧＣ 間隙クローザ電圧
・ＳＴＯ３ ３μｍストッパ作動
・ＳＴＯ６ ６μｍストッパ作動

従って、ＳＴＯ３が印加される場合、第１及び第２の停止アクチュエータ７７０Ａ及び７７０Ｂは、ＶＤＤ＝０Ｖのとき、シャトル７４０の最初の変位位置から３μｍの横方向運動を許容する。ＳＴＯ６が印加される場合、第１及び第２の停止アクチュエータ７７０Ａ及び７７０Ｂは、ＶＤＤ＝０Ｖのとき、シャトル７４０の最初の変位位置から６μｍの横方向運動を許容する。ＳＴＯ３もＳＴＯ６も印加されない場合、第１及び第２の停止アクチュエータ７７０Ａ及び７７０Ｂは、ＶＤＤ＝０Ｖのとき、シャトル７４０の最初の変位位置から９μｍの横方向運動を許容する。シャトル７４０の運動は、最初の位置から左への一方向である。

しかしながら、図７Ｂでは、シャトル７４０の二方向運動が提供される変形１×４ＨＳ－ＩＯ－ＭＥＭＳが示されており、第２の横方向ＭＥＭＳアクチュエータ７６０Ｂが第１の横方向ＭＥＭＳアクチュエータ７６０Ａに対して「反転」されるため、第１の横方向ＭＥＭＳアクチュエータ７６０Ａに関連付けられるものではなく、第２の横方向ＭＥＭＳアクチュエータ７６０Ｂに関連付けられるものにＶＤＤ信号が印加される結果、他方の方向への運動が生じる。また、第２のＭＥＭＳアクチュエータ７６０Ｂの反転は、第３及び第４の停止アクチュエータ７７０Ｃ及び７７０Ｄにも関連付けられて、同一の運動制限で他方の方向へのシャトルの運動を停止する（しかしながら、適宜、左右の運動に対して異なる運動制限が確立されてもよい）。

図８を参照すると、図７Ｂの図７Ａ及び第１～第４の停止アクチュエータ７７０Ａ～７７０Ｄ内の第１及び第２の停止アクチュエータ７７０及び７７０Ｂなどの、ＭＥＭＳベースのデバイス用のプログラム可能なスイッチ状態ストッパに関する例示的な設計が示されている。第１の画像８００Ａは、先端部８５０及びビーム８３０を有する停止アクチュエータを示す。第２～第４の画像８００Ｂ～８００Ｄはそれぞれ、図７Ａ及び７Ｂで説明され示される構成を用いて、３μｍ及び６μｍの運動で作動し、９μｍで作動しないときの停止アクチュエータを示す。各画像では、ビーム８３０の長さに沿って延びる第１及び第２の側電極８１０及び８２０と、成形先端部を有するビーム８３０と、図７Ａ及び７Ｂに示されるように接地された停止接点８４０が第１の画像８００Ａに示されている。第１の側電極８１０はＳＴＯ３に結合され、それにより、作動電圧がＳＴＯ３パッドに印加されると、ビーム８３０が第１の側電極８１０に静電的に引き寄せられる。第２の側電極８２０はＳＴＯ６に結合され、それにより、作動電圧がＳＴＯ３パッドに印加されると、ビーム８３０が第２の側電極８２０に静電的に引き寄せられる。電圧が第１の側電極８１０にも第２の側電極８２０にも印加されないと、ビームは中間に位置し、どちらにも引き寄せられない。

従って、ビームが中間にあるか、又は上方／下方に引き寄せられるかのいずれかに応じて、シャトル７４０が横方向に移動するにつれ、ビーム８３０の異なる部分が、先端部で停止接点８４０に接触する。２つの電極での別個の静電作動が図７Ａ～８に示されているが、本発明の他の実施形態では、複数のアクチュエータ電圧と併せて停止アクチュエータ先端部及び／又は停止接点での工程数を増やすことによって停止の数を増加させることができる、あるいは、複数のアクチュエータを採用して、各アクチュエータが上側電極の作動で第１の停止部を、下側電極で第２の停止部を、及びどちらの電極も作動させずに無制限の運動を提供することができることは明らかである。あるいは、単独の共通ビームに沿って、個々に作動される複数の停止アクチュエータを設けることができる。任意で、図７Ａ～８に示すようなディスクリートの「オン／オフ」アクチュエータではなく、調整可能アクチュエータ、例えば、静電線形櫛歯状ドライブを採用することができ、各停止のための櫛歯状ドライブへの電圧の許容誤差は、アクチュエータ素子間の重複を介して提供される。例えば、図８の第２の画像８００Ｂを検討すると、いったん所定電圧を超えると、ビーム８３０は停止接点８４０に係合し、ビーム８３０を更に引っ張りながら電圧を増加させても、停止アクチュエータの動作が調節されない。

図４～８を参照して説明及び図示される本発明の実施形態では、光導波路は重複せず、各光導波路が、シャトルの一方の側の複数のポートのうちの第１のポートを、シャトルの同じ側の複数のポートの第２のポートに結合する。しかしながら、本発明の他の実施形態では、必須の光学機能を提供するため、光導波路は重複されてもよい（即ち、相互に交差してもよい）、又は光導波路が起点とする側（若しくは終点とする側）から遠位のシャトルの他方の側にルーティングされてもよい。従って、様々なプログラム可能な光相互接続を実行することができる。更に、図４～８を参照して説明及び図示される本発明の実施形態は対のシャトルを活用しているが、単純な光１×Ｎスイッチなどの他の設計は単独のシャトルを活用してもよく、複数のシャトル間の異なる相互接続（マッピング）で３、４、又はそれ以上のシャトルが活用されてもよいことが明らかであろう。

図７Ａ～８は、移動中のシャトル７４０の横方向運動に対する停止を説明し図示している。次に、図９Ａ～９Ｃを参照すると、本発明の一実施形態による、ＭＥＭＳベースの光スイッチ内の間隙クローザの閉鎖下の間隙を画定するためのストッパに関する例示的な設計が示されている。図９Ａは、シャトルが、間隙クローザ７８０の作用下で、静電引力が存在するときに間隙クローザ７８０に向かって移動する、又間隙クローザＭＥＭＳばね７５０の作用下で引っ張り戻される、図７Ａ及び７Ｂに示される構成を示す。従って、導波路が両側でストッパ１ ９１０及びストッパ２ ９２０上に形成される一方、シャトル９４０Ａは、間隙クローザ９３０Ａから生じる静電引力下でストッパに向けて移動する。ストッパ１ ９１０及びストッパ２ ９２０が間隙クローザ９３０Ａの作用下でのシャトル９４０Ａの限界を画定し、それにより、間隙クローザ９３０Ａは、シャトル９４０Ａに接触され得ないようにできないように「凹んでいる」。

あるいは、図９Ｂでは、別の設計が採用されており、第１及び第２の対のストッパ９１０Ａ／９１０Ｂ及び９２０Ａ／９２０Ｂが示され、シャトル９４０Ｂ上の停止部９５０に係合し、間隙クローザ９３０Ｂも凹んでいる。第１及び第２の対のストッパ９１０Ａ／９１０Ｂ及び９２０Ａ／９２０Ｂ並びに停止部９５０は図９Ｂでは矩形で示されているが、本発明の他の実施形態では、これらの設計は他の形状を含むように変更されてもよいことは明らかであろう。任意で、本発明の他の実施形態では、停止部及びストッパは、シャトル９４０Ｂが「自動整合」の形状で停止部に整合されるように先細形状にすることができ、それにより、間隙クローザが間隙を閉鎖すると、シャトル９４０Ｂは停止部９５０を介してストッパに係合し、「整合」する。任意で、本発明の他の実施形態では、ストッパは、例えば、平行平板プレートアクチュエータ、櫛歯状アクチュエータなどのアクチュエータを用いて、固定ではなく可動式であってもよい。任意で、複数のストッパが共に、又は個別に移動されてもよい。ストッパは、典型的には、シャトル９４０Ｂ上の光導波路に突合せ結合する光導波路をストッパ上に有するため、本発明の他の実施形態では、ストッパは可動であり、シャトルは固定されていてもよい、又はストッパとシャトルの両方が可動であってもよい。

図９Ｃでは、別の設計が示されており、第１及び第２の対のストッパ９１０Ｃ／９１０Ｄ及び９２０Ｃ／９２０Ｄが第１及び第２の停止部９７０及び９８０を伴い、ここでは、停止部は間隙クローザ９３０Ｃから様々な偏差位置にある。従って、停止部は、停止部に対して横方向に移動するときにシャトル９４０Ｃの様々な停止位置を画定する。図９Ｃでは、停止部はストッパに平行に示されているが、本発明の他の実施形態では、１つ又はそれ以上のストッパを、第１及び第２の横方向ＭＥＭＳアクチュエータ７６０Ａ及び７６０Ｂの作用下のシャトル９４０Ｃの横方向運動に対して、又は間隙クローザ９３０Ｂの作用下のシャトル９４０Ｃの運動に対して、任意の角度で配向させることができる。任意で、本発明の他の実施形態では、停止部及びストッパは、シャトル９４０Ｃが「自動整合」の形状で停止部に整合されるように先細形状にすることができ、それにより、間隙クローザが間隙を閉鎖すると、シャトル９４０Ｃは停止部９７０を介してストッパに係合し、「整合」する。任意で、本発明の他の実施形態では、ストッパは、例えば、平行平板プレートアクチュエータ、櫛歯状アクチュエータなどのアクチュエータを用いて、固定ではなく可動式であってもよい。任意で、複数のストッパが共に、又は個別に移動されてもよい。ストッパは、典型的には、シャトル９４０Ｂ上の光導波路に突合せ結合する光導波路をストッパ上に有するため、本発明の他の実施形態では、ストッパは可動であり、シャトルは固定されていてもよい、又はストッパとシャトルの両方が可動であってもよい。

図４Ａ～９Ｃを参照して説明及び図示される本発明の実施形態では、ＩＯ－ＭＥＭＳの固定部分上の３Ｄ光導波路が、ＩＯ－ＭＥＭＳの移動部分上の３Ｄ光導波路に「突合せ結合する」。突合せ結合は、２つの光導波路が互いに「接して」いるが、その用語はまた、小さな間隙を介する２つの光導波路間の光結合を指すためにも使用される。本発明の実施形態では、ストッパは、間隙クローザがＩＯ－ＭＥＭＳの移動部分をＩＯ－ＭＥＭＳの固定部分へ導く際、３Ｄ光導波路間の所定間隙を画定する、又は間隙を無くすことができる。任意で、３Ｄ光導波路は、光テーパ又は多モード干渉計（ＭＭＩ）を利用して、インタフェースにおける光モードを拡張することによって、結合許容誤差を改善する、及び／又は結合損失を低減することができる。任意で、導波路は、例えばレーザベースのプロセスなどのプロセスを通じて、３Ｄ光導波路の端面に融合される、又は該端面から形成されるマイクロレンズを活用することができる。

図１０を参照すると、ＩＯ－ＭＥＭＳ回路の静的部分とＩＯ－ＭＥＭＳ回路の一部を形成する可動ＭＥＭＳ素子との間の例示的な光学インタフェースが示されている。図示されるように、可動ＭＥＭＳ素子１０４０は、３Ｄ光導波路１０７０を上に配置し、この光導波路は、ＩＯ－ＭＥＭＳ回路の第１及び第２の静的素子１０１０及び１０２０上の第１及び第２の光導波路１０６０Ａ及び１０６０Ｂに結合される。第１の光学インタフェース１０００Ａは、第１及び第２の部分１０５０Ａ及び１０５０Ｂを備えるＭＭＩカップラを介して、第１の静的素子１０１０上の第１の光導波路１０６０Ａを３Ｄ光導波路１０７０に結合し、これらの光導波路がＭＥＭＳアクチュエータの作用下で互いに突き合わされて第１及び第２の静的素子１０１０及び１０２０と可動ＭＥＭＳ素子１０４０間の間隙を閉鎖すると、ＭＭＩが形成され、それにより、光信号が３Ｄ光導波路１０７０と光導波路１０６０Ａとの間で結合される。第２の光学インタフェース１０００Ｂとは対照的に、第２の光導波路１０６０Ｂは、第１及び第２の光導波路テーパ１０５０Ｃ及び１０５０Ｄをそれぞれ介して３Ｄ光導波路１０７０に結合される。

図４Ａ～１０を参照して説明及び図示される本発明の実施形態では、光学的接続性の再構成をサポートするＩＯ－ＭＥＭＳデバイスは、固定部分と可動部分を活用するものとして説明されており、可動部分はその上に３Ｄ光導波路を有し、それにより、固定位置に対して可動部分が移動すると、接続性が変化する。しかしながら、本発明の他の実施形態では、ＩＯ－ＭＥＭＳの移動部分は、第１の位置から第２の位置へ移動する可撓導波路であって、ＩＯ－ＭＥＭＳの別の固定部分上の異なる３Ｄ光導波路に結合する。２×２ＩＯ－ＭＥＭＳスイッチに関する本発明の例示的な実施形態を、図１１Ａ及び１１Ｂを参照して説明および図示する。

従って、図１１Ａを参照すると、バー状態において、発明者らが薄ビーム無支持導波路（ＴＨＡＷ）ＩＯ－ＭＥＭＳアクチュエータと称するものを活用する、本発明の一実施形態による２×２ＩＯ－ＭＥＭＳスイッチが示されている。４つのアンカー、ＩＮ１ １１０５Ａ、ＯＵＴ１ １１０５Ｂ、ＩＮ２ １１０５Ｃ、及びＯＵＴ２ １１０５Ｄが示されている。これらはそれぞれ、ＭＥＭＳアクチュエータ１１１０に結合され、３Ｄ光導波路１１９０を支持するＭＥＭＳビーム１１１５と共に延在する。４つのアンカーの中心には、対のバー導波路１１７０及び対のクロス導波路１１８０を備えるＩＯ－ＭＥＭＳの固定部分１１４０が配置される。ＩＯ－ＭＥＭＳの固定部分１１４０の角には、バー電極１１５５及びクロス電極１１６５と共に第１及び第２の停止部１１２０及び１１３０が配置される。バー電極１１５５は電極パッドＶＤＤバー１１５０に接続され、クロス電極１１６５は電極パッドＶＤＤクロス１１６０に接続される。図１１Ａに示すように、駆動電圧が電極パッドＶＤＤバー１１５０に印加され、それにより、ＭＥＭＳビーム１１１５が静電的にバー電極１１５５に引き寄せられて第１の停止部１１２０に接触する結果、３Ｄ光導波路１１９０がバー導波路１１７０に結合される。図１１Ｂでは、駆動電圧が電極パッドＶＤＤクロス１１６０に印加されるため、ＭＥＭＳビーム１１１５が静電的にクロス電極１１６５に引き寄せられて第２の停止部１１３０に接触し、それにより、３Ｄ光導波路１１９０がクロス導波路１１８０に結合される。

あるいは、図１１Ｃは、「遮断された」電源異常状態（又はデフォルトＭＥＭＳ状態）及び駆動された「クロス」及び「バー」状態における、本発明の一実施形態による２×２ＩＯ－ＭＥＭＳ光スイッチのアクチュエータの構成を示す。この構成では、３Ｄ光導波路を有するＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータの最初の又は非作動位置である。従って、第１～第３の画像１１００Ｃ～１１００Ｅは、光導波路を有するＭＥＭＳビーム１１１００、第１の電極１１２００、及び第２の電極１１３００を示す。第１の画像１１００Ｃでは、第１の電極１１２００にも第２の電極１１２００にも電圧が印加されていないため、ＭＥＭＳビーム１１１００は変形していない。第２の画像１１００Ｄでは、駆動電圧が第２の電極１１３００に印加され、それにより、ＭＥＭＳビーム１１１００が、第２の電極１１３００への静電引力によって変形している。第３の画像１１００Ｅでは、駆動電圧が第１の電極１１２００に印加され、それにより、ＭＥＭＳビーム１１１００が、第１の電極１１２００への静電引力によって変形している。従って、この作動スキームが２×２ＩＯ－ＭＥＭＳを用いて採用される場合、第１の画像１１００Ｃは、ＭＥＭＳビーム１１１００上の光導波路とＩＯ－ＭＥＭＳのいかなる導波路との間の光結合も表さない。対照的に、第２及び第３の画像１１００Ｄ及び１１００Ｅは、図１１Ａ及び１１Ｂに示されるようなバー導波路１１７０及びクロス導波路１１８０などのＩＯ－ＭＥＭＳの導波路へのＭＥＭＳビーム１１１００上の光導波路を示す。

本発明の他の実施形態では、最初のＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータ位置、ひいては、電源異常状態が、ＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータにとって所定のスイッチ状態又は結合状況にあることは明らかであろう。次に、図１１Ａ及び１１Ｂを検討すると、電圧が印加されない、例えば、ＶＤＤＣｒｏｓｓ＝０Ｖにおいて、ＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータがクロス導波路１１８０に整合される場合、スイッチのクロス状態を確立することができる。従って、スイッチは、バー状態を実行するための始動のみを必要とする。あるいは、ＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータは、クロス状態のための始動のみを必要とするように、バー導波路１１７０と整合するように最初から製造されてもよい。本発明の他の実施形態では、例えば、ＩＮ１ １１０５Ａ及びＩＮ２ １１０５Ｃに関連付けられるＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータがバー及びクロス導波路１１７０及び１１８０に対してある位置に整合される一方、ＯＵＴ１ １１０５Ｂ及びＯＵＴ２ １１０５ＤのＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータが異なる位置に整合される、ＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータの別の構成が採用されてもよいことは明らかであろう。

機械的停止部を伴い又は伴わずにＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータを用いる様々な光学デバイスが実装され得ることも明らかであろう。光学デバイスはまた、異なる数及び組み合わせのＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータを用いてもよい。更に、同じ光学デバイス内のＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータは、減衰器、オン－オフスイッチ、及び例えば２、３、４、又はそれ以上のルートを有するルートセレクタなどに結合される光導波路と組み合わせて様々な「機能」を提供することができる。複雑度の低いＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータの静電作動について説明および図示してきたが、ＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータ用に、例えば、熱作動、回転静電櫛歯状ドライブ、及び円形静電櫛歯状ドライブなどの他の作動手段が採用されてもよいことは明らかであろう。

次に、図１２Ａを参照すると、固定された中間３Ｄ光導波路のない、本発明の一実施形態による直接的な変形可能アーム位置決めでのＴＨＡＷ ＩＯ－ＭＥＭＳアクチュエータを利用する２×２ＭＥＭＳ光スイッチの非動力推進式及び非変形構成が示されている。従って、４つのアンカー、ＩＮ１ １２０５Ａ、ＯＵＴ１ １２０５Ｂ、ＩＮ２ １２０５Ｃ、及びＯＵＴ２ １２０５Ｄが図示される。これらのアンカーはそれぞれ、ＭＥＭＳアクチュエータ１２２０に結合されて３Ｄ光導波路１２１０を支持するＭＥＭＳビーム１２３０と共に延在する。ＩＮ１ １２０５Ａ及びＩＮ２ １２０５Ｃに結合される各ビーム１２３０の端部には第１の停止部１２６０が配置され、ＯＵＴ１ １２０５Ｂ及びＯＵＴ２ １２０５Ｄに結合される各ビーム１２３０の端部には第２の停止部１２７０が配置される。各ＭＥＭＳビーム１２３０の両側には、バー電極パッド１２４０及びクロス電極パッド１２５０にそれぞれ結合されるバー電極１２２０Ａ及びクロス電極１２２０Ｂが配置される。従って、図１２Ｂに示すように、適切な駆動電圧ＶＤＤＢａｒがバー電極パッド１２４０に印加されて、ＭＥＭＳビーム１２３０が各事例においてバー電極１２２０Ａに静電的に引き寄せられる。ＭＥＭＳビーム１２３０が屈曲するにつれ、先端部は第１の停止部１２６０及び第２の停止部１２７０を通じて相互に配向される。同様に、図１２Ｃでは、適切な駆動電圧ＶＤＤＣｒｏｓｓがバー電極パッド１２５０に印加されて、ＭＥＭＳビーム１２３０が各事例においてクロス電極１２２０Ｂに静電的に引き寄せられる。ＭＥＭＳビーム１２３０が屈曲するにつれ、先端部は第１の停止部１２６０及び第２の停止部１２７０を通じて相互に配向される。

任意で、本発明の他の実施形態では、バー電極１２２０Ａ又はクロス電極１２２０Ｂではなく、ＭＥＭＳビーム１２３０が静電的にチャージされてもよい。あるいは、バー電極１２２０Ａ及びクロス電極１２２０ＢはＭＥＭＳビーム１２３０に対して、引き寄せるように逆にチャージされてもよく、反発するように同じようにチャージされてもよい。任意で、本発明の他の実施形態では、ＭＥＭＳアーム１２３０は、引力／反発機構を介して間接的に移動させられるのではなく、アクチュエータを通じて直接、即ち、物理的に移動させることもできる。かかる直接作動は、例えば、１つ又はそれ以上の平行平板ＭＥＭＳアクチュエータ、１つ又はそれ以上のＭＥＭＳ櫛歯状アクチュエータ、１つ又はそれ以上のＭＥＭＳ円形櫛歯状アクチュエータなどを利用してもよい。

光電集積回路（ＰＩＣ）と一般的に称される光電子回路、光電回路、集積光回路、ＩＯ－ＭＥＭＳなどのパッケージングの難題の１つに、ＰＩＣに結合される光ファイバの位置（複数可）決めがある。この位置決めは、単独の光ファイバ（ファイバ）ですら問題であるが、概して光ファイバは、ダイ縁部におけるピッチ（間隔）をＰＩＣダイ上の３Ｄ光導波路のピッチよりも大きくする必要があるため、特にＰＩＣダイの同じ側で複数の光ファイバ（ファイバ）がＰＩＣに接続される場合は一層複雑である。従来技術では、複数のファイバリボンの取扱いの問題を排除するため、単独のリボン内に例えば、４、６、８、又は１２のファイバを設ける光ファイバが開発されている。これにより複数のファイバの取扱いは改善されるが、ＰＩＣへの光結合のためのファイバの準備は、ＰＩＣへの嵌合用の共通端面を複数のファイバに設けるために、リボンが典型的には別のアセンブリにまとめられ、端部が研磨され、例えばリボンファイバコネクタに採用されるという別の問題を引き起こす。しかしながら、光ファイバをＰＩＣに整合させる技術の１つに、基板に形成されるＵ型溝（Ｕ溝）又はＶ型溝（Ｖ溝）の使用があり、この基板は、ＰＩＣが中又は上に形成されるＰＩＣ基板であってもよい、又は基板ＰＩＣが形成又は装着される別の基板であってもよい。しかしながら、ファイバが研磨されて、ファイバを内部にまとめるアセンブリの端部を超えて突出することができなければ、研磨ファイバアセンブリは使用できない。しかしながら、リボンファイバのクリービングは、提供される高品質端面が、その後ファイバを通って伝搬する光ファイバ内の亀裂を誘発し、リボン内の各ファイバの端部位置の変化をもたらす。

従って、発明者らは、クリービングされたファイバリボン内の長さの変化にＰＩＣが対応し得るＰＩＣ設計アプローチを確立した。従って、図１３Ａに示すように、第１の画像１３００Ａでは、発明者らが可撓縁部接続（ＦＬＥＣ）と称するコンセプトが、ファイバがＵ溝又はＶ溝に挿入されるときに光ファイバ１３１０の端面と接触する懸架プラットフォーム１３７０を備え、縁部特徴部１３２０（Ｕ溝又はＶ溝が形成される基板上に蒸着されたＰＩＣ層スタックのパターニング部分）が簡潔に示されている。図１３Ａでは、ファイバ端面は、懸架プラットフォーム１３７０の端部からｄ１分離れて示されている。懸架プラットフォーム１３７０の両側には、ヒンジ１３８０を介して台１３３０に結合されるラチェット構造１３５０が配置される。懸架プラットフォーム１３７０は、可撓アンカー１３６０を介してアンカー部分１３４０に装着されている。従って、光導波路（明瞭化のため図示せず）は、懸架プラットフォーム１３７０上に形成され、可撓アンカー１３６０のうちの１つを介してＰＩＣにルーティングすることができる。

第２の画像１３００Ｂには、ヒンジ１３８０に装着された第１のセクション１３５０Ａと懸架プラットフォーム１３７０の一部を成す第２のセクション１３５０Ｂとを備えるラチェット１３５０構造が示されている。一連の歯１３５０Ｃが示されており、第２のセクション１３５０Ｂが第１のセクション１３５０Ａに対して右に移動する際、ヒンジにより、第２のセクション１３５０Ｂは第１のセクション１３５０Ａに対して右に移動できるが、反対方向には移動できない。

図１３Ｂを参照すると、光ファイバ１３１０は、Ｕ溝又はＶ溝に挿入されて、懸架プラットフォーム１３７０に接しており、そこで、懸架プラットフォーム１３７０が移動するように「押されて」もよく、ラチェット構造１３５０は、懸架プラットフォームを前方に移動させて歯と係合させて、懸架プラットフォーム１３７０が係合した最後の歯を超えて後方に移動しないように制限することができる。

図１４Ａでは、対のファイバ１３１０Ａ及び１３１０Ｂが、明瞭化のため図示されず第１～第３のパターン領域１４３０～１４５０により表される溝に挿入されている事例が示されている。また、第１及び第２のＦＬＥＣ構造１４１０Ｂ及び１４２０Ｂもそれぞれ図示される。対のファイバ１３１０Ａ及び１３１０Ｂは、リボン内にあり、端面間にオフセットｄＯＦＦＳＥＴＴを有する。次に、図１４Ｂでは、対のファイバ１３１０Ａ及び１３１０Ｂが、第１及び第２のＦＬＥＣ構造１４１０Ｂ及び１４２０Ｂにそれぞれ係合するように、挿入されて前方に押されている。従って、対のファイバ１３１０Ａ及び１３１０Ｂ間のオフセットｄＯＦＦＳＥＴが、第１及び第２のＦＬＥＣ構造１４１０Ｂ及び１４２０Ｂのそれぞれにおいて、懸架プラットフォーム１３７０の同じオフセットに反映されている。従って、第１のＦＬＥＣ構造１４１０Ａ内の第１の可撓アンカー１４３０は第１の量だけ変形し、第２のＦＬＥＣ構造１４１０Ｂ内の第２の可撓アンカー１４４０は、オフセットｄＯＦＦＳＥＴに対応する際に第２の量だけ更に変形する。

任意で、第１及び第２のファイバ１３１０Ａ及び１３１０Ｂが一部を成すリボンファイバアレイにおいて最も突出したファイバが溝の端部に「衝突」し、最初の位置から最も遠くへ懸架プラットフォーム１３７０を押すように、溝アレイ（Ｖ溝又はＵ溝）を画定することができる。従って、他の光ファイバは、対応する懸架プラットフォームを、最も突出した光ファイバほど遠くへ押すことはない。この構造は、懸架プラットフォーム１４１４０が光導波路１４１５０を有する単独の可撓構造１４１６０と共に示される図１４Ｃに示されている。また、懸架プラットフォームを右に移動させるが、後方の左には移動させない対のラチェット構造１４１１０も明らかである。また、図示されるように、ラチェット構造１４１１０のうちの１つに、ヒンジ１４１２０が装着される。従って、各ラチェット構造の歯の数は、いったん光ファイバによって前方に移動させられたラチェットを係止する所望の許容誤差に応じて定義することができる。

上記図７Ａ～１４及び下記図１６～２１を参照して説明及び図示される本発明の実施形態では、複数の固定光導波路及び／又は他の構造に対するＩＯ－ＭＥＭＳの懸架部分上の光導波路の動的整合をサポートするために、光導波路がＭＥＭＳ構造上に形成されるＩＯ－ＭＥＭＳ構造を活用するデバイスが説明及び図示されている。光電集積回路（ＰＩＣ）について指摘したように、固定導波路部分に対するＩＯ－ＭＥＭＳビーム（複数可）の縦方向変形は、ＰＩＣの挿入損失を増大させるため、応力の管理は重要である。従って、基板から解放されたときのＭＥＭＳビーム及び／又は他の構造内の残留応力は、ＭＥＭＳビーム及び／又は他の構造を変形させる。ＩＯ－ＭＥＭＳ内の光導波路整合に敏感であるため、ＭＥＭＳの動作に影響を及ぼすのに必要なレベルよりもずっと低い残留応力レベルにおいて、ＭＥＭＳビーム及び／又は他の構造の変形は、挿入損失の増大と、おそらくは完全な整合不良とをもたらす。下記図１６～２２を参照する以下の説明で明らかになるように、残りの応力はまた、上記図７Ａ～１４Ｃを参照して説明および図示されたＩＯ－ＭＥＭＳ内のビームなどの懸架ＭＥＭＳ／ＩＯ－ＭＥＭＳ構造にも影響を及ぼす。

従って、発明者らは、この問題に対処する様々な製造法を確立している。これらは図１６～２２にそれぞれ示されているが、図１５は、ＰＣＴ／ＣＡ２０１５／０００１３５号及びＰＣＴ／ＣＡ２０１５／０００１３６号を含むがそれらに限定されない先行特許出願において発明者らによって説明及び図示されるような従来技術の未補償導波路設計を示す。従って、図１５は、ＰＣＴ／ＣＡ２０１５／０００１３５及びＰＣＴ／ＣＡ２０１５／０００１３６に説明および図示される、以下を備える製造後のＩＯ－ＭＥＭＳの断面を示す。
・シリコン１５２０から形成される基板１５００
・第１及び第２のセクション１５５０Ａ及び１５５０Ｂを含むＭＥＭＳ１５００Ａ
・受動的導波路１５００Ｂ
・ブラッグ導波路１５００Ｃ

ＭＥＭＳ１５００Ａの第１のセクション１５５０Ａは、シリコン１５２０のみで形成される。ＭＥＭＳ１５００Ａの第２のセクション１５５０Ｂは、シリコン１５２０上に光導波路スタックを備える。光導波路スタックは、下側クラッド（二酸化ケイ素１５３０）、コア（窒化ケイ素１５４０）、及び上側クラッド（二酸化ケイ素１５３０）を備える。受動的導波路１５００Ｂ及びブラッグ導波路１５００Ｃでは、光導波路スタックはシリコン１５２０上にあり、上側層と基板には二酸化ケイ素１５３０の埋込み酸化物（ＢＯＸ）層が介在している。図示される設計断面は、光信号をブラッグ格子で１つ又はそれ以上の導波路に結合する面状導波路を有する回転ＭＥＭＳである。例示的な実施態様では、ＢＯＸ上のシリコンの厚さｔＳＩは２５μｍである。

図１６を参照すると、未補償ミラーレス設計に関する、本発明の一実施形態による処理済み集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスの最初の開始ウェハの例示的な第１の断面１６００Ａ及び第２の断面１６００Ｂが示されている。発明者らは、２つの相互に有益な要因の結果として、この設計コンセプトを「Ｓｍａｌｌ Ｗａｖｅｇｕｉｄｅ ｏｎ Ｂｉｇ」ＩＯ－ＭＥＭＳ（ＳＷＢ－ＩＯ－ＭＥＭＳ）と称する。第１に、ＢＯＸ１６２０（ＳｉＯ_２１６０２）上の１６１０（シリコン１６０１）から外に形成される懸架ＩＯ－ＭＥＭＳプラットフォーム１６６０上の導波路を必要としない光スタックの除去、第２に、ＩＯ－ＭＥＭＳ基板１６３０（シリコン１６０１）のデバイス層の相対厚である。このデバイス層は、光ファイバ１６９０の外径に応じて確定される厚さを有することによって、光導波路１６８０にとって比較的厚い懸架機械層を生成し、ＩＯ－ＭＥＭＳの懸架部分上の導波路がＩＯ－ＭＥＭＳの固定部分上の出力導波路との整合から縦方向に偏向するのを防ぐことができる。更に、ＳＷＢ－ＩＯ－ＭＥＭＳは、図１５に示す従来技術の形状とは異なり、導波路１６８０に対する光ファイバ１６９０の整合を提供する。ウェハの裏側は、ウェハの撓みを最小限にするための任意の熱成長又は蒸着された二酸化ケイ素１６４０層（ＳｉＯ_２１６０２）を有する。

第２の画像１６００Ｂでは、ｉ）基板１６３０上の固定３Ｄ光導波路を含む導波路形状１６５０の下方の開口部１６７０、ｉｉ）ＩＯ－ＭＥＭＳ１６６０上の導波路、及びｉｉｉ）ＩＯ－ＭＥＭＳの懸架部分上の可動３Ｄ光導波路１６８０、を有するＭＥＭＳ領域１６６０を備えた処理済みデバイス断面が示されている。導波路形状１６５０は、下側クラッド（ＳｉＯ_２１６０２）、コア（窒化ケイ素などのコア１６０３）、及び上側クラッド（ＳｉＯ_２１６０２）を備える。あるいは、導波路は、コアの十分な光閉込め率を可能にし、ＩＯ－ＭＥＭＳ機械層上に実現可能に蒸着され得るクラッド材料の厚さを制限することのできる、窒化ケイ素（Ｓｉ_３Ｎ_４）－シリコン－窒化ケイ素スタック又は他の材料セット及びそれに関連する導波路形状を備えていてもよい。有益なことに、シリコンデバイス層１６１０は、導波路構造、ひいてはシリコンカバー１６１０に形成されたＵ溝又はＶ溝への光ファイバ１６９０の配置のための物理的基準を画定するエッチング停止部として機能するＢＯＸ１６２０までエッチングすることができる。

以下の説明による導波路１６８０は、標準的な単モード光ファイバへの突合せ結合を提供するために望ましい以下の幾何学的特徴を備えた、窒化ケイ素及びシリカ（ＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２）を含む光スタック材料セットを採用する本発明の一実施形態に基づく。
・３．４μｍの下側シリカ（ＳｉＯ_２）クラッド
・０．４３５μｍの窒化ケイ素（Ｓｉ_ｘＮ_ｙ）コア
・３．４μｍの上側シリカＳｉＯ_２クラッド

従って、標準サイズの光ファイバを有するＩＯ－ＭＥＭＳの低コスト接続性を提供するためには、オンチップファイバ装着と、ＩＯ－ＭＥＭＳサブミクロン導波路と１２５μｍのクラッド外径（ＯＤ）標準的なＩＴＵ Ｇ．６５２Ｄ及びＧ．６５７Ａ光ファイバとの間の突合せ結合とを提供することが望ましい。これにより、クラッドの半径が、ＯＤの半分、即ち、Ｒ＝６２．５μｍに設定される。典型的には、ＩＴＵ Ｇ．６５２Ｄ光ファイバは、以下の許容誤差で製造される。ｉ）最悪値１２５μｍ＋０．７μｍのクラッドＯＤ許容誤差、ｉｉ）ＯＤの１％未満（即ち、１２５μｍ＋０．７μｍの１％、即ち、１．２５７μｍ未満）に制限されるクラッド非真円度、及びｉｉｉ）０．５μｍ未満のコア－クラッド同心性これら全ての光ファイバ製造許容誤差の最悪のケースの最悪値合計は１２５μｍ＋０．７μｍ＋１．２５７μｍ＋０．５μｍ＝計１２７．４５７μｍであり、つまり、光ファイバの中心は、１２５μｍの目標ＯＤと製造ＯＤとの差の半分程度まで変位する可能性がある。よって、１２７．４５７μｍの最悪製造ＯＤを検討すると、光ファイバの中心は、６２．５μｍの目標半径から最大１２７．４５７－１２５＝２．４５７／２＝１．２２８５μｍであり得る。従って、高開口数光ファイバではなく、比較的大きいモード野径の光ファイバを使用して、この光モードを、光ファイバインタフェースにおいて導波路１６８０に埋め込まれるスポットサイズコンバータに合致させることが有益である。従って、シリコン（ｄ_ＳＩ）の厚さは、下記式（１）によって求められる。ただし、ｒＦ－ＣＬＡＤはファイバクラッドの半径であり、ｄ_{Ｌ－ＣＬＡＤ}は下側導波路クラッドの厚さであり、ｄ_ＣＯＲＥは導波路コアの厚さである。
ｄ_ＳＩ＝ｒ_{Ｆ－ＣＬＡＤ}－ｄ_{Ｌ－ＣＬＡＤ}－０．５^＊ｄ_ＣＯＲＥ （１）

従って、発明者らは、上記導波路構造では、（６２．５－３．４－０．５^＊０．４３５）＝５８．８８２５μｍに設定されたＩＯ－ＭＥＭＳデバイス層１６１０が、標準的なＩＴＵ Ｇ．６５２Ｄ光ファイバ内のクラッドの製造許容誤差から生じる最悪値１．２２８５μｍの縦許容誤差内で導波路１６８０の中心と光ファイバの中心との整合を提供しつつ、最適なファイバ整合溝だけでなく、ＳＷＢ－ＩＯ－ＭＥＭＳの実現も提供することを立証した。

しかしながら、光ファイバ製造業者は選択された光ファイバを提供してコア位置の全体精度を向上させるが、本来的に高仕様の光ファイバを採用することが有益であろう。このようなオプションは、ＩＴＵ Ｇ．６５２Ｄ光ファイバよりもはるかに厳しい製造許容誤差を提供する８０μｍＯＤの「低クラッド」光ファイバにおいて存在する。このファイバを使用する結果、ｒ＝４０μｍ、従って、ｄ_ＳＩ＝４０－０．５^＊０．４３５－３．４μｍ＝３６．３８μｍとなる。１２５μｍＯＳＤのＳＭＦ２８光ファイバに必要とされるデバイス層の厚さと比較して、より薄い機械層厚３６．３８μｍのＩＯ－ＭＥＭＳは、導波路が必要でない場合に導波路スタック材料セットがエッチングで除去されることを条件として、応力補償を必要とせずに、導波路１６８０を含むＩＯ－ＭＥＭＳシャトル７４０の懸架部分の大きな縦方向偏向を防ぐのに十分な厚さである。しかしながら、ここでＭＥＭＳは、５８．８８μｍではなく３６．３８μｍのシリコンをエッチングすることによって形成され得るため、比較的薄いＭＥＭＳ機械層は、製造を大幅に簡易化する。発明者らは、ＩＯ－ＭＥＭＳへのファイバ装着のために選択された光ファイバのＯＤとして、ＭＥＭＳ機械層の厚さをどのように設定するかを確立した。Ｓｉ_３Ｎ_４（２μｍ）：Ｓｉ（０．６μｍ）：Ｓｉ_３Ｎ_４（２．０μｍ）の別の導波路設計では、Ｄ＝４０μｍ、従ってｄＳＩ＝３７．７μｍとその上の導波路は４．６μｍとなる。

本発明の別の実施形態では、光ファイバが配置される溝の底部を形成するＢＯＸ１６２０は除去されてもよい。従って、シリコンの厚さｄ_ＳＩはＢＯＸ１６２０の厚さ、例えば、１μｍ低減されるため、Ｓｉ_３Ｎ_４（２μｍ）：Ｓｉ（０．６μｍ）：Ｓｉ_３Ｎ_４（２．０μｍ）の導波路の例では、ｄ_ＳＩ＝３７．７－１．０μｍ＝３６．７μｍとなる。

発明者らは、光導波路構造にＰＥＣＶＤを活用する例示的なＰＩＣデバイスを製造した。しかしながら、ＰＥＣＶＤによって蒸着されたＳｉ_３Ｎ_４内のＯＨ－からの吸収の除去は、アニーリングを必要とすることによって、光導波路構造内に応力を誘発するため、ＬＰＣＶＤは下側応力導波路を提供することができる。しかしながら、本発明の他の実施形態は、ＰＥＣＶＤ、ＬＰＣＶＤ、又は他の導波路蒸着プロセスを活用できることは明らかであろう。

図１６は、ＩＯ－ＭＥＭＳの機械層として機能する厚いシリコンデバイス層１６１０の厚さが、Ｕ溝の底部、ひいては、光ファイバの配置のための下側機械停止部によるＵ溝形成を可能にするように画定されている形状を説明及び図示しているが、ＩＯ－ＭＥＭＳ及び／又はＭＥＭＳの製造前に基板内に開口部１６７０を有する厚いシリコンカバー１６１０にＩＯ－ＭＥＭＳ１６６０又はＭＥＭＳを形成する方法は、Ｕ溝設計などを活用せず、ＩＯ－ＭＥＭＳの機械層１６１０として機能するデバイス層１６１０の厚さが光ファイバの縦方向整合ではなく他の設計、コスト、性能トレードオフによって画定される他のＰＩＣでも採用され得ることは明らかであろう。

図１６では、本発明の一実施形態は、ビームに可動３Ｄ光導波路を備えるＩＯ－ＭＥＭＳの固定部分１６５０及び懸架部分１６６０上に導波路１６８０を備える。下側クラッド（ＳｉＯ_２１６０２）、コア（窒化ケイ素などのコア１６０３）、及び上側クラッド（ＳｉＯ２１６０２）を備える導波路形状１６５０が示されているが、Ｓｉ_３Ｎ_４（２μｍ）：Ｓｉ（０．６μｍ）：Ｓｉ_３Ｎ_４（２．０μｍ）導波路などの他の導波路設計を、Ｓｉ_３Ｎ_４（３．４μｍ）：Ｓｉ（０．４３５μｍ）：Ｓｉ_３Ｎ_４（３．４μｍ）導波路又は上述のＳｉ_３Ｎ_４（２μｍ）：Ｓｉ（０．６μｍ）：Ｓｉ_３Ｎ_４（２．０μｍ）導波路変形のいずれかで備えてもよい。

図１７を参照すると、ファイバインタフェースで空洞補償設計を活用する、本発明の一実施形態による処理済みのＩＯ－ＭＥＭＳデバイスの例示的な断面が示されており、シリコン基板が開口部１７３０を有するため、ＳＯＩ構造デバイス層１７４０の上面に蒸着された導波路スタック１７５０の反対側に、ＩＯ－ＭＥＭＳのための機械的支持として機能する補完的導波路スタック１７８０をＳＯＩ構造デバイス層１７４０の下面に形成することができる。補完的導波路スタック１７８０と導波路スタック１７５０が同様にパターニングされるように、補完的導波路スタック１７８０は、懸架導波路を有するＩＯ－ＭＥＭＳ１７７０と同一のプロセス工程でエッチングされる。開口部１７３０が基板１７２０内に形成されている。従って、光ファイバ１６９０が挿入及び結合される領域において導波路スタック１７５０及び厚いシリコン１７４０をエッチングすることで、光導波路スタック１７５０のコア１７０２に縦方向に整合される光ファイバ１６９０の光学コアが提供される。図１７では、光導波路は二酸化ケイ素（ＳｉＯ_２）２００１の上側及び下側クラッドを有するが、基板はシリコン１７０３である。ＩＯ－ＭＥＭＳ１７５０セットの懸架部分１７７０及び固定部分上の光導波路材料は、任意選択的に、実際の導波路を必要としない位置では除去することができ、それにより、これらの材料によってＩＯ－ＭＥＭＳの懸架部分に課せられる応力を軽減し、ＳＯＩ基板１７２０の裏側からの開口部１７３０のエッチング時、ＳＯＩ基板の撓みを最小限にすることができる。

図１７のＩＯ－ＭＥＭＳの断面１７００は最後に、ＩＯ－ＭＥＭＳの機械層１７４０として機能するＳＯＩ構造のシリコンデバイス層の厚さが、エッチング停止部として機能する埋込み酸化物層１７９０を有する光ファイバ１６９０の径の関数として定義され得ることを示し、この埋込み酸化物層は、光ファイバ１６９０の下の溝の底部で除去されてもよいし、除去されなくてもよい。

従って、図１７に示す形状は、ＩＯ－ＭＥＭＳ機械層１７４０の下面に補完的構造を設けることによって、光導波路から生じる応力を補償することを目的とする。しかしながら、ＩＯ－ＭＥＭＳ機械層１７４０の下面上の構造（複数可）の蒸着及びパターニングが、シリコン基板１７２０内の開口部１７３０を通じて実行されることは明らかであろう。従って、ＩＯ－ＭＥＭＳ機械層１７４０の下面に蒸着及びパターニングされる構造は、本発明のいくつかの実施形態では、上面に形成される構造の直接的な複製でなくてもよい。ＩＯ－ＭＥＭＳ機械層１７４０の下面に蒸着及びパターニングされる構造の設計は、本発明のいくつかの実施形態では、数的シミュレーション／コンピュータ援用設計などに基づくことができる一方、本発明の他の実施形態では、量的ではなく質的に確定することができる。

対照的に、図１８の第１～第４の画像１８００Ａ～１８００Ｄに示す本発明の実施形態は、ＩＯ－ＭＥＭＳビームの製造後調整を行う追加構造を設けている。第１の画像１８００Ａでは、ビームの上の導波路構造１８１０は、二酸化ケイ素上側及び下側クラッド層と共に窒化アルミニウム（ＡｌＮ）コアを採用している。コアは、圧電性であるＡｌＮ膜の電気作動を可能にする１つ又はそれ以上の電極パッドに接続される。従って、ＡｌＮは、ＩＯ－ＭＥＭＳビーム内に存在するものに対抗する応力を提供して、ＩＯ－ＭＥＭＳビームを「平坦化する」ために採用することができる。あるいは、第２の画像１８００Ｂに示すように、ＡｌＮ膜１８２０は、例えば、本発明の他の実施形態の製造に関して上で説明し図示したように、反転されシリコン基板に接合される第１のハンドルウェハ上のシリコン層上でパターニングすることによって、ＩＯ－ＭＥＭＳビームの下面に設けられる。第３の画像１８００Ｃでは、ＡｌＮ膜１８２０は、厚いＩＯ－ＭＥＭＳビームではなく、薄ＩＯ－ＭＥＭＳビームの下面に蒸着されている。

あるいは、第４の画像１８００Ｄに示すように、ＡｌＮ領域１８３０は、光導波路２１４０のいずれかの側でＩＯ－ＭＥＭＳビームの側方に追加することができる。更に、第５の画像１８００Ｅで明らかなように、ＩＯ－ＭＥＭＳビームは、ＡｌＮ領域１８３０が光導波路１８４０よりも薄いシリコン１８５０に隣接するように、更に処理することができる。任意で、第４及び第５の画像１８００Ｄ及び１８００Ｅの形状は、下のＡｌＮ膜１８２０で補強され得るとともに、ＡｌＮコアを有する導波路を採用することができる。本発明の他の実施形態では、第２～第５の画像１８００Ｂ～１８００Ｅの変形は、ＩＯ－ＭＥＭＳビーム内の応力に対抗してＩＯ－ＭＥＭＳビーム（複数可）を「平坦化」する非対称応力を誘発するため、ＩＯ－ＭＥＭＳビームの抵抗加熱を提供する導電膜を採用することができる。

図１６に戻ると、ＩＯ－ＭＥＭＳ１６６０は、ＢＯＸ１６２０及び基板１６３０全体を通じてエッチングして開口部１６７０を形成しているが、このような開口部が多数存在すると、開口部にキャップをかぶせて、糊又は半田がＩＯ－ＭＥＭＳの下の開口部に入るのを防ぐことで、ＩＯ－ＭＥＭＳにとってパッケージングの複雑度が増す場合がある。更に、典型的なＳＯＩ基板が７３５μｍ厚であるとすると、開口部１６７０の形成は、この７３５μｍのシリコン１６３０の長いエッチングプロセスをもたらす。

従って、発明者らは、ＳＷＢ－ＩＯ－ＭＥＭＳコンセプトを利用するが、内部に凹部１９５０を形成した最初のシリコン基板１９３０を活用する、図１９に示すシリコン・オン・インシュレータ（ＳＯＩ）設計の変形を確立し、この凹部は、ＩＯ－ＭＥＭＳ１９６０の下の空洞として機能し、ＩＯ－ＭＥＭＳを懸架するために上からエッチングされる際、ＩＯ－ＭＥＭＳの下の材料を除去する必要なくＩＯ－ＭＥＭＳを懸架させることができる。従って、発明者らは、これを空洞ＳＯＩ（ＣＳＯＩ）と称する。ＣＳＯＩにより、ＩＯ－ＭＥＭＳ１９６０を懸架するために、ＳＯＩ基板１９３０の裏側からエッチングされるバイアをもはや必要としないため、ＩＯ－ＭＥＭＳにキャップをかぶせる必要がないので、ＩＯ－ＭＥＭＳのはるかに簡易なパッケージングが可能になる。

従って、図１９を参照すると、未補償ミラーレス設計に関する、本発明の一実施形態による処理済み集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスの最初の開始ウェハの例示的な第１の断面１９００Ａ及び第２の断面１９００Ｂが示されている。発明者らは、ＢＯＸ１９２０（ＳｉＯ_２１６０２）及び基板１９３０（シリコン１９０１）上の厚い機械層１９１０（シリコン１９０１）のため、この設計コンセプトをＣＳＯＩ Ｓｍａｌｌ Ｗａｖｅｇｕｉｄｅ ｏｎ Ｂｉｇ ＩＯ－ＭＥＭＳ（ＳＷＢ－ＩＯ－ＭＥＭＳ）と称する。有益なことに、ＳＷＢ－ＩＯ－ＭＥＭＳは、図１６に示す形状と共通する光ファイバ１６９０の整合を提供する。ウェハの裏側は、ウェハの撓みを最小限にするための任意の熱成長又は蒸着された酸化物１９４０（ＳｉＯ_２１６０２）を有する。第１の画像１９００Ａでは、ＢＯＸ１９２０は、基板１９３０がエッチングされた後に形成されて、凹部１９５０を提供する。シリコンデバイス層１９１０の形成前に、犠牲材料（明瞭化のため図示せず）を開口部１９５０内に蒸着することができる。

第２の画像１９００Ｂでは、下に開口部１９７０を備えるＩＯ－ＭＥＭＳ領域１９６０と、基板１９３０上に固定３Ｄ光導波路を備える導波路形状１９５０の処理済みデバイス断面が示されている。シリコンデバイス層１９１０内のＭＥＭＳのパターニング時、ＩＯ－ＭＥＭＳ１９６０は解放されて、空洞１９５０の上方でアンカー（図示せず）によって懸架される。ＩＯ－ＭＥＭＳ１９６０の懸架部分上の導波路１９８０とＩＯ－ＭＥＭＳ１９９０の固定部分とを必要としない場合、光スタック材料セットの除去は、ＩＯ－ＭＥＭＳデバイス層１９１０上に蒸着された光スタックの材料セットから生じるＳＯＩ基板を最小化する機構を提供する。ＩＯ－ＭＥＭＳの機械層として機能するデバイス層１９１０の厚さは、ＩＯ－ＭＥＭＳの固定部分１９７０上の導波路と光学的に整合されたＩＯ－ＭＥＭＳ１９６０の懸架部分上の導波路１９８０を維持する能力に直接的な影響を及ぼす。更に、第２の画像１９００Ｂでは、図示される光ファイバ１６９０は、図１６を参照して上述したように、即ち、仮に埋込み酸化物が意図的に除去された場合、ＩＯ－ＭＥＭＳ１９６０の機械的支持部として機能し、埋込み酸化物１９２０又はＳＯＩ基板シリコン１９３０上に位置するＳＯＩウェハのデバイス層に形成された空洞によって、光導波路１９８０に光学的に整合されている。

ＩＯ－ＭＥＭＳの機械層として機能し、光ファイバの縦方向整合のために寸法決めされた厚いＳＯＩデバイス層２０１０を活用しない、図２０に示す本発明の実施形態及び変形では、ＰＩＣのＩＯ－ＭＥＭＳ部分内の光学素子の目標性能は、所望の性能を達成するために追加の処理及び設計を必要とする場合がある。これは、ＩＯ－ＭＥＭＳの光導波路部分のパターン依存性応力から生じ得るため、例えば、ＩＯ－ＭＥＭＳ懸架部分２０８０の偏向は、上の光導波路（複数可）の設計、つまり、３Ｄ又は２次元（２Ｄ若しくは面状）導波路又はそれらの組み合わせであるかに応じて変動する。従って、発明者らは、補償空洞シリコン・オン・インシュレータ（Ｃ－ＣＳＯＩ）と称されるものを確立した。これは、図２０では、本発明の実施形態による、それぞれ最初の開始ウェハ、及び処理済みの集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスの断面図である第１及び第２の画像２０００Ａ及び２０００Ｂによって示されている。次に、第１の画像２０００Ａを検討すると、開始ウェハは、基板２０３０、下側熱酸化物２０４０、ＢＯＸ２０２０、及び図１９に示されるＣＳＯＩ設計の開口部１９５０と共通の開口部２０５０を有する厚いシリコン２０１０を備える。しかしながら、厚いシリコン２０１０の下面は、第１及び第２の領域２０６０Ａ及び２０９０Ａを有し、ＩＯ－ＭＥＭＳ領域２０８０及び固定導波路領域２０７０内に、第２の画像２０００Ｂに示されるように厚いシリコン２０１０の上面に蒸着されたものと同じ導波路構造が蒸着されている。固定導波路領域２０７０はまた、下にＢＯＸ２０２０及び基板２０３０のある領域に導波路２０９５を備える。任意で、Ｃ－ＣＳＯＩプロセスの別の実施形態では、第１及び第２の領域２０６０Ａ及び２０９０Ａは、ＩＯ－ＭＥＭＳ２０８０の機械的支持部として機能するＳＯＩ構造デバイス層シリコン２０１０の下側に、エッチングされた基板によって形成された深い凹部の底部に低解像度又は高解像度パターニングを伴い又は伴わずに所要の層構造を形成するという処理上の制約及び複雑さにかかわらず、図１６に示す設計の変形を伴って形成されてもよい。

従って、Ｃ－ＣＳＯＩ設計方法は、上面上に蒸着されたミラー構造である裏面層構造を、ＩＯ－ＭＥＭＳＳＯＩ構造デバイス層２０１０の下側の第１及び第２の領域２０６０Ａ及び２０９０Ａに設けることにより、厚いシリコン２０１０の上側の対応する第３及び第４の領域２０６０Ｂ及び２０９０Ｂへの補償を提供することができる。従って、開口部２０５０は製造中に充填材で充填され、次いで、ＩＯ－ＭＥＭＳＳＯＩ構造のデバイス層２０１０のパターニング前に、層スタックを蒸着し、第１及び第２の領域２０６０Ａ及び２０９０Ａをパターニングするように処理される。次に、上面が処理されて、ＩＯ－ＭＥＭＳ領域２０８０及び固定導波路領域２０７０を形成する部分として第３及び第４の領域２０６０Ｂ及び２０９０Ｂを形成する。次いで、厚いシリコン２０１０がエッチングされてＩＯ－ＭＥＭＳ（及び／又はＭＥＭＳ）を形成するとき、充填材を除去することによって、ＩＯ－ＭＥＭＳ領域２０００及び固定導波路領域２０７０内のＩＯ－ＭＥＭＳＳＯＩ構造デバイス層２０１０の下側にそれぞれ第１及び第２の領域２０６０Ａ及び２０９０Ａを有するＩＯ－ＭＥＭＳ（及び／又はＭＥＭＳ）を解放することができる。図２０を参照する説明では、プロセスフローは、開口部内に犠牲充填材を活用するプロセスを通じて形成されている厚いシリコンの下側に形成される第１及び第２の領域を検討する。

図２１を参照すると、複数のシリコンハンドルウェハを利用してベース空洞ＳＯＩ基板を形成する別のプロセスが示されている。従って、第１の画像２１１０では、下側熱酸化物を有するシリコン基板、処理済み開口部、及び上側ＢＯＸを備える第１のハンドルウェハが製造される。次に、第２の画像２１２０に示すように、シリコン基板、犠牲層、及び応力補償構造２０６０Ａ及び２０９０Ａ（後に凹部内に入る）が蒸着される厚いシリコン層を備える第２のハンドルウェハが処理される。従って、第３の画像２１３０では、第２のハンドルウェハが第１のハンドルウェハ上に裏返されて接合され、次いで、第２のハンドルウェハが厚いシリコンを残すように除去される。次に、これは、上側導波路構造を提供するように処理されて、第４の画像２１４０に示されるように、シリコンがエッチングされてＩＯ－ＭＥＭＳ及び／又はＭＥＭＳ、Ｕ溝などを形成する。

パターン依存性かつ自然にバランスが取れたＩＯ－ＭＥＭＳの懸架部分を実現する機会が残っているため、応力補償の必要がない場合がある。次に、図２２～２５を参照すると、図２２に示されるような本発明の実施形態による補償ＩＯ－ＭＥＭＳ設計の上下対称構造が示されており、光導波路スタック２２９０が第１及び第２のデバイス層２２９５Ａ及び２０９５Ｂ間に埋め込まれて、構造２２００を形成している。

次に、図２２を参照すると、光ファイバインタフェースを有する補償設計用の上下対称構造を活用する、本発明の一実施形態による処理済み集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスの例示的な断面が示されており、光導波路スタック２２９０の下側クラッド－コア－上側クラッドが、２つのデバイス層２２９５Ａ及び２２９５Ｂ間に埋め込まれて、構造２２５０を形成している。構造２２５０の両側には、ＢＯＸ層を挟んで２つの厚いシリコン層２２３０及び２２４０が配置される。ビーム２２６０などのＩＯ－ＭＥＭＳ／ＭＥＭＳ懸架構造内に機械層を形成する構造２２５０が作製されている。ＩＯ－ＭＥＭＳへの電気制御信号は、ＩＯ－ＭＥＭＳのデバイス層２２９５Ａ及び２２９５Ｂを電気的に接続する領域２２７０を介して、バイアを通じてルーティングされる。また、図２２には、光ファイバ１６９０及び基板２２２０が示される。

図２３の本発明の一実施形態によると、下側クラッド２３０１、コア２３０２、及び上側クラッド２３０１から成る光導波路のパターニングに供する光スタック材料セットを受け入れているＳＯＩ構造２３６０を、２つの埋込み酸化物層２３２５及び２３３５と空洞２３１５を有する二重ＳＯＩ構造２３７０に接合することによって、図２２に示されるような等価層構造を取得することも可能であり、二重ＳＯＩ構造に空洞を形成する間、ＳＯＩ構造２３６０からの埋込み酸化物層２３０５の応力に合致する応力補償層２３１０が、予め貼付されている。空洞付き二重ＳＯＩ構造２３７０は、ＳＯＩ構造２３６０のデバイス層２３０７と同じ厚さのデバイス層２３２０を有し、例えば、空洞を有する二重ＳＯＩ構造２３７０上にＳＯＩ構造２３６０をボンディングする際、ＩＯ－ＭＥＭＳのための構造スタックは、第２のデバイス層２３２０の下の応力補償材料２３１０、デバイス層２３２０、光スタック材料セット２３０６、ＳＯＩ構造２３６０のデバイス層２３０７、及びＳＯＩ構造２３６０の埋込み酸化物２３０５を備える。更に、ＩＯ－ＭＥＭＳの代わりに光ファイバ装着（図示せず）などの目的に使用され得る空洞２３４５のために、空洞付き二重ＳＯＩ２３７０の領域に応力補償スタック２３１０を配置することを省略するのが望ましい。ボンディングの実行後、ＳＯＩ構造２３６０のハンドル部分は、埋込み酸化物２３０５がＩＯ－ＭＥＭＳの上面を形成するように除去される。

図２４は、ＳＯＩ構造２３６０のハンドル部分を除去した、ＳＯＩ構造２３６０と空洞付き二重ＳＯＩ構造２３７０とのボンディングから形成されるＩＯ－ＭＥＭＳの断面図であり、図２３の空洞２３４５に位置する光ファイバ１６９０と、図２３の空洞２３１５の上方のＩＯ－ＭＥＭＳ２４１０とが示されている。図２４はまた、図２３の空洞付き二重ＳＯＩ構造２３７０のＳＯＩ構造２３６０及び２３４０の２つのデバイス層２３０７を接続する導電性バイア２４２０を示す。有益なことに、図２４に示す設計は、図２２のＩＯ－ＭＥＭＳ２２６０と機能的に等価であるＩＯ－ＭＥＭＳ２４１０の導波路全体にわたる光導波路周囲の対称縦型構造を維持する。

図２５を参照すると、ファイバ光学インタフェースを有する補償設計用の上下対称構造と、能動的半導体デバイスの一体化とを活用する、本発明の一実施形態による処理済みのＩＯ－ＭＥＭＳデバイスの例示的な断面が示されている。設計の基本コンセプトは図２２に示されているが、能動的半導体デバイスを一体化するように拡張される。従って、図示されるＰＩＣ２５００は、ＩＯ－ＭＥＭＳ２３００Ａ、導波路光検出器２５００Ｂ、半導体光増幅器２５００Ｃ、及びファイバインタフェース２５００Ｄを備え、ＰＩＣは光ファイバ１６９０に結合されている。従って、ＰＩＣは、縦方向に連続して以下を備える。
・基板２５１０
・第１の凹部２５３０Ａが形成される厚い下側シリコン２５２０
・上側シリコン層と下側シリコン層との間に配置された導波路スタック２５８０を備える対称光構造２５９０Ａ
・第２の凹部２５３０Ｂが形成される厚い上側シリコン２５４０
・ＩＯ－ＭＥＭＳ２５５０の２つのシリコン層２５１５Ａ及び２５１５Ｂを接続する、バイア２５１６内のＩＳＤＰ２５０５などの導電材料

ＰＩＣは、導波路の複数の領域を備える。これらの領域は、ＩＯ－ＭＥＭＳ２５５０、懸架導波路２５６０、例えば、アクチュエータのビーム、及びファイバインタフェース領域２５９０Ｂである。厚い下側及び上側シリコン２５２０と２５４０との対称構造のため、第１及び第２の凹部２５３０Ａ及び２５３０Ｂは、ＩＯ－ＭＥＭＳ２５５０の封入を提供する。

次に、図２６を参照すると、それぞれ閉鎖及び開放構成における、本発明の一実施形態による１×１オン／オフＩＯ－ＭＥＭＳ光スイッチ（完全に再構成可能な光ゲート又はＦＲＯＧ）の第１及び第２の概略図２６００Ａ及び２６００Ｂが示されている。第１の概略図２６００Ａに示すように、ＦＲＯＧの第１の可動部分２６１０は、第２の非可動部分２６２０に対して第１の位置にあり、それにより、両側の光導波路部分が相互に光学的に結合されて、ＦＲＯＧが「開放」され、オンオフスイッチが「オフ」状態にあり、光がＦＲＯＧを横切らない。第１の可動部分２６１０の第２の非可動部分２６２０に対する運動は、ＭＥＭＳアクチュエータ２６３０によって制御される。従って、光信号は、第２の非可動部分２６１０上の入力導波路２６４０から第１の可動部分２６１０上の導波路２６５０まで伝搬しない。現在は整合不良である入力導波路２６４０と導波路２６５０との間の結合インタフェースを介して結合しない残りの光信号は、同様に、導波路２６５０と出力導波路２６６０との間の整合不良の結合インタフェースによって更に減衰される。

第１の概略図２６００Ｂに示すように、ＦＲＯＧの第１の可動部分２６１０は、第２の非可動部分２６２０に対して第２の位置にあり、それにより、両側の光導波路部分は相互に光学的に結合されて、ＦＲＯＧは「閉鎖」される。第２の非可動部分２６２０に対する第１の可動部分２６１０の運動は、ＭＥＭＳアクチュエータ２６３０によって制御される。従って、光信号は、第２の非可動部分２６１０上の入力導波路２６４０から第１の可動部分２６１０上の導波路２６５０へ伝搬し、第２の非可動部分２６２０上の出力導波路２６６０に戻る。

よって、ＦＲＯＧは、ＭＥＭＳアクチュエータ２６３０が、光信号が光ゲートを通過しない第１の位置（第１の可動部分２６２０と第２の非可動部分２６１０は、一方向でＭＥＭＳアクチュエータ２６３０の作用下で相互に接触していない）から、光信号が光ゲートを通過する第２の位置（第１の可動部分２６２０と第２の非可動部分２６１０は、反対の第２の方向でＭＥＭＳアクチュエータ２６３０の作用下で相互に接触している）まで駆動されるときの光ゲートを定める。当業者にとっては、接触点と、第１の可動部分２６１０を第２の非可動部分２６２０から離れる最遠点まで移動させるＭＥＭＳアクチュエータ２６３０の最遠移動との間の中間位置では、光信号は減衰されているにもかかわらず、光ゲートを通過できることは明らかであろう。従って、当業者にとって自明となるように、ＦＲＯＧ構造は、本発明の実施形態では、プルインで動作するものから線形のものにＭＥＭＳアクチュエータを交換することによって可変光減衰器として更に強化され得る可変光減衰器を提供する。

図２６の第１及び第２の概略図２６００Ａ及び２６００Ｂを参照して、著者は、ファセットへの垂線と第１の可動部分２６１０上の導波路のルーティング間で測定される角度として、入射角に言及する。しかしながら、光ゲート（オン－オフスイッチ）機能のみが必要とされる場合、発明者らは、光導波路が第１の可動部分及び第２の非可動部分のファセットに整合される角度が、下で概説するような所定条件を満たすはずであると立証することによって、ＦＲＯＧコンセプトを更に拡張した。

次に、図２７を参照すると、それぞれ開放及び閉鎖構成における、図２６に示すＩＯ－ＭＥＭＳ光ゲートの移動部分及び非移動部分の縁部での導波路インタフェースの第１及び第２の概略図２７００Ａ及び２７００Ｂが拡大して示されている。従って、「開放」構成の第１の概略図２７００Ａに示すように、ＦＲＯＧの第１の非可動部分２７１０上の第１の導波路２７３０から伝搬する光信号が、空気－導波路インタフェースの総反射角を超える角度でＦＲＯＧの第２の可動部分２７２０上の第２の導波路２７４０に結合されるのを防ぐことができ、その結果、第１の導波路２７３０からの光信号は開放間隙内で自然に発散し、導波路２７４０に結合しない、又は大きな減衰度で結合する。しかしながら、第２の概略図２７００Ｂに示すように、第１の非可動部分２７１０と第２の可動部分２７２０が物理的に接触させられると、光信号は第１の導波路２７３０から第２の導波路２７４０へ伝搬する。

図２７を参照すると、第１の概略図２７００Ａに示されるような「開放」構成では、入射角が第３の概略図２７００Ｃのθ_１～０度から第４の概略図２７００Ｄのθ_１＞０度まで増大するにつれ、入力及び出力導波路２６４０及び２６６０は次第にファセットに平行になるため、懸架プラットフォーム２６５０上の導波路は、低減された角度で回転しなければならない。これにより、次第に、「開放」状態において空隙内を伝搬する光信号の発散と、反対のプラットフォームの反対のファセット、例えば、光信号が非移動部分２７１０から結合されるときは移動部分２７２０、又は光信号が移動部分２７２０から結合されるときは非移動部分２７１０からのこれらの光信号の反射とが増大する。しかしながら、第３の概略図２７００Ｃに示されるように、この角度が０に近い場合、ファセットでの不所望の反射は、光信号を元に結合する。例えば、非移動部分２７２０上の光導波路２７１０と接触するにもかかわらず、移動部分２７２０上の第２の導波路２７４０の光ファセットのエッチングプロファイルから生じるように、「開放」状態での空隙、又は「閉鎖」状態での残りの空隙のいずれかで、第１の導波路２７３０から第１の導波路２７３０へと戻り得る。あるいは、後方反射を抑制するため、当業者にとっては、追加の処理工程の費用にかかわらず、ファセット上への反射防止コーティングの貼付が同様の目的を達成し得ることは明らかであろう。

図２７を参照すると、ＦＲＯＧが「オフ」状態であるとき、開放空隙が存在する場合、ファセットに対する導波路の入射角が増大すると、第１の可動部分２６１０上の導波路２６５０の範囲全体を低減させることができる。このことは、第３の画像２７００Ｃの第１の可動部分２６１０の大きなサイズが、角度θ_２がファセットの有効屈折率が１．５のときに約４２度である臨界屈折角まで増大する又は臨界屈折角を超えると、第４の概略図２７００Ｄで最大範囲まで更に低減されることによって実証される。入射角が、有効屈折率が１．５のときの４２度に近づくにつれ、第１の導波路２７３０から第１の導波路２７３０へと戻る後方反射、又は第１の導波路２７３０から第２の導波路２７４０への不所望の結合を引き起こす、開放空隙において導波路２７３０から始まる光信号の発散が低減又は防止される。

よって、発明者らは、いくつかの設計の目的間のトレードオフのバランスをとる、第５の概略図２７００Ｅに示すような所定角度θ_３を確定した。第１の設計の目的は、ＦＲＯＧの可動部分上の光導波路の範囲全体を最小化することである。第２の設計の目的は、「開放」又は「オフ」状態において、第１の導波路２７３０から第２の導波路２７４０への光信号の光損失を最大化する、即ち、これらの光信号を開放間隙で終端とし、それによって第２の導波路２７４０へ最小限に連結することである。第３の設計の目的は、第１の導波路２７３０に入射し、第１の導波路２７３０に戻る光信号の反射損失を最小化することである。第４の設計の目的は、空隙に面する非可動部分２７１０及び可動部分２７２０の光ファセット上の反射防止コーティングの使用を回避することであってもよい。第５の設計の目的は、非可動部分２７１０及び可動部分２７２０の光ファセットのエッチングプロファイルから生じる残りの空隙が存在する場合、ファセット上の反射防止コーティングの要件を排除することであってもよい。第４の概略図２７００Ｄでは、導波路は、臨界屈折角を超える大きな入射角θ_２を有する。設計の目的間で必須のトレードオフを達成するために、図２７の第５の概略図２７００Ｅでは、所定角度θ_３が臨界屈折角より小さくなるように示されている。θ_３の正確な値は、最適化される設計の目的のサブセットに応じて確定される。

図２６を参照すると、入力及び出力導波路２６４０及び２６６０の角度は異なっていてもよいことは明らかであり、例えば、例えば、入力導波路から可動部分上の導波路へは大きい入射角を採用し、可動部分上の導波路から出力導波路へは小さい入射角を採用してもよい。あるいは、逆の構成が採用されてもよい。

次に、図２８を参照すると、開放構成における、図２６及び２７に示すＩＯ－ＭＥＭＳ光ゲートの移動部分及び非移動部分の縁部での導波路インタフェースの変形が拡大して示されている。従って、以下が示される。
・第１の概略図２８００Ａ－両側に一定幅光導波路を有する線形導波路－ファセット交差部を備えた斜め突出部分をそれぞれ有するファセット２８１０Ａ及び２８１０Ｂ
・第２の概略図２８００Ｂ－両側に一定幅光導波路を有する湾曲導波路－ファセット交差部を備えたファセット２８２０Ａ及び２８２０Ｂ
・第３の概略図２８００Ｃ－両側に一定幅光導波路を有する湾曲導波路－ファセット交差部を備えるが、インタフェース近傍で光モードサイズを増大させることによって結合性能を向上させるために、テーパ（導波路コア幅が漸増）又は逆テーパ（導波路コア幅が漸減）の形状のスポットサイズコンバータを採用しているファセット２８３０Ａ及び２８３０Ｂ
・第４の概略図２８００Ｄ－一定幅光導波路を有する湾曲導波路－ファセット交差部を備えるが、ファセット上に形成されるマイクロレンズを採用するファセット２８４０Ａ及び２８４０Ｂ
・第５の概略図２８００Ｅ－両側の光導波路が、結合インタフェースにわたって分割され、間隙閉鎖上に形成された多モード干渉（ＭＭＩ）カップラを介して結合されて、インタフェースにわたる結合性能を向上させる、直線導波路－ファセット交差部を有するファセット２８５０Ａ及び２８５０Ｂ

図２８の第６の概略図２８００Ｆは、図２６及び２７を参照して説明及び図示されたＦＲＯＧなどの光ゲートの別の形状を示す。図示されるように、入力導波路２８７０は、出力導波路２８９０と同様に、構造の非移動部分２８６０Ｂ上に形成される。ゲート導波路２８８０は、構造の移動部分２８６０Ａ上に形成される。従って、移動するプラットフォーム２８６０Ａが移動すると、ゲート導波路２８８０は並進して、入力導波路２８７０及び出力導波路２８９０と整合する又は整合しなくなる。このような光ゲートは、典型的には、「開放」状態で製造することができ、移動プラットフォーム２８６０Ａに結合されたＭＥＭＳアクチュエータが作動すると、ゲート導波路２８８０が並進して整合するため、ゲートが「閉鎖」されて、光信号が通過する。有益なことに、光導波路とファセットの入射角は、所要の入射角まで屈曲させることを求めるのではなく、光導波路に対して構造内でファセットに課せられる角度によって定義されるため、この構成により、入力導波路２８７０、ゲート導波路２８８０、及び出力導波路２８９０が直線的になる、又は低い角度オフセットを有することができる。図２８の第６の概略図２８００Ｆに示される構成は湾曲導波路を示しているが、本発明の他の実施形態では直線導波路であってもよい。

方向性カップラ、ゼロ間隙方向性カップラ、導波路コアエッチングプロファイル内に形成されるメタレンズ、メタ材料カップラ、懸架スポットサイズコンバータなどの他の結合構造が採用され得るが、本発明の範囲を逸脱せずに、光モードは、スポットサイズコンバータ下の下側クラッドの下で除去されない基板のために、下側クラッドの下の基板に結合するのに十分な大きさを有することは明らかであろう。本発明の実施形態では、図２６～２８を参照して説明及び図示されるような光ゲートは、光ゲートを閉鎖するにはＭＥＭＳアクチュエータの作動を要するように、「開放」されるように設計され得る。本発明の他の実施形態では、図２６～２８を参照して説明及び図示されるような光ゲートは、光ゲートを開放するにはＭＥＭＳアクチュエータの作動を要するように、「閉鎖」されるように設計され得る。本発明の他の実施形態では、図２６～２８を参照して説明及び図示されるような光ゲートは、「開放」されるように設計することができるが、光ゲートを完全に閉鎖又は開放するにはＭＥＭＳアクチュエータの作動を要するように、完全に開放されなくてもよい。

次に、図２９を参照すると、４チャネル波長デマルチプレクサ（ＤＭＵＸ）２９１０の出力上にＩＯ－ＭＥＭＳ光ゲートを採用する、本発明の一実施形態による４チャネル波長選択式ＩＯ－ＭＥＭＳ光受信器２９００が示されている。図示されるように、入力導波路２９４０は、４波長多重分離出力を提供する４チャネルＤＭＵＸ２９１０に結合され、各出力は、第１～第４のＭＥＭＳ作動光ゲート２９２０Ａ～２９２０Ｄを介して、それぞれが単独の光検出器２９３０に結合される。従って、光ゲートが通常は開放されるように設計される場合、アクチュエータの作動によって、第１～第４のＭＥＭＳ作動光ゲート２９２０Ａ～２９２０Ｄのうちの１つのみを閉鎖すると、４チャネルＤＭＵＸ２９１０からの関連波長が光検出器２９３０に結合される。あるいは、光ゲートが通常、閉鎖されている場合、所望されるゲート以外のゲートが全て開放される。

図３０を参照すると、第２の画像３０００Ｂの概略図に部分的に示される４チャネルＤＭＵＸの光検出器部分の拡大図である第１の画像３０００Ａが示されている。第２の画像３０００Ｂに図示されるように、
・第１のＭＥＭＳ作動光ゲート２９２０Ａが、ＤＭＵＸのチャネル３に結合されている。
・第２のＭＥＭＳ作動光ゲート２９２０Ｂが、ＤＭＵＸのチャネル４に結合されている。
・第３のＭＥＭＳ作動光ゲート２９２０Ｃが、ＤＭＵＸのチャネル１に結合されている。
・第４のＭＥＭＳ作動光ゲート２９２０Ｄが、ＤＭＵＸのチャネル２に結合されている。

第１の画像３０００に示されるように、第１～第４のチャネル導波路２９５０Ａ～２９５０Ｄはそれぞれ、４チャネルＤＭＵＸのチャネル４、３、２、及び１に結合される単独のｐ－ｉ－ｎ光検出器２９４０に結合される。任意で、第１～第４のチャネル導波路２９５０Ａ～２９５０Ｄはそれぞれ、ディスクリートの光検出器、例えば、４チャネル波長選択式ＩＯ－ＭＥＭＳ光受信器の４チャネル用の４つの光ダイオードに結合することができる、又は対の光ダイオード、例えば、４チャネル波長選択式ＩＯ－ＭＥＭＳ光受信器の４チャネル用の２つの光ダイオードと対を成してもよい。

本発明の他の実施形態では、ＤＭＵＸ内のチャネルの数は例えば、８、１６、２０、２４、４０、及び４８などに変更することができ、複数の光検出器を用いて、各光検出器がＤＭＵＸの所定サブセットの出力に結合される１つ又はそれ以上の光検出器が採用されてもよいことは明らかであろう。任意で、光ゲートは、ＤＭＵＸの入力上に配置されて、回路を光学的に無効にすることができる。本発明の他の実施形態では、波長マルチプレクサ（ＭＵＸ）と併せて、ＭＵＸの入力及び／又はＭＵＸの出力を遮断するために、光ゲートが採用されてもよい。

図１～３０を参照して説明した本発明の実施形態では、光導波路は、集積光（光電集積）回路（ＩＯ回路又はＰＩＣ）内の光信号の誘導やルーティングなどについて説明してきた。図１５では、光導波路は、窒化ケイ素（Ｓｉ_ＸＮ_Ｙ、Ｓｉ_３Ｎ_４、又はＳｉＮ）コアと、二酸化ケイ素（シリカ）クラッド（図１５の断面で上側及び下側クラッドとして示される）とを備えるものとして説明および図示される。図１６～２５では、コア、例えば、窒化ケイ素と、シリカクラッドとを備える導波路が説明および図示されている。従って、従来技術によるこのようなＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路の典型的な製造シーケンスは、最初の下側ＳｉＯ_２クラッドの蒸着、Ｓｉ_３Ｎ_４コアの蒸着及びパターニング、次いで、上側ＳｉＯ_２クラッドの蒸着を含むことができる。従って、湿式エッチング（例えば、リン酸、オルトリン酸又はエチレングリコール（ＨＯＣＨ_２ＣＨ_２ＯＨ）－酢酸（ＣＨ_３ＣＯＯＨ）－硝酸（ＨＮＯ_３）－弗化アンモニウム（ＮＨ_４Ｆ）混合物）又はプラズマエッチング（例えば、ＣＦ_４／Ｈ_２、ＣＦ_４／Ｏ_２／Ｎ_２、ＳＦ_６／Ｏ_２／Ｎ_２、ＳＦ_６／ＣＨ_４／Ｎ_２、ＳＦ_６／ＣＨ_４／Ｎ_２／Ｏ_２）などのプロセスを用いて窒化ケイ素コアのエッチングが行われて、３次元（３Ｄ）光導波路（チャネル導波路としても知られる）を画定する。結果として生じる３Ｄ導波路は、二酸化ケイ素（ｎ_{λ＝１５５０ｎｍ}～１．４４３）への窒化ケイ素（ｎ_{λ＝１５５０ｎｍ}～２．４６３）の高屈折率コントラストにより、側壁からの大きな光散乱をもたらし、伝搬損失の増大を招く側壁粗さ及び表面粗さを有する。

窒化ケイ素コアの表面粗さを低減する従来技術のアプローチは、以下を含む。
・修正ダマシンリフロープロセス、例えば、Ｐｆｅｉｆｆｅｒらを参照。「Ｕｌｔｒａ－Ｓｍｏｏｔｈ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ Ｗａｖｅｇｕｉｄｅｓ ｂａｓｅｄ ｏｎ ｔｈｅ Ｄａｍａｓｃｅｎｅ Ｒｅｆｌｏｗ Ｐｒｏｃｅｓｓ：Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ Ｌｏｓｓ Ｏｒｉｇｉｎｓ」（Ｏｐｔｉｃｓ、第５巻、第７号、８８４～８９２頁、２０１８年７月）、
・下側クラッド、コア、及び上側クラッドの多段階高温（１１５０℃）拡張時間アニーリングプロセス、例えば、Ｄｕｐｏｎｔの「Ｌｏｗ ｌｏｓｓ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ Ｗａｖｅｇｕｉｄｅｓ ｆｏｒ Ｐｈｏｔｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ」（修士論文、スイス連邦工科大学ローザンヌ校、２０１９年３月）、及び
・形態変化用の水素アニーリング、表面状態を低減する酸素アニーリング、及び余分なＮ－Ｈ結合を切断し、余分な水素を除去する窒素アニーリングを採用する化学－物理的アニーリングプロセス、Ｅｌ Ｄｉｒａｎｉらを参照。「Ｕｌｔｒａｌｏｗ－Ｌｏｓｓ Ｔｉｇｈｔｌｙ Ｃｏｎｆｉｎｉｎｇｓ Ｓｉ３Ｎ４ Ｗａｖｅｇｕｉｄｅｓ ａｎｄ Ｈｉｇｈ－Ｑ Ｍｉｃｒｏｓｏｎａｔｏｒｓ」（Ｏｐｔｉｃｓ Ｅｘｐｒｅｓｓ、第２７巻、第１４号、３０７２６、２０１９年１０月）を参照。

しかしながら、発明者らは、蒸着、パターニング、及びエッチングされる窒化ケイ素コアの形態変化を直接誘発することを目的とするこれらの従来技術の方法の複雑さを排除する別の製造プロセスを確立した。図３１を参照すると、二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造の上側クラッド二酸化ケイ素の窒素アニーリングを活用する、本発明の一実施形態による例示的なプロセスフローが示されている。図示されるように、例示的なプロセスフローは、以下の第１～第５の画像３１００Ａ～３１００Ｅを含む。
・第１の画像３１００Ａ－オルト珪酸テトラエチル（ＴＥＯＳ）ベースの二酸化ケイ素Ａ３１２０などの下側二酸化ケイ素クラッドが、基板（明瞭化のため省略されているが、二酸化ケイ素Ａ３１２０下の単独の線で示される）上に蒸着されている。
・第２の画像３１００Ｂ－窒化ケイ素層、窒化ケイ素３１１０が、蒸着されパターニングされている。
・第３の画像３１００Ｃ－上側クラッドが蒸着され、ＴＥＯＳベースの二酸化ケイ素Ｂ３１３０が窒化ケイ素コアを封入している。
・第４の画像３１００Ｄ－構造が、窒素アニーリングプロセスを受けている。
・第５の画像３１００Ｅ－最終的な導波路構造を示す。

窒素アニーリングプロセスは、窒化ケイ素コア、ＴＥＯＳ二酸化ケイ素Ｂ３１３０から成る上側クラッド、及びＴＥＯＳ二酸化ケイ素Ａ３１２０から成る下側クラッドの間の酸窒化ケイ素（ＳｉＯ_ｘＮ１_－ｘ）領域３１４０をもたらす。図３１に示す例示的なプロセスはＴＥＯＳ二酸化ケイ素を採用しているが、化学蒸着（ＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、有機金属化学蒸着（ＭＯＣＶＤ）、光化学蒸着などを含むがそれらに限定されない蒸着技術を通じて、シラン（ＳｉＨ_４）やジクロロシラン（ＳｉＣｌ_２Ｈ_２）を含むがそれらに限定されない、ＴＥＯＳ以外の他の二酸化ケイ素前駆物質も採用され得ることが明らかであろう。あるいは、二酸化ケイ素は、例えばスピンオンガラス（ＳＯＧ）などの他の技術を通じて蒸着されてもよい。

従って、第６の画像３００Ｆを参照すると、コア内のＳｉ_３Ｎ_４の屈折率とクラッド内のＳｉＯ_２の屈折率との間の階段状屈折率プロファイルを有する従来技術のＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路と等価である、第３段３１００ＣでのＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路の屈折率プロファイルが示されている。対照的に、第７の画像３１００Ｇは、第１～第５の画像３１００Ａ～３１００Ｅに示す例示的なプロセスにより作製される光導波路の屈折率プロファイルを示しており、材料組成が窒化ケイ素Ｓｉ_３Ｎ_４から酸窒化ケイ素ＳｉＯ_ＸＮ_１－Ｘを通じて二酸化ケイ素ＳｉＯ_２へ変化するため、光導波路のコアからクラッドへの階段状屈折率プロファイルではなく傾斜屈折率プロファイルを呈する。第５の画像３１００Ｅに示されるように、酸窒化ケイ素領域３１４０は、導波路コアの周囲全体に形成される。導波路コアの周囲の酸窒化ケイ素領域の厚及び組成の変化は、組成、純度、緻密化、密度、多孔度、及び形態を含むが、それらに限定されない窒化ケイ素及び二酸化ケイ素層の側面と共に、アニーリングの温度、時間、及び環境に依存することは明らかであろう。

次に、図３２を参照すると、二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造の形成中、窒化ケイ素導波路コア上の最初の薄い二酸化ケイ素クラッドの窒素アニーリングを含む、本発明の一実施形態による例示的なプロセスフローが示されている。図示されるように、例示的なプロセスフローは、以下の第１～第６の画像３２００Ａ～３２００Ｆを含む。
・第１の画像３２００Ａ－ＴＥＯＳベースの二酸化ケイ素Ａ３２２０などの下側二酸化ケイ素クラッドが、基板（明瞭化のため省略）上に蒸着されている。
・第２の画像３２００Ｂ－窒化ケイ素層である窒化ケイ素３２１０が、蒸着されパターニングされている。
・第３の画像３２００Ｃ－第１の薄い上側クラッドが蒸着され、ＴＥＯＳベースの二酸化ケイ素Ｂ３２３０が窒化ケイ素コアを封入している。
・第４の画像３２００Ｄ－構造が、窒素アニーリングプロセスを受けている。
・第５の画像３２００Ｅ－結果として生じる中間導波路構造を示す。
・第６の画像３２００Ｆ－第２の厚い上側クラッドであるＴＥＯＳベースの二酸化ケイ素Ｃ３２４０が蒸着されている。

第５及び第６の画像３１００Ｅ及び３１００Ｆに示すように、酸窒化ケイ素領域３２５０は、導波路コアの周囲全体に形成される。導波路コアの周囲の酸窒化ケイ素領域の厚及び組成の変化は、組成、純度、緻密化、密度、多孔度、及び形態を含むが、それらに限定されない窒化ケイ素及び二酸化ケイ素層の側面と共に、アニーリングの温度、時間、及び環境に依存することは明らかであろう。

図３３を参照すると、二酸化ケイ素－窒化ケイ素－二酸化ケイ素導波路構造の形成中、窒化ケイ素導波路コア及び第２の二酸化ケイ素クラッド上の最初の薄い二酸化ケイ素クラッドの窒素アニーリングを含む、本発明の一実施形態による例示的なプロセスフローが示されている。図示されるように、例示的なプロセスフローは、以下の第１～第７の画像３３００Ａ～３３００Ｇを含む。
・第１の画像３３００Ａ－ＴＥＯＳベースの二酸化ケイ素Ａ３３２０などの下側二酸化ケイ素クラッドが基板（明瞭化のため省略）上に蒸着され、次に、窒化ケイ素層である窒化ケイ素３３１０の蒸着及びパターニングが行われ、最初の薄い第１の上側クラッドであるＴＥＯＳベースの二酸化ケイ素Ｂ３３３０が窒化ケイ素コアを封入する。
・第２の画像３３００Ｂ－構造が、第１の窒素アニーリングプロセスを受けている。
・第３の画像３３００Ｃ－最初の酸窒化ケイ素領域３３５０が窒化ケイ素コアの周囲に形成されるように、第１の窒素アニーリングから生じる第１の中間導波路構造が示されている。
・第４の画像３３００Ｄ－薄い第２の上側クラッドであるＴＥＯＳベースの二酸化ケイ素Ｃ３３４０が蒸着されている。
・第５の画像３３００Ｅ－構造が、第２の窒素アニーリングプロセスを受けている。
・第６の画像３３００Ｆ－拡張された酸窒化ケイ素領域３３５０が窒化ケイ素コアの周囲に形成されるように、薄い第１及び第２の上側クラッド上の第１及び第２の窒素アニーリングから結果として生じる第２の中間導波路構造が示されている。
・第７の画像３３００Ｇ－厚い第３の上側クラッドであるＴＥＯＳ二酸化ケイ素Ｄ３３６０が蒸着されている。

第８及び第９の画像３３００Ｈ及び３３００Ｉを参照すると、第１及び第２の上側クラッド層の厚さ及び／又は第１及び第２の窒素アニーリングプロセスの調節によって、窒化ケイ素コアから酸化ケイ素クラッドへの屈折率プロファイルは、図３１の第７の画像３１００Ｇに示すプロファイル又は第１及び第２の窒素アニーリング工程からの複数のプロファイルの組み合わせである第９の画像３３００Ｉに示すプロファイルに類似する、第８の画像３３００Ｈに示すようなコアとクラッドとの間の略ガウスプロファイル領域を含む様々なプロファイルを呈し得ることが明らかであろう。

垂直屈折率プロファイルは、採用される膜やアニーリング条件などにより、同様の屈折率プロファイルを有していてもよい、又は本発明の他の実施形態では、異なっていてもよいことは明らかであろう。

他のプロセスフローでは、合計厚と窒化ケイ素コアの周囲の酸窒化ケイ素領域の屈折率プロファイルとに応じて、最後の厚い第３の上側クラッドが必要でなくてもよいことは明らかであろう。本発明の他の実施形態では、３つ以上の蒸着／アニーリング段階を採用できることは明らかであろう。また、図３３に示されるプロセスフローを検討すると、第１及び第２の二酸化ケイ素クラッド層の厚さにより、第３の二酸化ケイ素である二酸化ケイ素Ｄ３３６０が省略され得ることも明らかであろう。あるいは、この層は、電極形成やフォトリソグラフィなどの後の処理構成の構造を平坦化するため、蒸着膜、例えば、ＴＥＯＳベースの二酸化ケイ素ではなく、スピンオンガラス、フォトレジスト、ポリイミドなどと置き換えられてもよい。

次に、図３４Ａの３４００Ｂを参照すると、従来技術により蒸着された酸化ケイ素－窒化ケイ素－酸化ケイ素導波路に対する、図３１を参照して説明および図示されるような単独の厚い二酸化ケイ素クラッドの例示的な窒素ベースのアニーリングプロセスの実験結果が示されている。作製される光導波路は以下を備える。
・公称３．３μｍ厚の下側二酸化ケイ素クラッド
・４５０ｎｍ厚の窒化ケイ素コア
・５７５ｎｍ幅の窒化ケイ素コア
・公称３．３５μｍ厚の上側二酸化ケイ素クラッド

これらの導波路で採用される最初のアニーリング条件は以下のとおりである。
・２５０ｓｓｃｍで流れる雰囲気乾燥窒素
・１０００℃のアニーリング温度
・アニーリング温度で６０～７５分の滞留
・１４～１５時間の総処理サイクル

図３４Ａを参照すると、従来技術で作製された導波路と、本発明の例示的な実施形態によりアニーリングされた同一の導波路構造との第１～第４のグラフ３４００Ａ～３４００Ｄが示されている。これらのグラフは以下を示す。
・第１のグラフ３４００Ａは、Ｃ帯域（１５３０ｎｍ～１５６５ｎｍ）でのＴＥ偏光における製造されたＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路に関する光損失測定値対導波路長を示す。約３．８ｄＢ／ｃｍの伝搬損失
・第２のグラフ３４００Ｂは、Ｌ帯域（１５６５ｎｍ～１６２５ｎｍ）でのＴＥ偏光における、本発明の一実施形態により製造されたＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路に関する光損失測定値対導波路長を示す。約３．１５ｄＢ／ｃｍの伝搬損失
・第３のグラフ３４００Ｃは、Ｃ帯域（１５３０ｎｍ～１５６５ｎｍ）でのＴＥ偏光における、本発明の一実施形態によりアニーリングされたＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路の光損失測定値対導波路長を示す。約１．２ｄＢ／ｃｍの伝搬損失
・第４のグラフ３４００Ｄは、Ｌ帯域（１５６５ｎｍ～１６２５ｎｍ）でのＴＥ偏光における、本発明の一実施形態によりアニーリングされたＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路の光損失測定値対導波路長を示す。約１．３５ｄＢ／ｃｍの伝搬損失

図３４Ｂを参照すると、従来技術で作製された導波路と、本発明の例示的な実施形態によりアニーリングされた同一の導波路構造との第１～第４のグラフ３４００Ｅ～３４００Ｈが示されている。これらのグラフは以下を示す。
・第１のグラフ３４００Ｅは、Ｃ帯域（１５３０ｎｍ～１５６５ｎｍ）でのＴＭ偏光における製造されたＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路に関する光損失測定値対導波路長を示す。約２．８ｄＢ／ｃｍの伝搬損失
・第２のグラフ３４００Ｆは、Ｌ帯域（１５６５ｎｍ～１６２５ｎｍ）でのＴＭ偏光における、本発明の一実施形態により製造されたＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路に関する光損失測定値対導波路長を示す。約１．９ｄＢ／ｃｍの伝搬損失
・第３のグラフ３４００Ｇは、Ｃ帯域（１５３０ｎｍ～１５６５ｎｍ）でのＴＭ偏光における、本発明の一実施形態によりアニーリングされたＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路の光損失測定値対導波路長を示す。約１．２ｄＢ／ｃｍの伝搬損失
・第４のグラフ３４００Ｈは、Ｌ帯域（１５６５ｎｍ～１６２５ｎｍ）でのＴＭ偏光における、本発明の一実施形態によりアニーリングされたＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路の光損失測定値対導波路長を示す。約０．８５ｄＢ／ｃｍの伝搬損失

従って、これらの結果の比較から、本発明の実施形態による例示的な窒素アニーリングプロセスは、両偏光においてＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路の伝搬損失の大幅な低減をもたらすことは明らかであり、Ｃ帯域では、ＴＥ及びＴＭ偏光の光伝搬損失はそれぞれ、約２．６ｄＢ／ｃｍ及び１．６ｄＢ／ｃｍ低減される。Ｌ帯域では、ＴＥ及びＴＭ偏光の光伝搬損失がそれぞれ、約１．８ｄＢ／ｃｍ及び０．９５ｄＢ／ｃｍ低減される。アニーリングプロセスが、両横方向側壁と、上側及び下側クラッドと窒化ケイ素コアとの上側及び下側境界の表面とに影響を及ぼすため、両方の偏光に関して改善が観察される。

従って、最初の実験結果からの大幅な改善が、図３４Ａ及び３４Ｂから明らかである。図３１に示す本構成のアニーリングプロセスが更に最適化されるため、本構成に関するさらなる改善が企図される。改善は、図３２及び３３の構成からも予想される。

本発明の光導波路の上述した実施形態では、窒化ケイ素コアと酸化ケイ素上側及び下側クラッドＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２導波路構造を活用する導波路構造が、シリコンコアと窒化ケイ素上側及び下側クラッドＳｉＮ_４－Ｓｉ－Ｓｉ_３Ｎ_４導波路構造で説明および図示されている。しかしながら、シリカ・オン・シリコン、未ドープクラッドに対するドープ（例えば、ゲルマニウムＧｅ）シリカコア、酸窒化ケイ素、ポリマー・オン・シリコン、ドープシリコン導波路などを含むが、それらに限定されない。他の導波路構造が採用され得ることは明らかであろう。また、垂直及び／又は横方向導波路テーパを含み、導波路先端部のレーザ及び／又はアーク融解を介して導波路の端部にマイクロボールレンズを形成する他の導波路構造が採用されてもよい。更に、本発明の実施形態は主に、シリコン・オン・インシュレータ（ＳＯＩ）導波路、例えば、ＳｉＯ_２－Ｓｉ_３Ｎ_４－ＳｉＯ_２；ＳｉＯ_２－Ｇｅ：ＳｉＯ_２；又はＳｉ－ＳｉＯ_２の光学的整合に関して説明してきたが、本発明の実施形態は、受動的導波路を、能動的半導体導波路、リン化インジウム（ＩｎＰ）又はヒ化ガリウム（ＧａＳ）、例えば、半導体光増幅器（ＳＯＡ）、レーザダイオードなどに結合するために使用され得ることは明らかであろう。任意で、能動的半導体構造は、シリコンＩＯ－ＭＥＭＳ構造上にエピタキシャル成長させる、ウェハからエピタキシャルに持ち上げ、シリコンＩＯ－ＭＥＭＳ構造に接合させることなどができる。しかしながら、当業者にとっては、本発明の実施形態は、ＳｉＯ_２－Ｓｉ３Ｎ_４－ＳｉＯ_２；ＳｉＯ_２－Ｇｅ：ＳｉＯ_２；又はＳｉ－ＳｉＯ_２；イオン交換ガラス、イオン注入ガラス、ポリマー導波路、ＩｎＧａＡｓＰ、ＧａＡｓ、ＩＩＩ－Ｖ材料、ＩＩ－ＶＩ材料、Ｓｉ、ＳｉＧｅ、及び光ファイバなどを含むが、それらに限定されない材料系を活用する導波路上へ及び／又はから結合する様々な導波路結合構造で採用され得ることは明らかであろう。主に導波路－導波路システムを説明してきたが、当業者にとっては、本発明の実施形態は、導波路デバイスへ及び／からの自由空間結合のために、例えば、ボールレンズ、球面レンズ、屈折率分布型（ＧＲＩＮ）レンズなどの中間光学部品を整合させる際にも採用され得ることは明らかであろう。

実施形態を完全に理解するため、具体的な細部を上記の説明で提供する。しかしながら、これらの具体的な細部がなくても実施形態を実行することができると理解される。例えば、実施形態を不必要な詳細によって分かりにくくしないように、回路はブロック図で示すことができる。他の例では、実施形態を曖昧にするのを回避するため、不必要な詳細を除いて周知の回路、工程、アルゴリズム、構造及び技術を示すことができる。

本発明の例示的な実施形態の上記の開示は、例示と説明のために提示している。上記開示は、網羅的である又は本発明をまさに開示される形式に限定することを目的としていない。上記の開示に鑑み、当業者にとって、本明細書に記載される実施形態の多数の変形及び変更は自明であろう。発明の範囲は、添付の請求項及びその等価物によってのみ定義されるものとする。

さらに、本発明の代表的実施形態を説明する際、明細書は、本発明の方法及び／又は工程を特定のステップシーケンスとして提示している場合がある。しかしながら、方法又は工程が本明細書に記載されるステップの特定の順序に依存しないという点で、方法又は工程は記載される特定のステップシーケンスに限定されるべきではない。当業者が認識するように、他のステップシーケンスも可能である。従って、明細書に記載されるステップの具体的な順番は、請求項に関する限定と解釈すべきではない。また、本発明の方法及び／又は工程に関する請求項は、記載される順序でステップを実行することに限定されるべきではなく、当業者であれば、シーケンスは変更することができ、変更後も本発明の精神と範囲に属することを容易に認識できる。

Claims (31)

1. チャネル型光導波路の製造方法であって、
   第１の所定厚さを有する第１の二酸化ケイ素層を備える下側クラッドを、基板上に蒸着する工程と、
   第２の所定厚さ及び第１の所定幅を有する窒化ケイ素を備える前記チャネル型光導波路のコアを、前記下側クラッド上に蒸着しパターニングする工程と、
   第３の所定厚さを有する第２の二酸化ケイ素層を備える上側クラッドを、前記コア及び前記下側クラッドの上に蒸着する工程と、
   結果として生じた構造を、第１の所定条件下で、窒素環境内でアニーリングする工程と、
   を含む、方法。
2. 前記アニーリング工程が、ＴＥ及びＴＭ偏光の両方にとって前記チャネル型光導波路の伝搬損失の低減をもたらす、請求項１に記載の方法。
3. 前記アニーリング工程が、前記チャネル型光導波路の所定部分の前記コアを囲む酸窒化ケイ素の層をもたらす、請求項１に記載の方法。
4. 前記アニーリング工程が、前記基板に対する垂直方向と水平方向の両方に、前記窒化ケイ素コアから前記二酸化ケイ素クラッドまで非階段状に変動する前記チャネル型光導波路の屈折率をもたらす、請求項１に記載の方法。
5. １つ又はそれ以上の追加のシーケンスを実行する工程を更に含み、各シーケンスが、
   前記コア及び前記下側クラッドの上に第４の所定厚さを有する第３の二酸化ケイ素層を備える更なる上側クラッドを蒸着する工程と、
   結果として生じた前記構造を、第２の所定条件下で窒素環境内でアニーリングする工程と、
   を含む、請求項１に記載の方法。
6. 第５の所定厚さを有する第４の二酸化ケイ素層を備える最終上側クラッドを蒸着する工程を更に含む、請求項５に記載の方法。
7. 前記複数の蒸着工程及び前記アニーリング工程が、前記チャネル型光導波路の前記コアの所定部分を囲む、変動する酸窒化ケイ素層をもたらす、請求項５に記載の方法。
8. 前記複数の蒸着工程及び前記アニーリング工程が、前記基板に対する垂直方向と水平方向の両方に、前記窒化ケイ素コアから前記二酸化ケイ素クラッドまで非階段状に変動する前記チャネル型光導波路の屈折率をもたらす、請求項５に記載の方法。
9. 基板上に形成される入力導波路であって、前記基板に形成された第１のファセット上の第１の所定位置に第１の端部を有する、入力導波路と、
   前記基板上に形成される出力導波路であって、前記基板に形成された前記第１のファセット上の第２の所定位置に第２の端部を有する、出力導波路と、
   前記第１のファセットの反対に配置された第２のファセットが形成される可動プラットフォームと、
   前記基板に対して懸架された可動プラットフォーム上に形成されたゲート導波路であって、前記第２のファセット上の第１の所定位置における第１の端部と、前記第２のファセット上の第２の所定位置における遠位の第２の端部とを有する、ゲート導波路と、
   前記可動プラットフォームに結合された微小電気機械システム（ＭＥＭＳ）アクチュエータと、
   を備え、
   前記ＭＥＭＳアクチュエータが、第１の位置において、前記第１のファセットと前記第２のファセットが前記第１のファセットと前記第２のファセットとの間の間隙によって分離され、前記入力導波路内を伝搬する光信号が前記ゲート導波路を介して前記出力導波路に最小限に結合される、又は所定減衰で結合されるように、前記可動プラットフォームを移動させ、
   前記ＭＥＭＳアクチュエータが、第２の位置において、前記第１のファセットと前記第２のファセットが相互に接触し、前記入力導波路内を伝搬する光信号が前記ゲート導波路を介して前記出力導波路に結合されるように、可動プラットフォームを移動させる、
   光学デバイス。
10. 前記入力導波路の前記第１の端部が、前記第１のファセットに対する第１の角度を有し、
    前記出力導波路の前記第１の端部が、前記第１のファセットに対する第２の角度を有し、
    前記ゲート導波路の前記第１の端部が、前記第２のファセットに対する第３の角度を有し、
    前記ゲート導波路の前記第１の端部が、前記第２のファセットに対する第４の角度を有し、
    前記第１の角度と前記第３の角度が、前記ＭＥＭＳアクチュエータが前記第２の位置にあるとき、前記第１のファセットと前記第２のファセットとの間の間隙内に光信号をもたらし、
    前記第２の角度と前記第４の角度が、前記ＭＥＭＳアクチュエータが前記第２の位置にあるとき、前記第１のファセットと前記第２のファセットとの間の間隙内に、前記開放間隙を終端とし、前記ゲート導波路に最小限に結合する光信号をもたらす、
    請求項９に記載の光ゲート。
11. 複数の第１の光導波路を備える第１の集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子であって、前記第１の光導波路がそれぞれ、前記ＩＯ－ＭＥＭＳ素子の一方の側の複数のポートのうちの第１の所定ポートを、前記ＩＯ－ＭＥＭＳ素子の同じ側の前記複数のポートのうちの第２の所定ポートにリンクさせる、ＩＯ－ＭＥＭＳ素子と、
    前記ＩＯ－ＭＥＭＳ素子を移動させるために前記ＩＯ－ＭＥＭＳ素子に連結されている線形微小電気機械システム（ＭＥＭＳ）トランスレータと、
    前記ＩＯ－ＭＥＭＳ素子がまた形成される基板上に画定される複数の第２の光導波路と、
    を備え、
    第１の位置において、前記ＩＯ－ＭＥＭＳ素子が、第３の所定サブセットの前記複数のポートを第１の所定サブセットの前記複数の第２の光導波路に結合し、第４の所定サブセットの前記複数のポートを第２の所定サブセットの前記複数の第２の光導波路に結合し、
    第２の位置において、前記ＩＯ－ＭＥＭＳ素子が、第５の所定サブセットの前記複数のポートを第３の所定サブセットの前記複数の第２の光導波路に結合し、第６の所定サブセットの前記複数のポートを第４の所定サブセットの前記複数の第２の光導波路に結合し、
    前記ＩＯ－ＭＥＭＳ素子が、間隙閉鎖機能も含む、
    デバイス。
12. 複数の第１の光導波路を備える第１の集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子であって、前記第１の光導波路がそれぞれ、前記ＩＯ－ＭＥＭＳ素子の一方の側の複数のポートのうちの第１の所定ポートを、前記ＩＯ－ＭＥＭＳ素子の同じ側の前記複数のポートのうちの第２の所定ポートにリンクさせる、ＩＯ－ＭＥＭＳ素子と、
    前記複数のポートを有する前記ＩＯ－ＭＥＭＳ素子の側に平行な第１の軸に沿って前記ＩＯ－ＭＥＭＳ素子を移動させるために、前記ＩＯ－ＭＥＭＳ素子に結合されている第１の線形微小電気機械システム（ＭＥＭＳ）アクチュエータと、
    前記第１の軸に垂直な第２の軸に沿って前記ＩＯ－ＭＥＭＳ素子を移動させるために、前記ＩＯ－ＭＥＭＳ素子に結合されている第２の線形ＭＥＭＳアクチュエータと、
    前記ＩＯ－ＭＥＭＳ素子がまた形成される基板上に画定され、前記複数のポートを有する前記ＩＯ－ＭＥＭＳ素子の側に近接して配置された第１の端部を有する複数の第２の光導波路と、
    を備え、
    前記第２の線形ＭＥＭＳアクチュエータが、前記ＩＯ－ＭＥＭＳ素子を、前記複数の第２の光導波路の前記第１の端部と前記複数のポートを有する前記ＩＯ－ＭＥＭＳ素子の側との間に第１の所定間隙を伴う第１の位置から、前記第１の間隙より小さい第２の所定間隙を伴う第２の位置まで移動させ、
    第１の線形ＭＥＭＳアクチュエータが、前記第２の線形ＭＥＭＳアクチュエータが前記第２の位置にあるとき、前記ＩＯ－ＭＥＭＳ素子を第１の位置から第２の位置に移動させ、それにより、
    前記第１の位置において、前記ＩＯ－ＭＥＭＳ素子が、第３の所定サブセットの前記複数のポートを第１の所定サブセットの前記複数の第２の光導波路に結合し、第４の所定サブセットの前記複数のポートを第２の所定サブセットの前記複数の第２の光導波路に結合し、
    前記第２の位置において、前記ＩＯ－ＭＥＭＳ素子が、第５の所定サブセットの前記複数のポートを第３の所定サブセットの前記複数の第２の光導波路に結合し、第６の所定サブセットの前記複数のポートを第４の所定サブセットの前記複数の第２の光導波路に結合する、
    デバイス。
13. 微小電気機械（ＭＥＭＳ）素子であって、
    第１の部分に沿って第１のプロファイルを画定する第１の部分と、
    前記第１の部分の軸に沿って第２のプロファイルを画定する第２の部分と、
    前記第２の部分に沿って配置され、少なくとも第１の位置と第２の位置との間で前記第１の部分の軸に垂直な方向に前記第２の部分を移動させる複数の静電アクチュエータと、
    を備え、
    前記第１の位置において、前記第１の部分又は前記第２の部分のいずれかに機械的に結合されたＭＥＭＳ構造の運動が、１つ又はそれ以上の第１の間隙停止特徴部によって、前記第１の部分の軸に沿って第１の所定位置までに限定され、
    前記第２の位置において、前記第１の部分又は前記第２の部分の一方に機械的に結合された前記ＭＥＭＳ構造の運動が、１つ又はそれ以上の第２の間隙停止特徴部によって、前記第１の部分の軸に沿って第２の所定位置までに限定される、
    ＭＥＭＳ素子。
14. 間隙の一方の側に配置された集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスの第１の部分上の第１の導波路と、
    前記間隙の他方の側に配置された前記ＩＯ－ＭＥＭＳデバイスの第２の部分上の第２の導波路と、
    を備え、
    前記第１の導波路が、モード拡張構造の第１の所定部分に結合され、
    前記第２の導波路が、前記モード拡張構造の第２の所定部分に結合され、
    前記モード拡張構造の前記第１及び前記第２の所定部分が整合されると、間隙閉鎖時、光信号が前記第１の導波路から前記第２の導波路に結合される、
    光学インタフェース。
15. 基板に機械的に結合されたアンカーと、一端で前記アンカーに機械的に結合されたビームとを含む第１の集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子と、
    前記ビーム及び前記アンカーに沿って配置され、前記アンカーの遠位の前記ビームの端部の所定地点で終端となる第１の光導波路と、
    前記ビームに沿った所定地点に配置された微小電気機械（ＭＥＭＳ）アクチュエータと、
    前記基板に機械的に結合された複数の第２の光導波路と、を備え、
    前記ＭＥＭＳアクチュエータの作動が、間隙閉鎖時、前記第１の光導波路が、前記複数の第２の光導波路のうちの第１の第２の光導波路から前記複数の第２の光導波路のうちの第２の光導波路まで結合されるように、第１の変形と第２の変形との間の前記ビームの変形をもたらす、
    デバイス。
16. ４つの集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子を備え、各ＩＯ－ＭＥＭＳ素子が、
    基板に機械的に結合されているアンカーと、
    一端で前記アンカーに機械的に結合されたビームと、
    前記ビーム及び前記アンカーに配置され、前記アンカーの遠位の前記ビームの端部の所定地点で終端となる第１の光導波路と、
    前記ビームに沿った所定地点に配置された微小電気機械（ＭＥＭＳ）アクチュエータと、
    前記基板に機械的に結合された複数の第２の光導波路と、
    前記ＩＯ－ＭＥＭＳの固定部分上の導波路交差と、
    を備え、
    各ＩＯ－ＭＥＭＳ内の前記ＭＥＭＳアクチュエータの作動が、間隙閉鎖時、前記第１の光導波路が、前記複数の第２の光導波路のうちの第１の第２の光導波路から前記複数の第２の光導波路のうちの第２の光導波路まで結合されるように、第１の変形と第２の変形との間のビームの変形をもたらし、
    第１の構成において、第１の所定電圧が各ＭＥＭＳアクチュエータに印加されて、前記第１の対のＩＯ－ＭＥＭＳ素子が前記複数の第２の光導波路のうちの第１の第２の光導波路の対向端に結合され、第２の対のＩＯ－ＭＥＭＳ素子が前記複数の第２の光導波路のうちの第２の光導波路の対向端に結合されるように、ビームの第１の変形をもたらし、
    第２の構成において、第２の所定電圧が各ＭＥＭＳアクチュエータに印加されて、前記第１の対のＩＯ－ＭＥＭＳ素子の一方のＩＯ－ＭＥＭＳ素子が前記複数の第２の光導波路のうちの第３の第２の光導波路の一端に結合され、前記第２の対のＩＯ－ＭＥＭＳ素子の一方のＩＯ－ＭＥＭＳ素子が前記複数の第２の光導波路のうちの前記第３の第２の光導波路の他端に結合され、前記第１の対のＩＯ－ＭＥＭＳ素子の他方のＩＯ－ＭＥＭＳ素子が前記複数の第２の光導波路のうちの第４の第２の光導波路の一端に結合され、前記第２の対のＩＯ－ＭＥＭＳ素子の他方のＩＯ－ＭＥＭＳ素子が前記複数の第２の光導波路のうちの前記第４の第２の光導波路の他端に結合されるように、前記ビームの前記第２の変形をもたらし、
    前記導波路交差が、前記複数の第２の光導波路のうちの前記第１の第２の光導波路と前記複数の第２の光導波路のうちの前記第２の第２の光導波路、又は前記複数の第２の光導波路のうちの前記第３の第２の光導波路と前記複数の第２の光導波路のうちの前記第４の第２の光導波路のいずれか内で実行される、
    デバイス。
17. ４つの集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）素子を備え、各ＩＯ－ＭＥＭＳ素子が、
    基板に機械的に結合されているアンカーと、
    一端で前記アンカーに機械的に結合されたビームと、
    前記ビーム及び前記アンカーに配置され、前記アンカーの遠位の前記ビームの端部の所定地点で終端となる第１の光導波路と、
    前記ビームに沿った所定地点に配置された微小電気機械（ＭＥＭＳ）アクチュエータと、
    を備え、
    各ＩＯ－ＭＥＭＳ素子内の前記ＭＥＭＳアクチュエータの作動が、第１の変形と第２の変形との間の前記ビームの変形をもたらし、
    第１の構成において、第１の所定電圧が各ＭＥＭＳアクチュエータに印加されて、前記第１の対のＩＯ－ＭＥＭＳ素子上の前記第１の光導波路が相互に結合され、第２の対のＩＯ－ＭＥＭＳ素子上の前記第１の光導波路が相互に結合されるように、前記ビームの前記第１の変形をもたらし、
    第２の構成において、第２の所定電圧が各ＭＥＭＳアクチュエータに印加されて、前記ビームの前記第２の変形をもたらし、
    前記第１の対のＩＯ－ＭＥＭＳ素子の一方のＩＯ－ＭＥＭＳ素子の前記第１の光導波路が、前記第２の対のＩＯ－ＭＥＭＳ素子の一方のＩＯ－ＭＥＭＳ素子の前記光導波路に結合され、
    前記第１の対のＩＯ－ＭＥＭＳ素子の他方のＩＯ－ＭＥＭＳ素子の前記第１の光導波路が、前記第２の対のＩＯ－ＭＥＭＳ素子の他方のＩＯ－ＭＥＭＳ素子の前記光導波路に結合される、
    デバイス。
18. 光導波路の第１の部分を軸に沿って含む懸架プラットフォームと、
    前記懸架プラットフォームに結合されて、前記光導波路の第２の部分を支持する可撓ビームと、
    前記懸架プラットフォームの軸に沿って軸を有する基板に形成された溝と、
    を備え、
    前記懸架プラットフォームが、前記溝に挿入されて前記溝に沿って前記懸架プラットフォームに向かって移動する光ファイバとの接触から生じる圧力に応答して、前記懸架プラットフォームの前記軸に沿って移動することができる、
    ファイバインタフェース。
19. 基板の底部から、シリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層のシリコンデバイス層の底部までエッチングされた複数のバイアを設ける工程を含み、
    前記複数のバイアにより、ＭＥＭＳ又はＩＯ－ＭＥＭＳの機械素子を前記ＳＯＩ構造の筐体及び基板から解放させることができる、
    方法。
20. 集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程を含み、前記デバイスが、
    基板上のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層の上に配置される１つ又はそれ以上の光導波路を形成するために、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
    前記基板を通じて、前記ＭＥＭＳ又は前記ＩＯ－ＭＥＭＳの機械素子として機能する前記ＳＯＩ構造の前記シリコンデバイス層の底部までエッチングされた複数のバイアと、
    を備え、
    前記ＳＯＩ構造の前記シリコンデバイス層の厚さが、前記シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、前記ＳＯＩ構造の前記シリコン層の上部から前記光導波路スタックの前記コア層の中間までの前記光導波路スタックの厚さとによって画定される、
    方法。
21. 前記光スタックを所定位置で選択的に除去して、前記光スタックと前記ＳＯＩ構造の前記シリコン層のうち少なくとも一方から生じる応力を軽減し、前記ＩＯ－ＭＥＭＳの懸架部分への歪み及び前記ＳＯＩウェハの撓みのうち少なくとも一方を最小限にする工程を更に含む、前記方法。
22. 集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程であって、前記デバイスが、
    基板上のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層の上に配置される１つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
    前記基板を通じて、前記ＭＥＭＳ又は前記ＩＯ－ＭＥＭＳの機械素子として機能する前記ＳＯＩ構造の前記シリコンデバイス層の底部までエッチングされた複数のバイアと、を備える工程と、
    前記複数のバイアを通じて蒸着され、前記第１の光導波路材料セットと同一の構造及び前記光スタックと等しい応力値のうち少なくとも１つを有する１つ又はそれ以上の材料を含む応力補償スタックを蒸着する工程と、
    前記応力補償スタックのうち少なくとも１つが、前記複数のバイアのうちのバイアの上方の前記第１の光導波路スタックのパターンと合致するようにパターニングされ、前記光導波路スタックが所定位置で選択的に除去されて、前記光導波路スタック及び前記ＳＯＩ構造の前記シリコン層のうち少なくとも１つから生じる圧力を軽減し、前記ＳＯＩ基板の撓みを最小限にし、
    前記ＳＯＩ構造の前記シリコンデバイス層の厚さが、前記シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、前記ＳＯＩ構造の前記シリコン層の上部から前記光導波路スタックの前記コア層の中間までの前記光導波路スタックの厚さとによって画定される、
    方法。
23. 圧電材料から形成される少なくとも１つの層を有する光導波路構造を含む集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程と、
    圧電作動可能コアの圧電作動によって、前記光導波路構造内の応力を動的に補償する工程と、
    を含む、方法。
24. 集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスであって、
    基板上のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層の上に配置される１つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックを備え、
    前記基板が、前記基板の厚さよりも小さい所定深さの１つ又はそれ以上の空洞を有し、前記空洞が、ＩＯ－ＭＥＭＳ素子及び前記ＩＯ－ＭＥＭＳデバイスの微小電気機械システム（ＭＥＭＳ）素子のうち少なくとも１つを形成する前記ＳＯＩ構造の前記シリコン層の領域の下に形成され、
    前記光導波路スタックを所定位置で選択的に除去して、前記光導波路スタックと前記ＳＯＩ構造の前記シリコン層のうち少なくとも一方から生じる応力を軽減し、前記ＩＯ－ＭＥＭＳの懸架部分への歪み及び前記ＳＯＩウェハの撓みのうち少なくとも一方を最小限にし、
    前記ＳＯＩ構造の前記シリコンデバイス層の厚さが、前記シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、前記ＳＯＩ構造の前記シリコン層の上部から前記光導波路スタックの前記コア層の中間までの前記光導波路スタックの厚さとによって画定される、
    ＩＯ－ＭＥＭＳデバイス。
25. 集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスであって、
    基板上のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコン層の上に配置される１つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
    応力を有する前記ＳＯＩ構造に形成される空洞内の前記ＳＯＩ構造の前記シリコン層の底部に蒸着及びパターニングされて、前記ＳＯＩ構造の前記シリコン層の上で、前記光導波路スタックの前記応力を軽減する応力補償スタックと、
    を備え、
    前記光導波路スタックを所定位置で選択的に除去して、前記光導波路スタックと前記ＳＯＩ構造の前記シリコン層のうち少なくとも一方から生じる応力を軽減し、前記ＩＯ－ＭＥＭＳの懸架部分への歪み及び前記ＳＯＩウェハの撓みのうち少なくとも一方を最小限にし、
    前記ＳＯＩ構造の前記シリコンデバイス層の厚さが、前記シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、前記ＳＯＩ構造の前記シリコン層の上部から前記光導波路スタックの前記コア層の中間までの前記光導波路スタックの厚さとによって画定される、
    ＩＯ－ＭＥＭＳデバイス。
26. 集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスであって、
    １つ又はそれ以上の光導波路を形成するようにパターニングされ、第１の所定厚さを有する第１のシリコン・オン・インシュレータ（ＳＯＩ）構造の第１のシリコンデバイス層と、第２の所定厚さを有する第２のシリコン・オン・インシュレータ構造の第２のシリコンデバイス層との間に配置された、下側クラッド、コア層、及び上側クラッドを含む層構造を備え、
    前記層構造が、前記層構造の前記コア層を中心とする対称応力を有し、
    前記層構造の前記第１及び前記第２のＳＯＩ構造のシリコンデバイス層が、前記層構造にわたって形成された導電性バイアを通って接続されて、両シリコンデバイス層に結合される電気信号で作動される単独のＭＥＭＳ素子を前記両シリコンデバイス層に形成させ、電気信号がまず前記バイアを介して他方のシリコンデバイス層に結合され、
    前記第１のＳＯＩ構造及び前記第２のＳＯＩ構造の一方が基板に機械的に結合され、前記第１のＳＯＩ構造及び前記第２のＳＯＩ構造の前記一方のシリコンデバイス層の厚さが、前記下側キャップＳＯＩ構造の前記デバイス層を通じたエッチングによって形成された溝に挿入される光ファイバの径と、前記層構造の前記コア層の中間までの前記層構造の厚さとによって画定される、
    ＩＯ－ＭＥＭＳデバイス。
27. 集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程を含み、前記デバイスが、
    下側クラッド、コア層、及び上側クラッドから成る１つ又はそれ以上の光導波路を形成するようにパターニングされ、第１の所定厚さを有する第１のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
    前記光スタックが、前記コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、前記ＩＯ－ＭＥＭＳの懸架部分に応力補償スタックを追加する必要性を排除し、
    前記光スタックを有する前記第１のＳＯＩ構造が、空洞を有し前記空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重ＳＯＩ構造の上側デバイス層に下向きに接合され、
    ＩＯ－ＭＥＭＳ素子が、空洞を有する前記二重ＳＯＩ構造の前記デバイス層の下方の前記応力補償材料、空洞を有する前記二重ＳＯＩ構造の前記上側デバイス層、前記第１のＳＯＩ構造の前記デバイス層上に配置された前記光スタック、前記第１のＳＯＩ構造の前記デバイス層、及び前記第１のＳＯＩ構造の埋込み酸化物から形成され、
    空洞を有する前記二重ＳＯＩ構造の前記第１のデバイス層の厚さが、前記空洞を覆う前記デバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、前記光スタックの前記コア層の中間までの層構造の厚さとによって画定され、
    前記ＩＯ－ＭＥＭＳが、前記二重ＳＯＩ構造の前記デバイス層と同一の厚さを有する前記第１のＳＯＩ構造の前記デバイス層と応力に関して縦方向に対称である。
    方法。
28. 集積光学微小電気機械システム（ＩＯ－ＭＥＭＳ）デバイスを設ける工程であって、前記デバイスが、
    下側クラッド、コア層、及び上側クラッドから成る１つ又はそれ以上の光導波路を形成するようにパターニングされ、第１の所定厚さを有する第１のシリコン・オン・インシュレータ（ＳＯＩ）構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
    前記光スタックが、前記コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、前記ＩＯ－ＭＥＭＳの懸架部分に応力補償スタックを追加する必要性を排除する、工程と、
    上に配置された前記光スタック材料セットを通って前記第１のＳＯＩ構造の前記デバイス層間に形成され、開口部を有する第２のＳＯＩ構造のデバイス層を接続することによって、前記ＩＯ－ＭＥＭＳの共通作動を可能にする導電性バイアを設ける工程と、
    前記１つ又はそれ以上の光導波路のうちの光導波路と前記開口部によって整合された光ファイバを装着する工程と、
    を備え、
    前記光スタックを有する前記第１のＳＯＩ構造が、空洞を有し前記空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重ＳＯＩ構造の上側デバイス層に下向きに接合され、
    ＩＯ－ＭＥＭＳ素子が、空洞を有する前記二重ＳＯＩ構造の前記デバイス層の下方の前記応力補償材料、空洞を有する前記二重ＳＯＩ構造の前記上側デバイス層、前記第１のＳＯＩ構造の前記デバイス層上に配置された前記光スタック、前記第１のＳＯＩ構造の前記デバイス層、及び前記第１のＳＯＩ構造の埋込み酸化物から形成され、
    空洞を有する前記二重ＳＯＩ構造の前記第１のデバイス層の厚さが、前記空洞を覆う前記デバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、前記光スタックの前記コア層の中間までの層構造の厚さとによって画定され、
    前記ＩＯ－ＭＥＭＳが、前記二重ＳＯＩ構造の前記デバイス層と同一の厚さを有する前記第１のＳＯＩ構造の前記デバイス層と応力に関して縦方向に対称である、
    方法。
29. 前記デバイスに装着された光学要素を更に備え、前記光学要素が、レーザダイオード、発光ダイオード、光検出器、ＭＥＭＳ、別のＩＯ－ＭＥＭＳ、及び光電集積回路のうちの１つである、請求項２４、２５、及び２６のいずれか一項に記載のデバイス。
30. 前記ＩＯ－ＭＥＭＳに装着された光学要素を設ける工程を更に含み、前記光学要素が、レーザダイオード、発光ダイオード、光検出器、ＭＥＭＳ、別のＩＯ－ＭＥＭＳ、及び光電集積回路のうちの１つである、請求項２０、２２、２７、及び２８のいずれか一項に記載の方法。
31. 前記光学要素の前記ＩＯ－ＭＥＭＳへの装着が、前記ＩＯ－ＭＥＭＳ上に蒸着された金属化層構造への共融ダイボンディングを用いて実行される、請求項３０に記載の方法。
    
    

Images