JP2022506913A - 集積光学微小電気機械システムにおける応力及び間隙の軽減のための構造及び方法 - Google Patents
集積光学微小電気機械システムにおける応力及び間隙の軽減のための構造及び方法 Download PDFInfo
- Publication number
- JP2022506913A JP2022506913A JP2021525031A JP2021525031A JP2022506913A JP 2022506913 A JP2022506913 A JP 2022506913A JP 2021525031 A JP2021525031 A JP 2021525031A JP 2021525031 A JP2021525031 A JP 2021525031A JP 2022506913 A JP2022506913 A JP 2022506913A
- Authority
- JP
- Japan
- Prior art keywords
- mems
- optical
- waveguide
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 596
- 238000000034 method Methods 0.000 title claims description 116
- 239000010703 silicon Substances 0.000 claims abstract description 166
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 166
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 96
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 43
- 230000006870 function Effects 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 230
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 123
- 239000000835 fiber Substances 0.000 claims description 110
- 239000013307 optical fiber Substances 0.000 claims description 66
- 239000000377 silicon dioxide Substances 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 64
- 235000012239 silicon dioxide Nutrition 0.000 claims description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 45
- 239000000725 suspension Substances 0.000 claims description 44
- 230000008878 coupling Effects 0.000 claims description 40
- 238000010168 coupling process Methods 0.000 claims description 40
- 238000005859 coupling reaction Methods 0.000 claims description 40
- 238000000137 annealing Methods 0.000 claims description 39
- 239000012792 core layer Substances 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 239000012212 insulator Substances 0.000 claims description 23
- 230000033001 locomotion Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 21
- 238000005253 cladding Methods 0.000 claims description 18
- 230000010287 polarization Effects 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 230000002829 reductive effect Effects 0.000 claims description 9
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 230000001902 propagating effect Effects 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 238000000427 thin-film deposition Methods 0.000 claims description 2
- 230000005496 eutectics Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000011162 core material Substances 0.000 abstract 1
- 238000013461 design Methods 0.000 description 61
- 229910004298 SiO 2 Inorganic materials 0.000 description 51
- 235000012431 wafers Nutrition 0.000 description 24
- 238000010586 diagram Methods 0.000 description 17
- 230000009977 dual effect Effects 0.000 description 15
- 230000009471 action Effects 0.000 description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 101100366936 Caenorhabditis elegans sto-3 gene Proteins 0.000 description 6
- 244000126211 Hericium coralloides Species 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000001447 compensatory effect Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910008065 Si-SiO Inorganic materials 0.000 description 2
- 229910006405 Si—SiO Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- -1 but in general Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- UJXZVRRCKFUQKG-UHFFFAOYSA-K indium(3+);phosphate Chemical compound [In+3].[O-]P([O-])([O-])=O UJXZVRRCKFUQKG-UHFFFAOYSA-K 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004660 morphological change Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical group [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 241000269350 Anura Species 0.000 description 1
- 102100024436 Caldesmon Human genes 0.000 description 1
- 101000910297 Homo sapiens Caldesmon Proteins 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011805 ball Substances 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002872 contrast media Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000011806 microball Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009471 passive packaging Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1223—Basic optical elements, e.g. light-guiding paths high refractive index type, i.e. high-contrast waveguides
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12095—Graded
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/121—Channel; buried or the like
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12169—Annealing
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Optical Integrated Circuits (AREA)
- Micromachines (AREA)
Abstract
シリコンフォトニクスは、CMOSマイクロエレクトロニクス産業のスケールメリットを活用し、例えば、窒化ケイ素(SiXNY)及び酸窒化ケイ素(SiOXN1-X)などの導波路コア材料を使用することによって、集積光学機能(受動的又は能動的光導波路)を集積回路に追加する技術候補である。微小電気機械システム(MEMS)は、シリコン回路及びシリコンフォトニクスに追加機能を追加させる、基板に対する可動プラットフォームを提供する。従って、基板上に形成される「固定」導波路と1つ又はそれ以上の可動プラットフォーム上に形成される「可動」導波路とを組み合わせることによって、発明者らは、シリコンフォトニクスに基づく一連の集積光学MEMS(IO-MEMS)を確立した。かかるIO-MEMSは、プラットフォームと変形可能なビームの両方を活用する、光スイッチ、光減衰器、光ゲート、光スイッチマトリクス、設定可能な波長マルチプレクサ/デマルチプレクサデバイスなどを含む。
Description
関連出願の相互参照
本願は、2018年11月8日に出願された、「Structures and Methods for Stress and Gap Mitigation in Integrated Optics Microelectromechanical Systems」と題された米国仮特許第62/757,317号の優先権を主張し、引用によりその全文を組み込む。
本願は、2018年11月8日に出願された、「Structures and Methods for Stress and Gap Mitigation in Integrated Optics Microelectromechanical Systems」と題された米国仮特許第62/757,317号の優先権を主張し、引用によりその全文を組み込む。
本発明は、集積光学MEMS(IO-MEMS)のコンセプト、特に、IO-MEMS内の導波路における突合せ結合の応力及び間隙閉鎖の作用を軽減するための構造及び方法に関する。本発明は、光スイッチの設計、光学要素のパッケージング、光結合、及び応力補償要素の製造について、現行技術を改良する。
シリコンフォトニクスは、CMOSマイクロエレクトロニクス産業のスケールメリットを活用することによって、集積回路に集積光学機能を追加するための前途有望な技術である。シリコンフォトニクスのいくつかの変形は、窒化ケイ素(SixNy)や酸窒化ケイ素(SiOxN1-x)などの他の材料を導波路コアとして使用してもよい。
微小電気機械システム(MEMS)は、シリコン集積回路内の電気的及び機械的機能を組み合わせる小型集積デバイス又はシステムであるが、他の有形システムが採用されてもよい。MEMSのサイズは、サブマイクロメートルレベルからミリメートルレベルに及ぶことができ、その数は、1つから、数個、特定のシステムでは数千又は数万の任意の数であってもよい。歴史的に、MEMSデバイスは、ディスクリートのデバイスとして、又はシリコンエレクトロニクスと組み合わせて、シリコン回路にビーム、ギア、ダイヤフラム、及びばねなどの機械素子を追加するために、シリコン集積回路産業用に開発された製造手法、即ち、薄膜蒸着、リソグラフィ、エッチングなどを活用し拡張してきた。今日のMEMSデバイス用途の例としては、インクジェットプリンタカートリッジ、加速度計、小型ロボット、マイクロエンジン、ロック、慣性センサ、マイクロドライブ、マイクロミラー、マイクロアクチュエータ、光学スキャナ、流体ポンプ、トランスデューサ、化学センサ、圧力センサ、及び流センサなどが挙げられる。これらのMEMSシステムは、ミクロ規模で機械的プロセスを感知、制御、及び始動することができ、個々に又はアレイとして機能してマクロ効果を生み出し、適切な作動技術となり得る。
自由空間内での光路を変更する構造としてのMEMSは一般的には、従来の微小光電気機械システム(MOEMS)と称される。一方、集積光学MEMS又はIO-MEMSは、シリコンフォトニクスに基づき、MEMS対応集積光学集積回路(IC)による最近の開発を活用している。突合せ結合を可能にする間隙閉鎖導波路を導入する本発明以前は、IO-MEMSは、固定導波路に一過性又は断熱的に結合する、水平又は垂直に作動する空気クラッド導波路に制限されてきた。
従って、同じチップ上に配置されるMEMS作動及びアンカー導波路間である集積光学誘電性クラッド導波路間で、より効率的な広帯域かつ偏光に影響を受けない光結合を提供するためには、集積光学導波路のMEMS作動間隙閉鎖及び突合せ結合に関する要件が存在する。誘電性クラッド及び導波路コアとして機能する材料が、導波路を支持するMEMS構造内の大きな応力、ひいては、MEMS構造の変形を招く可能性があることを前提とし、発明者らは、IO-MEMSの2つの異なる微細加工プロセスの種類、即ち、第1に、応力軽減の複数の変形について図16~22で本発明の例示的な実施形態が示されている設計依存プロセス、第2に、図23~25で本発明の例示的な実施形態が示されている設計に依存しないプロセスを考案する必要があった。また、本発明の実施形態によるこれらのプロセス種の活用は、発明者らによって、上記2つのプロセス種を活用し、間隙閉鎖及び突合せ結合時の光学的整合不良を最小化することができる新たなIO-MEMS設計で拡張される。
従って、製造プロセスの特定の設計への複雑かつ高額な生産調整を排除して、シリコンエレクトロニクスで利用可能な単独の製造プロセス/製法を用いて広範なデバイスが製造できるように、回路設計者ら及び製造チームに、デバイス設計に依存しない回路設計方法を提供することが望ましいであろう。
更に、光学デバイスでは、スイッチングなどの能動的機能のためにIO-MEMSを活用し、例えば、IO-MEMS素子間に中間光回路を有する又は有さないIO-MEMSベースの構成を活用し、小型及び大型アレイの両方で光学的に相互接続され得る光スイッチ単位セルなどの基本要素を回路設計者らに提供して、小基数光保護回路スイッチ又は大基数の非ブロッキング又は再構成可能な非ブロッキング光スイッチング構造を実装することが有益であろう。
最後に、今日まで、125ミクロンの標準的なグラスクラッド径を有する標準的な多モード光グラスファイバでのIO-MEMSパッケージングは、表面格子ではなく突合せ結合を採用する際、光ファイバの能動的整合を必要としてきた。能動的整合は、整合を実行する際に、光及び光検出器によって動的に結合効率を追跡する必要があるため、煩雑かつ費用がかかる。表面格子は、帯域幅限定的で偏光に影響されるデバイスであり、光ファイバの光電集積回路への高性能結合にとって望ましくない。
従って、個別二重ファイバだけでなく、ファイバリボンとも称される複数の光ファイバアセンブリ(典型的には、125ミクロン径グラスクラッドを囲むポリマーコーティングによって共に保持される12又はそれ以上のファイバ)を用いる、突合せ結合による標準径単モードファイバのIO-MEMSへの受動的パッケージングを構築することが望ましいであろう。
本発明のその他の側面及び特徴は、本発明の具体的な実施形態に関する以下の説明を添付図面と併せて検討することで当業者にとって自明になるであろう。
本発明の目的は、集積光学MEMS(IO-MEMS)コンセプトによる従来の微小光電気機械システム(MOEMS)に関する従来技術の制約を緩和する、特に、IO-MEMSにおいて導波路の突合せ結合及び間隙閉鎖を確立して、光スイッチの設計、光学要素のパッケージング、光結合、及び応力補償要素の製造に関して現行技術を改良することである。
本発明の実施形態によると、チャネル型光導波路の製造方法が提供され、該方法は、
第1の所定厚さを有する第1の二酸化ケイ素層を備える下側クラッドを、基板上に蒸着する工程と、
第2の所定厚さ及び第1の所定幅を有する窒化ケイ素を備えるチャネル型光導波路のコアを、下側クラッド上に蒸着しパターニングする工程と、
第3の所定厚さを有する第2の二酸化ケイ素層を備える上側クラッドを、コア及び下側クラッドの上に蒸着する工程と、
結果として生じた構造を、第1の所定条件下で、窒素環境内でアニーリングする工程と、を含む。
第1の所定厚さを有する第1の二酸化ケイ素層を備える下側クラッドを、基板上に蒸着する工程と、
第2の所定厚さ及び第1の所定幅を有する窒化ケイ素を備えるチャネル型光導波路のコアを、下側クラッド上に蒸着しパターニングする工程と、
第3の所定厚さを有する第2の二酸化ケイ素層を備える上側クラッドを、コア及び下側クラッドの上に蒸着する工程と、
結果として生じた構造を、第1の所定条件下で、窒素環境内でアニーリングする工程と、を含む。
本発明の実施形態によると、光学デバイスが提供され、該光学デバイスは、
基板上に形成される入力導波路であって、基板に形成された第1のファセット上の第1の所定位置に第1の端部を有する、入力導波路と、
基板上に形成される出力導波路であって、基板に形成された第1のファセット上の第2の所定位置に第2の端部を有する、出力導波路と、
第1のファセットの反対に配置された第2のファセットが形成される可動プラットフォームと、
基板に対して懸架された可動プラットフォーム上に形成されたゲート導波路であって、第2のファセット上の第1の所定位置における第1の端部と、第2のファセット上の第2の所定位置における遠位の第2の端部とを有する、ゲート導波路と、
可動プラットフォームに結合された微小電気機械システム(MEMS)アクチュエータと、
を備え、
MEMSアクチュエータが、第1の位置において、第1のファセットと第2のファセットが第1のファセットと第2のファセットとの間の間隙によって分離され、入力導波路内を伝搬する光信号がゲート導波路を介して出力導波路に最小限に結合される、又は所定減衰で結合されるように、可動プラットフォームを移動させ、
MEMSアクチュエータが、第2の位置において、第1のファセットと第2のファセットが相互に接触し、入力導波路内を伝搬する光信号がゲート導波路を介して出力導波路に結合されるように、可動プラットフォームを移動させる。
基板上に形成される入力導波路であって、基板に形成された第1のファセット上の第1の所定位置に第1の端部を有する、入力導波路と、
基板上に形成される出力導波路であって、基板に形成された第1のファセット上の第2の所定位置に第2の端部を有する、出力導波路と、
第1のファセットの反対に配置された第2のファセットが形成される可動プラットフォームと、
基板に対して懸架された可動プラットフォーム上に形成されたゲート導波路であって、第2のファセット上の第1の所定位置における第1の端部と、第2のファセット上の第2の所定位置における遠位の第2の端部とを有する、ゲート導波路と、
可動プラットフォームに結合された微小電気機械システム(MEMS)アクチュエータと、
を備え、
MEMSアクチュエータが、第1の位置において、第1のファセットと第2のファセットが第1のファセットと第2のファセットとの間の間隙によって分離され、入力導波路内を伝搬する光信号がゲート導波路を介して出力導波路に最小限に結合される、又は所定減衰で結合されるように、可動プラットフォームを移動させ、
MEMSアクチュエータが、第2の位置において、第1のファセットと第2のファセットが相互に接触し、入力導波路内を伝搬する光信号がゲート導波路を介して出力導波路に結合されるように、可動プラットフォームを移動させる。
本発明の実施形態によると、デバイスが提供され、該デバイスは、
複数の第1の光導波路を備える第1の集積光学微小電気機械システム(IO-MEMS)素子であって、第1の光導波路がそれぞれ、MOEMS素子の一方の側の複数のポートのうちの第1の所定ポートを、IO-MEMS素子の同じ側の複数のポートのうちの第2の所定ポートにリンクさせる、IO-MEMS素子と、
IO-MEMS素子を移動させるためにIO-MEMS素子に連結されている線形微小電気機械システム(MEMS)トランスレータと、
IO-MEMS素子がまた形成される基板上に画定される複数の第2の光導波路と、
を備え、
第1の位置において、IO-MEMS素子が、第3の所定サブセットの複数のポートを第1の所定サブセットの複数の第2の光導波路に結合し、第4の所定サブセットの複数のポートを第2の所定サブセットの複数の第2の光導波路に結合し、
第2の位置において、IO-MEMS素子が、第5の所定サブセットの複数のポートを第3の所定サブセットの複数の第2の光導波路に結合し、第6の所定サブセットの複数のポートを第4の所定サブセットの複数の第2の光導波路に結合し、
IO-MEMS素子が、間隙閉鎖機能も含む。
複数の第1の光導波路を備える第1の集積光学微小電気機械システム(IO-MEMS)素子であって、第1の光導波路がそれぞれ、MOEMS素子の一方の側の複数のポートのうちの第1の所定ポートを、IO-MEMS素子の同じ側の複数のポートのうちの第2の所定ポートにリンクさせる、IO-MEMS素子と、
IO-MEMS素子を移動させるためにIO-MEMS素子に連結されている線形微小電気機械システム(MEMS)トランスレータと、
IO-MEMS素子がまた形成される基板上に画定される複数の第2の光導波路と、
を備え、
第1の位置において、IO-MEMS素子が、第3の所定サブセットの複数のポートを第1の所定サブセットの複数の第2の光導波路に結合し、第4の所定サブセットの複数のポートを第2の所定サブセットの複数の第2の光導波路に結合し、
第2の位置において、IO-MEMS素子が、第5の所定サブセットの複数のポートを第3の所定サブセットの複数の第2の光導波路に結合し、第6の所定サブセットの複数のポートを第4の所定サブセットの複数の第2の光導波路に結合し、
IO-MEMS素子が、間隙閉鎖機能も含む。
本発明の実施形態によると、デバイスが提供され、該デバイスは、
複数の第1の光導波路を備える第1の集積光学微小電気機械システム(IO-MEMS)素子であって、第1の光導波路がそれぞれ、IO-MEMS素子の一方の側の複数のポートのうちの第1の所定ポートを、IO-MEMS素子の同じ側の複数のポートのうちの第2の所定ポートにリンクさせる、IO-MEMS素子と、
複数のポートを有するIO-MEMS素子の側に平行な第1の軸に沿ってIO-MEMS素子を移動させるために、IO-MEMS素子に結合されている第1の線形微小電気機械システム(MEMS)アクチュエータと、
第1の軸に垂直な第2の軸に沿ってIO-MEMS素子を移動させるために、IO-MEMS素子に結合されている第2の線形MEMSアクチュエータと、
IO-MEMS素子がまた形成される基板上に画定され、複数のポートを有するIO-MEMS素子の側に近接して配置された第1の端部を有する複数の第2の光導波路と、
を備え、
第2の線形MEMSアクチュエータが、IO-MEMS素子を、複数の第2の光導波路の第1の端部と複数のポートを有するIO-MEMS素子の側との間に第1の所定間隙を伴う第1の位置から、第1の間隙より小さい第2の所定間隙を伴う第2の位置まで移動させ、
第1の線形MEMSアクチュエータは、第2の線形MEMSアクチュエータが第2の位置にあるとき、IO-MEMSを第1の位置から第2の位置に移動させ、それにより、
第1の位置において、IO-MEMS素子は、第3の所定サブセットの複数のポートを第1の所定サブセットの複数の第2の光導波路に結合し、第4の所定サブセットの複数のポートを第2の所定サブセットの複数の第2の光導波路に結合し、
第2の位置において、IO-MEMS素子は、第5の所定サブセットの複数のポートを第3の所定サブセットの複数の第2の光導波路に結合し、第6の所定サブセットの複数のポートを第4の所定サブセットの複数の第2の光導波路に結合する。
複数の第1の光導波路を備える第1の集積光学微小電気機械システム(IO-MEMS)素子であって、第1の光導波路がそれぞれ、IO-MEMS素子の一方の側の複数のポートのうちの第1の所定ポートを、IO-MEMS素子の同じ側の複数のポートのうちの第2の所定ポートにリンクさせる、IO-MEMS素子と、
複数のポートを有するIO-MEMS素子の側に平行な第1の軸に沿ってIO-MEMS素子を移動させるために、IO-MEMS素子に結合されている第1の線形微小電気機械システム(MEMS)アクチュエータと、
第1の軸に垂直な第2の軸に沿ってIO-MEMS素子を移動させるために、IO-MEMS素子に結合されている第2の線形MEMSアクチュエータと、
IO-MEMS素子がまた形成される基板上に画定され、複数のポートを有するIO-MEMS素子の側に近接して配置された第1の端部を有する複数の第2の光導波路と、
を備え、
第2の線形MEMSアクチュエータが、IO-MEMS素子を、複数の第2の光導波路の第1の端部と複数のポートを有するIO-MEMS素子の側との間に第1の所定間隙を伴う第1の位置から、第1の間隙より小さい第2の所定間隙を伴う第2の位置まで移動させ、
第1の線形MEMSアクチュエータは、第2の線形MEMSアクチュエータが第2の位置にあるとき、IO-MEMSを第1の位置から第2の位置に移動させ、それにより、
第1の位置において、IO-MEMS素子は、第3の所定サブセットの複数のポートを第1の所定サブセットの複数の第2の光導波路に結合し、第4の所定サブセットの複数のポートを第2の所定サブセットの複数の第2の光導波路に結合し、
第2の位置において、IO-MEMS素子は、第5の所定サブセットの複数のポートを第3の所定サブセットの複数の第2の光導波路に結合し、第6の所定サブセットの複数のポートを第4の所定サブセットの複数の第2の光導波路に結合する。
本発明の実施形態によると、微小電気機械(MEMS)素子が提供され、該微小電気機械素子は、
第1の部分に沿って第1のプロファイルを画定する第1の部分と、
第1の部分の軸に沿って第2のプロファイルを画定する第2の部分と、
第2の部分に沿って配置され、少なくとも第1の位置と第2の位置との間で第1の部分の軸に垂直な方向に第2の部分を移動させる複数の静電アクチュエータと、
を備え、
第1の位置において、第1の部分又は第2の部分のいずれかに機械的に結合されたMEMS構造の運動が、1つ又はそれ以上の第1の間隙停止特徴部によって、第1の部分の軸に沿って第1の所定位置までに限定され、
第2の位置において、第1の部分又は第2の部分の一方に機械的に結合されたMEMS構造の運動が、1つ又はそれ以上の第2の間隙停止特徴部によって、第1の部分の軸に沿って第2の所定位置までに限定される。
第1の部分に沿って第1のプロファイルを画定する第1の部分と、
第1の部分の軸に沿って第2のプロファイルを画定する第2の部分と、
第2の部分に沿って配置され、少なくとも第1の位置と第2の位置との間で第1の部分の軸に垂直な方向に第2の部分を移動させる複数の静電アクチュエータと、
を備え、
第1の位置において、第1の部分又は第2の部分のいずれかに機械的に結合されたMEMS構造の運動が、1つ又はそれ以上の第1の間隙停止特徴部によって、第1の部分の軸に沿って第1の所定位置までに限定され、
第2の位置において、第1の部分又は第2の部分の一方に機械的に結合されたMEMS構造の運動が、1つ又はそれ以上の第2の間隙停止特徴部によって、第1の部分の軸に沿って第2の所定位置までに限定される。
本発明の実施形態によると、光学インタフェースが提供され、該光学インタフェースが、
間隙の一方の側に配置された集積光学微小電気機械システム(IO-MEMS)デバイスの第1の部分上の第1の導波路と、
間隙の他方の側に配置されたIO-MEMSデバイスの第2の部分上の第2の導波路と、
を備え、
第1の導波路が、逆テーパ及び多モード干渉(MMI)構造の一方を含むモード拡張構造の第1の所定部分に結合され、
第2の導波路が、逆テーパ及び多モード干渉(MMI)構造の一方を含むモード拡張構造の第2の所定部分に結合され、
モード拡張構造の第1及び第2の所定部分が整合されると、間隙閉鎖時、光信号が第1の導波路から第2の導波路に結合される。
間隙の一方の側に配置された集積光学微小電気機械システム(IO-MEMS)デバイスの第1の部分上の第1の導波路と、
間隙の他方の側に配置されたIO-MEMSデバイスの第2の部分上の第2の導波路と、
を備え、
第1の導波路が、逆テーパ及び多モード干渉(MMI)構造の一方を含むモード拡張構造の第1の所定部分に結合され、
第2の導波路が、逆テーパ及び多モード干渉(MMI)構造の一方を含むモード拡張構造の第2の所定部分に結合され、
モード拡張構造の第1及び第2の所定部分が整合されると、間隙閉鎖時、光信号が第1の導波路から第2の導波路に結合される。
本発明の実施形態によると、デバイスが提供され、該デバイスは、
基板に機械的に結合されたアンカーと、一端でアンカーに機械的に結合されたビームとを含む第1の集積光学微小電気機械システム(IO-MEMS)素子と、
ビーム及びアンカーに沿って配置され、アンカーの遠位のビームの端部の所定地点で終端となる第1の光導波路と、
ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
基板に機械的に結合された複数の第2の光導波路と、
を備え、
MEMSアクチュエータの作動が、間隙閉鎖時、第1の光導波路が、複数の第2の光導波路のうちの第1の第2の光導波路から複数の第2の光導波路のうちの第2の光導波路まで結合されるように、第1の変形と第2の変形との間のビームの変形をもたらす。
基板に機械的に結合されたアンカーと、一端でアンカーに機械的に結合されたビームとを含む第1の集積光学微小電気機械システム(IO-MEMS)素子と、
ビーム及びアンカーに沿って配置され、アンカーの遠位のビームの端部の所定地点で終端となる第1の光導波路と、
ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
基板に機械的に結合された複数の第2の光導波路と、
を備え、
MEMSアクチュエータの作動が、間隙閉鎖時、第1の光導波路が、複数の第2の光導波路のうちの第1の第2の光導波路から複数の第2の光導波路のうちの第2の光導波路まで結合されるように、第1の変形と第2の変形との間のビームの変形をもたらす。
本発明の実施形態によると、デバイスが提供され、該デバイスは、
4つの集積光学微小電気機械システム(IO-MEMS)素子を備え、各IO-MEMS素子が、
基板に機械的に結合されているアンカーと、
一端でアンカーに機械的に結合されたビームと、
ビーム及びアンカーに配置され、アンカーの遠位のビームの端部の所定地点で終端となる第1の光導波路と、
ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
基板に機械的に結合された複数の第2の光導波路と、
IO-MEMSの固定部分上の導波路交差と、を備え、
各IO-MEMS内のMEMSアクチュエータの作動が、間隙閉鎖時、第1の光導波路が、複数の第2の光導波路のうちの第1の第2の光導波路から複数の第2の光導波路のうちの第2の光導波路まで結合されるように、第1の変形と第2の変形との間のビームの変形をもたらし、
第1の構成において、第1の所定電圧が各MEMSアクチュエータに印加されて、第1の対のIO-MEMS素子が複数の第2の光導波路のうちの第1の第2の光導波路の対向端に結合され、第2の対のIO-MEMS素子が複数の第2の光導波路のうちの第2の光導波路の対向端に結合されるように、ビームの第1の変形をもたらし、
第2の構成において、第2の所定電圧が各MEMSアクチュエータに印加されて、第1の対のIO-MEMS素子の一方のIO-MEMS素子が複数の第2の光導波路のうちの第3の第2の光導波路の一端に結合され、第2の対のIO-MEMS素子の一方のIO-MEMS素子が複数の第2の光導波路のうちの第3の第2の光導波路の他端に結合され、第1の対のIO-MEMS素子の他方のIO-MEMS素子が複数の第2の光導波路のうちの第4の第2の光導波路の一端に結合され、第2の対のIO-MEMS素子の他方のIO-MEMS素子が複数の第2の光導波路のうちの第4の第2の光導波路の他端に結合されるように、ビームの第2の変形をもたらし、
導波路交差が、複数の第2の光導波路のうちの第1の第2の光導波路と複数の第2の光導波路のうちの第2の第2の光導波路、又は複数の第2の光導波路のうちの第3の第2の光導波路と複数の第2の光導波路のうちの第4の第2の光導波路のいずれか内で実行される。
4つの集積光学微小電気機械システム(IO-MEMS)素子を備え、各IO-MEMS素子が、
基板に機械的に結合されているアンカーと、
一端でアンカーに機械的に結合されたビームと、
ビーム及びアンカーに配置され、アンカーの遠位のビームの端部の所定地点で終端となる第1の光導波路と、
ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
基板に機械的に結合された複数の第2の光導波路と、
IO-MEMSの固定部分上の導波路交差と、を備え、
各IO-MEMS内のMEMSアクチュエータの作動が、間隙閉鎖時、第1の光導波路が、複数の第2の光導波路のうちの第1の第2の光導波路から複数の第2の光導波路のうちの第2の光導波路まで結合されるように、第1の変形と第2の変形との間のビームの変形をもたらし、
第1の構成において、第1の所定電圧が各MEMSアクチュエータに印加されて、第1の対のIO-MEMS素子が複数の第2の光導波路のうちの第1の第2の光導波路の対向端に結合され、第2の対のIO-MEMS素子が複数の第2の光導波路のうちの第2の光導波路の対向端に結合されるように、ビームの第1の変形をもたらし、
第2の構成において、第2の所定電圧が各MEMSアクチュエータに印加されて、第1の対のIO-MEMS素子の一方のIO-MEMS素子が複数の第2の光導波路のうちの第3の第2の光導波路の一端に結合され、第2の対のIO-MEMS素子の一方のIO-MEMS素子が複数の第2の光導波路のうちの第3の第2の光導波路の他端に結合され、第1の対のIO-MEMS素子の他方のIO-MEMS素子が複数の第2の光導波路のうちの第4の第2の光導波路の一端に結合され、第2の対のIO-MEMS素子の他方のIO-MEMS素子が複数の第2の光導波路のうちの第4の第2の光導波路の他端に結合されるように、ビームの第2の変形をもたらし、
導波路交差が、複数の第2の光導波路のうちの第1の第2の光導波路と複数の第2の光導波路のうちの第2の第2の光導波路、又は複数の第2の光導波路のうちの第3の第2の光導波路と複数の第2の光導波路のうちの第4の第2の光導波路のいずれか内で実行される。
本発明の実施形態によると、デバイスが提供され、該デバイスは、
4つの集積光学微小電気機械システム(IO-MEMS)素子を備え、各IO-MEMS素子が、
基板に機械的に結合されているアンカーと、
一端でアンカーに機械的に結合されたビームと、
ビーム及びアンカーに配置され、アンカーの遠位のビームの端部の所定地点で終端となる第1の光導波路と、
ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
を備え、
各IO-MEMS素子内のMEMSアクチュエータの作動が、第1の変形と第2の変形との間のビームの変形をもたらし、
第1の構成において、第1の所定電圧が各MEMSアクチュエータに印加されて、第1の対のIO-MEMS素子上の第1の光導波路が相互に結合され、第2の対のIO-MEMS素子上の第1の光導波路が相互に結合されるように、ビームの第1の変形をもたらし、
第2の構成において、第2の所定電圧が各MEMSアクチュエータに印加されて、ビームの第2の変形をもたらし、
第1の対のIO-MEMS素子の一方のIO-MEMS素子の第1の光導波路が、第2の対のIO-MEMS素子の一方のIO-MEMS素子の光導波路に結合され、
第1の対のIO-MEMS素子の他方のIO-MEMS素子の第1の光導波路が、第2の対のIO-MEMS素子の他方のIO-MEMS素子の光導波路に結合される。
4つの集積光学微小電気機械システム(IO-MEMS)素子を備え、各IO-MEMS素子が、
基板に機械的に結合されているアンカーと、
一端でアンカーに機械的に結合されたビームと、
ビーム及びアンカーに配置され、アンカーの遠位のビームの端部の所定地点で終端となる第1の光導波路と、
ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
を備え、
各IO-MEMS素子内のMEMSアクチュエータの作動が、第1の変形と第2の変形との間のビームの変形をもたらし、
第1の構成において、第1の所定電圧が各MEMSアクチュエータに印加されて、第1の対のIO-MEMS素子上の第1の光導波路が相互に結合され、第2の対のIO-MEMS素子上の第1の光導波路が相互に結合されるように、ビームの第1の変形をもたらし、
第2の構成において、第2の所定電圧が各MEMSアクチュエータに印加されて、ビームの第2の変形をもたらし、
第1の対のIO-MEMS素子の一方のIO-MEMS素子の第1の光導波路が、第2の対のIO-MEMS素子の一方のIO-MEMS素子の光導波路に結合され、
第1の対のIO-MEMS素子の他方のIO-MEMS素子の第1の光導波路が、第2の対のIO-MEMS素子の他方のIO-MEMS素子の光導波路に結合される。
本発明の実施形態によると、ファイバインタフェースが提供され、該ファイバインタフェースは、
光導波路の第1の部分を軸に沿って含む懸架プラットフォームと、
懸架プラットフォームに結合されて、光導波路の第2の部分を支持する可撓ビームと、
懸架プラットフォームの軸に沿って軸を有する基板に形成された溝と、
を備え、
懸架プラットフォームが、溝に挿入されて溝に沿って懸架プラットフォームに向かって移動する光ファイバとの接触から生じる圧力に応答して、懸架プラットフォームの軸に沿って移動することができる。
光導波路の第1の部分を軸に沿って含む懸架プラットフォームと、
懸架プラットフォームに結合されて、光導波路の第2の部分を支持する可撓ビームと、
懸架プラットフォームの軸に沿って軸を有する基板に形成された溝と、
を備え、
懸架プラットフォームが、溝に挿入されて溝に沿って懸架プラットフォームに向かって移動する光ファイバとの接触から生じる圧力に応答して、懸架プラットフォームの軸に沿って移動することができる。
本発明の実施形態によると、方法が提供され、該方法は、
基板の底部から、シリコン・オン・インシュレータ(SOI)構造のシリコン層のシリコンデバイス層の底部までエッチングされた複数のバイアを設ける工程を含み、
複数のバイアにより、MEMS又はIO-MEMSの機械素子をSOI構造の筐体及び基板から解放させることができる。
基板の底部から、シリコン・オン・インシュレータ(SOI)構造のシリコン層のシリコンデバイス層の底部までエッチングされた複数のバイアを設ける工程を含み、
複数のバイアにより、MEMS又はIO-MEMSの機械素子をSOI構造の筐体及び基板から解放させることができる。
本発明の実施形態によると、方法が提供され、該方法は、
集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程を含み、デバイスが、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するために、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
基板を通じて、MEMS又はIO-MEMSの機械素子として機能するSOI構造のシリコンデバイス層の底部までエッチングされた複数のバイアと、を備え、
SOI構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、SOI構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。
集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程を含み、デバイスが、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するために、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
基板を通じて、MEMS又はIO-MEMSの機械素子として機能するSOI構造のシリコンデバイス層の底部までエッチングされた複数のバイアと、を備え、
SOI構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、SOI構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。
上述したような本発明の実施形態によると、光スタックと複数のバイアとを備える集積光学微小電気機械システム(IO-MEMS)デバイスを設ける方法が更に提供され、
光スタックを所定位置で選択的に除去して、光スタックとSOI構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、IO-MEMSの懸架部分への歪み及びSOIウェハの撓みのうち少なくとも一方を最小限にする追加の工程を更に含む。
光スタックを所定位置で選択的に除去して、光スタックとSOI構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、IO-MEMSの懸架部分への歪み及びSOIウェハの撓みのうち少なくとも一方を最小限にする追加の工程を更に含む。
本発明の実施形態によると、方法が提供され、該方法は、
集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程であって、デバイスが、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
基板を通じて、MEMS又はIO-MEMSの機械素子として機能するSOI構造のシリコンデバイス層の底部までエッチングされた複数のバイアと、を備える工程と、
複数のバイアを通じて蒸着され、光導波路スタックと同一の構造及び光スタックと等しい応力値のうち少なくとも1つを有する1つ又はそれ以上の材料を含む応力補償スタックを蒸着する工程と、
を備え、
応力補償スタックのうち少なくとも1つが、複数のバイアのうちのバイアの上方の第1の光導波路スタックのパターンと合致するようにパターニングされ、光導波路スタックが所定位置で選択的に除去されて、光導波路スタック及びSOI構造のシリコン層のうち少なくとも1つから生じる圧力を軽減し、SOI基板の撓みを最小限にし、
SOI構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、SOI構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。
集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程であって、デバイスが、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
基板を通じて、MEMS又はIO-MEMSの機械素子として機能するSOI構造のシリコンデバイス層の底部までエッチングされた複数のバイアと、を備える工程と、
複数のバイアを通じて蒸着され、光導波路スタックと同一の構造及び光スタックと等しい応力値のうち少なくとも1つを有する1つ又はそれ以上の材料を含む応力補償スタックを蒸着する工程と、
を備え、
応力補償スタックのうち少なくとも1つが、複数のバイアのうちのバイアの上方の第1の光導波路スタックのパターンと合致するようにパターニングされ、光導波路スタックが所定位置で選択的に除去されて、光導波路スタック及びSOI構造のシリコン層のうち少なくとも1つから生じる圧力を軽減し、SOI基板の撓みを最小限にし、
SOI構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、SOI構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。
本発明の実施形態によると、方法が提供され、該方法は、
圧電材料から形成されるコア層を有する光導波路構造を含む集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程と、
圧電作動可能コアの圧電作動によって、光導波路構造内の応力を動的に補償する工程と、を含む。
圧電材料から形成されるコア層を有する光導波路構造を含む集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程と、
圧電作動可能コアの圧電作動によって、光導波路構造内の応力を動的に補償する工程と、を含む。
本発明の実施形態によると、集積光学微小電気機械システム(IO-MEMS)デバイスが提供され、該集積光学微小電気機械システムは、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックを備え、
基板が、基板の厚さよりも小さい所定深さの1つ又はそれ以上の空洞を有し、空洞が、IO-MEMS素子及びIO-MEMSデバイスの微小電気機械システム(MEMS)素子のうち少なくとも1つを形成するSOI構造のシリコン層の領域の下に形成され、
光導波路スタックを所定位置で選択的に除去して、光導波路スタックとSOI構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、IO-MEMSの懸架部分への歪み及びSOIウェハの撓みのうち少なくとも一方を最小限にし、
SOI構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、SOI構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックを備え、
基板が、基板の厚さよりも小さい所定深さの1つ又はそれ以上の空洞を有し、空洞が、IO-MEMS素子及びIO-MEMSデバイスの微小電気機械システム(MEMS)素子のうち少なくとも1つを形成するSOI構造のシリコン層の領域の下に形成され、
光導波路スタックを所定位置で選択的に除去して、光導波路スタックとSOI構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、IO-MEMSの懸架部分への歪み及びSOIウェハの撓みのうち少なくとも一方を最小限にし、
SOI構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、SOI構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。
本発明の実施形態によると、集積光学微小電気機械システム(IO-MEMS)デバイスが提供され、該集積光学微小電気機械システムは、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
応力を有するSOI構造に形成される空洞内のSOI構造のシリコン層の底部に蒸着及びパターニングされて、SOI構造のシリコン層の上で、光導波路スタックの応力を軽減する応力補償スタックと、
を備え、
光導波路スタックを所定位置で選択的に除去して、光導波路スタックとSOI構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、IO-MEMSの懸架部分への歪み及びSOIウェハの撓みのうち少なくとも一方を最小限にし、
SOI構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、SOI構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
応力を有するSOI構造に形成される空洞内のSOI構造のシリコン層の底部に蒸着及びパターニングされて、SOI構造のシリコン層の上で、光導波路スタックの応力を軽減する応力補償スタックと、
を備え、
光導波路スタックを所定位置で選択的に除去して、光導波路スタックとSOI構造のシリコン層のうち少なくとも一方から生じる応力を軽減し、IO-MEMSの懸架部分への歪み及びSOIウェハの撓みのうち少なくとも一方を最小限にし、
SOI構造のシリコンデバイス層の厚さが、シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、SOI構造のシリコン層の上部から光導波路スタックのコア層の中間までの光導波路スタックの厚さとによって画定される。
本発明の実施形態によると、集積光学微小電気機械システム(IO-MEMS)デバイスが提供され、該集積光学微小電気機械システムは、
1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造の第1のシリコンデバイス層と、第2の所定厚さを有する第2のシリコン・オン・インシュレータ構造の第2のシリコンデバイス層との間に配置された、下側クラッド、コア層、及び上側クラッドを含む層構造を備え、
層構造が、層構造のコア層を中心とする対称応力を有し、
層構造の第1及び第2のSOI構造のシリコンデバイス層が、層構造にわたって形成された導電性バイアを通って接続されて、両シリコンデバイス層に結合される電気信号で作動される単独のMEMS素子を両シリコンデバイス層に形成させ、電気信号はまずバイアを介して他方のシリコンデバイス層に結合され、
第1のSOI構造及び第2のSOI構造の一方が基板に機械的に結合され、第1のSOI構造及び第2のSOI構造の一方のシリコンデバイス層の厚さが、下側SOI構造のデバイス層を通じたエッチングによって形成された溝に挿入される光ファイバの径と、層構造のコア層の中間までの層構造の厚さとによって画定される。
1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造の第1のシリコンデバイス層と、第2の所定厚さを有する第2のシリコン・オン・インシュレータ構造の第2のシリコンデバイス層との間に配置された、下側クラッド、コア層、及び上側クラッドを含む層構造を備え、
層構造が、層構造のコア層を中心とする対称応力を有し、
層構造の第1及び第2のSOI構造のシリコンデバイス層が、層構造にわたって形成された導電性バイアを通って接続されて、両シリコンデバイス層に結合される電気信号で作動される単独のMEMS素子を両シリコンデバイス層に形成させ、電気信号はまずバイアを介して他方のシリコンデバイス層に結合され、
第1のSOI構造及び第2のSOI構造の一方が基板に機械的に結合され、第1のSOI構造及び第2のSOI構造の一方のシリコンデバイス層の厚さが、下側SOI構造のデバイス層を通じたエッチングによって形成された溝に挿入される光ファイバの径と、層構造のコア層の中間までの層構造の厚さとによって画定される。
本発明の実施形態によると、方法が提供され、該方法は、
集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程であって、デバイスが、
下側クラッド、コア層、及び上側クラッドから成る1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
光スタックが、コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、IO-MEMSの懸架部分に応力補償スタックを追加する必要性を排除し、
光スタックを有する第1のSOI構造が、空洞を有し空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重SOI構造の上側デバイス層に下向きに接合され、
IO-MEMS素子が、空洞を有する二重SOI構造のデバイス層の下方の応力補償材料、空洞を有する二重SOI構造の上側デバイス層、第1のSOI構造のデバイス層上に配置された光スタック、第1のSOI構造のデバイス層、及び第1のSOI構造の埋込み酸化物から形成され、
空洞を有する二重SOI構造の第1のデバイス層の厚さが、空洞を覆うデバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、光スタックのコア層の中間までの層構造の厚さとによって画定され、
IO-MEMSが、二重SOI構造のデバイス層と同一の厚さを有する第1のSOI構造のデバイス層と応力に関して縦方向に対称である。
集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程であって、デバイスが、
下側クラッド、コア層、及び上側クラッドから成る1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
光スタックが、コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、IO-MEMSの懸架部分に応力補償スタックを追加する必要性を排除し、
光スタックを有する第1のSOI構造が、空洞を有し空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重SOI構造の上側デバイス層に下向きに接合され、
IO-MEMS素子が、空洞を有する二重SOI構造のデバイス層の下方の応力補償材料、空洞を有する二重SOI構造の上側デバイス層、第1のSOI構造のデバイス層上に配置された光スタック、第1のSOI構造のデバイス層、及び第1のSOI構造の埋込み酸化物から形成され、
空洞を有する二重SOI構造の第1のデバイス層の厚さが、空洞を覆うデバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、光スタックのコア層の中間までの層構造の厚さとによって画定され、
IO-MEMSが、二重SOI構造のデバイス層と同一の厚さを有する第1のSOI構造のデバイス層と応力に関して縦方向に対称である。
本発明の実施形態によると、方法が提供され、該方法は、
集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程であって、デバイスが、
下側クラッド、コア層、及び上側クラッドから成る1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
光スタックが、コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、IO-MEMSの懸架部分に応力補償スタックを追加する必要性を排除する、工程と、
上に配置された光スタック材料セットを通って第1のSOI構造のデバイス層間に形成され、開口部を有する第2のSOI構造のデバイス層を接続することによって、IO-MEMSの共通作動を可能にする導電性バイアを設ける工程と、
1つ又はそれ以上の光導波路のうちの光導波路と開口部によって整合された光ファイバを装着する工程と、
を備え、
光スタックを有する第1のSOI構造が、空洞を有し空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重SOI構造の上側デバイス層に下向きに接合され、
IO-MEMS素子が、空洞を有する二重SOI構造のデバイス層の下方の応力補償材料、空洞を有する二重SOI構造の上側デバイス層、第1のSOI構造のデバイス層上に配置された光スタック、第1のSOI構造のデバイス層、及び第1のSOI構造の埋込み酸化物から形成され、
空洞を有する二重SOI構造の第1のデバイス層の厚さが、空洞を覆うデバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、光スタックのコア層の中間までの層構造の厚さとによって画定され、
IO-MEMSが、二重SOI構造のデバイス層と同一の厚さを有する第1のSOI構造のデバイス層と応力に関して縦方向に対称である。
集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程であって、デバイスが、
下側クラッド、コア層、及び上側クラッドから成る1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
光スタックが、コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、IO-MEMSの懸架部分に応力補償スタックを追加する必要性を排除する、工程と、
上に配置された光スタック材料セットを通って第1のSOI構造のデバイス層間に形成され、開口部を有する第2のSOI構造のデバイス層を接続することによって、IO-MEMSの共通作動を可能にする導電性バイアを設ける工程と、
1つ又はそれ以上の光導波路のうちの光導波路と開口部によって整合された光ファイバを装着する工程と、
を備え、
光スタックを有する第1のSOI構造が、空洞を有し空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重SOI構造の上側デバイス層に下向きに接合され、
IO-MEMS素子が、空洞を有する二重SOI構造のデバイス層の下方の応力補償材料、空洞を有する二重SOI構造の上側デバイス層、第1のSOI構造のデバイス層上に配置された光スタック、第1のSOI構造のデバイス層、及び第1のSOI構造の埋込み酸化物から形成され、
空洞を有する二重SOI構造の第1のデバイス層の厚さが、空洞を覆うデバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、光スタックのコア層の中間までの層構造の厚さとによって画定され、
IO-MEMSが、二重SOI構造のデバイス層と同一の厚さを有する第1のSOI構造のデバイス層と応力に関して縦方向に対称である。
本発明のその他の側面及び特徴は、本発明の具体的な実施形態に関する以下の説明を添付図面と併せて検討することで当業者にとって自明になるであろう。
添付図面を参照して、例示のために本発明の実施形態を以下説明する。
本発明は、集積光学MEMS(IO-MEMS)コンセプトによる従来の集積光学微小電気機械システム(IO-MEMS)に関し、特に、IO-MEMS内の導波路の突合せ結合及び間隙閉鎖を確立して、光スイッチの設計、光学要素のパッケージング、光結合、及び応力補償要素の製造に関して現行技術を改良することに関する。
以下の説明は、代表的な実施形態のみを提示しており、本開示の範囲、適用性、又は構成を限定することを目的としていない。むしろ、実施形態の以下の説明は、当業者が本発明の単独又は複数の実施形態を実行することを可能にする。添付の請求項に記載される精神と範囲を逸脱せずに、要素の機能及び構成に様々な変更を加えることができると理解される。従って、実施形態は、本発明の例又は実施例であり、唯一の実施例ではない。「一実施形態」、「実施形態」、又は「いくつかの実施形態」が出現しても必ずしも同一の実施形態を指すわけではない。本発明の各種特徴は、単独の実施形態の文脈で記載されている場合があるが、それらの特徴はまた個別に又は任意の適切な組み合わせで提供することができる。逆に、本発明は明瞭化のため、本明細書では別々の実施形態の文脈で記載されている場合があるが、本発明はまた単独の実施形態又は実施形態の任意の組み合わせで実行することができる。
明細書での「一実施形態」、「実施形態」、「いくつかの実施形態」又は「その他の実施形態」の言及は、実施形態に関連して記載される特定の特徴、構造又は特性が少なくとも1つの実施形態に含まれるが、必ずしも本発明のすべての実施形態に含まれるわけではないことを意味する。本明細書で採用される表現及び用語は、限定ではなく説明目的であると解釈すべきである。請求項又は明細書が「a」又は「an」要素を指す場合、このような言及は1つのみの要素であると解釈されないものと理解すべきである。明細書の記載中、構成要素、特徴、構造又は特性が「may」、「might」、「can」又は「could」を用いて含まれる場合、その特定の構成要素、特徴、構造又は特性は必ずしも含まれなくてもよいと理解すべきである。
「左」、「右」、「上」、「下」、「前」及び「後」などの文言の言及は、本発明の実施形態を示す図面内の特定の特徴、構造又は要素の配向に関する使用を目的とする。装置は単独又は複数のユーザによって複数の配向で使用することができるため、装置の実際の使用に関する上記の方向を示す用語が何の具体的な意味も持たないことは明らかであろう。
「含む」、「備える」、「から成る」という用語及びそれらの文法上の変形に対する言及は、1つ以上の構成要素、特徴、ステップ、整数又はそれらの群の追加を排除するものではなく、それらの文言は、構成要素、特徴、ステップ又は整数を明示するものと解釈されるべきではない。同様に、本明細書で使用されるとき、「実質上~から成る」という句及びその文法上の変形は、追加の構成要素、ステップ、特徴、整数又はそれらの群を排除するものと解釈されるべきではなく、追加の特徴、整数、ステップ、構成要素又はそれらの群は、請求される組成、装置又は方法の基本的及び新規の特性を実質上変更しない。明細書又は請求項が「追加の」素子に言及する場合、2つ以上の追加の素子を排除するものではない。
対の光ファイバにわたる二重通信は、多数の光通信ネットワークに共通する特徴である。例えば、これらは、光ネットワークの2つの素子、例えば、遠隔ノードと中央局間の「上」/「下」リンクと称されるものであってもよく、リングベースのネットワーク上のノード間の「東」/「西」リンクと称されるものであってもよい。概して、これらの2つの光ファイバは、物理的に異なって、例えば、異なる光ファイバケーブル、異なる地理的ルートなどで配線されて、予備ファイバである第3のファイバが、2つのファイバのいずれかが故障した場合にバックアップを提供することができる。対のファイバを同じ場所に配置する場合、両方が同時に故障し、従って、両方をバックアップしなければならない可能性が高まる。故に、異なる物理的ルーティングが一般的であり、第3のファイバは、他の対の光ファイバのいずれかに対して異なる物理的経路をとる。
図1を参照すると、従来技術のIO-MEMS1×2スイッチ素子を使用して実装された1×2スイッチ素子を用いる二重ファイバ光学リンク保護のための2×3光スイッチの実施態様に関する第1~第6の画像100A~100Gが示されている。従って、第1~第3の画像100A~100Cは、「通常」構成並びに第1及び第2の「フェイルオーバ」構成における3つの2×3スイッチ構成のブロック回路図である。第4~第6の画像100D~100Fは、3つの1×2光スイッチ112、114、及び116で構成された2×3光スイッチを示す。第4~第6の画像100D~100Fの第1~第3のスイッチ110A~110Cの「通常」構成並びに第1及び第2の「フェイルオーバ」構成に示される2×3光スイッチ内のこれら3つの1×2スイッチ112、114、及び116の各スイッチの構成において、実線は、「行われている」又は有効である接続を表し、破線は、「行われていない」又は無効である接続を表す。
よって、発明者らは、AをDに又はBをCに接続する必要がないという事実に基づき、スイッチを再設計して1×2及び2×2を採用できることを立証した。従って、図2を参照すると、従来技術の1×2及び2×2IO-MEMSスイッチ素子を用いて実装された1×2スイッチ素子を使用する二重ファイバ光学リンク保護用の2×3光スイッチの実施態様に関して、第1~第6の画像200A~200Fが示されている。よって、第1~第3の画像200A~200Cは、図1を参照して上述したような3つの2×3スイッチ構成のブロック回路図である。第4~第6の画像200D~200Fは、1×2光スイッチ214及び2×2光スイッチ212で構成された2×3光スイッチを示す。第4~第6の画像200D~200Fの第1~第3のスイッチ210A~210Cに示される2×3光スイッチ内のこれらのスイッチの構成では、実線は、「行われている」又は無効である接続を表し、破線は、「行われていない」又は無効である接続を表す。
次に図3を参照すると、第1~第3の画像300A~300Cは、第3の光ファイバによって保護される二重ファイバ光通信リンク用の通常及び「フェイルオーバ」保護モードを示し、保護「フェイルオーバ」光ファイバのファイバ3と共に第1及び第2のファイバファイバ1及びファイバ2を備える光学リンクの両端部に、対の同一な2×3光スイッチを活用する。第1の画像300Aには、状態110Aの第1の光スイッチと、状態120Aの第2の光スイッチとを示すリンクの通常動作が示され、トラフィックがファイバ1によってポートAからポートA’(又はその逆も可)に搬送され、第2のトラフィックがファイバ2によってポートBからポートB’(又はその逆も可)に搬送される。第1の状態110A及び120Aは、対の2×3光スイッチに関する共通スイッチ状態である。次いで、ファイバ2上のトラフィックが中断されたとき、2つの光スイッチが再構成されて、ファイバ2上の第2のトラフィックをファイバ3へ再ルーティングする。これは、第1の光スイッチが現在状態110Bにあり、第2の光スイッチが状態120Bにある第2の画像300Bに示されており、これらの状態110B及び120Bは、対の2×3光スイッチの別の共通状態である。従って、仮にトラフィックがファイバ2上で中断される場合には、トラフィックがファイバ3に切り換えられる。従って、第1のスイッチ上では、ポートA及びB間へ/からのトラフィックがそれぞれポートC及びEから/へルーティングされる一方、第2のスイッチ上では、ポートC’及びE’へ/からのトラフィックがそれぞれポートA’及びB’から/へルーティングされる。あるいは、別のフェイルオーバでは、ファイバ1上のトラフィックが中断され、2つの光スイッチが共に再構成されて、トラフィックをファイバ1からファイバ3上へ切り替える。
これは、第1の光スイッチが現在状態110Cにあり、第2の光スイッチが状態120Cにある第2の画像300Cに示されており、これらの状態110C及び120Cは、対の2×3光スイッチの別の共通状態である。従って、トラフィックがファイバ1上で中断されると、トラフィックは第1のスイッチに実装されるファイバ3にルーティングされ、それにより、ポートA及びBへ/からのトラフィックはそれぞれ、ポートE及びDから/へルーティングされ、第2のスイッチでは、ポートE’及びD’へ/からのトラフィックはそれぞれ、ポートA’及びB’から/へルーティングされる。これらの構成を、それぞれ下記の表1~3に示す。
図2の「通常」動作モード及び2つの「フェイルオーバ条件」に関する第4~第6の画像200D~200F内の2×2光スイッチ212に戻ると、「バー状態」及び「クロス状態」構成と一般的に称される状態の両方で構成されるが、任意の構成で採用される両「クロス」経路にとっての要件がないことは明らかである。従って、発明者らは、第1のIO-MEMSが1×2スイッチ素子としてのみ使用され、第2のIO-MEMS212が「単純な」クロスバースイッチ素子の機能のためにだけ使用されるIO-MEMSベースの設計は、完全2×2を必要とせず、2×2ではなくクロスバー形状の第2のIO-MEMS212を用いて実装することができることを立証した。図4を参照すると、本発明の一実施形態による、IO-MEMSベースの「馬蹄」構成光スイッチを用いて実装された二重ファイバ光学リンク保護用の2×3光スイッチの実施態様が示されている。IO-MEMS素子内の各光路は馬蹄のように折り返すため、発明者らはIO-MEMS設計を「馬蹄」と称し、馬蹄は、1×2又はクロスバー機能のいずれかを実行することができる。
従って、図4は、第3の光ファイバを介した、二重ファイバ光学リンク保護用の2×3光スイッチ「馬蹄」IO-MEMS(2×3HS-IO-MEMS)回路400の内部実装を示し、2×3光スイッチ回路400は以下2つのIO-MEMS素子から成り、第1のIO-MEMS素子420Aは、図2の第4~第6の画像200D~200Fの1×2スイッチ214と等しい1×2スイッチ機能を提供し、第2のIO-MEMS素子430Bは、クロスバースイッチの必須機能を提供することによって、回路400を図2の第4~第6の画像200D~200F内の2×2スイッチ212に置き換えることができる。従って、これらは、「通常」状態110A並びに2つの保護状態110B及び110Cに関して図4の第1~第3の画像400A~400Cに示されている。第1の画像400Aでは、第1及び第2のIO-MEMS素子は、非作動状態の第1及び第2のIO-MEMS素子を表す第1のIO-MEMS420A及び第2のIO-MEMS430Aとして示されている。第2の画像400Bでは、第1のIO-MEMS素子は、まだ非作動状態にあり、第1のIO-MEMS420Aとして示される一方、第2のIO-MEMS素子は作動状態にあり、第3のIO-MEMS430Bとして示される。第3の画像400Cでは、第1のIO-MEMS素子は、作動状態にあり、第4のIO-MEMS420Bとして示される一方、第2のIO-MEMS素子は非作動状態430Aにある。従って、第1~第3の画像400A~400Cで明らかなように、クロスバー光スイッチ430A及び420Bの制限された能動光路構成から生じる2×3スイッチ光スイッチ回路400内の導波路交差が発生しない。
従って、3つのスイッチ構成における2×3HS-IO-MEMSの第1~第3の画像400A~400C内で、第1の画像400Aは、通常構成の2×3HS-IO-MEMSを示しており、ポートA及びBがそれぞれポートC及びDにそれぞれ結合され、ファイバ1/ファイバ2は有効である。従って、2×3HS-IO-MEMSは、ポートA、B、C、D、及びEからの複数の3次元(3D)光導波路を有する基板を備え、これらのポートは、3D光導波路を利用しつつ、適切な導波路ルーティングを介して相互接続される第1及び第2のIO-MEMS素子に結合される。本実施形態では、導波路は、導波路屈曲ではなく90度回転ミラーを活用するが、かかる3D導波路は、導波路屈曲を利用することもできる。更に、このような導波路は、図7で更に後述されるように、IO-MEMSの固定部分と懸架部分との間のインタフェースにおいて任意の角度でルーティング及び/又は実装され得る。第2の画像400Bでは、第1のIO-MEMS素子は、同じ構成で維持されるが、第2のIO-MEMS素子は、右の一方の「停止部」まで移動しているため、第2のIO-MEMS素子が基板上の異なるサブセットの複数の3D光導波路に結合される結果、2×3HS-IO-MEMSは、ポートAからポートCへ及びポートBからポートEへの適切なルーティングを提供する。
第3の画像400Cでは、第1のIO-MEMS素子は、左の一方の「停止部」まで移動しているが、第2のIO-MEMS素子420Aは、第1の画像400Aのように元の構成にある。従って、第1のIO-MEMS素子は、基板上の異なるサブセットの複数の3D光導波路に結合されているため、2×3HS-IO-MEMSは、ポートAからポートEへ及びポートBからポートDへの適切なルーティングを提供する。従って、2×3HS-IO-MEMSは、第1及び第2のIO-MEMS素子の横方向運動のみに基づき構成されている。
次に、図5A~5Cを参照すると、第3の光ファイバによって保護される二重ファイバ光通信リンクの通常モード及び2つの「フェイルオーバ」保護モードが示されており、各動作モードにおいて共通状態を共有するリンクの両端部で同一の2×3HS-IO-MEMS400を活用する。リンクの通常動作(左スイッチは状態410A及び右スイッチは状態510A)について図5Aを参照すると、各2×3HS-IO-MEMSは、図4の第1の画像400Aに示されるように構成されている、即ち、各IO-MEMS素子は作動していない。従って、ポート1及び2からの光信号は、ファイバ1及びファイバ2を介して、ポート3及び4へ/からルーティングされる。
図5Bには、各2×3HS-IO-MEMSが、図4の第2の画像400Bに示されるように構成されている、即ち、第1のIO-MEMS素子は作動しているが、第2のIO-MEMS素子は作動していない第1のフェイルオーバモードが示されている。従って、ポート1及び2からの光信号は、ファイバ1及びファイバ3を介して、ポート3及び4へ/からルーティングされる。図5Cには、各2×3HS-IO-MEMSが、図4の第2の画像400Cに示されるように構成されている、即ち、第1のIO-MEMS素子は作動していないが、第2のIO-MEMS素子は作動している第2のフェイルオーバモードが示されている。従って、ポート1及び2からの光信号は、ファイバ2及びファイバ3を介して、ポート3及び4へ/からルーティングされる。
図6A及び6Bを参照すると、回転ミラーではなく導波路屈曲を利用する、本発明の一実施形態による2×3HS-IO-MEMS光スイッチの第1及び第2の別の構成600及び650が示されている。導波路屈曲の正確な設計は、導波路屈折率コントラストの幾何学的制約などの要因に応じて変更することができる。3D光導波路の導波路屈折率コントラストは、SiO2-Si3N4-SiO2などの低コントラスト(低閉込め率)から、形導波路コアの使用又はSiO2クラッドを有するSiコア(従来のシリコンフォトニクスプラットフォームの典型)などの高屈折率コントラスト材料の選択から生じる高コントラスト(高閉込め率)まで変動し得る。屈折率コントラスト及び閉込め率が高くなるほどタイトになる低半径屈曲を、3D光導波路内で使用することができる。第1の画像600では、IO-MEMS素子は、図4及び5に示すような素子と同じように構成されている。しかしながら、第2の画像650では、第1及び第2のIO-MEMS素子610及び620は、基板610に対して同じ向きで垂直に配向され、図4に示されるような回転ミラーではなく導波路屈曲を同様に利用している。最後に、このような導波路は、図7で更に後述されるように、IO-MEMSの固定部分と懸架部分との間のインタフェースにおいて任意の角度でルーティング及び/又は実装することができる。
図6Bを参照すると、HS-IO-MEMSの2つの事例の導波路ルーティング配置が示されており、大型M×Nアレイにおいてこの配置を反復させ、より大規模なマトリクス光スイッチ内でのHS-IO-MEMSの使用を可能にするように光スイッチをルーティングし得ることで、HS-IO-MEMSインスタンス間に導波路交差を置くことによって経路に依存しない損失トポロジーに更に従うことができる。
次に、図7を参照すると、本発明の一実施形態による、HS-IO-MEMS光スイッチを活用する1×4光スイッチに関する例示的なダイレイアウトが示されている。従って、HS-IO-MEMSは以下を備える。
・基板710
・入力導波路720
・出力導波路730
・シャトル740。シャトル上の導波路レイアウトは、シャトルが横方向及び/又は縦方向に移動するときに入力導波路を出力導波路740の各出力に接続する。シャトル740上の導波路は明瞭化のため省略されており、入力導波路720と出力導波路730の角度を合致させるように任意の角度でルーティング及び/又は実装させて、シャトル740上の導波路屈曲を低減させることができる。
・間隙クローザ780からの静電作用下で、再構成中は導波路から離れ、再構成の完了後は導波路に向けてシャトル740を移動させる間隙クローザMEMSばね750
・静電作用下でシャトルを横方向に移動させる第1及び第2の横方向MEMSアクチュエータ760A及び760B
・静電作用下で、異なる構成の場合の横方向運動の限界を定義する第1及び第2の停止アクチュエータ770A及び770B
・基板710
・入力導波路720
・出力導波路730
・シャトル740。シャトル上の導波路レイアウトは、シャトルが横方向及び/又は縦方向に移動するときに入力導波路を出力導波路740の各出力に接続する。シャトル740上の導波路は明瞭化のため省略されており、入力導波路720と出力導波路730の角度を合致させるように任意の角度でルーティング及び/又は実装させて、シャトル740上の導波路屈曲を低減させることができる。
・間隙クローザ780からの静電作用下で、再構成中は導波路から離れ、再構成の完了後は導波路に向けてシャトル740を移動させる間隙クローザMEMSばね750
・静電作用下でシャトルを横方向に移動させる第1及び第2の横方向MEMSアクチュエータ760A及び760B
・静電作用下で、異なる構成の場合の横方向運動の限界を定義する第1及び第2の停止アクチュエータ770A及び770B
図示されるように、1×4HS-IO-MEMSは、接地(GND)に加えて、以下の適切な電圧を印加して目標静電作用を提供するための一連のパッドを有する。
・VDD 方向性変位電圧
・GC 間隙クローザ電圧
・STO3 3μmストッパ作動
・STO6 6μmストッパ作動
・VDD 方向性変位電圧
・GC 間隙クローザ電圧
・STO3 3μmストッパ作動
・STO6 6μmストッパ作動
従って、STO3が印加される場合、第1及び第2の停止アクチュエータ770A及び770Bは、VDD=0Vのとき、シャトル740の最初の変位位置から3μmの横方向運動を許容する。STO6が印加される場合、第1及び第2の停止アクチュエータ770A及び770Bは、VDD=0Vのとき、シャトル740の最初の変位位置から6μmの横方向運動を許容する。STO3もSTO6も印加されない場合、第1及び第2の停止アクチュエータ770A及び770Bは、VDD=0Vのとき、シャトル740の最初の変位位置から9μmの横方向運動を許容する。シャトル740の運動は、最初の位置から左への一方向である。
しかしながら、図7Bでは、シャトル740の二方向運動が提供される変形1×4HS-IO-MEMSが示されており、第2の横方向MEMSアクチュエータ760Bが第1の横方向MEMSアクチュエータ760Aに対して「反転」されるため、第1の横方向MEMSアクチュエータ760Aに関連付けられるものではなく、第2の横方向MEMSアクチュエータ760Bに関連付けられるものにVDD信号が印加される結果、他方の方向への運動が生じる。また、第2のMEMSアクチュエータ760Bの反転は、第3及び第4の停止アクチュエータ770C及び770Dにも関連付けられて、同一の運動制限で他方の方向へのシャトルの運動を停止する(しかしながら、適宜、左右の運動に対して異なる運動制限が確立されてもよい)。
図8を参照すると、図7Bの図7A及び第1~第4の停止アクチュエータ770A~770D内の第1及び第2の停止アクチュエータ770及び770Bなどの、MEMSベースのデバイス用のプログラム可能なスイッチ状態ストッパに関する例示的な設計が示されている。第1の画像800Aは、先端部850及びビーム830を有する停止アクチュエータを示す。第2~第4の画像800B~800Dはそれぞれ、図7A及び7Bで説明され示される構成を用いて、3μm及び6μmの運動で作動し、9μmで作動しないときの停止アクチュエータを示す。各画像では、ビーム830の長さに沿って延びる第1及び第2の側電極810及び820と、成形先端部を有するビーム830と、図7A及び7Bに示されるように接地された停止接点840が第1の画像800Aに示されている。第1の側電極810はSTO3に結合され、それにより、作動電圧がSTO3パッドに印加されると、ビーム830が第1の側電極810に静電的に引き寄せられる。第2の側電極820はSTO6に結合され、それにより、作動電圧がSTO3パッドに印加されると、ビーム830が第2の側電極820に静電的に引き寄せられる。電圧が第1の側電極810にも第2の側電極820にも印加されないと、ビームは中間に位置し、どちらにも引き寄せられない。
従って、ビームが中間にあるか、又は上方/下方に引き寄せられるかのいずれかに応じて、シャトル740が横方向に移動するにつれ、ビーム830の異なる部分が、先端部で停止接点840に接触する。2つの電極での別個の静電作動が図7A~8に示されているが、本発明の他の実施形態では、複数のアクチュエータ電圧と併せて停止アクチュエータ先端部及び/又は停止接点での工程数を増やすことによって停止の数を増加させることができる、あるいは、複数のアクチュエータを採用して、各アクチュエータが上側電極の作動で第1の停止部を、下側電極で第2の停止部を、及びどちらの電極も作動させずに無制限の運動を提供することができることは明らかである。あるいは、単独の共通ビームに沿って、個々に作動される複数の停止アクチュエータを設けることができる。任意で、図7A~8に示すようなディスクリートの「オン/オフ」アクチュエータではなく、調整可能アクチュエータ、例えば、静電線形櫛歯状ドライブを採用することができ、各停止のための櫛歯状ドライブへの電圧の許容誤差は、アクチュエータ素子間の重複を介して提供される。例えば、図8の第2の画像800Bを検討すると、いったん所定電圧を超えると、ビーム830は停止接点840に係合し、ビーム830を更に引っ張りながら電圧を増加させても、停止アクチュエータの動作が調節されない。
図4~8を参照して説明及び図示される本発明の実施形態では、光導波路は重複せず、各光導波路が、シャトルの一方の側の複数のポートのうちの第1のポートを、シャトルの同じ側の複数のポートの第2のポートに結合する。しかしながら、本発明の他の実施形態では、必須の光学機能を提供するため、光導波路は重複されてもよい(即ち、相互に交差してもよい)、又は光導波路が起点とする側(若しくは終点とする側)から遠位のシャトルの他方の側にルーティングされてもよい。従って、様々なプログラム可能な光相互接続を実行することができる。更に、図4~8を参照して説明及び図示される本発明の実施形態は対のシャトルを活用しているが、単純な光1×Nスイッチなどの他の設計は単独のシャトルを活用してもよく、複数のシャトル間の異なる相互接続(マッピング)で3、4、又はそれ以上のシャトルが活用されてもよいことが明らかであろう。
図7A~8は、移動中のシャトル740の横方向運動に対する停止を説明し図示している。次に、図9A~9Cを参照すると、本発明の一実施形態による、MEMSベースの光スイッチ内の間隙クローザの閉鎖下の間隙を画定するためのストッパに関する例示的な設計が示されている。図9Aは、シャトルが、間隙クローザ780の作用下で、静電引力が存在するときに間隙クローザ780に向かって移動する、又間隙クローザMEMSばね750の作用下で引っ張り戻される、図7A及び7Bに示される構成を示す。従って、導波路が両側でストッパ1 910及びストッパ2 920上に形成される一方、シャトル940Aは、間隙クローザ930Aから生じる静電引力下でストッパに向けて移動する。ストッパ1 910及びストッパ2 920が間隙クローザ930Aの作用下でのシャトル940Aの限界を画定し、それにより、間隙クローザ930Aは、シャトル940Aに接触され得ないようにできないように「凹んでいる」。
あるいは、図9Bでは、別の設計が採用されており、第1及び第2の対のストッパ910A/910B及び920A/920Bが示され、シャトル940B上の停止部950に係合し、間隙クローザ930Bも凹んでいる。第1及び第2の対のストッパ910A/910B及び920A/920B並びに停止部950は図9Bでは矩形で示されているが、本発明の他の実施形態では、これらの設計は他の形状を含むように変更されてもよいことは明らかであろう。任意で、本発明の他の実施形態では、停止部及びストッパは、シャトル940Bが「自動整合」の形状で停止部に整合されるように先細形状にすることができ、それにより、間隙クローザが間隙を閉鎖すると、シャトル940Bは停止部950を介してストッパに係合し、「整合」する。任意で、本発明の他の実施形態では、ストッパは、例えば、平行平板プレートアクチュエータ、櫛歯状アクチュエータなどのアクチュエータを用いて、固定ではなく可動式であってもよい。任意で、複数のストッパが共に、又は個別に移動されてもよい。ストッパは、典型的には、シャトル940B上の光導波路に突合せ結合する光導波路をストッパ上に有するため、本発明の他の実施形態では、ストッパは可動であり、シャトルは固定されていてもよい、又はストッパとシャトルの両方が可動であってもよい。
図9Cでは、別の設計が示されており、第1及び第2の対のストッパ910C/910D及び920C/920Dが第1及び第2の停止部970及び980を伴い、ここでは、停止部は間隙クローザ930Cから様々な偏差位置にある。従って、停止部は、停止部に対して横方向に移動するときにシャトル940Cの様々な停止位置を画定する。図9Cでは、停止部はストッパに平行に示されているが、本発明の他の実施形態では、1つ又はそれ以上のストッパを、第1及び第2の横方向MEMSアクチュエータ760A及び760Bの作用下のシャトル940Cの横方向運動に対して、又は間隙クローザ930Bの作用下のシャトル940Cの運動に対して、任意の角度で配向させることができる。任意で、本発明の他の実施形態では、停止部及びストッパは、シャトル940Cが「自動整合」の形状で停止部に整合されるように先細形状にすることができ、それにより、間隙クローザが間隙を閉鎖すると、シャトル940Cは停止部970を介してストッパに係合し、「整合」する。任意で、本発明の他の実施形態では、ストッパは、例えば、平行平板プレートアクチュエータ、櫛歯状アクチュエータなどのアクチュエータを用いて、固定ではなく可動式であってもよい。任意で、複数のストッパが共に、又は個別に移動されてもよい。ストッパは、典型的には、シャトル940B上の光導波路に突合せ結合する光導波路をストッパ上に有するため、本発明の他の実施形態では、ストッパは可動であり、シャトルは固定されていてもよい、又はストッパとシャトルの両方が可動であってもよい。
図4A~9Cを参照して説明及び図示される本発明の実施形態では、IO-MEMSの固定部分上の3D光導波路が、IO-MEMSの移動部分上の3D光導波路に「突合せ結合する」。突合せ結合は、2つの光導波路が互いに「接して」いるが、その用語はまた、小さな間隙を介する2つの光導波路間の光結合を指すためにも使用される。本発明の実施形態では、ストッパは、間隙クローザがIO-MEMSの移動部分をIO-MEMSの固定部分へ導く際、3D光導波路間の所定間隙を画定する、又は間隙を無くすことができる。任意で、3D光導波路は、光テーパ又は多モード干渉計(MMI)を利用して、インタフェースにおける光モードを拡張することによって、結合許容誤差を改善する、及び/又は結合損失を低減することができる。任意で、導波路は、例えばレーザベースのプロセスなどのプロセスを通じて、3D光導波路の端面に融合される、又は該端面から形成されるマイクロレンズを活用することができる。
図10を参照すると、IO-MEMS回路の静的部分とIO-MEMS回路の一部を形成する可動MEMS素子との間の例示的な光学インタフェースが示されている。図示されるように、可動MEMS素子1040は、3D光導波路1070を上に配置し、この光導波路は、IO-MEMS回路の第1及び第2の静的素子1010及び1020上の第1及び第2の光導波路1060A及び1060Bに結合される。第1の光学インタフェース1000Aは、第1及び第2の部分1050A及び1050Bを備えるMMIカップラを介して、第1の静的素子1010上の第1の光導波路1060Aを3D光導波路1070に結合し、これらの光導波路がMEMSアクチュエータの作用下で互いに突き合わされて第1及び第2の静的素子1010及び1020と可動MEMS素子1040間の間隙を閉鎖すると、MMIが形成され、それにより、光信号が3D光導波路1070と光導波路1060Aとの間で結合される。第2の光学インタフェース1000Bとは対照的に、第2の光導波路1060Bは、第1及び第2の光導波路テーパ1050C及び1050Dをそれぞれ介して3D光導波路1070に結合される。
図4A~10を参照して説明及び図示される本発明の実施形態では、光学的接続性の再構成をサポートするIO-MEMSデバイスは、固定部分と可動部分を活用するものとして説明されており、可動部分はその上に3D光導波路を有し、それにより、固定位置に対して可動部分が移動すると、接続性が変化する。しかしながら、本発明の他の実施形態では、IO-MEMSの移動部分は、第1の位置から第2の位置へ移動する可撓導波路であって、IO-MEMSの別の固定部分上の異なる3D光導波路に結合する。2×2IO-MEMSスイッチに関する本発明の例示的な実施形態を、図11A及び11Bを参照して説明および図示する。
従って、図11Aを参照すると、バー状態において、発明者らが薄ビーム無支持導波路(THAW)IO-MEMSアクチュエータと称するものを活用する、本発明の一実施形態による2×2IO-MEMSスイッチが示されている。4つのアンカー、IN1 1105A、OUT1 1105B、IN2 1105C、及びOUT2 1105Dが示されている。これらはそれぞれ、MEMSアクチュエータ1110に結合され、3D光導波路1190を支持するMEMSビーム1115と共に延在する。4つのアンカーの中心には、対のバー導波路1170及び対のクロス導波路1180を備えるIO-MEMSの固定部分1140が配置される。IO-MEMSの固定部分1140の角には、バー電極1155及びクロス電極1165と共に第1及び第2の停止部1120及び1130が配置される。バー電極1155は電極パッドVDDバー1150に接続され、クロス電極1165は電極パッドVDDクロス1160に接続される。図11Aに示すように、駆動電圧が電極パッドVDDバー1150に印加され、それにより、MEMSビーム1115が静電的にバー電極1155に引き寄せられて第1の停止部1120に接触する結果、3D光導波路1190がバー導波路1170に結合される。図11Bでは、駆動電圧が電極パッドVDDクロス1160に印加されるため、MEMSビーム1115が静電的にクロス電極1165に引き寄せられて第2の停止部1130に接触し、それにより、3D光導波路1190がクロス導波路1180に結合される。
あるいは、図11Cは、「遮断された」電源異常状態(又はデフォルトMEMS状態)及び駆動された「クロス」及び「バー」状態における、本発明の一実施形態による2×2IO-MEMS光スイッチのアクチュエータの構成を示す。この構成では、3D光導波路を有するTHAW IO-MEMSアクチュエータの最初の又は非作動位置である。従って、第1~第3の画像1100C~1100Eは、光導波路を有するMEMSビーム11100、第1の電極11200、及び第2の電極11300を示す。第1の画像1100Cでは、第1の電極11200にも第2の電極11200にも電圧が印加されていないため、MEMSビーム11100は変形していない。第2の画像1100Dでは、駆動電圧が第2の電極11300に印加され、それにより、MEMSビーム11100が、第2の電極11300への静電引力によって変形している。第3の画像1100Eでは、駆動電圧が第1の電極11200に印加され、それにより、MEMSビーム11100が、第1の電極11200への静電引力によって変形している。従って、この作動スキームが2×2IO-MEMSを用いて採用される場合、第1の画像1100Cは、MEMSビーム11100上の光導波路とIO-MEMSのいかなる導波路との間の光結合も表さない。対照的に、第2及び第3の画像1100D及び1100Eは、図11A及び11Bに示されるようなバー導波路1170及びクロス導波路1180などのIO-MEMSの導波路へのMEMSビーム11100上の光導波路を示す。
本発明の他の実施形態では、最初のTHAW IO-MEMSアクチュエータ位置、ひいては、電源異常状態が、THAW IO-MEMSアクチュエータにとって所定のスイッチ状態又は結合状況にあることは明らかであろう。次に、図11A及び11Bを検討すると、電圧が印加されない、例えば、VDDCross=0Vにおいて、THAW IO-MEMSアクチュエータがクロス導波路1180に整合される場合、スイッチのクロス状態を確立することができる。従って、スイッチは、バー状態を実行するための始動のみを必要とする。あるいは、THAW IO-MEMSアクチュエータは、クロス状態のための始動のみを必要とするように、バー導波路1170と整合するように最初から製造されてもよい。本発明の他の実施形態では、例えば、IN1 1105A及びIN2 1105Cに関連付けられるTHAW IO-MEMSアクチュエータがバー及びクロス導波路1170及び1180に対してある位置に整合される一方、OUT1 1105B及びOUT2 1105DのTHAW IO-MEMSアクチュエータが異なる位置に整合される、THAW IO-MEMSアクチュエータの別の構成が採用されてもよいことは明らかであろう。
機械的停止部を伴い又は伴わずにTHAW IO-MEMSアクチュエータを用いる様々な光学デバイスが実装され得ることも明らかであろう。光学デバイスはまた、異なる数及び組み合わせのTHAW IO-MEMSアクチュエータを用いてもよい。更に、同じ光学デバイス内のTHAW IO-MEMSアクチュエータは、減衰器、オン-オフスイッチ、及び例えば2、3、4、又はそれ以上のルートを有するルートセレクタなどに結合される光導波路と組み合わせて様々な「機能」を提供することができる。複雑度の低いTHAW IO-MEMSアクチュエータの静電作動について説明および図示してきたが、THAW IO-MEMSアクチュエータ用に、例えば、熱作動、回転静電櫛歯状ドライブ、及び円形静電櫛歯状ドライブなどの他の作動手段が採用されてもよいことは明らかであろう。
次に、図12Aを参照すると、固定された中間3D光導波路のない、本発明の一実施形態による直接的な変形可能アーム位置決めでのTHAW IO-MEMSアクチュエータを利用する2×2MEMS光スイッチの非動力推進式及び非変形構成が示されている。従って、4つのアンカー、IN1 1205A、OUT1 1205B、IN2 1205C、及びOUT2 1205Dが図示される。これらのアンカーはそれぞれ、MEMSアクチュエータ1220に結合されて3D光導波路1210を支持するMEMSビーム1230と共に延在する。IN1 1205A及びIN2 1205Cに結合される各ビーム1230の端部には第1の停止部1260が配置され、OUT1 1205B及びOUT2 1205Dに結合される各ビーム1230の端部には第2の停止部1270が配置される。各MEMSビーム1230の両側には、バー電極パッド1240及びクロス電極パッド1250にそれぞれ結合されるバー電極1220A及びクロス電極1220Bが配置される。従って、図12Bに示すように、適切な駆動電圧VDDBarがバー電極パッド1240に印加されて、MEMSビーム1230が各事例においてバー電極1220Aに静電的に引き寄せられる。MEMSビーム1230が屈曲するにつれ、先端部は第1の停止部1260及び第2の停止部1270を通じて相互に配向される。同様に、図12Cでは、適切な駆動電圧VDDCrossがバー電極パッド1250に印加されて、MEMSビーム1230が各事例においてクロス電極1220Bに静電的に引き寄せられる。MEMSビーム1230が屈曲するにつれ、先端部は第1の停止部1260及び第2の停止部1270を通じて相互に配向される。
任意で、本発明の他の実施形態では、バー電極1220A又はクロス電極1220Bではなく、MEMSビーム1230が静電的にチャージされてもよい。あるいは、バー電極1220A及びクロス電極1220BはMEMSビーム1230に対して、引き寄せるように逆にチャージされてもよく、反発するように同じようにチャージされてもよい。任意で、本発明の他の実施形態では、MEMSアーム1230は、引力/反発機構を介して間接的に移動させられるのではなく、アクチュエータを通じて直接、即ち、物理的に移動させることもできる。かかる直接作動は、例えば、1つ又はそれ以上の平行平板MEMSアクチュエータ、1つ又はそれ以上のMEMS櫛歯状アクチュエータ、1つ又はそれ以上のMEMS円形櫛歯状アクチュエータなどを利用してもよい。
光電集積回路(PIC)と一般的に称される光電子回路、光電回路、集積光回路、IO-MEMSなどのパッケージングの難題の1つに、PICに結合される光ファイバの位置(複数可)決めがある。この位置決めは、単独の光ファイバ(ファイバ)ですら問題であるが、概して光ファイバは、ダイ縁部におけるピッチ(間隔)をPICダイ上の3D光導波路のピッチよりも大きくする必要があるため、特にPICダイの同じ側で複数の光ファイバ(ファイバ)がPICに接続される場合は一層複雑である。従来技術では、複数のファイバリボンの取扱いの問題を排除するため、単独のリボン内に例えば、4、6、8、又は12のファイバを設ける光ファイバが開発されている。これにより複数のファイバの取扱いは改善されるが、PICへの光結合のためのファイバの準備は、PICへの嵌合用の共通端面を複数のファイバに設けるために、リボンが典型的には別のアセンブリにまとめられ、端部が研磨され、例えばリボンファイバコネクタに採用されるという別の問題を引き起こす。しかしながら、光ファイバをPICに整合させる技術の1つに、基板に形成されるU型溝(U溝)又はV型溝(V溝)の使用があり、この基板は、PICが中又は上に形成されるPIC基板であってもよい、又は基板PICが形成又は装着される別の基板であってもよい。しかしながら、ファイバが研磨されて、ファイバを内部にまとめるアセンブリの端部を超えて突出することができなければ、研磨ファイバアセンブリは使用できない。しかしながら、リボンファイバのクリービングは、提供される高品質端面が、その後ファイバを通って伝搬する光ファイバ内の亀裂を誘発し、リボン内の各ファイバの端部位置の変化をもたらす。
従って、発明者らは、クリービングされたファイバリボン内の長さの変化にPICが対応し得るPIC設計アプローチを確立した。従って、図13Aに示すように、第1の画像1300Aでは、発明者らが可撓縁部接続(FLEC)と称するコンセプトが、ファイバがU溝又はV溝に挿入されるときに光ファイバ1310の端面と接触する懸架プラットフォーム1370を備え、縁部特徴部1320(U溝又はV溝が形成される基板上に蒸着されたPIC層スタックのパターニング部分)が簡潔に示されている。図13Aでは、ファイバ端面は、懸架プラットフォーム1370の端部からd1分離れて示されている。懸架プラットフォーム1370の両側には、ヒンジ1380を介して台1330に結合されるラチェット構造1350が配置される。懸架プラットフォーム1370は、可撓アンカー1360を介してアンカー部分1340に装着されている。従って、光導波路(明瞭化のため図示せず)は、懸架プラットフォーム1370上に形成され、可撓アンカー1360のうちの1つを介してPICにルーティングすることができる。
第2の画像1300Bには、ヒンジ1380に装着された第1のセクション1350Aと懸架プラットフォーム1370の一部を成す第2のセクション1350Bとを備えるラチェット1350構造が示されている。一連の歯1350Cが示されており、第2のセクション1350Bが第1のセクション1350Aに対して右に移動する際、ヒンジにより、第2のセクション1350Bは第1のセクション1350Aに対して右に移動できるが、反対方向には移動できない。
図13Bを参照すると、光ファイバ1310は、U溝又はV溝に挿入されて、懸架プラットフォーム1370に接しており、そこで、懸架プラットフォーム1370が移動するように「押されて」もよく、ラチェット構造1350は、懸架プラットフォームを前方に移動させて歯と係合させて、懸架プラットフォーム1370が係合した最後の歯を超えて後方に移動しないように制限することができる。
図14Aでは、対のファイバ1310A及び1310Bが、明瞭化のため図示されず第1~第3のパターン領域1430~1450により表される溝に挿入されている事例が示されている。また、第1及び第2のFLEC構造1410B及び1420Bもそれぞれ図示される。対のファイバ1310A及び1310Bは、リボン内にあり、端面間にオフセットdOFFSETTを有する。次に、図14Bでは、対のファイバ1310A及び1310Bが、第1及び第2のFLEC構造1410B及び1420Bにそれぞれ係合するように、挿入されて前方に押されている。従って、対のファイバ1310A及び1310B間のオフセットdOFFSETが、第1及び第2のFLEC構造1410B及び1420Bのそれぞれにおいて、懸架プラットフォーム1370の同じオフセットに反映されている。従って、第1のFLEC構造1410A内の第1の可撓アンカー1430は第1の量だけ変形し、第2のFLEC構造1410B内の第2の可撓アンカー1440は、オフセットdOFFSETに対応する際に第2の量だけ更に変形する。
任意で、第1及び第2のファイバ1310A及び1310Bが一部を成すリボンファイバアレイにおいて最も突出したファイバが溝の端部に「衝突」し、最初の位置から最も遠くへ懸架プラットフォーム1370を押すように、溝アレイ(V溝又はU溝)を画定することができる。従って、他の光ファイバは、対応する懸架プラットフォームを、最も突出した光ファイバほど遠くへ押すことはない。この構造は、懸架プラットフォーム14140が光導波路14150を有する単独の可撓構造14160と共に示される図14Cに示されている。また、懸架プラットフォームを右に移動させるが、後方の左には移動させない対のラチェット構造14110も明らかである。また、図示されるように、ラチェット構造14110のうちの1つに、ヒンジ14120が装着される。従って、各ラチェット構造の歯の数は、いったん光ファイバによって前方に移動させられたラチェットを係止する所望の許容誤差に応じて定義することができる。
上記図7A~14及び下記図16~21を参照して説明及び図示される本発明の実施形態では、複数の固定光導波路及び/又は他の構造に対するIO-MEMSの懸架部分上の光導波路の動的整合をサポートするために、光導波路がMEMS構造上に形成されるIO-MEMS構造を活用するデバイスが説明及び図示されている。光電集積回路(PIC)について指摘したように、固定導波路部分に対するIO-MEMSビーム(複数可)の縦方向変形は、PICの挿入損失を増大させるため、応力の管理は重要である。従って、基板から解放されたときのMEMSビーム及び/又は他の構造内の残留応力は、MEMSビーム及び/又は他の構造を変形させる。IO-MEMS内の光導波路整合に敏感であるため、MEMSの動作に影響を及ぼすのに必要なレベルよりもずっと低い残留応力レベルにおいて、MEMSビーム及び/又は他の構造の変形は、挿入損失の増大と、おそらくは完全な整合不良とをもたらす。下記図16~22を参照する以下の説明で明らかになるように、残りの応力はまた、上記図7A~14Cを参照して説明および図示されたIO-MEMS内のビームなどの懸架MEMS/IO-MEMS構造にも影響を及ぼす。
従って、発明者らは、この問題に対処する様々な製造法を確立している。これらは図16~22にそれぞれ示されているが、図15は、PCT/CA2015/000135号及びPCT/CA2015/000136号を含むがそれらに限定されない先行特許出願において発明者らによって説明及び図示されるような従来技術の未補償導波路設計を示す。従って、図15は、PCT/CA2015/000135及びPCT/CA2015/000136に説明および図示される、以下を備える製造後のIO-MEMSの断面を示す。
・シリコン1520から形成される基板1500
・第1及び第2のセクション1550A及び1550Bを含むMEMS1500A
・受動的導波路1500B
・ブラッグ導波路1500C
・シリコン1520から形成される基板1500
・第1及び第2のセクション1550A及び1550Bを含むMEMS1500A
・受動的導波路1500B
・ブラッグ導波路1500C
MEMS1500Aの第1のセクション1550Aは、シリコン1520のみで形成される。MEMS1500Aの第2のセクション1550Bは、シリコン1520上に光導波路スタックを備える。光導波路スタックは、下側クラッド(二酸化ケイ素1530)、コア(窒化ケイ素1540)、及び上側クラッド(二酸化ケイ素1530)を備える。受動的導波路1500B及びブラッグ導波路1500Cでは、光導波路スタックはシリコン1520上にあり、上側層と基板には二酸化ケイ素1530の埋込み酸化物(BOX)層が介在している。図示される設計断面は、光信号をブラッグ格子で1つ又はそれ以上の導波路に結合する面状導波路を有する回転MEMSである。例示的な実施態様では、BOX上のシリコンの厚さtSIは25μmである。
図16を参照すると、未補償ミラーレス設計に関する、本発明の一実施形態による処理済み集積光学微小電気機械システム(IO-MEMS)デバイスの最初の開始ウェハの例示的な第1の断面1600A及び第2の断面1600Bが示されている。発明者らは、2つの相互に有益な要因の結果として、この設計コンセプトを「Small Waveguide on Big」IO-MEMS(SWB-IO-MEMS)と称する。第1に、BOX1620(SiO21602)上の1610(シリコン1601)から外に形成される懸架IO-MEMSプラットフォーム1660上の導波路を必要としない光スタックの除去、第2に、IO-MEMS基板1630(シリコン1601)のデバイス層の相対厚である。このデバイス層は、光ファイバ1690の外径に応じて確定される厚さを有することによって、光導波路1680にとって比較的厚い懸架機械層を生成し、IO-MEMSの懸架部分上の導波路がIO-MEMSの固定部分上の出力導波路との整合から縦方向に偏向するのを防ぐことができる。更に、SWB-IO-MEMSは、図15に示す従来技術の形状とは異なり、導波路1680に対する光ファイバ1690の整合を提供する。ウェハの裏側は、ウェハの撓みを最小限にするための任意の熱成長又は蒸着された二酸化ケイ素1640層(SiO21602)を有する。
第2の画像1600Bでは、i)基板1630上の固定3D光導波路を含む導波路形状1650の下方の開口部1670、ii)IO-MEMS1660上の導波路、及びiii)IO-MEMSの懸架部分上の可動3D光導波路1680、を有するMEMS領域1660を備えた処理済みデバイス断面が示されている。導波路形状1650は、下側クラッド(SiO21602)、コア(窒化ケイ素などのコア1603)、及び上側クラッド(SiO21602)を備える。あるいは、導波路は、コアの十分な光閉込め率を可能にし、IO-MEMS機械層上に実現可能に蒸着され得るクラッド材料の厚さを制限することのできる、窒化ケイ素(Si3N4)-シリコン-窒化ケイ素スタック又は他の材料セット及びそれに関連する導波路形状を備えていてもよい。有益なことに、シリコンデバイス層1610は、導波路構造、ひいてはシリコンカバー1610に形成されたU溝又はV溝への光ファイバ1690の配置のための物理的基準を画定するエッチング停止部として機能するBOX1620までエッチングすることができる。
以下の説明による導波路1680は、標準的な単モード光ファイバへの突合せ結合を提供するために望ましい以下の幾何学的特徴を備えた、窒化ケイ素及びシリカ(SiO2-Si3N4-SiO2)を含む光スタック材料セットを採用する本発明の一実施形態に基づく。
・3.4μmの下側シリカ(SiO2)クラッド
・0.435μmの窒化ケイ素(SixNy)コア
・3.4μmの上側シリカSiO2クラッド
・3.4μmの下側シリカ(SiO2)クラッド
・0.435μmの窒化ケイ素(SixNy)コア
・3.4μmの上側シリカSiO2クラッド
従って、標準サイズの光ファイバを有するIO-MEMSの低コスト接続性を提供するためには、オンチップファイバ装着と、IO-MEMSサブミクロン導波路と125μmのクラッド外径(OD)標準的なITU G.652D及びG.657A光ファイバとの間の突合せ結合とを提供することが望ましい。これにより、クラッドの半径が、ODの半分、即ち、R=62.5μmに設定される。典型的には、ITU G.652D光ファイバは、以下の許容誤差で製造される。i)最悪値125μm+0.7μmのクラッドOD許容誤差、ii)ODの1%未満(即ち、125μm+0.7μmの1%、即ち、1.257μm未満)に制限されるクラッド非真円度、及びiii)0.5μm未満のコア-クラッド同心性これら全ての光ファイバ製造許容誤差の最悪のケースの最悪値合計は125μm+0.7μm+1.257μm+0.5μm=計127.457μmであり、つまり、光ファイバの中心は、125μmの目標ODと製造ODとの差の半分程度まで変位する可能性がある。よって、127.457μmの最悪製造ODを検討すると、光ファイバの中心は、62.5μmの目標半径から最大127.457-125=2.457/2=1.2285μmであり得る。従って、高開口数光ファイバではなく、比較的大きいモード野径の光ファイバを使用して、この光モードを、光ファイバインタフェースにおいて導波路1680に埋め込まれるスポットサイズコンバータに合致させることが有益である。従って、シリコン(dSI)の厚さは、下記式(1)によって求められる。ただし、rF-CLADはファイバクラッドの半径であり、dL-CLADは下側導波路クラッドの厚さであり、dCOREは導波路コアの厚さである。
dSI=rF-CLAD-dL-CLAD-0.5*dCORE (1)
dSI=rF-CLAD-dL-CLAD-0.5*dCORE (1)
従って、発明者らは、上記導波路構造では、(62.5-3.4-0.5*0.435)=58.8825μmに設定されたIO-MEMSデバイス層1610が、標準的なITU G.652D光ファイバ内のクラッドの製造許容誤差から生じる最悪値1.2285μmの縦許容誤差内で導波路1680の中心と光ファイバの中心との整合を提供しつつ、最適なファイバ整合溝だけでなく、SWB-IO-MEMSの実現も提供することを立証した。
しかしながら、光ファイバ製造業者は選択された光ファイバを提供してコア位置の全体精度を向上させるが、本来的に高仕様の光ファイバを採用することが有益であろう。このようなオプションは、ITU G.652D光ファイバよりもはるかに厳しい製造許容誤差を提供する80μmODの「低クラッド」光ファイバにおいて存在する。このファイバを使用する結果、r=40μm、従って、dSI=40-0.5*0.435-3.4μm=36.38μmとなる。125μmOSDのSMF28光ファイバに必要とされるデバイス層の厚さと比較して、より薄い機械層厚36.38μmのIO-MEMSは、導波路が必要でない場合に導波路スタック材料セットがエッチングで除去されることを条件として、応力補償を必要とせずに、導波路1680を含むIO-MEMSシャトル740の懸架部分の大きな縦方向偏向を防ぐのに十分な厚さである。しかしながら、ここでMEMSは、58.88μmではなく36.38μmのシリコンをエッチングすることによって形成され得るため、比較的薄いMEMS機械層は、製造を大幅に簡易化する。発明者らは、IO-MEMSへのファイバ装着のために選択された光ファイバのODとして、MEMS機械層の厚さをどのように設定するかを確立した。Si3N4(2μm):Si(0.6μm):Si3N4(2.0μm)の別の導波路設計では、D=40μm、従ってdSI=37.7μmとその上の導波路は4.6μmとなる。
本発明の別の実施形態では、光ファイバが配置される溝の底部を形成するBOX1620は除去されてもよい。従って、シリコンの厚さdSIはBOX1620の厚さ、例えば、1μm低減されるため、Si3N4(2μm):Si(0.6μm):Si3N4(2.0μm)の導波路の例では、dSI=37.7-1.0μm=36.7μmとなる。
発明者らは、光導波路構造にPECVDを活用する例示的なPICデバイスを製造した。しかしながら、PECVDによって蒸着されたSi3N4内のOH-からの吸収の除去は、アニーリングを必要とすることによって、光導波路構造内に応力を誘発するため、LPCVDは下側応力導波路を提供することができる。しかしながら、本発明の他の実施形態は、PECVD、LPCVD、又は他の導波路蒸着プロセスを活用できることは明らかであろう。
図16は、IO-MEMSの機械層として機能する厚いシリコンデバイス層1610の厚さが、U溝の底部、ひいては、光ファイバの配置のための下側機械停止部によるU溝形成を可能にするように画定されている形状を説明及び図示しているが、IO-MEMS及び/又はMEMSの製造前に基板内に開口部1670を有する厚いシリコンカバー1610にIO-MEMS1660又はMEMSを形成する方法は、U溝設計などを活用せず、IO-MEMSの機械層1610として機能するデバイス層1610の厚さが光ファイバの縦方向整合ではなく他の設計、コスト、性能トレードオフによって画定される他のPICでも採用され得ることは明らかであろう。
図16では、本発明の一実施形態は、ビームに可動3D光導波路を備えるIO-MEMSの固定部分1650及び懸架部分1660上に導波路1680を備える。下側クラッド(SiO21602)、コア(窒化ケイ素などのコア1603)、及び上側クラッド(SiO21602)を備える導波路形状1650が示されているが、Si3N4(2μm):Si(0.6μm):Si3N4(2.0μm)導波路などの他の導波路設計を、Si3N4(3.4μm):Si(0.435μm):Si3N4(3.4μm)導波路又は上述のSi3N4(2μm):Si(0.6μm):Si3N4(2.0μm)導波路変形のいずれかで備えてもよい。
図17を参照すると、ファイバインタフェースで空洞補償設計を活用する、本発明の一実施形態による処理済みのIO-MEMSデバイスの例示的な断面が示されており、シリコン基板が開口部1730を有するため、SOI構造デバイス層1740の上面に蒸着された導波路スタック1750の反対側に、IO-MEMSのための機械的支持として機能する補完的導波路スタック1780をSOI構造デバイス層1740の下面に形成することができる。補完的導波路スタック1780と導波路スタック1750が同様にパターニングされるように、補完的導波路スタック1780は、懸架導波路を有するIO-MEMS1770と同一のプロセス工程でエッチングされる。開口部1730が基板1720内に形成されている。従って、光ファイバ1690が挿入及び結合される領域において導波路スタック1750及び厚いシリコン1740をエッチングすることで、光導波路スタック1750のコア1702に縦方向に整合される光ファイバ1690の光学コアが提供される。図17では、光導波路は二酸化ケイ素(SiO2)2001の上側及び下側クラッドを有するが、基板はシリコン1703である。IO-MEMS1750セットの懸架部分1770及び固定部分上の光導波路材料は、任意選択的に、実際の導波路を必要としない位置では除去することができ、それにより、これらの材料によってIO-MEMSの懸架部分に課せられる応力を軽減し、SOI基板1720の裏側からの開口部1730のエッチング時、SOI基板の撓みを最小限にすることができる。
図17のIO-MEMSの断面1700は最後に、IO-MEMSの機械層1740として機能するSOI構造のシリコンデバイス層の厚さが、エッチング停止部として機能する埋込み酸化物層1790を有する光ファイバ1690の径の関数として定義され得ることを示し、この埋込み酸化物層は、光ファイバ1690の下の溝の底部で除去されてもよいし、除去されなくてもよい。
従って、図17に示す形状は、IO-MEMS機械層1740の下面に補完的構造を設けることによって、光導波路から生じる応力を補償することを目的とする。しかしながら、IO-MEMS機械層1740の下面上の構造(複数可)の蒸着及びパターニングが、シリコン基板1720内の開口部1730を通じて実行されることは明らかであろう。従って、IO-MEMS機械層1740の下面に蒸着及びパターニングされる構造は、本発明のいくつかの実施形態では、上面に形成される構造の直接的な複製でなくてもよい。IO-MEMS機械層1740の下面に蒸着及びパターニングされる構造の設計は、本発明のいくつかの実施形態では、数的シミュレーション/コンピュータ援用設計などに基づくことができる一方、本発明の他の実施形態では、量的ではなく質的に確定することができる。
対照的に、図18の第1~第4の画像1800A~1800Dに示す本発明の実施形態は、IO-MEMSビームの製造後調整を行う追加構造を設けている。第1の画像1800Aでは、ビームの上の導波路構造1810は、二酸化ケイ素上側及び下側クラッド層と共に窒化アルミニウム(AlN)コアを採用している。コアは、圧電性であるAlN膜の電気作動を可能にする1つ又はそれ以上の電極パッドに接続される。従って、AlNは、IO-MEMSビーム内に存在するものに対抗する応力を提供して、IO-MEMSビームを「平坦化する」ために採用することができる。あるいは、第2の画像1800Bに示すように、AlN膜1820は、例えば、本発明の他の実施形態の製造に関して上で説明し図示したように、反転されシリコン基板に接合される第1のハンドルウェハ上のシリコン層上でパターニングすることによって、IO-MEMSビームの下面に設けられる。第3の画像1800Cでは、AlN膜1820は、厚いIO-MEMSビームではなく、薄IO-MEMSビームの下面に蒸着されている。
あるいは、第4の画像1800Dに示すように、AlN領域1830は、光導波路2140のいずれかの側でIO-MEMSビームの側方に追加することができる。更に、第5の画像1800Eで明らかなように、IO-MEMSビームは、AlN領域1830が光導波路1840よりも薄いシリコン1850に隣接するように、更に処理することができる。任意で、第4及び第5の画像1800D及び1800Eの形状は、下のAlN膜1820で補強され得るとともに、AlNコアを有する導波路を採用することができる。本発明の他の実施形態では、第2~第5の画像1800B~1800Eの変形は、IO-MEMSビーム内の応力に対抗してIO-MEMSビーム(複数可)を「平坦化」する非対称応力を誘発するため、IO-MEMSビームの抵抗加熱を提供する導電膜を採用することができる。
図16に戻ると、IO-MEMS1660は、BOX1620及び基板1630全体を通じてエッチングして開口部1670を形成しているが、このような開口部が多数存在すると、開口部にキャップをかぶせて、糊又は半田がIO-MEMSの下の開口部に入るのを防ぐことで、IO-MEMSにとってパッケージングの複雑度が増す場合がある。更に、典型的なSOI基板が735μm厚であるとすると、開口部1670の形成は、この735μmのシリコン1630の長いエッチングプロセスをもたらす。
従って、発明者らは、SWB-IO-MEMSコンセプトを利用するが、内部に凹部1950を形成した最初のシリコン基板1930を活用する、図19に示すシリコン・オン・インシュレータ(SOI)設計の変形を確立し、この凹部は、IO-MEMS1960の下の空洞として機能し、IO-MEMSを懸架するために上からエッチングされる際、IO-MEMSの下の材料を除去する必要なくIO-MEMSを懸架させることができる。従って、発明者らは、これを空洞SOI(CSOI)と称する。CSOIにより、IO-MEMS1960を懸架するために、SOI基板1930の裏側からエッチングされるバイアをもはや必要としないため、IO-MEMSにキャップをかぶせる必要がないので、IO-MEMSのはるかに簡易なパッケージングが可能になる。
従って、図19を参照すると、未補償ミラーレス設計に関する、本発明の一実施形態による処理済み集積光学微小電気機械システム(IO-MEMS)デバイスの最初の開始ウェハの例示的な第1の断面1900A及び第2の断面1900Bが示されている。発明者らは、BOX1920(SiO21602)及び基板1930(シリコン1901)上の厚い機械層1910(シリコン1901)のため、この設計コンセプトをCSOI Small Waveguide on Big IO-MEMS(SWB-IO-MEMS)と称する。有益なことに、SWB-IO-MEMSは、図16に示す形状と共通する光ファイバ1690の整合を提供する。ウェハの裏側は、ウェハの撓みを最小限にするための任意の熱成長又は蒸着された酸化物1940(SiO21602)を有する。第1の画像1900Aでは、BOX1920は、基板1930がエッチングされた後に形成されて、凹部1950を提供する。シリコンデバイス層1910の形成前に、犠牲材料(明瞭化のため図示せず)を開口部1950内に蒸着することができる。
第2の画像1900Bでは、下に開口部1970を備えるIO-MEMS領域1960と、基板1930上に固定3D光導波路を備える導波路形状1950の処理済みデバイス断面が示されている。シリコンデバイス層1910内のMEMSのパターニング時、IO-MEMS1960は解放されて、空洞1950の上方でアンカー(図示せず)によって懸架される。IO-MEMS1960の懸架部分上の導波路1980とIO-MEMS1990の固定部分とを必要としない場合、光スタック材料セットの除去は、IO-MEMSデバイス層1910上に蒸着された光スタックの材料セットから生じるSOI基板を最小化する機構を提供する。IO-MEMSの機械層として機能するデバイス層1910の厚さは、IO-MEMSの固定部分1970上の導波路と光学的に整合されたIO-MEMS1960の懸架部分上の導波路1980を維持する能力に直接的な影響を及ぼす。更に、第2の画像1900Bでは、図示される光ファイバ1690は、図16を参照して上述したように、即ち、仮に埋込み酸化物が意図的に除去された場合、IO-MEMS1960の機械的支持部として機能し、埋込み酸化物1920又はSOI基板シリコン1930上に位置するSOIウェハのデバイス層に形成された空洞によって、光導波路1980に光学的に整合されている。
IO-MEMSの機械層として機能し、光ファイバの縦方向整合のために寸法決めされた厚いSOIデバイス層2010を活用しない、図20に示す本発明の実施形態及び変形では、PICのIO-MEMS部分内の光学素子の目標性能は、所望の性能を達成するために追加の処理及び設計を必要とする場合がある。これは、IO-MEMSの光導波路部分のパターン依存性応力から生じ得るため、例えば、IO-MEMS懸架部分2080の偏向は、上の光導波路(複数可)の設計、つまり、3D又は2次元(2D若しくは面状)導波路又はそれらの組み合わせであるかに応じて変動する。従って、発明者らは、補償空洞シリコン・オン・インシュレータ(C-CSOI)と称されるものを確立した。これは、図20では、本発明の実施形態による、それぞれ最初の開始ウェハ、及び処理済みの集積光学微小電気機械システム(IO-MEMS)デバイスの断面図である第1及び第2の画像2000A及び2000Bによって示されている。次に、第1の画像2000Aを検討すると、開始ウェハは、基板2030、下側熱酸化物2040、BOX2020、及び図19に示されるCSOI設計の開口部1950と共通の開口部2050を有する厚いシリコン2010を備える。しかしながら、厚いシリコン2010の下面は、第1及び第2の領域2060A及び2090Aを有し、IO-MEMS領域2080及び固定導波路領域2070内に、第2の画像2000Bに示されるように厚いシリコン2010の上面に蒸着されたものと同じ導波路構造が蒸着されている。固定導波路領域2070はまた、下にBOX2020及び基板2030のある領域に導波路2095を備える。任意で、C-CSOIプロセスの別の実施形態では、第1及び第2の領域2060A及び2090Aは、IO-MEMS2080の機械的支持部として機能するSOI構造デバイス層シリコン2010の下側に、エッチングされた基板によって形成された深い凹部の底部に低解像度又は高解像度パターニングを伴い又は伴わずに所要の層構造を形成するという処理上の制約及び複雑さにかかわらず、図16に示す設計の変形を伴って形成されてもよい。
従って、C-CSOI設計方法は、上面上に蒸着されたミラー構造である裏面層構造を、IO-MEMSSOI構造デバイス層2010の下側の第1及び第2の領域2060A及び2090Aに設けることにより、厚いシリコン2010の上側の対応する第3及び第4の領域2060B及び2090Bへの補償を提供することができる。従って、開口部2050は製造中に充填材で充填され、次いで、IO-MEMSSOI構造のデバイス層2010のパターニング前に、層スタックを蒸着し、第1及び第2の領域2060A及び2090Aをパターニングするように処理される。次に、上面が処理されて、IO-MEMS領域2080及び固定導波路領域2070を形成する部分として第3及び第4の領域2060B及び2090Bを形成する。次いで、厚いシリコン2010がエッチングされてIO-MEMS(及び/又はMEMS)を形成するとき、充填材を除去することによって、IO-MEMS領域2000及び固定導波路領域2070内のIO-MEMSSOI構造デバイス層2010の下側にそれぞれ第1及び第2の領域2060A及び2090Aを有するIO-MEMS(及び/又はMEMS)を解放することができる。図20を参照する説明では、プロセスフローは、開口部内に犠牲充填材を活用するプロセスを通じて形成されている厚いシリコンの下側に形成される第1及び第2の領域を検討する。
図21を参照すると、複数のシリコンハンドルウェハを利用してベース空洞SOI基板を形成する別のプロセスが示されている。従って、第1の画像2110では、下側熱酸化物を有するシリコン基板、処理済み開口部、及び上側BOXを備える第1のハンドルウェハが製造される。次に、第2の画像2120に示すように、シリコン基板、犠牲層、及び応力補償構造2060A及び2090A(後に凹部内に入る)が蒸着される厚いシリコン層を備える第2のハンドルウェハが処理される。従って、第3の画像2130では、第2のハンドルウェハが第1のハンドルウェハ上に裏返されて接合され、次いで、第2のハンドルウェハが厚いシリコンを残すように除去される。次に、これは、上側導波路構造を提供するように処理されて、第4の画像2140に示されるように、シリコンがエッチングされてIO-MEMS及び/又はMEMS、U溝などを形成する。
パターン依存性かつ自然にバランスが取れたIO-MEMSの懸架部分を実現する機会が残っているため、応力補償の必要がない場合がある。次に、図22~25を参照すると、図22に示されるような本発明の実施形態による補償IO-MEMS設計の上下対称構造が示されており、光導波路スタック2290が第1及び第2のデバイス層2295A及び2095B間に埋め込まれて、構造2200を形成している。
次に、図22を参照すると、光ファイバインタフェースを有する補償設計用の上下対称構造を活用する、本発明の一実施形態による処理済み集積光学微小電気機械システム(IO-MEMS)デバイスの例示的な断面が示されており、光導波路スタック2290の下側クラッド-コア-上側クラッドが、2つのデバイス層2295A及び2295B間に埋め込まれて、構造2250を形成している。構造2250の両側には、BOX層を挟んで2つの厚いシリコン層2230及び2240が配置される。ビーム2260などのIO-MEMS/MEMS懸架構造内に機械層を形成する構造2250が作製されている。IO-MEMSへの電気制御信号は、IO-MEMSのデバイス層2295A及び2295Bを電気的に接続する領域2270を介して、バイアを通じてルーティングされる。また、図22には、光ファイバ1690及び基板2220が示される。
図23の本発明の一実施形態によると、下側クラッド2301、コア2302、及び上側クラッド2301から成る光導波路のパターニングに供する光スタック材料セットを受け入れているSOI構造2360を、2つの埋込み酸化物層2325及び2335と空洞2315を有する二重SOI構造2370に接合することによって、図22に示されるような等価層構造を取得することも可能であり、二重SOI構造に空洞を形成する間、SOI構造2360からの埋込み酸化物層2305の応力に合致する応力補償層2310が、予め貼付されている。空洞付き二重SOI構造2370は、SOI構造2360のデバイス層2307と同じ厚さのデバイス層2320を有し、例えば、空洞を有する二重SOI構造2370上にSOI構造2360をボンディングする際、IO-MEMSのための構造スタックは、第2のデバイス層2320の下の応力補償材料2310、デバイス層2320、光スタック材料セット2306、SOI構造2360のデバイス層2307、及びSOI構造2360の埋込み酸化物2305を備える。更に、IO-MEMSの代わりに光ファイバ装着(図示せず)などの目的に使用され得る空洞2345のために、空洞付き二重SOI2370の領域に応力補償スタック2310を配置することを省略するのが望ましい。ボンディングの実行後、SOI構造2360のハンドル部分は、埋込み酸化物2305がIO-MEMSの上面を形成するように除去される。
図24は、SOI構造2360のハンドル部分を除去した、SOI構造2360と空洞付き二重SOI構造2370とのボンディングから形成されるIO-MEMSの断面図であり、図23の空洞2345に位置する光ファイバ1690と、図23の空洞2315の上方のIO-MEMS2410とが示されている。図24はまた、図23の空洞付き二重SOI構造2370のSOI構造2360及び2340の2つのデバイス層2307を接続する導電性バイア2420を示す。有益なことに、図24に示す設計は、図22のIO-MEMS2260と機能的に等価であるIO-MEMS2410の導波路全体にわたる光導波路周囲の対称縦型構造を維持する。
図25を参照すると、ファイバ光学インタフェースを有する補償設計用の上下対称構造と、能動的半導体デバイスの一体化とを活用する、本発明の一実施形態による処理済みのIO-MEMSデバイスの例示的な断面が示されている。設計の基本コンセプトは図22に示されているが、能動的半導体デバイスを一体化するように拡張される。従って、図示されるPIC2500は、IO-MEMS2300A、導波路光検出器2500B、半導体光増幅器2500C、及びファイバインタフェース2500Dを備え、PICは光ファイバ1690に結合されている。従って、PICは、縦方向に連続して以下を備える。
・基板2510
・第1の凹部2530Aが形成される厚い下側シリコン2520
・上側シリコン層と下側シリコン層との間に配置された導波路スタック2580を備える対称光構造2590A
・第2の凹部2530Bが形成される厚い上側シリコン2540
・IO-MEMS2550の2つのシリコン層2515A及び2515Bを接続する、バイア2516内のISDP2505などの導電材料
・基板2510
・第1の凹部2530Aが形成される厚い下側シリコン2520
・上側シリコン層と下側シリコン層との間に配置された導波路スタック2580を備える対称光構造2590A
・第2の凹部2530Bが形成される厚い上側シリコン2540
・IO-MEMS2550の2つのシリコン層2515A及び2515Bを接続する、バイア2516内のISDP2505などの導電材料
PICは、導波路の複数の領域を備える。これらの領域は、IO-MEMS2550、懸架導波路2560、例えば、アクチュエータのビーム、及びファイバインタフェース領域2590Bである。厚い下側及び上側シリコン2520と2540との対称構造のため、第1及び第2の凹部2530A及び2530Bは、IO-MEMS2550の封入を提供する。
次に、図26を参照すると、それぞれ閉鎖及び開放構成における、本発明の一実施形態による1×1オン/オフIO-MEMS光スイッチ(完全に再構成可能な光ゲート又はFROG)の第1及び第2の概略図2600A及び2600Bが示されている。第1の概略図2600Aに示すように、FROGの第1の可動部分2610は、第2の非可動部分2620に対して第1の位置にあり、それにより、両側の光導波路部分が相互に光学的に結合されて、FROGが「開放」され、オンオフスイッチが「オフ」状態にあり、光がFROGを横切らない。第1の可動部分2610の第2の非可動部分2620に対する運動は、MEMSアクチュエータ2630によって制御される。従って、光信号は、第2の非可動部分2610上の入力導波路2640から第1の可動部分2610上の導波路2650まで伝搬しない。現在は整合不良である入力導波路2640と導波路2650との間の結合インタフェースを介して結合しない残りの光信号は、同様に、導波路2650と出力導波路2660との間の整合不良の結合インタフェースによって更に減衰される。
第1の概略図2600Bに示すように、FROGの第1の可動部分2610は、第2の非可動部分2620に対して第2の位置にあり、それにより、両側の光導波路部分は相互に光学的に結合されて、FROGは「閉鎖」される。第2の非可動部分2620に対する第1の可動部分2610の運動は、MEMSアクチュエータ2630によって制御される。従って、光信号は、第2の非可動部分2610上の入力導波路2640から第1の可動部分2610上の導波路2650へ伝搬し、第2の非可動部分2620上の出力導波路2660に戻る。
よって、FROGは、MEMSアクチュエータ2630が、光信号が光ゲートを通過しない第1の位置(第1の可動部分2620と第2の非可動部分2610は、一方向でMEMSアクチュエータ2630の作用下で相互に接触していない)から、光信号が光ゲートを通過する第2の位置(第1の可動部分2620と第2の非可動部分2610は、反対の第2の方向でMEMSアクチュエータ2630の作用下で相互に接触している)まで駆動されるときの光ゲートを定める。当業者にとっては、接触点と、第1の可動部分2610を第2の非可動部分2620から離れる最遠点まで移動させるMEMSアクチュエータ2630の最遠移動との間の中間位置では、光信号は減衰されているにもかかわらず、光ゲートを通過できることは明らかであろう。従って、当業者にとって自明となるように、FROG構造は、本発明の実施形態では、プルインで動作するものから線形のものにMEMSアクチュエータを交換することによって可変光減衰器として更に強化され得る可変光減衰器を提供する。
図26の第1及び第2の概略図2600A及び2600Bを参照して、著者は、ファセットへの垂線と第1の可動部分2610上の導波路のルーティング間で測定される角度として、入射角に言及する。しかしながら、光ゲート(オン-オフスイッチ)機能のみが必要とされる場合、発明者らは、光導波路が第1の可動部分及び第2の非可動部分のファセットに整合される角度が、下で概説するような所定条件を満たすはずであると立証することによって、FROGコンセプトを更に拡張した。
次に、図27を参照すると、それぞれ開放及び閉鎖構成における、図26に示すIO-MEMS光ゲートの移動部分及び非移動部分の縁部での導波路インタフェースの第1及び第2の概略図2700A及び2700Bが拡大して示されている。従って、「開放」構成の第1の概略図2700Aに示すように、FROGの第1の非可動部分2710上の第1の導波路2730から伝搬する光信号が、空気-導波路インタフェースの総反射角を超える角度でFROGの第2の可動部分2720上の第2の導波路2740に結合されるのを防ぐことができ、その結果、第1の導波路2730からの光信号は開放間隙内で自然に発散し、導波路2740に結合しない、又は大きな減衰度で結合する。しかしながら、第2の概略図2700Bに示すように、第1の非可動部分2710と第2の可動部分2720が物理的に接触させられると、光信号は第1の導波路2730から第2の導波路2740へ伝搬する。
図27を参照すると、第1の概略図2700Aに示されるような「開放」構成では、入射角が第3の概略図2700Cのθ1~0度から第4の概略図2700Dのθ1>0度まで増大するにつれ、入力及び出力導波路2640及び2660は次第にファセットに平行になるため、懸架プラットフォーム2650上の導波路は、低減された角度で回転しなければならない。これにより、次第に、「開放」状態において空隙内を伝搬する光信号の発散と、反対のプラットフォームの反対のファセット、例えば、光信号が非移動部分2710から結合されるときは移動部分2720、又は光信号が移動部分2720から結合されるときは非移動部分2710からのこれらの光信号の反射とが増大する。しかしながら、第3の概略図2700Cに示されるように、この角度が0に近い場合、ファセットでの不所望の反射は、光信号を元に結合する。例えば、非移動部分2720上の光導波路2710と接触するにもかかわらず、移動部分2720上の第2の導波路2740の光ファセットのエッチングプロファイルから生じるように、「開放」状態での空隙、又は「閉鎖」状態での残りの空隙のいずれかで、第1の導波路2730から第1の導波路2730へと戻り得る。あるいは、後方反射を抑制するため、当業者にとっては、追加の処理工程の費用にかかわらず、ファセット上への反射防止コーティングの貼付が同様の目的を達成し得ることは明らかであろう。
図27を参照すると、FROGが「オフ」状態であるとき、開放空隙が存在する場合、ファセットに対する導波路の入射角が増大すると、第1の可動部分2610上の導波路2650の範囲全体を低減させることができる。このことは、第3の画像2700Cの第1の可動部分2610の大きなサイズが、角度θ2がファセットの有効屈折率が1.5のときに約42度である臨界屈折角まで増大する又は臨界屈折角を超えると、第4の概略図2700Dで最大範囲まで更に低減されることによって実証される。入射角が、有効屈折率が1.5のときの42度に近づくにつれ、第1の導波路2730から第1の導波路2730へと戻る後方反射、又は第1の導波路2730から第2の導波路2740への不所望の結合を引き起こす、開放空隙において導波路2730から始まる光信号の発散が低減又は防止される。
よって、発明者らは、いくつかの設計の目的間のトレードオフのバランスをとる、第5の概略図2700Eに示すような所定角度θ3を確定した。第1の設計の目的は、FROGの可動部分上の光導波路の範囲全体を最小化することである。第2の設計の目的は、「開放」又は「オフ」状態において、第1の導波路2730から第2の導波路2740への光信号の光損失を最大化する、即ち、これらの光信号を開放間隙で終端とし、それによって第2の導波路2740へ最小限に連結することである。第3の設計の目的は、第1の導波路2730に入射し、第1の導波路2730に戻る光信号の反射損失を最小化することである。第4の設計の目的は、空隙に面する非可動部分2710及び可動部分2720の光ファセット上の反射防止コーティングの使用を回避することであってもよい。第5の設計の目的は、非可動部分2710及び可動部分2720の光ファセットのエッチングプロファイルから生じる残りの空隙が存在する場合、ファセット上の反射防止コーティングの要件を排除することであってもよい。第4の概略図2700Dでは、導波路は、臨界屈折角を超える大きな入射角θ2を有する。設計の目的間で必須のトレードオフを達成するために、図27の第5の概略図2700Eでは、所定角度θ3が臨界屈折角より小さくなるように示されている。θ3の正確な値は、最適化される設計の目的のサブセットに応じて確定される。
図26を参照すると、入力及び出力導波路2640及び2660の角度は異なっていてもよいことは明らかであり、例えば、例えば、入力導波路から可動部分上の導波路へは大きい入射角を採用し、可動部分上の導波路から出力導波路へは小さい入射角を採用してもよい。あるいは、逆の構成が採用されてもよい。
次に、図28を参照すると、開放構成における、図26及び27に示すIO-MEMS光ゲートの移動部分及び非移動部分の縁部での導波路インタフェースの変形が拡大して示されている。従って、以下が示される。
・第1の概略図2800A-両側に一定幅光導波路を有する線形導波路-ファセット交差部を備えた斜め突出部分をそれぞれ有するファセット2810A及び2810B
・第2の概略図2800B-両側に一定幅光導波路を有する湾曲導波路-ファセット交差部を備えたファセット2820A及び2820B
・第3の概略図2800C-両側に一定幅光導波路を有する湾曲導波路-ファセット交差部を備えるが、インタフェース近傍で光モードサイズを増大させることによって結合性能を向上させるために、テーパ(導波路コア幅が漸増)又は逆テーパ(導波路コア幅が漸減)の形状のスポットサイズコンバータを採用しているファセット2830A及び2830B
・第4の概略図2800D-一定幅光導波路を有する湾曲導波路-ファセット交差部を備えるが、ファセット上に形成されるマイクロレンズを採用するファセット2840A及び2840B
・第5の概略図2800E-両側の光導波路が、結合インタフェースにわたって分割され、間隙閉鎖上に形成された多モード干渉(MMI)カップラを介して結合されて、インタフェースにわたる結合性能を向上させる、直線導波路-ファセット交差部を有するファセット2850A及び2850B
・第1の概略図2800A-両側に一定幅光導波路を有する線形導波路-ファセット交差部を備えた斜め突出部分をそれぞれ有するファセット2810A及び2810B
・第2の概略図2800B-両側に一定幅光導波路を有する湾曲導波路-ファセット交差部を備えたファセット2820A及び2820B
・第3の概略図2800C-両側に一定幅光導波路を有する湾曲導波路-ファセット交差部を備えるが、インタフェース近傍で光モードサイズを増大させることによって結合性能を向上させるために、テーパ(導波路コア幅が漸増)又は逆テーパ(導波路コア幅が漸減)の形状のスポットサイズコンバータを採用しているファセット2830A及び2830B
・第4の概略図2800D-一定幅光導波路を有する湾曲導波路-ファセット交差部を備えるが、ファセット上に形成されるマイクロレンズを採用するファセット2840A及び2840B
・第5の概略図2800E-両側の光導波路が、結合インタフェースにわたって分割され、間隙閉鎖上に形成された多モード干渉(MMI)カップラを介して結合されて、インタフェースにわたる結合性能を向上させる、直線導波路-ファセット交差部を有するファセット2850A及び2850B
図28の第6の概略図2800Fは、図26及び27を参照して説明及び図示されたFROGなどの光ゲートの別の形状を示す。図示されるように、入力導波路2870は、出力導波路2890と同様に、構造の非移動部分2860B上に形成される。ゲート導波路2880は、構造の移動部分2860A上に形成される。従って、移動するプラットフォーム2860Aが移動すると、ゲート導波路2880は並進して、入力導波路2870及び出力導波路2890と整合する又は整合しなくなる。このような光ゲートは、典型的には、「開放」状態で製造することができ、移動プラットフォーム2860Aに結合されたMEMSアクチュエータが作動すると、ゲート導波路2880が並進して整合するため、ゲートが「閉鎖」されて、光信号が通過する。有益なことに、光導波路とファセットの入射角は、所要の入射角まで屈曲させることを求めるのではなく、光導波路に対して構造内でファセットに課せられる角度によって定義されるため、この構成により、入力導波路2870、ゲート導波路2880、及び出力導波路2890が直線的になる、又は低い角度オフセットを有することができる。図28の第6の概略図2800Fに示される構成は湾曲導波路を示しているが、本発明の他の実施形態では直線導波路であってもよい。
方向性カップラ、ゼロ間隙方向性カップラ、導波路コアエッチングプロファイル内に形成されるメタレンズ、メタ材料カップラ、懸架スポットサイズコンバータなどの他の結合構造が採用され得るが、本発明の範囲を逸脱せずに、光モードは、スポットサイズコンバータ下の下側クラッドの下で除去されない基板のために、下側クラッドの下の基板に結合するのに十分な大きさを有することは明らかであろう。本発明の実施形態では、図26~28を参照して説明及び図示されるような光ゲートは、光ゲートを閉鎖するにはMEMSアクチュエータの作動を要するように、「開放」されるように設計され得る。本発明の他の実施形態では、図26~28を参照して説明及び図示されるような光ゲートは、光ゲートを開放するにはMEMSアクチュエータの作動を要するように、「閉鎖」されるように設計され得る。本発明の他の実施形態では、図26~28を参照して説明及び図示されるような光ゲートは、「開放」されるように設計することができるが、光ゲートを完全に閉鎖又は開放するにはMEMSアクチュエータの作動を要するように、完全に開放されなくてもよい。
次に、図29を参照すると、4チャネル波長デマルチプレクサ(DMUX)2910の出力上にIO-MEMS光ゲートを採用する、本発明の一実施形態による4チャネル波長選択式IO-MEMS光受信器2900が示されている。図示されるように、入力導波路2940は、4波長多重分離出力を提供する4チャネルDMUX2910に結合され、各出力は、第1~第4のMEMS作動光ゲート2920A~2920Dを介して、それぞれが単独の光検出器2930に結合される。従って、光ゲートが通常は開放されるように設計される場合、アクチュエータの作動によって、第1~第4のMEMS作動光ゲート2920A~2920Dのうちの1つのみを閉鎖すると、4チャネルDMUX2910からの関連波長が光検出器2930に結合される。あるいは、光ゲートが通常、閉鎖されている場合、所望されるゲート以外のゲートが全て開放される。
図30を参照すると、第2の画像3000Bの概略図に部分的に示される4チャネルDMUXの光検出器部分の拡大図である第1の画像3000Aが示されている。第2の画像3000Bに図示されるように、
・第1のMEMS作動光ゲート2920Aが、DMUXのチャネル3に結合されている。
・第2のMEMS作動光ゲート2920Bが、DMUXのチャネル4に結合されている。
・第3のMEMS作動光ゲート2920Cが、DMUXのチャネル1に結合されている。
・第4のMEMS作動光ゲート2920Dが、DMUXのチャネル2に結合されている。
・第1のMEMS作動光ゲート2920Aが、DMUXのチャネル3に結合されている。
・第2のMEMS作動光ゲート2920Bが、DMUXのチャネル4に結合されている。
・第3のMEMS作動光ゲート2920Cが、DMUXのチャネル1に結合されている。
・第4のMEMS作動光ゲート2920Dが、DMUXのチャネル2に結合されている。
第1の画像3000に示されるように、第1~第4のチャネル導波路2950A~2950Dはそれぞれ、4チャネルDMUXのチャネル4、3、2、及び1に結合される単独のp-i-n光検出器2940に結合される。任意で、第1~第4のチャネル導波路2950A~2950Dはそれぞれ、ディスクリートの光検出器、例えば、4チャネル波長選択式IO-MEMS光受信器の4チャネル用の4つの光ダイオードに結合することができる、又は対の光ダイオード、例えば、4チャネル波長選択式IO-MEMS光受信器の4チャネル用の2つの光ダイオードと対を成してもよい。
本発明の他の実施形態では、DMUX内のチャネルの数は例えば、8、16、20、24、40、及び48などに変更することができ、複数の光検出器を用いて、各光検出器がDMUXの所定サブセットの出力に結合される1つ又はそれ以上の光検出器が採用されてもよいことは明らかであろう。任意で、光ゲートは、DMUXの入力上に配置されて、回路を光学的に無効にすることができる。本発明の他の実施形態では、波長マルチプレクサ(MUX)と併せて、MUXの入力及び/又はMUXの出力を遮断するために、光ゲートが採用されてもよい。
図1~30を参照して説明した本発明の実施形態では、光導波路は、集積光(光電集積)回路(IO回路又はPIC)内の光信号の誘導やルーティングなどについて説明してきた。図15では、光導波路は、窒化ケイ素(SiXNY、Si3N4、又はSiN)コアと、二酸化ケイ素(シリカ)クラッド(図15の断面で上側及び下側クラッドとして示される)とを備えるものとして説明および図示される。図16~25では、コア、例えば、窒化ケイ素と、シリカクラッドとを備える導波路が説明および図示されている。従って、従来技術によるこのようなSiO2-Si3N4-SiO2導波路の典型的な製造シーケンスは、最初の下側SiO2クラッドの蒸着、Si3N4コアの蒸着及びパターニング、次いで、上側SiO2クラッドの蒸着を含むことができる。従って、湿式エッチング(例えば、リン酸、オルトリン酸又はエチレングリコール(HOCH2CH2OH)-酢酸(CH3COOH)-硝酸(HNO3)-弗化アンモニウム(NH4F)混合物)又はプラズマエッチング(例えば、CF4/H2、CF4/O2/N2、SF6/O2/N2、SF6/CH4/N2、SF6/CH4/N2/O2)などのプロセスを用いて窒化ケイ素コアのエッチングが行われて、3次元(3D)光導波路(チャネル導波路としても知られる)を画定する。結果として生じる3D導波路は、二酸化ケイ素(nλ=1550nm~1.443)への窒化ケイ素(nλ=1550nm~2.463)の高屈折率コントラストにより、側壁からの大きな光散乱をもたらし、伝搬損失の増大を招く側壁粗さ及び表面粗さを有する。
窒化ケイ素コアの表面粗さを低減する従来技術のアプローチは、以下を含む。
・修正ダマシンリフロープロセス、例えば、Pfeifferらを参照。「Ultra-Smooth Silicon Nitride Waveguides based on the Damascene Reflow Process:Fabrication and Loss Origins」(Optics、第5巻、第7号、884~892頁、2018年7月)、
・下側クラッド、コア、及び上側クラッドの多段階高温(1150℃)拡張時間アニーリングプロセス、例えば、Dupontの「Low loss Silicon Nitride Waveguides for Photonic Integrated Circuits」(修士論文、スイス連邦工科大学ローザンヌ校、2019年3月)、及び
・形態変化用の水素アニーリング、表面状態を低減する酸素アニーリング、及び余分なN-H結合を切断し、余分な水素を除去する窒素アニーリングを採用する化学-物理的アニーリングプロセス、El Diraniらを参照。「Ultralow-Loss Tightly Confinings Si3N4 Waveguides and High-Q Microsonators」(Optics Express、第27巻、第14号、30726、2019年10月)を参照。
・修正ダマシンリフロープロセス、例えば、Pfeifferらを参照。「Ultra-Smooth Silicon Nitride Waveguides based on the Damascene Reflow Process:Fabrication and Loss Origins」(Optics、第5巻、第7号、884~892頁、2018年7月)、
・下側クラッド、コア、及び上側クラッドの多段階高温(1150℃)拡張時間アニーリングプロセス、例えば、Dupontの「Low loss Silicon Nitride Waveguides for Photonic Integrated Circuits」(修士論文、スイス連邦工科大学ローザンヌ校、2019年3月)、及び
・形態変化用の水素アニーリング、表面状態を低減する酸素アニーリング、及び余分なN-H結合を切断し、余分な水素を除去する窒素アニーリングを採用する化学-物理的アニーリングプロセス、El Diraniらを参照。「Ultralow-Loss Tightly Confinings Si3N4 Waveguides and High-Q Microsonators」(Optics Express、第27巻、第14号、30726、2019年10月)を参照。
しかしながら、発明者らは、蒸着、パターニング、及びエッチングされる窒化ケイ素コアの形態変化を直接誘発することを目的とするこれらの従来技術の方法の複雑さを排除する別の製造プロセスを確立した。図31を参照すると、二酸化ケイ素-窒化ケイ素-二酸化ケイ素導波路構造の上側クラッド二酸化ケイ素の窒素アニーリングを活用する、本発明の一実施形態による例示的なプロセスフローが示されている。図示されるように、例示的なプロセスフローは、以下の第1~第5の画像3100A~3100Eを含む。
・第1の画像3100A-オルト珪酸テトラエチル(TEOS)ベースの二酸化ケイ素A3120などの下側二酸化ケイ素クラッドが、基板(明瞭化のため省略されているが、二酸化ケイ素A3120下の単独の線で示される)上に蒸着されている。
・第2の画像3100B-窒化ケイ素層、窒化ケイ素3110が、蒸着されパターニングされている。
・第3の画像3100C-上側クラッドが蒸着され、TEOSベースの二酸化ケイ素B3130が窒化ケイ素コアを封入している。
・第4の画像3100D-構造が、窒素アニーリングプロセスを受けている。
・第5の画像3100E-最終的な導波路構造を示す。
・第1の画像3100A-オルト珪酸テトラエチル(TEOS)ベースの二酸化ケイ素A3120などの下側二酸化ケイ素クラッドが、基板(明瞭化のため省略されているが、二酸化ケイ素A3120下の単独の線で示される)上に蒸着されている。
・第2の画像3100B-窒化ケイ素層、窒化ケイ素3110が、蒸着されパターニングされている。
・第3の画像3100C-上側クラッドが蒸着され、TEOSベースの二酸化ケイ素B3130が窒化ケイ素コアを封入している。
・第4の画像3100D-構造が、窒素アニーリングプロセスを受けている。
・第5の画像3100E-最終的な導波路構造を示す。
窒素アニーリングプロセスは、窒化ケイ素コア、TEOS二酸化ケイ素B3130から成る上側クラッド、及びTEOS二酸化ケイ素A3120から成る下側クラッドの間の酸窒化ケイ素(SiOxN1-x)領域3140をもたらす。図31に示す例示的なプロセスはTEOS二酸化ケイ素を採用しているが、化学蒸着(CVD)、プラズマCVD(PECVD)、低圧CVD(LPCVD)、有機金属化学蒸着(MOCVD)、光化学蒸着などを含むがそれらに限定されない蒸着技術を通じて、シラン(SiH4)やジクロロシラン(SiCl2H2)を含むがそれらに限定されない、TEOS以外の他の二酸化ケイ素前駆物質も採用され得ることが明らかであろう。あるいは、二酸化ケイ素は、例えばスピンオンガラス(SOG)などの他の技術を通じて蒸着されてもよい。
従って、第6の画像300Fを参照すると、コア内のSi3N4の屈折率とクラッド内のSiO2の屈折率との間の階段状屈折率プロファイルを有する従来技術のSiO2-Si3N4-SiO2導波路と等価である、第3段3100CでのSiO2-Si3N4-SiO2導波路の屈折率プロファイルが示されている。対照的に、第7の画像3100Gは、第1~第5の画像3100A~3100Eに示す例示的なプロセスにより作製される光導波路の屈折率プロファイルを示しており、材料組成が窒化ケイ素Si3N4から酸窒化ケイ素SiOXN1-Xを通じて二酸化ケイ素SiO2へ変化するため、光導波路のコアからクラッドへの階段状屈折率プロファイルではなく傾斜屈折率プロファイルを呈する。第5の画像3100Eに示されるように、酸窒化ケイ素領域3140は、導波路コアの周囲全体に形成される。導波路コアの周囲の酸窒化ケイ素領域の厚及び組成の変化は、組成、純度、緻密化、密度、多孔度、及び形態を含むが、それらに限定されない窒化ケイ素及び二酸化ケイ素層の側面と共に、アニーリングの温度、時間、及び環境に依存することは明らかであろう。
次に、図32を参照すると、二酸化ケイ素-窒化ケイ素-二酸化ケイ素導波路構造の形成中、窒化ケイ素導波路コア上の最初の薄い二酸化ケイ素クラッドの窒素アニーリングを含む、本発明の一実施形態による例示的なプロセスフローが示されている。図示されるように、例示的なプロセスフローは、以下の第1~第6の画像3200A~3200Fを含む。
・第1の画像3200A-TEOSベースの二酸化ケイ素A3220などの下側二酸化ケイ素クラッドが、基板(明瞭化のため省略)上に蒸着されている。
・第2の画像3200B-窒化ケイ素層である窒化ケイ素3210が、蒸着されパターニングされている。
・第3の画像3200C-第1の薄い上側クラッドが蒸着され、TEOSベースの二酸化ケイ素B3230が窒化ケイ素コアを封入している。
・第4の画像3200D-構造が、窒素アニーリングプロセスを受けている。
・第5の画像3200E-結果として生じる中間導波路構造を示す。
・第6の画像3200F-第2の厚い上側クラッドであるTEOSベースの二酸化ケイ素C3240が蒸着されている。
・第1の画像3200A-TEOSベースの二酸化ケイ素A3220などの下側二酸化ケイ素クラッドが、基板(明瞭化のため省略)上に蒸着されている。
・第2の画像3200B-窒化ケイ素層である窒化ケイ素3210が、蒸着されパターニングされている。
・第3の画像3200C-第1の薄い上側クラッドが蒸着され、TEOSベースの二酸化ケイ素B3230が窒化ケイ素コアを封入している。
・第4の画像3200D-構造が、窒素アニーリングプロセスを受けている。
・第5の画像3200E-結果として生じる中間導波路構造を示す。
・第6の画像3200F-第2の厚い上側クラッドであるTEOSベースの二酸化ケイ素C3240が蒸着されている。
第5及び第6の画像3100E及び3100Fに示すように、酸窒化ケイ素領域3250は、導波路コアの周囲全体に形成される。導波路コアの周囲の酸窒化ケイ素領域の厚及び組成の変化は、組成、純度、緻密化、密度、多孔度、及び形態を含むが、それらに限定されない窒化ケイ素及び二酸化ケイ素層の側面と共に、アニーリングの温度、時間、及び環境に依存することは明らかであろう。
図33を参照すると、二酸化ケイ素-窒化ケイ素-二酸化ケイ素導波路構造の形成中、窒化ケイ素導波路コア及び第2の二酸化ケイ素クラッド上の最初の薄い二酸化ケイ素クラッドの窒素アニーリングを含む、本発明の一実施形態による例示的なプロセスフローが示されている。図示されるように、例示的なプロセスフローは、以下の第1~第7の画像3300A~3300Gを含む。
・第1の画像3300A-TEOSベースの二酸化ケイ素A3320などの下側二酸化ケイ素クラッドが基板(明瞭化のため省略)上に蒸着され、次に、窒化ケイ素層である窒化ケイ素3310の蒸着及びパターニングが行われ、最初の薄い第1の上側クラッドであるTEOSベースの二酸化ケイ素B3330が窒化ケイ素コアを封入する。
・第2の画像3300B-構造が、第1の窒素アニーリングプロセスを受けている。
・第3の画像3300C-最初の酸窒化ケイ素領域3350が窒化ケイ素コアの周囲に形成されるように、第1の窒素アニーリングから生じる第1の中間導波路構造が示されている。
・第4の画像3300D-薄い第2の上側クラッドであるTEOSベースの二酸化ケイ素C3340が蒸着されている。
・第5の画像3300E-構造が、第2の窒素アニーリングプロセスを受けている。
・第6の画像3300F-拡張された酸窒化ケイ素領域3350が窒化ケイ素コアの周囲に形成されるように、薄い第1及び第2の上側クラッド上の第1及び第2の窒素アニーリングから結果として生じる第2の中間導波路構造が示されている。
・第7の画像3300G-厚い第3の上側クラッドであるTEOS二酸化ケイ素D3360が蒸着されている。
・第1の画像3300A-TEOSベースの二酸化ケイ素A3320などの下側二酸化ケイ素クラッドが基板(明瞭化のため省略)上に蒸着され、次に、窒化ケイ素層である窒化ケイ素3310の蒸着及びパターニングが行われ、最初の薄い第1の上側クラッドであるTEOSベースの二酸化ケイ素B3330が窒化ケイ素コアを封入する。
・第2の画像3300B-構造が、第1の窒素アニーリングプロセスを受けている。
・第3の画像3300C-最初の酸窒化ケイ素領域3350が窒化ケイ素コアの周囲に形成されるように、第1の窒素アニーリングから生じる第1の中間導波路構造が示されている。
・第4の画像3300D-薄い第2の上側クラッドであるTEOSベースの二酸化ケイ素C3340が蒸着されている。
・第5の画像3300E-構造が、第2の窒素アニーリングプロセスを受けている。
・第6の画像3300F-拡張された酸窒化ケイ素領域3350が窒化ケイ素コアの周囲に形成されるように、薄い第1及び第2の上側クラッド上の第1及び第2の窒素アニーリングから結果として生じる第2の中間導波路構造が示されている。
・第7の画像3300G-厚い第3の上側クラッドであるTEOS二酸化ケイ素D3360が蒸着されている。
第8及び第9の画像3300H及び3300Iを参照すると、第1及び第2の上側クラッド層の厚さ及び/又は第1及び第2の窒素アニーリングプロセスの調節によって、窒化ケイ素コアから酸化ケイ素クラッドへの屈折率プロファイルは、図31の第7の画像3100Gに示すプロファイル又は第1及び第2の窒素アニーリング工程からの複数のプロファイルの組み合わせである第9の画像3300Iに示すプロファイルに類似する、第8の画像3300Hに示すようなコアとクラッドとの間の略ガウスプロファイル領域を含む様々なプロファイルを呈し得ることが明らかであろう。
垂直屈折率プロファイルは、採用される膜やアニーリング条件などにより、同様の屈折率プロファイルを有していてもよい、又は本発明の他の実施形態では、異なっていてもよいことは明らかであろう。
他のプロセスフローでは、合計厚と窒化ケイ素コアの周囲の酸窒化ケイ素領域の屈折率プロファイルとに応じて、最後の厚い第3の上側クラッドが必要でなくてもよいことは明らかであろう。本発明の他の実施形態では、3つ以上の蒸着/アニーリング段階を採用できることは明らかであろう。また、図33に示されるプロセスフローを検討すると、第1及び第2の二酸化ケイ素クラッド層の厚さにより、第3の二酸化ケイ素である二酸化ケイ素D3360が省略され得ることも明らかであろう。あるいは、この層は、電極形成やフォトリソグラフィなどの後の処理構成の構造を平坦化するため、蒸着膜、例えば、TEOSベースの二酸化ケイ素ではなく、スピンオンガラス、フォトレジスト、ポリイミドなどと置き換えられてもよい。
次に、図34Aの3400Bを参照すると、従来技術により蒸着された酸化ケイ素-窒化ケイ素-酸化ケイ素導波路に対する、図31を参照して説明および図示されるような単独の厚い二酸化ケイ素クラッドの例示的な窒素ベースのアニーリングプロセスの実験結果が示されている。作製される光導波路は以下を備える。
・公称3.3μm厚の下側二酸化ケイ素クラッド
・450nm厚の窒化ケイ素コア
・575nm幅の窒化ケイ素コア
・公称3.35μm厚の上側二酸化ケイ素クラッド
・公称3.3μm厚の下側二酸化ケイ素クラッド
・450nm厚の窒化ケイ素コア
・575nm幅の窒化ケイ素コア
・公称3.35μm厚の上側二酸化ケイ素クラッド
これらの導波路で採用される最初のアニーリング条件は以下のとおりである。
・250sscmで流れる雰囲気乾燥窒素
・1000℃のアニーリング温度
・アニーリング温度で60~75分の滞留
・14~15時間の総処理サイクル
・250sscmで流れる雰囲気乾燥窒素
・1000℃のアニーリング温度
・アニーリング温度で60~75分の滞留
・14~15時間の総処理サイクル
図34Aを参照すると、従来技術で作製された導波路と、本発明の例示的な実施形態によりアニーリングされた同一の導波路構造との第1~第4のグラフ3400A~3400Dが示されている。これらのグラフは以下を示す。
・第1のグラフ3400Aは、C帯域(1530nm~1565nm)でのTE偏光における製造されたSiO2-Si3N4-SiO2導波路に関する光損失測定値対導波路長を示す。約3.8dB/cmの伝搬損失
・第2のグラフ3400Bは、L帯域(1565nm~1625nm)でのTE偏光における、本発明の一実施形態により製造されたSiO2-Si3N4-SiO2導波路に関する光損失測定値対導波路長を示す。約3.15dB/cmの伝搬損失
・第3のグラフ3400Cは、C帯域(1530nm~1565nm)でのTE偏光における、本発明の一実施形態によりアニーリングされたSiO2-Si3N4-SiO2導波路の光損失測定値対導波路長を示す。約1.2dB/cmの伝搬損失
・第4のグラフ3400Dは、L帯域(1565nm~1625nm)でのTE偏光における、本発明の一実施形態によりアニーリングされたSiO2-Si3N4-SiO2導波路の光損失測定値対導波路長を示す。約1.35dB/cmの伝搬損失
・第1のグラフ3400Aは、C帯域(1530nm~1565nm)でのTE偏光における製造されたSiO2-Si3N4-SiO2導波路に関する光損失測定値対導波路長を示す。約3.8dB/cmの伝搬損失
・第2のグラフ3400Bは、L帯域(1565nm~1625nm)でのTE偏光における、本発明の一実施形態により製造されたSiO2-Si3N4-SiO2導波路に関する光損失測定値対導波路長を示す。約3.15dB/cmの伝搬損失
・第3のグラフ3400Cは、C帯域(1530nm~1565nm)でのTE偏光における、本発明の一実施形態によりアニーリングされたSiO2-Si3N4-SiO2導波路の光損失測定値対導波路長を示す。約1.2dB/cmの伝搬損失
・第4のグラフ3400Dは、L帯域(1565nm~1625nm)でのTE偏光における、本発明の一実施形態によりアニーリングされたSiO2-Si3N4-SiO2導波路の光損失測定値対導波路長を示す。約1.35dB/cmの伝搬損失
図34Bを参照すると、従来技術で作製された導波路と、本発明の例示的な実施形態によりアニーリングされた同一の導波路構造との第1~第4のグラフ3400E~3400Hが示されている。これらのグラフは以下を示す。
・第1のグラフ3400Eは、C帯域(1530nm~1565nm)でのTM偏光における製造されたSiO2-Si3N4-SiO2導波路に関する光損失測定値対導波路長を示す。約2.8dB/cmの伝搬損失
・第2のグラフ3400Fは、L帯域(1565nm~1625nm)でのTM偏光における、本発明の一実施形態により製造されたSiO2-Si3N4-SiO2導波路に関する光損失測定値対導波路長を示す。約1.9dB/cmの伝搬損失
・第3のグラフ3400Gは、C帯域(1530nm~1565nm)でのTM偏光における、本発明の一実施形態によりアニーリングされたSiO2-Si3N4-SiO2導波路の光損失測定値対導波路長を示す。約1.2dB/cmの伝搬損失
・第4のグラフ3400Hは、L帯域(1565nm~1625nm)でのTM偏光における、本発明の一実施形態によりアニーリングされたSiO2-Si3N4-SiO2導波路の光損失測定値対導波路長を示す。約0.85dB/cmの伝搬損失
・第1のグラフ3400Eは、C帯域(1530nm~1565nm)でのTM偏光における製造されたSiO2-Si3N4-SiO2導波路に関する光損失測定値対導波路長を示す。約2.8dB/cmの伝搬損失
・第2のグラフ3400Fは、L帯域(1565nm~1625nm)でのTM偏光における、本発明の一実施形態により製造されたSiO2-Si3N4-SiO2導波路に関する光損失測定値対導波路長を示す。約1.9dB/cmの伝搬損失
・第3のグラフ3400Gは、C帯域(1530nm~1565nm)でのTM偏光における、本発明の一実施形態によりアニーリングされたSiO2-Si3N4-SiO2導波路の光損失測定値対導波路長を示す。約1.2dB/cmの伝搬損失
・第4のグラフ3400Hは、L帯域(1565nm~1625nm)でのTM偏光における、本発明の一実施形態によりアニーリングされたSiO2-Si3N4-SiO2導波路の光損失測定値対導波路長を示す。約0.85dB/cmの伝搬損失
従って、これらの結果の比較から、本発明の実施形態による例示的な窒素アニーリングプロセスは、両偏光においてSiO2-Si3N4-SiO2導波路の伝搬損失の大幅な低減をもたらすことは明らかであり、C帯域では、TE及びTM偏光の光伝搬損失はそれぞれ、約2.6dB/cm及び1.6dB/cm低減される。L帯域では、TE及びTM偏光の光伝搬損失がそれぞれ、約1.8dB/cm及び0.95dB/cm低減される。アニーリングプロセスが、両横方向側壁と、上側及び下側クラッドと窒化ケイ素コアとの上側及び下側境界の表面とに影響を及ぼすため、両方の偏光に関して改善が観察される。
従って、最初の実験結果からの大幅な改善が、図34A及び34Bから明らかである。図31に示す本構成のアニーリングプロセスが更に最適化されるため、本構成に関するさらなる改善が企図される。改善は、図32及び33の構成からも予想される。
本発明の光導波路の上述した実施形態では、窒化ケイ素コアと酸化ケイ素上側及び下側クラッドSiO2-Si3N4-SiO2導波路構造を活用する導波路構造が、シリコンコアと窒化ケイ素上側及び下側クラッドSiN4-Si-Si3N4導波路構造で説明および図示されている。しかしながら、シリカ・オン・シリコン、未ドープクラッドに対するドープ(例えば、ゲルマニウムGe)シリカコア、酸窒化ケイ素、ポリマー・オン・シリコン、ドープシリコン導波路などを含むが、それらに限定されない。他の導波路構造が採用され得ることは明らかであろう。また、垂直及び/又は横方向導波路テーパを含み、導波路先端部のレーザ及び/又はアーク融解を介して導波路の端部にマイクロボールレンズを形成する他の導波路構造が採用されてもよい。更に、本発明の実施形態は主に、シリコン・オン・インシュレータ(SOI)導波路、例えば、SiO2-Si3N4-SiO2;SiO2-Ge:SiO2;又はSi-SiO2の光学的整合に関して説明してきたが、本発明の実施形態は、受動的導波路を、能動的半導体導波路、リン化インジウム(InP)又はヒ化ガリウム(GaS)、例えば、半導体光増幅器(SOA)、レーザダイオードなどに結合するために使用され得ることは明らかであろう。任意で、能動的半導体構造は、シリコンIO-MEMS構造上にエピタキシャル成長させる、ウェハからエピタキシャルに持ち上げ、シリコンIO-MEMS構造に接合させることなどができる。しかしながら、当業者にとっては、本発明の実施形態は、SiO2-Si3N4-SiO2;SiO2-Ge:SiO2;又はSi-SiO2;イオン交換ガラス、イオン注入ガラス、ポリマー導波路、InGaAsP、GaAs、III-V材料、II-VI材料、Si、SiGe、及び光ファイバなどを含むが、それらに限定されない材料系を活用する導波路上へ及び/又はから結合する様々な導波路結合構造で採用され得ることは明らかであろう。主に導波路-導波路システムを説明してきたが、当業者にとっては、本発明の実施形態は、導波路デバイスへ及び/からの自由空間結合のために、例えば、ボールレンズ、球面レンズ、屈折率分布型(GRIN)レンズなどの中間光学部品を整合させる際にも採用され得ることは明らかであろう。
実施形態を完全に理解するため、具体的な細部を上記の説明で提供する。しかしながら、これらの具体的な細部がなくても実施形態を実行することができると理解される。例えば、実施形態を不必要な詳細によって分かりにくくしないように、回路はブロック図で示すことができる。他の例では、実施形態を曖昧にするのを回避するため、不必要な詳細を除いて周知の回路、工程、アルゴリズム、構造及び技術を示すことができる。
本発明の例示的な実施形態の上記の開示は、例示と説明のために提示している。上記開示は、網羅的である又は本発明をまさに開示される形式に限定することを目的としていない。上記の開示に鑑み、当業者にとって、本明細書に記載される実施形態の多数の変形及び変更は自明であろう。発明の範囲は、添付の請求項及びその等価物によってのみ定義されるものとする。
さらに、本発明の代表的実施形態を説明する際、明細書は、本発明の方法及び/又は工程を特定のステップシーケンスとして提示している場合がある。しかしながら、方法又は工程が本明細書に記載されるステップの特定の順序に依存しないという点で、方法又は工程は記載される特定のステップシーケンスに限定されるべきではない。当業者が認識するように、他のステップシーケンスも可能である。従って、明細書に記載されるステップの具体的な順番は、請求項に関する限定と解釈すべきではない。また、本発明の方法及び/又は工程に関する請求項は、記載される順序でステップを実行することに限定されるべきではなく、当業者であれば、シーケンスは変更することができ、変更後も本発明の精神と範囲に属することを容易に認識できる。
Claims (31)
- チャネル型光導波路の製造方法であって、
第1の所定厚さを有する第1の二酸化ケイ素層を備える下側クラッドを、基板上に蒸着する工程と、
第2の所定厚さ及び第1の所定幅を有する窒化ケイ素を備える前記チャネル型光導波路のコアを、前記下側クラッド上に蒸着しパターニングする工程と、
第3の所定厚さを有する第2の二酸化ケイ素層を備える上側クラッドを、前記コア及び前記下側クラッドの上に蒸着する工程と、
結果として生じた構造を、第1の所定条件下で、窒素環境内でアニーリングする工程と、
を含む、方法。 - 前記アニーリング工程が、TE及びTM偏光の両方にとって前記チャネル型光導波路の伝搬損失の低減をもたらす、請求項1に記載の方法。
- 前記アニーリング工程が、前記チャネル型光導波路の所定部分の前記コアを囲む酸窒化ケイ素の層をもたらす、請求項1に記載の方法。
- 前記アニーリング工程が、前記基板に対する垂直方向と水平方向の両方に、前記窒化ケイ素コアから前記二酸化ケイ素クラッドまで非階段状に変動する前記チャネル型光導波路の屈折率をもたらす、請求項1に記載の方法。
- 1つ又はそれ以上の追加のシーケンスを実行する工程を更に含み、各シーケンスが、
前記コア及び前記下側クラッドの上に第4の所定厚さを有する第3の二酸化ケイ素層を備える更なる上側クラッドを蒸着する工程と、
結果として生じた前記構造を、第2の所定条件下で窒素環境内でアニーリングする工程と、
を含む、請求項1に記載の方法。 - 第5の所定厚さを有する第4の二酸化ケイ素層を備える最終上側クラッドを蒸着する工程を更に含む、請求項5に記載の方法。
- 前記複数の蒸着工程及び前記アニーリング工程が、前記チャネル型光導波路の前記コアの所定部分を囲む、変動する酸窒化ケイ素層をもたらす、請求項5に記載の方法。
- 前記複数の蒸着工程及び前記アニーリング工程が、前記基板に対する垂直方向と水平方向の両方に、前記窒化ケイ素コアから前記二酸化ケイ素クラッドまで非階段状に変動する前記チャネル型光導波路の屈折率をもたらす、請求項5に記載の方法。
- 基板上に形成される入力導波路であって、前記基板に形成された第1のファセット上の第1の所定位置に第1の端部を有する、入力導波路と、
前記基板上に形成される出力導波路であって、前記基板に形成された前記第1のファセット上の第2の所定位置に第2の端部を有する、出力導波路と、
前記第1のファセットの反対に配置された第2のファセットが形成される可動プラットフォームと、
前記基板に対して懸架された可動プラットフォーム上に形成されたゲート導波路であって、前記第2のファセット上の第1の所定位置における第1の端部と、前記第2のファセット上の第2の所定位置における遠位の第2の端部とを有する、ゲート導波路と、
前記可動プラットフォームに結合された微小電気機械システム(MEMS)アクチュエータと、
を備え、
前記MEMSアクチュエータが、第1の位置において、前記第1のファセットと前記第2のファセットが前記第1のファセットと前記第2のファセットとの間の間隙によって分離され、前記入力導波路内を伝搬する光信号が前記ゲート導波路を介して前記出力導波路に最小限に結合される、又は所定減衰で結合されるように、前記可動プラットフォームを移動させ、
前記MEMSアクチュエータが、第2の位置において、前記第1のファセットと前記第2のファセットが相互に接触し、前記入力導波路内を伝搬する光信号が前記ゲート導波路を介して前記出力導波路に結合されるように、可動プラットフォームを移動させる、
光学デバイス。 - 前記入力導波路の前記第1の端部が、前記第1のファセットに対する第1の角度を有し、
前記出力導波路の前記第1の端部が、前記第1のファセットに対する第2の角度を有し、
前記ゲート導波路の前記第1の端部が、前記第2のファセットに対する第3の角度を有し、
前記ゲート導波路の前記第1の端部が、前記第2のファセットに対する第4の角度を有し、
前記第1の角度と前記第3の角度が、前記MEMSアクチュエータが前記第2の位置にあるとき、前記第1のファセットと前記第2のファセットとの間の間隙内に光信号をもたらし、
前記第2の角度と前記第4の角度が、前記MEMSアクチュエータが前記第2の位置にあるとき、前記第1のファセットと前記第2のファセットとの間の間隙内に、前記開放間隙を終端とし、前記ゲート導波路に最小限に結合する光信号をもたらす、
請求項9に記載の光ゲート。 - 複数の第1の光導波路を備える第1の集積光学微小電気機械システム(IO-MEMS)素子であって、前記第1の光導波路がそれぞれ、前記IO-MEMS素子の一方の側の複数のポートのうちの第1の所定ポートを、前記IO-MEMS素子の同じ側の前記複数のポートのうちの第2の所定ポートにリンクさせる、IO-MEMS素子と、
前記IO-MEMS素子を移動させるために前記IO-MEMS素子に連結されている線形微小電気機械システム(MEMS)トランスレータと、
前記IO-MEMS素子がまた形成される基板上に画定される複数の第2の光導波路と、
を備え、
第1の位置において、前記IO-MEMS素子が、第3の所定サブセットの前記複数のポートを第1の所定サブセットの前記複数の第2の光導波路に結合し、第4の所定サブセットの前記複数のポートを第2の所定サブセットの前記複数の第2の光導波路に結合し、
第2の位置において、前記IO-MEMS素子が、第5の所定サブセットの前記複数のポートを第3の所定サブセットの前記複数の第2の光導波路に結合し、第6の所定サブセットの前記複数のポートを第4の所定サブセットの前記複数の第2の光導波路に結合し、
前記IO-MEMS素子が、間隙閉鎖機能も含む、
デバイス。 - 複数の第1の光導波路を備える第1の集積光学微小電気機械システム(IO-MEMS)素子であって、前記第1の光導波路がそれぞれ、前記IO-MEMS素子の一方の側の複数のポートのうちの第1の所定ポートを、前記IO-MEMS素子の同じ側の前記複数のポートのうちの第2の所定ポートにリンクさせる、IO-MEMS素子と、
前記複数のポートを有する前記IO-MEMS素子の側に平行な第1の軸に沿って前記IO-MEMS素子を移動させるために、前記IO-MEMS素子に結合されている第1の線形微小電気機械システム(MEMS)アクチュエータと、
前記第1の軸に垂直な第2の軸に沿って前記IO-MEMS素子を移動させるために、前記IO-MEMS素子に結合されている第2の線形MEMSアクチュエータと、
前記IO-MEMS素子がまた形成される基板上に画定され、前記複数のポートを有する前記IO-MEMS素子の側に近接して配置された第1の端部を有する複数の第2の光導波路と、
を備え、
前記第2の線形MEMSアクチュエータが、前記IO-MEMS素子を、前記複数の第2の光導波路の前記第1の端部と前記複数のポートを有する前記IO-MEMS素子の側との間に第1の所定間隙を伴う第1の位置から、前記第1の間隙より小さい第2の所定間隙を伴う第2の位置まで移動させ、
第1の線形MEMSアクチュエータが、前記第2の線形MEMSアクチュエータが前記第2の位置にあるとき、前記IO-MEMS素子を第1の位置から第2の位置に移動させ、それにより、
前記第1の位置において、前記IO-MEMS素子が、第3の所定サブセットの前記複数のポートを第1の所定サブセットの前記複数の第2の光導波路に結合し、第4の所定サブセットの前記複数のポートを第2の所定サブセットの前記複数の第2の光導波路に結合し、
前記第2の位置において、前記IO-MEMS素子が、第5の所定サブセットの前記複数のポートを第3の所定サブセットの前記複数の第2の光導波路に結合し、第6の所定サブセットの前記複数のポートを第4の所定サブセットの前記複数の第2の光導波路に結合する、
デバイス。 - 微小電気機械(MEMS)素子であって、
第1の部分に沿って第1のプロファイルを画定する第1の部分と、
前記第1の部分の軸に沿って第2のプロファイルを画定する第2の部分と、
前記第2の部分に沿って配置され、少なくとも第1の位置と第2の位置との間で前記第1の部分の軸に垂直な方向に前記第2の部分を移動させる複数の静電アクチュエータと、
を備え、
前記第1の位置において、前記第1の部分又は前記第2の部分のいずれかに機械的に結合されたMEMS構造の運動が、1つ又はそれ以上の第1の間隙停止特徴部によって、前記第1の部分の軸に沿って第1の所定位置までに限定され、
前記第2の位置において、前記第1の部分又は前記第2の部分の一方に機械的に結合された前記MEMS構造の運動が、1つ又はそれ以上の第2の間隙停止特徴部によって、前記第1の部分の軸に沿って第2の所定位置までに限定される、
MEMS素子。 - 間隙の一方の側に配置された集積光学微小電気機械システム(IO-MEMS)デバイスの第1の部分上の第1の導波路と、
前記間隙の他方の側に配置された前記IO-MEMSデバイスの第2の部分上の第2の導波路と、
を備え、
前記第1の導波路が、モード拡張構造の第1の所定部分に結合され、
前記第2の導波路が、前記モード拡張構造の第2の所定部分に結合され、
前記モード拡張構造の前記第1及び前記第2の所定部分が整合されると、間隙閉鎖時、光信号が前記第1の導波路から前記第2の導波路に結合される、
光学インタフェース。 - 基板に機械的に結合されたアンカーと、一端で前記アンカーに機械的に結合されたビームとを含む第1の集積光学微小電気機械システム(IO-MEMS)素子と、
前記ビーム及び前記アンカーに沿って配置され、前記アンカーの遠位の前記ビームの端部の所定地点で終端となる第1の光導波路と、
前記ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
前記基板に機械的に結合された複数の第2の光導波路と、を備え、
前記MEMSアクチュエータの作動が、間隙閉鎖時、前記第1の光導波路が、前記複数の第2の光導波路のうちの第1の第2の光導波路から前記複数の第2の光導波路のうちの第2の光導波路まで結合されるように、第1の変形と第2の変形との間の前記ビームの変形をもたらす、
デバイス。 - 4つの集積光学微小電気機械システム(IO-MEMS)素子を備え、各IO-MEMS素子が、
基板に機械的に結合されているアンカーと、
一端で前記アンカーに機械的に結合されたビームと、
前記ビーム及び前記アンカーに配置され、前記アンカーの遠位の前記ビームの端部の所定地点で終端となる第1の光導波路と、
前記ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
前記基板に機械的に結合された複数の第2の光導波路と、
前記IO-MEMSの固定部分上の導波路交差と、
を備え、
各IO-MEMS内の前記MEMSアクチュエータの作動が、間隙閉鎖時、前記第1の光導波路が、前記複数の第2の光導波路のうちの第1の第2の光導波路から前記複数の第2の光導波路のうちの第2の光導波路まで結合されるように、第1の変形と第2の変形との間のビームの変形をもたらし、
第1の構成において、第1の所定電圧が各MEMSアクチュエータに印加されて、前記第1の対のIO-MEMS素子が前記複数の第2の光導波路のうちの第1の第2の光導波路の対向端に結合され、第2の対のIO-MEMS素子が前記複数の第2の光導波路のうちの第2の光導波路の対向端に結合されるように、ビームの第1の変形をもたらし、
第2の構成において、第2の所定電圧が各MEMSアクチュエータに印加されて、前記第1の対のIO-MEMS素子の一方のIO-MEMS素子が前記複数の第2の光導波路のうちの第3の第2の光導波路の一端に結合され、前記第2の対のIO-MEMS素子の一方のIO-MEMS素子が前記複数の第2の光導波路のうちの前記第3の第2の光導波路の他端に結合され、前記第1の対のIO-MEMS素子の他方のIO-MEMS素子が前記複数の第2の光導波路のうちの第4の第2の光導波路の一端に結合され、前記第2の対のIO-MEMS素子の他方のIO-MEMS素子が前記複数の第2の光導波路のうちの前記第4の第2の光導波路の他端に結合されるように、前記ビームの前記第2の変形をもたらし、
前記導波路交差が、前記複数の第2の光導波路のうちの前記第1の第2の光導波路と前記複数の第2の光導波路のうちの前記第2の第2の光導波路、又は前記複数の第2の光導波路のうちの前記第3の第2の光導波路と前記複数の第2の光導波路のうちの前記第4の第2の光導波路のいずれか内で実行される、
デバイス。 - 4つの集積光学微小電気機械システム(IO-MEMS)素子を備え、各IO-MEMS素子が、
基板に機械的に結合されているアンカーと、
一端で前記アンカーに機械的に結合されたビームと、
前記ビーム及び前記アンカーに配置され、前記アンカーの遠位の前記ビームの端部の所定地点で終端となる第1の光導波路と、
前記ビームに沿った所定地点に配置された微小電気機械(MEMS)アクチュエータと、
を備え、
各IO-MEMS素子内の前記MEMSアクチュエータの作動が、第1の変形と第2の変形との間の前記ビームの変形をもたらし、
第1の構成において、第1の所定電圧が各MEMSアクチュエータに印加されて、前記第1の対のIO-MEMS素子上の前記第1の光導波路が相互に結合され、第2の対のIO-MEMS素子上の前記第1の光導波路が相互に結合されるように、前記ビームの前記第1の変形をもたらし、
第2の構成において、第2の所定電圧が各MEMSアクチュエータに印加されて、前記ビームの前記第2の変形をもたらし、
前記第1の対のIO-MEMS素子の一方のIO-MEMS素子の前記第1の光導波路が、前記第2の対のIO-MEMS素子の一方のIO-MEMS素子の前記光導波路に結合され、
前記第1の対のIO-MEMS素子の他方のIO-MEMS素子の前記第1の光導波路が、前記第2の対のIO-MEMS素子の他方のIO-MEMS素子の前記光導波路に結合される、
デバイス。 - 光導波路の第1の部分を軸に沿って含む懸架プラットフォームと、
前記懸架プラットフォームに結合されて、前記光導波路の第2の部分を支持する可撓ビームと、
前記懸架プラットフォームの軸に沿って軸を有する基板に形成された溝と、
を備え、
前記懸架プラットフォームが、前記溝に挿入されて前記溝に沿って前記懸架プラットフォームに向かって移動する光ファイバとの接触から生じる圧力に応答して、前記懸架プラットフォームの前記軸に沿って移動することができる、
ファイバインタフェース。 - 基板の底部から、シリコン・オン・インシュレータ(SOI)構造のシリコン層のシリコンデバイス層の底部までエッチングされた複数のバイアを設ける工程を含み、
前記複数のバイアにより、MEMS又はIO-MEMSの機械素子を前記SOI構造の筐体及び基板から解放させることができる、
方法。 - 集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程を含み、前記デバイスが、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するために、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
前記基板を通じて、前記MEMS又は前記IO-MEMSの機械素子として機能する前記SOI構造の前記シリコンデバイス層の底部までエッチングされた複数のバイアと、
を備え、
前記SOI構造の前記シリコンデバイス層の厚さが、前記シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、前記SOI構造の前記シリコン層の上部から前記光導波路スタックの前記コア層の中間までの前記光導波路スタックの厚さとによって画定される、
方法。 - 前記光スタックを所定位置で選択的に除去して、前記光スタックと前記SOI構造の前記シリコン層のうち少なくとも一方から生じる応力を軽減し、前記IO-MEMSの懸架部分への歪み及び前記SOIウェハの撓みのうち少なくとも一方を最小限にする工程を更に含む、前記方法。
- 集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程であって、前記デバイスが、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
前記基板を通じて、前記MEMS又は前記IO-MEMSの機械素子として機能する前記SOI構造の前記シリコンデバイス層の底部までエッチングされた複数のバイアと、を備える工程と、
前記複数のバイアを通じて蒸着され、前記第1の光導波路材料セットと同一の構造及び前記光スタックと等しい応力値のうち少なくとも1つを有する1つ又はそれ以上の材料を含む応力補償スタックを蒸着する工程と、
前記応力補償スタックのうち少なくとも1つが、前記複数のバイアのうちのバイアの上方の前記第1の光導波路スタックのパターンと合致するようにパターニングされ、前記光導波路スタックが所定位置で選択的に除去されて、前記光導波路スタック及び前記SOI構造の前記シリコン層のうち少なくとも1つから生じる圧力を軽減し、前記SOI基板の撓みを最小限にし、
前記SOI構造の前記シリコンデバイス層の厚さが、前記シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、前記SOI構造の前記シリコン層の上部から前記光導波路スタックの前記コア層の中間までの前記光導波路スタックの厚さとによって画定される、
方法。 - 圧電材料から形成される少なくとも1つの層を有する光導波路構造を含む集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程と、
圧電作動可能コアの圧電作動によって、前記光導波路構造内の応力を動的に補償する工程と、
を含む、方法。 - 集積光学微小電気機械システム(IO-MEMS)デバイスであって、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックを備え、
前記基板が、前記基板の厚さよりも小さい所定深さの1つ又はそれ以上の空洞を有し、前記空洞が、IO-MEMS素子及び前記IO-MEMSデバイスの微小電気機械システム(MEMS)素子のうち少なくとも1つを形成する前記SOI構造の前記シリコン層の領域の下に形成され、
前記光導波路スタックを所定位置で選択的に除去して、前記光導波路スタックと前記SOI構造の前記シリコン層のうち少なくとも一方から生じる応力を軽減し、前記IO-MEMSの懸架部分への歪み及び前記SOIウェハの撓みのうち少なくとも一方を最小限にし、
前記SOI構造の前記シリコンデバイス層の厚さが、前記シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、前記SOI構造の前記シリコン層の上部から前記光導波路スタックの前記コア層の中間までの前記光導波路スタックの厚さとによって画定される、
IO-MEMSデバイス。 - 集積光学微小電気機械システム(IO-MEMS)デバイスであって、
基板上のシリコン・オン・インシュレータ(SOI)構造のシリコン層の上に配置される1つ又はそれ以上の光導波路を形成するための、少なくとも下側クラッド層とコア層とを含む光導波路スタックと、
応力を有する前記SOI構造に形成される空洞内の前記SOI構造の前記シリコン層の底部に蒸着及びパターニングされて、前記SOI構造の前記シリコン層の上で、前記光導波路スタックの前記応力を軽減する応力補償スタックと、
を備え、
前記光導波路スタックを所定位置で選択的に除去して、前記光導波路スタックと前記SOI構造の前記シリコン層のうち少なくとも一方から生じる応力を軽減し、前記IO-MEMSの懸架部分への歪み及び前記SOIウェハの撓みのうち少なくとも一方を最小限にし、
前記SOI構造の前記シリコンデバイス層の厚さが、前記シリコンデバイス層のエッチングによって形成された溝に挿入される光ファイバの径と、前記SOI構造の前記シリコン層の上部から前記光導波路スタックの前記コア層の中間までの前記光導波路スタックの厚さとによって画定される、
IO-MEMSデバイス。 - 集積光学微小電気機械システム(IO-MEMS)デバイスであって、
1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造の第1のシリコンデバイス層と、第2の所定厚さを有する第2のシリコン・オン・インシュレータ構造の第2のシリコンデバイス層との間に配置された、下側クラッド、コア層、及び上側クラッドを含む層構造を備え、
前記層構造が、前記層構造の前記コア層を中心とする対称応力を有し、
前記層構造の前記第1及び前記第2のSOI構造のシリコンデバイス層が、前記層構造にわたって形成された導電性バイアを通って接続されて、両シリコンデバイス層に結合される電気信号で作動される単独のMEMS素子を前記両シリコンデバイス層に形成させ、電気信号がまず前記バイアを介して他方のシリコンデバイス層に結合され、
前記第1のSOI構造及び前記第2のSOI構造の一方が基板に機械的に結合され、前記第1のSOI構造及び前記第2のSOI構造の前記一方のシリコンデバイス層の厚さが、前記下側キャップSOI構造の前記デバイス層を通じたエッチングによって形成された溝に挿入される光ファイバの径と、前記層構造の前記コア層の中間までの前記層構造の厚さとによって画定される、
IO-MEMSデバイス。 - 集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程を含み、前記デバイスが、
下側クラッド、コア層、及び上側クラッドから成る1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
前記光スタックが、前記コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、前記IO-MEMSの懸架部分に応力補償スタックを追加する必要性を排除し、
前記光スタックを有する前記第1のSOI構造が、空洞を有し前記空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重SOI構造の上側デバイス層に下向きに接合され、
IO-MEMS素子が、空洞を有する前記二重SOI構造の前記デバイス層の下方の前記応力補償材料、空洞を有する前記二重SOI構造の前記上側デバイス層、前記第1のSOI構造の前記デバイス層上に配置された前記光スタック、前記第1のSOI構造の前記デバイス層、及び前記第1のSOI構造の埋込み酸化物から形成され、
空洞を有する前記二重SOI構造の前記第1のデバイス層の厚さが、前記空洞を覆う前記デバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、前記光スタックの前記コア層の中間までの層構造の厚さとによって画定され、
前記IO-MEMSが、前記二重SOI構造の前記デバイス層と同一の厚さを有する前記第1のSOI構造の前記デバイス層と応力に関して縦方向に対称である。
方法。 - 集積光学微小電気機械システム(IO-MEMS)デバイスを設ける工程であって、前記デバイスが、
下側クラッド、コア層、及び上側クラッドから成る1つ又はそれ以上の光導波路を形成するようにパターニングされ、第1の所定厚さを有する第1のシリコン・オン・インシュレータ(SOI)構造のシリコンデバイス層上に蒸着された材料の光スタックを備え、
前記光スタックが、前記コア層を中心とした対称レベルの応力を提供することによって、パターニングされていない導波路の光導波路材料を除去する必要性だけでなく、前記IO-MEMSの懸架部分に応力補償スタックを追加する必要性を排除する、工程と、
上に配置された前記光スタック材料セットを通って前記第1のSOI構造の前記デバイス層間に形成され、開口部を有する第2のSOI構造のデバイス層を接続することによって、前記IO-MEMSの共通作動を可能にする導電性バイアを設ける工程と、
前記1つ又はそれ以上の光導波路のうちの光導波路と前記開口部によって整合された光ファイバを装着する工程と、
を備え、
前記光スタックを有する前記第1のSOI構造が、空洞を有し前記空洞を覆うデバイス層シリコンの下方の応力補償材料セットを一体化した二重SOI構造の上側デバイス層に下向きに接合され、
IO-MEMS素子が、空洞を有する前記二重SOI構造の前記デバイス層の下方の前記応力補償材料、空洞を有する前記二重SOI構造の前記上側デバイス層、前記第1のSOI構造の前記デバイス層上に配置された前記光スタック、前記第1のSOI構造の前記デバイス層、及び前記第1のSOI構造の埋込み酸化物から形成され、
空洞を有する前記二重SOI構造の前記第1のデバイス層の厚さが、前記空洞を覆う前記デバイス層シリコンの下方の応力補償を必要とせずに空洞を開口することによって形成された溝に挿入される光ファイバの径と、前記光スタックの前記コア層の中間までの層構造の厚さとによって画定され、
前記IO-MEMSが、前記二重SOI構造の前記デバイス層と同一の厚さを有する前記第1のSOI構造の前記デバイス層と応力に関して縦方向に対称である、
方法。 - 前記デバイスに装着された光学要素を更に備え、前記光学要素が、レーザダイオード、発光ダイオード、光検出器、MEMS、別のIO-MEMS、及び光電集積回路のうちの1つである、請求項24、25、及び26のいずれか一項に記載のデバイス。
- 前記IO-MEMSに装着された光学要素を設ける工程を更に含み、前記光学要素が、レーザダイオード、発光ダイオード、光検出器、MEMS、別のIO-MEMS、及び光電集積回路のうちの1つである、請求項20、22、27、及び28のいずれか一項に記載の方法。
- 前記光学要素の前記IO-MEMSへの装着が、前記IO-MEMS上に蒸着された金属化層構造への共融ダイボンディングを用いて実行される、請求項30に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862757317P | 2018-11-08 | 2018-11-08 | |
US62/757,317 | 2018-11-08 | ||
PCT/CA2019/000156 WO2020093136A1 (en) | 2018-11-08 | 2019-11-08 | Structures and methods for stress and gap mitigation in integrated optics microelectromechanical systems |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022506913A true JP2022506913A (ja) | 2022-01-17 |
Family
ID=70610686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021525031A Pending JP2022506913A (ja) | 2018-11-08 | 2019-11-08 | 集積光学微小電気機械システムにおける応力及び間隙の軽減のための構造及び方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP3877794A4 (ja) |
JP (1) | JP2022506913A (ja) |
CN (1) | CN113544558A (ja) |
CA (1) | CA3119371A1 (ja) |
WO (1) | WO2020093136A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020209122A1 (de) | 2020-07-21 | 2022-01-27 | Robert Bosch Gesellschaft mit beschränkter Haftung | Herstellungsverfahren für ein mikrooptoelektromechanisches Bauelement und entsprechendes mikrooptoelektromechanisches Bauelement |
US11782211B2 (en) | 2020-09-15 | 2023-10-10 | Anello Photonics, Inc. | Process flow with pre-biased mask and wet etching for smooth sidewalls in silicon nitride waveguides |
US11543589B2 (en) * | 2020-09-15 | 2023-01-03 | Anello Photonics, Inc. | Process flow with wet etching for smooth sidewalls in silicon nitride waveguides |
US11994714B2 (en) * | 2021-09-30 | 2024-05-28 | Globalfoundries U.S. Inc. | Photonic integrated circuit structure with at least one tapered sidewall liner adjacent to a waveguide core |
CN114966991A (zh) * | 2022-06-09 | 2022-08-30 | 西湖大学 | 一种片上集成的波长选择开关及波长选择开关网络 |
WO2024129761A1 (en) * | 2022-12-16 | 2024-06-20 | Anello Photonics, Inc. | Process flow with pre-biased mask and wet etching for smooth sidewalls in silicon nitride waveguides |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011505596A (ja) * | 2007-11-30 | 2011-02-24 | スリーエム イノベイティブ プロパティズ カンパニー | 光導波路を作製する方法 |
WO2011043449A1 (ja) * | 2009-10-09 | 2011-04-14 | 日本電気株式会社 | 光分岐素子、光分岐回路、並びに光分岐素子の製造方法、光分岐回路の製造方法 |
JP2015527608A (ja) * | 2012-07-13 | 2015-09-17 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 能動及び受動構造を備えたフォトニック回路を製造する方法 |
US20160327743A1 (en) * | 2015-05-05 | 2016-11-10 | Ecole polytechnique fédérale de Lausanne (EPFL) | Waveguide Fabrication Method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6968100B2 (en) * | 2003-03-19 | 2005-11-22 | Xerox Corporation | MEMS waveguide shuttle optical latching switch |
US7242825B2 (en) * | 2004-12-13 | 2007-07-10 | Xerox Corporation | Cantilever beam MEMS variable optical attenuator |
WO2008030468A2 (en) * | 2006-09-07 | 2008-03-13 | Massachusetts Institute Of Technology | Microphotonic waveguide including core/cladding interface layer |
KR20130069138A (ko) * | 2011-12-16 | 2013-06-26 | 한국전자통신연구원 | 굴절율 의사상변화 및 식각을 이용한 광소자의 파장가변 방법 |
EP3035092B1 (en) * | 2014-12-16 | 2020-05-20 | IMEC vzw | Integrated semiconductor optical coupler. |
JP6772244B2 (ja) * | 2015-03-23 | 2020-10-21 | エポニクス インコーポレイテッドAeponyx Inc. | フォトニックスイッチ、フォトニックスイッチングファブリック、データセンター用の方法 |
-
2019
- 2019-11-08 EP EP19881994.8A patent/EP3877794A4/en not_active Withdrawn
- 2019-11-08 JP JP2021525031A patent/JP2022506913A/ja active Pending
- 2019-11-08 CN CN201980088028.6A patent/CN113544558A/zh active Pending
- 2019-11-08 CA CA3119371A patent/CA3119371A1/en active Pending
- 2019-11-08 WO PCT/CA2019/000156 patent/WO2020093136A1/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011505596A (ja) * | 2007-11-30 | 2011-02-24 | スリーエム イノベイティブ プロパティズ カンパニー | 光導波路を作製する方法 |
WO2011043449A1 (ja) * | 2009-10-09 | 2011-04-14 | 日本電気株式会社 | 光分岐素子、光分岐回路、並びに光分岐素子の製造方法、光分岐回路の製造方法 |
JP2015527608A (ja) * | 2012-07-13 | 2015-09-17 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 能動及び受動構造を備えたフォトニック回路を製造する方法 |
US20160327743A1 (en) * | 2015-05-05 | 2016-11-10 | Ecole polytechnique fédérale de Lausanne (EPFL) | Waveguide Fabrication Method |
Non-Patent Citations (4)
Title |
---|
BAUTERS JARED F. ET AL.: "Integration of Ultra-Low-Loss Silica Waveguides with Silicon Photonics", IEEE PHOTONICS CONFERENCE 2012, JPN6023046236, 23 September 2012 (2012-09-23), pages 701 - 702, XP032269277, ISSN: 0005192724, DOI: 10.1109/IPCon.2012.6358815 * |
HECK, MARTIJN J. R. ET AL.: "Ultra-low loss waveguide platform and its integration with silicon photonics", LASER & PHOTONICS REVIEWS, vol. 8, no. 5, JPN6023046235, 10 March 2014 (2014-03-10), pages 667 - 686, XP055708219, ISSN: 0005192722, DOI: 10.1002/lpor.201300183 * |
SHAW, MICHAEL J. ET AL.: "Fabrication techniques for low loss silicon nitride waveguides", MICROMACHINING TECHNOLOGY FOR MICRO-OPTICS AND NANO-OPTICS III, vol. 5720, JPN7023004233, 22 January 2005 (2005-01-22), pages 109 - 118, XP055708223, ISSN: 0005192723, DOI: 10.1117/12.588828 * |
WANG, L. ET AL.: "Nonlinear silicon nitride waveguides based on a PECVD deposition platform", OPTICS EXPRESS, vol. 26, no. 8, JPN6023046234, 16 April 2018 (2018-04-16), pages 9645 - 9654, XP055708211, ISSN: 0005192721, DOI: 10.1364/OE.26.009645 * |
Also Published As
Publication number | Publication date |
---|---|
WO2020093136A1 (en) | 2020-05-14 |
CA3119371A1 (en) | 2020-05-14 |
EP3877794A1 (en) | 2021-09-15 |
EP3877794A4 (en) | 2022-07-27 |
CN113544558A (zh) | 2021-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022506913A (ja) | 集積光学微小電気機械システムにおける応力及び間隙の軽減のための構造及び方法 | |
US10656333B2 (en) | Two-stage adiabatically coupled photonic systems | |
US6493482B1 (en) | Optical switch having a planar waveguide and a shutter actuator | |
CN108292012B (zh) | 光耦合方案 | |
CN211928243U (zh) | 一种半导体光耦合结构和硅光集成芯片 | |
US7298954B2 (en) | Waveguide shuttle MEMS variable optical attenuator | |
US11125948B2 (en) | Methods and system for microelectromechanical packaging | |
CA2891684A1 (en) | Fiber optic coupler array | |
CN106233174A (zh) | 可调波长光学组件的方法和系统以及子系统 | |
JP7024359B2 (ja) | 光ファイバ接続構造 | |
US7242825B2 (en) | Cantilever beam MEMS variable optical attenuator | |
WO2001045194A2 (en) | Tunable resonator having a movable phase shifter | |
Zaoui et al. | High-efficient CMOS-compatible grating couplers with backside metal mirror | |
WO2001038922A2 (en) | Analog optical switch using an integrated mach-zehnder interferometer having a movable phase shifter | |
CA2392467A1 (en) | Integrated planar optical waveguide and shutter | |
CN112444916A (zh) | 多层波导装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240529 |