JP2022503598A - 量子デバイスのための誘電体ホルダ - Google Patents

量子デバイスのための誘電体ホルダ Download PDF

Info

Publication number
JP2022503598A
JP2022503598A JP2021510351A JP2021510351A JP2022503598A JP 2022503598 A JP2022503598 A JP 2022503598A JP 2021510351 A JP2021510351 A JP 2021510351A JP 2021510351 A JP2021510351 A JP 2021510351A JP 2022503598 A JP2022503598 A JP 2022503598A
Authority
JP
Japan
Prior art keywords
substrate
recess
computer
threshold level
thermal conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021510351A
Other languages
English (en)
Other versions
JP7336820B2 (ja
JPWO2020088909A5 (ja
Inventor
グマン、パトリク
オリヴァデーセ、サルヴァトーレ、ベルナルド
チョウ、ジェリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022503598A publication Critical patent/JP2022503598A/ja
Publication of JPWO2020088909A5 publication Critical patent/JPWO2020088909A5/ja
Application granted granted Critical
Publication of JP7336820B2 publication Critical patent/JP7336820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/81Containers; Mountings
    • H10N60/815Containers; Mountings for Josephson-effect devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Recrystallisation Techniques (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Figure 2022503598000001
デバイスは、熱伝導率の閾値レベルを示す第1の材料から形成される第1の基板を含む。熱伝導率の閾値レベルは、量子回路が動作する極低温温度範囲で達成される。一実施形態において、デバイスは、第1の基板の凹部内に配設された第2の基板も含み、第2の基板は熱伝導率の第2の閾値レベルを示す第2の材料から形成される。熱伝導率の第2の閾値レベルは、量子回路が動作する極低温温度範囲で達成される。一実施形態において、少なくとも1つの量子ビットが第2の基板上に配設される。一実施形態において、デバイスは、第1の基板と第2の基板との間でマイクロ波信号を搬送するように構成された伝送線路も含む。

Description

本発明は、一般に、量子デバイスのレイアウトのためのデバイス、製造方法、およびコンピュータ・プログラム製品に関する。より具体的に言えば、本発明は、量子デバイスのための誘電体ホルダのためのデバイス、製造方法、およびコンピュータ・プログラム製品に関する。
以下、語句における接頭辞「Q」は、使用されている箇所で明示的に識別されない限り、量子コンピューティングの文脈におけるその語または句の参照を示す。
分子および素粒子は、最も基本的なレベルで物質世界がどのように働くかを研究する物理学の分野、量子力学の法則に従う。このレベルにおいて、粒子は不思議な方法で挙動し、同時に複数の状態を呈し、非常に遠くの他の粒子と相互作用する。量子コンピューティングはこれらの量子現象を利用して情報を処理する。
現在我々が使用するコンピュータは、古典的コンピュータとして知られる(本明細書では、「従来型コンピュータまたは従来型ノード、あるいは「CN」とも呼ばれる)。従来型コンピュータは、半導体の材料および技術を使用して製造された従来型プロセッサ、半導体メモリ、および磁気またはソリッドステート記憶デバイスを使用し、フォン・ノイマン・アーキテクチャとして知られる。具体的には、従来型コンピュータ内のプロセッサはバイナリ・プロセッサであり、すなわち1および0で表されるバイナリ・データで動作する。
量子プロセッサ(qプロセッサ)は、絡み合った量子ビット・デバイス(entangled qubit device)(本明細書では簡潔に「量子ビット」、複数の「量子ビット」と呼ばれる)の不規則な性質を使用して、計算タスクを実行する。量子力学が動作する特定の領域では、物質の粒子は、「オン」状態、「オフ」状態、ならびに「オン」および「オフ」の両方同時の状態などの、複数の状態で存在することが可能である。半導体プロセッサを使用するバイナリ・コンピューティングがオン状態およびオフ状態のみを使用すること(バイナリ・コードにおける1および0と等価である)に限定される場合、量子プロセッサは物質のこれらの量子状態を利用して、データ・コンピューティングにおいて使用可能な信号を出力する。量子デバイスは、量子回路のセットを使用して計算タスクを実行する。たとえば量子デバイスは、少なくとも2つの量子回路を含むことが可能であり、各量子回路は少なくとも1つの量子ビットを含む。
従来型コンピュータは、情報をビット単位で符号化する。各ビットは1または0の値を取ることができる。これら1および0は、コンピュータ機能を最終的に駆動させるオン/オフ・スイッチとして作用する。他方で、量子コンピュータは、量子物理学の2つの基本原理である重ね合わせおよび絡み合いに従って動作する、量子ビットに基づく。重ね合わせとは、各量子ビットが1および0の両方を同時に表すことが可能であることを意味する。絡み合いとは、重ね合わせにおける量子ビットが非古典的様式で相互に相関可能であること、すなわち1つの状態(1、0、または両方のいずれかにかかわらず)が別の状態に依存可能であること、および、2つの量子ビットが個別に取り扱われる場合よりも絡み合っている場合の方が、2つの量子ビットに関して確定可能な情報が多いことを意味する。
量子ビットは、これら2つの原理を使用してより高度な情報のプロセッサとして動作し、従来型コンピュータを使用して解決することが難しい困難な問題を解決できるように、量子コンピュータを機能させることができる。IBM(R)は、超電導量子ビットを使用して量子プロセッサの操作性を正常に構築および実証した(IBMは、米国および諸外国におけるインターナショナル・ビジネス・マシンズ・コーポレーションの登録商標である)。
超電導量子ビットは、ジョセフソン接合を含む。ジョセフソン接合は、2つの薄膜超電導金属層を非超電導材料によって分離することによって形成される。超電導層内の金属が、たとえば金属の温度を指定された極低温まで低下させることによって、超電導性にされるとき、電子対は一方の超電導層から非超電導層を介して他方の超電導層へとトンネルすることができる。量子ビットにおいて、分散非線形インダクタとして機能するジョセフソン接合は、非線形マイクロ波発振器を形成する1つまたは複数の容量性デバイスと並列に電気的に結合される。発振器は、量子ビット回路内のインダクタンスおよびキャパシタンスの値によって決定される共振周波数/遷移周波数を有する。「量子ビット」という用語へのいずれの言及も、使用されている箇所で明示的に識別されない限り、ジョセフソン接合を採用する超電導量子ビット回路を指す。
量子ビットによって処理される情報は、マイクロ波周波数の範囲内のマイクロ波信号/光子の形で搬送または伝送される。マイクロ波信号は、符号化された量子情報を解読するために、取り込み、処理、および分析される。読み出し回路は、量子ビットの量子状態を取り込み、読み取り、および測定するために量子ビットと結合された回路である。読み出し回路の出力は、計算を実行するためにqプロセッサによって使用可能な情報である。
超電導量子ビットは、2つの量子状態、-|0>および|1>を有する。これら2つの状態は、原子の2つのエネルギー状態、たとえば、超電導人工原子(超電導量子ビット)の基底(|g>)および第1の励起状態(|e>)とすることができる。他の例は、核スピンまたは電子スピンのスピンアップおよびスピンダウン、結晶欠陥の2つの位置、ならびに、量子ドットの2つの状態を含む。システムは量子性であるため、2つの状態の任意の組み合わせが可能であり有効である。
量子ビットを使用する量子コンピューティングを信頼できるものとするために、量子回路、たとえば量子ビット自体、量子ビットに関連付けられた読み出し回路要素、および量子プロセッサの他の部分は、エネルギーの注入または消散などによって、著しく量子ビットのエネルギー状態を変えてはならず、あるいは、量子ビットの|0>状態と|1>状態との間の相対位相に影響を与えてはならない。量子情報と共に動作する任意の回路に対するこの動作制約は、こうした回路で使用される半導体および超電導構造を製造する際に特別な考慮を必要とする。
現在使用可能な超電導量子回路は、極低温で、たとえば、約10~100ミリケルビン(mK)または約4Kで、超電導性となる材料を使用して形成される。たとえば、現在使用可能な超電導量子回路は、基板としてシリコンまたはサファイアを使用して形成可能である。現在使用可能な超電導量子回路は、希釈冷蔵庫ステージ(dilution fridge stage)のハウジング内に配設される。量子回路を制御、動作、および測定するために使用される電子回路は、通常、超電導量子回路を収納する希釈冷蔵庫の外側に位置する。冷蔵庫の外側の温度は、通常、約300K(室温)である。
現在使用可能な希釈冷蔵庫は、サンプル/デバイスをミリケルビン温度まで冷却するために使用可能な極低温装置である。しかしながら、冷蔵庫内の室温からミリケルビン温度までの遷移は、突然または急激ではない。温度遷移および冷却動作を容易にするために、希釈冷蔵庫は、異なる周囲温度で保持される複数の熱的に分離されたステージ(本明細書では、簡潔に「ステージ」、複数の「ステージ」と呼ばれる)からなる。たとえば、一般的な市販の希釈冷蔵庫は、冷蔵庫内に40K、4K、0.7K、0.1K、0.01Kの5つの温度ステージ(ベース・ステージとして知られる)を有する。考察を簡略化するために、下記では冷蔵庫内部の入力線路に注目する。冷蔵庫内部の異なるステージ間での温度差を維持するため、および、より高いステージの室温電子機器または黒体放射あるいは電磁雑音の他の発生源から発せられる、入力線路を下降してくる雑音から量子回路を保護するために、2つの連続ステージ間を接続するために損失伝送線路を使用すること、および、異なるステージでこれらの線路の経路内に抵抗減衰器およびフィルタを組み込むことが、一般的なやり方である。
ステージ間の線路上を伝搬する信号は、室温で冷蔵庫の外に位置している結果として、高温電子、より多くのエネルギーを含む電子を含むことができる。高温電子は、ステージ内に熱雑音をもたらし得る。この雑音は、赤外線スペクトル内にあり得る。
ステージを通過する線路上の信号は、雑音を含み得る。この雑音は、マイクロ波周波数スペクトル内にあり得る。本明細書で説明する理由によって、線路および信号がq回路を使用する量子コンピューティングに関するとき、マイクロ波周波数雑音は望ましくない。
例示的実施形態は、現在使用可能な量子回路に伴う特定の欠点を了解している。たとえば、各量子ビットは、動作するために基板上に約1平方ミリメートルの空間を必要とする。例示的実施形態は、現在使用可能な基板のサイズが、量子デバイスを動作可能にする量子ビットの数および量子ビット間の接続を制限することを了解している。例示的実施形態は、量子デバイスの熱化が信号内の雑音を減少させることをさらに了解している。
例示的実施形態は、量子デバイスのための誘電体ホルダのためのデバイス、製造システム、およびコンピュータ・プログラム製品を提供する。実施形態のデバイスは、熱伝導率の閾値レベルを示す第1の材料から形成される第1の基板を含む。一実施形態において、熱伝導率の閾値レベルは、量子回路が動作する極低温温度範囲で達成される。
一実施形態において、デバイスは、第1の基板の凹部内に配設された第2の基板も含み、第2の基板は熱伝導率の第2の閾値レベルを示す第2の材料から形成される。一実施形態において、熱伝導率の第2の閾値レベルは、量子回路が動作する極低温温度範囲で達成される。
一実施形態において、少なくとも1つの量子ビットが第2の基板上に配設される。一実施形態において、デバイスは、第1の基板と第2の基板との間でマイクロ波信号を搬送するように構成された伝送線路も含む。
一実施形態において、デバイスは、第1の基板の第2の凹部内に配設された第3の基板を含み、第3の基板は熱伝導率の第3の閾値レベルを示す第3の材料から形成される。一実施形態において、熱伝導率の第3の閾値レベルは、量子回路が動作する極低温温度範囲で達成される。一実施形態において、少なくとも1つの量子ビットが第3の基板上に配設される。
一実施形態において、デバイスは、第3の基板上の少なくとも1つの量子ビットと第2の基板上の少なくとも1つの量子ビットとの間で第2のマイクロ波信号を搬送するように構成された、第2の伝送線路を含む。
一実施形態において、基板は凹部を形成するようにミリング(mill)される。一実施形態において、ミリングはレーザ・ミルによって実行される。一実施形態において、凹部の深さは200から700マイクロメートルの間の範囲内であり、その範囲の各端を含む。
一実施形態において、基板は凹部を形成するようにエッチングされる。一実施形態において、第1の材料は、サファイア、シリコン、クオーツ、ガリウムヒ素、溶融石英、非晶質シリコン、またはダイヤモンドのうちの少なくとも1つを含む。
一実施形態において、第2の材料は、サファイア、シリコン、クオーツ、ガリウムヒ素、溶融石英、非晶質シリコン、またはダイヤモンドのうちの少なくとも1つを含む。
一実施形態において、第2の基板の上面は、第1の基板の上面と実質的に同一平面である。一実施形態において、凹部の深さは約200マイクロメートルである。
一実施形態において、デバイスは、第2の基板の凹部内に配設された第3の基板を含み、第3の基板は、熱伝導率の第3の閾値レベルを示す第3の材料から形成される。一実施形態において、熱伝導率の第3の閾値レベルは、量子回路が動作する極低温温度範囲で達成される。一実施形態において、少なくとも1つの量子ビットが第3の基板上に配設される。
一実施形態において、第3の基板は、第1の基板の上面と実質的に同一平面である。
一実施形態は、コンピュータ使用可能プログラム製品を含む。コンピュータ使用可能プログラム製品は、1つまたは複数のコンピュータ可読記憶デバイスと、1つまたは複数の記憶デバイスのうちの少なくとも1つに記憶されたプログラム命令とを含む。
一実施形態はコンピュータ・システムを含む。コンピュータ・システムは、1つまたは複数のプロセッサ、1つまたは複数のコンピュータ可読メモリ、および1つまたは複数のコンピュータ可読記憶デバイス、ならびに、1つまたは複数のメモリのうちの少なくとも1つを介して1つまたは複数のプロセッサのうちの少なくとも1つによって実行するための、1つまたは複数の記憶デバイスのうちの少なくとも1つに記憶されたプログラム命令を含む。
一実施形態は製造システムを含む。製造システムは、第1の基板内に凹部を形成することを含む動作を実行し、第1の基板は熱伝導率の閾値レベルを示す第1の材料から形成され、熱伝導率の閾値レベルは、量子回路が動作する極低温温度範囲で達成される。
一実施形態において、製造システムは、第1の基板の凹部内に第2の基板を配置することを含む動作を実行し、第2の基板は、熱伝導率の第2の閾値レベルを示す第2の材料から形成され、熱伝導率の第2の閾値レベルは、量子回路が動作する極低温温度範囲で達成され、少なくとも1つの量子ビットが第2の基板上に配設される。
一実施形態において、製造システムは、第1の基板と第2の基板との間でマイクロ波信号を搬送するように構成された伝送線路を接続することを含む動作を実行する。
本発明の特徴と考えられる新規な機構は、添付の特許請求の範囲に記載されている。しかしながら、本発明自体、ならびに好ましい使用モード、それらのさらなる目的および利点は、添付の図面と併せて読むときに、下記の例示的実施形態の詳細な説明を参照することによって最もよく理解されよう。
例示的実施形態に従った、データ処理システムのネットワークを示すブロック図である。 例示的実施形態に従った、データ処理システムを示すブロック図である。 例示的実施形態に従った、例示の量子デバイス構成を示すブロック図である。 例示的実施形態に従った、例示の量子デバイス構成を示すブロック図である。 例示的実施形態に従った、例示の量子デバイス構成を示すブロック図である。 例示的実施形態に従った、量子デバイスのための誘電体ホルダのための製造プロセスを示すフローチャートである。
本発明を説明するために使用する例示的実施形態は、一般に、量子デバイスのレイアウトのための上記の必要性に対処し、これらを解決する。例示的実施形態は、量子デバイスのための誘電体ホルダを提供する。
一周波数または複数周波数に関して生じる本明細書で説明する動作は、その周波数または複数周波数の信号に関して生じるものと解釈すべきである。「信号」へのすべての言及は、使用されている箇所で明示的に識別されない限り、マイクロ波信号を指す。
一実施形態は、量子デバイスのための誘電体ホルダのためのデバイスを提供する。別の実施形態は、方法がソフトウェア・アプリケーションとして実装可能であるように、デバイスについての製造方法を提供する。製造方法実施形態を実装するアプリケーションは、リソグラフィ・システムまたは回路アセンブリ・システムなどの、既存の製造システムに関連して動作するように構成可能である。
一実施形態は、ソフトウェア・アプリケーションとして実装可能である。一実施形態を実装するアプリケーションは、既存の製造システムの修正として、既存の製造システムに関連して動作する別のアプリケーションとして、スタンドアロン・アプリケーションとして、またはそれらの何らかの組み合わせとして、構成可能である。たとえばアプリケーションは、本明細書で説明するステップを製造システムに実行させる。
さらに、何らかの組成、希釈、温度、厚み、深さ、および他の測定は、本明細書では単なる非限定的な例として記載される。これらの記載される測定のいくつかは、本明細書で説明する特定の発明的態様に関する実験において使用されてきており、好ましい実施形態において使用可能である。しかしながら、測定のこれらの例は限定的であるものとは意図されない。当業者であれば、本開示から、実施形態と同様の結果または類似の結果を達成するために、異なる組成、希釈、温度、厚み、または深さなどの測定の多くの他の変形を思いつくことができ、こうした変形は例示的実施形態の範囲内で企図される。
さらに、図面および例示的実施形態において、例示の量子デバイス基板の簡略図が用いられる。量子デバイスの実際の製造において、本明細書において図示されないかまたは説明されない追加の構造が、例示的実施形態の範囲を逸脱することなく存在し得る。同様に、例示的実施形態の範囲内で、図示または説明される構造層を異なるように製造または実装し、本明細書で説明するのと同様の動作または結果を生み出すことができる。
2次元図面内の異なった陰影部は、使用されている箇所で異なると明示的に識別されない限り、異なる材料を表すことが意図される。異なる材料は、当業者には説明する材料と同様の特性を有するものとして知られている他の材料と置き換えることができる。
本明細書で示される特定の形状または形状の寸法は、例示的実施形態に関して限定的であるものとは意図されない。形状および寸法は、図面および説明をわかりやすくするためにのみ選択され、例示的実施形態に従って実際の動作において使用される可能性のある実際の形状および寸法から、誇張、最小化、または他の方法で変更されている場合がある。
アプリケーション内に実装される一実施形態は、本明細書で説明する特定のステップを製造プロセスに実行させる。製造プロセスのステップは、いくつかの図面に示されている。特定の製造プロセスにおいてすべてのステップが必要とは限らない。いくつかの製造プロセスは、例示的実施形態の範囲を逸脱することなく、ステップを異なる順序で実装すること、特定のステップを組み合わせること、特定のステップを除去または置き換えること、あるいはステップのこれらおよび他の操作のいくつかの組み合わせを実行することができる。
例示的実施形態は、特定のタイプの材料、電気的特性、ステップ、数、周波数、回路、構成要素、およびアプリケーションに関して、単なる例として説明される。これらおよび他の同様のアーティファクトの任意の特定の発現は、本発明に限定するものとは意図されない。これらおよび他の同様のアーティファクトの任意の好適な発現は、例示的実施形態の範囲内で選択可能である。
本開示における例は、説明をわかりやすくするためにのみ使用され、例示的実施形態に限定するものではない。追加のデータ、動作、アクション、タスク、活動、および操作は本開示から思いつくことが可能であり、同様のものが例示的実施形態の範囲内で企図される。
例示的実施形態は、特定のコード、設計、アーキテクチャ、プロトコル、レイアウト、概略図、およびツールを使用して、単なる例として説明され、例示的実施形態に限定するものではない。さらに、例示的実施形態は、特定のソフトウェア、ツール、およびデータ処理環境を使用していくつかのインスタンスにおいて、説明をわかりやすくするために単なる例として説明される。例示的実施形態は、他の類似または同様の目的の構造、システム、アプリケーション、またはアーキテクチャと併せて使用可能である。たとえば、それらのための他の類似のモバイル・デバイス、構造、システム、アプリケーション、またはアーキテクチャは、本発明の範囲内で本発明のこうした実施形態に関連して使用可能である。例示的実施形態は、ハードウェア、ソフトウェア、またはそれらの組み合わせにおいて実装可能である。
本開示における例は、説明をわかりやすくするためにのみ使用され、例示的実施形態に限定するものではない。本明細書で列挙されるいずれの利点も単なる例であり、例示的実施形態に限定するものとは意図されない。追加または異なる利点は、特定の例示的実施形態によって実現可能である。さらに特定の例示的実施形態は、上記に列挙した利点のうちのいくつか、またはすべてを有するか、あるいはまったく有さないことができる。
図面を参照すると、また特に図1および図2を参照すると、これらの図面は、例示的実施形態が実装可能なデータ処理環境の例示図である。図1および図2は単なる例であり、異なる実施形態が実装可能な環境に関するいかなる制限も断言または示唆することは意図されていない。特定の実装は、下記の説明に基づいて示される環境に対して多くの修正を行うことができる。
図1は、例示的実施形態が実装可能なデータ処理システムのネットワークのブロック図を示す。データ処理環境100は、例示的実施形態が実装可能なコンピュータのネットワークである。データ処理環境100は、ネットワーク102を含む。ネットワーク102は、共にデータ処理環境100内で接続された様々なデバイスとコンピュータとの間に、通信リンクを提供するために使用される媒体である。ネットワーク102は、ワイヤ通信リンク、ワイヤレス通信リンク、または光ファイバ・ケーブルなどの、接続を含むことができる。
クライアントまたはサーバは、ネットワーク102に接続された特定のデータ処理システムの単なる例示の役割であり、これらのデータ処理システムについての他の構成または役割を排除することは意図されない。サーバ104およびサーバ106は、ストレージ・ユニット108と共にネットワーク102に結合する。ソフトウェア・アプリケーションは、データ処理環境100内の任意のコンピュータ上で実行可能である。クライアント110、112、および114もネットワーク102に結合される。サーバ104または106、あるいはクライアント110、112、または114などのデータ処理システムは、データを含むことができ、それらの上で実行するソフトウェア・アプリケーションまたはソフトウェア・ツールを有することができる。
デバイス132はモバイル・コンピューティング・デバイスの一例である。たとえばデバイス132は、スマートフォン、タブレット・コンピュータ、ラップトップ・コンピュータ、固定型または携帯型のクライアント110、ウェアラブル・コンピューティング・デバイス、または任意の他の好適なデバイスの形を取ることができる。図1において別のデータ処理システム内で実行するように記述される任意のソフトウェア・アプリケーションは、デバイス132において同様の様式で実行するように構成可能である。図1において別のデータ処理システム内で記憶または生成される任意のデータまたは情報は、デバイス132において同様の様式で記憶または生成されるように構成可能である。
アプリケーション105は、本明細書で説明する一実施形態を実装する。製造システム107は、デバイスを製造するための任意の好適なシステムである。アプリケーション105は、本明細書で説明する様式の製造プロセスのために、システム107に命令を提供する。
図2を参照すると、本図面は、例示的実施形態が実装可能なデータ処理システムのブロック図を示す。データ処理システム200は、図1におけるサーバ104および106、またはクライアント110、112、および114、あるいは、例示的実施形態について、プロセスを実装するコンピュータ使用可能プログラム・コードまたは命令が配置可能な別のタイプのデバイスなどの、コンピュータの一例である。
データ処理システム200は、例示的実施形態のプロセスを実装するコンピュータ使用可能プログラム・コードまたは命令が配置可能な、図1におけるデータ処理システム132などの、データ処理システムまたはその中の構成も表す。データ処理システム200は、限定されることなく、単なる例としてコンピュータとして説明される。図1におけるデバイス132などの、他のデバイスの形の実装は、タッチ・インターフェースを追加することなどによって、データ処理システム200を修正することができ、本明細書で説明するデータ処理システム200の動作および機能の一般的な説明から逸脱することなく、データ処理システム200から特定の示される構成要素を除外することさえも可能である。
示された例において、データ処理システム200は、メモリ・コントローラ・ハブ(NB/MCH)202および入力/出力(I/O)コントローラ・ハブ(SB/ICH)204を採用する。処理ユニット206、メイン・メモリ208、およびグラフィックス・プロセッサ210は、図に示された例示の様式で結合される。ローカル・エリア・ネットワーク(LAN)アダプタ212、オーディオ・アダプタ216、キーボードおよびマウス・アダプタ220、モデム222、読み取り専用メモリ(ROM)224、ユニバーサル・シリアル・バス(USB)および他のポート232、ならびに、PCI/PCIeデバイス234は、バス238を介して結合される。ハード・ディスク・ドライブ(HDD)またはソリッドステート・ドライブ(SSD)226およびCD-ROM230は、バス240を介して結合される。スーパーI/O(SIO)デバイス236は、バス238を介して結合することができる。
メイン・メモリ208、ROM224、またはフラッシュ・メモリ(図示せず)などのメモリは、コンピュータ使用可能記憶デバイスのいくつかの例である。ハード・ディスク・ドライブまたはソリッドステート・ドライブ226、CD-ROM230、および他の同様の使用可能デバイスは、コンピュータ使用可能記憶媒体を含むコンピュータ使用可能記憶デバイスのいくつかの例である。
図1におけるアプリケーション105などのアプリケーションまたはプログラムのための命令は、ハード・ディスク・ドライブ226上のコード226Aの形などの記憶デバイス上に配置され、処理ユニット206による実行のために、メイン・メモリ208などの1つまたは複数のメモリのうちの少なくとも1つにロードすることができる。例示的実施形態のプロセスは、たとえばメイン・メモリ208、読み取り専用メモリ224などのメモリ内、あるいは1つまたは複数の周辺デバイス内に配置可能な、コンピュータ実装命令を使用して、処理ユニット206によって実行可能である。
さらに、ある場合には、コード226Aは、同様のコード201Cが記憶デバイス201D上に記憶されたリモート・システム201Bから、ネットワーク201Aを介してダウンロード可能であり、別の場合には、コード226Aは、ダウンロードされたコード201Cが記憶デバイス201D上に記憶されたリモート・システム201Bへ、ネットワーク201Aを介してダウンロード可能である。
図1~図2におけるハードウェアは、実装に応じて変わってもよい。フラッシュ・メモリ、等価の不揮発性メモリ、または光ディスク・ドライブなどの、他の内部ハードウェアまたは周辺デバイスを、図1~図2に示されたハードウェアに加えて、またはそれらの代わりに使用することができる。加えて、例示的実施形態のプロセスは、マルチプロセッサ・データ処理システムにも適用可能である。
図3を参照すると、本図は、例示的実施形態に従った例示の量子デバイス構成のブロック図を示す。図1におけるアプリケーション105は、本明細書で説明するような構成300を生成または操作するために製造システム107と対話する。
構成300は基板302を示す。基板302は、極低温温度範囲内で高い(閾値より上の)熱伝導率を備える材料を含む。一実施形態において、基板302は、少なくとも100の残留抵抗比(RRR)、および、熱伝導率の閾値レベル、10ミリケルビンにおいて、1W/(cmK)より大きい熱伝導率を示す材料を使用して形成される。RRRは、室温および0Kにおける材料の抵抗率である。実際には0Kに達することはできないため、10mKでの近似値が使用される。たとえば、基板302は、77Kから0.01Kの温度範囲内での動作のために、サファイア、シリコン、クオーツ、ガリウムヒ素、溶融石英、非晶質シリコン、またはダイヤモンドを使用して形成可能である。基板材料のこれらの例は、限定的であるものとは意図されない。当業者であれば、基板を形成するのに好適な多くの他の材料を本開示から思いつくことが可能であり、同様のものが例示的実施形態の範囲内で企図される。
一実施形態は、図1における製造システム107などの製造システムに、基板302内の凹部306を形成させる。たとえば、ミリング・デバイス304は、基板302内に凹部306を形成するように構成可能である。一実施形態において、基板302の深さAは約700マイクロメートルである。一実施形態において、凹部306の深さBは、深さAとおよそ同じである。一実施形態において、凹部306は、基板302を通って、範囲の両端を含む約200から700マイクロメートルの深さまで延在する。一実施形態において、凹部306の深さは完全に基板302を貫通して延在する。
一実施形態において、凹部306は、ミリング・デバイスによって基板302内に形成される。たとえば、ミリング・デバイス304は、ダイヤモンド・ミリング・ビットまたはレーザ・ミルを伴うマイクロ・ミリング・デバイスとすることができる。ミリング・デバイスのこれらの例は、限定的であるものとは意図されない。当業者であれば、基板内に凹部を形成するのに好適な多くの他のミリング・デバイスを本開示から思いつくことが可能であり、同様のものが例示的実施形態の範囲内で企図される。さらに当業者であれば、基板内に凹部を形成するのに好適な多くの他のデバイスおよび方法を本開示から思いつくことが可能であり、同様のものが例示的実施形態の範囲内で企図される。たとえば、基板内に凹部を形成するために、フッ化水素酸溶液などの溶液を使用して、Si基板をエッチングすることができる。
図4を参照すると、本図は、例示的実施形態に従った例示の量子デバイス構成のブロック図を示す。図1におけるアプリケーション105は、本明細書で説明するような構成400を生成または操作するために製造システム107と対話する。
一実施形態は、製造システムに、凹部406内に基板408を配置させる。基板408は、極低温温度範囲内で高い(閾値より上の)熱伝導率を備える材料を含む。一実施形態において、基板408は、少なくとも100の残留抵抗比(RRR)、および、熱伝導率の閾値レベル、10ミリケルビンにおいて、1W/(cmK)より大きい熱伝導率を示す材料を使用して形成される。RRRは、室温および0Kにおける材料の抵抗率である。実際には0Kに達することはできないため、10mKでの近似値が使用される。たとえば、基板408は、77Kから0.01Kの温度範囲内での動作のために、サファイア、シリコン、クオーツ、ガリウムヒ素、溶融石英、非晶質シリコン、またはダイヤモンドを使用して形成可能である。基板材料のこれらの例は、限定的であるものとは意図されない。当業者であれば、基板を形成するのに好適な多くの他の材料を本開示から思いつくことが可能であり、同様のものが例示的実施形態の範囲内で企図される。
一実施形態において、基板408の上面は基板402の上面と実質的に同一平面である。たとえば、基板408の大部分が凹部406内に収まるように、基板408の深さCは凹部406の深さの約5パーセント内とすることができる。
一実施形態において、図1におけるアプリケーション105は、基板408内に凹部を形成するため、および基板408の凹部内に基板を配置するために、製造システム107と対話する。凹部を形成することおよび基板を配置することのこれらの例は、限定的であるものとは意図されない。当業者であれば、第1の基板内に凹部を形成するためおよび形成された凹部内に後続の基板を配置するために好適な、多くの他のプロセスを本開示から思いつくことが可能であり、同様のものが例示的実施形態の範囲内で企図される。
図5を参照すると、本図は、例示的実施形態に従った例示の量子デバイス構成のブロック図を示す。図1におけるアプリケーション105は、本明細書で説明するような構成500を生成または操作するために製造システム107と対話する。
一実施形態は、製造システムに、第1の基板502および第2の基板504上にワイヤボンド512および伝送線路508、510を配置させる。第2の基板504は量子ビットのセット506を含む。伝送線路508およびワイヤボンド512は、第1の基板502と第2の基板504との間でマイクロ波信号を搬送するように構成される。一実施形態において、伝送線路510およびワイヤボンド512は、マイクロ波信号を量子ビット506から読み出し回路へ搬送する。
一実施形態において、基板502は、幅が約12ミリメートルであり、高さが約10ミリメートルである。一実施形態において、基板のセットが基板502上にアレイ・パターンで配置される。たとえば基板504、516は、基板502内の対応する凹部内に配置可能である。一実施形態において、追加の基板を基板504内に配置することができる。たとえば、図3および図4のプロセスと同様のプロセスが、基板504内に凹部を形成することができる。
一実施形態において、図1におけるアプリケーション105は、基板504内に凹部を形成するため、および基板504の凹部内に後続の基板を配置するために、製造システム107と対話する。凹部を形成することおよび基板を配置することのこれらの例は、限定的であるものとは意図されない。当業者であれば、第1の基板内に凹部を形成するためおよび形成された凹部内に後続の基板を配置するために好適な、多くの他のプロセスを本開示から思いつくことが可能であり、同様のものが例示的実施形態の範囲内で企図される。
伝送線路510は、量子ビット506間でマイクロ波信号を搬送するように構成される。伝送線路514は、異なる基板上の量子ビット間でマイクロ波信号を搬送するように構成される。たとえば伝送線路514は、基板504上の量子ビット506と基板516上の量子ビットとの間でマイクロ波信号を搬送することができる。各基板504、516は、基板502内の対応する凹部内に配設される。基板504、516は、基板502上で相互に間隔を置いて配置される。たとえば基板504、516は、約2ミリメートルの距離Dだけ間隔を置いて配置可能である。一実施形態において、基板504、516は、基板502の縁部から間隔を置いて配置される。たとえば基板504は、基板502の縁部から約1ミリメートルの距離Eだけ間隔を置いて配置可能である。距離および接続のこれらの例は、限定的であるものとは意図されない。当業者であれば、基板を形成するのに好適な多くの他の材料を本開示から思いつくことが可能であり、同様のものが例示的実施形態の範囲内で企図される。たとえば、基板上または基板間の接続はエア・ブリッジによって形成可能である。
図6を参照すると、本図は、例示的実施形態に従った量子デバイスのための誘電体ホルダのための製造プロセスのフローチャートを示す。プロセス600は、図3、図4、および図5に関して説明したように、基板内に凹部を形成するためおよび伝送線路を接続するために、図1におけるアプリケーション105において実装可能である。
アプリケーションは製造システムに、第1の基板内に凹部を形成させる(ブロック602)。アプリケーションは製造システムに、凹部内に第2の基板を配置させる(ブロック604)。アプリケーションは製造システムに、第1の基板と第2の基板との間の伝送線路を接続させる(ブロック606)。アプリケーションはその後、プロセス600を終了する。
本発明の様々な実施形態は、関連図面を参照しながら本明細書で説明する。代替の実施形態は、本発明の範囲を逸脱することなく考案可能である。以下の説明および図面における要素間で様々な接続および位置関係(たとえば、上、下、近傍など)が示されるが、当業者であれば、本明細書で説明する位置関係の多くは、たとえ配向が変化しても説明する機能が維持される場合、配向非依存性であることを理解されよう。これらの接続または位置関係あるいはその両方は、特に指定されていない限り、直接または間接的であり、本発明はこの点で限定的であるものとは意図されない。したがって、エンティティの結合は、直接結合または間接的結合のいずれかを指すことが可能であり、エンティティ間の位置関係は、直接位置関係または間接的位置関係とすることができる。間接的位置関係の一例として、本説明において層「B」の上に層「A」を形成するという言い方は、層「A」および層「B」の関連する特徴および機能が中間層によって実質的に変化しない限り、1つまたは複数の中間層(たとえば、層「C」)が層「A」と層「B」との間にあるという状況を含む。
下記の定義および略語は、特許請求の範囲および本明細書の解釈に使用されるものである。本明細書で使用する場合、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「含有する」、「含有している」、またはそれらの任意の他の変形は、非排他的包含をカバーするものと意図される。たとえば、要素のリストを含む組成、混合、プロセス、方法、品目、または装置は、必ずしもそれらの要素に限定されず、明示的に列挙されていないか、あるいはこうした組成、混合、プロセス、方法、品目、または装置に固有でない、他の要素を含むことができる。
加えて、「例示的」という用語は、本明細書において、「例、インスタンス、または例示としての役割を果たすこと」を意味するために使用される。本明細書において「例示的」と説明される任意の実施形態または設計は、必ずしも他の実施形態または設計よりも好ましいかまたは有利であるものと解釈されるべきではない。「少なくとも1つ」および「1つまたは複数」という用語は、1より大きいかまたは1に等しい任意の整数、すなわち1、2、3、4などを含むものと理解される。「複数の」という用語は、2より大きいかまたは2に等しい任意の整数、すなわち2、3、4、5などを含むものと理解される。「接続」という用語は、間接的「接続」および直接「接続」を含むことができる。
本明細書における「一実施形態」、「実施形態」、「例示の実施形態」などの言い回しは、説明する実施形態は特定の機構、構造、または特徴を含むことができるが、あらゆる実施形態が特定の機構、構造、または特徴を含むかまたは含まない場合があることを示す。さらに、こうした語句は必ずしも同じ実施形態を指していない。さらに、特定の機構、構造、または特徴がある実施形態に関連して説明される場合、明示的に説明されるかまたは説明されないかにかかわらず、他の実施形態に関連してこうした機構、構造、または特徴に影響を与えることは、当業者の知識の範囲内にあるものと考えられる。
「約」、「実質的に」、「おおよそ」という用語、およびそれらの変形は、本願の出願時に使用可能な機器に基づく特定の量の測度に関連付けられた誤差の程度を含むことが意図される。たとえば「約」は、所与の値の±8%、5%、または2%の範囲を含むことができる。
本発明の様々な実施形態の説明が例示の目的で提示されてきたが、網羅的であるもの、または開示された実施形態に限定されるものとは意図されない。当業者であれば、説明される実施形態の範囲および趣旨を逸脱することなく、多くの修正および変形が明らかとなろう。本明細書で使用される用語は、実施形態の原理、実際の応用例、または市場にみられる技術を超える技術的向上を、最もよく説明するため、あるいは、当業者が本明細書で説明する実施形態を理解できるようにするために、選択された。
本発明は、統合の任意の可能な技術的詳細レベルにおけるシステム、方法、またはコンピュータ・プログラム製品、あるいはその組み合わせとすることができる。コンピュータ・プログラム製品は、従来型プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令を有する、コンピュータ可読記憶媒体を含むことができる。
コンピュータ可読記憶媒体は、命令実行デバイスによる使用のために命令を保持および記憶することが可能な有形デバイスとすることができる。コンピュータ可読記憶媒体は、限定はされないが、たとえば電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、またはそれらの任意の好適な組み合わせとすることができる。コンピュータ可読記憶媒体のより具体的な例の非網羅的リストは、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ(RAM)、読み取り専用メモリ(ROM)、消去可能プログラマブル読み取り専用メモリ(EPROMまたはフラッシュ・メモリ)、静的ランダム・アクセス・メモリ(SRAM)、ポータブル・コンパクト・ディスク読み取り専用メモリ(CD-ROM)、デジタル多用途ディスク(DVD)、メモリ・スティック、フロッピィ・ディスク、溝内に命令が記録されたパンチカードまたは隆起構造などの機械的符号化デバイス、および、前述の任意の好適な組み合わせを含む。本明細書で使用されるコンピュータ可読記憶媒体は、それ自体が、電波または他の自由に伝搬する電磁波、導波路または他の伝送媒体を介して伝搬する電磁波(たとえば、光ファイバ・ケーブルを通過する光パルス)、あるいは電線を介して伝送される電気信号などの、一過性の信号であるものと解釈されるべきではない。
本明細書で説明するコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体から、あるいは外部コンピュータまたは外部記憶デバイスへ、ネットワークを介して、たとえばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、またはワイヤレス・ネットワーク、あるいはそれらの組み合わせを介して、それぞれのコンピューティング/処理デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはそれらの組み合わせを含むことができる。各コンピューティング/処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令をそれぞれのコンピューティング/処理デバイス内のコンピュータ可読記憶媒体に記憶するために転送する。
本発明の動作を実施するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ(ISA)命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路用構成データ、あるいは、Smalltalk(R)、C++などのオブジェクト指向プログラミング言語と、「C」プログラミング言語または同様のプログラミング言語などの手続き型プログラミング言語とを含む、1つまたは複数のプログラミング言語の任意の組み合わせで作成された、ソース・コードまたはオブジェクト・コードのいずれか、とすることができる。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロン型ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上および部分的にリモート・コンピュータ上で、または、完全にリモート・コンピュータまたはサーバ上で、実行可能である。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク(LAN)またはワイド・エリア・ネットワーク(WAN)を含む、任意のタイプのネットワークを介して、ユーザのコンピュータに接続することができるか、あるいは(たとえば、インターネット・サービス・プロバイダを使用してインターネットを介して)外部コンピュータに接続することができる。いくつかの実施形態において、たとえばプログラマブル論理回路要素、フィールド・プログラマブル・ゲート・アレイ(FPGA)、またはプログラマブル論理アレイ(PLA)を含む、電子回路要素は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路要素を個別化することによって、コンピュータ可読プログラム命令を実行することができる。
本発明の態様は、本明細書では、本発明の実施形態に従った方法、装置(システム)、およびコンピュータ・プログラム製品の、フローチャート図またはブロック図あるいはその両方を参照しながら説明する。フローチャート図またはブロック図あるいはその両方の各ブロック、および、フローチャート図またはブロック図あるいはその両方におけるブロックの組み合わせは、コンピュータ可読プログラム命令によって実装可能であることを理解されよう。
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置の従来型プロセッサを介して実行する命令が、フローチャートまたはブロック図あるいはその両方のブロックに指定された機能/動作を実装するための手段を作成するように、機械を生成するために、汎用コンピュータ、特定用途向けコンピュータ、または他のプログラマブル・データ処理装置の、従来型プロセッサに提供することができる。これらのコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体内に記憶することも可能であり、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方のブロックに指定された機能/動作の態様を実装する命令を含む製品を備えるように、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはそれらの組み合わせに、特定の様式で機能するように命じることが可能である。
コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令が、フローチャートまたはブロック図あるいはその両方のブロックに指定された機能/動作を実装するように、一連の動作ステップを、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行させて、コンピュータ実装プロセスを生成するために、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にコンピュータ可読プログラム命令をロードすることもできる。
図面内のフローチャート図およびブロック図は、本発明の様々な実施形態に従った、システム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能、および動作を示す。この点で、フローチャート図またはブロック図内の各ブロックは、指定された論理機能を実装するための1つまたは複数の実行可能命令を含む、モジュール、セグメント、または命令の一部を表すことができる。いくつかの代替の実装において、ブロック内に示された機能は、図面内に示された順序以外で実行可能である。たとえば、連続して示される2つのブロックは、実際にはほぼ同時に実行可能であるか、または、ブロックは、含まれる機能に応じて時には逆の順序で実行可能である。ブロック図またはフローチャート図あるいはその両方の各ブロック、および、ブロック図またはフローチャート図あるいはその両方におけるブロックの組み合わせは、指定された機能または動作を実行するか、あるいは特定用途向けハードウェアおよびコンピュータ命令の組み合わせを実施する、特定用途向けハードウェア・ベース・システムによって実装可能であることにも留意されよう。

Claims (20)

  1. デバイスであって、
    熱伝導率の閾値レベルを示す第1の材料から形成される第1の基板であって、前記熱伝導率の閾値レベルは、量子回路が動作する極低温温度範囲で達成される、前記第1の基板と、
    前記第1の基板の凹部内に配設された第2の基板であって、前記第2の基板は熱伝導率の第2の閾値レベルを示す第2の材料から形成され、前記熱伝導率の第2の閾値レベルは、量子回路が動作する極低温温度範囲で達成され、少なくとも1つの量子ビットが前記第2の基板上に配設される、前記第2の基板と、
    前記第1の基板と前記第2の基板との間でマイクロ波信号を搬送するように構成された伝送線路と、
    を備える、デバイス。
  2. 前記第1の基板の第2の凹部内に配設された第3の基板であって、前記第3の基板は熱伝導率の第3の閾値レベルを示す第3の材料から形成され、前記熱伝導率の第3の閾値レベルは、量子回路が動作する極低温温度範囲で達成され、少なくとも1つの量子ビットが前記第3の基板上に配設される、前記第3の基板、
    をさらに備える、請求項1に記載のデバイス。
  3. 前記第3の基板上の前記少なくとも1つの量子ビットと前記第2の基板上の前記少なくとも1つの量子ビットとの間で第2のマイクロ波信号を搬送するように構成された、第2の伝送線路、
    をさらに備える、請求項2に記載のデバイス。
  4. 前記基板は前記凹部を形成するようにミリングされる、請求項1に記載のデバイス。
  5. ミリングはレーザ・ミルによって実行される、請求項4に記載のデバイス。
  6. 前記凹部の深さは200から700マイクロメートルの間の範囲内であり、前記範囲の各端を含む、請求項1に記載のデバイス。
  7. 前記基板は前記凹部を形成するようにエッチングされる、請求項1に記載のデバイス。
  8. 前記第1の材料は、サファイア、シリコン、クオーツ、ガリウムヒ素、溶融石英、非晶質シリコン、またはダイヤモンドのうちの少なくとも1つを含む、請求項1に記載のデバイス。
  9. 前記第2の材料は、サファイア、シリコン、クオーツ、ガリウムヒ素、溶融石英、非晶質シリコン、またはダイヤモンドのうちの少なくとも1つを含む、請求項1に記載のデバイス。
  10. 前記第2の基板の上面は、前記第1の基板の上面と実質的に同一平面である、請求項1に記載のデバイス。
  11. 前記凹部の深さは約200マイクロメートルである、請求項1に記載のデバイス。
  12. 前記第2の基板の凹部内に配設された第3の基板であって、前記第3の基板は、熱伝導率の第3の閾値レベルを示す第3の材料から形成され、前記熱伝導率の第3の閾値レベルは、量子回路が動作する極低温温度範囲で達成され、少なくとも1つの量子ビットが前記第3の基板上に配設される、前記第3の基板、
    をさらに備える、請求項1に記載のデバイス。
  13. 前記第3の基板は、前記第1の基板の上面と実質的に同一平面である、請求項12に記載のデバイス。
  14. 1つまたは複数のコンピュータ可読記憶デバイスと、前記1つまたは複数の記憶デバイスのうちの少なくとも1つに記憶されたプログラム命令とを含む、コンピュータ使用可能プログラム製品であって、前記記憶されたプログラム命令は、
    第1の基板内に凹部を形成するためのプログラム命令であって、前記第1の基板は、熱伝導率の閾値レベルを示す第1の材料から形成され、前記熱伝導率の閾値レベルは、量子回路が動作する極低温温度範囲で達成される、前記第1の基板内に凹部を形成するためのプログラム命令と、
    前記第1の基板の前記凹部内に第2の基板を配置するためのプログラム命令であって、前記第2の基板は、熱伝導率の第2の閾値レベルを示す第2の材料から形成され、前記熱伝導率の第2の閾値レベルは、量子回路が動作する極低温温度範囲で達成され、少なくとも1つの量子ビットが前記第2の基板上に配設される、前記第1の基板の前記凹部内に第2の基板を配置するためのプログラム命令と、
    前記第1の基板と前記第2の基板との間でマイクロ波信号を搬送するように構成された伝送線路を接続するためのプログラム命令と、
    を含む、コンピュータ使用可能プログラム製品。
  15. 前記コンピュータ使用可能コードはサーバ・データ処理システム内のコンピュータ可読記憶デバイス内に記憶され、前記コンピュータ使用可能コードは、リモート・データ処理システムに関連付けられたコンピュータ可読記憶デバイス内での使用のために、ネットワークを介して前記リモート・データ処理システムにダウンロードされる、請求項14に記載のコンピュータ使用可能プログラム製品。
  16. 前記コンピュータ使用可能コードはデータ処理システム内のコンピュータ可読記憶デバイス内に記憶され、前記コンピュータ使用可能コードは、リモート・データ処理システムからネットワークを介して転送される、請求項14に記載のコンピュータ使用可能プログラム製品。
  17. 前記記憶されたプログラム命令は、
    前記第2の基板内に凹部を形成するためのプログラム命令と、
    前記第2の基板の前記凹部内に第3の基板を配置するためのプログラム命令であって、前記第3の基板は、熱伝導率の第3の閾値レベルを示す第3の材料から形成され、前記熱伝導率の第3の閾値レベルは、量子回路が動作する極低温温度範囲で達成され、少なくとも1つの量子ビットが前記第3の基板上に配設される、前記第2の基板の前記凹部内に第3の基板を配置するためのプログラム命令と、
    をさらに含む、請求項14に記載のコンピュータ使用可能プログラム製品。
  18. 前記記憶されたプログラム命令は、
    前記第1の基板内に第2の凹部を形成するためのプログラム命令と、
    前記第1の基板の前記第2の凹部内に第3の基板を配置するためのプログラム命令であって、前記第3の基板は、熱伝導率の第3の閾値レベルを示す第3の材料から形成され、前記熱伝導率の第3の閾値レベルは、量子回路が動作する極低温温度範囲で達成され、少なくとも1つの量子ビットが前記第3の基板上に配設される、前記第1の基板の前記第2の凹部内に第3の基板を配置するためのプログラム命令と、
    をさらに含む、請求項14に記載のコンピュータ使用可能プログラム製品。
  19. 前記第1の基板内に凹部を形成するためのプログラム命令は、
    前記第1の基板内に前記凹部をミリングするためのプログラム命令、
    をさらに含む、請求項14に記載のコンピュータ使用可能プログラム製品。
  20. 方法であって、
    第1の基板内に凹部を形成するステップであって、前記第1の基板は、熱伝導率の閾値レベルを示す第1の材料から形成され、前記熱伝導率の閾値レベルは、量子回路が動作する極低温温度範囲で達成される、前記第1の基板内に凹部を形成するステップと、
    前記第1の基板の前記凹部内に第2の基板を配置するステップであって、前記第2の基板は、熱伝導率の第2の閾値レベルを示す第2の材料から形成され、前記熱伝導率の第2の閾値レベルは、量子回路が動作する極低温温度範囲で達成され、少なくとも1つの量子ビットが前記第2の基板上に配設される、前記第1の基板の前記凹部内に第2の基板を配置するステップと、
    前記第1の基板と前記第2の基板との間でマイクロ波信号を搬送するように構成された伝送線路を接続するステップと、
    を含む、方法。
JP2021510351A 2018-10-29 2019-10-10 量子デバイスのための誘電体ホルダ Active JP7336820B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/173,720 US10784431B2 (en) 2018-10-29 2018-10-29 Dielectric holder for quantum devices
US16/173,720 2018-10-29
PCT/EP2019/077530 WO2020088909A1 (en) 2018-10-29 2019-10-10 Dielectric holder for quantum devices

Publications (3)

Publication Number Publication Date
JP2022503598A true JP2022503598A (ja) 2022-01-12
JPWO2020088909A5 JPWO2020088909A5 (ja) 2022-02-09
JP7336820B2 JP7336820B2 (ja) 2023-09-01

Family

ID=68240735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021510351A Active JP7336820B2 (ja) 2018-10-29 2019-10-10 量子デバイスのための誘電体ホルダ

Country Status (5)

Country Link
US (2) US10784431B2 (ja)
EP (1) EP3874918A1 (ja)
JP (1) JP7336820B2 (ja)
CN (1) CN112913337A (ja)
WO (1) WO2020088909A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011693B2 (en) * 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444031A (en) * 1987-08-12 1989-02-16 Fujikura Ltd Connection of oxide superconducting circuit
JP2016111196A (ja) * 2014-12-05 2016-06-20 株式会社東芝 超伝導高周波装置
WO2017103698A1 (en) * 2015-12-17 2017-06-22 International Business Machines Corporation Quantum coherent microwave to optical conversion scheme employing mechanical element and squid

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642998B2 (en) 2011-06-14 2014-02-04 International Business Machines Corporation Array of quantum systems in a cavity for quantum computing
US9059305B2 (en) 2013-03-04 2015-06-16 International Business Machines Corporation Planar qubits having increased coherence times
US9948254B2 (en) 2014-02-21 2018-04-17 Yale University Wireless Josephson bifurcation amplifier
US9971970B1 (en) 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US9524470B1 (en) * 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
WO2017079424A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Shielded through via structures and methods for fabricating shielded through via structures
GB201612419D0 (en) 2016-07-18 2016-08-31 Cambridge Entpr Ltd A scalable quantum-confined device
US10381541B2 (en) 2016-10-11 2019-08-13 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444031A (en) * 1987-08-12 1989-02-16 Fujikura Ltd Connection of oxide superconducting circuit
JP2016111196A (ja) * 2014-12-05 2016-06-20 株式会社東芝 超伝導高周波装置
WO2017103698A1 (en) * 2015-12-17 2017-06-22 International Business Machines Corporation Quantum coherent microwave to optical conversion scheme employing mechanical element and squid

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. I. COLLESS ET AL.: ""Cryogenic high-frequency readout and control platform for spin qubits"", REVIEW OF SCIENTIFIC INSTRUMENTS, vol. 83, no. 2, JPN7023000806, February 2012 (2012-02-01), pages 023902, ISSN: 0005001227 *

Also Published As

Publication number Publication date
US10784431B2 (en) 2020-09-22
EP3874918A1 (en) 2021-09-08
JP7336820B2 (ja) 2023-09-01
US20200136007A1 (en) 2020-04-30
US20200357975A1 (en) 2020-11-12
WO2020088909A1 (en) 2020-05-07
US11349060B2 (en) 2022-05-31
CN112913337A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
US20200235027A1 (en) Flip chip assembly of quantum computing devices
Zhang et al. Suppression of photon shot noise dephasing in a tunable coupling superconducting qubit
TW200541069A (en) Method and structure to isolate a qubit from the environment
CN109313725A (zh) 利用共面波导通量量子比特的可编程通用量子退火
JP7368464B2 (ja) 超伝導体の磁場による量子ビット調整
US11380969B2 (en) Cryogenic on-chip microwave filter for quantum devices
JP7320056B2 (ja) 超伝導体の磁場による量子ビット調整
CN112771717B (zh) 热解耦设备及其实现方法
US11211542B2 (en) Cryogenic refrigeration for low temperature devices
JP7336820B2 (ja) 量子デバイスのための誘電体ホルダ
JP7324280B2 (ja) ガルバニック接地フィルタを用いた量子コンピューティング・マシンにおける自然放出および熱光子雑音の減少
US10833240B2 (en) Thermalization of cryogenic quantum circuits
JP7448528B2 (ja) カピッツァ抵抗を低減させたdc対応型極低温マイクロ波フィルタ
US11302857B2 (en) Cryogenic refrigeration for low temperature devices
JP7315666B2 (ja) マイクロ波回路用の信号コネクタ
EP4062462A1 (en) Cryogenic refrigeration for low temperature devices
Vitkalov et al. Magnetoconductivity of dilute 2D electron systems on a silicon surface

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220418

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20230324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20230809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230817

R150 Certificate of patent or registration of utility model

Ref document number: 7336820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150