JP2022503965A - マイクロ波回路用の信号コネクタ - Google Patents

マイクロ波回路用の信号コネクタ Download PDF

Info

Publication number
JP2022503965A
JP2022503965A JP2021517811A JP2021517811A JP2022503965A JP 2022503965 A JP2022503965 A JP 2022503965A JP 2021517811 A JP2021517811 A JP 2021517811A JP 2021517811 A JP2021517811 A JP 2021517811A JP 2022503965 A JP2022503965 A JP 2022503965A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
high density
dilution refrigerator
density interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021517811A
Other languages
English (en)
Other versions
JP7315666B2 (ja
Inventor
オリヴァデーセ、サルヴァトーレ、ベルナルド
グマン、パトリク
ブロン、ニコラス、トーレイフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022503965A publication Critical patent/JP2022503965A/ja
Application granted granted Critical
Publication of JP7315666B2 publication Critical patent/JP7315666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/048Superconductive coils
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Waveguides (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Figure 2022503965000001
実施形態において、デバイスは、伝送線路の第1のセットを受け入れるように構成された、第1の希釈冷凍機ステージ内の第1の高密度インターフェースを含む。実施形態において、デバイスは、伝送線路の第2のセットを受け入れるように構成された、第2の希釈冷凍機ステージ内の第2の高密度インターフェースを含む。実施形態において、デバイスは、第1の希釈冷凍機ステージと第2の希釈冷凍機ステージとの間でマイクロ波信号を転送させるように構成されたプリント回路基板を含み、第1の高密度インターフェースおよび第2の高密度インターフェースは、プリント回路基板に結合される。

Description

本発明は、一般に信号コネクタのためのデバイス、回路設計方法、および回路構築システムに関する。より詳細には、本発明は、極低温範囲において動作するマイクロ波回路用の信号コネクタのためのデバイス、方法、およびシステムに関する。
本明細書において、それが用いられるところで明示的に区別されない限り、語句の単語内の「Q」接頭辞は、量子コンピューティングの文脈におけるその単語または語句の参照を示す。
分子および亜原子粒子は、最も基本的なレベルでどのように物理世界が働くかを探求する物理学の部門である量子力学の法則に従う。このレベルにおいて、粒子は奇妙な挙動をし、同時に2つ以上の状態をとり、非常に離れている他の粒子と相互作用する。量子コンピューティングは、これらの量子現象を利用して情報を処理する。
今日我々が用いるコンピュータは、古典的コンピュータとして知られる(本明細書では「従来の」コンピュータ、または従来のノードもしくは「CN」とも呼ばれる)。従来のコンピュータは、フォン・ノイマン・アーキテクチャとして知られるものにおいて、半導体材料および技術、半導体メモリ、ならびに磁気または固体記憶デバイスを用いて製作される従来のプロセッサを用いる。具体的には、従来のコンピュータにおけるプロセッサはバイナリプロセッサであり、すなわち1および0で表されるバイナリ・データに対して動作する。
量子プロセッサ(qプロセッサ)は、エンタングルメント状態にあるキュービット・デバイス(本明細書では簡潔に「キュービット」と呼ばれる)の奇妙な性質を用いて計算タスクを行う。量子力学が作用する特有の領域では、物質の粒子は、「オン」状態、「オフ」状態、および、同時に「オン」と「オフ」の両方の状態など、複数の状態で存在することができる。半導体プロセッサを用いたバイナリ・コンピューティングが、単にオンおよびオフ状態(バイナリ符号における1および0と等価)を用いることに限定されるのに対して、量子プロセッサは、物質のこれらの量子状態を利用して、データ・コンピューティングで使用できる信号を出力する。
従来のコンピュータは、情報をビットにエンコードする。各ビットは1または0の値をとることができる。これらの1および0は、究極的にコンピュータ機能を駆動するオン/オフ・スイッチとして働く。一方、量子コンピュータは、量子物理学の2つの主要な原理である重畳およびエンタングルメントに従って動作するキュービットに基づく。重畳は、各キュービットが同時に1および0の両方を表すことができることを意味する。エンタングルメントは、重畳におけるキュービットが、非古典的なやり方で互いに相関されることができ、すなわち、一方の状態(それが1または0または両方であれ)は、他方の状態に依存することができ、2つのキュービットについて、それらが個別に扱われるときよりそれらがエンタングルメント状態にあるときは、確認され得るより多くの情報が存在することを意味する。
これらの2つの原理を用いて、キュービットは、より精巧な情報のプロセッサとして動作し、量子コンピュータが、従来のコンピュータを用いては解決困難な難しい問題を解決できるよう機能することを可能にする。IBM(R)は、超伝導キュービットを用いた量子プロセッサの構築および動作可能性の実証に成功した(IBMは、米国および他国におけるインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である)。
超伝導キュービットはジョセフソン接合を含む。ジョセフソン接合は、2つの薄膜超伝導金属層を非超伝導材料によって分離することによって形成される。超伝導層内の金属が、例えば、金属の温度を特定の極低温まで低減することによって超伝導となるようにされると、電子のペアが、一方の超伝導層から非超伝導層を通って他方の超伝導層までトンネリングすることができる。キュービットにおいて、分散性非線形インダクタとして機能するジョセフソン接合は、非線形マイクロ波発振器を形成する1つまたは複数の容量性デバイスに並列に電気的に結合される。発振器は、キュービット回路内のインダクタンスおよびキャパシタンスの値によって決定される共振/遷移(transition)周波数を有する。用語「キュービット」に関する言及は、それが用いられるところで明示的に区別されない限り、ジョセフソン接合を使用する超伝導キュービット回路に関する言及を指す。
キュービットにより処理される情報は、マイクロ波周波数の範囲におけるマイクロ波信号/光子の形で運ばれまたは伝送される。マイクロ波信号は、それにエンコードされた量子情報を解読するために、捕捉され、処理され、および分析される。読み出し回路は、キュービットの量子状態を捕捉、読み出し、および測定するようにキュービットに結合される回路である。読み出し回路の出力は、計算を行うためにqプロセッサによって使用できる情報である。
超伝導キュービットは、2つの量子状態|0>および|1>を有する。これらの2つの状態は、原子の2つのエネルギー状態、例えば、超伝導人工原子(超伝導キュービット)の基底(|g>)および第1の励起状態(|e>)とすることができる。他の例は、原子核または電子のスピンのスピンアップおよびスピンダウン、結晶欠陥の2つの位置、および量子ドットの2つの状態を含む。システムは量子の性質によるものであるので、2つの状態の任意の組み合わせが許容され、有効である。
キュービットを用いた量子コンピューティングが信頼性のあるものとなるためには、量子回路(q回路)、例えば、キュービット自体、キュービットに関連付けられた読み出し回路、および量子プロセッサの他の部分は、大幅な形でエネルギーを注入するまたは消散させることなどによってキュービットのエネルギー状態を変えてはならず、またキュービットの|0>および|1>状態の間の相対フェーズに影響を及ぼしてはならない。量子情報を用いて動作するいずれの回路に対するこの動作上の制約は、このような回路で用いられる半導体および超伝導構造の製作において特別な考慮を必要とする。
現在使用可能な超伝導量子回路は、極低温で、例えば、約10~100ミリケルビン(mK)、または約4Kで超伝導となる材料を用いて形成される。量子回路を制御する、動作させる、および測定するために用いられる電子回路は、通常、超伝導量子回路を格納する希釈冷凍機の外部に位置する。冷凍機の外部の温度は、通常約300K(室温)である。
現在使用可能な超伝導量子回路は、通常、マイクロ波周波数範囲において動作する。マイクロ波信号/パルスは、超伝導q回路内の超伝導キュービットを初期化する、操作する、制御する、および測定するために用いられる。これらのマイクロ波信号を、冷凍機外部の外部電子回路と、冷凍機内部の超伝導量子回路との間で通信させるために、マイクロ波伝送線路が希釈冷凍機内部で用いられる。同軸線路は、これらのマイクロ波信号を運ぶことができる伝送線路の一例である。
現在使用可能な希釈冷凍機は、サンプル/デバイスをミリケルビン温度まで冷却するために用いられ得る極低温装置である。しかし、室温から、冷凍機内部のミリケルビン温度までの転移は、突然または急激ではない。温度転移および冷却動作を容易にするために、希釈冷凍機は、異なる周囲温度に保たれた、複数の熱的に隔離されたステージからなる(本明細書では簡潔に「ステージ」と呼ばれる)。例えば、一般の商用希釈冷凍機は、冷凍機内部に5つの温度ステージ、40K、4K、0.7K、0.1K、0.01K(ベース・ステージとしても知られる)を有する。議論を簡略にするために、以下では冷凍機内部の入力線路に焦点を当てる。
断熱材料から形成された転移プレート(transition plate)は、希釈冷凍機ステージを分離する。冷凍機内部の異なるステージの間の温度差を維持するために、2つの連続したステージの間を接続するために、損失性の伝送線路を用いることが慣例である。例示的実施形態は、各キュービットは、対応するキュービットの状態を測定するために、各希釈冷凍機ステージ内に少なくとも1つの対応する伝送線路を必要とすることを認識する。一般に、転移プレートは複数の目的に役立ち、それらはステージの間の熱的隔離をもたらし、それらは2つの連続したステージの間で伝送線路に対する見通し線(LOS)ポートのための接続ポイントをもたらす。LOSポートは、隣接する希釈冷凍機ステージ内の伝送線路の間の接続を可能にする、転移プレート内に形成されたポートである。現在使用可能なLOSポートは、一般に伝送プレート内の7センチメートル×7センチメートルの正方形ポート、または直径7センチメートルのポートである。現在使用可能な転移プレートは、9個ほどのLOSポートを有し、各ポートは伝送線路のための50~300個の接続を可能にする。
高密度インターフェースは、多数の伝送線路を受け入れるように構成された接続ポイントまたはピンの格子アレイを有する。例えば、単一の高密度インターフェースは、少なくとも10個の伝送線路を受け入れるように構成され得る。高密度インターフェースは、隣接する線路の間のクロストークを防止するための遮蔽を有する。
例示的実施形態は、市販の信号コネクタがLOSポートにおけるボトルネックであることを認識する。例えば、ほとんどの場合において、伝送線路は、1つの希釈冷凍機ステージから次の希釈冷凍機ステージにLOSポートを通して転移する。例示的実施形態は、LOSポートのサイズおよび数が、伝送線路接続のために使用可能なスペースを制限することを認識する。
キュービットの数が増加するにつれて、伝送線路の数も増加し、従って、隣接する希釈冷凍機ステージの間の信号接続を収容するために、LOSポートの数およびサイズも増加しなければならない。例示的実施形態は、希釈冷凍機のサイズが、LOSポートの数およびサイズを制限することを認識する。しかし、希釈冷凍機のサイズを増加させることは、材料およびエネルギー・コストを増加させる。逆に言えば、同じ使用可能な面積および転移プレート上の配置において、増加した数のLOSポートを収容することは、隔離の低減、従って隣接する線路の間の増加されたクロストークに繋がる。現在使用可能なLOS寸法および転移プレート寸法を用いて、各LOSポートにおける伝送線路接続の数を増加させる必要性がある。
本発明の実施形態は、信号コネクタ回路を構築するための信号コネクタ・デバイス、回路設計方法、およびシステムを提供する。実施形態において、デバイスは、伝送線路の第1のセットを受け入れるように構成された、第1の希釈冷凍機ステージ内の第1の高密度インターフェースを含む。本発明の実施形態において、デバイスは、伝送線路の第2のセットを受け入れるように構成された、第2の希釈冷凍機ステージ内の第2の高密度インターフェースを含む。本発明の実施形態において、デバイスは、第1の希釈冷凍機ステージと第2の希釈冷凍機ステージとの間でマイクロ波信号を転送させるように構成されたプリント回路基板を含み、第1の高密度インターフェースおよび第2の高密度インターフェースは、プリント回路基板に結合される。
デバイスは、第1の希釈冷凍機ステージと第2の希釈冷凍機ステージとの間でマイクロ波信号を転送させるように構成された第2のプリント回路基板を含み得る。第2のプリント回路基板は、上記のプリント回路基板に結合され得る。
プリント回路基板は、マイクロ波信号を運ぶように構成されたビアのセットをさらに含むことができ、ビアのセットは、対応するマイクロ波信号の波長の約10分の1の長さを有する。ビアは、第1の高密度インターフェースと第2の高密度インターフェースとの間でマイクロ波信号を運ぶように構成され得る。
デバイスは、接地ビアのセットを含むことができ、各接地ビアは、プリント回路基板上で、各信号ビアから、およそ、対応するマイクロ波信号の波長の長さだけ間隔が空けられている。伝送線路の第1のセットは、20個の伝送線路とすることができる。
プリント回路基板は、交互の誘電体層と導電層とを備え得る。プリント回路基板は、希釈冷凍機の見通し線ポート内に配置されるように構成され得る。
本発明の実施形態は、デバイスを製作するための製作方法を含む。
本発明の実施形態は、デバイスを製作するための製作システムを含む。
本発明の特徴と考えられる新規な特徴は、添付の特許請求の範囲に記述される。しかし、本発明自体は、使用の好ましい態様、そのさらなる目的および利点と共に、添付の図面と併せ読めば、本発明の実施形態の以下の詳細な説明を参照することによって、最も良く理解されるであろう。
本発明の実施形態による量子コンピューティング・デバイスのための入力線路状態調整の例示の構成のブロック図である。 本発明の実施形態による信号コネクタの1つの例示の構成の断面図である。 本発明の実施形態による信号コネクタの例示の構成の例示のプリント回路基板を示す図である。 本発明の実施形態による信号コネクタの例示の構成の例示のプリント回路基板を示す図である。 本発明の実施形態による信号コネクタの例示の構成を示す図である。
本発明の実施形態は一般に、希釈ステージにわたって信号線路を接続するための上述の必要性に対処し、解決する。本発明の実施形態は、上述の必要性または問題に対処するマイクロ波回路用の信号コネクタをもたらす。
複数の周波数のうちの周波数に関して生じるものとしての本明細書で述べられる動作は、その周波数または複数の周波数の信号に関して生じるものと解釈されるべきである。「信号」に対するすべての言及は、用いられるところで明示的に区別されない限り、マイクロ波信号に対する言及である。
本発明の実施形態は、マイクロ波回路用の信号コネクタの構成をもたらす。本発明の他の実施形態は、方法がソフトウエア・アプリケーションとして実施され得るように、信号コネクタのための設計/構築方法を提供する。設計/構築方法を実施するアプリケーション実施形態は、回路組立システムなど、既存の回路製造システムと共に動作するように構成され得る。
説明を明瞭にするために、およびそれに対する何らかの限定を含意せずに、本発明の実施形態はいくつかの例示の構成を用いて述べられる。この開示から、当業者は、述べられた目的を達成するために、述べられた構成の多くの変更、適合、および修正を思い付くことが可能になり、それらは本発明の範囲内であることが企図される。
さらに、図において、例示の希釈冷凍機ステージ、伝送線路、コネクタ、および他の回路構成要素の簡略化された図が用いられる。実際の回路では、本明細書で示されないまたは述べられない追加の構造もしくは構成要素、または示されるものとは異なるが本明細書で述べられものと同様な機能のための構造もしくは構成要素が、本発明の範囲を逸脱せずに存在し得る。
さらに、本発明の実施形態は、単に例として特定の実際の、または仮想的な構成要素に関して述べられる。本明細書で述べられるステップは、マイクロ波回路用の信号コネクタ内の記述された機能をもたらすために利用または再利用され得る多様な構成要素を用いて回路を製作するのに適合されることができ、このような適合は本発明の範囲内であることが企図される。
本発明の実施形態は、単に例として、いくつかのタイプの材料、電気的特性、ステップ、サイズ、配置、数量、周波数、回路、構成要素、および応用例に関して述べられる。これらおよび他の同様な人工物のいずれの特定の明示も、本発明に対する限定を意図するものではない。これらおよび他の同様な人工物のいずれの適切な明示も、本発明の範囲内で選択され得る。
本開示における例は、説明を明瞭にするためのみに用いられ、本発明に対する限定ではない。本明細書で列挙される利点は、単に例であり、本発明に対する限定を意図するものではない。追加のまたは異なる利点は、本発明の特定の実施形態によって実現され得る。さらに、本発明の特定の例示的実施形態は、上記で列挙された利点のいくつかまたはすべてを有してよく、またはどれも有していなくてよい。
図1を参照すると、構成100は、1つまたは複数の希釈冷凍機ステージ102、104、・・・106のセットを備える。入力線路108は、外部回路を量子回路110に接続する。線路108は、1つまたは複数の希釈冷凍機ステージにわたって転送されることになるマイクロ波信号を、量子回路110に運ぶ。
転移プレート112、114は、隣接する希釈冷凍機ステージを分離する。例えば、転移プレート112はステージ102、104を分離する。転移プレート112は、ステージ102とステージ104とを熱的に隔離するように構成される。転移プレート112は、それを通して形成された少なくとも1つのLOSポートを含む。転移プレート114は、ステージ104、106を分離する。転移プレート114は、ステージ104とステージ106とを熱的に隔離するように構成される。転移プレート114は、それを通して形成された少なくとも1つのLOSポートを含む。
本発明の一実施形態は、転移プレート112、114のすべてではなくいくつかを用いて信号コネクタを構成する。本発明の他の実施形態は、図1に示されるように、転移プレート112、114のそれぞれを用いて信号コネクタを構成する。例えば、信号コネクタ116は、ステージ102、104の間の転移プレート112により動作するように構成される。信号コネクタ116は、ステージ102、104の間で信号を転送させる。信号コネクタ118は、ステージ104、106の間の転移プレート114により動作するように構成される。信号コネクタ116は、ステージ104、106の間で信号を転送させる。
図2を参照すると、信号コネクタ200の1つの例示の構成は、高密度インターフェース202と、プリント回路基板(PCB)204とを備える。伝送線路206は、高密度インターフェース202に接続する。伝送線路206は、1つまたは複数の希釈冷凍機ステージにわたって転送されることになるマイクロ波信号S1、S2、・・・Snを運ぶ。高密度インターフェース202は標準のマイクロ波コネクタである。高密度インターフェース202はPCB204上に搭載される。ビア208はPCB204の中央導体210に結合する。ビア208は、高密度インターフェース202と、PCBの中央導体との間で、マイクロ波信号S1、S2、・・・Snを運ぶ。本発明の一実施形態によれば、回路組立システムは、同じチップまたはPCB上に構成要素を形成しこれに接続する。
図3を参照すると、PCB300は、表面層302の間で、交互の導体層304および誘電体層306から形成される。導体層304は、極低温範囲77Kから0.01Kまでにおいて伝導特性を呈する材料を備え得る。導体層304は、極低温範囲77Kから0.01Kまでにおいて超伝導特性を呈する材料を備え得る。ビア308は、少なくとも1つの導体層および少なくとも1つの誘電体層を通って延び得る。ビア308は、PCBの中央導体に接続し、マイクロ波信号を運ぶ。ビア308は、対応するマイクロ波信号の波長の約10分の1未満の高さを含む。中央ビア310は、PCBのすべての層に沿って同じ電位を確立する。PCB300は、信号ビア308間で低いクロストーク(閾値より低い)を呈するように構成され得る。例えば、PCBは、隣接する信号ビア308の間で、50デシベル未満のクロストークを呈するように構成され得る。
図4を参照すると、PCB402は、信号ビア404と、コネクタ・パッド406、408と、接地ビア410とを含む。信号ビア404は、コネクタ・パッド406、408の間でマイクロ波信号を運ぶ。信号ビア404は、運ばれるマイクロ波信号の波長の約10分の1未満の高さに延びる。接地ビア410は、PCBの電位を維持する。パッド406は、高密度インターフェースからの伝送線路を信号ビア404に接続する。
図5を参照すると、信号コネクタ500の例示の構成は、伝送線路の第1のセット508と、伝送線路の第2のセット510と、高密度インターフェース512、514と、PCB516とを備える。転移プレート502は、ステージ504、506を分離する。転移プレート502は、ステージ504とステージ506とを熱的に隔離するように構成される。転移プレート502は、それを通して形成された少なくとも1つのLOSポートを含む。
伝送線路の第1のセット508は、高密度インターフェース512に接続する。伝送線路の第1のセット508は、1つまたは複数の希釈冷凍機ステージにわたって転送されることになるマイクロ波信号を運ぶように構成される。伝送線路の第1のセット508は、ステージ504、506の間の転移プレート502にわたって転送されるマイクロ波信号を運ぶように構成される。伝送線路の第2のセット510は、高密度インターフェース514に接続する。伝送線路の第2のセット510は、1つまたは複数の希釈冷凍機ステージにわたって転送されることになるマイクロ波信号を運ぶように構成される。伝送線路の第2のセット510は、ステージ504、506の間の転移プレート502にわたって転送されるマイクロ波信号を運ぶように構成される。
高密度インターフェース512は、伝送線路の第1のセット508を受け入れるように構成される。高密度インターフェース514は、伝送線路の第2のセット510を受け入れるように構成される。高密度インターフェース512は、PCB516に結合される。高密度インターフェース512は、第1の希釈冷凍機ステージ504内に配置される。高密度インターフェース514は、プリント回路基板516に結合される。高密度インターフェース516は、第2の希釈冷凍機ステージ506内に配置される。PCB516は、高密度インターフェース512、514からマイクロ波信号を受信し、ステージ504、506の間でマイクロ波信号を転送させるように構成される。本発明の実施形態において、信号コネクタはPCBのセットを備える。例えば、第2のPCBは第1のPCBに搭載され得る。セットの各PCBは、それぞれの高密度インターフェースにおいてそれぞれの伝送線路を受け入れるように構成される。
本発明の様々な実施形態は、本明細書において関連する図面を参照して述べられる。本発明の範囲から逸脱せずに、本発明の代替実施形態が考案され得る。以下の説明において、および図面において、要素の間の様々な接続および位置関係(例えば、上に、下に、隣接してなど)が記述されるが、当業者は、本明細書で述べられる位置関係の多くは、たとえ方位が変化されても述べられる機能は維持されるとき、方位に依存しないことを認識するであろう。これらの接続または位置関係あるいはその両方は、他に明記されない限り、直接または間接とすることができ、本発明はこの点に関して限定することを意図するものではない。従って、エンティティの結合は、直接または間接結合を指すことができ、エンティティの間の位置関係は、直接または間接位置関係とすることができる。間接位置関係の例として、本明細書の説明において、層「A」を層「B」の上に形成することに対する言及は、層「A」および層「B」の関連のある特徴および機能が中間層によって実質的に変化されない限り、層「A」と層「B」との間に1つまたは複数の中間層(例えば、層「C」)がある状況を含む。
以下の定義および略語は、特許請求の範囲および本明細書の解釈のために用いられるものである。本明細書で用いられる、用語「備える(comprises)」、「備えている(comprising)」、「含む(includes)」、「含んでいる(including)」、「有する(has)」、「有している(having)」、「含む(contains)」、もしくは「含んでいる(containing)」、またはそれらの任意の他の変形は、非排他的包含を包括することが意図される。例えば、要素のリストを備えた組成物、混合物、プロセス、方法、製品、または装置は、必ずしもそれらの要素のみに限定されず、明示的に列挙されないまたはこのような組成物、混合物、プロセス、方法、製品、または装置に固有でない他の要素を含むことができる。
加えて、本明細書では用語「例示的」は、「例、事例、または例証として役立つもの」を意味するように用いられる。本明細書で「例示的」として述べられる実施形態もしくは設計は、必ずしも他の実施形態もしくは設計より好ましいまたは有利であると解釈されるべきものではない。用語「少なくとも1つ」および「1つまたは複数」は、1以上の任意の整数、すなわち1、2、3、4などを含むものと理解される。用語「複数(a plurality)」は、2以上の任意の整数、すなわち2、3、4、5などを含むものと理解される。用語「接続」は、間接「接続」および直接「接続」を含むことができる。
本明細書において「一実施形態(one embodiment)」、「実施形態(an embodiment)」、「例示の実施形態」などに対する言及は、述べられる実施形態は特定の機能、構造、または特徴を含むことができるが、特定の機能、構造、または特徴をあらゆる実施形態が含んでもよく、含まなくてもよいことを示す。さらにこのような語句は、必ずしも同じ実施形態を指さない。さらに特定の機能、構造、または特徴が実施形態に関連して述べられるときは、明示的に述べられているかどうかに関わらず、他の実施形態に関連してこのような機能、構造、または特徴に影響を与えることは当業者の知識の範囲内であることが提案される。
用語「約(about)」、「実質的に(substantially)」、「おおよそ(approximately)」およびそれらの変形は、本出願を申請する時点で使用可能な機器に基づいて、特定の量の測定に関連するある程度の誤差を含むことが意図される。例えば、「約」は所与の値の±8%または5%、または2%を含むことができる。
本発明の様々な実施形態の説明は、例示のために提示されたが、網羅的であること、または開示される本発明の実施形態に限定されることを意図するものではない。多くの修正および変形は、本発明の範囲から逸脱せずに、当業者には明らかになるであろう。本明細書で用いられる用語は、本発明の実施形態の原理、実用的な応用例、または市場で見出される技術に対する技術的改良を、最もよく説明するために、または当業者が本発明を理解することを可能にするように選ばれた。

Claims (17)

  1. マイクロ波回路用の信号コネクタであって、
    伝送線路の第1のセットを受け入れるように構成された、第1の希釈冷凍機ステージ内の第1の高密度インターフェースと、
    伝送線路の第2のセットを受け入れるように構成された、第2の希釈冷凍機ステージ内の第2の高密度インターフェースと、
    第1の希釈冷凍機ステージと前記第2の希釈冷凍機ステージとの間でマイクロ波信号を転送させるように構成されたプリント回路基板であって、前記第1の高密度インターフェースおよび前記第2の高密度インターフェースは、前記プリント回路基板に結合される、前記プリント回路基板と
    を備える信号コネクタ。
  2. 前記第1の希釈冷凍機ステージと前記第2の希釈冷凍機ステージとの間でマイクロ波信号を転送させるように構成された第2のプリント回路基板
    をさらに備える請求項1に記載の信号コネクタ。
  3. 前記第2のプリント回路基板は、前記プリント回路基板に結合される、請求項2に記載の信号コネクタ。
  4. 前記プリント回路基板は、
    マイクロ波信号を運ぶように構成されたビアのセットであって、対応するマイクロ波信号の波長の約10分の1の長さを有する、前記ビアのセット
    をさらに備える、請求項1に記載の信号コネクタ。
  5. 前記ビアのセットは、前記第1の高密度インターフェースと前記第2の高密度インターフェースとの間でマイクロ波信号を運ぶように構成される、請求項4に記載の信号コネクタ。
  6. 前記プリント回路基板は、
    接地ビアのセットをさらに備え、前記接地ビアの各々は、前記プリント回路基板上で、各信号ビアから、およそ、対応するマイクロ波信号の波長の長さだけ間隔が空けられている、
    請求項4に記載の信号コネクタ。
  7. 伝送線路の前記第1のセットは、20個の伝送線路である、請求項1に記載の信号コネクタ。
  8. 前記プリント回路基板は、交互の誘電体層と導電層とを備える、請求項1に記載の信号コネクタ。
  9. 前記プリント回路基板は、希釈冷凍機の見通し線ポート内に配置されるように構成される、請求項1に記載の信号コネクタ。
  10. 伝送線路の第1のセットを第1の高密度インターフェースに接続することであって、前記第1の高密度インターフェースは第1の希釈冷凍機ステージ内にあり、
    伝送線路の第2のセットを第2の高密度インターフェースに接続することであって、前記第2の高密度インターフェースは第2の希釈冷凍機ステージ内にあり、
    前記第1の高密度インターフェースおよび前記第2の高密度インターフェースは、プリント回路基板に結合されており、前記プリント回路基板上で、前記第1の希釈冷凍機ステージと前記第2の希釈冷凍機ステージとの間で、マイクロ波信号のセットを転送させること
    を含む方法。
  11. 第2のプリント回路基板上で、前記第1の希釈冷凍機ステージと前記第2の希釈冷凍機ステージとの間で、マイクロ波信号の第2のセットを転送させること
    をさらに含む、請求項10に記載の方法。
  12. 前記第2のプリント回路基板は、前記プリント回路基板に結合される、請求項11に記載の方法。
  13. 前記プリント回路基板は、
    マイクロ波信号を運ぶように構成されたビアのセットをさらに備え、前記ビアのセットは、対応するマイクロ波信号の波長の約10分の1の長さを有する、請求項10に記載の方法。
  14. 前記ビアのセットは、前記第1の高密度インターフェースと前記第2の高密度インターフェースとの間でマイクロ波信号を運ぶように構成される、請求項13に記載の方法。
  15. 前記プリント回路基板は、
    接地ビアのセットをさらに備え、前記接地ビアの各々は、前記プリント回路基板上で、各信号ビアから、およそ、対応するマイクロ波信号の波長の長さだけ間隔が空けられている、請求項13に記載の方法。
  16. 伝送線路の前記第1のセットは、20個の伝送線路である、請求項10に記載の方法。
  17. 請求項10ないし16のいずれかに記載の方法の各ステップを実行する回路組立システム。
JP2021517811A 2018-11-09 2019-10-30 マイクロ波回路用の信号コネクタ Active JP7315666B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/186,157 US10891251B2 (en) 2018-11-09 2018-11-09 Signal connector for microwave circuits
US16/186,157 2018-11-09
PCT/EP2019/079643 WO2020094474A1 (en) 2018-11-09 2019-10-30 Signal connector for microwave circuits

Publications (2)

Publication Number Publication Date
JP2022503965A true JP2022503965A (ja) 2022-01-12
JP7315666B2 JP7315666B2 (ja) 2023-07-26

Family

ID=68468677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021517811A Active JP7315666B2 (ja) 2018-11-09 2019-10-30 マイクロ波回路用の信号コネクタ

Country Status (5)

Country Link
US (1) US10891251B2 (ja)
EP (1) EP3878252A1 (ja)
JP (1) JP7315666B2 (ja)
CN (1) CN112997594A (ja)
WO (1) WO2020094474A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363079A (ja) * 1991-02-06 1992-12-15 Fujitsu Ltd 多層フィルムケーブル及びこれを用いた超伝導素子搭載装置
JPH07122788A (ja) * 1993-10-22 1995-05-12 Sumitomo Electric Ind Ltd 低温に冷却する素子の接続方法
US20180102470A1 (en) * 2016-10-11 2018-04-12 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US20190006572A1 (en) * 2017-06-29 2019-01-03 Intel Corporation Shielded interconnects
JP2021532579A (ja) * 2018-07-27 2021-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 統合型マイクロ波減衰器を有する多数の伝送ラインを備えた極低温デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0105923D0 (en) 2001-03-09 2001-04-25 Oxford Instr Superconductivity Dilution refrigerator
EP1474822B1 (en) 2002-01-17 2016-12-07 Ardent Concepts, Inc. Compliant electrical contact
US20040238213A1 (en) * 2003-05-28 2004-12-02 Pitio Walter Michael Uniform impedance printed circuit board
KR100854267B1 (ko) 2006-08-08 2008-08-26 정운영 포고핀의 제조방법과, 이를 이용한 테스트 소켓
US8441329B2 (en) 2007-01-18 2013-05-14 D-Wave Systems Inc. Input/output system and devices for use with superconducting devices
US8464542B2 (en) * 2007-12-28 2013-06-18 D-Wave Systems Inc. Systems, methods, and apparatus for cryogenic refrigeration
US8279022B2 (en) 2008-07-15 2012-10-02 D-Wave Systems Inc. Input/output systems and devices for use with superconducting devices
US20140137571A1 (en) * 2012-11-21 2014-05-22 D-Wave Systems Inc. Systems and methods for cryogenic refrigeration
WO2014204447A1 (en) * 2013-06-18 2014-12-24 Intel Corporation Integrated thermoelectric cooling
ES2703115T3 (es) * 2014-02-06 2019-03-07 Orolia Switzerland Sa Dispositivo para un reloj atómico
US9892365B2 (en) 2014-02-28 2018-02-13 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
EP3120460B1 (en) 2014-03-21 2020-10-14 Google LLC Chips including classical and quantum computing processors
US10242968B2 (en) * 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017111949A1 (en) 2015-12-22 2017-06-29 Rigetti & Co., Inc. Operating a coupler device to perform quantum logic gates
US10565515B2 (en) * 2018-06-20 2020-02-18 Intel Corporation Quantum circuit assemblies with triaxial cables

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363079A (ja) * 1991-02-06 1992-12-15 Fujitsu Ltd 多層フィルムケーブル及びこれを用いた超伝導素子搭載装置
JPH07122788A (ja) * 1993-10-22 1995-05-12 Sumitomo Electric Ind Ltd 低温に冷却する素子の接続方法
US20180102470A1 (en) * 2016-10-11 2018-04-12 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US20190006572A1 (en) * 2017-06-29 2019-01-03 Intel Corporation Shielded interconnects
JP2021532579A (ja) * 2018-07-27 2021-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 統合型マイクロ波減衰器を有する多数の伝送ラインを備えた極低温デバイス

Also Published As

Publication number Publication date
JP7315666B2 (ja) 2023-07-26
WO2020094474A1 (en) 2020-05-14
US20200151133A1 (en) 2020-05-14
CN112997594A (zh) 2021-06-18
US10891251B2 (en) 2021-01-12
EP3878252A1 (en) 2021-09-15

Similar Documents

Publication Publication Date Title
US11195773B2 (en) Flip chip assembly of quantum computing devices
US11621466B2 (en) Well thermalized stripline formation for high-density connections in quantum applications
US20200358159A1 (en) Cryogenic on-chip microwave filter for quantum devices
US11038093B2 (en) Wirebond cross-talk reduction for quantum computing chips
US11621467B2 (en) Well thermalized microstrip formation for flexible cryogenic microwave lines in quantum applications
US11164101B2 (en) Dispersive-resistive hybrid attenuator for quantum microwave circuits
JP7315666B2 (ja) マイクロ波回路用の信号コネクタ
JP7336820B2 (ja) 量子デバイスのための誘電体ホルダ
US10790566B2 (en) Enabling attenuators for quantum microwave circuits in cryogenic temperature range
WO2020043500A1 (en) Dispersive-resistive hybrid attenuator for quantum microwave circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220418

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230713

R150 Certificate of patent or registration of utility model

Ref document number: 7315666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150