JP2022183970A - 電子部品 - Google Patents

Abstract

【課題】撓みに強いインターポーザ基板を備える電子部品を提供する。【解決手段】本発明の電子部品１は、積層体１３、及び、積層体１３の一対の積層体端面ＣＳのそれぞれに配置され、内部電極層１２と接続される外部電極１４、を有する電子素子１０と、一対の基板端面ＣＫと、基板端面ＣＫと直交する一対の基板側面ＢＫと、基板端面ＣＫ及び基板側面ＢＫと直交する一対の基板主面ＡＫと、を有し、一対の基板主面ＡＫのうちの素子側基板主面ＡＫが、電子素子１０の一対の積層体主面ＡＳのうちの、基板側積層体主面ＡＳに接合されているインターポーザ基板２０と、を備え、インターポーザ基板２０はアルミナ基板であり、インターポーザ基板２０の最大長さは、電子素子１０の長さより小さく、インターポーザ基板２０の幅は、電子素子１０の幅より小さい。【選択図】図２

Description

本発明は、電子部品に関する。

振動の伝播を抑えて雑音の発生を減らすために、積層コンデンサの本体部分となる電子素子の下部に、ガラスエポキシ系樹脂を主な材質とした一枚のインターポーザ基板が配置された電子部品が開示されている（特許文献１）。

特開２００４－１３４４３０号公報

しかし、近年、ガラスエポキシ系樹脂製のインターポーザ基板より、撓みに強いインターポーザ基板を備える電子部品が求められている。

本発明は、撓みに強いインターポーザ基板を備える電子部品を提供することを目的とする。

上記課題を解決するために本発明は、誘電体層と内部電極層とが交互に積層され、前記内部電極層と直交する一対の積層体端面と、前記積層体端面と直交する一対の積層体側面と、前記積層体端面及び前記積層体側面と直交する一対の積層体主面と、を有する略矩形の積層体、及び、前記積層体の前記一対の前記積層体端面のそれぞれに配置され、前記内部電極層と接続される外部電極、を有する電子素子と、一対の基板端面と、前記基板端面と直交する一対の基板側面と、前記基板端面及び前記基板側面と直交する一対の基板主面と、を有し、一対の前記基板主面のうちの素子側基板主面が、前記電子素子の前記一対の積層体主面のうちの、基板側積層体主面に接合されているインターポーザ基板と、を備え、前記インターポーザ基板はアルミナ基板であり、前記インターポーザ基板の最大長さは、前記電子素子の長さより小さく、前記インターポーザ基板の幅は、前記電子素子の幅より小さい、電子部品を提供する。

本発明によれば、撓みに強いインターポーザ基板を備える電子部品を提供することができる。

回路基板９０に実装された本発明の電子部品１を示す斜視図である。 第１実施形態に係る、電子部品１の部分拡大断面図である。 図２に示す領域Ｐの拡大図である。 インターポーザ基板２０の製造方法を説明する図である。 インターポーザ基板２０の製造方法を説明するフローチャートである。 インターポーザ基板２０と電子素子１０との取り付け方法を説明する図である。 インターポーザ基板２０と電子素子１０との取り付け方法を説明するフローチャートである。 第２実施形態に係る、弾性体ホルダ２０１によりインターポーザ基板２０を保持する方法を説明する図である。 第２実施形態に係る、粘着膜３０３を備えるホルダ３０１によりインターポーザ基板２０を保持する方法を説明する図である。

（第１実施形態）
図１は、回路基板９０に実装された本発明の電子部品１を示す斜視図である。図２は、第１実施形態に係る電子部品１の部分拡大断面図である。電子部品１は、電子素子１０と、電子素子１０に取り付けられるインターポーザ基板２０とを備える。電子部品１は、インターポーザ基板２０に接続されるランド９１を表面に有する回路基板９０に実装される。

（電子素子１０）
電子素子１０は、実施形態ではコンデンサ素子であるが、これに限らず、インダクタ素子、サーミスタ素子、圧電素子又は半導体素子などであってもよい。実施形態の電子素子１０は、誘電体層１１と内部電極層１２とが交互に積層された直方体状の積層体１３、及び、積層体１３の両端面に設けられた一対の外部電極１４を備える。

（積層体１３）
積層体１３は略矩形で、内部電極層１２と直交する一対の積層体端面ＣＳと、積層体端面ＣＳと直交する一対の積層体側面ＢＳと、積層体端面ＣＳ及び積層体側面ＢＳと直交する一対の積層体主面ＡＳとを備える。

実施形態の電子素子１０は、誘電体層１１と内部電極層１２とが、積層体主面ＡＳと平行に配置された、いわゆる水平実装タイプである。ただし、これに限定されず、誘電体層１１と内部電極層１２とが、積層体主面ＡＳと垂直に配置された、いわゆる垂直実装タイプであってもよい。

（誘電体層１１）
誘電体層１１は、チタン酸バリウムなどを主に含む。ただし、誘電体層１１を構成する主成分は、チタン酸バリウムに限られず、チタン酸カルシウム又はチタン酸ストロンチウムなどの誘電率の高いセラミックスであればよい。誘電体層１１は、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物及びＮｉ化合物などの少なくとも１種類の副成分を含んでもよい。また、誘電体層１１は、Ｓｉ及びガラス成分などを含んでもよい。

（内部電極層１２）
内部電極層１２は、誘電体層１１を構成するセラミックスシート上にＮｉを含むペーストが印刷されることにより形成される。ただし、内部電極層１２の主材料はＮｉに限られず、ＰｄとＡｇとの合金などであってもよい。

（外部電極１４）
外部電極１４は、積層体１３の一対の積層体端面ＣＳにそれぞれ設けられている。外部電極１４は、積層体端面ＣＳだけでなく、積層体主面ＡＳ及び積層体側面ＢＳの積層体端面ＣＳ側も覆っている。

図２に示すように、互いに隣り合って対向する内部電極層１２である内部電極層１２ａと内部電極層１２ｂとにおいて、一方の内部電極層１２ａは、一方の積層体端面ＣＳに設けられた外部電極１４に電気的に接続され、他方の内部電極層１２ｂは、他方の積層体端面ＣＳに設けられた外部電極１４に電気的に接続されている。

以下、電子素子１０の一方の積層体端面ＣＳから他方の積層体端面ＣＳに延びる方向を長さ方向Ｌ、一方の積層体側面ＢＳから他方の積層体側面ＢＳに延びる方向を幅方向Ｗ、一方の積層体主面ＡＳから他方の積層体主面ＡＳに延びる方向を厚さ方向Ｔとして説明する。

（電子素子１０のサイズ）
電子素子１０において、一対の積層体端面ＣＳの間の距離を長さＬＳ、一対の積層体側面ＢＳの間の距離を幅ＷＳ、一対の積層体主面ＡＳの間の距離を厚さＴＳとしたときに、実施形態の電子素子１０は、長さＬＳが２．０１ｍｍ～２．２０ｍｍ、幅ＷＳが１．３０ｍｍ～１．５０ｍｍ、厚さＴＳが１．７０ｍｍ～１．９ｍｍである。誘電体層１１の厚さは、０．４μｍ～０．８μｍが好ましく、０．４μｍ～１．０μｍであってもよい。内部電極層１２の厚さは、０．４μｍ～０．８μｍが好ましく、０．４μｍ～１．０μｍであってもよい。

ただし、これに限定されず、他のサイズであってもよい。例えば電子素子１０は、長さＬＳが３．１ｍｍ～３．３ｍｍ、幅ＷＳが１．５ｍｍ～２．７ｍｍ、厚さＴＳが１．５ｍｍ～２．７ｍｍであってもよい。この場合、誘電体層１１の厚さは、０．４μｍ～０．８μｍが好ましく、０．４μｍ～１．０μｍであってもよい。内部電極層１２の厚さは、０．４μｍ～０．８μｍが好ましく、０．４μｍ～１．０μｍであってもよい。

図２に示すように外部電極１４は、積層体端面ＣＳ側から、Ｃｕ（銅）電極層１４ａと、Ｃｕ電極層１４ａの外周に設けられる導電性樹脂層１４ｂと、導電性樹脂層１４ｂの外周に設けられるＮｉ（ニッケル）メッキ層１４ｃと、Ｎｉメッキ層１４ｃの外周に設けられる第１Ｓｎ（錫）メッキ層３０とを備える。

（Ｃｕ電極層１４ａ）
Ｃｕ電極層１４ａは、例えば、導電性金属とガラスとを含む導電性ペーストを塗布して焼き付けることにより形成される。Ｃｕ電極層１４ａは、積層体１３両側の積層体端面ＣＳのみならず、積層体主面ＡＳの積層体端面ＣＳ側の一部、及び積層体側面ＢＳの積層体端面ＣＳ側の一部も覆っている。

（導電性樹脂層１４ｂ）
導電性樹脂層１４ｂは、Ｃｕ電極層１４ａの外周にＣｕ電極層１４ａを覆うように配置されている。導電性樹脂層１４ｂは、熱硬化性樹脂と、金属成分と、を含む任意の構成である。熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂等の公知の種々の熱硬化性樹脂を使用することができる。金属成分としては、例えばＡｇ、もしくは、卑金属粉の表面にＡｇコーティングされた金属粉を用いることができる。導電性樹脂層１４ｂも、Ｃｕ電極層１４ａと同様に積層体１３両側の積層体端面ＣＳのみならず、積層体主面ＡＳの積層体端面ＣＳ側の一部、及び積層体側面ＢＳの積層体端面ＣＳ側の一部も覆っている。

導電性樹脂層１４ｂは、熱硬化性樹脂を含むため、例えば、メッキ膜や導電性ペーストの焼成物からなる金属層よりも柔軟性に富んでいる。このため、電子部品１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層１４ｂが緩衝層として機能し、電子部品１にクラックが発生することを防止するとともに、圧電振動を吸収しやすく、「鳴き」を抑制することができる。

（隙間１４ｄ）
Ｃｕ電極層１４ａと導電性樹脂層１４ｂとの間には、隙間１４ｄが設けられている。隙間１４ｄは、Ｃｕ電極層１４ａが設けられた積層体端面ＣＳにおける、幅方向Ｗ及び厚さ方向Ｔの中央部において、Ｃｕ電極層１４ａと導電性樹脂層１４ｂとの間の長さ方向Ｌの距離ｄが最も離れている。そして、積層体端面ＣＳの端部、すなわち積層体主面ＡＳ側又は積層体側面ＢＳ側に向かうにつれてＣｕ電極層１４ａと導電性樹脂層１４ｂとの間の距離が短くなり、角部及び稜線部において隙間１４ｄはほとんどなくなり、Ｃｕ電極層１４ａと導電性樹脂層１４ｂとが接触している。このように、隙間１４ｄの長さ方向Ｌの距離ｄが積層体端面ＣＳにおける、幅方向Ｗ及び厚さ方向Ｔの中央部において最も離れているので、外部電極１４は、長さ方向Ｌ側に膨らんだ形状となる。

（Ｎｉメッキ層１４ｃ）
Ｎｉメッキ層１４ｃは、導電性樹脂層１４ｂの外周に、導電性樹脂層１４ｂを覆うように配置されている。Ｎｉメッキ層１４ｃは、Ｎｉ又はＮｉを含む合金のメッキからなる。Ｎｉメッキ層１４ｃも、Ｃｕ電極層１４ａと同様に積層体１３両側の積層体端面ＣＳのみならず、積層体主面ＡＳの積層体端面ＣＳ側の一部、及び積層体側面ＢＳの積層体端面ＣＳ側の一部も覆っている。

（第１Ｓｎメッキ層３０）
Ｎｉメッキ層１４ｃの外周に第１Ｓｎメッキ層３０が設けられている。第１Ｓｎメッキ層３０はＳｎ又はＳｎを含む合金のメッキである。第１Ｓｎメッキ層３０は１層で、後述するが、電子素子１０にインターポーザ基板２０が取り付けられた状態で、インターポーザ基板２０の金属層も含めた外周を一体として覆っている。ただし、Ｎｉメッキ層１４ｃと第１Ｓｎメッキ層３０との間に、インターポーザ基板２０は覆わずに電子素子１０のＮｉメッキ層１４ｃだけを覆うＳｎメッキ層を含む、２層のＳｎメッキ層を有する構造であってもよい。

（インターポーザ基板２０）
インターポーザ基板２０は、一対の基板端面ＣＫと、基板端面ＣＫと直交する一対の基板側面ＢＫと、基板端面ＣＫ及び基板側面ＢＫと直交する一対の基板主面ＡＫと、を有する略矩形の板部材であり、一対の基板端面ＣＫにそれぞれ凹部２１が設けられている。一対の基板主面ＡＫのうちの一方である素子側基板主面ＡＫ１が、電子素子１０の一対の積層体主面ＡＳのうちの一方である基板側積層体主面ＡＳ２に接合される。

（材料）
インターポーザ基板２０は、アルミナで製造されたアルミナ基板である。アルミナは、一般的に絶縁性基板の一般的な材料であるエポキシ樹脂等と比べて硬い。ゆえに、撓みに強いインターポーザ基板２０を備える電子部品を提供することができる。また、アルミナはエポキシ樹脂等と比べて硬いことより、鳴きの防止にも効果的である。

（サイズ）
以下、インターポーザ基板２０において、一対の基板端面ＣＫの間の長さをＬＫ、一対の基板側面ＢＫの間の幅をＷＫ、一対の基板主面ＡＫの間の厚さをＴＫとする。なお、一対の基板端面ＣＫの間の長さＬＫとは、基板端面ＣＫにおける、凹部２１が設けられている部分以外での一対の基板端面ＣＫの間の長さである。

インターポーザ基板２０の幅ＷＫは電子素子１０の幅ＷＳより小さく、インターポーザ基板２０の長さＬＫは電子素子１０の長さＬＳより小さい。ゆえに、インターポーザ基板２０は、平面視にて、電子素子１０により全体を覆われている。したがって、電子部品１のインターポーザ基板２０を回路基板９０に実装する際に、インターポーザ基板２０の大きさにより配置が制限されることなく、また、平面視においてインターポーザ基板２０が見えないので、美観に優れる。

（凹部２１）
インターポーザ基板２０の一対の基板端面ＣＫのそれぞれに、図１に示すように平面視にて半楕円状の凹部２１が設けられている。凹部２１を設けることにより、電子部品１と回路基板９０のランド９１とを接合するはんだ層４０を凹部２１によって形成された空間に溜めることが可能となる。これにより、電子素子１０の長さ方向Ｌの端面に、はんだ層４０が濡れ上がることを抑制できる。

凹部２１の平面視における形状は、半楕円状に限られず、多角形状などでもよい。しかし、電子素子１０とインターポーザ基板２０との接合強度を維持しつつ、はんだ層４０が濡れ上がる面積を大きくするために、凹部２１の平面視における形状は、インターポーザ基板２０の幅方向Ｗに平行な長軸を有する楕円をこの長軸で分割した半楕円状であることが好ましい。

（Ｃｕ焼き付け層２３）
インターポーザ基板２０の基板主面ＡＫの基板端面ＣＫ側に、Ｃｕ焼き付け層２３が形成されている。このようにＣｕ焼き付け層２３が形成されていることにより、Ｃｕ焼き付け層２３の外周に形成されるＣｕメッキ層のインターポーザ基板２０の基板主面ＡＫに対する付着力が強固になる。

実施形態でＣｕ焼き付け層２３は、素子側基板主面ＡＫ１と、実装側基板主面ＡＫ２との両側に形成されている。実装側基板主面ＡＫ２に設けられたＣｕ焼き付け層２３は、素子側基板主面ＡＫ１に設けられたＣｕ焼き付け層２３より薄い。

Ｃｕ焼き付け層２３は、基板端面ＣＫから、基板主面ＡＫ上を長さ方向Ｌに中央部に向かうにつれて薄くなっている。ゆえに、はんだ４０Ａにより電子素子１０をマウントする際に、電子素子１０の姿勢が安定しやすい。

（拡散層２４）
また、インターポーザ基板２０の基板主面ＡＫの基板端面ＣＫ側に、Ｃｕ焼き付け層２３を形成することにより、インターポーザ基板２０の基板主面ＡＫの基板端面ＣＫ側において、Ｃｕ層２７とアルミナ製のインターポーザ基板２０との間に、アルミとＣｕとを含む拡散層２４が形成されている。

（マーク部２５）
図２に示すように、インターポーザ基板２０の基板主面ＡＫの長さ方向Ｌ及び幅方向Ｗの中央部にＳｉを含むマーク部２５が形成されている。マーク部２５は、ガラス製であってＳｉを含むとともにアルミナも含む。マーク部２５は、アルミナを含んでいることにより、アルミナ製のインターポーザ基板２０に強固に付着している。マーク部２５は、Ｃｕ焼き付け層２３より薄い。ゆえに、電子素子１０をインターポーザ基板２０にマウントする際に、長さ方向Ｌ及び幅方向Ｗの中央部に設けられたマーク部２５が電子素子１０に当接することなく、電子素子１０の実装が不安定になることがない。なお、マーク部２５は、実施形態では円形であるが、これに限定されず、楕円形、又は三角形であってもよい。

また、実施形態でマーク部２５は、素子側基板主面ＡＫ１に形成されている。上述したように、素子側基板主面ＡＫ１に設けられたＣｕ焼き付け層２３は、実装側基板主面ＡＫ２に設けられたＣｕ焼き付け層２３より厚い。

インターポーザ基板２０は、基板主面ＡＫのうちの、Ｃｕ焼き付け層２３が厚く設けられた素子側基板主面ＡＫ１側が電子素子１０に取り付けられる面である。しかし、Ｃｕ焼き付け層２３の厚みの差は僅かである。ゆえに、Ｃｕ焼き付け層２３を見ただけでは、実装側基板主面ＡＫ２なのか素子側基板主面ＡＫ１かが見分けがつかない。しかし、実施形態では素子側基板主面ＡＫ１にマーク部２５が形成されているので、マーク部２５が目印となって、Ｃｕ焼き付け層２３が厚い素子側基板主面ＡＫ１側を認識することができ、Ｃｕ焼き付け層２３が厚く設けられた素子側基板主面ＡＫ１側を電子素子１０に取り付けることができる。

しかし、これに限らず、マーク部２５は、実装側基板主面ＡＫ２に形成されていてもよい。電子素子１０とインターポーザ基板２０とを接合する際に、カメラを用いて位置合わせなどを行うが、この場合、インターポーザ基板２０側から撮影する。マーク部２５が、実装側基板主面ＡＫ２に形成されている場合、カメラを用いた位置合わせの際に、マーク部２５が見えるので位置合わせしやすい。

（Ｚｎ含有層２６）
インターポーザ基板２０の一対の基板端面ＣＫは、Ｚｎ（亜鉛）を含むＺｎ含有層２６を有している。

（金属層）
Ｃｕ焼き付け層２３及びＺｎ含有層２６が形成されたインターポーザ基板２０の基板端面ＣＫ側におけるＣｕ焼き付け層２３及びＺｎ含有層２６の外周には、金属層が配置されている。金属層はＣｕ層２７と、Ｎｉメッキ層２８と、第２Ｓｎメッキ層２９とを含む。

（Ｃｕ層２７）
Ｃｕ層２７は、実施形態ではＣｕメッキ層であるが、これに限定されず、ペーストを塗布して形成してもよい。Ｃｕ層２７は、インターポーザ基板２０両側の基板端面ＣＫのみならず、基板主面ＡＫの基板端面ＣＫ側の一部、及び基板側面ＢＫの基板端面ＣＫ側の一部も覆っている。

（Ｎｉメッキ層２８）
Ｃｕ層２７の外周に、Ｃｕ層２７を覆うようにＮｉメッキ層２８が形成されている。Ｎｉメッキ層２８は、Ｎｉ又はＮｉを含む合金のメッキからなる。Ｎｉメッキ層２８も、Ｃｕ層２７と同様にインターポーザ基板２０両側の基板端面ＣＫのみならず、基板主面ＡＫの基板端面ＣＫ側の一部、及び基板側面ＢＫの基板端面ＣＫ側の一部も覆っている。なお、外部電極１４もＮｉメッキ層１４ｃを含むが、外部電極１４もＮｉメッキ層１４ｃとインターポーザ基板２０のＮｉメッキ層２８とは、接続されていない。

（第２Ｓｎメッキ層２９）
第２Ｓｎメッキ層２９は、Ｎｉメッキ層２８の外周に、Ｎｉメッキ層２８を覆うように配置されている。第２Ｓｎメッキ層２９は、Ｓｎ又はＳｎを含む合金のメッキからなる。第２Ｓｎメッキ層２９も、Ｃｕ層２７と同様にインターポーザ基板２０両側の基板端面ＣＫのみならず、基板主面ＡＫの基板端面ＣＫ側の一部、及び基板側面ＢＫの基板端面ＣＫ側の一部も覆っている。

（第１Ｓｎメッキ層３０）
第２Ｓｎメッキ層２９の外周に、上述したように電子素子１０の外部電極１４と、インターポーザ基板２０の金属層とを共に覆う第１Ｓｎメッキ層３０が設けられている。第１Ｓｎメッキ層３０は、電子素子１０の外部電極１４からインターポーザ基板２０の基板端面ＣＫの金属層に渡って形成されているので、回路基板９０のランド９１と電子素子１０の外部電極１４とをシームレスに接続し、優れた導通性を確保することができる。

（切り欠き２２）
図３は、図２に示す領域Ｐの拡大図である。インターポーザ基板２０の、基板端面ＣＫ側の表面には、切り欠き２２が設けられている。切り欠き２２は、基板端面ＣＫ、基板側面ＢＫの基板端面ＣＫ側、基板主面ＡＫの基板端面ＣＫ側、基板端面ＣＫと基板側面ＢＫとの稜線部、基板端面ＣＫと基板主面ＡＫとの間の稜線部、基板側面ＢＫと基板主面ＡＫとの間の稜線部、及び、基板端面ＣＫと基板側面ＢＫと基板主面ＡＫとの間の角部を含む領域内に１以上形成されている。

（切り欠き２２の効果）
インターポーザ基板２０に形成された切り欠き２２の内部には、インターポーザ基板２０の外周に形成されたＣｕ焼き付け層２３、Ｃｕ層２７、Ｎｉメッキ層２８、第２Ｓｎメッキ層２９又は第１Ｓｎメッキ層３０等が入り込んでいる。切り欠き２２の形状、位置、深さ、又は大きさによって、入り込む層の数や種類は異なる。このように、Ｃｕ焼き付け層２３、Ｃｕ層２７、Ｎｉメッキ層２８、第２Ｓｎメッキ層２９又は第１Ｓｎメッキ層３０等が切り欠き２２に侵入することにより、アンカー効果によりインターポーザ基板２０に対するＣｕ焼き付け層２３、Ｃｕ層２７、Ｎｉメッキ層２８、第２Ｓｎメッキ層２９、第１Ｓｎメッキ層３０等の接着力を増加させることができる。

（はんだ層４０）
電子素子１０とインターポーザ基板２０との間には、電子素子１０とインターポーザ基板２０とを接合するはんだ層４０が設けられている。はんだ層４０は、ロジン、活性剤又は溶剤を含むフラックスを備えるＳｎクリームはんだの層である。はんだ層４０は、電子素子１０の基板側積層体主面ＡＳ２の外部電極１４と、インターポーザ基板２０の素子側基板主面ＡＫ１の拡散層２４、Ｃｕ焼き付け層２３、Ｃｕ層２７、Ｎｉメッキ層２８、第２Ｓｎメッキ層２９が設けられている部分との間に配置されている。

はんだ層４０は、はんだが充填されていない、はんだ非充填領域４１を含む。はんだ非充填領域４１は、空洞領域４１Ａ、フラックス領域４１Ｂを含む。空洞領域４１Ａは空気が含まれている領域で、フラックス領域４１Ｂは、Ｓｎクリームはんだに含まれるロジン、活性剤又は溶剤であるフラックスが含まれる領域である。はんだ層４０がこれらの空洞領域４１Ａ、フラックス領域４１Ｂといったはんだ非充填領域４１を含むことにより、電子素子１０とインターポーザ基板２０との間にクッション性を持たせることができ、回路基板９０に衝撃が加わった時の電子素子１０への衝撃の伝達を軽減することができる。なお、Ｓｎクリームはんだに予めクッション性を有するビーズなどを混入することで、はんだ非充填領域４１としてクッション領域４１Ｃを形成してもよい。

（インターポーザ基板２０の効果）
このように電子素子１０とインターポーザ基板２０とが接合された電子部品１は、回路基板９０上に実装される。これにより、電子素子１０と回路基板９０とが、インターポーザ基板２０を互いの間に挟んで接続される。電子素子１０から発生した振動は、インターポーザ基板２０を伝播する際に減衰するため、回路基板９０に振動が伝播して発生する可聴音を低減することができる。

（製造方法）
次に、本実施形態に係る電子部品１の製造方法について説明する。電子部品１の製造方法は、インターポーザ基板２０の製造方法と、インターポーザ基板２０と電子素子１０との取り付け方法とを含む。図４はインターポーザ基板２０の製造方法を説明する図である。図５はインターポーザ基板２０の製造方法を説明するフローチャートである。

（基板準備工程）
まず、一定幅の細長いアルミナ基板２０Ａを準備する（図４（Ａ）、図５ステップＳ１）。

（Ｃｕペースト及びガラスペースト塗布工程）
基板２０Ａの基板主面ＡＫにおける、長さ方向Ｌに一定の距離離間した２か所の塗布位置に、幅方向Ｗに延びるようにＣｕペースト２３Ａを塗布するとともに、その２か所の塗布位置の間に、マーク部２５を形成するガラスペースト２５Ａを塗布する。Ｃｕペースト２３Ａの塗布とガラスペースト２５Ａの塗布とは、どちらが先であってもよい（図４（Ｂ）、ステップＳ２）。

Ｃｕペースト２３Ａは、Ｃｕ粉末とバインダーとを含む。ガラスペースト２５Ａは、ガラス粉末と、アルミナ粉末と、バインダーとを含む。Ｃｕペースト２３Ａの塗布とガラスペースト２５Ａの塗布は、例えばスクリーン印刷で行う。

Ｃｕペースト２３Ａは、基板主面ＡＫの素子側基板主面ＡＫ１と、実装側基板主面ＡＫ２との両面に行うが、実装側基板主面ＡＫ２側は素子側基板主面ＡＫ１よりもＣｕペースト２３Ａを薄く塗布する。ガラスペースト２５Ａは、実施形態では素子側基板主面ＡＫ１に塗布する。ガラスペースト２５Ａは、塗布される面のＣｕペースト２３Ａよりも薄く塗布する。

（基板焼成工程）
基板２０Ａを加熱してＣｕペースト２３Ａ及びガラスペースト２５Ａを焼き付けて、Ｃｕ焼き付け層２３及びＳｉを含むマーク部２５を形成する（図４（Ｃ）、ステップＳ３）。

（貫通孔形成工程）
Ｃｕ焼き付け層２３及びマーク部２５が焼き付けられた基板２０Ａの、Ｃｕ焼き付け層２３の中央部を、厚さ方向Ｔに貫通するように繰り抜き、凹部２１となる貫通孔２１Ａを形成する（図４（Ｄ）、ステップＳ４）。

（切断工程）
基板２０Ａにおける、Ｃｕ焼き付け層２３が形成された２か所を、長さ方向Ｌと直交する面で切断し、長さ方向Ｌの両端の基板主面ＡＫに、Ｃｕ焼き付け層２３を有するとともに、Ｃｕ焼き付け層２３が設けられた２箇所の間にマーク部が形成されたインターポーザ基板２０とする（図４（Ｅ）、ステップＳ５）。切断は、ダイシング又はブレイクで行う。ダイシングは、高速で回転するダイサー（ダイシングソー）を使用しカットする方法である。ブレイクは、予め基板２０Ａに溝を入れ、その溝に沿って割る方法である。

（汚れ除去工程）
次いで、インターポーザ基板２０の、切断されて露出した基板側面ＢＫの汚れを除去する（図４（Ｆ）、ステップＳ６）。

（Ｚｎ含有層形成工程）
インターポーザ基板２０の、汚れが除去された基板側面ＢＫにＺｎ含有層２６を形成する。Ｚｎ含有層形成工程は、いわゆるジンケート処理で、Ｚｎより卑な金属であるＡｌ（アルミニウム）を含むアルミナに、密着性の良いＺｎ含有層を得るための前処理工程である。一般的には、Ｚｎが溶解した水溶液（ジンケート処理液）に基板側面ＢＫを浸漬すると、ＡｌよりもＺｎの方が標準酸化還元電位が貴であるため、Ａｌがイオンとして溶解する。このとき生じた電子により、Ｚｎイオンが基板側面ＢＫの表面で電子を受け取り、基板側面ＢＫの表面にＺｎ含有層が形成される（図４（Ｇ）、ステップＳ７）。このように基板側面ＢＫにＺｎ含有層２６が形成されるので、基板側面ＢＫに形成される金属層である、Ｃｕ層２７、Ｎｉメッキ層２８及び第２Ｓｎメッキ層２９の密着性が向上する。

（Ｃｕ層形成工程）
インターポーザ基板２０における長さ方向Ｌの両端の基板端面ＣＫ側の外周に、Ｃｕ層２７を形成する（図４（Ｈ）、ステップＳ８）。実施形態では、Ｃｕ層２７はＣｕメッキで形成する。Ｃｕメッキの際、ＺｎがＣｕで置き換わるので、Ｃｕ層２７が基板端面ＣＫに付着しやすくなる。ただし、Ｃｕ層２７はメッキ層に限定されない。
なお、ここで、Ｚｎ含有層のＺｎが全て置換されるわけではなく、基板側面ＢＫにＺｎの一部が残るので、Ｚｎ含有層２６は薄く残存する。

（Ｎｉメッキ層形成工程）
Ｃｕ層２７が形成されたインターポーザ基板２０における長さ方向Ｌの両端の基板端面ＣＫ側の外周に、Ｎｉメッキ層２８を形成する（図４（Ｈ）、ステップＳ９）。

（第２Ｓｎメッキ層形成工程）
Ｎｉメッキ層２８が形成されたインターポーザ基板２０における長さ方向Ｌの両端の基板端面ＣＫ側の外周に、第２Ｓｎメッキ層２９を形成する（図４（Ｈ）、ステップＳ１０）。

次に、インターポーザ基板２０と電子素子１０との取り付け方法について説明する。図６はインターポーザ基板２０と電子素子１０との取り付け方法を説明する図である。図７はインターポーザ基板２０と電子素子１０との取り付け方法を説明するフローチャートである。

（治具保持工程）
Ｃｕ層２７、Ｎｉメッキ層２８、及び第２Ｓｎメッキ層２９が形成されたインターポーザ基板２０を、複数の凹状の挿入部が設けられた治具１００に振り込んで保持する（図７（Ａ）、ステップＳ１１）。

（はんだ配置工程）
インターポーザ基板２０における、基板主面ＡＫの一方である素子側基板主面ＡＫ１に、クリーム状のはんだ４０Ａを配置する（図７（Ｂ）、ステップＳ１２）。

（電子素子取付工程）
インターポーザ基板２０における、はんだ４０Ａが配置された素子側基板主面ＡＫ１に、電子素子１０を配置する（図７（Ｃ）、ステップＳ１３）。

（第１Ｓｎメッキ層形成工程）
電子素子１０の外部電極１４と、インターポーザ基板２０の金属層とを共に覆う第１Ｓｎメッキ層３０形成する（図７（Ｄ）、ステップＳ１４）。

（第１実施形態の効果）
以上、第１実施形態によると、インターポーザ基板２０は、アルミナ基板である。アルミナは、一般的に絶縁性基板の一般的な材料であるエポキシ樹脂等と比べて硬い。ゆえに、撓みに強いインターポーザ基板２０を備える電子部品を提供することができる。また、アルミナはエポキシ樹脂等と比べて硬いことより、鳴きの防止にも効果的である。

インターポーザ基板２０の幅ＷＫは電子素子１０の幅ＷＳより小さく、インターポーザ基板２０の長さＬＫは電子素子１０の長さＬＳより小さい。ゆえに、インターポーザ基板２０は、平面視にて、電子素子１０により全体を覆われている。したがって、電子部品１のインターポーザ基板２０を回路基板９０に実装する際に、インターポーザ基板２０の大きさにより配置が制限されることなく、また、平面視においてインターポーザ基板２０が見えないので、美観に優れる。

インターポーザ基板２０の一対の基板端面ＣＫのそれぞれに、図１に示すように平面視にて半楕円状の凹部２１が設けられている。凹部２１を設けることにより、電子部品１と回路基板９０のランド９１とを接合するはんだ層４０を凹部２１によって形成された空間に溜めることが可能となる。これにより、電子素子１０の長さ方向Ｌの端面に、はんだ層４０が濡れ上がることを抑制できる。

外部電極１４は導電性樹脂層１４ｂを備える。導電性樹脂層１４ｂは、熱硬化性樹脂を含むため、例えば、メッキ膜や導電性ペーストの焼成物からなる金属層よりも柔軟性に富んでいる。このため、電子部品１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層１４ｂが緩衝層として機能し、電子部品１にクラックが発生することを防止するとともに、圧電振動を吸収しやすく、「鳴き」を抑制することができる。

インターポーザ基板２０の基板主面ＡＫの基板端面ＣＫ側に、Ｃｕ焼き付け層２３が形成されている。このようにＣｕ焼き付け層２３が形成されていることにより、Ｃｕ焼き付け層２３の外周に形成されるＣｕメッキ層のインターポーザ基板２０の基板主面ＡＫに対する付着力が強固になる。

Ｃｕ焼き付け層２３は、基板端面ＣＫから、基板主面ＡＫ上を長さ方向Ｌに中央部に向かうにつれて薄くなっている。ゆえに、はんだ４０Ａにより電子素子１０をインターポーザ基板２０にマウントする際に電子素子１０の姿勢が安定しやすい。

インターポーザ基板２０の、基板端面ＣＫ側の表面には、切り欠き２２が設けられている。インターポーザ基板２０に形成された切り欠き２２の内部には、インターポーザ基板２０の外周に形成されたＣｕ焼き付け層２３、Ｃｕ層２７、Ｎｉメッキ層２８、第２Ｓｎメッキ層２９又は第１Ｓｎメッキ層３０等が入り込んでいる。ゆえに、アンカー効果によりインターポーザ基板２０に対するＣｕ焼き付け層２３、Ｃｕ層２７、Ｎｉメッキ層２８、第２Ｓｎメッキ層２９、第１Ｓｎメッキ層３０等の接着力を増加させることができる。

電子素子１０の外部電極１４と、インターポーザ基板２０の金属層とを共に覆う第１Ｓｎメッキ層３０が設けられている。第１Ｓｎメッキ層３０は、電子素子１０の外部電極１４からインターポーザ基板２０の基板端面ＣＫの金属層に渡って形成されているので、回路基板９０のランド９１と電子素子１０の外部電極１４とをシームレスに接続し、優れた導通性を確保することができる。

素子側基板主面ＡＫ１にマーク部２５が形成されている。したがって、マーク部２５が目印となって、Ｃｕ焼き付け層２３が厚い素子側基板主面ＡＫ１側を認識することができる。

マーク部２５は、アルミナを含んでいる。したがって、アルミナ製のインターポーザ基板２０に強固に付着することができる。

マーク部２５は、Ｃｕ焼き付け層２３より薄い。ゆえに、電子素子１０をインターポーザ基板２０にマウントする際に、長さ方向Ｌ及び幅方向Ｗの中央部に設けられたマーク部２５が電子素子１０に当接することなく、電子素子１０の実装が不安定になることがない。

電子素子１０とインターポーザ基板２０とを接合する際に、カメラを用いて位置合わせなどを行うが、この場合、インターポーザ基板２０側から撮影する。マーク部２５が、実装側基板主面ＡＫ２に形成されている場合、カメラを用いた位置合わせの際に、マーク部２５が見えるので位置合わせしやすい。

はんだ層４０は、はんだが充填されていない、空洞領域４１Ａ、フラックス領域４１Ｂ又はクッション領域４１Ｃである、はんだ非充填領域４１を含む。はんだ層４０は、これらのはんだ非充填領域４１を含むことにより、電子素子１０とインターポーザ基板２０との間にクッション性を持たせることができ、回路基板９０に衝撃が加わった時の電子素子１０への衝撃の伝達を軽減することができる。

インターポーザ基板２０の基板側面ＢＫに金属層を形成する前に、いわゆるジンケート処理であるＺｎ含有層形成工程によりＺｎ含有層２６を形成する。このように基板側面ＢＫにＺｎ含有層２６が形成されるので、基板側面ＢＫに形成される金属層である、Ｃｕ層２７、Ｎｉメッキ層２８及び第２Ｓｎメッキ層２９の密着性が向上する。

（第２実施形態）
次に、本発明の第２実施形態について説明する。第１実施形態では、ステップＳ７のＺｎ含有層形成工程において、インターポーザ基板２０の基板側面ＢＫにＺｎ含有層２６を形成したが、第２実施形態ではステップＳ７としてＺｎ含有層形成工程の代わりにＰｄ（パラジウム）含有層形成工程を行い、図２にＺｎ含有層２６と共通部分として示すＰｄ含有層２６ａを形成する。Ｐｄの塗布は、これに限定されないが、例えば以下の（１）弾性体ホルダにより保持する方法や、（２）粘着層により保持する方法を用いて行われる。

（１）弾性体ホルダにより保持する方法
図８は、弾性体ホルダ２０１によりインターポーザ基板２０を保持する方法を説明する図である。弾性体ホルダ２０１は、例えばシリコーン系又はフッ素系のゴムからなる板状部材である。
弾性体ホルダ２０１には、インターポーザ基板２０を例えば長さ方向Ｌに受け入れる保持孔２０４が設けられている。保持孔２０４の内寸は、インターポーザ基板２０の断面寸法より小さく、各保持孔２０４内にインターポーザ基板２０が挿入されると、インターポーザ基板２０は密着して保持される。

次に、乾式メッキ法として例えばスパッタリングによって、インターポーザ基板２０の基板端面ＣＫ上にＰｄを付着する工程が実施される。スパッタリングの場合、ターゲット２０５に対向するように弾性体ホルダ２０１が配置され、弾性体ホルダ２０１によって保持されたインターポーザ基板２０における、保持孔２０４の開口側に向いた基板端面ＣＫに向かって、矢印で示すように、金属粒子が飛ばされ、基板端面ＣＫ上で金属膜を成膜することによって、Ｐｄが形成される。

（２）粘着層により保持する方法
図９は、粘着膜３０３を備えるホルダ３０１によりインターポーザ基板２０を保持する方法を説明する図である。ホルダ３０１は、基材３０２及び、シリコンゴムなどの弾性体からなる粘着膜３０３を備える。例えば、図示しないチップ整列器を用いて整列配置された複数のインターポーザ基板２０を粘着膜３０３に対して押圧させ、インターポーザ基板２０を、粘着膜３０３に付着し、図９に示すように、各ホルダ３０１に整列させて保持する。

一方、定盤３０４にはＰｄ触媒３０５が所定の厚みをもって形成されている。インターポーザ基板２０を保持したホルダ３０１は、インターポーザ基板２０を下方に向けた状態で、矢印で示すように、ホルダ３０１が定盤３０４に近づけられ、インターポーザ基板２０の一方の基板端面ＣＫが、Ｐｄ触媒中にディッピングされる。次いで、インターポーザ基板２０がＰｄ触媒から引上げられ、インターポーザ基板２０の基板端面ＣＫには、Ｐｄ膜が形成される。同様に、インターポーザ基板２０の他方の基板端面ＣＫにも、Ｐｄ膜が形成される。

これらの（１）弾性体ホルダにより保持する方法や、（２）粘着層により保持する方法を用いて、インターポーザ基板２０の基板側面ＢＫにＰｄ含有層を形成する。なお、ステップＳ７のＰｄ含有層形成工程以外は第１実施形態と同様であるので説明を省略する。

第２実施形態においても、Ｐｄ含有層形成工程の次に、第１実施形態と同様にＣｕ層２７を形成するが、第２実施形態では無電解メッキで形成する。Ｃｕメッキの際、ＰｄがＣｕで置き換わるが、Ｐｄ含有層のＺｎが全て置換されるわけではなく、基板側面ＢＫにＰｄの一部が残るので、Ｐｄ含有層が薄く残存する。

第２実施形態においても、Ｃｕメッキの際、ＰｄがＣｕで置き換わるので、第１実施形態と同様に基板側面ＢＫに形成される金属層である、Ｃｕ層２７、Ｎｉメッキ層２８及び第２Ｓｎメッキ層２９の密着性が向上する。また、その他の効果も第１実施形態と同様である。

（第３実施形態）
次に、本発明の第３実施形態について説明する。第１実施形態では、ステップＳ７のＺｎ含有層形成工程において、インターポーザ基板２０の基板側面ＢＫにＺｎ含有層を形成したが、第３実施形態ではステップＳ７としてＺｎ含有層形成工程の代わりにＣｕ含有層形成工程を行い、図２にＺｎ含有層２６と共通部分として示すＣｕ含有層２６ｂを形成する。Ｃｕの塗布は、これに限定されないが、例えば、第２実施形態と同様に（１）弾性体ホルダにより保持する方法や、（２）粘着層により保持する方法を用いて行われる。

これらの（１）弾性体ホルダにより保持する方法や、（２）粘着層により保持する方法を用いて、インターポーザ基板２０の基板側面ＢＫにＣｕ含有層を形成する。なお、ステップＳ７のＣｕ含有層形成工程以外は第１実施形態と同様であるので説明を省略する。

第３実施形態においても、Ｃｕ含有層形成工程の次に、第１実施形態と同様にＣｕ層２７をＣｕメッキで形成する。したがってＣｕメッキで形成されたＣｕ層２７の内部にはＣｕ含有層が残存する。

第２実施形態においても、Ｃｕメッキの際、Ｃｕ含有層が形成されているので、第１実施形態と同様に基板側面ＢＫに形成される金属層である、Ｃｕ層２７、Ｎｉメッキ層２８及び第２Ｓｎメッキ層２９の密着性が向上する。また、その他の効果も第１実施形態と同様である。

以上、本発明の実施形態について説明したが、本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれる。

ＡＫ 基板主面
ＡＫ１ 素子側基板主面
ＡＫ２ 実装側基板主面
ＡＳ 積層体主面
ＡＳ２ 基板側積層体主面
ＢＫ 基板側面
ＢＳ 積層体側面
ＣＫ 基板端面
ＣＳ 積層体端面
Ｌ 長さ方向
Ｔ 厚さ方向
Ｗ 幅方向
１ 電子部品
１０ 電子素子
１１ 誘電体層
１２ 内部電極層
１３ 積層体
１４ 外部電極
１４ａ 電極層
１４ｂ 導電性樹脂層
１４ｃ メッキ層
１４ｄ 隙間
２０ インターポーザ基板
２０Ａ 基板
２１ 凹部
２１Ａ 貫通孔
２２ 切り欠き
２３ Ｃｕ焼き付け層
２３Ａ Ｃｕペースト
２４ 拡散層
２５ マーク部
２５Ａ ガラスペースト
２６ Ｚｎ含有層
２６ａ Ｐｄ含有層
２６ｂ Ｃｕ含有層
２７ Ｃｕ層（Ｃｕメッキ層）
２８ Ｎｉメッキ層
２９ 第２Ｓｎメッキ層
３０ 第１Ｓｎメッキ層
４０ はんだ層
４０Ａ はんだ
４１ はんだ非充填領域
４１Ａ 空洞領域
４１Ｂ フラックス領域
４１Ｃ クッション領域

Claims (8)

1. 誘電体層と内部電極層とが交互に積層され、前記内部電極層と直交する一対の積層体端面と、前記積層体端面と直交する一対の積層体側面と、前記積層体端面及び前記積層体側面と直交する一対の積層体主面と、を有する略矩形の積層体、及び、
   前記積層体の前記一対の前記積層体端面のそれぞれに配置され、前記内部電極層と接続される外部電極、を有する電子素子と、
   一対の基板端面と、前記基板端面と直交する一対の基板側面と、前記基板端面及び前記基板側面と直交する一対の基板主面と、を有し、一対の前記基板主面のうちの素子側基板主面が、前記電子素子の前記一対の積層体主面のうちの、基板側積層体主面に接合されているインターポーザ基板と、を備え、
   前記インターポーザ基板はアルミナ基板であり、
   前記インターポーザ基板の最大長さは、前記電子素子の長さより小さく、
   前記インターポーザ基板の幅は、前記電子素子の幅より小さい、
   電子部品。
2. 前記内部電極層は、前記積層体主面と平行に配置されている、
   請求項１に記載の電子部品。
3. 前記内部電極層は、前記積層体主面と垂直に配置されている、
   請求項１に記載の電子部品。
4. 前記外部電極は、導電性樹脂層を含む、
   請求項１から請求項３のいずれか１項に記載の電子部品。
5. 前記外部電極は、前記積層体端面と前記導電性樹脂層との間にＣｕ電極層を含み、
   前記Ｃｕ電極層と前記導電性樹脂層との間に隙間が設けられている、
   請求項４に記載の電子部品。
6. 前記インターポーザ基板における、一対の前記基板端面には、それぞれ凹部が設けられている、
   請求項1から請求項４のいずれか１項に記載の電子部品。
7. 前記電子素子は、
   一対の前記積層体端面の間の長さが２．０１ｍｍ～２．２０ｍｍ、
   一対の前記積層体側面の間の幅が１．３０ｍｍ～１．５０ｍｍ、
   一対の前記積層体主面の間の厚さが１．７０ｍｍ～１．９ｍｍ、
   前記誘電体層の厚さが０．４μｍ～０．８μｍ、
   前記内部電極層の前記厚さが０．４μｍ～０．８μｍである、
   請求項１から請求項６のいずれか１項に記載の電子部品。
8. 前記電子素子は、
   一対の前記積層体端面の間の長さが３．１ｍｍ～３．３ｍｍ、
   一対の前記積層体側面の間の幅が１．５ｍｍ～２．７ｍｍ、
   一対の前記積層体主面の間の厚さが１．５ｍｍ～２．７ｍｍ、
   前記誘電体層の厚さが０．４μｍ～０．８μｍ、
   前記内部電極層の厚さが０．４μｍ～０．８μｍである、
   請求項１から請求項６のいずれか１項に記載の電子部品。

Images