JP2022173040A - 交流の整流と昇降圧回路及びその方法 - Google Patents

Abstract

【課題】 交流の整流と昇降圧回路及びその方法を提供することを課題とする。【解決手段】 本発明は、交流の整流及び昇降圧制御システムを提供する。前記制御システムは、プロセッサと、転流検出回路と、チョッパ回路と、スイッチ回路と、を備え、前記チョッパ回路が各々前記交流内の各相と対応して接続する上ブリッジ素子を備え、前記スイッチ回路が各々前記上ブリッジ素子と接続する下ブリッジ素子を備え；前記転流検出回路は、転流信号を検出し、前記プロセッサが前記転流信号に基づき現在出力電流及び／又は現在整流後の電圧に応じて、導通角制御信号を前記チョッパ回路に出力し、スイッチングＰＷＭ制御信号を前記スイッチ回路に出力し、前記チョッパ回路及び前記スイッチ回路の導通・遮断時間を調整して、前記現在出力電流及び現在整流後の電圧を調整する。【選択図】 図１

Description

本発明は、交流の整流と昇降圧回路及びその方法に関する。

従来の交流整流は、整流ダイオードブリッジであるが、制御できず、上下アームがいずれもサイリスタであるため、降圧しかできなかった。

通常、出力する直流を交流圧が高い時降圧できたり、交流圧が低い時昇圧したりする必要があるが、従来のこの２つの方法は、兼備できなかった。

従来の技術的問題を解決するため、本発明は、構造が単純、スマートで、効率がより高い交流の整流と昇降圧回路及びその方法を提供する。

上記目的を達成するために講じた本発明の実施形態の技術的手段は、次のとおりである。
交流の整流及び昇降圧制御システムは、プロセッサと、前記プロセッサと前記交流との間を接続する転流検出回路と、前記交流の各相と対応して接続した上アーム回路及び下アーム回路と、を備え、前記上アーム回路がチョッパ回路で、前記下アーム回路が前記プロセッサと前記チョッパ回路との間を接続するスイッチ回路であり、前記チョッパ回路が前記交流内の各相とそれぞれ対応して接続する上ブリッジ素子を備え、前記スイッチ回路が各々前記上ブリッジ素子とそれぞれ接続する下ブリッジ素子を備え；
前記転流検出回路は、転流信号を検出し、前記プロセッサが前記転流信号に基づき現在出力電流及び／又は現在整流後の電圧に応じて、導通角制御信号を前記チョッパ回路に出力し、スイッチング制御信号を前記スイッチ回路に出力し、前記チョッパ回路及び前記スイッチ回路の導通・遮断時間を調整して、前記現在出力電流及び現在整流後の電圧を調整する。

交流制御方法であって、
電流検出回路で検出された現在電流、及び電圧帰還回路で検出された現在整流後の電圧を得るステップと、
転流検出回路で検出された転流信号を得、前記転流信号に基づき前記現在出力電流及び／又は前記現在整流後の電圧に応じて導通角制御信号を交流の上アーム回路に各々出力し、スイッチング制御信号を前記交流の下アーム回路に出力するステップと、
目標転流シーケンスに応じて、前記上アーム回路内の上ブリッジ素子及び前記下アーム回路内の下ブリッジ素子を導通し、前記上ブリッジ素子と前記下ブリッジ素子の導通・遮断時間を調整して前記現在出力電流及び現在整流後の電圧を調整するステップと、
を含む。

本発明の実施形態によって提供される交流の整流と昇降圧回路システム及び交流制御方法は、交流の各相に対応して接続する上アーム回路及び下アーム回路の設置を通じて、プロセッサが前記転流検出回路を介して転流信号を検出した時、現在出力電流及び／又は現在整流後の電圧により導通角制御信号を前記チョッパ回路に出力し、スイッチング制御信号を前記スイッチ回路に出力し、前記チョッパ回路及び前記スイッチ回路の導通・遮断時間を調整して現在出力電流と現在整流後の電圧を調整できる。従来の技術的手段と比較して、導通電圧降下を減少させ、発電効率を向上させることができ、前記交流制御システム全体の構造単純で、出力が柔軟で可変であり、交流効率は高くなる。

一実施形態における交流の整流及び昇降圧制御システムの原理図である。 異なる実施形態によって提供される交流の整流及び昇降圧制御システムの概略図である。 一実施形態における交流制御方法のフローチャートである。 一実施形態における自然転流点での転流の論理特性グラフである。 一実施形態における起電力ゼロ交差での転流の論理特性グラフである。 上アームＡと下アームＢ’が導通された時、下アームＡ’箇所のＰＷＭチョッピングｂｏｏｓｔ昇圧時Ａ’箇所でスイッチングした時の電流図である。 Ｂｏｏｓｔ前後の出力電圧の概略図である。 交流巻線の等価回路図である。 巻線への充電、巻線への充電停止及び放電・昇圧の電流図である。

以下に、明細書の図面及び具体的実施形態を参照しつつ本出願の技術的手段を詳細に説明する。

異なって定義されない限り、本明細書で使用される技術的用語又は科学的用語は、当該技術分野において通常の知識を有する者によって理解されるものと同一の意味を有する。本発明の明細書で使用されるすべての用語は、単に実施形態を説明するための目的として例示されたものであって、本発明の実施形態だけに限定されるものではない。本明細書で使用される「及び／又は」用語は、１つ又は複数の、関連して列挙されている項目のあらゆる組み合わせも含む。

なお、本考案の説明において、用語「中心」、「上」、「下」、「前」、「後」、「左」、「右」、「鉛直」、「水平」、「頂」、「底」、「内」、「外」などが示した方位又は位置関係は、単に本考案を簡単に説明しやすくするためであり、示された装置又は部材が必ず特定の方位を有し、又は特定の方位で構成され操作することと指示又は示唆するものではないので、本考案に対する限定と理解してはいけない。本考案において、特に説明される場合を除く、「複数」とは２つ以上のことを意味する。

本考案に明記及び指定されていない限り、用語「取り付けられた」、「結合された」、「接続された」は、広義に解釈すべきであり、例えば、固結であってもよく、取り外し可能な接続又は一体になり；直接的接続であり得、中間要素を介して間接的に結合してもよく、２つの要素内部の連通であり得る。当業者にとって、具体的状況に応じて本考案における上記用語の具体的意味を理解することができる。

図１を参照すると、本出願の実施形態によって提供される交流の整流及び昇降圧制御システムの原理図で、交流１０と、交流１０とバッテリー１１との間を接続される交流の整流及び昇降圧制御システムと、を備える。前記交流制御システムは、プロセッサ１２と、プロセッサ１２と交流１０との間を接続される転流検出回路１７と、交流１０と接続する整流回路と、前記プロセッサ１２と前記整流回路との間を接続される電流検出回路１３と、前記プロセッサ１２と前記整流回路との間を接続される電圧帰還回路１４と、を備える。前記整流回路は、交流１０の各相と対応して接続する上アーム回路及び下アーム回路を備える。ここで、前記上アーム回路は、チョッパ回路１５で、前記下アーム回路が前記プロセッサ１２と前記チョッパ回路１５との間を接続されるスイッチ回路１６である。

上記実施形態において、整流回路は、交流の各相と対応して接続する上アーム回路及び下アーム回路を備え、上アーム回路がチョッパ回路１５で、下アーム回路が前記プロセッサ１２と前記チョッパ回路１５との間を接続されるスイッチ回路１６であり、各相巻線の下アーム内のスイッチ回路１６の設置を介して、スイッチ回路１６の開閉によって、チョッパ回路１５とスイッチ回路１６で形成される分岐の導通又は遮断を調整することで、異なる発電電圧を調整し、損失を低減できる。

ここで、前記チョッパ回路１５は、前記交流内の各相と各々対応して接続する上ブリッジ素子を備え、前記スイッチ回路１６が前記上ブリッジ素子と各々接続する下ブリッジ素子を備え、前記上ブリッジ素子がサイリスタ又は電界効果トランジスタで、前記下ブリッジ素子が電界効果トランジスタ、ダイオード或いはサイリスタであり得る。図２と併せて参照すると、交流の整流及び昇降圧制御システムの回路概略図であり、前記チョッパ回路１５は、前記交流内の各相と各々対応して接続するサイリスタＳＣＲ１、ＳＣＲ２、ＳＣＲ３を備える。前記プロセッサ１２は、前記転流検出回路１７を介して転流信号を検出し、前記転流信号に基づいて、現在出力電流及び／又は現在整流後の電圧に応じて導通角制御信号を前記チョッパ回路１５に出力し、スイッチング制御信号を前記スイッチ回路１６に出力し、前記サイリスタＳＣＲ１、ＳＣＲ２、ＳＣＲ３及び前記スイッチ回路１６の導通・遮断時間を調整して、前記現在出力電流と前記現在整流後の電圧を調整する。ここで、スイッチ回路１６内の下ブリッジ素子は、好ましくは電界効果トランジスタＱ１、Ｑ２、Ｑ３であり得、ダイオードと比較して、電界効果トランジスタの採用は導通の電圧降下を低減し、発電効率を向上することができる。図３乃至図６を参照すると、異なる実施形態における交流の整流及び昇降圧制御システムの回路概略図であり、図３に示すように、上ブリッジ素子は、サイリスタＳＣＲ１、ＳＣＲ２、ＳＣＲ３であり得、各下ブリッジ素子が並列に接続する２つの電界効果トランジスタＱ１～Ｑ６を備えるため、調整範囲を広げることができる。図４に示すように、上ブリッジ素子は、ダイオードＤ１～Ｄ３を用い、下ブリッジ素子が電界効果トランジスタＱ１～Ｑ３を用いる。図５に示すように、上ブリッジ素子及び下ブリッジ素子は各々電界効果トランジスタＱ１～Ｑ６を用い、上ブリッジ素子及び下ブリッジ素子の対応する２つの電界効果トランジスタのドレインとソースは方向違いに接続され、ここで、上アームは電界効果トランジスタを用い、スイッチング速度がサイリスタよりも速くなり、サイリスタのスイッチングが遅いことで引き起こされる過度の高電圧及び過度の逆電流の現象を防ぐことができる。任意選択的に、２つの下ブリッジ素子は、各々電流サンプリング抵抗Ｒ２、Ｒ３を加え得、電流サンプリング抵抗Ｒ２、Ｒ３がプロセッサの第３サンプリングポートＡＤ３及び第４サンプリングポートＡＤ４とそれぞれ接続し、電流サンプリング抵抗を介して電流を検出でき、電流が過大となった時昇圧を停止させる。下アームのサンプリング抵抗の代わりに、上アームにおいて電流センサーによる電流検出を用いる方法を選択してもよく、これにより上アームの電流値をより正確に得ることができる。図６に示すように、各上ブリッジ素子は、２つのＮチャネル型電界効果トランジスタを備え、２つの電界効果トランジスタのドレインとソースが方向違いに接続されている。具体的に１つのＮチャネル型電界効果トランジスタの接続方法としてドレインが上にあり、ソースが下にあり、もう１つの電界効果トランジスタの接続方法としてドレインが下にあり、ソースが上にあり、この回路を通じてモータの運転を駆動してＰＷＭ速度調整を行うことができる。

一つの任意選択的な実施形態において、転流信号は、ゼロ交差情報であり、前記転流検出回路１７がゼロ交差検出回路で、前記交流の相電圧のゼロ交差情報を検出し、検出されたゼロ交差情報に基づきＡ相、Ｂ相、Ｃ相の三相巻線電圧の位相関係を確定する。前記プロセッサ１２は、前記転流検出回路１７を通じて前記交流の相電圧現在値を検出し、前記交流内のある相の電圧が零点の場合、前記プロセッサ１２が現在電流及び／又は現在整流後の電圧に応じて導通角制御信号を前記チョッパ回路１５及びスイッチ回路１６に出力し、前記チョッパ回路１５内のサイリスタ及びスイッチ回路１６内のスイッチの導通・遮断時間を調整することによって、前記現在電流及び／又は現在整流後の電圧を調整し、前記転流検出回路１７が別の相の電圧を検出し、再びゼロ交差の場合さらに同じ論理制御を繰り返す。前記プロセッサ１２は、前記交流１０内のＡ、Ｂ、Ｃの三相電圧のゼロ交差信号に応じて、ＡＢ、ＡＣ、ＢＣ、ＢＡ、ＣＡ、ＣＢの関係に従ってチョッパ回路１５内のサイリスタ及びスイッチ回路１６内の電界効果トランジスタを順次導通し、対応する前記チョッパ回路１５と前記スイッチ回路１６が位置する整流分岐とを導通させる。別の任意選択的な実施形態において、転流検出回路１７によって検出された転流信号は自然転流点信号であり、自然転流点信号とは起電力ゼロ交差位置より３０度進んだ位置を意味する。前記転流検出回路１７は、交流の各相設定位置にそれぞれ取り付けられたホールセンサーを備える。

任意選択的に、前記交流１０は、三相交流１０であり、前記チョッパ回路１５が各々前記三相交流のＡ相巻線、Ｂ相巻線、Ｃ相巻線と対応して接続する第１サイリスタＳＣＲ１、第２サイリスタＳＣＲ２及び第３サイリスタＳＣＲ３を含む。前記スイッチ回路１６は、各々前記第１サイリスタＳＣＲ１、第２サイリスタＳＣＲ２及び第３サイリスタＳＣＲ３と対応して接続する第１スイッチ、第２スイッチ及び第３スイッチを含み、前記プロセッサ１２がスイッチ駆動回路を介して前記第１スイッチ、第２スイッチ及び第３スイッチに接続される。ここで、プロセッサ１２は、複数の入力／出力端を備え、スイッチ回路１６がプロセッサ１２の入力／出力端とチョッパ回路１５との間を接続し、説明及び区別の便宜のため、スイッチ回路１６と接続するプロセッサ１２の複数の入力／出力端（Ｉ／Ｏ）を第７入力／出力端Ｉ／Ｏ７、第８入力／出力端Ｉ／Ｏ８及び第９入力／出力端Ｉ／Ｏ９と各々表示する。前記第１スイッチは、第７入力／出力端Ｉ／Ｏ７と第１サイリスタＳＣＲ１との間を接続し、前記第２スイッチが第８入力／出力端Ｉ／Ｏ８と第２サイリスタＳＣＲ２との間を接続し、第３スイッチが第９入力／出力端Ｉ／Ｏ９と第３サイリスタＳＣＲ３との間を接続する。プロセッサ１２は、転流検出回路１７を通じて交流の相電圧が正弦波の正の半周期にあることを検出した時、導通角制御信号を対応する相の上アームのサイリスタに出力して前記サイリスタの導通・遮断時間を制御して電圧調整が行われる。プロセッサ１２は、転流検出回路１７を通じて相電圧が正弦波の負の半周期にあることを検出した時、第７入力／出力端Ｉ／Ｏ７、第８入力／出力端Ｉ／Ｏ８と第９入力／出力端Ｉ／Ｏ９を介して各々駆動信号を出力して、対応する相の下アームのスイッチをオンにし、サイリスタと対応するスイッチによって形成される分岐を導通することで、電圧降下によってもたらされる損失を低減し、整流効率を向上することができる。ここで、前記第１スイッチ、第２スイッチ及び第３スイッチは、各々電界効果トランジスタである。

任意選択的に、整流回路は、前記プロセッサ１２と前記チョッパ回路１５との間を接続するチョッパ駆動回路をさらに備える。プロセッサ１２は、導通角制御信号をチョッパ駆動回路に出力し、チョッパ駆動回路を通じて各相の上アームのサイリスタの導通・遮断を制御する。ここで、プロセッサ１２は、複数の入力／出力端を備え、チョッパ駆動回路がプロセッサ１２の入力／出力端とチョッパ回路１５との間を接続し、説明及び区別の便宜のため、チョッパ駆動回路と接続するプロセッサ１２の複数の入力／出力端を第４入力／出力端Ｉ／Ｏ４、第５入力／出力端Ｉ／Ｏ５及び第６入力／出力端Ｉ／Ｏ６と表示する。任意選択的に、整流回路は、プロセッサ１２と各スイッチとの間を接続するスイッチ駆動回路をさらに備え、プロセッサ１２が第７入力／出力端Ｉ／Ｏ７、第８入力／出力端Ｉ／Ｏ８と第９入力／出力端Ｉ／Ｏ９を介して各々駆動信号をスイッチ駆動回路に出力し、スイッチ駆動回路が各相の下アームのスイッチのオンオフを制御する。

任意選択的に、前記交流制御システムは、前記プロセッサ１２と前記チョッパ回路１５との間を接続する電流検出回路１３をさらに備える。前記交流制御システムは、前記プロセッサ１２と前記チョッパ回路１５との間を接続する電圧帰還回路１４をさらに備える。ここで、前記プロセッサ１２は、複数の帰還端を備え、説明及び区別の便宜のため、電圧帰還回路１４と接続するプロセッサ１２の帰還端を第１帰還端ＡＤ１と表示し、電流検出回路１３と接続するプロセッサ１２の帰還端を第２帰還端ＡＤ２と表示する。プロセッサ１２は、電流検出回路１３を介して整流回路から出力された現在電流をリアルタイムで検出でき、ならびに電圧帰還回路１４を介して整流回路から出力された現在整流後の電圧をリアルタイムで検出でき、転流検出回路１７は相電圧が正弦波の正の半周期にあることを検出した時、整流回路から出力された電圧帰還値及び出力された電流検出値に基づいて、マッチする導通角制御信号を対応する相の上アームのサイリスタに出力して電圧調整が行われる。

任意選択的に、前記転流検出回路１７は、各々前記交流内の各相と一対一で対応する複数の転流検出回路を備える。ここで、プロセッサ１２は、複数の入力／出力端を備え、転流検出回路１７がプロセッサ１２の入力／出力端と交流との間を接続し、説明及び区別の便宜のため、転流検出回路１７と接続する前記プロセッサ１２の複数の入力／出力端を第１入力／出力端Ｉ／Ｏ１、第２入力／出力端Ｉ／Ｏ２と第３入力／出力端Ｉ／Ｏ３と表示する。各相と一対一で対応する転流検出回路１７の設置を介して、各相の正負の半周期を独立して検出・判定して、制御精度を向上させることもできる。

本出願の上記実施形態によって提供される交流制御システムは、それぞれ各相巻線の上アーム回路及び下アーム回路としてチョッパ回路１５及びスイッチ回路１６を用い、各相の電流が正の半周期又は負の半周期にあることを検出することによって下アームのスイッチ回路１６の導通・遮断を制御して、各相の電流が負の半周期にある過程でチョッパ回路１５の電圧降下によってもたらされる損失を大幅に低減し、制御方法がより柔軟になり、整流効率を向上する。

図７を参照すると、本出願の実施形態は、またプロセッサに応用され、ステップＳ１０１～Ｓ１０５を含む交流制御方法をさらに提供する、
電流検出回路１３で検出された現在出力電流、及び電圧帰還回路１４で検出された現在整流後の電圧を得るステップＳ１０１、
転流検出回路１７で検出された転流信号を得、前記転流信号に基づき前記現在出力電流及び／又は前記現在整流後の電圧に応じて導通角制御信号を交流１０の上アーム回路１５に各々出力し、スイッチング制御信号を前記交流１０の下アーム回路１６に出力するステップＳ１０３、
目標転流シーケンスに応じて、前記上アーム回路１５内の上ブリッジ素子及び前記下アーム回路１６内の下ブリッジ素子を導通し、前記上ブリッジ素子と前記下ブリッジ素子の導通・遮断時間を調整して前記現在出力電流及び現在整流後の電圧を調整するステップＳ１０５。

上記実施形態において、プロセッサ１２は、前記転流検出回路１７を介して転流信号を検出した時、現在出力電流及び／又は現在整流後の電圧により導通角制御信号を前記上アーム回路１５に出力し、スイッチング制御信号を前記下アーム回路１６に出力し、上ブリッジ素子及び下ブリッジ素子の導通・遮断時間を調整して現在出力電流と電圧を調整でき、出力が柔軟で可変であり、効率は高くなる。

ここで、上アーム回路１５は、導通・遮断時間が調整可能なサイリスタ又は電界効果トランジスタを用いることができ、下ブリッジ素子が異なる応用ニーズに応じて電界効果トランジスタ、ダイオード或いはサイリスタを選択できる。上アーム回路１５は、電流が巻線から流出するチャネルであり、上アーム回路１５内のサイリスタの一方向導通を介して実現する。下アーム回路１６は、電流が巻線に流入するチャネルであり、下ブリッジ素子が好ましくは電界効果トランジスタを用いて電流をモータの巻線に還流させ、電界効果トランジスタのゲート（Ｇ極）を介して導通を制御する時、下アームの電圧降下を低減でき、下アームがダイオード、サイリスタを用いた時の電圧降下に比べてより小さくなり、且つ電界効果トランジスタにはフリーホイールダイオードがあり、自体に下アームを介して電流を還流させる機能があり、電界効果トランジスタの導通が還流チェネルを増やし、下アームの電圧降下を低くなることができ、消費電力も低下されるだけではなく、起電力が低い時に発電出力が可能になる。

いくつかの実施形態において、前記下ブリッジ素子は、電界効果トランジスタで、前記転流信号が自然転流点信号であり、又は前記下ブリッジ素子はダイオードで、前記転流信号がゼロ交差信号であり、或いは前記下ブリッジ素子はサイリスタで、前記転流信号がゼロ交差信号又は自然転流点信号である。ここで、ゼロ交差信号とは、起電力ゼロ交差位置を意味する。自然転流点信号とは、起電力ゼロ交差位置より３０度進んだ位置を意味する。下アームが電界効果トランジスタの場合、転流戦略は、自然転流点転流であり、図８が自然転流点転流の論理特性のグラフを示す。交流がＡＢＣの順に変化すると仮定した場合、１サイクルの６つの自然転流点の転流シーケンスはＡＢ’、ＡＣ’、ＢＣ’、ＢＡ’、ＣＡ’、ＣＢ’であり、出力電圧を比較的安定させる。逆に、交流がＣＢＡ方向に変化すると仮定した場合、転流シーケンスは、逆シーケンスＣＢ’、ＣＡ’、ＢＡ’、ＢＣ’、ＡＣ’、ＡＢ’になる。下アームがサイリスタの場合、転流戦略は、自然転流点転流又は起電力ゼロ交差転流であり、図９が起電力ゼロ交差転流の論理特性のグラフを示す。ゼロ交差転流を用いると、より高い電圧点で転流し、起電力が低すぎる時にも発電させることができ、電圧が低すぎるとサイリスタが転流して誤動作するのを防ぐことができる。下アームがサイリスタの場合、転流戦略は、自然転流点転流又は起電力ゼロ交差転流であり得、各々前記実施形態で採用された転流戦略と似る技術的効果を有し、ここではその説明を省略する。

任意選択的に、ステップＳ１０５の前に、交流内のＡ相、Ｂ相及びＣ相の電圧変化の方向に従って導通シーケンスを確定し、前記導通シーケンスに従って各転流の間に転流の重なりを追加して目標転流シーケンスを得るステップをさらに含む。さらに、交流がＡＢＣの順に回転することを例にすると、１サイクル内の各相の巻線の導通シーケンスは、ＡＢ’、ＡＣ’、ＢＣ’、ＢＡ’、ＣＡ’、ＣＢ’となり、各転流の間に転流の重なりを追加して得られた目標転流シーケンスがＡＢ’、ＡＢ’Ｃ’、ＡＣ’、ＡＢＣ’、ＢＣ’、ＢＣ’Ａ’、ＢＡ’、ＢＣＡ’、ＣＡ’、ＣＡ’Ｂ’、ＣＢ’、ＣＡＢ’となる。転流の重なりを使用した後、二相導通を先に三相導通に遷移させてから別の二相導通になるため、転流遷移がよりスムーズになり、電流電圧の変動を小さくさせる。追加された転流の重なりは、サイリスタが最大電力の導通角にある時に使用することで、性能をさらに向上させることができる。

ここで、転流検出回路１７は、ホールセンサー（Ｈａｌｌ素子）を用いることができ、転流信号がゼロ交差信号の場合、転流検出回路１７はＨａｌｌ素子を用いて起電力ゼロ交差位置に設けることができ、転流信号が自然転流点信号の場合、転流検出回路１７はＨａｌｌ素子を用いて起電力ゼロ交差位置の３０度前に設けられることができる。任意選択的に、転流検出回路１７もゼロ交差検出回路を用いて三相巻線の相電圧を収集し、相電圧と三相中心点電圧を比較してゼロ交差を得ることができる。

任意選択的に、転流検出回路１７で検出された転流信号を得るステップの前に、
前記現在整流後の電圧により、起電力が設定値よりも高いかどうかを判断するステップと、
前記起電力が設定値より高い場合、前記転流検出回路１７で検出された自然転流点信号を転流信号として得るステップと、
前記起電力が設定値より低い場合、前記転流検出回路で検出されたゼロ交差信号を転流信号として得るステップと、
を含む。

起電力が低い場合、ゼロ交差転流の転流戦略を用い、起電力が高い場合に自然転流点転流の転流戦略を用いることで、出力がより柔軟、可変で、効率をさらに向上させることができる。

任意選択的に、前記転流信号に基づき前記現在出力電流及び／又は前記現在整流後の電圧に応じて導通角制御信号を交流の上アーム回路１５に各々出力し、スイッチング制御信号を前記交流の下アーム回路１６に出力するステップは、
現在電力需要値に基づいて遅延比率を決定し、前記転流信号を前記遅延比率に従い遅延させ、遅延後の前記転流信号に基づいて前記現在出力電流及び／又は前記現在整流後の電圧に応じて導通角制御信号を交流の上アーム回路１５に出力し、スイッチング制御信号を前記交流の下アーム回路１６に出力するステップを含む。

通常、現在電力需要値が電力需要の最大値又は一定の電力閾値を超えた時、転流遅延を実施せず、転流信号を得直後に転流して導通する。現在電力需要値が小さい場合、現在電力需要値のリアルタイム変換と最大電力需要値との比によって遅延比率を決定し、前記転流信号を前記遅延比率に従い遅延させ、サイリスタを一定時間に遅延してから導通するよう制御でき、この遅延時間に対応する位相角がサイリスタの導通角であり、導通角の調整を介して出力電圧と電力を最大から最小まで変化させることができる。

任意選択的に、前記転流信号に基づき前記現在出力電流及び／又は前記現在整流後の電圧に応じて導通角制御信号を交流の上アーム回路１５に各々出力し、スイッチング制御信号を前記交流の下アーム回路１６に出力するステップは、
フォワード推定戦略により転流点の角度を事前に設定し、事前に設定されている転流点に基づいて前記現在出力電流及び／又は前記現在整流後の電圧に応じて導通角制御信号を交流の上アーム回路１５に出力し、スイッチング制御信号を前記交流の下アーム回路１６に出力するステップを含む。

フォワード推定戦略は、プロセッサ１２のタイミング、Ｈａｌｌ素子の位置及び交流周波数の関係に基づき決定できる。フォワード推定戦略により転流信号の角度を事前に設定し、転流信号の誤差によりもたらされる問題を避けることができる。

任意選択的に、前記下ブリッジ素子は、電界効果トランジスタであり、スイッチング制御信号を交流の下アーム回路１６に出力するステップは、
スイッチング制御信号を前記交流１０の下アーム回路１６内の電界効果トランジスタに出力するステップと、
交流１０の電圧振幅が負荷電圧より低い場合、又は交流１０の周波数が設定値より低く、現在出力電流が設定値より小さい場合、ＢＯＯＳＴ昇圧回路及び交流１０内部のインダクタンスを介して昇圧するステップと、
を含む。

負荷電圧は、充電待ちのバッテリー１１の電圧であり得る。プロセッサ１２は、ＰＷＭチョッピングを介して昇圧を調整し、電流、電圧、回転速度のフィードバックを介して昇圧する必要があるか、適切かどうかを判断することもできる。例えばＡ、Ｂ’の２つのブリッジ回路に起電力があるが、振幅が小さく、ＶＤＣより小さく、この時Ａ、Ｂ’の２つのブリッジ回路のＧ極を制御して、導通させる。上アームがサイリスタの場合、順方向電圧が不足するため、上アームAは導通できず、逆方向にも導通せず、下アームＢ’が導通できるが、還流を形成できない。下アームＡ’（Ｑ１）をターンオンした場合、電流が下アームＢ’からＢ相の巻線に還流することができ、Ａ相の正起電力で発生した電流をＧＮＤに流れ短絡を引き起こすことはなく、ループがないため、ＶＤＣ端から電流が流れず、この時間帯で下アームＡ’に対しチョッパ制御を行うと、ｂｏｏｓｔ昇圧の動作モードを形成できる。下アームＡ’が導通した時、下アームＡ’から下アームＢ’に巻線を充電し、比較的大きな電流を生成する。下アームＡ’が遮断された時、巻線内の電流が流し続け、より大きなＡＢ’逆起電力が発生して上アームＡのサイリスタを遮断することができる。このように、下アームＡ’が導通している時エネルギーが蓄積され、上アームＡの第１サイリスタＳＣＲ１は、順方向電圧降下がないため、遮断し、上アームＡ’遮断時に第１サイリスタＳＣＲ１をオンにさせることで、充電待ちのバッテリー１１に充電する。

サイリスタのスイッチング周波数が比較的低いため、ＰＷＭチョッピングの周波数も高すぎない、サイリスタの最大周波数の約半分（例えば１ＫＨｚ）を選択する方が適切である。図１０及び図１１を参照すると、ＡＢ’が導通した時、下アームＡ’箇所のＰＷＭチョッピングｂｏｏｓｔ昇圧時下アームＡ’箇所でそれぞれターンオンとターンオフした時の電流図である。図１２を参照すると、Ｂｏｏｓｔ昇圧前後の出力電圧の概略図である。ＡＢＣ相の元の逆起電力がいずれもＶＤＣより小さく、ＰＷＭチョッピングｂｏｏｓｔ昇圧を経た後、高電圧スパイク（電圧振幅がＶＤＣより大きい）が生じることで、バッテリーに充電でき、ここで、適したＰＷＭ周波数を選択し、ＰＷＭデューティサイクルを調整し、Ｂｏｏｓｔ出力電圧の大きさを調整できる。

各転流過程のＢｏｏｓｔシーケンスについて、元の転流シーケンスは、ＡＢ’、ＡＣ’、ＢＣ’、ＢＡ’、ＣＡ’、ＣＢ’であり、Ｂｏｏｓｔ昇圧の方法が上アームをターンオンした時、以下に示すように対応する下アームを選択してＰＷＭチョッピングを行う。
ＡＢ’（下アームＡ’ＰＷＭチョッピング）、
ＡＣ’（下アームＡ’ＰＷＭチョッピング）、
ＢＣ’（下アームＢ’ＰＷＭチョッピング）、
ＢＡ’（下アームＢ’ＰＷＭチョッピング）、
ＣＡ’（下アームＣ’ＰＷＭチョッピング）、
ＣＢ’（下アームＣ’ＰＷＭチョッピング）

図１３乃至図１５を参照すると、発電時にＢｏｏｓｔ昇圧の原理を次に説明する。

図１３は、交流巻線の等価回路図で、Ｖｅが巻線両端の電圧で、Ｅｍｆが交流の元の起電力である。ＶＬは、巻線の自己誘導起電力で、ＶＬ＝Ｌ×ｄｉ／ｄｔ。Ｖｅ＝Ｅｍｆ＋ＶＬ。

図１４は、巻線への充電の電流図で、図１５は巻線への充電停止及び放電昇圧の電流図であり、Ａ、Ａ’、Ｂ’がターンオンした時、巻線に充電する。Ａ’のＰＷＭ内のオン段階に対応する。

Ａ、Ａ’、Ｂ’がターンオフし、Ａ’がターンオフする時（ＰＷＭ内のオフ段階）、電流ｉが存在するため、Ａ’の遮断によりｉが小さくなり、自己誘導起電力の原理に基づき、巻線が元の電流方向に沿う自己誘導起電力ＶＬを発生し、これにＥｍｆを加えることで、ＶＤＣより大きくなると、バッテリーに充電できる。

適切なＰＷＭ周波数を選択し、ＰＷＭのデューティサイクルを調整することで、Ｖｅのサイズを調整できる。

再度図４を参照すると、上ブリッジ素子もダイオードを用い、発電時の昇圧も実現できる。モータの起電力が低すぎる時、下アームに対応する電界効果トランジスタを介してＢｏｏｓｔ昇圧できる。上アームは、制御できないため、回路が自然転流点に基づき各相のシーケンスを変更でき、上記の回路転流シーケンスと同じである。Ｂｏｏｓｔ昇圧の方式も上記の回路Ｂｏｏｓｔ昇圧方式と同じであるため、ここでその説明を省略する。

再度図５を参照すると、前記上ブリッジ素子及び下ブリッジ素子は、各々Ｎチャネル型電界効果トランジスタであり、前記上ブリッジ素子と下ブリッジ素子の配置方向が逆で、各上アーム内のＮチャネル型電界効果トランジスタの上に各々ダイオードが接続される。具体的に、上アームＮチャネル型電界効果トランジスタの配置方向は、Ｄ極が下にあり、Ｓ極が上にある。下アームＮチャネル型電界効果トランジスタの配置方向は、Ｄ極が上にあり、Ｓ極が下にある。ここで、上ブリッジ素子内の各Ｎチャネル型電界効果トランジスタの上に各々ダイオードを設けることもできる。上アームがＭＯＳトランジスタを用いる利点は、スイッチング周波数がサイリスタよりも速く、サイリスタのスイッチングが遅いことで引き起こされる過度の高電圧及び過度の逆電流の現象を防ぐことができる。昇圧時、昇圧方法は、前記のＢｏｏｓｔ昇圧方法と同じであり、上ブリッジ素子がサイリスタのスイッチングを上アームの電界効果トランジスタのスイッチングに変更するだけである。降圧時の導通角制御は、基本回路の導通角制御方法と同じであり、上アームのサイリスタの導通角制御を上アームＭＯＳトランジスタの導通角制御に変更するだけで、上アームは同様に電界効果トランジスタを用いることで、サイリスタのスイッチングが遅いことで引き起こされる過度の高電圧及び過度の逆電流の現象を防ぐことができる。

再度図６を参照すると、各上アームは、ドレインとソースが方向違いに接続される２つのＮチャネル型電界効果トランジスタを用いた場合、発電時に回路の昇降圧機能を備え、モータを駆動させた時、この回路を用いてモータのＰＷＭ速度調整・運転を行うことができる。

本発明では具体的実施形態を前述の通り開示したが、本発明の保護範囲はこれら実施形態により何ら限定されるものではない。当該技術を熟知する者なら誰でも、本発明が開示する技術を脱しない範囲内で変化や置換を容易に想到することができ、かかる変化や置換が本発明の保護範囲内に網羅する。本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。

１０ 交流
１２ プロセッサ
１５ チョッパ回路（上アーム回路）
１６ スイッチ回路（下アーム回路）
１７ 転流検出回路

Claims (10)

1. 交流の整流及び昇降圧制御システムであって、プロセッサと、前記プロセッサと前記交流との間を接続する転流検出回路と、前記交流の各相と対応して接続した上アーム回路及び下アーム回路と、を備え、前記上アーム回路がチョッパ回路で、前記下アーム回路が前記プロセッサと前記チョッパ回路との間を接続するスイッチ回路であり、前記チョッパ回路が前記交流内の各相とそれぞれ対応して接続する上ブリッジ素子を備え、前記スイッチ回路が各々前記上ブリッジ素子とそれぞれ接続する下ブリッジ素子を備え；
   前記転流検出回路は、転流信号を検出し、前記プロセッサが前記転流信号に基づき現在出力電流及び／又は現在整流後の電圧に応じて、導通角制御信号を前記チョッパ回路に出力し、スイッチング制御信号を前記スイッチ回路に出力し、前記チョッパ回路及び前記スイッチ回路の導通・遮断時間を調整して、前記現在出力電流及び現在整流後の電圧を調整する、
   ことを特徴とする、交流の整流及び昇降圧制御システム。
2. 前記交流は、発電機、変圧器又は交流電源によって供給され、
   前記上ブリッジ素子は、サイリスタ又は電界効果トランジスタであり、前記下ブリッジ素子が電界効果トランジスタ、ダイオード又はサイリスタである、
   ことを特徴とする、請求項１に記載のシステム。
3. 前記交流は、Ａ相、Ｂ相及びＣ相を含む三相交流を意味し、前記チョッパ回路が各々前記交流のＡ相、Ｂ相、Ｃ相と対応して接続する第１サイリスタ、第２サイリスタ及び第３サイリスタを含み、
   前記スイッチ回路は、各々前記第１サイリスタ、前記第２サイリスタ及び前記第３サイリスタと対応して接続する第１スイッチ、第２スイッチ及び第３スイッチを含み、前記プロセッサがスイッチ駆動回路を介して前記第１スイッチ、前記第２スイッチ及び前記第３スイッチに接続され、前記第１スイッチ、前記第２スイッチ及び前記第３スイッチがいずれも電界効果トランジスタである、
   ことを特徴とする、請求項１に記載のシステム。
4. 前記プロセッサと前記チョッパ回路との間を接続するチョッパ駆動回路をさらに備え、及び／又は、
   前記プロセッサと前記チョッパ回路との間を接続する電流検出回路をさらに備え、及び／又は、
   前記プロセッサと前記チョッパ回路との間を接続する電圧帰還回路をさらに備え、及び／又は、
   前記転流検出回路は、各々前記交流内の各相と一対一で対応する複数の転流検出回路を備える、
   ことを特徴とする、請求項１～３のいずれか一項に記載のシステム。
5. 交流制御方法であって、
   電流検出回路で検出された現在出力電流、及び電圧帰還回路で検出された現在整流後の電圧を得るステップと、
   転流検出回路で検出された転流信号を得、前記転流信号に基づき前記現在出力電流及び／又は前記現在整流後の電圧に応じて導通角制御信号を交流の上アーム回路に各々出力し、スイッチング制御信号を前記交流の下アーム回路に出力するステップと、
   目標転流シーケンスに応じて、前記上アーム回路内の上ブリッジ素子及び前記下アーム回路内の下ブリッジ素子を導通し、前記上ブリッジ素子と前記下ブリッジ素子の導通・遮断時間を調整して前記現在出力電流及び現在整流後の電圧を調整するステップと、
   を含むことを特徴とする、交流制御方法。
6. 前記下ブリッジ素子は、電界効果トランジスタで、前記転流信号が自然転流点信号であり、又は、
   前記下ブリッジ素子は、ダイオードで、前記転流信号がゼロ交差信号であり、或いは、
   前記下ブリッジ素子は、サイリスタで、前記転流信号がゼロ交差信号又は自然転流点信号である、
   ことを特徴とする、請求項５に記載の交流制御方法。
7. 前記上ブリッジ素子は、サイリスタ又は電界効果トランジスタであり、前記下ブリッジ素子が電界効果トランジスタ又はダイオード或いはサイリスタであり；前記転流信号に基づき前記現在出力電流及び／又は前記現在整流後の電圧に応じて前記導通角制御信号を前記交流の前記上アーム回路に各々出力し、前記スイッチング制御信号を前記交流の前記下アーム回路に出力する前記ステップは、
   現在電力需要値に基づいて遅延比率を決定し、前記転流信号を前記遅延比率に従い遅延させ、遅延後の前記転流信号に基づいて前記現在出力電流及び／又は前記現在整流後の電圧に応じて前記導通角制御信号を前記交流の前記上アーム回路に出力し、前記スイッチング制御信号を前記交流の前記上アーム回路に出力するステップを含む、
   ことを特徴とする、請求項５に記載の交流制御方法。
8. 前記下ブリッジ素子は、電界効果トランジスタであり、前記スイッチング制御信号を前記交流の前記上アーム回路に出力する前記ステップは、
   前記スイッチング制御信号を前記交流の前記下アーム回路内の前記電界効果トランジスタに出力するステップと、
   前記交流の電圧振幅が負荷電圧より低い場合、又は前記交流の周波数が設定値より低く、前記現在出力電流が設定値より小さい場合、ＢＯＯＳＴ昇圧回路及び前記交流内部のインダクタンスを介して昇圧するステップと、
   を含むことを特徴とする、請求項５に記載の交流制御方法。
9. 前記上ブリッジ素子及び前記下ブリッジ素子は、各々Ｎチャネル型電界効果トランジスタであり、前記上ブリッジ素子と前記下ブリッジ素子のドレインとソースが方向違いに接続され、前記上アーム回路内の各前記Ｎチャネル型電界効果トランジスタの上に各々ダイオードが接続されることを特徴とする、請求項５に記載の交流制御方法。
10. 前記上ブリッジ素子は、ドレインとソースが方向違いに接続される２つのＮチャネル型電界効果トランジスタを備え、前記下ブリッジ素子が電界効果トランジスタであることを特徴とする、請求項５に記載の交流制御方法。

Images