JP2022170689A - 検出装置及び検出システム - Google Patents

検出装置及び検出システム Download PDF

Info

Publication number
JP2022170689A
JP2022170689A JP2022054474A JP2022054474A JP2022170689A JP 2022170689 A JP2022170689 A JP 2022170689A JP 2022054474 A JP2022054474 A JP 2022054474A JP 2022054474 A JP2022054474 A JP 2022054474A JP 2022170689 A JP2022170689 A JP 2022170689A
Authority
JP
Japan
Prior art keywords
period
electrode
detection
electrodes
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022054474A
Other languages
English (en)
Inventor
史掘 中野
Fumihoru Nakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to US17/726,834 priority Critical patent/US11513651B1/en
Publication of JP2022170689A publication Critical patent/JP2022170689A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Image Input (AREA)

Abstract

【課題】検出信号のクリップを抑制しつつ良好な指紋検出を実現できる検出装置及び検出システムを提供する。【解決手段】検出装置は、絶縁層を挟んで互いに対向配置され、第１方向に延出する複数の第１電極、及び、第１方向と交差する第２方向に延出する複数の第２電極と、第１電極に駆動信号を供給する第１電極選択回路と、駆動信号に応じて第１電極と第２電極の間に生じた静電容量を検出する検出回路と、を備える。第１電極選択回路は、複数の前記第１電極のうち、１つの検出単位に含まれる全ての第１電極を選択する第１期間と、検出単位に含まれる一部の第１電極を選択する第２期間と、を有する。検出回路は、第２電極ごとに、容量が変更可能な容量回路を含む電圧検出器を備える。第１期間と第２期間とで容量回路の容量が異なる値に制御される。【選択図】図８

Description

本発明は、検出装置及び検出システムに関する。
近年、例えば、個人認証等に用いられる指紋検出を静電容量方式で実現することが要求されている。指紋検出では、手や指の接触を検出する場合に比べ、面積の小さい電極が用いられる。小さい電極から信号を得る場合、良好な検出感度が得られる符号分割選択駆動が用いられる。符号分割選択駆動は、複数の駆動電極を同時に選択して、選択された複数の駆動電極のそれぞれに対して、所定の符号に基づいて位相が決められた駆動信号を供給する駆動方式である（特許文献１参照）。特許文献１に記載の指紋センサでは、符号発生部が複数の列配線のそれぞれに対応した符号を発生し、列配線駆動部は符号に基づいて複数の列配線を第１の配線群と第２の配線群とに分けて、それぞれを駆動する。
特開２００５－１５２２２３号公報
上記特許文献では、同時に選択する駆動電極の数により、駆動電極と検出電極との間に形成される容量値が変化する。具体的には、同時に選択する駆動電極の数が多くなると、駆動電極と検出電極との間に形成される容量値が大きくなる。このため、同時に選択する駆動電極の数が多い状態では、検出電極から出力される検出信号がクリップする可能性がある。あるいは、同時に選択する駆動電極の数が相対的に多い状態に合わせてゲイン設計を行うと、同時に選択する駆動電極の数が相対的に少ない状態では、検出電極から出力される検出信号が小さくなり、検出精度が低下する可能性がある。
本発明は、検出信号のクリップを抑制しつつ良好な指紋検出を実現できる検出装置及び検出システムを提供することを目的とする。
本発明の一態様に係る検出装置は、絶縁層を挟んで互いに対向配置され、第１方向に延出する複数の第１電極、及び、前記第１方向と交差する第２方向に延出する複数の第２電極と、前記第１電極に駆動信号を供給する第１電極選択回路と、前記駆動信号に応じて前記第１電極と前記第２電極の間に生じた静電容量を検出する検出回路と、を備え、前記第１電極選択回路は、複数の前記第１電極のうち、１つの検出単位に含まれる全ての第１電極を選択する第１期間と、前記検出単位に含まれる一部の第１電極を選択する第２期間と、を有し、前記検出回路は、前記第２電極ごとに、容量が変更可能な容量回路を含む電圧検出器を備え、前記第１期間と前記第２期間とで前記容量回路の容量が異なる値に制御される。
本発明の一態様に係る検出システムは、絶縁層を挟んで互いに対向配置され、第１方向に延出する複数の第１電極、及び、前記第１方向と交差する第２方向に延出する複数の第２電極と、前記第１電極に駆動信号を供給する第１電極選択回路と、前記駆動信号に応じて前記第１電極と前記第２電極の間に生じた静電容量を検出する検出回路と、を備える検出装置と、前記検出装置の出力に基づき、指紋パターン生成する指紋パターン生成装置と、を備え、前記第１電極選択回路は、複数の前記第１電極のうち、１つの検出単位に含まれる全ての第１電極を選択する第１期間と、前記検出単位に含まれる一部の第１電極を選択する第２期間と、を有し、前記検出回路は、前記第２電極ごとに、容量が変更可能な容量回路を含む電圧検出器を備え、前記第１期間と前記第２期間とで前記容量回路の容量が異なる値に制御される。
図１は、実施形態に係る検出装置の構成例を示すブロック図である。 図２は、センサ部の構成並びにセンサ部による指紋パターンの検出方法を示す概略図である。 図３は、コード信号ごとの第１電極の選択例を示す図である。 図４は、相互静電容量方式の検出制御を説明するための説明図である。 図５は、実施形態に係る指紋パターン生成処理の具体例を示す概念図である。 図６は、第１期間における第１電極の選択状態を示す図である。 図７は、第２期間における第１電極の選択状態を示す図である。 図８は、実施形態１に係る電圧検出器の一構成例を示す図である。 図９は、実施形態１に係る電圧検出器のスイッチ動作を示すタイミングチャートである。 図１０は、実施形態１の変形例に係る電圧検出器の一構成例を示す図である。 図１１は、実施形態１の変形例に係る電圧検出器のスイッチ動作を示すタイミングチャートである。 図１２は、実施形態２に係る電圧検出器の一構成例を示す図である。 図１３は、実施形態２に係る電圧検出器のスイッチ動作を示すタイミングチャートである。 図１４は、実施形態に係る検出システムの構成例を示すブロック図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
図１は、実施形態に係る検出装置の構成例を示すブロック図である。図１に示すように、実施形態に係る検出装置１は、センサ部１０と、検出制御部１１と、第１電極選択回路１５と、検出部４０とを備える。
図２は、センサ部の構成並びにセンサ部による指紋パターンの検出方法を示す概略図である。センサ部１０は、Ｘ方向に延在し、Ｙ方向に並ぶ複数の第１電極Ｔｘと、Ｙ方向に延在し、Ｘ方向に並ぶ複数の第２電極Ｒｘとを備える。第１電極Ｔｘと第２電極Ｒｘとは、非接触状態でＺ方向に対向する。第１電極Ｔｘは、第１電極選択回路１５と接続されている。第２電極Ｒｘは、検出部４０と接続されている。
図２では、８本の第１電極Ｔｘ（Ｔｘ１，Ｔｘ２，・・・，Ｔｘ８）と、８本の第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）とを備える例を示したが、これに限らず、第１電極Ｔｘ及び第２電極Ｒｘの数は、それぞれ２以上の整数であれば良く、例えば、６４本、１２８本等の８の倍数であっても良い。また、例えば、複数（図２に示す例では８本）の第１電極Ｔｘ（Ｔｘ１，Ｔｘ２，・・・，Ｔｘ８）と複数（図２に示す例では８本）の第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）とを１つの検出単位とする領域を複数有する構成であっても良い。
センサ部１０は、符号分割選択駆動（以下、ＣＤＭ（Code Division Multiplexing）駆動と表す）により、第１電極選択回路１５から供給される駆動信号Ｖｔｘに従って検出を行う。
検出制御部１１は、第１電極選択回路１５及び検出部４０に対してそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、符号生成部１１ａと、クロック信号出力部１１ｂとを含む。符号生成部１１ａは、例えば下記式（１）の正方行列で定義される所定の符号に基づく所定のコード信号ＣＤＭを第１電極選択回路１５に供給する。本実施形態において、正方行列の次数は、第１電極Ｔｘの数である８になる。所定の符号は、「１」又は「－１」を要素とし、任意の異なった２つの行が直交行列となる正方行列、例えば、アダマール行列に基づく符号である。なお、所定の符号を若しくは「１」又は「０」とする構成も採用可能である。クロック信号出力部１１ｂは、クロック信号ＣＬＫ及びコード切替信号ＨＤを第１電極選択回路１５に供給する。
Figure 2022170689000002
第１電極選択回路１５は、１フレーム期間を８分割したコード切替信号ＨＤに基づき、コード信号ＣＤＭに応じた第１電極Ｔｘを選択して、クロック信号ＣＬＫに同期した駆動パルスを出力する。図３は、コード信号ごとの第１電極の選択例を示す図である。
コード信号ＣＤＭ１，ＣＤＭ２，・・・ＣＤＭ８は、コード切替信号ＨＤで定義される各期間ｔ１，ｔ２，・・・，ｔ８ごとに出力される。図３において、「１」では、第１電極Ｔｘが選択とされ、「０」は、第１電極Ｔｘが非選択とされる。なお、センサ部１０が画像表示機能を有している場合、これら各期間ｔ１，ｔ２，・・・，ｔ８の間に画像表示期間を設ける構成も採用可能である。
コード信号ＣＤＭ１が出力される期間ｔ１では、図２に示す全ての第１電極Ｔｘ（Ｔｘ１，Ｔｘ２，・・・，Ｔｘ８）が選択される。以下、図２に示す全ての第１電極Ｔｘ（Ｔｘ１，Ｔｘ２，・・・，Ｔｘ８）が選択される期間ｔ１を、「第１期間」とも称する。
コード信号ＣＤＭ２が出力される期間ｔ２では、第１電極Ｔｘ１，Ｔｘ３，Ｔｘ５，Ｔｘ７が選択され、第１電極Ｔｘ２，Ｔｘ４，Ｔｘ６，Ｔｘ８が非選択とされる。
コード信号ＣＤＭ３が出力される期間ｔ３では、第１電極Ｔｘ１，Ｔｘ２，Ｔｘ５，Ｔｘ６が選択され、第１電極Ｔｘ３，Ｔｘ４，Ｔｘ７，Ｔｘ８が非選択とされる。
コード信号ＣＤＭ４が出力される期間ｔ４では、第１電極Ｔｘ１，Ｔｘ４，Ｔｘ５，Ｔｘ８が選択され、第１電極Ｔｘ２，Ｔｘ３，Ｔｘ６，Ｔｘ７が非選択とされる。
コード信号ＣＤＭ５が出力される期間ｔ５では、第１電極Ｔｘ１，Ｔｘ２，Ｔｘ３，Ｔｘ４が選択され、第１電極Ｔｘ５，Ｔｘ６，Ｔｘ７，Ｔｘ８が非選択とされる。
コード信号ＣＤＭ６が出力される期間ｔ６では、第１電極Ｔｘ１，Ｔｘ３，Ｔｘ６，Ｔｘ８が選択され、第１電極Ｔｘ２，Ｔｘ４，Ｔｘ５，Ｔｘ７が非選択とされる。
コード信号ＣＤＭ７が出力される期間ｔ７では、第１電極Ｔｘ１，Ｔｘ２，Ｔｘ７，Ｔｘ８が選択され、第１電極Ｔｘ３，Ｔｘ４，Ｔｘ５，Ｔｘ６が非選択とされる。
コード信号ＣＤＭ８が出力される期間ｔ８では、第１電極Ｔｘ１，Ｔｘ４，Ｔｘ６，Ｔｘ７が選択され、第１電極Ｔｘ２，Ｔｘ３，Ｔｘ５，Ｔｘ８が非選択とされる。
以下、コード信号ＣＤＭ２，ＣＤＭ３，・・・，ＣＤＭ８が出力される期間ｔ２，ｔ３，・・・，ｔ８を、「第２期間」とも称する。
検出部４０は、検出制御部１１から供給される制御信号と、センサ部１０から供給される検出信号Ｖｄｅｔに基づいて、指紋パターンを検出する回路である。検出部４０は、検出回路４８と、信号処理部４４と、指紋パターン生成部４５と、記憶部４６と、検出タイミング制御部４７と、を備える。検出回路４８は、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、を備える。
検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、指紋パターン生成部４５と、が同期して動作するように制御する。
センサ部１０は、検出信号Ｖｄｅｔを検出回路４８に供給する。
検出信号増幅部４２は、センサ部１０から供給された検出信号Ｖｄｅｔを増幅した信号Ｖｏｕｔを出力する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。
信号処理部４４は、デジタル信号に変換された信号Ｖｏｕｔに対し、所定の復号処理を行う。
記憶部４６は、復号処理後のデータを一時的に保存する。記憶部４６は、例えばＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、レジスタ回路等であってもよい。
指紋パターン生成部４５は、記憶部４６に一時記憶された復号処理後のデータに基づいて、指紋パターンを生成し、得られた指紋パターンをセンサ出力Ｖｏとして出力する。
検出装置１は、静電容量型の検出制御がなされる。ここで、図４を参照して、実施形態の検出装置１の相互静電容量方式による検出制御について説明する。図４は、相互静電容量方式の検出制御を説明するための説明図である。なお、図４は、検出回路４８を併せて示している。検出回路４８は、第２電極Ｒｘごとに電圧検出器ＤＥＴが設けられている。電圧検出器ＤＥＴは、検出信号増幅部４２に設けられる。すなわち、検出信号増幅部４２は、複数の第２電極Ｒｘにそれぞれ対応した複数の電圧検出器ＤＥＴを含む。
図４に示すように、絶縁層１３を挟んで互いに対向配置された一対の電極、第１電極Ｔｘ及び第２電極Ｒｘにより容量Ｃｔｘが形成される。容量Ｃｔｘは、第１電極Ｔｘと第２電極Ｒｘとの対向面同士の間に形成される電界に加え、第１電極Ｔｘの端部から第２電極Ｒｘの上面に向かって延びるフリンジ電界が生じる。なお、当該絶縁層１３は、単層の絶縁膜によって構成することが可能であることはもちろん、複数も絶縁膜を積層する構成や、これら絶縁膜に加えて誘電体や空気層、第２電極Ｒｘを支持する樹脂やガラス等の基板を積層する構成も採用可能である。
第１電極Ｔｘに供給される駆動信号は、例えば、所定の周波数（例えば数ｋＨｚ～数百ｋＨｚ程度）の交流矩形波Ｓｇである。電圧検出器ＤＥＴには、容量Ｃｔｘに応じた電流が流れる。電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流の変動を電圧の変動に変換する。
電圧検出器ＤＥＴから出力される電圧信号の振幅は、指Ｆｉｎが近づくにつれて小さくなる。この電圧差分の絶対値｜ΔＶ｜は、接触又は近接する被検出体の影響に応じて変化することになる。検出部４０は、絶対値｜ΔＶ｜に基づいて指Ｆｉｎの凹凸等を判断する。このようにして、検出装置１は、相互静電容量方式による指紋パターンの検出制御が可能となる。
図５は、実施形態に係る指紋パターン生成処理の具体例を示す概念図である。
図５において、左辺左側の正方行列は、コード切替信号ＨＤで定義される各期間ｔ１，ｔ２，・・・，ｔ８ごとに取得されるデータを示している。例えば、Ｄ１１は、期間ｔ１において第２電極Ｒｘ１によって取得されたデータを示している。また、例えば、Ｄ８８は、期間ｔ８において第２電極Ｒｘ８によって取得されたデータを示している。すなわち、データＤ１１，Ｄ１２，・・・，Ｄ１８は、期間ｔ１においてそれぞれ各第２電極Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８によって取得されたデータ行を示し、データＤ１１，Ｄ２１，・・・，Ｄ８１は、それぞれ各期間ｔ１，ｔ２，・・・，ｔ８において第２電極Ｒｘ１によって取得されたデータ列を示している。本開示において、図５に示すＤ１１，Ｄ１２，・・・，Ｄ８７，Ｄ８８は、後述する補正演算後のデータ値である。また、図５において、左辺右側の正方行列は、上述したアダマール行列に基づく符号である。
図６は、第１期間における第１電極の選択状態を示す図である。図７は、第２期間における第１電極の選択状態を示す図である。図６及び図７に示す例では、選択されている第１電極Ｔｘを実線で示し、非選択とされている第１電極Ｔｘを破線で示している。図７では、第２期間の一例として、期間ｔ２における第１電極Ｔｘの選択状態を示している。
図６に示す第１期間では、図７に示す第２期間に対し、図４に示す容量Ｃｔｘが大きくなる。このため、第１期間において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔがクリップする可能性がある。あるいは、第１期間において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔがクリップしないようにゲインを下げると、第１期間（期間ｔ１）を除く第２期間（期間ｔ２，ｔ３，・・・，ｔ８）において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔが小さくなり、検出精度が低下する可能性がある。
本開示では、第１期間（期間ｔ１）と、第１期間（期間ｔ１）を除く第２期間（期間ｔ２，ｔ３，・・・，ｔ８）とで、図４に示す電圧検出器ＤＥＴのゲインを変更する。具体的には、容量Ｃｔｘの容量値が大きくなる第１期間（期間ｔ１）において、第１期間（期間ｔ１）を除く第２期間（期間ｔ２，ｔ３，・・・，ｔ８）よりも、電圧検出器ＤＥＴのゲインを小さくする。これにより、第１期間において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔのクリップを抑制することができる。
（実施形態１）
図８は、実施形態１に係る電圧検出器の一構成例を示す図である。実施形態１に係る検出回路４８の検出信号増幅部４２は、容量Ｃｔｘごとに、すなわち第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）ごとに電圧検出器ＤＥＴが設けられている。具体的に、本開示では、８本の第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）にそれぞれ対応する８つの電圧検出器ＤＥＴが設けられている。
図８に示すように、本実施形態において、電圧検出器ＤＥＴは、オペアンプＯＰＡ、リセットスイッチＲＳＷ、選択スイッチＳＳＷ、スイッチＳＷ１－１，ＳＷ１－２，ＳＷ２－１，ＳＷ２－２、第１フィードバック容量Ｃｆｂ１、第２フィードバック容量Ｃｆｂ２、第１オフセット容量Ｃｏｆｔ１、及び第２オフセット容量Ｃｏｆｔ２を含む。第１フィードバック容量Ｃｆｂ１、第２フィードバック容量Ｃｆｂ２、第１オフセット容量Ｃｏｆｔ１、及び第２オフセット容量Ｃｏｆｔ２は、本開示の「容量回路」に対応する。リセットスイッチＲＳＷ及び選択スイッチＳＳＷは、図４に示す相互静電容量方式による検出制御において制御されるスイッチである。リセットスイッチＲＳＷ、選択スイッチＳＳＷ、及びスイッチＳＷ１－１，ＳＷ１－２，ＳＷ２－１，ＳＷ２－２は、検出制御部１１から供給される制御信号に基づいて、検出タイミング制御部４７により制御される。本開示では、説明を容易にするため、相互静電容量方式による検出制御において制御されるリセットスイッチＲＳＷ及び選択スイッチＳＳＷの動作については説明を省略する。
オペアンプＯＰＡの非反転入力端子（＋）には基準電位Ｖｒｅｆが入力される。オペアンプＯＰＡの出力と反転入力端子（－）との間には、スイッチＳＷ１－１を介して第１フィードバック容量Ｃｆｂ１が設けられる。オペアンプＯＰＡの出力は、Ａ／Ｄ変換部４３に接続されている。
また、オペアンプＯＰＡの出力と反転入力端子（－）の間には、スイッチＳＷ２－１を介して第２フィードバック容量Ｃｆｂ２が設けられる。
オペアンプＯＰＡの反転入力端子（－）には、選択スイッチＳＳＷを介して容量Ｃｔｘ（第２電極Ｒｘ）が接続される。容量Ｃｔｘ（第２電極Ｒｘ）には、スイッチＳＷ１－２を介して第１オフセット容量Ｃｏｆｔ１が接続されている。第１オフセット容量Ｃｏｆｔ１の一端には、オフセット電位Ｖｏｆｔが入力される。
また、容量Ｃｔｘ（第２電極Ｒｘ）には、スイッチＳＷ２－２を介して第２オフセット容量Ｃｏｆｔ２が接続されている。第２オフセット容量Ｃｏｆｔ２の一端には、オフセット電位Ｖｏｆｔが入力される。
図９は、実施形態１に係る電圧検出器のスイッチ動作を示すタイミングチャートである。なお、上述したように、センサ部１０が画像表示機能を有している場合、これら各期間の間に画像表示期間を設ける構成も採用可能である。
実施形態１では、図９に示すように、期間ｔ１（第１期間）において、スイッチＳＷ１－１，ＳＷ１－２がオン制御され、スイッチＳＷ２－１，ＳＷ２－２がオフ制御される。これにより、オペアンプＯＰＡの出力と反転入力端子（－）との間に第１フィードバック容量Ｃｆｂ１が接続され、容量Ｃｔｘに第１オフセット容量Ｃｏｆｔ１が接続される。また、実施形態１では、図９に示すように、期間ｔ１（第１期間）を除く期間ｔ２，ｔ３，・・・，ｔ８（第２期間）において、スイッチＳＷ１－１，ＳＷ１－２がオフ制御され、スイッチＳＷ２－１，ＳＷ２－２がオン制御される。これにより、オペアンプＯＰＡの出力と反転入力端子（－）との間に第２フィードバック容量Ｃｆｂ２が接続され、容量Ｃｔｘに第２オフセット容量Ｃｏｆｔ２が接続される。
上述した実施形態１の構成において、第１フィードバック容量Ｃｆｂ１と第２フィードバック容量Ｃｆｂ２との大小関係は、下記（２）式で表される。
Ｃｆｂ１＞Ｃｆｂ２・・・（２）
また、上述した実施形態１の構成において、第１オフセット容量Ｃｏｆｔ１と第２オフセット容量Ｃｏｆｔ２との大小関係は、下記（３）式で表される。
Ｃｏｆｔ１＞Ｃｏｆｔ２・・・（３）
これにより、期間ｔ１（第１期間）において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔの値を小さくすることができる。
また、上述した構成において、信号処理部４４は、期間ｔ１（第１期間）において取得されるデータ値Ｄ１と、期間ｔ１（第１期間）を除く期間ｔ２，ｔ３，・・・，ｔ８（第２期間）において取得されるデータ値Ｄ２と補正演算を行う。
期間ｔ１（第１期間）における容量Ｃｔｘ１、第１フィードバック容量Ｃｆｂ１、第１オフセット容量Ｃｏｆｔ１、駆動信号Ｖｔｘ、及び電圧検出器ＤＥＴの出力信号Ｖｏｕｔ１は、下記（４）式で表される。
Ｖｏｕｔ１＝（Ｃｔｘ１／Ｃｆｂ１）×Ｖｔｘ－（Ｃｏｆｔ１／Ｃｆｂ１）×Ｖｏｆｔ・・・（４）
上記（４）式は、下記（５）式に変形できる。
Ｃｔｘ１＝（Ｖｏｕｔ１／Ｖｔｘ）×Ｃｆｂ１＋（Ｖｏｆｔ／Ｖｔｘ）×Ｃｏｆｔ１・・・（５）
期間ｔ１（第１期間）において取得されるデータ値Ｄ１は、電圧検出器ＤＥＴの出力信号Ｖｏｕｔ１に比例する。このとき、上記（５）は、第１比例係数ｋ１を用いて、下記（６）式で表される。
Ｃｔｘ１＝（ｋ１×Ｄ１／Ｖｔｘ）×Ｃｆｂ１＋（Ｖｏｆｔ／Ｖｔｘ）×Ｃｏｆｔ１・・・（６）
また、補正演算後のデータ値Ｄ１’は、容量Ｃｔｘ１に比例する。このとき、上記（６）は、第２比例係数ｋ２を用いて、下記（７）式で表される。
ｋ２×Ｄ１’＝（ｋ１×Ｄ１／Ｖｔｘ）×Ｃｆｂ１＋（Ｖｏｆｔ／Ｖｔｘ）×Ｃｏｆｔ１・・・（７）
上記（７）式を変形すると、補正演算後のデータ値Ｄ１’は、下記（８）式で表される。
Ｄ１’＝Ｄ１×（Ｃｆｂ１／Ｖｔｘ）×（ｋ１／ｋ２）＋（Ｖｏｆｔ／Ｖｔｘ）×Ｃｏｆｔ１×１／ｋ２・・・（８）
一方、期間ｔ１（第１期間）を除く期間ｔ２，ｔ３，・・・，ｔ８（第２期間）における容量Ｃｔｘ２、第２フィードバック容量Ｃｆｂ２、第２オフセット容量Ｃｏｆｔ２、駆動信号Ｖｔｘ、及び電圧検出器ＤＥＴの出力信号Ｖｏｕｔ２は、下記（９）式で表される。
Ｖｏｕｔ２＝（Ｃｔｘ２／Ｃｆｂ２）×Ｖｔｘ－（Ｃｏｆｔ２／Ｃｆｂ２）×Ｖｏｆｔ・・・（９）
上記（９）式は、下記（１０）式に変形できる。
Ｃｔｘ２＝（Ｖｏｕｔ２／Ｖｔｘ）×Ｃｆｂ２＋（Ｖｏｆｔ／Ｖｔｘ）×Ｃｏｆｔ２・・・（１０）
期間ｔ１（第１期間）を除く期間ｔ２，ｔ３，・・・，ｔ８（第２期間）において取得されるデータ値Ｄ２は、電圧検出器ＤＥＴの出力信号Ｖｏｕｔ２に比例する。このとき、上記（１０）は、第１比例係数ｋ１を用いて、下記（１１）式で表される。
Ｃｔｘ２＝（ｋ１×Ｄ１／Ｖｔｘ）×Ｃｆｂ２＋（Ｖｏｆｔ／Ｖｔｘ）×Ｃｏｆｔ２・・・（１１）
また、補正演算後のデータ値Ｄ２’は、容量Ｃｔｘ２に比例する。このとき、上記（１１）は、第２比例係数ｋ２を用いて、下記（１２）式で表される。
ｋ２×Ｄ２’＝（ｋ１×Ｄ２／Ｖｔｘ）×Ｃｆｂ２＋（Ｖｏｆｔ／Ｖｔｘ）×Ｃｏｆｔ２・・・（１２）
上記（１２）式を変形すると、補正演算後のデータ値Ｄ２’は、下記（１３）式で表される。
Ｄ２’＝Ｄ２×（Ｃｆｂ２／Ｖｔｘ）×（ｋ１／ｋ２）＋（Ｖｏｆｔ／Ｖｔｘ）×Ｃｏｆｔ２×１／ｋ２・・・（１３）
上記（８）式に示す補正演算後のデータ値Ｄ１’と、上記（１３）式に示す補正演算後のデータ値Ｄ２’とが等価となるように、第１フィードバック容量Ｃｆｂ１、第２フィードバック容量Ｃｆｂ２、第１オフセット容量Ｃｏｆｔ１、及び第２オフセット容量Ｃｏｆｔ２、第１比例係数ｋ１、及び第２比例係数ｋ２が設定され、下記（１４）式、（１５）式、下記（１６）式、及び下記（１７）式に示す各係数ａ，ｂ，ｃ，ｄが予め記憶されている。
ａ＝（Ｃｆｂ１／Ｖｔｘ）×（ｋ１／ｋ２）・・・（１４）
ｂ＝Ｃｏｆｔ１×（Ｖｏｆｔ／Ｖｔｘ）×１／ｋ２・・・（１５）
ｃ＝（Ｃｆｂ２／Ｖｔｘ）×（ｋ１／ｋ２）・・・（１６）
ｄ＝Ｃｏｆｔ２×（Ｖｏｆｔ／Ｖｔｘ）×１／ｋ２・・・（１７）
信号処理部４４は、上記（１４）式及び上記（１５）式に示す各係数ａ，ｂを用いた下記（１８）式により、期間ｔ１（第１期間）において取得されるデータ値Ｄ１の補正演算を行う。
Ｄ１’＝Ｄ１×ａ＋ｂ・・・（１８）
また、信号処理部４４は、上記（１６）式及び上記（１７）式に示す各係数ｃ，ｄを用いた下記（１９）式により、期間ｔ１（第１期間）を除く期間ｔ２，ｔ３，・・・，ｔ８（第２期間）において取得されるデータ値Ｄ２の補正演算を行う。
Ｄ２’＝Ｄ２×ｃ＋ｄ・・・（１９）
これにより、期間ｔ１（第１期間）において取得される補正演算後のデータ値Ｄ１’、及び、期間ｔ１（第１期間）を除く期間ｔ２，ｔ３，・・・，ｔ８（第２期間）において取得される補正演算後のデータ値Ｄ２’を用いて、図５に示す指紋パターン生成処理を行うことができる。
以上のような構成及び動作により、実施形態１に係る検出装置１は、期間ｔ１（第１期間）において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔの値を小さくすることができる。これにより、期間ｔ１（第１期間）及び各期間ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，ｔ８（第２期間）に取得したデータを用いて、良好な指紋検出を実現できる。
（変形例）
図１０は、実施形態１の変形例に係る電圧検出器の一構成例を示す図である。なお、以下の説明では、上述した実施形態１で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略し、実施形態１とは異なる点について説明する。
実施形態１の変形例に係る本実施形態に係る検出回路４８ａの検出信号増幅部４２ａは、実施形態１と同様に、容量Ｃｔｘごとに、すなわち第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）ごとに電圧検出器ＤＥＴａが設けられている。具体的に、本開示では、８本の第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）にそれぞれ対応する８つの電圧検出器ＤＥＴａが設けられている。
図１０に示すように、本実施形態において、電圧検出器ＤＥＴａは、オペアンプＯＰＡ、リセットスイッチＲＳＷ、選択スイッチＳＳＷ、スイッチＳＷ１－１，ＳＷ１－２、第１フィードバック容量Ｃｆｂ１、第２フィードバック容量Ｃｆｂ２、第１オフセット容量Ｃｏｆｔ１、及び第２オフセット容量Ｃｏｆｔ２を含む。第１フィードバック容量Ｃｆｂ１、第２フィードバック容量Ｃｆｂ２、第１オフセット容量Ｃｏｆｔ１、及び第２オフセット容量Ｃｏｆｔ２は、本開示の「容量回路」に対応する。
オペアンプＯＰＡの非反転入力端子（＋）には基準電位Ｖｒｅｆが入力される。オペアンプＯＰＡの出力と反転入力端子（－）との間には、スイッチＳＷ１－１を介して第１フィードバック容量Ｃｆｂ１が設けられる。
また、オペアンプＯＰＡの出力と反転入力端子（－）の間には、第２フィードバック容量Ｃｆｂ２が設けられる。
オペアンプＯＰＡの反転入力端子（－）には、選択スイッチＳＳＷを介して容量Ｃｔｘ（第２電極Ｒｘ）が接続される。容量Ｃｔｘ（第２電極Ｒｘ）には、スイッチ１－２を介して第１オフセット容量Ｃｏｆｔ１が接続されている。第１オフセット容量Ｃｏｆｔ１の一端には、オフセット電位Ｖｏｆｔが入力される。
また、容量Ｃｔｘ（第２電極Ｒｘ）には、第２オフセット容量Ｃｏｆｔ２が接続されている。第２オフセット容量Ｃｏｆｔ２の一端には、オフセット電位Ｖｏｆｔが入力される。
図１１は、実施形態１の変形例に係る電圧検出器のスイッチ動作を示すタイミングチャートである。
実施形態１の変形例では、図１１に示すように、期間ｔ１（第１期間）において、スイッチＳＷ１－１，ＳＷ１－２がオン制御される。これにより、オペアンプＯＰＡの出力と反転入力端子（－）との間に第１フィードバック容量Ｃｆｂ１及び第２フィードバック容量Ｃｆｂ２が接続され、容量Ｃｔｘに第１オフセット容量Ｃｏｆｔ１及び第２フィードバック容量Ｃｆｂ２が接続される。また、実施形態１の変形例では、図１１に示すように、期間ｔ１（第１期間）を除く期間ｔ２，ｔ３，・・・，ｔ８（第２期間）において、スイッチＳＷ１－１，ＳＷ１－２がオフ制御される。これにより、オペアンプＯＰＡの出力と反転入力端子（－）との間に第２フィードバック容量Ｃｆｂ２が接続され、容量Ｃｔｘに第２オフセット容量Ｃｏｆｔ２が接続される。
これにより、期間ｔ１（第１期間）において、オペアンプＯＰＡの出力と反転入力端子（－）との間に接続されるフィードバック容量が第１フィードバック容量Ｃｆｂ１と第２フィードバック容量Ｃｆｂ２との合成容量となり、容量Ｃｔｘに接続されるオフセット容量が第１オフセット容量Ｃｏｆｔ１と第２フィードバック容量Ｃｆｂ２との合成容量となる。このため、期間ｔ１（第１期間）において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔの値を小さくすることができる。
（実施形態２）
図１２は、実施形態２に係る電圧検出器の一構成例を示す図である。なお、以下の説明では、上述した実施形態１で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略し、実施形態１とは異なる点について説明する。
実施形態２に係る検出回路４８ｂの検出信号増幅部４２ｂは、容量Ｃｔｘごとに、すなわち第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）ごとに２つの第１電圧検出器ＤＥＴ１及び第２電圧検出器ＤＥＴ２が並列に設けられている。具体的に、本開示では、８本の第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）にそれぞれ対応する８つの第１電圧検出器ＤＥＴ１及び８つの第２電圧検出器ＤＥＴ２が設けられている。
図１２に示すように、本実施形態において、第１電圧検出器ＤＥＴ１は、第１オペアンプＯＰＡ１、リセットスイッチＲＳＷ１、選択スイッチＳＳＷ１、スイッチＳＷ１－１，ＳＷ１－２、第１フィードバック容量Ｃｆｂ１、及び第１オフセット容量Ｃｏｆｔ１を含む。第１フィードバック容量Ｃｆｂ１及び第１オフセット容量Ｃｏｆｔ１は、本開示の「容量回路」に対応する。
第１オペアンプＯＰＡ１の非反転入力端子（＋）には基準電位Ｖｒｅｆが入力される。第１オペアンプＯＰＡ１の出力と反転入力端子（－）との間には、第１フィードバック容量Ｃｆｂ１が設けられる。第１オペアンプＯＰＡ１の出力は、スイッチＳＷ１－２を介してＡ／Ｄ変換部４３に接続されている。
第１オペアンプＯＰＡ１の反転入力端子（－）には、選択スイッチＳＳＷ１及びスイッチＳＷ１－１を介して容量Ｃｔｘ（第２電極Ｒｘ）が接続される。容量Ｃｔｘ（第２電極Ｒｘ）には、スイッチ１－１を介して第１オフセット容量Ｃｏｆｔ１が接続されている。第１オフセット容量Ｃｏｆｔ１の一端には、オフセット電位Ｖｏｆｔが入力される。
また、図１２に示すように、本実施形態において、第２電圧検出器ＤＥＴ２は、第２オペアンプＯＰＡ２、リセットスイッチＲＳＷ２、選択スイッチＳＳＷ２、スイッチＳＷ２－１，ＳＷ２－２、第２フィードバック容量Ｃｆｂ２、及び第２オフセット容量Ｃｏｆｔ２を含む。第２フィードバック容量Ｃｆｂ２及び第２オフセット容量Ｃｏｆｔ２は、本開示の「容量回路」に対応する。
第２オペアンプＯＰＡ２の非反転入力端子（＋）には基準電位Ｖｒｅｆが入力される。第２オペアンプＯＰＡ２の出力と反転入力端子（－）との間には、第２フィードバック容量Ｃｆｂ２が設けられる。第２オペアンプＯＰＡ２の出力は、スイッチＳＷ２－２を介してＡ／Ｄ変換部４３に接続されている。
第２オペアンプＯＰＡ２の反転入力端子（－）には、選択スイッチＳＳＷ２及びスイッチＳＷ２－１を介して容量Ｃｔｘ（第２電極Ｒｘ）が接続される。容量Ｃｔｘ（第２電極Ｒｘ）には、スイッチ２－１を介して第２オフセット容量Ｃｏｆｔ２が接続されている。第２オフセット容量Ｃｏｆｔ２の一端には、オフセット電位Ｖｏｆｔが入力される。
図１３は、実施形態２に係る電圧検出器のスイッチ動作を示すタイミングチャートである。
実施形態２では、図１３に示すように、期間ｔ１（第１期間）において、スイッチＳＷ１－１，ＳＷ１－２がオン制御され、スイッチＳＷ２－１，ＳＷ２－２がオフ制御される。これにより、容量Ｃｔｘ（第２電極Ｒｘ）とＡ／Ｄ変換部４３との間に第１電圧検出器ＤＥＴ１が接続される。また、実施形態２では、図１３に示すように、期間ｔ１（第１期間）を除く期間ｔ２，ｔ３，・・・，ｔ８（第２期間）において、スイッチＳＷ１－１，ＳＷ１－２がオフ制御され、スイッチＳＷ２－１，ＳＷ２－２がオン制御される。これにより、容量Ｃｔｘ（第２電極Ｒｘ）とＡ／Ｄ変換部４３との間に第２電圧検出器ＤＥＴ２が接続される。
上述した実施形態２の構成において、第１フィードバック容量Ｃｆｂ１と第２フィードバック容量Ｃｆｂ２との大小関係は、実施形態１と同様に、上記（２）式で表される。また、第１オフセット容量Ｃｏｆｔ１と第２オフセット容量Ｃｏｆｔ２との大小関係は、実施形態１と同様に、上記（３）式で表される。
これにより、実施形態１と同様に、期間ｔ１（第１期間）において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔの値を小さくすることができる。
図１４は、実施形態に係る検出システムの構成例を示すブロック図である。なお、図１に示す検出装置１と同一の構成部には同一の符号を付して、ここでの詳細な説明は省略する。
図１４に示すように、実施形態に係る検出システム１００は、検出装置１ａと、指紋パターン生成装置２とを備える。検出装置１ａは、センサ部１０と、検出制御部１１と、第１電極選択回路１５と、検出部４０ａとを備える。
図１４に示す検出システム１００において、検出装置１ａの検出タイミング制御部４７ａは、検出制御部１１から供給される制御信号に基づいて、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、データ出力部４９と、が同期して動作するように制御する。データ出力部４９は、記憶部４６に一時記憶された復号処理後のデータをセンサ出力Ｖｏとして指紋パターン生成装置２に出力する。指紋パターン生成装置２は、検出部４０ａから出力されたセンサ出力Ｖｏに基づき、図５に示した指紋パターン生成処理により指紋パターンを生成する。
図１４に示す実施形態に係る検出システム１００においても、図１に示す検出装置１と同様に、期間ｔ１（第１期間）において各第２電極Ｒｘ（Ｒｘ１，Ｒｘ２，・・・，Ｒｘ８）から検出回路４８に入力される各検出信号Ｖｄｅｔの値を小さくすることができる。これにより、期間ｔ１（第１期間）及び各期間ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，ｔ８（第２期間）に取得したデータを用いて、良好な指紋検出を実現できる。
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
１，１ａ 検出装置
２ 指紋パターン生成装置
１０ センサ部
１１ 検出制御部
１１ａ 符号生成部
１１ｂ クロック信号出力部
１５ 第１電極選択回路
４０，４０ａ 検出部
４２，４２ａ，４２ｂ 検出信号増幅部
４３ Ａ／Ｄ変換部
４４ 信号処理部
４５ 指紋パターン生成部
４６ 記憶部
４７ 検出タイミング制御部
４８，４８ａ，４８ｂ 検出回路
４９ データ出力部
１００ 検出システム
ＣＤＭ，ＣＤＭ１，ＣＤＭ２，ＣＤＭ３，ＣＤＭ４，ＣＤＭ５，ＣＤＭ６，ＣＤＭ７，ＣＤＭ８ コード信号
Ｃｆｂ１ 第１フィードバック容量
Ｃｆｂ２ 第２フィードバック容量
Ｃｏｆｔ１ 第１オフセット容量
Ｃｏｆｔ２ 第２オフセット容量
ＤＥＴ，ＤＥＴａ 電圧検出器
ＤＥＴ１ 第１電圧検出器
ＤＥＴ２ 第２電圧検出器
ＯＰＡ オペアンプ
ＯＰＡ１ 第１オペアンプ
ＯＰＡ２ 第２オペアンプ
Ｒｘ，Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４，Ｒｘ５，Ｒｘ６，Ｒｘ７，Ｒｘ８ 第２電極
Ｔｘ，Ｔｘ１，Ｔｘ２，Ｔｘ３，Ｔｘ４，Ｔｘ５，Ｔｘ６，Ｔｘ７，Ｔｘ８ 第１電極
ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，ｔ８ 期間
Ｖｄｅｔ 検出信号
Ｖｔｘ，Ｖｔｘ１，Ｖｔｘ２，Ｖｔｘ３，Ｖｔｘ４，Ｖｔｘ５，Ｖｔｘ６，Ｖｔｘ７，Ｖｔｘ８ 駆動信号

Claims (10)

  1. 絶縁層を挟んで互いに対向配置され、第１方向に延出する複数の第１電極、及び、前記第１方向と交差する第２方向に延出する複数の第２電極と、
    前記第１電極に駆動信号を供給する第１電極選択回路と、
    前記駆動信号に応じて前記第１電極と前記第２電極の間に生じた静電容量を検出する検出回路と、
    を備え、
    前記第１電極選択回路は、
    複数の前記第１電極のうち、１つの検出単位に含まれる全ての第１電極を選択する第１期間と、前記検出単位に含まれる一部の第１電極を選択する第２期間と、を有し、
    前記検出回路は、
    前記第２電極ごとに、容量を変更可能な容量回路を含む電圧検出器を備え、
    前記第１期間と前記第２期間とで前記容量回路の容量が異なる値に制御される、
    検出装置。
  2. 前記検出回路は、
    前記第１期間において、前記第２期間よりも前記容量回路の容量が大きい値となるように制御される、
    請求項１に記載の検出装置。
  3. 前記検出回路は、
    前記第２電極ごとにそれぞれ電圧検出器を備え、
    前記電圧検出器は、
    非反転入力端子に基準電位が入力され、反転入力端子に前記第２電極が接続されるオペアンプを含み、
    前記容量回路は、
    前記第１期間において前記オペアンプの出力と反転入力端子との間に接続され、前記第２期間において切り離される第１フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第１期間において前記第２電極に接続され、前記第２期間において切り離される第１オフセット容量と、
    前記第２期間において前記オペアンプの出力と反転入力端子との間に接続され、前記第１期間において切り離される第２フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第２期間において前記第２電極に接続され、前記第１期間において切り離される第２オフセット容量と、
    を備える、
    請求項１又は２に記載の検出装置。
  4. 前記検出回路は、
    前記第２電極ごとにそれぞれ電圧検出器を備え、
    前記電圧検出器は、
    非反転入力端子に基準電位が入力され、反転入力端子に前記第２電極が接続されるオペアンプを含み、
    前記容量回路は、
    前記オペアンプの出力と反転入力端子との間に常時接続される第１フィードバック容量と、
    前記第１期間において前記第１フィードバック容量に並列接続され、前記第２期間において切り離される第２フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第２電極に常時接続される第１オフセット容量と、
    前記第１期間において前記第１オフセット容量に並列接続され、前記第２期間において切り離される第２オフセット容量と、
    を含む、
    請求項１又は２に記載の検出装置。
  5. 前記検出回路は、
    前記第２電極ごとに、前記第１期間において接続され、前記第２期間において切り離される第１電圧検出器、及び、前記第２期間において接続され、前記第１期間において切り離される第２電圧検出器を備え、
    前記第１電圧検出器は、
    非反転入力端子に基準電位が入力され、反転入力端子に前記第２電極が接続される第１オペアンプを含み、
    前記第２電圧検出器は、
    非反転入力端子に基準電位が入力され、反転入力端子に前記第２電極が接続される第２オペアンプを含み、
    前記容量回路は、
    前記第１オペアンプの出力と反転入力端子との間に接続される第１フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第２電極に接続される第１オフセット容量と、
    前記第２オペアンプの出力と反転入力端子との間に接続される第２フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第２電極に接続される第２オフセット容量と、
    を備える、
    請求項１又は２に記載の検出装置。
  6. 絶縁層を挟んで互いに対向配置され、第１方向に延出する複数の第１電極、及び、前記第１方向と交差する第２方向に延出する複数の第２電極と、
    前記第１電極に駆動信号を供給する第１電極選択回路と、
    前記駆動信号に応じて前記第１電極と前記第２電極の間に生じた静電容量を検出する検出回路と、
    を備える検出装置と、
    前記検出装置の出力に基づき、指紋パターン生成する指紋パターン生成装置と、
    を備え、
    前記第１電極選択回路は、
    複数の前記第１電極のうち、１つの検出単位に含まれる全ての第１電極を選択する第１期間と、前記検出単位に含まれる一部の第１電極を選択する第２期間と、を有し、
    前記検出回路は、
    前記第２電極ごとに、容量が変更可能な容量回路を含む電圧検出器を備え、
    前記第１期間と前記第２期間とで前記容量回路の容量が異なる値に制御される、
    検出システム。
  7. 前記検出回路は、
    前記第１期間において、前記第２期間よりも前記容量回路の容量が大きい値となるように制御される、
    請求項６に記載の検出システム。
  8. 前記検出回路は、
    前記第２電極ごとにそれぞれ電圧検出器を備え、
    前記電圧検出器は、
    非反転入力端子に基準電位が入力され、反転入力端子に前記第２電極が接続されるオペアンプを含み、
    前記容量回路は、
    前記第１期間において前記オペアンプの出力と反転入力端子との間に接続され、前記第２期間において切り離される第１フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第１期間において前記第２電極に接続され、前記第２期間において切り離される第１オフセット容量と、
    前記第２期間において前記オペアンプの出力と反転入力端子との間に接続され、前記第１期間において切り離される第２フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第２期間において前記第２電極に接続され、前記第１期間において切り離される第２オフセット容量と、
    を備える、
    請求項６又は７に記載の検出システム。
  9. 前記検出回路は、
    前記第２電極ごとにそれぞれ電圧検出器を備え、
    前記電圧検出器は、
    非反転入力端子に基準電位が入力され、反転入力端子に前記第２電極が接続されるオペアンプを含み、
    前記容量回路は、
    前記オペアンプの出力と反転入力端子との間に常時接続される第１フィードバック容量と、
    前記第１期間において前記第１フィードバック容量に並列接続され、前記第２期間において切り離される第２フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第２電極に常時接続される第１オフセット容量と、
    前記第１期間において前記第１オフセット容量に並列接続され、前記第２期間において切り離される第２オフセット容量と、
    を含む、
    請求項６又は７に記載の検出システム。
  10. 前記検出回路は、
    前記第２電極ごとに、前記第１期間において接続され、前記第２期間において切り離される第１電圧検出器、及び、前記第２期間において接続され、前記第１期間において切り離される第２電圧検出器を備え、
    前記第１電圧検出器は、
    非反転入力端子に基準電位が入力され、反転入力端子に前記第２電極が接続される第１オペアンプを含み、
    前記第２電圧検出器は、
    非反転入力端子に基準電位が入力され、反転入力端子に前記第２電極が接続される第２オペアンプを含み、
    前記容量回路は、
    前記第１オペアンプの出力と反転入力端子との間に接続される第１フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第２電極に接続される第１オフセット容量と、
    前記第２オペアンプの出力と反転入力端子との間に接続される第２フィードバック容量と、
    一端にオフセット電位が入力され、他端が前記第２電極に接続される第２オフセット容量と、
    を備える、
    請求項６又は７に記載の検出システム。
JP2022054474A 2021-04-28 2022-03-29 検出装置及び検出システム Pending JP2022170689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/726,834 US11513651B1 (en) 2021-04-28 2022-04-22 Detecting device and detection system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021076584 2021-04-28
JP2021076584 2021-04-28

Publications (1)

Publication Number Publication Date
JP2022170689A true JP2022170689A (ja) 2022-11-10

Family

ID=83944608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022054474A Pending JP2022170689A (ja) 2021-04-28 2022-03-29 検出装置及び検出システム

Country Status (2)

Country Link
US (1) US11513651B1 (ja)
JP (1) JP2022170689A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364609B2 (ja) 2003-11-25 2009-11-18 アルプス電気株式会社 容量検出回路及びそれを用いた指紋センサ
US20160209963A1 (en) * 2008-03-19 2016-07-21 Egalax_Empia Technology Inc. Touch processor and method
US9606667B2 (en) * 2009-06-29 2017-03-28 Japan Display Inc. Method of driving touch panel, capacitance-type touch panel, and display apparatus with touch detection function
US9182432B2 (en) * 2012-07-18 2015-11-10 Synaptics Incorporated Capacitance measurement
US10936120B2 (en) * 2014-05-22 2021-03-02 Apple Inc. Panel bootstraping architectures for in-cell self-capacitance
US10592022B2 (en) * 2015-12-29 2020-03-17 Synaptics Incorporated Display device with an integrated sensing device having multiple gate driver circuits
JP2019067157A (ja) * 2017-09-29 2019-04-25 株式会社ジャパンディスプレイ 検出装置及び表示装置
KR20210003972A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 터치 감지 유닛과 그를 포함하는 표시 장치

Also Published As

Publication number Publication date
US11513651B1 (en) 2022-11-29
US20220365627A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US9477870B2 (en) Finger biometric sensing device including drive signal nulling circuitry and related methods
CN112236745B (zh) 压力感测设备和方法
US9727187B2 (en) Capacitive touch panel with balanced parallel driving
KR102313329B1 (ko) 델타-시그마 변조기를 갖는 입력 디바이스 수신기
US8148652B2 (en) Position detecting device and position detecting method
US9772735B2 (en) Touch sensor and electronic device
KR20140132569A (ko) 연성 기기, 연성 기기의 형상 감지 장치, 방법 및 컴퓨터 판독 가능한 기록 매체
CN106933404B (zh) 显示装置、触摸感测电路和驱动方法
KR20190119043A (ko) 센서, 입력장치 및 전자기기
CN111819528A (zh) 电容检测电路、触控芯片和电子设备
CN103699288A (zh) 电磁感应方式的位置检测传感器
JP2006084318A (ja) 静電容量型距離センサ
JP2022170689A (ja) 検出装置及び検出システム
US8443213B2 (en) Motherboard capable of detecting consumed power and detection method thereof
US9979392B2 (en) Capacitive keyboard
US10151807B2 (en) Magnetic field sensing apparatus with anisotropic magneto-resistive resistors and detection method thereof
JP2016109465A (ja) 静電容量型センサ
JP2022170448A (ja) 検出装置及び検出システム
JP2022170449A (ja) 検出装置及び検出システム
JP4488338B2 (ja) 圧力検出装置
US11009409B2 (en) Pressure sensor device, control device, and pressure sensor unit
EP3694006B1 (en) Input device
JP2016099207A (ja) 電圧測定装置
KR101665187B1 (ko) 환경 정보 센서 회로 및 환경 정보 측정 장치
EP3671237B1 (en) Mounting structure for capacitor and resistor, input unit, and measuring apparatus