JP2022166798A - 半導体装置、撮像装置、および表示装置 - Google Patents

Abstract

【課題】撮像装置の読出しの精度を高める。輝度の高い場合でも明瞭な撮像を実現する。【解決手段】撮像装置の読出し回路は、増幅部と、変換部とを有する。増幅部は、順に入力される第１の信号と第２の信号の電位の差分を増幅して変換部に出力する。変換部は、増幅部の出力電位をデジタル値に変換する。増幅部は、第１の参照電位と第１の信号とに基づいてリセットされ、第１の参照電位とは異なる第２の参照電位と第２の信号とに基づいて電位の差分を増幅する。【選択図】図１

Description

本発明の一態様は、半導体装置に関する。本発明の一態様は、撮像装置に関する。本発明の一態様は、撮像機能を有する表示装置に関する。本発明の一態様は、読出し回路に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。

光電変換素子を備える画素がマトリクス状に配置された撮像装置が知られている。多くの場合、画素で取得したアナログ信号は、アナログデジタル変換回路（Ａ－Ｄ変換回路）によりデジタルデータに変換され、出力される。また、画素から出力される信号の振幅を増幅してＡ－Ｄ変換処理を行うことで、ダイナミックレンジを拡大する技術が知られている。例えば特許文献１には、設定されたゲインで画素の信号を増幅する増幅回路と、ＡＤ変換部と、を備える撮像装置が開示されている。

特開２０１３－２３６３６２号公報

本発明の一態様は、撮像装置の読出しの精度を高めることを課題の一とする。本発明の一態様は、撮像輝度の高い場合でも明瞭な撮像を実現することを課題の一とする。本発明の一態様は、低コストで実現可能な読出し回路を備える半導体装置または撮像装置を提供することを課題の一とする。

本発明の一態様は、撮像機能を備える表示装置を提供することを課題の一とする。本発明の一態様は、指紋などを明瞭に撮像可能な撮像装置、または表示装置を提供することを課題の一とする。本発明の一態様は、端子数もしくは配線数が削減された半導体装置、撮像装置、または表示装置を提供することを課題の一とする。本発明の一態様は、電子機器などの部品点数を削減することを課題の一とする。本発明の一態様は、新規な構成を有する半導体装置、撮像装置、表示装置、または電子機器を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。

本発明の一態様は、増幅部と、変換部と、を有する半導体装置である。増幅部は、比較回路を有し、且つ、第１の信号と第２の信号が順に入力される。比較回路は、第１の信号が入力される期間に、第１の参照電位が与えられる。また、比較回路は、第２の信号が入力される期間に、第２の参照電位が与えられる。増幅部は、第２の信号が入力される期間に、第１の信号と第２の信号の電位の差分を増幅した出力電位を変換部に出力する。変換部は、出力電位をデジタル値に変換する。

本発明の他の一態様は、増幅部と、変換部と、入力端子と、を有する半導体装置である。増幅部は、比較回路と、第１の容量と、第２の容量と、第１のスイッチと、を有する。比較回路は、反転入力端子と、非反転入力端子と、出力端子と、を有する。入力端子には、第１の信号と第２の信号が順に与えられる。第１の容量は、一対の電極の一方が入力端子と電気的に接続され、他方が反転入力端子と電気的に接続される。第２の容量及び第１のスイッチは、反転入力端子と出力端子とに対して、それぞれ並列に電気的に接続される。増幅部は、第１の信号が与えられたとき、第１のスイッチが導通し、且つ、非反転入力端子に第１の参照電位が与えられ、第２の信号が与えられたとき、第１のスイッチが遮断され、且つ、非反転入力端子に第１の参照電位とは異なる第２の参照電位が与えられる。変換部は、出力端子から出力される電位をデジタル値に変換する。

本発明の他の一態様は、増幅部と、変換部と、入力端子と、を有する半導体装置である。増幅部は、比較回路と、第１の容量と、第２の容量と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の配線と、第２の配線と、を有する。比較回路は、反転入力端子と、非反転入力端子と、出力端子と、を有する。入力端子には、第１の信号と第２の信号が順に与えられる。第１の容量は、一対の電極の一方が入力端子と電気的に接続され、他方が反転入力端子と電気的に接続される。第２の容量及び第１のスイッチは、反転入力端子と出力端子とに対して、それぞれ並列に電気的に接続される。第１の参照電位が与えられる第１の配線と、非反転入力端子とは、第２のスイッチを介して電気的に接続される。第１の参照電位とは異なる第２の参照電位が与えられる第２の配線と、非反転入力端子とは、第３のスイッチを介して電気的に接続される。変換部は、出力端子から出力される電位をデジタル値に変換する。

本発明の一態様は、上記いずれかに記載の半導体装置と、画素と、第３の配線と、を有する撮像装置である。画素は、光電変換素子と、画素回路と、を有する。画素回路は、受光電位を含む第１の信号と、リセット電位を含む第２の信号を、第３の配線に出力する。第３の配線は、入力端子と電気的に接続される。

また、本発明の他の一態様は、上記いずれかに記載の半導体装置と、複数の画素と、複数の第３の配線と、第１の選択回路と、を有する撮像装置である。画素は、光電変換素子と、画素回路と、を有する。画素回路は、受光電位を含む第１の信号と、リセット電位を含む第２の信号を、第３の配線に出力する。複数の第３の配線は、第１の選択回路に電気的に接続される。第１の選択回路は、複数の第３の配線の一を選択し、選択された第３の配線と、入力端子とを電気的に接続する。

また、上記いずれかの撮像装置において、第３の配線と、入力端子との間に、相関二重サンプリング回路を有することが好ましい。

また、上記いずれかの撮像装置において、第１の基板と、第２の基板とを有することが好ましい。このとき、半導体装置は第１の基板に設けられ、画素は第２の基板に設けられることが好ましい。

また、本発明の他の一態様は、増幅部と、第１の変換部と、第２の変換部と、入力端子と、第１の出力端子と、を有する半導体装置である。増幅部は、比較回路と、第１の容量と、第２の容量と、第１のスイッチと、を有する。比較回路は、反転入力端子と、非反転入力端子と、第２の出力端子と、を有する。入力端子には、第１の信号と、第２の信号が順に与えられる。第１の容量は、一対の電極の一方が入力端子と電気的に接続され、他方が反転入力端子と電気的に接続される。第２の容量及び第１のスイッチは、反転入力端子と第２の出力端子とに対して、それぞれ並列に電気的に接続される。増幅部は、第１の信号が与えられたとき、非反転入力端子に第１の参照電位が与えられ、第２の信号が与えられたとき、非反転入力端子に第１の参照電位とは異なる第２の参照電位が与えられる。第１の変換部は、第２の出力端子から出力される電位をデジタル値に変換する。第２の変換部は、デジタル信号が与えられ、デジタル信号をアナログの第３の信号に変換して、第１の出力端子に出力する。増幅部、第１の変換部、及び第２の変換部は、第１の基板上に設けられる。

また、上記において、第４のスイッチを有することが好ましい。このとき、第１の出力端子と、非反転入力端子とは、第４のスイッチを介して電気的に接続される。また第２の変換部は、デジタル信号に基づいて、データ電位、第１の参照電位、及び第２の参照電位を含む第３の信号を出力する。また第１の出力端子に第１の参照電位が出力される期間、及び第２の参照電位が出力される期間において、第４のスイッチが導通状態となり、第１の出力端子にデータ電位が出力される期間において、第４のスイッチが非導通状態となることが好ましい。

また、上記いずれかにおいて、第２のスイッチと、第３のスイッチと、第１の配線と、第２の配線と、を有することが好ましい。このとき、第１の参照電位が与えられる第１の配線と、非反転入力端子とは、第２のスイッチを介して電気的に接続される。第２の参照電位が与えられる第２の配線と、非反転入力端子とは、第３のスイッチを介して電気的に接続される。

また、本発明の一態様は、上記いずれかの半導体装置と、第１の画素と、第２の画素と、第３の配線と、第４の配線と、を有する表示装置である。第１の画素は、光電変換素子と、第１の画素回路と、を有する。第１の画素回路は、受光電位を含む第１の信号と、リセット電位を含む第２の信号を、第３の配線に出力する。第３の配線は、入力端子と電気的に接続される。第２の画素は、表示素子と、第２の画素回路と、を有する。第４の配線は、第１の出力端子と、第２の画素回路と、に電気的に接続される。第２の画素回路は、第３の信号に基づいて、表示素子の階調を制御する。

また、上記において、第２の選択回路と、第３の選択回路と、第５の配線と、を有することが好ましい。このとき、第３の配線及び第４の配線は、第２の選択回路と電気的に接続される。入力端子と、第１の出力端子とは、第３の選択回路と電気的に接続される。第２の選択回路と第３の選択回路とは、第５の配線を介して電気的に接続される。第２の選択回路は、第３の配線と第４の配線のいずれかを選択して第５の配線と電気的に接続させる。第３の選択回路は、入力端子と第１の出力端子のいずれかを選択して第５の配線と電気的に接続させる。

また、上記いずれかにおいて、表示素子は、発光素子であることが好ましい。さらに、光電変換素子と、発光素子とは、同一面上に位置することが好ましい。また、光電変換素子は、画素電極と第１の電極との間に、電子注入層、電子輸送層、発光層、活性層、正孔注入層、及び正孔輸送層を有することが好ましい。さらに、発光素子は、第１の電極、電子注入層、電子輸送層、正孔注入層、及び正孔輸送層のうちの一以上を有することが好ましい。

また、上記いずれかにおいて、第１の基板とは異なる第２の基板を有することが好ましい。このとき、半導体装置は第１の基板に設けられ、第１の画素及び第２の画素は第２の基板に設けられることが好ましい。さらに、第１の基板は、単結晶基板であり、第２の基板は、ガラスまたは有機樹脂を含むことが好ましい。

本発明の一態様によれば、撮像装置の読出しの精度を高めることができる。本発明の一態様によれば、撮像輝度の高い場合でも明瞭な撮像を実現することができる。本発明の一態様によれば、低コストで実現可能な読出し回路を備える半導体装置または撮像装置を提供できる。

本発明の一態様によれば、撮像機能を備える表示装置を提供できる。本発明の一態様によれば、指紋などを明瞭に撮像可能な撮像装置、または表示装置を提供できる。本発明の一態様によれば、端子数もしくは配線数が削減された半導体装置、撮像装置、または表示装置を提供できる。本発明の一態様によれば、電子機器などの部品点数を削減することができる。本発明の一態様によれば、新規な構成を有する半導体装置、撮像装置、表示装置、または電子機器を提供できる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。

図１Ａは、撮像装置の構成例である。図１Ｂは、回路部の構成例である。 図２Ａ及び図２Ｂは、増幅部の動作を説明する図である。 図３は、回路部の構成例である。 図４Ａ及び図４Ｂは、増幅部の動作を説明する図である。 図５Ａは、撮像装置の構成例である。図５Ｂは、タイミングチャートである。 図６は、撮像装置の構成例である。 図７Ａは、表示装置の構成例である。図７Ｂ及び図７Ｃは、画素の構成例である。 図８Ａ及び図８Ｂは、回路部の構成例である。 図９Ａ及び図９Ｂは、回路部の構成例である。 図１０Ａ乃至図１０Ｃは、回路部の構成例である。 図１１Ａ及び図１１Ｂは、表示装置の構成例である。 図１２Ａ、図１２Ｂ、図１２Ｄ、図１２Ｆ乃至図１２Ｈは、表示装置の構成例である。図１２Ｃ及び図１２Ｅは、画像の例である。 図１３Ａ乃至図１３Ｄは、表示装置の構成例である。 図１４Ａ乃至図１４Ｃは、表示装置の構成例である。 図１５Ａ及び図１５Ｂは、表示装置の構成例である。 図１６Ａ乃至図１６Ｃは、表示装置の構成例である。 図１７は、表示装置の構成例である。 図１８は、表示装置の構成例である。 図１９Ａ及び図１９Ｂは、表示装置の構成例である。 図２０Ａ及び図２０Ｂは、表示装置の構成例である。 図２１は、表示装置の構成例である。 図２２Ａ及び図２２Ｂは、電子機器の構成例である。 図２３Ａ乃至図２３Ｄは、電子機器の構成例である。 図２４Ａ乃至図２４Ｆは、電子機器の構成例である。

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極及び配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。

なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とする素子（例えば、配線など）のことをいう。したがって、”Ａが接続されたノード”とは、Ａと電気的に接続され、且つＡと同電位と見なせる配線のことをいう。なお、配線の途中に電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が１個以上配置されていても、Ａと同電位と見なせればその配線は同じノードであるとする。

本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。

また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクタが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、撮像装置、及び表示装置の構成例について説明する。

［撮像装置の構成例１］
図１Ａに、撮像装置１０のブロック図を示す。撮像装置１０は、撮像部１１、回路部１２、及び駆動回路部１３等を有する。

撮像部１１は、マトリクス状に配置された複数の画素１５を有する。画素１５は、光電変換素子として機能する受光素子と、画素回路と、を有する。図１Ａでは、ｍ行ｎ列に配列した画素１５を有する例を示している。

画素１５は、配線ＴＸ、配線ＳＥ、配線ＲＳ、及び配線ＷＸと電気的に接続されている。配線ＴＸ、配線ＳＥ、及び配線ＲＳは、駆動回路部１３と電気的に接続されている。配線ＷＸは、回路部１２と電気的に接続されている。

画素１５は、配線ＷＸに第１の信号と、第２の信号をそれぞれ順に出力するように駆動される。第１の信号は、露光期間中に画素１５が有する受光素子で受光した光量に対応する受光電位（後述する電位Ｖ_Ｓ）を含む信号である。第２の信号は、画素１５が所定の電位でリセットされた状態で出力されるリセット電位（後述する電位Ｖ_Ｒ）を含む信号である。第１の信号は、受光信号とも呼ぶことができ、第２の信号は、リセット信号とも呼ぶことができる。

駆動回路部１３は、画素１５を駆動させるための信号を生成し、配線ＳＥ、配線ＴＸ、及び配線ＲＳを介して画素１５に出力する機能を有する。回路部１２は、画素１５から配線ＷＸを介して出力される信号を受信し、デジタルの画像データとして外部に出力する機能を有する。回路部１２は、読出し回路として機能する。

回路部１２は、複数の増幅部ＰＡと、複数の変換部ＡＤＣを有する。配線ＷＸは、増幅部ＰＡと電気的に接続される。増幅部ＰＡは、変換部ＡＤＣと電気的に接続される。図１Ａでは、回路部１２が、ｎ個の増幅部ＰＡと、ｎ個の変換部ＡＤＣを有する例を示している。なお、配線ＷＸと増幅部ＰＡとの間に、他の回路が設けられていてもよい。例えば、画素１５が有するトランジスタとソースフォロアを構成する回路、増幅回路、バッファ回路、マルチプレクサ回路、または相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路などの各種回路を設けてもよい。

増幅部ＰＡは、配線ＷＸを介して画素１５から出力される第１の信号と第２の信号の差分を増幅し、アナログ信号として変換部ＡＤＣに出力する機能を有する。増幅部ＰＡは、プリアンプと呼ぶこともできる。変換部ＡＤＣは、増幅部ＰＡから入力されるアナログ信号をデジタル信号に変換する機能を有する。

ここで、図１Ａに示すように、撮像部１１は、基板２１に設けられる。回路部１２は、基板２２に設けられる。駆動回路部１３は、基板２３に設けられる。基板２１、基板２２、及び基板２３としては、シリコン、化合物半導体などの単結晶基板、またはＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。また、撮像部１１が設けられる基板２１として、ガラス、石英、セラミック、サファイア、樹脂などの絶縁性基板を用いてもよい。また基板２１として、剛性を有する基板を用いてもよいし、可撓性を有する基板を用いてもよい。なお、撮像部１１と駆動回路部１３とを、同じ基板に設け、回路部１２を他の基板に設けてもよい。また、撮像部１１、回路部１２、及び駆動回路部１３を、同じ基板に設けてもよい。

［読出し回路の構成例１］
図１Ｂに、本発明の一態様の半導体装置である、回路部１２の構成例を示す。図１Ｂには、回路部１２として、ｊ番目（ｊは１以上ｎ以下の整数）の配線ＷＸ［ｊ］に対応する増幅部ＰＡ［ｊ］及び変換部ＡＤＣ［ｊ］を示している。また、図１Ｂには、回路部１２が有する入力端子ＩＮを示している。入力端子ＩＮには、配線ＷＸ［ｊ］が電気的に接続されている。

増幅部ＰＡ［ｊ］は、比較回路ＡＭＰ、容量Ｃ１、容量Ｃ２、及びスイッチＳＷ１等を有する。比較回路ＡＭＰは、反転入力端子、非反転入力端子、及び出力端子を有する。比較回路ＡＭＰとしては、例えばコンパレータ、またはオペアンプなどの差動増幅器（差動増幅回路ともいう）を用いることができる。

容量Ｃ１は、一方の電極が入力端子ＩＮと電気的に接続され、他方の電極がスイッチＳＷ１の一方の端子、容量Ｃ２の一方の電極、及び比較回路ＡＭＰの反転入力端子と電気的に接続されている。スイッチＳＷ１の他方の端子は、容量Ｃ２の他方の電極、及び比較回路ＡＭＰの出力端子と電気的に接続されている。比較回路ＡＭＰの出力端子は、変換部ＡＤＣ［ｊ］の入力端子と電気的に接続されている。比較回路ＡＭＰの非反転入力端子は、参照電位Ｖ_ＲＥＦが与えられる配線と電気的に接続されている。

図１Ｂにおいて、スイッチＳＷ１と容量Ｃ２は、それぞれ比較回路ＡＭＰの反転入力端子と出力端子に対して、並列に接続されているともいうことができる。

〔駆動方法例１〕
本発明の一態様の読出し回路は、増幅部と、変換部とを有する。増幅部は、順に入力される第１の信号と第２の信号の電位の差分を増幅して変換部に出力する。変換部は、増幅部の出力電位をデジタル値に変換する。増幅部は、第１の参照電位と第１の信号とに基づいてリセットされ、第１の参照電位とは異なる第２の参照電位と第２の信号とに基づいて電位の差分を増幅することができる。

図１Ｂに示す回路部１２の駆動方法の一例について、図２Ａ、図２Ｂを用いて説明する。なお、図２Ａ、図２Ｂでは、変換部ＡＤＣ［ｊ］を省略している。

増幅部ＰＡ［ｊ］の動作は、大きく分けて初期化と、増幅の２つの動作により行われる。図２Ａは、初期化にかかる動作（初期化動作ともいう）に対応し、図２Ｂは、増幅にかかる動作（増幅動作ともいう）に対応する。また以下では、初期化動作にかかる期間を初期化期間、増幅動作にかかる期間を増幅期間と呼ぶ。

まず、増幅部ＰＡ［ｊ］の初期化動作について、図２Ａを用いて説明する。初期化動作において、スイッチＳＷ１を導通状態とする。また、初期化期間において、配線ＷＸ［ｊ］から、第１の信号の電位である電位Ｖ_Ｓが与えられる。

初期化動作において、スイッチＳＷ１が導通状態であるため、比較回路ＡＭＰの出力端子と反転入力端子とが電気的にショートしている。そのため、比較回路ＡＭＰの出力電位は、参照電位Ｖ_ＲＥＦと同じ電位となる。このとき、容量Ｃ１の一対の電極間にかかる電圧Ｖ_Ｃ１は、参照電位Ｖ_ＲＥＦと電位Ｖ_Ｓの差となる。また、容量Ｃ２の一対の電極間には電位差は生じないため、容量Ｃ２にかかる電圧Ｖ_Ｃ２は０Ｖとなる。その結果、初期化期間における増幅部ＰＡ［ｊ］の出力電位Ｖ_ＯＵＴは、参照電位Ｖ_ＲＥＦと一致する。

すなわち、初期化期間における、電圧Ｖ_Ｃ１、電圧Ｖ_Ｃ２、及び出力電位Ｖ_ＯＵＴは、以下のようになる。

続いて、増幅部ＰＡ［ｊ］の増幅動作について図２Ｂを用いて説明する。増幅動作において、まずスイッチＳＷ１を非導通状態とする。そして、配線ＷＸ［ｊ］の電位は、第１の信号の電位Ｖ_Ｓから、第２の信号の電位である電位Ｖ_Ｒに変化する。これに伴って、比較回路ＡＭＰの反転入力端子の電位が変化するため、比較回路ＡＭＰの反転入力端子と非反転入力端子の電位差が０Ｖになるまで、比較回路ＡＭＰの出力電位が変化する。増幅部ＰＡ［ｊ］が平衡状態に達した時点での、比較回路ＡＭＰの出力端子の電位は、電位Ｖ_Ｓと電位Ｖ_Ｒとの電位差と、増幅率Ｇと、参照電位Ｖ_ＲＥＦにより決定される。ここで、増幅部ＰＡ［ｊ］の増幅率Ｇは、容量Ｃ１と容量Ｃ２の容量比により決定される。

すなわち、増幅期間における、出力電位Ｖ_ＯＵＴと、増幅率Ｇは、以下のようになる。なお下記において、容量Ｃ１の容量値をＣ１、容量Ｃ２の容量値をＣ２と表記する。

以上のように、増幅部ＰＡ［ｊ］は、入力される２つの信号の差分を増幅し、変換部ＡＤＣ［ｊ］に出力することができる。これにより、増幅部ＰＡ［ｊ］は、画素１５が有する画素回路、または当該画素回路と増幅部ＰＡ［ｊ］の間に設けられる回路等のばらつきの影響が排除された出力電位Ｖ_ＯＵＴを出力することができる。

ここで、増幅部ＰＡ［ｊ］が有する比較回路ＡＭＰには、反転入力端子と非反転入力端子の間に、オフセット電圧が生じる場合がある。当該オフセット電圧により、平衡状態における反転入力端子と非反転入力端子は、等電位にならないことがある。しかしながら、増幅部ＰＡ［ｊ］から出力される２種類の出力電位Ｖ_ＯＵＴの差分をとることで、当該オフセット電圧の影響を排除することができる。

［読出し回路の構成例２］
上記図１Ｂ等で例示した増幅部ＰＡは、２つの入力信号の差分を増幅して出力することができる。しかしながら、２つの入力信号の電位差が大きすぎる場合に、出力電位が飽和してしまう現象が生じることがある。このように、増幅回路の出力電位が飽和してしまう現象を、クリッピングとも呼ぶことができる。クリッピングは、例えば増幅部ＰＡが有する比較回路が、電源電圧を超える電圧（電位）を出力できないことから生じうる。

そこで、以下で例示する本発明の一態様は、初期化期間と、増幅期間とで、比較回路に入力する参照電位を切り替える機能を備える構成とする。このとき、増幅期間における参照電位は、初期化期間における参照電位よりも低い電位とする。これにより、入力される２つの信号の電位差が大きい場合であっても、好適にクリッピングを抑制することができる。

図３に、以下で例示する回路部１２の構成例を示す。図３に示す回路部１２は、比較回路ＡＭＰの非反転入力端子に接続する配線の構成が異なる点で、上記図１Ｂに示す構成と主に相違している。

増幅部ＰＡ［ｊ］は、スイッチＳＷ２と、スイッチＳＷ３とを有する。

スイッチＳＷ２は、一方の端子が、参照電位Ｖ_ＲＥＦＳが与えられる配線と電気的に接続され、他方の端子が、比較回路ＡＭＰの非反転入力端子と電気的に接続される。スイッチＳＷ３は、一方の端子が、参照電位Ｖ_ＲＥＦＲが与えられる配線と電気的に接続され、他方の端子が、比較回路ＡＭＰの非反転入力端子と電気的に接続される。言い換えると、比較回路ＡＭＰの非反転入力端子は、スイッチＳＷ２を介して参照電位Ｖ_ＲＥＦＳが与えられる配線と電気的に接続され、さらにスイッチＳＷ３を介して参照電位Ｖ_ＲＥＦＲが与えられる配線と電気的に接続されている。

参照電位Ｖ_ＲＥＦＳと、参照電位Ｖ_ＲＥＦＲとは、異なる電位である。参照電位Ｖ_ＲＥＦＳは、参照電位Ｖ_ＲＥＦＲよりも高い電位とすることが好ましい。なお、駆動方法によっては、参照電位Ｖ_ＲＥＦＲを、参照電位Ｖ_ＲＥＦＳよりも高い電位としてもよい。ここで、図３に示すように、参照電位Ｖ_ＲＥＦＳと参照電位Ｖ_ＲＥＦＲの電位差を、ΔＶ_ＲＥＦとする。

〔駆動方法例２〕
以下では、図３で例示した増幅部ＰＡ［ｊ］の動作について、図４Ａ及び図４Ｂを用いて説明する。なお、上記と重複する部分については詳細な説明を省略するか、説明を簡単にする場合がある。

まず、初期化期間における増幅部ＰＡ［ｊ］の動作について、図４Ａを用いて説明する。初期化期間において、スイッチＳＷ１及びスイッチＳＷ２を導通状態とし、スイッチＳＷ３を非導通状態とする。比較回路ＡＭＰの非反転入力端子には、スイッチＳＷ２を介して参照電位Ｖ_ＲＥＦＳが与えられた状態となる。また、配線ＷＸ［ｊ］から第１の信号の電位である電位Ｖ_Ｓが与えられる。

上記と同様に、初期化期間における出力電位Ｖ_ＯＵＴは、参照電位Ｖ_ＲＥＦＳと一致する。すなわち、初期化期間における、電圧Ｖ_Ｃ１、電圧Ｖ_Ｃ２、及び出力電位Ｖ_ＯＵＴは、以下のようになる。

続いて、増幅動作について図４Ｂを用いて説明する。増幅期間において、スイッチＳＷ１を非導通状態とする。またスイッチＳＷ２を非導通状態、スイッチＳＷ３を導通状態とする。これにより、比較回路ＡＭＰの非反転入力端子には、スイッチＳＷ３を介して参照電位Ｖ_ＲＥＦＲが与えられた状態となる。また、配線ＷＸ［ｊ］の電位は、第１の信号の電位Ｖ_Ｓから、第２の信号の電位Ｖ_Ｒに変化する。

増幅期間において、増幅部ＰＡ［ｊ］が平衡状態に達した時点での出力電位Ｖ_ＯＵＴは、以下のようになる。

このように、増幅部ＰＡ［ｊ］は、２つの参照電位の差である電位差ΔＶ_ＲＥＦと、２つの入力信号の電位差ΔＶ_Ｓの差分を増幅して出力することができる。これにより、クリッピングの発生を好適に抑制することができる。

例えば、図１Ｂの増幅部ＰＡ［ｊ］において、電位Ｖ_Ｓを６．０Ｖ、電位Ｖ_Ｒを４．０Ｖ、増幅率Ｇを１０倍、参照電位Ｖ_ＲＥＦを４．５Ｖ、比較回路ＡＭＰの電源電圧を９．０Ｖとした場合を考える。このとき、出力電位Ｖ_ＯＵＴは２４．５Ｖとなり、電源電圧の上限を超えるため、クリッピングが生じてしまう。

一方、図３の増幅部ＰＡ［ｊ］において、電位Ｖ_Ｓを６．０Ｖ、電位Ｖ_Ｒを４．１Ｖ、増幅率Ｇを１０倍、参照電位Ｖ_ＲＥＦＳを６．５Ｖ、参照電位Ｖ_ＲＥＦＲを４．５Ｖ、比較回路ＡＭＰの電源電圧を９．０Ｖとした場合を考える。このとき、電位差ΔＶ_Ｓは１．９Ｖ、電位差ΔＶ_ＲＥＦは２．０Ｖとなる。そのため、出力電位Ｖ_ＯＵＴは５．５Ｖとなり、電源電圧の範囲内であるため、クリッピングの発生を抑制することができる。

しかしながら、図３に示す構成を用いたとしても、参照電位Ｖ_ＲＥＦＳと参照電位Ｖ_ＲＥＦＲの電位差ΔＶ_ＲＥＦと、２つの信号の電位差ΔＶ_Ｓが大きすぎる場合には、クリッピングが生じてしまう恐れがある。そのため、電位差ΔＶ_ＲＥＦの値を、画素回路が出力しうる信号幅に応じてあらかじめ決定することが好ましい。または、撮像装置の駆動モード、撮像装置を使用する環境の照度などに応じて、電位差ΔＶ_ＲＥＦの値を変更してもよい。

また、撮像装置の駆動モードや、撮像装置を使用する環境の照度などによっては、２つの信号の電位差ΔＶ_Ｓが十分に小さい場合がある。このときは、参照電位を切り替えずに、参照電位Ｖ_ＲＥＦＳまたは参照電位Ｖ_ＲＥＦＲのいずれか一方を用いて読出し動作を実行してもよい。具体的には、初期化期間と増幅期間の両方の期間で、スイッチＳＷ２またはスイッチＳＷ３のいずれか一方を導通状態とし、他方を非導通状態とした状態で読出し動作を実行すればよい。このとき、撮像装置の駆動モードまたは撮像装置を使用する環境などに応じて参照電位を切り替える駆動方法と、参照電位を固定させる駆動方法とを、切り替えることができる。これにより、図３で例示した回路構成を異ならせることなく、２種類の読出し動作を実行できるため、より精度の高い撮像を実行することが可能となる。

［撮像装置の構成例２］
以下では、撮像装置のより具体的な構成例について説明する。

図５Ａに、撮像装置の回路図を示す。図５Ａには、基板２１に設けられる要素として、ｉ行ｊ列目の画素１５［ｉ，ｊ］の回路図と、配線ＷＸ［ｊ］に接続される電流源Ｉ_Ｃ［ｊ］及びＣＤＳ回路ＣＤＳ［ｊ］と、を示している。なお、ここでは配線ＷＸ［ｊ］に接続される一つの画素１５［ｉ，ｊ］のみ示しているが、実際には一つの配線ＷＸ［ｊ］に、ｍ個の画素１５が接続される。

また、図５Ａには、基板２２に設けられる要素として、増幅部ＰＡ［ｊ］と、変換部ＡＤＣ［ｊ］を示している。増幅部ＰＡ［ｊ］、変換部ＡＤＣ［ｊ］の構成は、上記記載を援用できる。

画素１５［ｉ，ｊ］は、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、トランジスタＭ４、容量Ｃ、及び受光素子ＰＤ等を有する。また、画素１５［ｉ，ｊ］には、配線ＴＸ［ｉ］、配線ＳＥ［ｉ］、配線ＲＳ［ｉ］、及び配線ＷＸ［ｊ］が接続される。

トランジスタＭ１は、ゲートが配線ＴＸ［ｉ］と、ソース及びドレインの一方が受光素子ＰＤのアノードと、他方がトランジスタＭ２のソース及びドレインの一方、容量Ｃの第１の電極、及びトランジスタＭ３のゲートと、それぞれ電気的に接続されている。トランジスタＭ２は、ゲートが配線ＲＳ［ｉ］と、ソース及びドレインの他方が電位Ｖ１が与えられる配線と、それぞれ電気的に接続されている。トランジスタＭ３は、ソース及びドレインの一方が電位Ｖ３が与えられる配線と、他方がトランジスタＭ４のソース及びドレインの一方と、それぞれ電気的に接続されている。トランジスタＭ４は、ゲートが配線ＳＥ［ｉ］と、ソース及びドレインの他方が配線ＷＸ［ｊ］と、それぞれ電気的に接続されている。容量Ｃは、第２の電極が電位Ｖ２が与えられる配線と電気的に接続されている。受光素子ＰＤは、カソードがカソード電位が与えられる配線ＣＬと電気的に接続されている。

トランジスタＭ１、トランジスタＭ２、及びトランジスタＭ４は、スイッチとして機能する。トランジスタＭ３は、増幅素子（アンプ）として機能する。

トランジスタＭ１乃至トランジスタＭ４の全てに、チャネルが形成される半導体にシリコン（単結晶シリコン、多結晶シリコン、低温多結晶シリコン（ＬＴＰＳ）を含む）を用いたトランジスタ（以下、Ｓｉトランジスタと表記する）を適用することが好ましい。または、トランジスタＭ１乃至トランジスタＭ４の全てに、チャネルが形成される半導体に酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタと表記する）を適用することが好ましい。

また、ＳｉトランジスタとＯＳトランジスタの両方を用いてもよい。例えば、トランジスタＭ１及びトランジスタＭ２に、ＯＳトランジスタを適用し、トランジスタＭ３に、Ｓｉトランジスタを適用することが好ましい。このとき、トランジスタＭ４は、ＯＳトランジスタ及びＳｉトランジスタのどちらを適用してもよい。

トランジスタＭ１及びトランジスタＭ２にＯＳトランジスタを適用することで、受光素子ＰＤに発生する電荷に基づき、トランジスタＭ３のゲートに保持される電位が、トランジスタＭ１またはトランジスタＭ２を介してリークされるのを防ぐことができる。

ＯＳトランジスタとしては、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタを用いることができる。半導体層は、例えば、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、及びマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、アルミニウム、ガリウム、イットリウム、及びスズから選ばれた一種または複数種であることが好ましい。特に、ＯＳトランジスタの半導体層として、インジウム、ガリウム、及び亜鉛を含む酸化物（ＩＧＺＯとも記す）を用いることが好ましい。または、インジウム、スズ、及び亜鉛を含む酸化物を用いることが好ましい。または、インジウム、ガリウム、スズ、及び亜鉛を含む酸化物を用いることが好ましい。

シリコンよりもバンドギャップが広く、かつキャリア密度の小さい酸化物半導体を用いたトランジスタは、極めて小さいオフ電流を実現することができる。そのため、その小さいオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。そのため、特に容量Ｃに直列に接続されるトランジスタＭ１及びトランジスタＭ２には、それぞれ、酸化物半導体が適用されたトランジスタを用いることが好ましい。トランジスタＭ１及びトランジスタＭ２として酸化物半導体を有するトランジスタを適用することで、容量Ｃに保持される電荷が、トランジスタＭ１またはトランジスタＭ２を介してリークされることを防ぐことができる。また、容量Ｃに保持される電荷を長時間に亘って保持できるため、露光から読出しまでの期間を延長できる。

例えば、グローバルシャッタ方式を用いた撮像を行う場合、画素によって電荷の転送動作が終了してから読出し動作が開始されるまでの期間（電荷保持期間）が異なる。例えば全ての画素で階調値が等しくなる画像を撮像すると、理想的には全ての画素において同じ高さの電位を有する出力信号が得られる。しかし、電荷保持期間の長さが行毎に異なる場合、各行の画素のノードに蓄積されている電荷が時間の経過と共にリークしてしまうと、画素の出力信号の電位が行毎に異なってしまい、行毎にその階調数が変化した画像データが得られてしまう。そこで、トランジスタＭ１及びトランジスタＭ２としてＯＳトランジスタを適用することで、ノードの電位変化を極めて小さくすることができる。すなわち、グローバルシャッタ方式を用いて撮像を行っても、電荷保持期間が異なることに起因する画像データの階調の変化を小さく抑え、撮像された画像の品質を向上させることができる。

一方で、トランジスタＭ３には、Ｓｉトランジスタを適用することが好ましい。Ｓｉトランジスタは、ＯＳトランジスタよりも、高い電界効果移動度を実現することができ、駆動能力及び電流能力に優れる。そのため、トランジスタＭ３は、トランジスタＭ１及びトランジスタＭ２と比較して、より高速な動作が可能となる。トランジスタＭ３にＳｉトランジスタを用いることで、受光素子ＰＤの受光量に基づく微小の電位に応じた出力を、トランジスタＭ４に対して素早く行うことができる。

つまり、画素１５［ｉ，ｊ］において、トランジスタＭ１及びトランジスタＭ２はリーク電流が少なく、かつ、トランジスタＭ３は駆動能力が高いことで、受光素子ＰＤで受光し、トランジスタＭ１を介して転送された電荷がリークすることなく保持でき、かつ、高速で読出しを行うことができる。

トランジスタＭ４は、トランジスタＭ３からの出力を配線ＷＸ［ｊ］に流すスイッチとして機能するため、トランジスタＭ１乃至トランジスタＭ３のように、小さいオフ電流及び高速動作等は必ずしも求められない。そのため、トランジスタＭ４には、Ｓｉトランジスタを適用してもよいし、ＯＳトランジスタを適用してもよい。

なお、図５Ａにおいて、トランジスタをｎチャネル型のトランジスタとして表記しているが、ｐチャネル型のトランジスタを用いることもできる。

画素１５［ｉ，ｊ］が有する各トランジスタ、ＣＤＳ回路ＣＤＳ［ｊ］が有するトランジスタ、電流源Ｉ_Ｃ［ｊ］が有するトランジスタ等は、基板２１上に同一工程を経て作製されることが好ましい。

画素１５［ｉ，ｊ］に接続される配線ＷＸ［ｊ］には、直列に電流源Ｉ_Ｃ［ｊ］が接続されている。電流源Ｉ_Ｃ［ｊ］と、画素１５［ｉ，ｊ］が有するトランジスタＭ３とにより、ソースフォロア回路が構成されている。

電流源Ｉ_Ｃ［ｊ］の構成は特に限られず、例えばゲートに定電位が与えられるトランジスタ、またはカレントミラー回路などを用いることができる。

また、配線ＷＸ［ｊ］には、ＣＤＳ回路ＣＤＳ［ｊ］が接続されている。ＣＤＳ回路ＣＤＳ［ｊ］は、相関二重サンプリングを実行することのできる回路である。

ＣＤＳ回路ＣＤＳ［ｊ］の出力端子は、増幅部ＰＡ［ｊ］の入力端子に接続されている。ＣＤＳ回路ＣＤＳ［ｊ］でサンプリングされた信号は、増幅部ＰＡ［ｊ］に出力される。

回路部１２において、変換部ＡＤＣ［ｊ］から出力信号として、信号Ｓ_ＯＵＴ［ｊ］が出力される。信号Ｓ_ＯＵＴ［ｊ］は、変換部ＡＤＣ［ｊ］によりアナログ信号から変換されたデジタル信号である。信号Ｓ_ＯＵＴ［ｊ］は、撮像装置の外部に設けられる演算回路などに出力され、処理される。

〔画素の駆動方法例〕
ここで、画素１５［ｉ，ｊ］の駆動方法について、説明する。図５Ｂは、画素１５［ｉ，ｊ］の駆動方法にかかるタイミングチャートである。図５Ｂでは、配線ＴＸ［ｉ］、配線ＳＥ［ｉ］、配線ＲＳ［ｉ］、及び配線ＷＸ［ｊ］についてそれぞれの電位の推移を示している。

画素１５［ｉ，ｊ］の駆動は、大きく撮像期間Ｔ１と、読出し期間Ｔ２とに分けられる。撮像期間Ｔ１において、撮像部１１の全画素で撮像し、その後の読出し期間Ｔ２で行ごとに順次読み出すことで、グローバルシャッタ駆動を実現できる。一方、一行ごとに撮像期間Ｔ１と読出し期間Ｔ２を設けることで、ローリングシャッタ駆動を実現できる。

撮像期間Ｔ１は、期間Ｔ１１、期間Ｔ１２、及び期間Ｔ１３に分けられる。期間Ｔ１１は、画素のリセット期間に相当し、期間Ｔ１２は露光期間に相当し、期間Ｔ１３は転送期間に相当する。

期間Ｔ１１において、配線ＴＸ［ｉ］と配線ＲＳ［ｉ］がハイレベル電位となる。これにより、トランジスタＭ１とトランジスタＭ２が導通状態となり、受光素子ＰＤのアノードの電位が、電位Ｖ１にリセットされる。

続いて、期間Ｔ１２において、配線ＴＸ［ｉ］と配線ＲＳ［ｉ］がローレベル電位となる。これにより、トランジスタＭ１が非導通状態となる。期間Ｔ１２において、受光素子ＰＤに入射される光によって光電変換が起こり、受光素子ＰＤのアノードに電荷が蓄積される。

続いて、期間Ｔ１３において、配線ＴＸ［ｉ］がハイレベル電位となる。これにより、トランジスタＭ１が導通状態となり、受光素子ＰＤに蓄積された電荷が、容量Ｃに転送される。

その後、配線ＴＸ［ｉ］にローレベル電位が与えられ、トランジスタＭ１が非導通状態となることで、容量Ｃの電荷が保持される。

読出し期間Ｔ２は、期間Ｔ２１と期間Ｔ２２に分けられる。期間Ｔ２１では、受光電位を含む信号を出力し、期間Ｔ２２では、リセット電位を含む信号を出力する。

グローバルシャッタ駆動では、上記撮像期間Ｔ１ののち、行ごとに読出し動作が行われる。図５Ｂでは、ｉ行目の読出し期間Ｔ２［ｉ］を示している。

期間Ｔ２１において、配線ＳＥ［ｉ］にハイレベル電位が与えられる。これによりトランジスタＭ４が導通状態となる。このとき、トランジスタＭ３と電流源Ｉ_Ｃ［ｊ］とでソースフォロア回路が構成され、配線ＷＸ［ｊ］を介してＣＤＳ回路ＣＤＳ［ｊ］にデータ信号Ｄ_Ｓが出力される。このとき、配線ＷＸ［ｊ］に出力されるデータ信号Ｄ_Ｓの電位は、トランジスタＭ３のゲート電位に応じて決定される。データ信号Ｄ_Ｓは、上記第１の信号（受光信号）に相当する。

続いて、期間Ｔ２２において、配線ＳＥ［ｉ］と配線ＲＳ［ｉ］にハイレベル電位が与えられる。これにより、トランジスタＭ２とトランジスタＭ４が導通状態となる。これにより、トランジスタＭ３のゲートに電位Ｖ１が与えられた状態となる。すなわち、画素１５［ｉ，ｊ］がリセットされた状態となる。期間Ｔ２２では、この状態におけるデータ信号Ｄ_Ｒが配線ＷＸ［ｊ］に出力される。データ信号Ｄ_Ｒは、上記第２の信号（リセット信号）に相当する。

このように駆動することで、読出し期間Ｔ２において、画素１５［ｉ，ｊ］から配線ＷＸ［ｊ］に、第１の信号と第２の信号とを順に出力することができる。

以上が、画素回路の駆動方法についての説明である。

［撮像装置の構成例３］
図６には、上記図５Ａとは一部の構成が異なる撮像装置の構成例を示している。図６に示す撮像装置は、複数のＣＤＳ回路と、増幅部ＰＡとの間に、マルチプレクサ回路ＭＵＸを有している。

ここでは、ｉ列目のｎ個の画素１５のうち、ｊ番目の画素１５［ｉ，ｊ］からｋ番目の画素１５［ｉ，ｋ］までの出力が、一つのマルチプレクサ回路ＭＵＸを介して増幅部ＰＡに出力される構成を示している。

また、図６に示すように、各画素１５とマルチプレクサ回路ＭＵＸとの間に、ＣＤＳ回路ＣＤＳを設けてもよい。

このような構成とすることで、基板２１と基板２２との間の接続端子の数を削減することができる。特に基板２２をチップ化し、基板２２を有するＩＣチップを基板２１、または他の回路基板などにバンプなどを用いて接合することにより実装する場合には、基板２２の端子数を減らすことは、チップサイズの縮小に大きく寄与するため、好ましい。

［表示装置の構成例］
以下では、画像を表示する機能と、画像を撮像する機能とを兼ね備えた表示装置について説明する。

本発明の一態様の表示装置は、表示部に、受光素子（受光デバイスともいう）と発光素子（発光デバイスともいう）とを有する。表示部には、発光素子がマトリクス状に配置され、当該発光素子を用いて、表示部に画像を表示することができる。また、表示部には、受光素子がマトリクス状に配置され、表示部は、受光部としての機能を有する。表示部に設けられる複数の受光素子により画像を撮像することができるため、表示装置は、イメージセンサ、またはタッチパネルなどとして機能することができる。すなわち、表示部で画像を撮像すること、及び、対象物（指やペンなど）の近接、または接触を検出することができる。さらに、表示部に設けられる発光素子は、受光の際の光源として利用することができるため、表示装置とは別に光源を設ける必要がなく、電子機器の部品点数を増やすことなく、機能性の高い表示装置を実現できる。

本発明の一態様は、表示部が有する発光素子の発光を、対象物が反射した際に、受光素子がその反射光を検出できるため、暗い環境でも撮像及びタッチ（非接触を含む）の検出を行うことができる。

また、本発明の一態様の表示装置は、表示部に指、掌などを接触させた際に、指紋または掌紋を撮像することができる。そのため、本発明の一態様の表示装置を備える電子機器は、撮像した指紋を用いて、個人認証を実行することができる。これにより、指紋認証またはや掌紋認証のための撮像装置を別途設ける必要がなく、電子機器の部品点数を削減することができる。また、表示部にはマトリクス状に受光素子が配置されるため、表示部内のどの場所であっても指紋、掌紋などの撮像を行うことができ、利便性に優れた電子機器を実現できる。

ここで、表示部には、受光素子と一以上のトランジスタを備える第１の画素回路と、発光素子と一以上のトランジスタを備える第２の画素回路とが、それぞれマトリクス状に配置される構成とすることができる。

以下では、より具体的な構成例について、図面を参照して説明する。

図７Ａに、表示装置５０のブロック図を示す。表示装置５０は、表示部５１、回路部５２、駆動回路部５３等を有する。

図７Ａでは、表示部５１及び駆動回路部５３が基板２１に設けられ、回路部５２が基板２２に設けられる例を示している。基板２２はチップ化され、ＩＣチップの形態であることが好ましい。このとき、基板２２を有するＩＣチップは、基板２１または基板２１に接続されるＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、またはバンプ等により接合されることが好ましい。なお、表示部５１と駆動回路部５３とは、別々の基板に設けられてもよい。または、一つの基板に、表示部５１、回路部５２、及び駆動回路部５３が設けられてもよい。

表示部５１は、マトリクス状に配置された複数の画素７０を有する。画素７０は、副画素６１Ｒ、副画素６１Ｇ、副画素６１Ｂ、及び撮像画素６２を有する。副画素６１Ｒ、副画素６１Ｇ、及び副画素６１Ｂは、それぞれ表示素子として機能する発光素子を有する。撮像画素６２は、光電変換素子として機能する受光素子を有する。

画素７０は、配線ＧＬ、配線ＳＬＲ、配線ＳＬＧ、配線ＳＬＢ、配線ＴＸ、配線ＳＥ、配線ＲＳ、及び配線ＷＸ等と電気的に接続されている。配線ＳＬＲ、配線ＳＬＧ、配線ＳＬＢ、及び配線ＷＸは、回路部５２と電気的に接続されている。配線ＧＬ、配線ＴＸ、配線ＳＥ、及び配線ＲＳは、駆動回路部５３と電気的に接続されている。回路部５２は、ソース線駆動回路（ソースドライバともいう）としての機能と、読出し回路としての機能を有する。駆動回路部５３は、ゲート線駆動回路（ゲートドライバともいう）としての機能と、撮像画素６２の駆動回路としての機能を有する。

画素７０は、副画素６１Ｒ、副画素６１Ｇ、及び副画素６１Ｂを有する。例えば、副画素６１Ｒは赤色を呈する副画素であり、副画素６１Ｇは緑色を呈する副画素であり、副画素６１Ｂは青色を呈する副画素である。これにより、表示装置５０はフルカラーの表示を行うことができる。なお、ここでは画素７０が３色の副画素を有する例を示したが、４色以上の副画素を有していてもよい。

副画素６１Ｒ、副画素６１Ｇ、及び副画素６１Ｂは、それぞれ発光素子と、画素回路を有する。画素回路は、回路部５２から供給され、配線ＳＬＲ、配線ＳＬＧ、または配線ＳＬＢを介して入力される信号（電位）に基づいて、発光素子の階調を制御する機能を有する。

副画素６１Ｒは、赤色の光を呈する発光素子を有する。副画素６１Ｇは、緑色の光を呈する発光素子を有する。副画素６１Ｂは、青色の光を呈する発光素子を有する。なお、画素７０は、他の光を呈する発光素子を有する副画素を有していてもよい。例えば画素７０は、上記３つの副画素に加えて、白色の光を呈する発光素子を有する副画素、または黄色の光を呈する発光素子を有する副画素などを有していてもよい。

配線ＧＬは、行方向（配線ＧＬの延伸方向）に配列する副画素６１Ｒ、副画素６１Ｇ、及び副画素６１Ｂと電気的に接続されている。配線ＳＬＲは、列方向（配線ＳＬＲ等の延伸方向）に配列する複数の副画素６１Ｒ（図示しない）と電気的に接続されている。同様に、配線ＳＬＧ、及び配線ＳＬＢは、それぞれ列方向に配列する複数の副画素６１Ｇ、または副画素６１Ｂ（図示しない）と電気的に接続されている。

画素７０が有する撮像画素６２は、配線ＴＸ、配線ＳＥ、配線ＲＳ、及び配線ＷＸが電気的に接続されている。

駆動回路部５３は、撮像画素６２を駆動させるための信号を生成し、配線ＳＥ、配線ＴＸ、及び配線ＲＳを介して撮像画素６２に出力する機能を有する。回路部５２は、撮像画素６２から配線ＷＸを介して出力される信号を受信し、画像データとして外部に出力する機能を有する。回路部５２は、読出し回路として機能する。

〔画素回路の構成例１〕
図７Ｂに、上記副画素６１Ｒ、副画素６１Ｇ、及び副画素６１Ｂに適用することのできる画素６１の回路図の一例を示す。画素６１は、トランジスタＭ５、トランジスタＭ６、トランジスタＭ７、容量Ｃ１１、及び発光素子ＥＬを有する。また、画素６１には、配線ＧＬ及び配線ＳＬが電気的に接続される。配線ＳＬは、図７Ａで示した配線ＳＬＲ、配線ＳＬＧ、及び配線ＳＬＢのうちのいずれかに対応する。

トランジスタＭ５は、ゲートが配線ＧＬと電気的に接続され、ソース及びドレインの一方が配線ＳＬと電気的に接続され、他方が容量Ｃ１１の一方の電極、及びトランジスタＭ６のゲートと電気的に接続される。トランジスタＭ６は、ソース及びドレインの一方が配線ＡＬと電気的に接続され、ソース及びドレインの他方が発光素子ＥＬの一方の電極、容量Ｃ１１の他方の電極、及びトランジスタＭ７のソース及びドレインの一方と電気的に接続される。トランジスタＭ７は、ゲートが配線ＧＬと電気的に接続され、ソース及びドレインの他方が配線ＲＬと電気的に接続される。発光素子ＥＬは、他方の電極が配線ＣＬと電気的に接続される。

トランジスタＭ５及びトランジスタＭ７は、スイッチとして機能する。トランジスタＭ６は、発光素子ＥＬに流れる電流を制御するためのトランジスタとして機能する。

ここで、トランジスタＭ５乃至トランジスタＭ７の全てに、Ｓｉトランジスタを適用することが好ましい。特に、Ｓｉトランジスタとして、チャネルが形成される半導体にＬＴＰＳが適用されたトランジスタ（ＬＴＰＳトランジスタ）を用いることが好ましい。または、トランジスタＭ５乃至トランジスタＭ７の全てに、ＯＳトランジスタを適用することが好ましい。または、トランジスタＭ５とトランジスタＭ７にＯＳトランジスタを適用し、トランジスタＭ６にＬＴＰＳトランジスタを適用することが好ましい。

ＯＳトランジスタは、極めて小さいオフ電流を実現することができる。そのため、特に容量Ｃ１１に直列に接続されるトランジスタＭ５及びトランジスタＭ７には、それぞれ、酸化物半導体が適用されたトランジスタを用いることが好ましい。これにより、容量Ｃ１に保持される電荷が、トランジスタＭ５またはトランジスタＭ７を介してリークされることを防ぐことができる。また、容量Ｃ１１に保持される電荷を長時間に亘って保持できるため、画素６１のデータを書き換えることなく、静止画を長期間に亘って表示することが可能となる。

配線ＳＬには、データ電位が与えられる。配線ＧＬには、選択信号が与えられる。当該選択信号には、トランジスタを導通状態とする電位と、非導通状態とする電位が含まれる。

配線ＲＬには、リセット電位が与えられる。配線ＡＬには、アノード電位が与えられる。配線ＣＬには、カソード電位が与えられる。画素６１において、アノード電位はカソード電位よりも高い電位とする。また、配線ＲＬに与えられるリセット電位は、リセット電位とカソード電位との電位差が、発光素子ＥＬのしきい値電圧よりも小さくなるような電位とすることができる。リセット電位は、カソード電位よりも高い電位、カソード電位と同じ電位、または、カソード電位よりも低い電位とすることができる。

図７Ｃに、撮像画素６２の回路図の一例を示す。撮像画素６２は、図５Ａで例示した画素１５［ｉ，ｊ］と同様の構成を有する。図７Ｃに示す構成は、容量Ｃに置き換えて容量Ｃ１２を有する以外は、図５Ａと同様であるため、詳細な説明は上記記載を援用できる。

なお、画素６１及び撮像画素６２が有するトランジスタとして、半導体層を介して重なる一対のゲートを有するトランジスタを適用することもできる。

一対のゲートを有するトランジスタにおいて、一対のゲートが互いに電気的に接続され、同じ電位が与えられる構成とすることで、トランジスタのオン電流が高まること、及び飽和特性が向上するといった利点がある。また、一対のゲートの一方に、トランジスタのしきい値電圧を制御する電位を与えてもよい。また、一対のゲートの一方に、定電位を与えることで、トランジスタの電気特性の安定性を向上させることができる。例えば、トランジスタの一方のゲートを、定電位が与えられる配線と電気的に接続する構成としてもよいし、自身のソースまたはドレインと電気的に接続する構成としてもよい。

［回路部の構成例］
続いて、上記回路部５２に用いることのできる構成の一例について説明する。

〔構成例１〕
図８Ａに、回路部５２の回路図を示す。図８Ａでは、ｊ番目の配線ＷＸ［ｊ］及び配線ＳＬ［ｊ］に対応する一部の構成要素を示している。配線ＳＬ［ｊ］は、ｊ番目の配線ＳＬＲ［ｊ］、配線ＳＬＧ［ｊ］、及び配線ＳＬＢ［ｊ］（図示せず）のいずれかに対応する。また、図８Ａには、配線ＷＸ［ｊ］が接続される入力端子ＩＮと、配線ＳＬ［ｊ］が接続される出力端子ＯＵＴを示している。

回路部５２は、増幅部ＰＡ［ｊ］、変換部ＡＤＣ［ｊ］、増幅部ＶＡ［ｊ］、及び変換部ＤＡＣ［ｊ］を有する。

増幅部ＰＡ［ｊ］及び変換部ＡＤＣ［ｊ］は、上記図１Ｂと同様の構成を有する。増幅部ＰＡ［ｊ］は、比較回路ＡＭＰ１、容量Ｃ１、容量Ｃ２、及びスイッチＳＷ１を有する。変換部ＡＤＣ［ｊ］は、増幅部ＰＡ［ｊ］から入力されるアナログ電位をデジタル電位に変換し、デジタルの信号Ｓ_ＯＵＴ［ｊ］として、外部に出力する。

変換部ＤＡＣ［ｊ］は、デジタルの信号Ｓ［ｊ］が入力され、アナログ電位である電位Ｖ_ＤＡＴＡに変換し、増幅部ＶＡ［ｊ］に出力する機能を有する。変換部ＤＡＣ［ｊ］はデジタル－アナログ変換回路として機能する。信号Ｓ［ｊ］は、ビデオ信号とも呼ぶことができる。

増幅部ＶＡ［ｊ］は、入力される電位Ｖ_ＤＡＴＡを配線ＳＬ［ｊ］に出力する。増幅部ＶＡ［ｊ］は、ビデオアンプとして機能する。

図８Ａでは、増幅部ＶＡ［ｊ］が比較回路ＡＭＰ２を有する例を示している。比較回路ＡＭＰ２は、出力端子と反転入力端子とが電気的に接続され、非反転入力端子に、変換部ＤＡＣ［ｊ］から出力される電位Ｖ_ＤＡＴＡが入力される。比較回路ＡＭＰ２の出力端子は、配線ＳＬ［ｊ］が接続される出力端子ＯＵＴと電気的に接続される。これにより、配線ＳＬ［ｊ］に、電位Ｖ_ＤＡＴＡを安定して出力することができる。

基板２２に、増幅部ＰＡ［ｊ］、変換部ＡＤＣ［ｊ］、増幅部ＶＡ［ｊ］、及び変換部ＤＡＣ［ｊ］を設け、基板２２をチップ化してＩＣの形態とすることで、表示装置５０におけるソース線駆動回路と、読出し回路とを一つのＩＣで実現することができる。これにより、表示装置５０及び表示装置５０が適用される電子機器の部品点数を削減することが可能となる。これにより、表示装置５０及び表示装置５０が適用される電子機器の製造コストを低減することができる。

〔構成例２〕
図８Ｂでは、増幅部ＰＡ［ｊ］として、上記図３で例示した構成を適用した場合の、回路部５２の構成例を示している。

増幅部ＰＡ［ｊ］において、比較回路ＡＭＰ１の非反転入力端子に、スイッチＳＷ２を介して参照電位Ｖ_ＲＥＦＳが与えられる配線と、スイッチＳＷ３を介して参照電位Ｖ_ＲＥＦＲが与えられる配線が、それぞれ接続されている。

増幅部ＰＡ［ｊ］の駆動方法例については、上記記載を援用できる。このような構成とすることで、読出し動作におけるクリッピングの発生を好適に抑制することができる。

〔構成例３〕
図９Ａに、上記とは一部の構成が異なる回路部５２の構成例を示している。

図９Ａでは、増幅部ＰＡ［ｊ］が有する比較回路ＡＭＰ１の非反転入力端子に、増幅部ＶＡ［ｊ］が有する比較回路ＡＭＰ２の出力端子が電気的に接続されている。したがって、比較回路ＡＭＰ１の非反転入力端子には、増幅部ＶＡ［ｊ］の出力電位が、参照電位として与えられる構成となっている。

また、変換部ＤＡＣ［ｊ］に入力される信号Ｓ［ｊ］には、ビデオデータのほかに、増幅部ＰＡ［ｊ］の動作に用いる２種類の参照電位のデータが含まれる。そのため、変換部ＤＡＣ［ｊ］から出力されるアナログ電位は、電位Ｖ_ＤＡＴＡ、参照電位Ｖ_ＲＥＦＳ、及び参照電位Ｖ_ＲＥＦＲの３種類の電位が、異なる期間に出力される。

表示部５１の各画素への書き込み期間中は、信号Ｓ［ｊ］に含まれるビデオデータに基づいて、出力端子ＯＵＴを介して配線ＳＬ［ｊ］に電位Ｖ_ＤＡＴＡが順次出力される。表示部５１の撮像画素６２を用いた撮像期間中は、信号Ｓ［ｊ］に含まれる参照電位のデータに基づいて、比較回路ＡＭＰ１の非反転入力端子に、参照電位Ｖ_ＲＥＦＳと参照電位Ｖ_ＲＥＦＲとが順に出力される。

このような構成とすることで、例えば図８Ｂで例示した構成における、スイッチＳＷ２、スイッチＳＷ３、参照電位Ｖ_ＲＥＦＳが与えられる配線、及び参照電位Ｖ_ＲＥＦＲが与えられる配線等を省略することができる。また、スイッチＳＷ２及びスイッチＳＷ３を制御するための回路及び配線なども省略することができる。これにより、回路部５２の構成を簡略化することができる。さらに、参照電位Ｖ_ＲＥＦＳ、及び参照電位Ｖ_ＲＥＦＲを生成するための電源回路（電位生成回路）が不要となるため、構成を簡略化できるだけでなく、消費電力の低減にも寄与できる。

なお、ここでは、変換部ＤＡＣ［ｊ］が、２種類の参照電位（参照電位Ｖ_ＲＥＦＳ、参照電位Ｖ_ＲＥＦＲ）を出力し、増幅部ＰＡ［ｊ］が、２つの参照電位を切り替える駆動方法を用いる場合について説明したが、参照電位を切り替えない構成としてもよい。すなわち、変換部ＤＡＣ［ｊ］から、一種類の参照電位（参照電位Ｖ_ＲＥＦ）が出力されるように、信号Ｓ［ｊ］を変更することもできる。このように、図９Ａに示す構成は、信号Ｓ［ｊ］として与える信号によって、読出し回路の駆動方法を簡便に切り替えることができる。また、信号Ｓ［ｊ］に含まれる参照電位のデータを変更することで、回路構成を変えることなく、参照電位の値の最適化を容易に行うことができる。

〔構成例４〕
図９Ｂに、上記とは異なる構成を有する回路部５２の例を示している。

増幅部ＰＡ［ｊ］が有する比較回路ＡＭＰ１の非反転入力端子には、スイッチＳＷ２を介して参照電位Ｖ_ＲＥＦＳが与えられる配線と、スイッチＳＷ３を介して参照電位Ｖ_ＲＥＦＲが与えられる配線と、スイッチＳＷ４を介して増幅部ＶＡ［ｊ］の出力端子と、がそれぞれ接続されている。

図９Ｂに示す構成は、スイッチＳＷ４を非導通状態とすることで、増幅部ＰＡ［ｊ］を、上記図３、図４Ａ及び図４Ｂで例示した方法により駆動することができる。スイッチＳＷ４を非導通状態とすることで、出力端子ＯＵＴと増幅部ＰＡ［ｊ］とが電気的に切り離された状態となる。これにより、表示部５１の画素７０へのデータの書き込み動作と、撮像画素６２のからのデータの読出し動作とを、並行して行うことが可能となる。これにより、高速な撮像を実行することが可能となる。

また、スイッチＳＷ４を導通状態とすることで、信号Ｓ［ｊ］に含まれ、変換部ＤＡＣ［ｊ］でアナログ変換された参照電位に基づいて、増幅部ＰＡ［ｊ］を駆動させることができる。このような構成とすることで、あらかじめ設定された参照電位Ｖ_ＲＥＦＳ及び参照電位Ｖ_ＲＥＦＲではない、他の参照電位を用いて増幅部ＰＡ［ｊ］を駆動させることができる。

このように、図９Ｂに示す回路部５２では、スイッチＳＷ４を制御することにより、増幅部ＰＡ［ｊ］の駆動方法を切り替えることができる。例えば撮像モード、または外光の照度などに応じて、最適な駆動方法を選択し、切り替えることが容易となる。

〔変形例〕
図１０Ａに示す回路部５２は、図９Ａに示した構成に、図９Ｂで示したスイッチＳＷ４を追加した例である。

図１０Ａに示す回路部５２は、表示部５１への各画素への書き込み期間中は、スイッチＳＷ４を非導通状態とすることで、電位Ｖ_ＤＡＴＡが比較回路ＡＭＰ１に入力されないようにすることができるため、増幅部ＶＡ［ｊ］の負荷を低減できる。また、撮像期間中は、スイッチＳＷ４を導通状態とすることで、参照電位Ｖ_ＲＥＦＳまたは参照電位Ｖ_ＲＥＦＲを比較回路ＡＭＰ１に出力することができる。または、参照電位Ｖ_ＲＥＦのみを比較回路ＡＭＰ１に出力してもよい。

図１０Ｂに示す回路部５２は、図１０Ａに示す構成に、さらにスイッチＳＷ５を追加した例である。スイッチＳＷ５は、一方の端子が出力端子ＯＵＴと電気的に接続され、他方の端子がスイッチＳＷ４の一方の端子、及び比較回路ＡＭＰ２の出力端子と電気的に接続されている。

スイッチＳＷ５は、表示部５１への各画素への書き込み期間中に導通状態とし、撮像期間中に非導通状態とすることができる。これにより、撮像期間中において、増幅部ＶＡ［ｊ］と配線ＳＬ［ｊ］とを電気的に切り離すことができるため、増幅部ＶＡ［ｊ］の負荷を低減することができる。

なお、図１０Ｂにおいて、スイッチＳＷ４を設けない構成としてもよい。すなわち、図９Ａに示した回路部５２に、スイッチＳＷ５のみを追加した構成としてもよい。

また、図１０Ｃに示す回路部５２は、図９Ｂで例示した構成に、さらにスイッチＳＷ５を追加した例である。

以上が、回路部の構成例についての説明である。

［接続部の構成例］
以下では、基板２１と基板２２の間の接続部の構成例について説明する。

上述したように、基板２２をチップ化し、基板２２を含むＩＣチップを基板２１等に接合する場合には、これらの間の端子の数を削減することは、コストの低減、電子機器の小型化などの要求に対して重要である。以下では、端子数を削減することのできる接続部の構成について説明する。

〔構成例１〕
図１１Ａには、基板２１及び基板２２の一部と、これらの接続部の構成を示している。基板２１は端子３１を有し、基板２２は端子３２を有する。また、端子３１と端子３２とは、配線３３によって接続されている。

配線３３は、配線に限られず、端子３１と端子３２との電気的な接続を実現する様々な形態をとることができる。例えば、バンプ、プラグ、コネクタ、ＦＰＣ、ＡＣＦ、ＡＣＰなどのうち、１以上を配線３３に用いることができる。

基板２１には、配線ＷＸ［ｊ］、配線ＳＬ［ｊ］、及び選択回路ＳＥＬ１［ｊ］が設けられる。ここで、配線ＳＬ［ｊ］は、配線ＳＬＲ［ｊ］、配線ＳＬＧ［ｊ］、及び配線ＳＬＢ［ｊ］（図示せず）のいずれかに対応する。

選択回路ＳＥＬ１［ｊ］には、配線ＷＸ［ｊ］、配線ＳＬ［ｊ］、及び端子３１が電気的に接続されている。選択回路ＳＥＬ１［ｊ］は、配線ＷＸ［ｊ］と配線ＳＬ［ｊ］のいずれか一方を選択し、端子３１と電気的に接続させる回路である。これにより、例えば配線ＷＸ［ｊ］または配線ＳＬ［ｊ］は、端子３１を介して配線３３と導通する。

基板２２には、選択回路ＳＥＬ２［ｊ］、増幅部ＰＡ［ｊ］、変換部ＡＤＣ［ｊ］、増幅部ＶＡ［ｊ］、及び変換部ＤＡＣ［ｊ］が設けられる。増幅部ＰＡ［ｊ］、変換部ＡＤＣ［ｊ］、増幅部ＶＡ［ｊ］、及び変換部ＤＡＣ［ｊ］の各構成は、上記記載を援用することができる。なお図１１Ａでは、増幅部ＰＡ［ｊ］と増幅部ＶＡ［ｊ］を、簡易的に回路記号を用いて明示している。

選択回路ＳＥＬ２［ｊ］は、増幅部ＰＡ［ｊ］の入力端子、増幅部ＶＡ［ｊ］の出力端子、及び端子３２が電気的に接続されている。選択回路ＳＥＬ２［ｊ］は、増幅部ＰＡ［ｊ］の入力端子が接続される配線と、増幅部ＶＡ［ｊ］の出力端子が接続される配線のいずれか一方を選択し、端子３２と電気的に接続させる回路である。これにより、例えば増幅部ＰＡ［ｊ］の入力端子が接続される配線、または増幅部ＶＡ［ｊ］の出力端子が接続される配線は、端子３２を介して配線３３と導通する。

表示部５１の各画素への書き込み期間では、選択回路ＳＥＬ１［ｊ］が配線ＳＬ［ｊ］を選択し、選択回路ＳＥＬ２［ｊ］が増幅部ＶＡ［ｊ］の出力端子が接続される配線を選択する。これにより、変換部ＤＡＣ［ｊ］で生成された電位Ｖ_ＤＡＴＡが、選択回路ＳＥＬ２［ｊ］、端子３２、配線３３、端子３１、及び選択回路ＳＥＬ１［ｊ］を介して、配線ＳＬ［ｊ］に出力される。

一方、表示部５１の撮像画素６２を用いた撮像期間では、選択回路ＳＥＬ１［ｊ］が配線ＷＸ［ｊ］を選択し、選択回路ＳＥＬ２［ｊ］が増幅部ＰＡ［ｊ］の入力端子が接続される配線を選択する。これにより、配線ＷＸ［ｊ］から入力される第１の信号の電位である電位Ｖ_Ｓ、及び第２の信号の電位である電位Ｖ_Ｒが、選択回路ＳＥＬ１［ｊ］、端子３１、配線３３、端子３２、及び選択回路ＳＥＬ２［ｊ］を介して、増幅部ＰＡ［ｊ］に入力される。

このような構成とすることで、基板２１と基板２２とを接続するための端子数を削減することができる。

〔構成例２〕
図１１Ｂに示す例では、基板２１が有する選択回路ＳＥＬ１［ｊ］に、配線ＷＸ［ｊ］、配線ＳＬＲ［ｊ］、配線ＳＬＧ［ｊ］、及び配線ＳＬＢ［ｊ］が接続されている。

選択回路ＳＥＬ１［ｊ］は、配線ＷＸ［ｊ］、配線ＳＬＲ［ｊ］、配線ＳＬＧ［ｊ］、及び配線ＳＬＢ［ｊ］のうち、いずれか１つを選択し、端子３１と電気的に接続する機能を有する。例えば、配線ＷＸ［ｊ］、配線ＳＬＲ［ｊ］、配線ＳＬＧ［ｊ］、または配線ＳＬＢ［ｊ］は、端子３１を介して配線３３と導通する。

一方、基板２２において、変換部ＤＡＣ［ｊ］には、信号ＳＲ［ｊ］、信号ＳＧ［ｊ］、信号ＳＢ［ｊ］が異なる期間に入力される。信号ＳＲ［ｊ］は、配線ＳＬＲ［ｊ］に出力するデータ電位を含む信号である。同様に信号ＳＧ［ｊ］は配線ＳＬＧ［ｊ］に、信号ＳＢ［ｊ］は配線ＳＬＢ［ｊ］に、それぞれ出力するデータ電位を含む信号である。

表示部５１の各画素への書き込み期間では、選択回路ＳＥＬ１［ｊ］が配線ＳＬＲ［ｊ］、配線ＳＬＧ［ｊ］、及び配線ＳＬＢ［ｊ］を順次選択し、選択回路ＳＥＬ２［ｊ］が増幅部ＶＡ［ｊ］の出力端子が接続される配線を選択する。これにより、配線ＳＬＲ［ｊ］、配線ＳＬＧ［ｊ］、及び配線ＳＬＢ［ｊ］に順次データ電位が出力される。

一方、表示部５１の撮像画素６２を用いた撮像期間では、選択回路ＳＥＬ１［ｊ］が配線ＷＸ［ｊ］を選択し、選択回路ＳＥＬ２［ｊ］が増幅部ＰＡ［ｊ］の入力端子が接続される配線を選択する。これにより、配線ＷＸ［ｊ］から電位Ｖ_Ｓ、及び電位Ｖ_Ｒが、増幅部ＰＡ［ｊ］に入力される。

なお、ここでは選択回路ＳＥＬ１［ｊ］に３本のソース線（配線ＳＬＲ［ｊ］、配線ＳＬＧ［ｊ］、及び配線ＳＬＢ［ｊ］）が接続される例を示したが、これに限られず、２本でもよいし、４本以上であってもよい。特に、３の倍数のソース線を接続することが好ましい。

このような構成とすることで、基板２１と基板２２とを接続するための端子数をより削減することができる。

ここで、選択回路ＳＥＬ１［ｊ］及び選択回路ＳＥＬ２［ｊ］の構成は特に限られず、様々な構成をとることができる。例えば、複数のアナログスイッチを有し、当該アナログスイッチにより、配線の導通、非導通を制御することのできる回路を好適に用いることができる。

以上が、端子部の構成例についての説明である。

本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。

以下で例示する表示装置は、発光素子と、受光素子を備える。表示装置は、画像を表示する機能と、被検出体からの反射光を用いて位置検出を行う機能と、被検出体からの反射光を用いて指紋等の撮像を行う機能と、を有する。以下で例示する表示装置は、タッチパネルとしての機能と、指紋センサとしての機能と、を有するともいうことができる。

本発明の一態様の表示装置は、第１の光を呈する発光素子（発光デバイス）と、当該第１の光を受光する受光素子（受光デバイス）とを有する。すなわち、受光素子は、その受光波長域が、発光素子の発光波長を包含する素子とする。受光素子は、光電変換素子であることが好ましい。第１の光としては、可視光、または赤外光を用いることができる。第１の光として赤外光を用いる場合には、第１の光を呈する発光素子のほかに、可視光を呈する発光素子を有する構成とすることができる。

また、表示装置は、一対の基板（第１の基板と第２の基板ともいう）を有する。発光素子及び受光素子は、第１の基板と第２の基板との間に配置される。第１の基板は、表示面側に位置し、第２の基板は、表示面側とは反対側に位置する。

発光素子から発せられた可視光は、第１の基板を介して外部に射出される。表示装置が、マトリクス状に配列した複数の当該発光素子を有することで、画像を表示することができる。

また、発光素子から発せられた第１の光は、第１の基板の表面に到達する。ここで、第１の基板の表面に物体が触れると、第１の基板と物体の界面で第１の光が散乱され、その散乱光の一部が、受光素子に入射される。受光素子は第１の光を受光すると、その強度に応じた電気信号に変換して出力することができる。表示装置が、マトリクス状に配列した複数の受光素子を有することで、第１の基板に触れる物体の位置情報、形状などを検出することができる。すなわち、表示装置は、イメージセンサパネル、タッチセンサパネルなどとして機能させることができる。

なお、物体が第１の基板の表面に触れない場合であっても、第１の基板を透過した第１の光が物体表面で反射または散乱され、その反射光または散乱光が、第１の基板を介して受光素子に入射される。そのため、表示装置は、非接触型のタッチセンサパネル（ニアタッチパネルともいう）として用いることもできる。

第１の光として可視光を用いる場合には、画像の表示に用いた第１の光を、タッチセンサの光源として用いることができる。このとき、発光素子が表示素子としての機能と、光源としての機能とを兼ねるため、表示装置の構成を簡略化できる。一方、第１の光として赤外光を用いる場合には、使用者に視認されないため、表示画像に対する視認性を低下させることなく、受光素子による撮像またはセンシングを行うことができる。

第１の光として赤外光を用いる場合には、赤外光、好ましくは近赤外光を含むことが好ましい。特に、波長７００ｎｍ以上２５００ｎｍ以下の範囲に一以上のピークを有する近赤外光を好適に用いることができる。特に、波長７５０ｎｍ以上１０００ｎｍ以下の範囲に一以上のピークを有する光を用いることで、受光素子の活性層に用いる材料の選択の幅が広がるため好ましい。

表示装置の表面に、指先が触れることで、指紋の形状を撮像することができる。指紋は凹部と凸部があり、第１の基板表面に触れる指紋の凸部では第１の光が散乱されやすい。そのため、指紋の凸部と重畳する受光素子に入射される散乱光の強度は大きく、凹部と重畳する受光素子に入射される散乱光の強度は小さくなる。これにより、指紋を撮像することができる。本発明の一態様の表示装置を有するデバイスは、撮像された指紋の画像を利用して、生体認証のひとつである指紋認証を行うことができる。

また、表示装置は、指または手などの血管、特に静脈を撮像することもできる。例えば、波長７６０ｎｍ及びその近傍の光は、静脈中の還元ヘモグロビンに吸収されないため、手のひら、指などからの反射光を受光素子で受光して画像化することで、静脈の位置を検出することができる。本発明の一態様の表示装置を有するデバイスは、撮像された静脈の画像を利用して、生体認証のひとつである静脈認証を行うことができる。

また、本発明の一態様の表示装置を有するデバイスは、タッチセンシングと、指紋認証と、静脈認証とを同時に行うこともできる。これにより、部品点数を増やすことなく、低コストで、セキュリティレベルの高い生体認証を実行できる。

受光素子は、可視光と赤外光の両方を受光可能な素子であることが好ましい。このとき、発光素子として、赤外光を発する発光素子と、可視光を発する発光素子の両方を有する構成とすることが好ましい。これにより、可視光を用いてユーザーの指で反射した反射光を受光素子で受光することにより、指紋の形状を撮像することができる。さらに、赤外光を用いて静脈の形状を撮像することができる。これにより、指紋認証と静脈認証の両方を、一つの表示装置で実行することが可能となる。また、指紋の撮像と、静脈の撮像は、それぞれ異なるタイミングで実行してもよいし、同時に実行してもよい。指紋の撮像と、静脈の撮像とを同時に行うことで、指紋の形状の情報と、静脈の形状の情報の両方が含まれる画像データを取得することが可能となり、より精度の高い生体認証を実現できる。

また、本発明の一態様の表示装置は、ユーザーの健康状態を検出する機能を有していてもよい。例えば、血中の酸素飽和度の変化に応じて、可視光及び赤外光に対する反射率及び透過率が変化することを利用し、当該酸素飽和度の時間変調を取得することにより、心拍数を測定することが可能となる。また、真皮中のグルコース濃度、または血液中の中性脂肪濃度なども、赤外光または可視光により測定することもできる。本発明の一態様の表示装置を有するデバイスは、ユーザーの健康状態の指標となる情報を取得することのできる、ヘルスケア機器として用いることができる。

また、第１の基板は、発光素子を封止するための封止基板、または保護フィルムなどを用いることができる。また、第１の基板と第２の基板との間に、これらを接着する樹脂層を有していてもよい。

ここで、発光素子には、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、またはＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などのＥＬ素子を用いることが好ましい。ＥＬ素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、無機化合物（量子ドット材料など）などが挙げられる。また、発光素子として、マイクロＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などのＬＥＤを用いることもできる。

受光素子としては、例えば、ｐｎ型またはｐｉｎ型のフォトダイオードを用いることができる。受光素子は、受光素子に入射する光を検出し電荷を発生させる光電変換素子として機能する。光電変換素子は、入射する光量に応じて、発生する電荷量が決まる。特に、受光素子として、有機化合物を含む層を有する有機フォトダイオードを用いることが好ましい。有機フォトダイオードは、薄型化、軽量化、及び大面積化が容易であり、また、形状及びデザインの自由度が高いため、様々な表示装置に適用できる。

発光素子は、例えば一対の電極間に発光層を備える積層構造とすることができる。また、受光素子は、一対の電極間に活性層を備える積層構造とすることができる。受光素子の活性層には、半導体材料を用いることができる。例えば、シリコンなどの無機半導体材料を用いることができる。

また、受光素子の活性層に、有機化合物を用いることが好ましい。このとき、発光素子と受光素子の一方の電極（画素電極ともいう）を、同一面上に設けることが好ましい。さらに、発光素子と受光素子の他方の電極を、連続した一の導電層により形成される電極（共通電極ともいう）とすることがより好ましい。さらに、発光素子と受光素子とが、共通層を有することがより好ましい。これにより、発光素子と受光素子とを作製する際の作製工程を簡略化でき、製造コストを低減すること、及び、製造歩留りを向上させることができる。

以下では、より具体的な例について、図面を参照して説明する。

［表示パネルの構成例１］
〔構成例１－１〕
図１２Ａに、表示パネル８０の模式図を示す。表示パネル８０は、基板８１、基板８２、受光素子８３、発光素子８７Ｒ、発光素子８７Ｇ、発光素子８７Ｂ、機能層８５等を有する。

発光素子８７Ｒ、発光素子８７Ｇ、発光素子８７Ｂ、及び受光素子８３は、基板８１と基板８２の間に設けられている。

発光素子８７Ｒ、発光素子８７Ｇ、発光素子８７Ｂは、それぞれ赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）の光を発する。

表示パネル８０は、マトリクス状に配置された複数の画素を有する。１つの画素は、１つ以上の副画素を有する。１つの副画素は、１つの発光素子を有する。例えば、画素には、副画素を３つ有する構成（Ｒ、Ｇ、Ｂの３色、または、黄色（Ｙ）、シアン（Ｃ）、及びマゼンタ（Ｍ）の３色など）、または、副画素を４つ有する構成（Ｒ、Ｇ、Ｂ、白色（Ｗ）の４色、または、Ｒ、Ｇ、Ｂ、Ｙの４色など）を適用できる。さらに、画素は、受光素子８３を有する。受光素子８３は、全ての画素に設けられていてもよく、一部の画素に設けられていてもよい。また、１つの画素が複数の受光素子８３を有していてもよい。

図１２Ａには、基板８２の表面に指９０が触れる様子を示している。発光素子８７Ｇが発する光の一部は、基板８２と指９０との接触部で反射または散乱される。そして、反射光または散乱光の一部が、受光素子８３に入射されることにより、指９０が基板８２に接触したことを検出することができる。すなわち、表示パネル８０はタッチパネルとして機能することができる。

機能層８５は、発光素子８７Ｒ、発光素子８７Ｇ、発光素子８７Ｂを駆動する回路、及び、受光素子８３を駆動する回路を有する。機能層８５には、スイッチ、トランジスタ、容量、配線などが設けられる。なお、発光素子８７Ｒ、発光素子８７Ｇ、発光素子８７Ｂ、及び受光素子８３をパッシブマトリクス方式で駆動させる場合には、スイッチ、トランジスタなどを設けない構成としてもよい。

表示パネル８０は、指９０の指紋を検出する機能を有していてもよい。図１２Ｂには、基板８２に指９０が触れている状態における接触部の拡大図を模式的に示している。また、図１２Ｂには、交互に配列した発光素子８７と受光素子８３を示している。

指９０は凹部及び凸部により指紋が形成されている。そのため、図１２Ｂに示すように指紋の凸部が、基板８２に触れ、これらの接触面において、散乱光（破線矢印で示す）が生じる。

図１２Ｂに示すように、指９０と基板８２の接触面で散乱される散乱光の強度分布は、概ね接触面に垂直な向きの強度が最も高く、これよりも斜め方向に角度が大きくなるほど低い強度分布となる。したがって、接触面の直下に位置する（接触面と重なる）受光素子８３が受光する光の強度が最も高くなる。また、散乱光のうち、散乱角が所定の角度以上の光は、基板８２の他方の面（接触面とは反対側の面）で全反射し、受光素子８３側には透過しなくなる。そのため、明瞭な指紋形状を撮像することができる。

受光素子８３の配列間隔は、指紋の２つの凸部間の距離、好ましくは隣接する凹部と凸部間の距離よりも小さい間隔とすることで、鮮明な指紋の画像を取得することができる。人の指紋の凹部と凸部の間隔は概ね２００μｍであることから、例えば受光素子８３の配列間隔は、４００μｍ以下、好ましくは２００μｍ以下、より好ましくは１５０μｍ以下、さらに好ましくは１００μｍ以下、さらに好ましくは５０μｍ以下であって、１μｍ以上、好ましくは１０μｍ以上、より好ましくは２０μｍ以上とする。

表示パネル８０で撮像した指紋の画像の例を図１２Ｃに示す。図１２Ｃには、撮像範囲９３内に、指９０の輪郭を破線で、接触部９１の輪郭を一点鎖線で示している。接触部９１内において、受光素子８３に入射する光量の違いによって、コントラストの高い指紋９２を撮像することができる。

表示パネル８０は、タッチパネル、またはペンタブレットとしても機能させることができる。図１２Ｄには、スタイラス９５の先端を基板８２に接触させた状態で、破線矢印の方向に滑らせている様子を示している。

図１２Ｄに示すように、スタイラス９５の先端と、基板８２の接触面で散乱される散乱光が、当該接触面と重なる部分に位置する受光素子８３に入射することで、スタイラス９５の先端の位置を高精度に検出することができる。

図１２Ｅには、表示パネル８０で検出したスタイラス９５の軌跡９６の例を示している。表示パネル８０は、高い位置精度でスタイラス９５等の被検出体の位置検出が可能であるため、描画アプリケーション等において、高精細な描画を行うことも可能である。また、静電容量式のタッチセンサや、電磁誘導型のタッチペン等を用いた場合とは異なり、絶縁性の高い被検出体であっても位置検出が可能であるため、スタイラス９５の先端部の材料は問われず、様々な筆記用具（例えば筆、ガラスペン、羽ペンなど）を用いることもできる。

ここで、図１２Ｆ乃至図１２Ｈに、表示パネル８０に適用可能な画素の一例を示す。

図１２Ｆ、及び図１２Ｇに示す画素は、それぞれ赤色（Ｒ）の発光素子８７Ｒ、緑色（Ｇ）の発光素子８７Ｇ、青色（Ｂ）の発光素子８７Ｂと、受光素子８３を有する。画素は、それぞれ発光素子８７Ｒ、発光素子８７Ｇ、発光素子８７Ｂ、及び受光素子８３を駆動するための画素回路を有する。

図１２Ｆは、２×２のマトリクス状に、３つの発光素子と１つの受光素子が配置されている例である。図１２Ｇは、３つの発光素子が一列に配列し、その下側に、横長の１つの受光素子８３が配置されている例である。

図１２Ｈに示す画素は、白色（Ｗ）の発光素子８７Ｗを有する例である。ここでは、４つの発光素子が一列に配列し、その下側に受光素子８３が配置されている。

なお、画素の構成は上記に限られず、様々な配置方法を採用することができる。

〔構成例１－２〕
以下では、可視光を呈する発光素子と、赤外光を呈する発光素子と、受光素子と、を備える構成の例について説明する。

図１３Ａに示す表示パネル８０Ａは、図１２Ａで例示した構成に加えて、発光素子８７ＩＲを有する。発光素子８７ＩＲは、赤外光ＩＲを発する発光素子である。またこのとき、受光素子８３には、少なくとも発光素子８７ＩＲが発する赤外光ＩＲを受光することのできる素子を用いることが好ましい。また、受光素子８３として、可視光と赤外光の両方を受光することのできる素子を用いることがより好ましい。

図１３Ａに示すように、基板８２に指９０が触れると、発光素子８７ＩＲから発せられた赤外光ＩＲが指９０により反射または散乱され、当該反射光または散乱光の一部が受光素子８３に入射されることにより、指９０の位置情報を取得することができる。

図１３Ｂ乃至図１３Ｄに、表示パネル８０Ａに適用可能な画素の一例を示す。

図１３Ｂは、３つの発光素子が一列に配列し、その下側に、発光素子８７ＩＲと、受光素子８３とが横に並んで配置されている例である。また、図１３Ｃは、発光素子８７ＩＲを含む４つの発光素子が一列に配列し、その下側に、受光素子８３が配置されている例である。

また、図１３Ｄは、発光素子８７ＩＲを中心にして、四方に３つの発光素子と、受光素子８３が配置されている例である。

なお、図１３Ｂ乃至図１３Ｄに示す画素において、発光素子同士、及び発光素子と受光素子とは、それぞれの位置を交換可能である。

［表示パネルの構成例２］
〔構成例２－１〕
図１４Ａに、表示パネル１００Ａの断面概略図を示す。

表示パネル１００Ａは、受光素子１１０及び発光素子１９０を有する。受光素子１１０は、画素電極１１１、共通層１１２、活性層１１３、共通層１１４、及び共通電極１１５を有する。発光素子１９０は、画素電極１９１、共通層１１２、発光層１９３、共通層１１４、及び共通電極１１５を有する。

画素電極１１１、画素電極１９１、共通層１１２、活性層１１３、発光層１９３、共通層１１４、及び共通電極１１５は、それぞれ、単層構造であってもよく、積層構造であってもよい。

画素電極１１１及び画素電極１９１は、絶縁層２１４上に位置する。画素電極１１１と画素電極１９１は、同一の材料及び同一の工程で形成することができる。

共通層１１２は、画素電極１１１上及び画素電極１９１上に位置する。共通層１１２は、受光素子１１０と発光素子１９０に共通で用いられる層である。

活性層１１３は、共通層１１２を介して、画素電極１１１と重なる。発光層１９３は、共通層１１２を介して、画素電極１９１と重なる。活性層１１３は、第１の有機化合物を有し、発光層１９３は、第１の有機化合物とは異なる第２の有機化合物を有する。

共通層１１４は、共通層１１２上、活性層１１３上、及び発光層１９３上に位置する。共通層１１４は、受光素子１１０と発光素子１９０に共通で用いられる層である。

共通電極１１５は、共通層１１２、活性層１１３、及び共通層１１４を介して、画素電極１１１と重なる部分を有する。また、共通電極１１５は、共通層１１２、発光層１９３、及び共通層１１４を介して、画素電極１９１と重なる部分を有する。共通電極１１５は、受光素子１１０と発光素子１９０に共通で用いられる層である。

本実施の形態の表示パネルでは、受光素子１１０の活性層１１３に有機化合物を用いる。受光素子１１０は、活性層１１３以外の層を、発光素子１９０（ＥＬ素子）と共通の構成にすることができる。そのため、発光素子１９０の作製工程に、活性層１１３を成膜する工程を追加するのみで、発光素子１９０の形成と並行して受光素子１１０を形成することができる。また、発光素子１９０と受光素子１１０とを同一基板上に形成することができる。したがって、作製工程を大幅に増やすことなく、表示パネルに受光素子１１０を内蔵することができる。

表示パネル１００Ａでは、受光素子１１０の活性層１１３と、発光素子１９０の発光層１９３と、を作り分ける以外は、受光素子１１０と発光素子１９０が共通の構成である例を示す。ただし、受光素子１１０と発光素子１９０の構成はこれに限定されない。受光素子１１０と発光素子１９０は、活性層１１３と発光層１９３のほかにも、互いに作り分ける層を有していてもよい（後述の表示パネル１００Ｄ、１００Ｅ、１００Ｆ参照）。受光素子１１０と発光素子１９０は、共通で用いられる層（共通層）を１層以上有することが好ましい。これにより、作製工程を大幅に増やすことなく、表示パネルに受光素子１１０を内蔵することができる。

表示パネル１００Ａは、一対の基板（基板１５１及び基板１５２）間に、受光素子１１０、発光素子１９０、トランジスタ１３１、及びトランジスタ１３２等を有する。

受光素子１１０において、それぞれ画素電極１１１及び共通電極１１５の間に位置する共通層１１２、活性層１１３、及び共通層１１４は、有機層（有機化合物を含む層）ということもできる。画素電極１１１は可視光を反射する機能を有することが好ましい。画素電極１１１の端部は隔壁２１６によって覆われている。共通電極１１５は可視光を透過する機能を有する。

受光素子１１０は、光を検出する機能を有する。具体的には、受光素子１１０は、基板１５２を介して外部から入射される光１２２を受光し、電気信号に変換する、光電変換素子である。

基板１５２の基板１５１側の面には、遮光層ＢＭが設けられている。遮光層ＢＭは、受光素子１１０と重なる位置及び発光素子１９０と重なる位置に開口を有する。遮光層ＢＭを設けることで、受光素子１１０が光を検出する範囲を制御することができる。

遮光層ＢＭとしては、発光素子からの発光を遮る材料を用いることができる。遮光層ＢＭは、可視光を吸収することが好ましい。遮光層ＢＭとして、例えば、金属材料、又は、顔料（カーボンブラックなど）もしくは染料を含む樹脂材料等を用いてブラックマトリクスを形成することができる。遮光層ＢＭは、赤色のカラーフィルタ、緑色のカラーフィルタ、及び青色のカラーフィルタの積層構造であってもよい。

ここで、発光素子１９０の発光の一部が、表示パネル１００Ａ内で反射され、受光素子１１０に入射されてしまう場合がある。遮光層ＢＭは、このような迷光の影響を抑制することができる。例えば、遮光層ＢＭが設けられていない場合、発光素子１９０が発した光１２３ａは、基板１５２で反射され、反射光１２３ｂが受光素子１１０に入射することがある。遮光層ＢＭを設けることで、反射光１２３ｂが受光素子１１０に入射することを抑制できる。これにより、ノイズを低減し、受光素子１１０を用いたセンサの感度を高めることができる。

発光素子１９０において、それぞれ画素電極１９１及び共通電極１１５の間に位置する共通層１１２、発光層１９３、及び共通層１１４は、ＥＬ層ということもできる。画素電極１９１は可視光を反射する機能を有することが好ましい。画素電極１９１の端部は隔壁２１６によって覆われている。画素電極１１１と画素電極１９１とは隔壁２１６によって互いに電気的に絶縁されている。共通電極１１５は可視光を透過する機能を有する。

発光素子１９０は、可視光を発する機能を有する。具体的には、発光素子１９０は、画素電極１９１と共通電極１１５との間に電圧を印加することで、基板１５２側に光１２１を射出する電界発光素子である。

発光層１９３は、受光素子１１０の受光領域と重ならないように形成されることが好ましい。これにより、発光層１９３が光１２２を吸収することを抑制でき、受光素子１１０に照射される光量を多くすることができる。

画素電極１１１は、絶縁層２１４に設けられた開口を介して、トランジスタ１３１が有するソースまたはドレインと電気的に接続される。画素電極１１１の端部は、隔壁２１６によって覆われている。

画素電極１９１は、絶縁層２１４に設けられた開口を介して、トランジスタ１３２が有するソースまたはドレインと電気的に接続される。画素電極１９１の端部は、隔壁２１６によって覆われている。トランジスタ１３２は、発光素子１９０の駆動を制御する機能を有する。

トランジスタ１３１とトランジスタ１３２とは、同一の層（図１４Ａでは基板１５１）上に接している。

受光素子１１０と電気的に接続される回路の少なくとも一部は、発光素子１９０と電気的に接続される回路と同一の材料及び同一の工程で形成されることが好ましい。これにより、２つの回路を別々に形成する場合に比べて、表示パネルの厚さを薄くすることができ、また、作製工程を簡略化できる。

受光素子１１０及び発光素子１９０は、それぞれ、保護層１９５に覆われていることが好ましい。図１４Ａでは、保護層１９５が、共通電極１１５上に接して設けられている。保護層１９５を設けることで、受光素子１１０及び発光素子１９０に水などの不純物が入り込むことを抑制し、受光素子１１０及び発光素子１９０の信頼性を高めることができる。また、接着層１４２によって、保護層１９５と基板１５２とが貼り合わされている。

なお、図１５Ａに示すように、受光素子１１０上及び発光素子１９０上に保護層を有していなくてもよい。図１５Ａでは、接着層１４２によって、共通電極１１５と基板１５２とが貼り合わされている。

また、図１５Ｂに示すように、遮光層ＢＭを有さない構成としてもよい。これにより、受光素子１１０の受光面積を大きくできるため、よりセンサの感度を高めることができる。

〔構成例２－２〕
図１４Ｂに表示パネル１００Ｂの断面概略図を示す。なお、以降の表示パネルの説明において、先に説明した表示パネルと同様の構成については、説明を省略することがある。

図１４Ｂに示す表示パネル１００Ｂは、表示パネル１００Ａの構成に加え、レンズ１４９を有する。

レンズ１４９は、受光素子１１０と重なる位置に設けられている。表示パネル１００Ｂでは、レンズ１４９が基板１５２に接して設けられている。表示パネル１００Ｂが有するレンズ１４９は、基板１５１側に凸面を有する凸レンズである。なお、基板１５２側に凸面を有する凸レンズを、受光素子１１０と重なる領域に配置してもよい。

基板１５２の同一面上に遮光層ＢＭとレンズ１４９との双方を形成する場合、その形成順は問わない。図１４Ｂでは、レンズ１４９を先に形成する例を示すが、遮光層ＢＭを先に形成してもよい。図１４Ｂでは、レンズ１４９の端部が遮光層ＢＭによって覆われている。

表示パネル１００Ｂは、光１２２がレンズ１４９を介して受光素子１１０に入射する構成である。レンズ１４９を有すると、レンズ１４９を有さない場合に比べて、受光素子１１０に入射される光１２２の光量を増やすことができる。これにより、受光素子１１０の感度を高めることができる。

本実施の形態の表示パネルに用いるレンズの形成方法としては、基板上または受光素子上にマイクロレンズなどのレンズを直接形成してもよいし、別途作製されたマイクロレンズアレイなどのレンズアレイを基板に貼り合わせてもよい。

〔構成例２－３〕
図１４Ｃに、表示パネル１００Ｃの断面概略図を示す。表示パネル１００Ｃは、基板１５１、基板１５２、及び隔壁２１６を有さず、基板１５３、基板１５４、接着層１５５、絶縁層２１２、及び隔壁２１７を有する点で、表示パネル１００Ａと異なる。

基板１５３と絶縁層２１２とは接着層１５５によって貼り合わされている。基板１５４と保護層１９５とは接着層１４２によって貼り合わされている。

表示パネル１００Ｃは、作製基板上に形成された絶縁層２１２、トランジスタ１３１、トランジスタ１３２、受光素子１１０、及び発光素子１９０等を、基板１５３上に転置することで作製される構成である。基板１５３及び基板１５４は、それぞれ、可撓性を有することが好ましい。これにより、表示パネル１００Ｃの可撓性を高めることができる。例えば、基板１５３及び基板１５４には、それぞれ、樹脂を用いることが好ましい。

基板１５３及び基板１５４としては、それぞれ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。基板１５３及び基板１５４の一方または双方に、可撓性を有する程度の厚さのガラスを用いてもよい。

本実施の形態の表示パネルが有する基板には、光学等方性が高いフィルムを用いてもよい。光学等方性が高いフィルムとしては、トリアセチルセルロース（ＴＡＣ、セルローストリアセテートともいう）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、及びアクリル樹脂フィルム等が挙げられる。

隔壁２１７は、発光素子が発した光を吸収することが好ましい。隔壁２１７として、例えば、顔料もしくは染料を含む樹脂材料等を用いてブラックマトリクスを形成することができる。また、茶色レジスト材料を用いることで、着色された絶縁層で隔壁２１７を構成することができる。

発光素子１９０が発した光１２３ｃは、基板１５４及び隔壁２１７で反射され、反射光１２３ｄが受光素子１１０に入射することがある。また、光１２３ｃが隔壁２１７を透過し、トランジスタまたは配線等で反射されることで、反射光が受光素子１１０に入射することがある。隔壁２１７によって光１２３ｃが吸収されることで、反射光１２３ｄが受光素子１１０に入射することを抑制できる。これにより、ノイズを低減し、受光素子１１０を用いたセンサの感度を高めることができる。

隔壁２１７は、少なくとも、受光素子１１０が検出する光の波長を吸収することが好ましい。例えば、発光素子１９０が発する赤色の光を受光素子１１０が検出する場合、隔壁２１７は、少なくとも赤色の光を吸収することが好ましい。例えば、隔壁２１７が、青色のカラーフィルタを有すると、赤色の光１２３ｃを吸収することができ、反射光１２３ｄが受光素子１１０に入射することを抑制できる。

〔構成例２－４〕
上記では、発光素子と受光素子が、２つの共通層を有する例を示したが、これに限られない。以下では、共通層の構成が異なる例について説明する。

図１６Ａに、表示パネル１００Ｄの断面概略図を示す。表示パネル１００Ｄは、共通層１１４を有さず、バッファ層１８４及びバッファ層１９４を有する点で、表示パネル１００Ａと異なる。バッファ層１８４及びバッファ層１９４は、それぞれ、単層構造であってもよく、積層構造であってもよい。

表示パネル１００Ｄにおいて、受光素子１１０は、画素電極１１１、共通層１１２、活性層１１３、バッファ層１８４、及び共通電極１１５を有する。また、表示パネル１００Ｄにおいて、発光素子１９０は、画素電極１９１、共通層１１２、発光層１９３、バッファ層１９４、及び共通電極１１５を有する。

表示パネル１００Ｄでは、共通電極１１５と活性層１１３との間のバッファ層１８４と、共通電極１１５と発光層１９３との間のバッファ層１９４とを作り分ける例を示す。バッファ層１８４及びバッファ層１９４としては、例えば、電子注入層及び電子輸送層の一方または双方を形成することができる。

図１６Ｂに、表示パネル１００Ｅの断面概略図を示す。表示パネル１００Ｅは、共通層１１２を有さず、バッファ層１８２及びバッファ層１９２を有する点で、表示パネル１００Ａと異なる。バッファ層１８２及びバッファ層１９２は、それぞれ、単層構造であってもよく、積層構造であってもよい。

表示パネル１００Ｅにおいて、受光素子１１０は、画素電極１１１、バッファ層１８２、活性層１１３、共通層１１４、及び共通電極１１５を有する。また、表示パネル１００Ｅにおいて、発光素子１９０は、画素電極１９１、バッファ層１９２、発光層１９３、共通層１１４、及び共通電極１１５を有する。

表示パネル１００Ｅでは、画素電極１１１と活性層１１３との間のバッファ層１８２と、画素電極１９１と発光層１９３との間のバッファ層１９２とを作り分ける例を示す。バッファ層１８２及びバッファ層１９２としては、例えば、正孔注入層及び正孔輸送層の一方または双方を形成することができる。

図１６Ｃに、表示パネル１００Ｆの断面概略図を示す。表示パネル１００Ｆは、共通層１１２及び共通層１１４を有さず、バッファ層１８２、バッファ層１８４、バッファ層１９２、及びバッファ層１９４を有する点で、表示パネル１００Ａと異なる。

表示パネル１００Ｆにおいて、受光素子１１０は、画素電極１１１、バッファ層１８２、活性層１１３、バッファ層１８４、及び共通電極１１５を有する。また、表示パネル１００Ｆにおいて、発光素子１９０は、画素電極１９１、バッファ層１９２、発光層１９３、バッファ層１９４、及び共通電極１１５を有する。

受光素子１１０と発光素子１９０の作製において、活性層１１３と発光層１９３を作り分けるだけでなく、他の層も作り分けることができる。

表示パネル１００Ｆでは、受光素子１１０と発光素子１９０とで、一対の電極（画素電極１１１または画素電極１９１と共通電極１１５）間に、共通の層を有さない例を示す。表示パネル１００Ｆが有する受光素子１１０及び発光素子１９０は、絶縁層２１４上に画素電極１１１と画素電極１９１とを同一の材料及び同一の工程で形成し、画素電極１１１上にバッファ層１８２、活性層１１３、及びバッファ層１８４を、画素電極１９１上にバッファ層１９２、発光層１９３、及びバッファ層１９４を、それぞれ形成した後に、バッファ層１８４及びバッファ層１９４等を覆うように共通電極１１５を形成することで作製できる。

なお、バッファ層１８２、活性層１１３、及びバッファ層１８４の積層構造と、バッファ層１９２、発光層１９３、及びバッファ層１９４の積層構造の作製順は特に限定されない。例えば、バッファ層１８２、活性層１１３、及びバッファ層１８４を成膜した後に、バッファ層１９２、発光層１９３、及びバッファ層１９４を成膜してもよい。逆に、バッファ層１８２、活性層１１３、及びバッファ層１８４を成膜する前に、バッファ層１９２、発光層１９３、及びバッファ層１９４を成膜してもよい。また、バッファ層１８２、バッファ層１９２、活性層１１３、発光層１９３、などの順に交互に成膜してもよい。

［表示パネルの構成例３］
以下では、表示パネルのより具体的な構成例について説明する。

〔構成例３－１〕
図１７に、表示パネル２００Ａの斜視図を示す。

表示パネル２００Ａは、基板１５１と基板１５２とが貼り合された構成を有する。図１７では、基板１５２を破線で示している。

表示パネル２００Ａは、表示部１６２、回路１６４、配線１６５等を有する。図１７では、表示パネル２００ＡにＩＣ（集積回路）１７３及びＦＰＣ１７２が実装されている例を示している。そのため、図１７に示す構成は、表示パネル２００Ａ、ＩＣ、及びＦＰＣを有する表示モジュールということもできる。

回路１６４としては、走査線駆動回路を用いることができる。

配線１６５は、表示部１６２及び回路１６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ１７２を介して外部から入力されるか、またはＩＣ１７３から配線１６５に入力される。

図１７では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式などにより、基板１５１にＩＣ１７３が設けられている例を示す。ＩＣ１７３は、例えば走査線駆動回路及び信号線駆動回路等を有するＩＣを適用できる。なお、表示パネル２００Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。

図１８に、図１７で示した表示パネル２００Ａの、ＦＰＣ１７２を含む領域の一部、回路１６４を含む領域の一部、表示部１６２を含む領域の一部、及び、端部を含む領域の一部をそれぞれ切断したときの断面の一例を示す。

図１８に示す表示パネル２００Ａは、基板１５１と基板１５２の間に、トランジスタ２０１、トランジスタ２０５、トランジスタ２０６、発光素子１９０、受光素子１１０等を有する。

基板１５２と絶縁層２１４は接着層１４２を介して接着されている。発光素子１９０及び受光素子１１０の封止には、固体封止構造または中空封止構造などが適用できる。図１８では、基板１５２、接着層１４２、及び絶縁層２１４に囲まれた空間１４３が、不活性ガス（窒素、アルゴンなど）で充填されており、中空封止構造が適用されている。接着層１４２は、発光素子１９０と重ねて設けられていてもよい。また、基板１５２、接着層１４２、及び絶縁層２１４に囲まれた空間１４３を、接着層１４２とは異なる樹脂で充填してもよい。

発光素子１９０は、絶縁層２１４側から画素電極１９１、共通層１１２、発光層１９３、共通層１１４、及び共通電極１１５の順に積層された積層構造を有する。画素電極１９１は、絶縁層２１４に設けられた開口を介して、トランジスタ２０６が有する導電層２２２ｂと接続されている。トランジスタ２０６は、発光素子１９０の駆動を制御する機能を有する。画素電極１９１の端部は、隔壁２１６によって覆われている。画素電極１９１は可視光を反射する材料を含み、共通電極１１５は可視光を透過する材料を含む。

受光素子１１０は、絶縁層２１４側から画素電極１１１、共通層１１２、活性層１１３、共通層１１４、及び共通電極１１５の順に積層された積層構造を有する。画素電極１１１は、絶縁層２１４に設けられた開口を介して、トランジスタ２０５が有する導電層２２２ｂと電気的に接続されている。画素電極１１１の端部は、隔壁２１６によって覆われている。画素電極１１１は可視光を反射する材料を含み、共通電極１１５は可視光を透過する材料を含む。

発光素子１９０が発する光は、基板１５２側に射出される。また、受光素子１１０には、基板１５２及び空間１４３を介して、光が入射する。基板１５２には、可視光に対する透過性が高い材料を用いることが好ましい。

画素電極１１１及び画素電極１９１は同一の材料及び同一の工程で作製することができる。共通層１１２、共通層１１４、及び共通電極１１５は、受光素子１１０と発光素子１９０との双方に用いられる。受光素子１１０と発光素子１９０とは、活性層１１３と発光層１９３の構成が異なる以外は全て共通の構成とすることができる。これにより、作製工程を大幅に増やすことなく、表示パネル２００Ａに受光素子１１０を内蔵することができる。

基板１５２の基板１５１側の面には、遮光層ＢＭが設けられている。遮光層ＢＭは、受光素子１１０と重なる位置及び発光素子１９０と重なる位置に開口を有する。遮光層ＢＭを設けることで、受光素子１１０が光を検出する範囲を制御することができる。また、遮光層ＢＭを有することで、発光素子１９０から受光素子１１０に光が直接入射することを抑制できる。したがって、ノイズが少なく感度の高いセンサを実現できる。

トランジスタ２０１、トランジスタ２０５、及びトランジスタ２０６は、いずれも基板１５１上に形成されている。これらのトランジスタは、同一の材料及び同一の工程により作製することができる。

基板１５１上には、絶縁層２１１、絶縁層２１３、絶縁層２１５、及び絶縁層２１４がこの順で設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１３は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１５は、トランジスタを覆って設けられる。絶縁層２１４は、トランジスタを覆って設けられ、平坦化層としての機能を有する。なお、ゲート絶縁層の数及びトランジスタを覆う絶縁層の数は限定されず、それぞれ単層であっても２層以上であってもよい。

トランジスタを覆う絶縁層の少なくとも一層に、水または水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア層として機能させることができる。このような構成とすることで、トランジスタに外部から不純物が拡散することを効果的に抑制でき、表示装置の信頼性を高めることができる。

絶縁層２１１、絶縁層２１３、及び絶縁層２１５としては、それぞれ、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等を用いてもよい。また、上述の絶縁膜を２以上積層して用いてもよい。

ここで、有機絶縁膜は、無機絶縁膜に比べてバリア性が低いことが多い。そのため、有機絶縁膜は、表示パネル２００Ａの端部近傍に開口を有することが好ましい。これにより、表示パネル２００Ａの端部から有機絶縁膜を介して不純物が拡散することを抑制することができる。または、有機絶縁膜の端部が表示パネル２００Ａの端部よりも内側に位置するように有機絶縁膜を形成し、表示パネル２００Ａの端部に有機絶縁膜が露出しないようにしてもよい。

平坦化層として機能する絶縁層２１４には、有機絶縁膜が好適である。有機絶縁膜に用いることができる材料としては、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等が挙げられる。

図１８に示す領域２２８では、絶縁層２１４に開口が形成されている。これにより、絶縁層２１４に有機絶縁膜を用いる場合であっても、絶縁層２１４を介して外部から表示部１６２に不純物が拡散することを抑制できる。したがって、表示パネル２００Ａの信頼性を高めることができる。

トランジスタ２０１、トランジスタ２０５、及びトランジスタ２０６は、ゲートとして機能する導電層２２１、ゲート絶縁層として機能する絶縁層２１１、ソース及びドレインとして機能する導電層２２２ａ及び導電層２２２ｂ、半導体層２３１、ゲート絶縁層として機能する絶縁層２１３、並びに、ゲートとして機能する導電層２２３を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。絶縁層２１１は、導電層２２１と半導体層２３１との間に位置する。絶縁層２１３は、導電層２２３と半導体層２３１との間に位置する。

本実施の形態の表示パネルが有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタ、スタガ型のトランジスタ、逆スタガ型のトランジスタ等を用いることができる。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルが形成される半導体層の上下にゲートが設けられていてもよい。

トランジスタ２０１、トランジスタ２０５、及びトランジスタ２０６には、チャネルが形成される半導体層を２つのゲートで挟持する構成が適用されている。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。または、２つのゲートのうち、一方に閾値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタの閾値電圧を制御してもよい。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、単結晶半導体、または単結晶以外の結晶性を有する半導体（微結晶半導体、多結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。単結晶半導体または結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

トランジスタの半導体層は、金属酸化物（酸化物半導体ともいう）を有することが好ましい。または、トランジスタの半導体層は、シリコンを有していてもよい。シリコンとしては、アモルファスシリコン、結晶性のシリコン（低温ポリシリコン、単結晶シリコンなど）などが挙げられる。

半導体層は、例えば、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、及びマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、アルミニウム、ガリウム、イットリウム、及びスズから選ばれた一種または複数種であることが好ましい。

特に、半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＧＺＯとも記す）を用いることが好ましい。

半導体層がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットは、Ｍに対するＩｎの原子数比が１以上であることが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。

スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層を形成しやすくなるため好ましい。なお、成膜される半導体層の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。

なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎを４としたとき、Ｇａが１以上３以下であり、Ｚｎが２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であると記載する場合、Ｉｎを５としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎを１としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが０．１より大きく２以下である場合を含む。

回路１６４が有するトランジスタと、表示部１６２が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路１６４が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。同様に、表示部１６２が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。

基板１５１の、基板１５２が重ならない領域には、接続部２０４が設けられている。接続部２０４では、配線１６５が導電層１６６及び接続層２４２を介してＦＰＣ１７２と電気的に接続されている。接続部２０４の上面は、画素電極１９１と同一の導電膜を加工して得られた導電層１６６が露出している。これにより、接続部２０４とＦＰＣ１７２とを接続層２４２を介して電気的に接続することができる。

基板１５２の外側には各種光学部材を配置することができる。光学部材としては、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板１５２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等を配置してもよい。

基板１５１及び基板１５２には、それぞれ、ガラス、石英、セラミック、サファイア、樹脂などを用いることができる。基板１５１及び基板１５２に可撓性を有する材料を用いると、表示パネルの可撓性を高めることができる。

接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。

接続層２４２としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

発光素子１９０は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。

発光素子１９０は少なくとも発光層１９３を有する。発光素子１９０は、発光層１９３以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、電子ブロック材料、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。例えば、共通層１１２は、正孔注入層及び正孔輸送層の一方又は双方を有することが好ましい。例えば、共通層１１４は、電子輸送層及び電子注入層の一方または双方を有することが好ましい。

共通層１１２、発光層１９３、及び共通層１１４には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。共通層１１２、発光層１９３、及び共通層１１４を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

発光層１９３は、発光材料として、量子ドットなどの無機化合物を有していてもよい。

受光素子１１０の活性層１１３は、半導体を含む。当該半導体としては、シリコンなどの無機半導体、及び、有機化合物を含む有機半導体が挙げられる。本実施の形態では、活性層が有する半導体として、有機半導体を用いる例を示す。有機半導体を用いることで、発光素子１９０の発光層１９３と、受光素子１１０の活性層１１３と、を同じ方法（例えば、真空蒸着法）で形成することができ、製造装置を共通化できるため好ましい。

活性層１１３が有するｎ型半導体の材料としては、フラーレン（例えばＣ_６０、Ｃ_７０等）、フラーレン誘導体等の電子受容性の有機半導体材料が挙げられる。フラーレンは、サッカーボールのような形状を有し、当該形状はエネルギー的に安定である。フラーレンは、ＨＯＭＯ準位及びＬＵＭＯ準位の双方が深い（低い）。フラーレンは、ＬＵＭＯ準位が深いため、電子受容性（アクセプター性）が極めて高い。通常、ベンゼンのように、平面にπ電子共役（共鳴）が広がると、電子供与性（ドナー性）が高くなるが、フラーレンは球体形状であるため、π電子が大きく広がっているにも関わらず、電子受容性が高くなる。電子受容性が高いと、電荷分離を高速に効率よく起こすため、受光デバイスとして有益である。Ｃ_６０、Ｃ_７０ともに可視光領域に広い吸収帯を有しており、特にＣ_７０はＣ_６０に比べてπ電子共役系が大きく、長波長領域にも広い吸収帯を有するため好ましい。

また、活性層１１３が有するｎ型半導体の材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、ナフタレン誘導体、アントラセン誘導体、クマリン誘導体、ローダミン誘導体、トリアジン誘導体、キノン誘導体等が挙げられる。

活性層１１３が有するｐ型半導体の材料としては、銅（ＩＩ）フタロシアニン（Ｃｏｐｐｅｒ（ＩＩ） ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＣｕＰｃ）、テトラフェニルジベンゾペリフランテン（Ｔｅｔｒａｐｈｅｎｙｌｄｉｂｅｎｚｏｐｅｒｉｆｌａｎｔｈｅｎｅ；ＤＢＰ）、亜鉛フタロシアニン（Ｚｉｎｃ Ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＺｎＰｃ）、スズフタロシアニン（ＳｎＰｃ）、キナクリドン等の電子供与性の有機半導体材料が挙げられる。

また、ｐ型半導体の材料としては、カルバゾール誘導体、チオフェン誘導体、フラン誘導体、芳香族アミン骨格を有する化合物等が挙げられる。さらに、ｐ型半導体の材料としては、ナフタレン誘導体、アントラセン誘導体、ピレン誘導体、トリフェニレン誘導体、フルオレン誘導体、ピロール誘導体、ベンゾフラン誘導体、ベンゾチオフェン誘導体、インドール誘導体、ジベンゾフラン誘導体、ジベンゾチオフェン誘導体、インドロカルバゾール誘導体、ポルフィリン誘導体、フタロシアニン誘導体、ナフタロシアニン誘導体、キナクリドン誘導体、ポリフェニレンビニレン誘導体、ポリパラフェニレン誘導体、ポリフルオレン誘導体、ポリビニルカルバゾール誘導体、ポリチオフェン誘導体等が挙げられる。

例えば、活性層１１３は、ｎ型半導体とｐ型半導体とを共蒸着して形成することが好ましい。または、活性層１１３は、ｎ型半導体とｐ型半導体とを積層して形成してもよい。

トランジスタのゲート、ソース及びドレインのほか、表示パネルを構成する各種配線及び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、及びタングステンなどの金属、並びに、当該金属を主成分とする合金などが挙げられる。これらの材料を含む膜を単層で、または積層構造として用いることができる。

また、透光性を有する導電材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを含む酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、及びチタンなどの金属材料、または該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすることが好ましい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示パネルを構成する各種配線及び電極などの導電層、または表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。

各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル樹脂、エポキシ樹脂などの樹脂、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料が挙げられる。

〔構成例３－２〕
図１９Ａに、表示パネル２００Ｂの断面図を示す。表示パネル２００Ｂは、レンズ１４９及び保護層１９５を有する点で、主に表示パネル２００Ａと相違している。

受光素子１１０及び発光素子１９０を覆う保護層１９５を設けることで、受光素子１１０及び発光素子１９０に水などの不純物が拡散することを抑制し、受光素子１１０及び発光素子１９０の信頼性を高めることができる。

表示パネル２００Ｂの端部近傍の領域２２８において、絶縁層２１４の開口を介して、絶縁層２１５と保護層１９５とが互いに接することが好ましい。特に、絶縁層２１５が有する無機絶縁膜と保護層１９５が有する無機絶縁膜とが互いに接することが好ましい。これにより、有機絶縁膜を介して外部から表示部１６２に不純物が拡散することを抑制することができる。したがって、表示パネル２００Ｂの信頼性を高めることができる。

図１９Ｂに、保護層１９５が３層構造である例を示す。図１９Ｂにおいて、保護層１９５は、共通電極１１５上の無機絶縁層１９５ａと、無機絶縁層１９５ａ上の有機絶縁層１９５ｂと、有機絶縁層１９５ｂ上の無機絶縁層１９５ｃと、を有する。

無機絶縁層１９５ａの端部と無機絶縁層１９５ｃの端部は、有機絶縁層１９５ｂの端部よりも外側に延在し、互いに接している。そして、無機絶縁層１９５ａは、絶縁層２１４（有機絶縁層）の開口を介して、絶縁層２１５（無機絶縁層）と接する。これにより、絶縁層２１５と保護層１９５とで、受光素子１１０及び発光素子１９０を囲うことができるため、受光素子１１０及び発光素子１９０の信頼性を高めることができる。

このように、保護層１９５は、有機絶縁膜と無機絶縁膜との積層構造であってもよい。このとき、有機絶縁膜の端部よりも無機絶縁膜の端部を外側に延在させることが好ましい。

基板１５２の基板１５１側の面に、レンズ１４９が設けられている。レンズ１４９は、基板１５１側に凸面を有する。受光素子１１０の受光領域は、レンズ１４９と重なり、かつ、発光層１９３と重ならないことが好ましい。これにより、受光素子１１０を用いたセンサの感度及び精度を高めることができる。

レンズ１４９は、受光素子１１０が受光する光の波長に対する屈折率が１．３以上２．５以下であることが好ましい。レンズ１４９は、無機材料及び有機材料の少なくとも一方を用いて形成することができる。例えば、樹脂を含む材料をレンズ１４９に用いることができる。また、酸化物及び硫化物の少なくとも一方を含む材料をレンズ１４９に用いることができる。

具体的には、塩素、臭素、またはヨウ素を含む樹脂、重金属原子を含む樹脂、芳香環を含む樹脂、硫黄を含む樹脂などをレンズ１４９に用いることができる。または、樹脂と当該樹脂より屈折率の高い材料のナノ粒子を含む材料をレンズ１４９に用いることができる。酸化チタンまたは酸化ジルコニウムなどをナノ粒子に用いることができる。

また、酸化セリウム、酸化ハフニウム、酸化ランタン、酸化マグネシウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化イットリウム、酸化亜鉛、インジウムとスズを含む酸化物、またはインジウムとガリウムと亜鉛を含む酸化物などを、レンズ１４９に用いることができる。または、硫化亜鉛などを、レンズ１４９に用いることができる。

また、表示パネル２００Ｂでは、保護層１９５と基板１５２とが接着層１４２によって貼り合わされている。接着層１４２は、受光素子１１０及び発光素子１９０とそれぞれ重ねて設けられており、表示パネル２００Ｂには、固体封止構造が適用されている。

〔構成例３－３〕
図２０Ａに、表示パネル２００Ｃの断面図を示す。表示パネル２００Ｃは、トランジスタの構造が異なる点、遮光層ＢＭ及びレンズ１４９を有さない点で、主に表示パネル２００Ｂと相違している。

表示パネル２００Ｃは、基板１５１上に、トランジスタ２０８、トランジスタ２０９、及びトランジスタ２１０を有する。

トランジスタ２０８、トランジスタ２０９、及びトランジスタ２１０は、ゲートとして機能する導電層２２１、ゲート絶縁層として機能する絶縁層２１１、チャネル形成領域２３１ｉ及び一対の低抵抗領域２３１ｎを有する半導体層、一対の低抵抗領域２３１ｎの一方と接続する導電層２２２ａ、一対の低抵抗領域２３１ｎの他方と接続する導電層２２２ｂ、ゲート絶縁層として機能する絶縁層２２５、ゲートとして機能する導電層２２３、並びに、導電層２２３を覆う絶縁層２１５を有する。絶縁層２１１は、導電層２２１とチャネル形成領域２３１ｉとの間に位置する。絶縁層２２５は、導電層２２３とチャネル形成領域２３１ｉとの間に位置する。

導電層２２２ａ及び導電層２２２ｂは、それぞれ、絶縁層２２５及び絶縁層２１５に設けられた開口を介して低抵抗領域２３１ｎと接続される。導電層２２２ａ及び導電層２２２ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。

発光素子１９０の画素電極１９１は、導電層２２２ｂを介してトランジスタ２０８の一対の低抵抗領域２３１ｎの一方と電気的に接続される。

受光素子１１０の画素電極１１１は、導電層２２２ｂを介してトランジスタ２０９の一対の低抵抗領域２３１ｎの他方と電気的に接続される。

図２０Ａには、絶縁層２２５が半導体層の上面及び側面を覆う例を示している。一方、図２０Ｂには、絶縁層２２５は、半導体層２３１のチャネル形成領域２３１ｉと重なり、低抵抗領域２３１ｎとは重ならないトランジスタ２０２の例を示している。例えば、導電層２２３をマスクとして用いて絶縁層２２５を加工することで、図２０Ｂに示す構造を作製できる。図２０Ｂでは、絶縁層２２５及び導電層２２３を覆って絶縁層２１５が設けられ、絶縁層２１５の開口を介して、導電層２２２ａ及び導電層２２２ｂがそれぞれ低抵抗領域２３１ｎと接続されている。さらに、トランジスタを覆う絶縁層２１８を設けてもよい。

〔構成例３－４〕
図２１に、表示パネル２００Ｄの断面図を示す。表示パネル２００Ｄは、基板の構成が異なる点で、表示パネル２００Ｃと主に相違している。

表示パネル２００Ｄは、基板１５１及び基板１５２を有さず、基板１５３、基板１５４、接着層１５５、及び絶縁層２１２を有する。

基板１５３と絶縁層２１２とは接着層１５５によって貼り合わされている。基板１５４と保護層１９５とは接着層１４２によって貼り合わされている。

表示パネル２００Ｄは、作製基板上で形成された絶縁層２１２、トランジスタ２０８、トランジスタ２０９、受光素子１１０、及び発光素子１９０等を、基板１５３上に転置することで作製される構成である。基板１５３及び基板１５４は、それぞれ、可撓性を有することが好ましい。これにより、表示パネル２００Ｄの可撓性を高めることができる。

絶縁層２１２には、絶縁層２１１、絶縁層２１３、及び絶縁層２１５に用いることができる無機絶縁膜を用いることができる。または、絶縁層２１２として、有機絶縁膜と無機絶縁膜の積層膜としてもよい。このとき、トランジスタ２０９側の膜を、無機絶縁膜とすることが好ましい。

以上が、表示パネルの構成例についての説明である。

［金属酸化物について］
以下では、半導体層に適用可能な金属酸化物について説明する。

なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。例えば、亜鉛酸窒化物（ＺｎＯＮ）などの窒素を有する金属酸化物を、半導体層に用いてもよい。

なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能または材料の構成の一例を表す。

例えば、半導体層にはＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることができる。

ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。

ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。

ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。

また、ＣＡＡＣ－ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。

ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入、及び欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物及び欠陥（酸素欠損（Ｖ_Ｏ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳまたは非晶質酸化物半導体と区別が付かない場合がある。

なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム－ガリウム－亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。

ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。

酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。

半導体層として機能する金属酸化物膜は、不活性ガス及び酸素ガスのいずれか一方または双方を用いて成膜することができる。なお、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）に、特に限定はない。ただし、電界効果移動度が高いトランジスタを得る場合においては、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）は、０％以上３０％以下が好ましく、５％以上３０％以下がより好ましく、７％以上１５％以下がさらに好ましい。

金属酸化物は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましく、３ｅＶ以上であることがさらに好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。

金属酸化物膜の成膜時の基板温度は、３５０℃以下が好ましく、室温以上２００℃以下がより好ましく、室温以上１３０℃以下がさらに好ましい。金属酸化物膜の成膜時の基板温度が室温であると、生産性を高めることができ、好ましい。

金属酸化物膜は、スパッタリング法により形成することができる。そのほか、例えばＰＬＤ法、ＰＥＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法などを用いてもよい。

以上が、金属酸化物についての説明である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、本発明の一態様の表示装置が適用された電子機器について、図２２～図２４を用いて説明する。

本実施の形態の電子機器は、本発明の一態様の表示装置を有する。表示装置は、光を検出する機能を有するため、表示部で生体認証を行うこと、及び、タッチもしくはニアタッチを検出することができる。本発明の一態様の電子機器は、不正使用が困難で、セキュリティレベルの極めて高い電子機器である。また、電子機器の機能性及び利便性などを高めることができる。

電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。

本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を検知、検出、または測定する機能を含むもの）を有していてもよい。

本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。

図２２Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。

電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。

表示部６５０２に、本発明の一態様の表示装置を適用することができる。

図２２Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。

筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。

保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない）により固定されている。

表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。

表示パネル６５１１には本発明の一態様のフレキシブルディスプレイを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。

図２３Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図２３Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、または別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。

なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２３Ｂに、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図２３Ｃ、及び図２３Ｄに、デジタルサイネージの一例を示す。

図２３Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

図２３Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。

図２３Ｃ及び図２３（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。

表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、ユーザーが直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

また、図２３Ｃ、及び図２３Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。

また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。

図２４Ａ乃至図２４Ｆに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を検知、検出、または測定する機能を含むもの）、マイクロフォン９００８、等を有する。

図２４Ａ乃至図２４Ｆに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。

図２４Ａ乃至図２４Ｆに示す電子機器の詳細について、以下説明を行う。

図２４Ａは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字または画像情報をその複数の面に表示することができる。図２４Ａでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールまたはＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。

図２４Ｂは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えばユーザーは、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。ユーザーは、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。

図２４Ｃは、腕時計型の携帯情報端末９２００を示す斜視図である。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。

図２４Ｄ、図２４Ｅ、及び図２４Ｆは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２４Ｄは携帯情報端末９２０１を展開した状態、図２４Ｆは折り畳んだ状態、図２４Ｅは図２４Ｄと図２４Ｆの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

ＡＤＣ：変換部：ＰＡ：増幅部：ＡＭＰ：比較回路：ＤＡＣ：変換部：ＶＡ：増幅部：ＭＵＸ：マルチプレクサ回路：ＴＸ、ＳＥ、ＲＳ、ＷＸ、ＳＬ、ＧＬ：配線：ＰＤ：受光素子：ＥＬ：発光素子：ＩＮ：入力端子：ＯＵＴ：出力端子：Ｖ_ＲＥＦ、Ｖ_ＲＥＦＲ、Ｖ_ＲＥＦＳ：参照電位：ＡＭＰ１、ＡＭＰ２：比較回路：Ｃ、Ｃ１、Ｃ２、Ｃ１１、Ｃ１２：容量：Ｍ１乃至Ｍ７：トランジスタ：ＳＷ１乃至ＳＷ４：スイッチ：ＳＥＬ１、ＳＥＬ２：選択回路：１０：撮像装置：１１：撮像部：１２：回路部：１３：駆動回路部：１５：画素：２１乃至２３：基板：３０：画素：３１、３２：端子：３３：配線：５０：表示装置：５１：表示部：５２：回路部：５３：駆動回路部：６１：画素：６１Ｂ、６１Ｇ、６１Ｒ：副画素：６２：撮像画素：７０：画素

Claims (3)

1. ソース線駆動回路と、読み出し回路とを有するＩＣチップであって、
   前記読み出し回路は、増幅部と、変換部と、を有し、
   前記増幅部は、比較回路を有し、
   前記増幅部には、第１の信号と第２の信号が順に入力され、
   前記比較回路には、前記第１の信号が入力される期間に、第１の参照電位が与えられ、
   前記比較回路には、前記第２の信号が入力される期間に、第２の参照電位が与えられ、
   前記増幅部は、前記第２の信号が入力される期間に、前記第１の信号と前記第２の信号の電位の差分を増幅した出力電位を前記変換部に出力し、
   前記変換部は、前記出力電位をデジタル値に変換する、ＩＣチップ。
2. ソース線駆動回路と、読み出し回路とを有するＩＣチップであって、
   前記読み出し回路は、増幅部と、変換部と、入力端子と、を有し、
   前記増幅部は、比較回路と、第１の容量と、第２の容量と、第１のスイッチと、を有し、
   前記比較回路は、反転入力端子と、非反転入力端子と、出力端子と、を有し、
   前記入力端子には、第１の信号と第２の信号が順に与えられ、
   前記第１の容量が有する一対の電極の一方は、前記入力端子と電気的に接続され、
   前記第１の容量が有する一対の電極の他方は、前記反転入力端子と電気的に接続され、
   前記第２の容量が有する一対の電極の一方は、前記反転入力端子と電気的に接続され、
   前記第２の容量が有する一対の電極の他方は、前記出力端子と電気的に接続され、
   前記第１のスイッチの一方の端子は、前記反転入力端子と電気的に接続され、
   前記第１のスイッチの他方の端子は、前記出力端子と電気的に接続され、
   前記入力端子に前記第１の信号が与えられたとき、前記第１のスイッチが導通し、且つ、前記非反転入力端子に第１の参照電位が与えられ、
   前記入力端子に前記第２の信号が与えられたとき、前記第１のスイッチが遮断され、且つ、前記非反転入力端子に第２の参照電位が与えられ、
   前記第１の参照電位は、前記第２の参照電位と異なる電位であり、
   前記変換部は、前記出力端子から出力される電位をデジタル値に変換する、ＩＣチップ。
3. ソース線駆動回路と、読み出し回路とを有するＩＣチップであって、
   前記読み出し回路は、増幅部と、変換部と、入力端子と、を有し、
   前記増幅部は、比較回路と、第１の容量と、第２の容量と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の配線と、第２の配線と、を有し、
   前記比較回路は、反転入力端子と、非反転入力端子と、出力端子と、を有し、
   前記入力端子には、第１の信号と第２の信号が順に与えられ、
   前記第１の容量が有する一対の電極の一方は、前記入力端子と電気的に接続され、
   前記第１の容量が有する一対の電極の他方は、前記反転入力端子と電気的に接続され、
   前記第２の容量が有する一対の電極の一方は、前記反転入力端子と電気的に接続され、
   前記第２の容量が有する一対の電極の他方は、前記出力端子と電気的に接続され、
   前記第１のスイッチの一方の端子は、前記反転入力端子と電気的に接続され、
   前記第１のスイッチの他方の端子は、前記出力端子と電気的に接続され、
   前記非反転入力端子は、前記第２のスイッチを介して、第１の参照電位が与えられる前記第１の配線と電気的に接続され、
   前記非反転入力端子は、前記第３のスイッチを介して、第２の参照電位が与えられる前記第２の配線と電気的に接続され、
   前記第１の参照電位は、前記第２の参照電位と異なる電位であり、
   前記変換部は、前記出力端子から出力される電位をデジタル値に変換する、ＩＣチップ。

Images