KR20220149405A - 반도체 장치, 촬상 장치, 및 표시 장치 - Google Patents

반도체 장치, 촬상 장치, 및 표시 장치 Download PDF

Info

Publication number
KR20220149405A
KR20220149405A KR1020217029922A KR20217029922A KR20220149405A KR 20220149405 A KR20220149405 A KR 20220149405A KR 1020217029922 A KR1020217029922 A KR 1020217029922A KR 20217029922 A KR20217029922 A KR 20217029922A KR 20220149405 A KR20220149405 A KR 20220149405A
Authority
KR
South Korea
Prior art keywords
wiring
input terminal
light
pixel
signal
Prior art date
Application number
KR1020217029922A
Other languages
English (en)
Inventor
게이 다카하시
고우헤이 도요타카
히데토모 고바야시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220149405A publication Critical patent/KR20220149405A/ko

Links

Images

Classifications

    • H04N5/378
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/79Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H01L27/288
    • H01L27/3234
    • H01L27/3276
    • H01L51/0096
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3741
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65OLEDs integrated with inorganic image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/33Transforming infrared radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

촬상 장치의 판독 정밀도를 높인다. 휘도가 높은 경우에도 명료한 촬상을 실현한다. 촬상 장치의 판독 회로는 증폭부와 변환부를 가진다. 증폭부는 순차적으로 입력되는 제 1 신호와 제 2 신호의 전위의 차분을 증폭하여 변환부에 출력한다. 변환부는 증폭부의 출력 전위를 디지털값으로 변환한다. 증폭부는 제 1 참조 전위와 제 1 신호에 기초하여 리셋되고, 제 1 참조 전위와는 상이한 제 2 참조 전위와 제 2 신호에 기초하여 전위의 차분을 증폭한다.

Description

반도체 장치, 촬상 장치, 및 표시 장치
본 발명의 일 형태는 반도체 장치에 관한 것이다. 본 발명의 일 형태는 촬상 장치에 관한 것이다. 본 발명의 일 형태는 촬상 기능을 가지는 표시 장치에 관한 것이다. 본 발명의 일 형태는 판독 회로에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로 들 수 있다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
광전 변환 소자를 가지는 화소가 매트릭스로 배치된 촬상 장치가 알려져 있다. 화소에서 취득된 아날로그 신호는 아날로그 디지털 변환 회로(A-D 변환 회로)에 의하여 디지털 데이터로 변환되어 출력되는 경우가 많다. 또한 화소로부터 출력되는 신호의 진폭을 증폭하고 A-D 변환 처리를 수행함으로써 다이내믹 레인지를 확대하는 기술이 알려져 있다. 예를 들어 특허문헌 1에는, 설정된 게인으로 화소의 신호를 증폭하는 증폭 회로, 및 AD 변환부를 가지는 촬상 장치가 개시되어 있다.
일본 공개특허공보 특개2013-236362호
본 발명의 일 형태는 촬상 장치의 판독 정밀도를 높이는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 촬상 휘도가 높은 경우에도 명료한 촬상을 실현하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 저비용으로 실현할 수 있는 판독 회로를 가지는 반도체 장치 또는 촬상 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 촬상 기능을 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 지문 등을 명료하게 촬상할 수 있는 촬상 장치 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 단자수 또는 배선수가 삭감된 반도체 장치, 촬상 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 전자 기기 등의 부품 점수를 삭감하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 구성을 가지는 반도체 장치, 촬상 장치, 표시 장치, 또는 전자 기기를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.
본 발명의 일 형태는 증폭부와 변환부를 가지는 반도체 장치이다. 증폭부는 비교 회로를 가지고, 제 1 신호와 제 2 신호가 순차적으로 입력된다. 비교 회로는 제 1 신호가 입력되는 기간에 제 1 참조 전위를 공급받는다. 또한 비교 회로는 제 2 신호가 입력되는 기간에 제 2 참조 전위를 공급받는다. 증폭부는 제 2 신호가 입력되는 기간에 제 1 신호와 제 2 신호의 전위의 차분을 증폭한 출력 전위를 변환부에 출력한다. 변환부는 출력 전위를 디지털값으로 변환한다.
본 발명의 다른 일 형태는 증폭부와, 변환부와, 입력 단자를 가지는 반도체 장치이다. 증폭부는 비교 회로와, 제 1 용량 소자와, 제 2 용량 소자와, 제 1 스위치를 가진다. 비교 회로는 반전 입력 단자와, 비반전 입력 단자와, 출력 단자를 가진다. 입력 단자에는 제 1 신호와 제 2 신호가 순차적으로 공급된다. 제 1 용량 소자는 한 쌍의 전극 중 한쪽이 입력 단자와 전기적으로 접속되고, 다른 쪽이 반전 입력 단자와 전기적으로 접속된다. 제 2 용량 소자 및 제 1 스위치는 반전 입력 단자와 출력 단자에 대하여 각각 병렬로 전기적으로 접속된다. 증폭부에서는, 제 1 신호가 공급되었을 때 제 1 스위치가 도통되고 또한 비반전 입력 단자에 제 1 참조 전위가 공급되고, 제 2 신호가 공급되었을 때 제 1 스위치가 차단되고 또한 비반전 입력 단자에 제 1 참조 전위와는 상이한 제 2 참조 전위가 공급된다. 변환부는 출력 단자로부터 출력되는 전위를 디지털값으로 변환한다.
본 발명의 다른 일 형태는 증폭부와, 변환부와, 입력 단자를 가지는 반도체 장치이다. 증폭부는 비교 회로와, 제 1 용량 소자와, 제 2 용량 소자와, 제 1 스위치와, 제 2 스위치와, 제 3 스위치와, 제 1 배선과, 제 2 배선을 가진다. 비교 회로는 반전 입력 단자와, 비반전 입력 단자와, 출력 단자를 가진다. 입력 단자에는 제 1 신호와 제 2 신호가 순차적으로 공급된다. 제 1 용량 소자는 한 쌍의 전극 중 한쪽이 입력 단자와 전기적으로 접속되고, 다른 쪽이 반전 입력 단자와 전기적으로 접속된다. 제 2 용량 소자 및 제 1 스위치는 반전 입력 단자와 출력 단자에 대하여 각각 병렬로 전기적으로 접속된다. 제 1 참조 전위가 공급되는 제 1 배선과 비반전 입력 단자는 제 2 스위치를 통하여 전기적으로 접속된다. 제 1 참조 전위와는 상이한 제 2 참조 전위가 공급되는 제 2 배선과 비반전 입력 단자는 제 3 스위치를 통하여 전기적으로 접속된다. 변환부는 출력 단자로부터 출력되는 전위를 디지털값으로 변환한다.
본 발명의 일 형태는 상술한 어느 반도체 장치와, 화소와, 제 3 배선을 가지는 촬상 장치이다. 화소는 광전 변환 소자와 화소 회로를 가진다. 화소 회로는 수광 전위를 포함하는 제 1 신호와 리셋 전위를 포함하는 제 2 신호를 제 3 배선에 출력한다. 제 3 배선은 입력 단자와 전기적으로 접속된다.
또한 본 발명의 다른 일 형태는 상술한 어느 반도체 장치와, 복수의 화소와, 복수의 제 3 배선과, 제 1 선택 회로를 가지는 촬상 장치이다. 화소는 광전 변환 소자와 화소 회로를 가진다. 화소 회로는 수광 전위를 포함하는 제 1 신호와 리셋 전위를 포함하는 제 2 신호를 제 3 배선에 출력한다. 복수의 제 3 배선은 제 1 선택 회로에 전기적으로 접속된다. 제 1 선택 회로는 복수의 제 3 배선 중 하나를 선택하고, 선택된 제 3 배선과 입력 단자를 전기적으로 접속한다.
또한 상술한 어느 촬상 장치는 제 3 배선과 입력 단자 사이에 상관 이중 샘플링 회로를 가지는 것이 바람직하다.
또한 상술한 어느 촬상 장치는 제 1 기판과 제 2 기판을 가지는 것이 바람직하다. 이때, 반도체 장치는 제 1 기판에 제공되고, 화소는 제 2 기판에 제공되는 것이 바람직하다.
또한 본 발명의 다른 일 형태는 증폭부와, 제 1 변환부와, 제 2 변환부와, 입력 단자와, 제 1 출력 단자를 가지는 반도체 장치이다. 증폭부는 비교 회로와, 제 1 용량 소자와, 제 2 용량 소자와, 제 1 스위치를 가진다. 비교 회로는 반전 입력 단자와, 비반전 입력 단자와, 제 2 출력 단자를 가진다. 입력 단자에는 제 1 신호와 제 2 신호가 순차적으로 공급된다. 제 1 용량 소자는 한 쌍의 전극 중 한쪽이 입력 단자와 전기적으로 접속되고, 다른 쪽이 반전 입력 단자와 전기적으로 접속된다. 제 2 용량 소자 및 제 1 스위치는 반전 입력 단자와 제 2 출력 단자에 대하여 각각 병렬로 전기적으로 접속된다. 증폭부에서는, 제 1 신호가 공급되었을 때 비반전 입력 단자에 제 1 참조 전위가 공급되고, 제 2 신호가 공급되었을 때 비반전 입력 단자에 제 1 참조 전위와는 상이한 제 2 참조 전위가 공급된다. 제 1 변환부는 제 2 출력 단자로부터 출력되는 전위를 디지털값으로 변환한다. 제 2 변환부는 디지털 신호를 공급받고, 디지털 신호를 아날로그의 제 3 신호로 변환하여 제 1 출력 단자에 출력한다. 증폭부, 제 1 변환부, 및 제 2 변환부는 제 1 기판 위에 제공된다.
또한 상기 형태에 있어서 제 4 스위치를 가지는 것이 바람직하다. 이때, 제 1 출력 단자와 비반전 입력 단자는 제 4 스위치를 통하여 전기적으로 접속된다. 또한 제 2 변환부는 디지털 신호에 기초하여 데이터 전위, 제 1 참조 전위, 및 제 2 참조 전위를 포함하는 제 3 신호를 출력한다. 또한 제 1 출력 단자에 제 1 참조 전위가 출력되는 기간 및 제 2 참조 전위가 출력되는 기간에 제 4 스위치가 도통 상태가 되고, 제 1 출력 단자에 데이터 전위가 출력되는 기간에 제 4 스위치가 비도통 상태가 되는 것이 바람직하다.
또한 상술한 어느 형태에 있어서 제 2 스위치와, 제 3 스위치와, 제 1 배선과, 제 2 배선을 가지는 것이 바람직하다. 이때, 제 1 참조 전위가 공급되는 제 1 배선과 비반전 입력 단자는 제 2 스위치를 통하여 전기적으로 접속된다. 제 2 참조 전위가 공급되는 제 2 배선과 비반전 입력 단자는 제 3 스위치를 통하여 전기적으로 접속된다.
또한 본 발명의 일 형태는 상술한 어느 반도체 장치와, 제 1 화소와, 제 2 화소와, 제 3 배선과, 제 4 배선을 가지는 표시 장치이다. 제 1 화소는 광전 변환 소자와 제 1 화소 회로를 가진다. 제 1 화소 회로는 수광 전위를 포함하는 제 1 신호와 리셋 전위를 포함하는 제 2 신호를 제 3 배선에 출력한다. 제 3 배선은 입력 단자와 전기적으로 접속된다. 제 2 화소는 표시 소자와 제 2 화소 회로를 가진다. 제 4 배선은 제 1 출력 단자와 제 2 화소 회로에 전기적으로 접속된다. 제 2 화소 회로는 제 3 신호에 기초하여 표시 소자의 계조를 제어한다.
또한 상기 형태에 있어서 제 2 선택 회로와, 제 3 선택 회로와, 제 5 배선을 가지는 것이 바람직하다. 이때, 제 3 배선 및 제 4 배선은 제 2 선택 회로와 전기적으로 접속된다. 입력 단자와 제 1 출력 단자는 제 3 선택 회로와 전기적으로 접속된다. 제 2 선택 회로와 제 3 선택 회로는 제 5 배선을 통하여 전기적으로 접속된다. 제 2 선택 회로는 제 3 배선 및 제 4 배선 중 어느 한쪽을 선택하여 제 5 배선과 전기적으로 접속시킨다. 제 3 선택 회로는 입력 단자 및 제 1 출력 단자 중 어느 한쪽을 선택하여 제 5 배선과 전기적으로 접속시킨다.
또한 상술한 어느 형태에 있어서 표시 소자는 발광 소자인 것이 바람직하다. 또한 광전 변환 소자와 발광 소자는 동일한 면 위에 위치하는 것이 바람직하다. 또한 광전 변환 소자는 화소 전극과 제 1 전극 사이에 전자 주입층, 전자 수송층, 발광층, 활성층, 정공 주입층, 및 정공 수송층을 가지는 것이 바람직하다. 또한 발광 소자는 제 1 전극, 전자 주입층, 전자 수송층, 정공 주입층, 및 정공 수송층 중 하나 이상을 가지는 것이 바람직하다.
또한 상술한 어느 형태에 있어서 제 1 기판과는 상이한 제 2 기판을 가지는 것이 바람직하다. 이때, 반도체 장치는 제 1 기판에 제공되고, 제 1 화소 및 제 2 화소는 제 2 기판에 제공되는 것이 바람직하다. 또한 제 1 기판은 단결정 기판이고, 제 2 기판은 유리 또는 유기 수지를 포함하는 것이 바람직하다.
본 발명의 일 형태에 따르면, 촬상 장치의 판독 정밀도를 높일 수 있다. 본 발명의 일 형태에 따르면, 촬상 휘도가 높은 경우에도 명료한 촬상을 실현할 수 있다. 본 발명의 일 형태에 따르면, 저비용으로 실현할 수 있는 판독 회로를 가지는 반도체 장치 또는 촬상 장치를 제공할 수 있다.
본 발명의 일 형태에 따르면, 촬상 기능을 가지는 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면, 지문 등을 명료하게 촬상할 수 있는 촬상 장치 또는 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면, 단자수 또는 배선수가 삭감된 반도체 장치, 촬상 장치, 또는 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면, 전자 기기 등의 부품 점수를 삭감할 수 있다. 본 발명의 일 형태에 따르면, 신규 구성을 가지는 반도체 장치, 촬상 장치, 표시 장치, 또는 전자 기기를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.
도 1의 (A)는 촬상 장치의 구성예를 나타낸 것이다. 도 1의 (B)는 회로부의 구성예를 나타낸 것이다.
도 2의 (A) 및 (B)는 증폭부의 동작을 설명하는 도면이다.
도 3은 회로부의 구성예를 나타낸 것이다.
도 4의 (A) 및 (B)는 증폭부의 동작을 설명하는 도면이다.
도 5의 (A)는 촬상 장치의 구성예를 나타낸 것이다. 도 5의 (B)는 타이밍 차트이다.
도 6은 촬상 장치의 구성예를 나타낸 것이다.
도 7의 (A)는 표시 장치의 구성예를 나타낸 것이다. 도 7의 (B) 및 (C)는 화소의 구성예를 나타낸 것이다.
도 8의 (A) 및 (B)는 회로부의 구성예를 나타낸 것이다.
도 9의 (A) 및 (B)는 회로부의 구성예를 나타낸 것이다.
도 10의 (A) 내지 (C)는 회로부의 구성예를 나타낸 것이다.
도 11의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 것이다.
도 12의 (A), (B), (D), (F) 내지 (H)는 표시 장치의 구성예를 나타낸 것이다. 도 12의 (C) 및 (E)는 화상의 예를 나타낸 것이다.
도 13의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 것이다.
도 14의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 것이다.
도 15의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 것이다.
도 16의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 것이다.
도 17은 표시 장치의 구성예를 나타낸 것이다.
도 18은 표시 장치의 구성예를 나타낸 것이다.
도 19의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 것이다.
도 20의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 것이다.
도 21은 표시 장치의 구성예를 나타낸 것이다.
도 22의 (A) 및 (B)는 전자 기기의 구성예를 나타낸 것이다.
도 23의 (A) 내지 (D)는 전자 기기의 구성예를 나타낸 것이다.
도 24의 (A) 내지 (F)는 전자 기기의 구성예를 나타낸 것이다.
이하에서, 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 간에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명하는 각 도면에 있어서 각 구성 요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되는 것은 아니다.
또한 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것이 아니다.
또한 본 명세서 등에서 "전기적으로 접속"에는 "어떠한 전기적 작용을 가지는 것"을 통하여 접속되어 있는 경우가 포함된다. 여기서 "어떠한 전기적 작용을 가지는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별히 제한을 받지 않는다. 예를 들어, "어떠한 전기적 작용을 가지는 것"에는 전극 및 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 코일, 용량 소자, 이 외 각종 기능을 가지는 소자 등이 포함된다.
또한 본 명세서 등에서 노드란 회로를 구성하는 소자들의 전기적 접속을 가능하게 하는 소자(예를 들어 배선 등)를 말한다. 따라서 "A가 접속된 노드"란 A와 전기적으로 접속되고, 또한 전위가 A와 같다고 간주할 수 있는 배선을 말한다. 또한 배선의 중간에 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드 등)가 하나 이상 배치되어 있어도, 전위가 A와 같다고 간주할 수 있다면 그 배선은 같은 노드인 것으로 한다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한 본 명세서 등에서는, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치, 촬상 장치, 및 표시 장치의 구성예에 대하여 설명한다.
[촬상 장치의 구성예 1]
도 1의 (A)에 촬상 장치(10)의 블록도를 나타내었다. 촬상 장치(10)는 촬상부(11), 회로부(12), 및 구동 회로부(13) 등을 가진다.
촬상부(11)는 매트릭스로 배치된 복수의 화소(15)를 가진다. 화소(15)는 광전 변환 소자로서 기능하는 수광 소자와 화소 회로를 가진다. 도 1의 (A)에서는 m행 n열로 배열된 화소(15)를 가지는 예를 나타내었다.
화소(15)는 배선(TX), 배선(SE), 배선(RS), 및 배선(WX)과 전기적으로 접속되어 있다. 배선(TX), 배선(SE), 및 배선(RS)은 구동 회로부(13)와 전기적으로 접속되어 있다. 배선(WX)은 회로부(12)와 전기적으로 접속되어 있다.
화소(15)는 배선(WX)에 제 1 신호와 제 2 신호를 각각 순차적으로 출력하도록 구동된다. 제 1 신호는 노광 기간에 화소(15)가 가지는 수광 소자에서 수광한 광량에 대응하는 수광 전위(후술하는 전위(VS))를 포함하는 신호이다. 제 2 신호는 화소(15)가 소정의 전위로 리셋된 상태로 출력되는 리셋 전위(후술하는 전위(VR))를 포함하는 신호이다. 제 1 신호는 수광 신호라고도 부를 수 있고, 제 2 신호는 리셋 신호라고도 부를 수 있다.
구동 회로부(13)는 화소(15)를 구동시키기 위한 신호를 생성하고, 배선(SE), 배선(TX), 및 배선(RS)을 통하여 화소(15)에 출력하는 기능을 가진다. 회로부(12)는 화소(15)로부터 배선(WX)을 통하여 출력되는 신호를 수신하고, 디지털의 화상 데이터로서 외부에 출력하는 기능을 가진다. 회로부(12)는 판독 회로로서 기능한다.
회로부(12)는 복수의 증폭부(PA)와 복수의 변환부(ADC)를 가진다. 배선(WX)은 증폭부(PA)와 전기적으로 접속된다. 증폭부(PA)는 변환부(ADC)와 전기적으로 접속된다. 도 1의 (A)에서는 회로부(12)가 n개의 증폭부(PA)와 n개의 변환부(ADC)를 가지는 예를 나타내었다. 또한 배선(WX)과 증폭부(PA) 사이에 다른 회로가 제공되어 있어도 좋다. 예를 들어, 화소(15)가 가지는 트랜지스터와 함께 소스 폴로어를 구성하는 회로, 증폭 회로, 버퍼 회로, 멀티플렉서 회로, 또는 상관 이중 샘플링(CDS: Correlated Double Sampling) 회로 등의 각종 회로를 제공하여도 좋다.
증폭부(PA)는 배선(WX)을 통하여 화소(15)로부터 출력되는 제 1 신호와 제 2 신호의 차분을 증폭하고, 아날로그 신호로서 변환부(ADC)에 출력하는 기능을 가진다. 증폭부(PA)는 전치 증폭기라고 부를 수도 있다. 변환부(ADC)는 증폭부(PA)로부터 입력되는 아날로그 신호를 디지털 신호로 변환하는 기능을 가진다.
여기서, 도 1의 (A)에 나타낸 바와 같이 촬상부(11)는 기판(21)에 제공된다. 회로부(12)는 기판(22)에 제공된다. 구동 회로부(13)는 기판(23)에 제공된다. 기판(21), 기판(22), 및 기판(23)으로서는 실리콘, 화합물 반도체 등의 단결정 기판, 또는 SOI(Silicon on Insulator) 기판 등을 사용할 수 있다. 또한 촬상부(11)가 제공되는 기판(21)으로서 유리, 석영, 세라믹, 사파이어, 수지 등의 절연성 기판을 사용하여도 좋다. 또한 기판(21)으로서 강성을 가지는 기판을 사용하여도 좋고, 가요성을 가지는 기판을 사용하여도 좋다. 또한 촬상부(11)와 구동 회로부(13)를 같은 기판에 제공하고, 회로부(12)를 다른 기판에 제공하여도 좋다. 또한 촬상부(11), 회로부(12), 및 구동 회로부(13)를 같은 기판에 제공하여도 좋다.
[판독 회로의 구성예 1]
도 1의 (B)에 본 발명의 일 형태의 반도체 장치인 회로부(12)의 구성예를 나타내었다. 도 1의 (B)에는 회로부(12)로서, j번째(j는 1 이상 n 이하의 정수)의 배선(WX[j])에 대응하는 증폭부(PA[j]) 및 변환부(ADC[j])를 나타내었다. 또한 도 1의 (B)에는 회로부(12)가 가지는 입력 단자(IN)를 나타내었다. 입력 단자(IN)에는 배선(WX[j])이 전기적으로 접속되어 있다.
증폭부(PA[j])는 비교 회로(AMP), 용량 소자(C1), 용량 소자(C2), 및 스위치(SW1) 등을 가진다. 비교 회로(AMP)는 반전 입력 단자, 비반전 입력 단자, 및 출력 단자를 가진다. 비교 회로(AMP)로서는 예를 들어 콤퍼레이터, 또는 연산 증폭기 등의 차동 증폭기(차동 증폭 회로라고도 함)를 사용할 수 있다.
용량 소자(C1)는 한쪽 전극이 입력 단자(IN)와 전기적으로 접속되고, 다른 쪽 전극이 스위치(SW1)의 한쪽 단자, 용량 소자(C2)의 한쪽 전극, 및 비교 회로(AMP)의 반전 입력 단자와 전기적으로 접속되어 있다. 스위치(SW1)의 다른 쪽 단자는 용량 소자(C2)의 다른 쪽 전극 및 비교 회로(AMP)의 출력 단자와 전기적으로 접속되어 있다. 비교 회로(AMP)의 출력 단자는 변환부(ADC[j])의 입력 단자와 전기적으로 접속되어 있다. 비교 회로(AMP)의 비반전 입력 단자는 참조 전위(VREF)가 공급되는 배선과 전기적으로 접속되어 있다.
도 1의 (B)에서, 스위치(SW1)와 용량 소자(C2)는 각각 비교 회로(AMP)의 반전 입력 단자와 출력 단자에 대하여 병렬로 접속되어 있다고도 할 수 있다.
<구동 방법예 1>
본 발명의 일 형태의 판독 회로는 증폭부와 변환부를 가진다. 증폭부는 순차적으로 입력되는 제 1 신호와 제 2 신호의 전위의 차분을 증폭하여 변환부에 출력한다. 변환부는 증폭부의 출력 전위를 디지털값으로 변환한다. 증폭부는 제 1 참조 전위와 제 1 신호에 기초하여 리셋되고, 제 1 참조 전위와는 상이한 제 2 참조 전위와 제 2 신호에 기초하여 전위의 차분을 증폭할 수 있다.
도 1의 (B)에 나타낸 회로부(12)의 구동 방법의 일례에 대하여 도 2의 (A), (B)를 사용하여 설명한다. 또한 도 2의 (A), (B)에서는 변환부(ADC[j])를 생략하였다.
증폭부(PA[j])의 동작은 크게 나누어 초기화와 증폭의 2개의 동작에 의하여 수행된다. 도 2의 (A)는 초기화를 위한 동작(초기화 동작이라고도 함)에 대응하고, 도 2의 (B)는 증폭을 위한 동작(증폭 동작이라고도 함)에 대응한다. 또한 이하에서는 초기화 동작에 걸리는 기간을 초기화 기간이라고 부르고, 증폭 동작에 걸리는 기간을 증폭 기간이라고 부른다.
우선, 증폭부(PA[j])의 초기화 동작에 대하여 도 2의 (A)를 사용하여 설명한다. 초기화 동작에서 스위치(SW1)를 도통 상태로 한다. 또한 초기화 기간에 배선(WX[j])으로부터 제 1 신호의 전위인 전위(VS)가 공급된다.
초기화 동작에서 스위치(SW1)가 도통 상태이므로, 비교 회로(AMP)의 출력 단자와 반전 입력 단자가 전기적으로 단락되어 있다. 그러므로, 비교 회로(AMP)의 출력 전위는 참조 전위(VREF)와 같은 전위가 된다. 이때, 용량 소자(C1)의 한 쌍의 전극 간에 가해지는 전압(VC1)은 참조 전위(VREF)와 전위(VS)의 차이이다. 또한 용량 소자(C2)의 한 쌍의 전극 간에는 전위차가 생기지 않기 때문에, 용량 소자(C2)에 가해지는 전압(VC2)은 0V이다. 그 결과, 초기화 기간에서의 증폭부(PA[j])의 출력 전위(VOUT)는 참조 전위(VREF)와 일치한다.
즉, 초기화 기간에서의 전압(VC1), 전압(VC2), 및 출력 전위(VOUT)는 이하와 같다.
[수학식 1]
Figure pct00001
다음으로, 증폭부(PA[j])의 증폭 동작에 대하여 도 2의 (B)를 사용하여 설명한다. 증폭 동작에서 먼저 스위치(SW1)를 비도통 상태로 한다. 그리고, 배선(WX[j])의 전위는 제 1 신호의 전위(VS)로부터 제 2 신호의 전위인 전위(VR)로 변화된다. 이에 따라, 비교 회로(AMP)의 반전 입력 단자의 전위가 변화되기 때문에, 비교 회로(AMP)의 반전 입력 단자와 비반전 입력 단자의 전위차가 0V가 될 때까지 비교 회로(AMP)의 출력 전위가 변화된다. 증폭부(PA[j])가 평형 상태에 도달한 시점의 비교 회로(AMP)의 출력 단자의 전위는 전위(VS)와 전위(VR)의 전위차, 증폭률(G), 및 참조 전위(VREF)에 의하여 결정된다. 여기서, 증폭부(PA[j])의 증폭률(G)은 용량 소자(C1)와 용량 소자(C2)의 용량비에 의하여 결정된다.
즉, 증폭 기간에서의 출력 전위(VOUT)와 증폭률(G)은 이하와 같다. 또한 아래에서는 용량 소자(C1)의 용량값을 C1로 표기하고, 용량 소자(C2)의 용량값을 C2로 표기한다.
[수학식 2]
Figure pct00002
상술한 바와 같이, 증폭부(PA[j])는 입력되는 2개의 신호의 차분을 증폭하여 변환부(ADC[j])에 출력할 수 있다. 이에 의하여, 증폭부(PA[j])는 화소(15)가 가지는 화소 회로, 또는 상기 화소 회로와 증폭부(PA[j]) 사이에 제공되는 회로 등의 편차의 영향이 배제된 출력 전위(VOUT)를 출력할 수 있다.
여기서, 증폭부(PA[j])가 가지는 비교 회로(AMP)에서는 반전 입력 단자와 비반전 입력 단자 사이에 오프셋 전압이 생기는 경우가 있다. 상기 오프셋 전압으로 인하여, 평형 상태에서의 반전 입력 단자와 비반전 입력 단자는 등전위가 되지 않는 경우가 있다. 그러나, 증폭부(PA[j])로부터 출력되는 2종류의 출력 전위(VOUT)의 차분을 취함으로써 상기 오프셋 전압의 영향을 배제할 수 있다.
[판독 회로의 구성예 2]
상기 도 1의 (B) 등에 예시한 증폭부(PA)는 2개의 입력 신호의 차분을 증폭하여 출력할 수 있다. 그러나, 2개의 입력 신호의 전위차가 지나치게 크면, 출력 전위가 포화되는 현상이 일어나는 경우가 있다. 이와 같이, 증폭 회로의 출력 전위가 포화되는 현상을 클립핑(clipping)이라고도 부를 수 있다. 클립핑은 예를 들어 증폭부(PA)가 가지는 비교 회로가 전원 전압을 넘는 전압(전위)을 출력할 수 없다는 것에 기인하여 일어난다.
그래서, 아래에서 예시하는 본 발명의 일 형태는 초기화 기간과 증폭 기간에서 비교 회로에 입력하는 참조 전위를 전환하는 기능을 가지는 구성으로 한다. 이때, 증폭 기간에서의 참조 전위는 초기화 기간에서의 참조 전위보다 낮은 전위로 한다. 이로써, 입력되는 2개의 신호의 전위차가 큰 경우에도 클립핑을 적합하게 억제할 수 있다.
도 3은 아래에서 예시하는 회로부(12)의 구성예를 나타낸 것이다. 도 3에 나타낸 회로부(12)는 비교 회로(AMP)의 비반전 입력 단자에 접속되는 배선의 구성이, 상기 도 1의 (B)에 나타낸 구성과는 주로 상이하다.
증폭부(PA[j])는 스위치(SW2)와 스위치(SW3)를 가진다.
스위치(SW2)는 한쪽 단자가 참조 전위(VREFS)를 공급받는 배선과 전기적으로 접속되고, 다른 쪽 단자가 비교 회로(AMP)의 비반전 입력 단자와 전기적으로 접속된다. 스위치(SW3)는 한쪽 단자가 참조 전위(VREFR)를 공급받는 배선과 전기적으로 접속되고, 다른 쪽 단자가 비교 회로(AMP)의 비반전 입력 단자와 전기적으로 접속된다. 바꿔 말하면, 비교 회로(AMP)의 비반전 입력 단자는 참조 전위(VREFS)를 공급받는 배선과 스위치(SW2)를 통하여 전기적으로 접속되고, 참조 전위(VREFR)를 공급받는 배선과 스위치(SW3)를 통하여 전기적으로 접속되어 있다.
참조 전위(VREFS)와 참조 전위(VREFR)는 상이한 전위이다. 참조 전위(VREFS)는 참조 전위(VREFR)보다 높은 전위로 하는 것이 바람직하다. 또한 구동 방법에 따라서는 참조 전위(VREFR)를 참조 전위(VREFS)보다 높은 전위로 하여도 좋다. 여기서, 도 3에 나타낸 바와 같이 참조 전위(VREFS)와 참조 전위(VREFR)의 전위차를 ΔVREF로 한다.
<구동 방법예 2>
이하에서는, 도 3에 예시한 증폭부(PA[j])의 동작에 대하여 도 4의 (A) 및 (B)를 사용하여 설명한다. 또한 상술한 내용과 중복되는 부분에 대해서는 자세한 설명을 생략하거나 간략하게 설명하는 경우가 있다.
우선, 초기화 기간에서의 증폭부(PA[j])의 동작에 대하여 도 4의 (A)를 사용하여 설명한다. 초기화 기간에 스위치(SW1) 및 스위치(SW2)를 도통 상태로 하고 스위치(SW3)를 비도통 상태로 한다. 비교 회로(AMP)의 비반전 입력 단자는 스위치(SW2)를 통하여 참조 전위(VREFS)가 공급된 상태가 된다. 또한 배선(WX[j])으로부터 제 1 신호의 전위인 전위(VS)가 공급된다.
위와 마찬가지로, 초기화 기간에서의 출력 전위(VOUT)는 참조 전위(VREFS)와 일치한다. 즉, 초기화 기간에서의 전압(VC1), 전압(VC2), 및 출력 전위(VOUT)는 이하와 같다.
[수학식 3]
Figure pct00003
다음으로, 증폭 동작에 대하여 도 4의 (B)를 사용하여 설명한다. 증폭 기간에 스위치(SW1)를 비도통 상태로 한다. 또한 스위치(SW2)를 비도통 상태로 하고 스위치(SW3)를 도통 상태로 한다. 이로써, 비교 회로(AMP)의 비반전 입력 단자는 스위치(SW3)를 통하여 참조 전위(VREFR)가 공급된 상태가 된다. 또한 배선(WX[j])의 전위는 제 1 신호의 전위(VS)로부터 제 2 신호의 전위(VR)로 변화된다.
증폭 기간에서 증폭부(PA[j])가 평형 상태에 도달한 시점의 출력 전위(VOUT)는 이하와 같다.
[수학식 4]
Figure pct00004
이와 같이, 증폭부(PA[j])는 2개의 참조 전위의 차이인 전위차(ΔVREF)와 2개의 입력 신호의 전위차(ΔVS)의 차분을 증폭하여 출력할 수 있다. 이에 의하여, 클립핑 발생을 적합하게 억제할 수 있다.
예를 들어, 도 1의 (B)의 증폭부(PA[j])에서 전위(VS)를 6.0V, 전위(VR)를 4.0V, 증폭률(G)을 10배, 참조 전위(VREF)를 4.5V, 비교 회로(AMP)의 전원 전압을 9.0V로 한 경우에 대하여 생각한다. 이때, 출력 전위(VOUT)는 24.5V가 되어 전원 전압의 상한을 초과하기 때문에 클립핑이 발생한다.
한편, 도 3의 증폭부(PA[j])에서 전위(VS)를 6.0V, 전위(VR)를 4.1V, 증폭률(G)을 10배, 참조 전위(VREFS)를 6.5V, 참조 전위(VREFR)를 4.5V, 비교 회로(AMP)의 전원 전압을 9.0V로 한 경우에 대하여 생각한다. 이때, 전위차(ΔVS)는 1.9V가 되고, 전위차(ΔVREF)는 2.0V가 된다. 그러므로, 출력 전위(VOUT)는 5.5V가 되어 전원 전압의 범위 내이므로 클립핑 발생을 억제할 수 있다.
그러나, 도 3에 나타낸 구성을 사용하여도, 참조 전위(VREFS)와 참조 전위(VREFR)의 전위차(ΔVREF)와 2개의 신호의 전위차(ΔVS)가 지나치게 큰 경우에는 클립핑이 발생할 우려가 있다. 그러므로, 전위차(ΔVREF)의 값을 화소 회로가 출력할 수 있는 신호 폭에 따라 미리 결정하는 것이 바람직하다. 또는 촬상 장치의 구동 모드나 촬상 장치를 사용하는 환경의 조도 등에 따라 전위차(ΔVREF)의 값을 변경하여도 좋다.
또한 촬상 장치의 구동 모드나 촬상 장치를 사용하는 환경의 조도 등에 따라서는, 2개의 신호의 전위차(ΔVS)가 충분히 작은 경우가 있다. 이 경우에는, 참조 전위를 전환하지 않고, 참조 전위(VREFS) 및 참조 전위(VREFR) 중 어느 한쪽을 사용하여 판독 동작을 실행하여도 좋다. 구체적으로는, 초기화 기간과 증폭 기간의 양쪽의 기간에 스위치(SW2) 및 스위치(SW3) 중 어느 한쪽을 도통 상태로 하고 다른 쪽을 비도통 상태로 한 상태로 판독 동작을 실행하면 좋다. 이때, 촬상 장치의 구동 모드 또는 촬상 장치를 사용하는 환경 등에 따라 참조 전위를 전환하는 구동 방법과, 참조 전위를 고정시키는 구동 방법을 전환할 수 있다. 이에 의하여, 도 3에 예시한 회로 구성을 변화시키지 않고 2종류의 판독 동작을 실행할 수 있기 때문에, 정밀도가 더 높은 촬상을 실행할 수 있게 된다.
[촬상 장치의 구성예 2]
이하에서는 촬상 장치의 더 구체적인 구성예에 대하여 설명한다.
도 5의 (A)에 촬상 장치의 회로도를 나타내었다. 도 5의 (A)에는 기판(21)에 제공되는 요소로서 i행 j열째의 화소(15[i,j])의 회로도와, 배선(WX[j])에 접속되는 전류원(IC[j]) 및 CDS 회로(CDS[j])를 나타내었다. 또한 여기서는 배선(WX[j])에 접속되는 하나의 화소(15[i,j])만을 나타내었지만, 실제로는 하나의 배선(WX[j])에 m개의 화소(15)가 접속된다.
또한 도 5의 (A)에는 기판(22)에 제공되는 요소로서 증폭부(PA[j])와 변환부(ADC[j])를 나타내었다. 증폭부(PA[j]), 변환부(ADC[j])의 구성에 대해서는 앞의 기재를 원용할 수 있다.
화소(15[i,j])는 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), 트랜지스터(M4), 용량 소자(C), 및 수광 소자(PD) 등을 가진다. 또한 화소(15[i,j])에는 배선(TX[i]), 배선(SE[i]), 배선(RS[i]), 및 배선(WX[j])이 접속된다.
트랜지스터(M1)는 게이트가 배선(TX[i])과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 수광 소자(PD)의 애노드와 전기적으로 접속되고, 다른 쪽이 트랜지스터(M2)의 소스 및 드레인 중 한쪽, 용량 소자(C)의 제 1 전극, 및 트랜지스터(M3)의 게이트와 전기적으로 접속되어 있다. 트랜지스터(M2)는 게이트가 배선(RS[i])과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 전위(V1)를 공급받는 배선과 전기적으로 접속되어 있다. 트랜지스터(M3)는 소스 및 드레인 중 한쪽이 전위(V3)를 공급받는 배선과 전기적으로 접속되고, 다른 쪽이 트랜지스터(M4)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 트랜지스터(M4)는 게이트가 배선(SE[i])과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 배선(WX[j])과 전기적으로 접속되어 있다. 용량 소자(C)는 제 2 전극이 전위(V2)를 공급받는 배선과 전기적으로 접속되어 있다. 수광 소자(PD)는 캐소드가 캐소드 전위를 공급받는 배선(CL)과 전기적으로 접속되어 있다.
트랜지스터(M1), 트랜지스터(M2), 및 트랜지스터(M4)는 스위치로서 기능한다. 트랜지스터(M3)는 증폭 소자(증폭기)로서 기능한다.
트랜지스터(M1) 내지 트랜지스터(M4) 모두에, 채널이 형성되는 반도체에 실리콘(단결정 실리콘, 다결정 실리콘, 저온 다결정 실리콘(LTPS)을 포함함)을 사용한 트랜지스터(이하, Si 트랜지스터라고 표기함)를 적용하는 것이 바람직하다. 또는 트랜지스터(M1) 내지 트랜지스터(M4) 모두에, 채널이 형성되는 반도체에 산화물 반도체를 사용한 트랜지스터(이하, OS 트랜지스터라고 표기함)를 적용하는 것이 바람직하다.
또한 Si 트랜지스터와 OS 트랜지스터의 양쪽을 사용하여도 좋다. 예를 들어, 트랜지스터(M1) 및 트랜지스터(M2)에 OS 트랜지스터를 적용하고, 트랜지스터(M3)에 Si 트랜지스터를 적용하는 것이 바람직하다. 이때, 트랜지스터(M4)에는 OS 트랜지스터 및 Si 트랜지스터 중 어느 쪽을 적용하여도 좋다.
트랜지스터(M1) 및 트랜지스터(M2)에 OS 트랜지스터를 적용함으로써, 수광 소자(PD)에서 발생하는 전하를 바탕으로 트랜지스터(M3)의 게이트에 유지되는 전위가 트랜지스터(M1) 또는 트랜지스터(M2)를 통하여 누설되는 것을 방지할 수 있다.
OS 트랜지스터로서는 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터를 사용할 수 있다. 반도체층은 예를 들어 인듐과, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)과, 아연을 가지는 것이 바람직하다. 특히 M은 알루미늄, 갈륨, 이트륨, 및 주석 중에서 선택된 1종류 또는 복수 종류인 것이 바람직하다. 특히 OS 트랜지스터의 반도체층으로서, 인듐, 갈륨, 및 아연을 포함하는 산화물(IGZO라고도 기재함)을 사용하는 것이 바람직하다. 또는 인듐, 주석, 및 아연을 포함하는 산화물을 사용하는 것이 바람직하다. 또는 인듐, 갈륨, 주석, 및 아연을 포함하는 산화물을 사용하는 것이 바람직하다.
실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 산화물 반도체를 사용한 트랜지스터는 매우 낮은 오프 전류를 실현할 수 있다. 그러므로, 오프 전류가 낮기 때문에 트랜지스터와 직렬로 접속된 용량 소자에 축적된 전하가 장기간에 걸쳐 유지될 수 있다. 그러므로 특히 용량 소자(C)에 직렬로 접속되는 트랜지스터(M1) 및 트랜지스터(M2)에는 산화물 반도체가 적용된 트랜지스터를 사용하는 것이 바람직하다. 트랜지스터(M1) 및 트랜지스터(M2)로서 산화물 반도체를 가지는 트랜지스터를 적용함으로써, 용량 소자(C)에 유지되는 전하가 트랜지스터(M1) 또는 트랜지스터(M2)를 통하여 누설되는 것을 방지할 수 있다. 또한 용량 소자(C)에 유지되는 전하를 장시간에 걸쳐 유지할 수 있기 때문에 노광부터 판독까지의 기간을 연장할 수 있다.
예를 들어, 글로벌 셔터 방식을 사용하여 촬상하는 경우, 화소에 따라 전하의 전송(轉送) 동작이 종료되고 나서 판독 동작이 시작될 때까지의 기간(전하 유지 기간)이 상이하다. 예를 들어 모든 화소에서 계조값이 동등하게 되는 화상을 촬상하면, 이상적으로는 모든 화소에서 같은 높이의 전위를 가지는 출력 신호가 얻어진다. 그러나, 전하 유지 기간의 길이가 행마다 상이한 경우, 각 행의 화소의 노드에 축적된 전하가 시간 경과에 따라 누설되면, 화소의 출력 신호의 전위가 행마다 달라지고, 행마다 그 계조수가 변화된 화상 데이터가 얻어진다. 그래서, 트랜지스터(M1) 및 트랜지스터(M2)로서 OS 트랜지스터를 적용함으로써 노드의 전위 변화를 매우 작게 할 수 있다. 즉, 글로벌 셔터 방식을 사용한 촬상을 수행하여도, 전하 유지 기간이 상이한 것에 기인하는 화상 데이터의 계조 변화를 작게 억제하고, 촬상된 화상의 품질을 향상시킬 수 있다.
한편으로, 트랜지스터(M3)에는 Si 트랜지스터를 적용하는 것이 바람직하다. Si 트랜지스터는 OS 트랜지스터보다 높은 전계 효과 이동도를 실현할 수 있고 구동 능력 및 전류 능력이 우수하다. 그러므로, 트랜지스터(M3)는 트랜지스터(M1) 및 트랜지스터(M2)와 비교하여 더 빠른 동작이 가능해진다. 트랜지스터(M3)에 Si 트랜지스터를 사용함으로써, 수광 소자(PD)의 수광량에 기초한 미소한 전위에 따른 출력을 트랜지스터(M4)에 대하여 재빠르게 수행할 수 있다.
즉, 화소(15[i,j])에 있어서 트랜지스터(M1) 및 트랜지스터(M2)는 누설 전류가 적고 트랜지스터(M3)는 구동 능력이 높기 때문에, 수광 소자(PD)에서 수광하고 트랜지스터(M1)를 통하여 전송된 전하를 누설 없이 유지할 수 있고, 또한 판독을 고속으로 수행할 수 있다.
트랜지스터(M4)는 트랜지스터(M3)로부터의 출력을 배선(WX[j])에 흘리는 스위치로서 기능하기 때문에, 트랜지스터(M1) 내지 트랜지스터(M3)와 달리, 작은 오프 전류 및 고속 동작 등은 반드시 요구되지는 않는다. 그러므로, 트랜지스터(M4)에는 Si 트랜지스터를 적용하여도 좋고, OS 트랜지스터를 적용하여도 좋다.
또한 도 5의 (A)에서는 트랜지스터를 n채널형 트랜지스터로 표기하였지만, p채널형 트랜지스터를 사용할 수도 있다.
화소(15[i,j])가 가지는 각 트랜지스터, CDS 회로(CDS[j])가 가지는 트랜지스터, 전류원(IC[j])이 가지는 트랜지스터 등은 기판(21) 위에 동일 공정을 거쳐 제작되는 것이 바람직하다.
화소(15[i,j])에 접속되는 배선(WX[j])에는 전류원(IC[j])이 직렬로 접속되어 있다. 전류원(IC[j])과 화소(15[i,j])가 가지는 트랜지스터(M3)로 소스 폴로어 회로가 구성되어 있다.
전류원(IC[j])의 구성은 특별히 한정되지 않고, 예를 들어 게이트에 정전위가 공급되는 트랜지스터, 또는 커런트 미러 회로 등을 사용할 수 있다.
또한 배선(WX[j])에는 CDS 회로(CDS[j])가 접속되어 있다. CDS 회로(CDS[j])는 상관 이중 샘플링을 실행할 수 있는 회로이다.
CDS 회로(CDS[j])의 출력 단자는 증폭부(PA[j])의 입력 단자에 접속되어 있다. CDS 회로(CDS[j])에서 샘플링된 신호는 증폭부(PA[j])에 출력된다.
회로부(12)에서, 변환부(ADC[j])로부터 출력 신호로서 신호(SOUT[j])가 출력된다. 신호(SOUT[j])는 변환부(ADC[j])에 의하여 아날로그 신호로부터 변환된 디지털 신호이다. 신호(SOUT[j])는 촬상 장치의 외부에 제공되는 연산 회로 등에 출력되어 처리된다.
<화소의 구동 방법예>
여기서 화소(15[i,j])의 구동 방법에 대하여 설명한다. 도 5의 (B)는 화소(15[i,j])의 구동 방법에 따른 타이밍 차트이다. 도 5의 (B)에서는 배선(TX[i]), 배선(SE[i]), 배선(RS[i]), 및 배선(WX[j])에 대하여 각각의 전위의 추이(推移)를 나타내었다.
화소(15[i,j])의 구동은 촬상 기간 T1과 판독 기간 T2로 크게 나누어진다. 촬상 기간 T1에서 촬상부(11)의 모든 회로로 촬상하고, 그 후의 판독 기간 T2에서 행마다 순차적으로 판독함으로써 글로벌 셔터 구동을 실현할 수 있다. 한편, 행마다 촬상 기간 T1과 판독 기간 T2를 제공함으로써 롤링 셔터 구동을 실현할 수 있다.
촬상 기간 T1은 기간 T11, 기간 T12, 및 기간 T13으로 나누어진다. 기간 T11은 화소의 리셋 기간에 상당하고, 기간 T12는 노광 기간에 상당하고, 기간 T13은 전송 기간에 상당한다.
기간 T11에서 배선(TX[i])과 배선(RS[i])이 하이 레벨 전위가 된다. 이에 의하여, 트랜지스터(M1)와 트랜지스터(M2)가 도통 상태가 되고, 수광 소자(PD)의 애노드의 전위가 전위(V1)로 리셋된다.
다음으로, 기간 T12에서 배선(TX[i])과 배선(RS[i])이 로 레벨 전위가 된다. 이에 의하여 트랜지스터(M1)가 비도통 상태가 된다. 기간 T12에서 수광 소자(PD)에 입사되는 광에 의하여 광전 변환이 일어나 수광 소자(PD)의 애노드에 전하가 축적된다.
다음으로, 기간 T13에서 배선(TX[i])이 하이 레벨 전위가 된다. 이에 의하여 트랜지스터(M1)가 도통 상태가 되고, 수광 소자(PD)에 축적된 전하가 용량 소자(C)에 전송된다.
그 후, 배선(TX[i])에 로 레벨 전위가 공급되고 트랜지스터(M1)가 비도통 상태가 됨으로써 용량 소자(C)의 전하가 유지된다.
판독 기간 T2는 기간 T21과 기간 T22로 나누어진다. 기간 T21에서는 수광 전위를 포함하는 신호를 출력하고, 기간 T22에서는 리셋 전위를 포함하는 신호를 출력한다.
글로벌 셔터 구동에서는 상기 촬상 기간 T1 후에 행마다 판독 동작이 수행된다. 도 5의 (B)에서는 i번째 행의 판독 기간 T2[i]를 나타내었다.
기간 T21에서 배선(SE[i])에 하이 레벨 전위가 공급된다. 이에 의하여 트랜지스터(M4)가 도통 상태가 된다. 이때, 트랜지스터(M3)와 전류원(IC[j])으로 소스 폴로어 회로가 구성되고, 배선(WX[j])을 통하여 CDS 회로(CDS[j])에 데이터 신호(DS)가 출력된다. 이때, 배선(WX[j])에 출력되는 데이터 신호(DS)의 전위는 트랜지스터(M3)의 게이트 전위에 따라 결정된다. 데이터 신호(DS)는 상기 제 1 신호(수광 신호)에 상당한다.
다음으로, 기간 T22에서 배선(SE[i])과 배선(RS[i])에 하이 레벨 전위가 공급된다. 이에 의하여 트랜지스터(M2)와 트랜지스터(M4)가 도통 상태가 된다. 이에 의하여, 트랜지스터(M3)의 게이트에 전위(V1)가 공급된 상태가 된다. 즉, 화소(15[i,j])가 리셋된 상태가 된다. 기간 T22에서는 이 상태에서의 데이터 신호(DR)가 배선(WX[j])에 출력된다. 데이터 신호(DR)는 상기 제 2 신호(리셋 신호)에 상당한다.
이와 같이 구동함으로써, 판독 기간 T2에서 화소(15[i,j])로부터 배선(WX[j])에 제 1 신호와 제 2 신호를 순차적으로 출력할 수 있다.
여기까지가 화소 회로의 구동 방법에 대한 설명이다.
[촬상 장치의 구성예 3]
도 6에는 상기 도 5의 (A)와는 일부의 구성이 상이한 촬상 장치의 구성예를 나타내었다. 도 6에 나타낸 촬상 장치는 복수의 CDS 회로와 증폭부(PA) 사이에 멀티플렉서 회로(MUX)를 가진다.
여기서는, i번째 열의 n개의 화소(15) 중 j번째의 화소(15[i,j])에서 k번째의 화소(15[i,k])까지의 출력이 하나의 멀티플렉서 회로(MUX)를 통하여 증폭부(PA)에 출력되는 구성을 나타내었다.
또한 도 6에 나타낸 바와 같이 각 화소(15)와 멀티플렉서 회로(MUX) 사이에 CDS 회로(CDS)를 제공하여도 좋다.
이러한 구성으로 함으로써, 기판(21)과 기판(22) 사이의 접속 단자의 개수를 삭감할 수 있다. 특히 기판(22)을 칩화하고, 기판(22)을 가지는 IC 칩을 기판(21) 또는 다른 회로 기판 등에 범프 등을 사용하여 접합함으로써 실장하는 경우에는, 기판(22)의 단자수를 삭감하는 것은 칩 사이즈의 축소에 크게 기여하므로 바람직하다.
[표시 장치의 구성예]
이하에서는, 화상을 표시하는 기능과 화상을 촬상하는 기능을 겸비하는 표시 장치에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는 표시부에 수광 소자(수광 디바이스라고도 함)와 발광 소자(발광 디바이스라고도 함)를 가진다. 표시부에는 발광 소자가 매트릭스로 배치되고, 상기 발광 소자를 사용하여 표시부에 화상을 표시할 수 있다. 또한 표시부에는 수광 소자가 매트릭스로 배치되고, 표시부는 수광부로서의 기능을 가진다. 표시부에 제공되는 복수의 수광 소자에 의하여 화상을 촬상할 수 있기 때문에 표시 장치는 이미지 센서 또는 터치 패널 등으로서 기능할 수 있다. 즉, 표시부에서 화상을 촬상할 수 있고, 그리고 대상물(손가락이나 펜 등)의 근접 또는 접촉을 검출할 수 있다. 또한 표시부에 제공되는 발광 소자는 수광 시에 광원으로서 이용할 수 있기 때문에, 표시 장치와 별도로 광원을 제공할 필요가 없어 전자 기기의 부품 점수를 늘리지 않고 기능성이 높은 표시 장치를 실현할 수 있다.
본 발명의 일 형태는 표시부가 가지는 발광 소자의 발광을 대상물이 반사하였을 때에 수광 소자가 그 반사광을 검출할 수 있기 때문에, 어두운 환경에서도 촬상 및 터치(비접촉을 포함함)의 검출이 가능하다.
또한 본 발명의 일 형태의 표시 장치는 표시부에 손가락, 손바닥 등이 접촉하였을 때 지문 또는 장문을 촬상할 수 있다. 그러므로, 본 발명의 일 형태의 표시 장치를 가지는 전자 기기는 촬상한 지문을 사용하여 개인 인증을 실행할 수 있다. 이에 의하여, 지문 인증 또는 장문 인증을 위한 촬상 장치를 별도로 제공할 필요가 없어 전자 기기의 부품 점수를 삭감할 수 있다. 또한 표시부에는 매트릭스로 수광 소자가 배치되기 때문에, 표시부 내의 어느 곳에서도 지문, 장문 등의 촬상을 수행할 수 있고, 편리성이 우수한 전자 기기를 실현할 수 있다.
여기서, 표시부는 수광 소자와 하나 이상의 트랜지스터를 가지는 제 1 화소 회로, 및 발광 소자와 하나 이상의 트랜지스터를 가지는 제 2 화소 회로가 각각 매트릭스로 배치되는 구성으로 할 수 있다.
이하에서는, 더 구체적인 구성예에 대하여 도면을 참조하여 설명한다.
도 7의 (A)에 표시 장치(50)의 블록도를 나타내었다. 표시 장치(50)는 표시부(51), 회로부(52), 구동 회로부(53) 등을 가진다.
도 7의 (A)에서는 표시부(51) 및 구동 회로부(53)가 기판(21)에 제공되고, 회로부(52)가 기판(22)에 제공되는 예를 나타내었다. 기판(22)은 칩화되고 IC 칩의 형태인 것이 바람직하다. 이때, 기판(22)을 가지는 IC 칩은 기판(21), 또는 기판(21)에 접속되는 FPC(Flexible Printed Circuit)에 이방성 도전 필름(ACF: Anisotropic Conductive Film), 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste), 또는 범프 등에 의하여 접합되는 것이 바람직하다. 또한 표시부(51)와 구동 회로부(53)는 각각 상이한 기판에 제공되어도 좋다. 또는 하나의 기판에 표시부(51), 회로부(52), 및 구동 회로부(53)가 제공되어도 좋다.
표시부(51)는 매트릭스로 배치된 복수의 화소(70)를 가진다. 화소(70)는 부화소(61R), 부화소(61G), 부화소(61B), 및 촬상 화소(62)를 가진다. 부화소(61R), 부화소(61G), 및 부화소(61B)는 각각 표시 소자로서 기능하는 발광 소자를 가진다. 촬상 화소(62)는 광전 변환 소자로서 기능하는 수광 소자를 가진다.
화소(70)는 배선(GL), 배선(SLR), 배선(SLG), 배선(SLB), 배선(TX), 배선(SE), 배선(RS), 및 배선(WX) 등과 전기적으로 접속되어 있다. 배선(SLR), 배선(SLG), 배선(SLB), 및 배선(WX)은 회로부(52)와 전기적으로 접속되어 있다. 배선(GL), 배선(TX), 배선(SE), 및 배선(RS)은 구동 회로부(53)와 전기적으로 접속되어 있다. 회로부(52)는 소스선 구동 회로(소스 드라이버라고도 함)로서의 기능과 판독 회로로서의 기능을 가진다. 구동 회로부(53)는 게이트선 구동 회로(게이트 드라이버라고도 함)로서의 기능과 촬상 화소(62)의 구동 회로로서의 기능을 가진다.
화소(70)는 부화소(61R), 부화소(61G), 및 부화소(61B)를 가진다. 예를 들어, 부화소(61R)는 적색을 나타내는 부화소이고, 부화소(61G)는 녹색을 나타내는 부화소이고, 부화소(61B)는 청색을 나타내는 부화소이다. 이에 의하여 표시 장치(50)는 풀 컬러의 표시를 수행할 수 있다. 또한 여기서는 화소(70)가 3색의 부화소를 가지는 예를 나타내었지만, 4색 이상의 부화소를 가져도 좋다.
부화소(61R), 부화소(61G), 및 부화소(61B)는 각각 발광 소자와 화소 회로를 가진다. 화소 회로는 회로부(52)로부터 공급되고 배선(SLR), 배선(SLG), 또는 배선(SLB)을 통하여 입력되는 신호(전위)에 기초하여 발광 소자의 계조를 제어하는 기능을 가진다.
부화소(61R)는 적색의 광을 나타내는 발광 소자를 가진다. 부화소(61G)는 녹색의 광을 나타내는 발광 소자를 가진다. 부화소(61B)는 청색의 광을 나타내는 발광 소자를 가진다. 또한 화소(70)는 다른 광을 나타내는 발광 소자를 가지는 부화소를 가져도 좋다. 예를 들어 화소(70)는 상기 3개의 부화소에 더하여, 백색의 광을 나타내는 발광 소자를 가지는 부화소, 또는 황색의 광을 나타내는 발광 소자를 가지는 부화소 등을 가져도 좋다.
배선(GL)은 행 방향(배선(GL)의 연장 방향)으로 배열되는 부화소(61R), 부화소(61G), 및 부화소(61B)와 전기적으로 접속되어 있다. 배선(SLR)은 열 방향(배선(SLR) 등의 연장 방향)으로 배열되는 복수의 부화소(61R)(미도시)와 전기적으로 접속되어 있다. 마찬가지로, 배선(SLG) 및 배선(SLB)은 각각 열 방향으로 배열되는 복수의 부화소(61G) 또는 부화소(61B)(미도시)와 전기적으로 접속되어 있다.
화소(70)가 가지는 촬상 화소(62)는 배선(TX), 배선(SE), 배선(RS), 및 배선(WX)이 전기적으로 접속되어 있다.
구동 회로부(53)는 촬상 화소(62)를 구동시키기 위한 신호를 생성하고 배선(SE), 배선(TX), 및 배선(RS)을 통하여 촬상 화소(62)에 출력하는 기능을 가진다. 회로부(52)는 촬상 화소(62)로부터 배선(WX)을 통하여 출력되는 신호를 수신하고 화상 데이터로서 외부에 출력하는 기능을 가진다. 회로부(52)는 판독 회로로서 기능한다.
<화소 회로의 구성예 1>
도 7의 (B)에, 상술한 부화소(61R), 부화소(61G), 및 부화소(61B)에 적용할 수 있는 화소(61)의 회로도의 일례를 나타내었다. 화소(61)는 트랜지스터(M5), 트랜지스터(M6), 트랜지스터(M7), 용량 소자(C11), 및 발광 소자(EL)를 가진다. 또한 화소(61)에는 배선(GL) 및 배선(SL)이 전기적으로 접속된다. 배선(SL)은 도 7의 (A)에 나타낸 배선(SLR), 배선(SLG), 및 배선(SLB) 중 어느 것에 대응한다.
트랜지스터(M5)는 게이트가 배선(GL)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(SL)과 전기적으로 접속되고, 다른 쪽이 용량 소자(C11)의 한쪽 전극 및 트랜지스터(M6)의 게이트와 전기적으로 접속된다. 트랜지스터(M6)는 소스 및 드레인 중 한쪽이 배선(AL)과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 발광 소자(EL)의 한쪽 전극, 용량 소자(C11)의 다른 쪽 전극, 및 트랜지스터(M7)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(M7)는 게이트가 배선(GL)과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 배선(RL)과 전기적으로 접속된다. 발광 소자(EL)는 다른 쪽 전극이 배선(CL)과 전기적으로 접속된다.
트랜지스터(M5) 및 트랜지스터(M7)는 스위치로서 기능한다. 트랜지스터(M6)는 발광 소자(EL)에 흐르는 전류를 제어하기 위한 트랜지스터로서 기능한다.
여기서 트랜지스터(M5) 내지 트랜지스터(M7) 모두에 Si 트랜지스터를 적용하는 것이 바람직하다. 특히 Si 트랜지스터로서, 채널이 형성되는 반도체에 LTPS가 적용된 트랜지스터(LTPS 트랜지스터)를 사용하는 것이 바람직하다. 또는 트랜지스터(M5) 내지 트랜지스터(M7) 모두에 OS 트랜지스터를 적용하는 것이 바람직하다. 또는 트랜지스터(M5)와 트랜지스터(M7)에 OS 트랜지스터를 적용하고, 트랜지스터(M6)에 LTPS 트랜지스터를 적용하는 것이 바람직하다.
OS 트랜지스터는 매우 작은 오프 전류를 실현할 수 있다. 그러므로, 특히 용량 소자(C11)에 직렬로 접속되는 트랜지스터(M5) 및 트랜지스터(M7)에는 각각, 산화물 반도체가 적용된 트랜지스터를 사용하는 것이 바람직하다. 이로써, 용량 소자(C1)에 유지되는 전하가 트랜지스터(M5) 또는 트랜지스터(M7)를 통하여 누설되는 것을 방지할 수 있다. 또한 용량 소자(C11)에 유지되는 전하를 장시간에 걸쳐 유지할 수 있기 때문에, 화소(61)의 데이터를 재기록하지 않고 정지 화상을 장기간에 걸쳐 표시할 수 있게 된다.
배선(SL)에는 데이터 전위가 공급된다. 배선(GL)에는 선택 신호가 공급된다. 상기 선택 신호에는 트랜지스터를 도통 상태로 하는 전위와 비도통 상태로 하는 전위가 포함된다.
배선(RL)에는 리셋 전위가 공급된다. 배선(AL)에는 애노드 전위가 공급된다. 배선(CL)에는 캐소드 전위가 공급된다. 화소(61)에서 애노드 전위는 캐소드 전위보다 높은 전위로 한다. 또한 배선(RL)에 공급되는 리셋 전위는 리셋 전위와 캐소드 전위의 전위차가 발광 소자(EL)의 문턱 전압보다 작게 되는 전위로 할 수 있다. 리셋 전위는 캐소드 전위보다 높은 전위, 캐소드 전위와 같은 전위, 또는 캐소드 전위보다 낮은 전위로 할 수 있다.
도 7의 (C)에 촬상 화소(62)의 회로도의 일례를 나타내었다. 촬상 화소(62)는 도 5의 (A)에서 예시한 화소(15[i,j])와 같은 구성을 가진다. 도 7의 (C)에 나타낸 구성은 용량 소자(C) 대신에 용량 소자(C12)를 가지는 외는 도 5의 (A)와 마찬가지이므로 자세한 설명에 대해서는 앞의 기재를 원용할 수 있다.
또한 화소(61) 및 촬상 화소(62)가 가지는 트랜지스터로서, 반도체층을 개재(介在)하여 중첩되는 한 쌍의 게이트를 가지는 트랜지스터를 적용할 수도 있다.
한 쌍의 게이트를 가지는 트랜지스터에 있어서 한 쌍의 게이트가 서로 전기적으로 접속되고 같은 전위가 공급되는 구성으로 함으로써, 트랜지스터의 온 전류가 높아지고 포화 특성이 향상되는 등의 이점이 있다. 또한 한 쌍의 게이트 중 한쪽에 트랜지스터의 문턱 전압을 제어하는 전위를 공급하여도 좋다. 또한 한 쌍의 게이트 중 한쪽에 정전위를 공급함으로써 트랜지스터의 전기 특성의 안정성을 향상시킬 수 있다. 예를 들어, 트랜지스터의 한쪽 게이트가, 정전위를 공급받는 배선과 전기적으로 접속되는 구성으로 하여도 좋고, 그 자체의 소스 또는 드레인과 전기적으로 접속되는 구성으로 하여도 좋다.
[회로부의 구성예]
다음으로, 상기 회로부(52)에 사용할 수 있는 구성의 일례에 대하여 설명한다.
<구성예 1>
도 8의 (A)에 회로부(52)의 회로도를 나타내었다. 도 8의 (A)에서는 j번째의 배선(WX[j]) 및 배선(SL[j])에 대응하는 일부의 구성 요소를 나타내었다. 배선(SL[j])은 j번째의 배선(SLR[j]), 배선(SLG[j]), 및 배선(SLB[j])(미도시) 중 어느 것에 대응한다. 또한 도 8의 (A)에는 배선(WX[j])이 접속되는 입력 단자(IN)와, 배선(SL[j])이 접속되는 출력 단자(OUT)를 나타내었다.
회로부(52)는 증폭부(PA[j]), 변환부(ADC[j]), 증폭부(VA[j]), 및 변환부(DAC[j])를 가진다.
증폭부(PA[j]) 및 변환부(ADC[j])는 상기 도 1의 (B)와 같은 구성을 가진다. 증폭부(PA[j])는 비교 회로(AMP1), 용량 소자(C1), 용량 소자(C2), 및 스위치(SW1)를 가진다. 변환부(ADC[j])는 증폭부(PA[j])로부터 입력되는 아날로그 전위를 디지털 전위로 변환하고, 디지털의 신호(SOUT[j])로서 외부에 출력한다.
변환부(DAC[j])는 디지털의 신호(S[j])가 입력되고, 아날로그 전위인 전위(VDATA)로 변환하고, 증폭부(VA[j])에 출력하는 기능을 가진다. 변환부(DAC[j])는 디지털 아날로그 변환 회로로서 기능한다. 신호(S[j])는 비디오 신호라고도 부를 수 있다.
증폭부(VA[j])는 입력되는 전위(VDATA)를 배선(SL[j])에 출력한다. 증폭부(VA[j])는 영상 증폭기로서 기능한다.
도 8의 (A)에서는 증폭부(VA[j])가 비교 회로(AMP2)를 가지는 예를 나타내었다. 비교 회로(AMP2)는 출력 단자와 반전 입력 단자가 전기적으로 접속되고, 비반전 입력 단자에는 변환부(DAC[j])로부터 출력되는 전위(VDATA)가 입력된다. 비교 회로(AMP2)의 출력 단자는 배선(SL[j])이 접속되는 출력 단자(OUT)와 전기적으로 접속된다. 이에 의하여, 배선(SL[j])에 전위(VDATA)를 안정적으로 출력할 수 있다.
기판(22)에 증폭부(PA[j]), 변환부(ADC[j]), 증폭부(VA[j]), 및 변환부(DAC[j])를 제공하고 기판(22)을 칩화하여 IC의 형태로 함으로써, 표시 장치(50)에서의 소스선 구동 회로와 판독 회로를 하나의 IC로 실현할 수 있다. 이로써, 표시 장치(50) 및 표시 장치(50)가 적용되는 전자 기기의 부품 점수를 삭감할 수 있게 된다. 이에 의하여, 표시 장치(50) 및 표시 장치(50)가 적용되는 전자 기기의 제조 비용을 절감할 수 있다.
<구성예 2>
도 8의 (B)에서는, 증폭부(PA[j])로서 상기 도 3에 예시한 구성을 적용한 경우의 회로부(52)의 구성예를 나타내었다.
증폭부(PA[j])에서 비교 회로(AMP1)의 비반전 입력 단자에는, 참조 전위(VREFS)를 공급받는 배선이 스위치(SW2)를 통하여 접속되고, 참조 전위(VREFR)를 공급받는 배선이 스위치(SW3)를 통하여 접속되어 있다.
증폭부(PA[j])의 구동 방법예에 대해서는 앞의 기재를 원용할 수 있다. 이러한 구성으로 함으로써, 판독 동작에서의 클립핑 발생을 적합하게 억제할 수 있다.
<구성예 3>
도 9의 (A)에서는 일부의 구성이 상기 구성예와 상이한 회로부(52)의 구성예를 나타내었다.
도 9의 (A)에서는 증폭부(PA[j])가 가지는 비교 회로(AMP1)의 비반전 입력 단자에 증폭부(VA[j])가 가지는 비교 회로(AMP2)의 출력 단자가 전기적으로 접속되어 있다. 따라서, 비교 회로(AMP1)의 비반전 입력 단자에는 증폭부(VA[j])의 출력 전위가 참조 전위로서 공급되는 구성이다.
또한 변환부(DAC[j])에 입력되는 신호(S[j])에는 비디오 데이터뿐만 아니라, 증폭부(PA[j])의 동작에 사용하는 2종류의 참조 전위의 데이터가 포함된다. 그러므로, 변환부(DAC[j])로부터 출력되는 아날로그 전위로서는 전위(VDATA), 참조 전위(VREFS), 및 참조 전위(VREFR)의 3종류의 전위가 상이한 기간에 출력된다.
표시부(51)의 각 화소에 대한 기록 기간에는, 신호(S[j])에 포함되는 비디오 데이터에 기초하여 출력 단자(OUT)를 통하여 배선(SL[j])에 전위(VDATA)가 순차적으로 출력된다. 표시부(51)의 촬상 화소(62)를 사용한 촬상 기간에는, 신호(S[j])에 포함되는 참조 전위의 데이터에 기초하여 비교 회로(AMP1)의 비반전 입력 단자에 참조 전위(VREFS)와 참조 전위(VREFR)가 순차적으로 출력된다.
이러한 구성으로 함으로써, 예를 들어 도 8의 (B)에 예시한 구성에서의 스위치(SW2), 스위치(SW3), 참조 전위(VREFS)가 공급되는 배선, 및 참조 전위(VREFR)가 공급되는 배선 등을 생략할 수 있다. 또한 스위치(SW2) 및 스위치(SW3)를 제어하기 위한 회로 및 배선 등도 생략할 수 있다. 이에 의하여 회로부(52)의 구성을 간략화할 수 있다. 또한 참조 전위(VREFS) 및 참조 전위(VREFR)를 생성하기 위한 전원 회로(전위 생성 회로)가 불필요하므로, 구성을 간략화할 수 있을 뿐만 아니라, 소비 전력의 저감에도 기여할 수 있다.
또한 여기서는 변환부(DAC[j])가 2종류의 참조 전위(참조 전위(VREFS), 참조 전위(VREFR))를 출력하고, 증폭부(PA[j])가 2개의 참조 전위를 전환하는 구동 방법을 사용하는 경우에 대하여 설명하였지만, 참조 전위를 전환하지 않는 구성으로 하여도 좋다. 즉, 변환부(DAC[j])로부터 1종류의 참조 전위(참조 전위(VREF))가 출력되도록 신호(S[j])를 변경할 수도 있다. 이와 같이, 도 9의 (A)에 나타낸 구성에서는 신호(S[j])로서 공급하는 신호에 의하여 판독 회로의 구동 방법을 간단하게 전환할 수 있다. 또한 신호(S[j])에 포함되는 참조 전위의 데이터를 변경함으로써, 회로 구성을 변화시키지 않고 참조 전위의 값을 용이하게 최적화할 수 있다.
<구성예 4>
도 9의 (B)에서는 상기 구성예와 상이한 구성을 가지는 회로부(52)의 예를 나타내었다.
증폭부(PA[j])가 가지는 비교 회로(AMP1)의 비반전 입력 단자에는, 참조 전위(VREFS)를 공급받는 배선이 스위치(SW2)를 통하여 접속되고, 참조 전위(VREFR)를 공급받는 배선이 스위치(SW3)를 통하여 접속되고, 증폭부(VA[j])의 출력 단자가 스위치(SW4)를 통하여 접속되어 있다.
도 9의 (B)에 나타낸 구성은 스위치(SW4)를 비도통 상태로 함으로써, 상기 도 3, 도 4의 (A) 및 (B)에서 예시한 방법으로 증폭부(PA[j])를 구동할 수 있다. 스위치(SW4)를 비도통 상태로 함으로써, 출력 단자(OUT)와 증폭부(PA[j])가 전기적으로 분리된 상태가 된다. 이로써, 표시부(51)의 화소(70)에 대한 데이터의 기록 동작과 촬상 화소(62)로부터의 데이터의 판독 동작을 병행하여 수행할 수 있게 된다. 이에 의하여 고속의 촬상을 실행할 수 있다.
또한 스위치(SW4)를 도통 상태로 함으로써, 신호(S[j])에 포함되고 변환부(DAC[j])에서 아날로그 변환된 참조 전위에 기초하여 증폭부(PA[j])를 구동시킬 수 있다. 이러한 구성으로 함으로써, 미리 설정된 참조 전위(VREFS) 및 참조 전위(VREFR)가 아닌 다른 참조 전위를 사용하여 증폭부(PA[j])를 구동시킬 수 있다.
이와 같이, 도 9의 (B)에 나타낸 회로부(52)에서는 스위치(SW4)를 제어함으로써 증폭부(PA[j])의 구동 방법을 전환할 수 있다. 예를 들어 촬상 모드 또는 외광의 조도 등에 따라, 최적의 구동 방법을 선택하여 전환하는 것이 용이해진다.
<변형예>
도 10의 (A)에 나타낸 회로부(52)는 도 9의 (A)에 나타낸 구성에, 도 9의 (B)에 나타낸 스위치(SW4)를 추가한 예이다.
도 10의 (A)에 나타낸 회로부(52)는 표시부(51)의 각 화소에 대한 기록 기간에는 스위치(SW4)를 비도통 상태로 함으로써, 전위(VDATA)가 비교 회로(AMP1)에 입력되지 않도록 할 수 있기 때문에 증폭부(VA[j])의 부하를 저감할 수 있다. 또한 촬상 기간에는 스위치(SW4)를 도통 상태로 함으로써, 참조 전위(VREFS) 또는 참조 전위(VREFR)를 비교 회로(AMP1)에 출력할 수 있다. 또는 참조 전위(VREF)만을 비교 회로(AMP1)에 출력하여도 좋다.
도 10의 (B)에 나타낸 회로부(52)는 도 10의 (A)에 나타낸 구성에 스위치(SW5)를 더 추가한 예이다. 스위치(SW5)는 한쪽 단자가 출력 단자(OUT)와 전기적으로 접속되고, 다른 쪽 단자가 스위치(SW4)의 한쪽 단자 및 비교 회로(AMP2)의 출력 단자와 전기적으로 접속되어 있다.
스위치(SW5)는 표시부(51)의 각 화소에 대한 기록 기간에 도통 상태로 하고, 촬상 기간에 비도통 상태로 할 수 있다. 이로써, 촬상 기간에서 증폭부(VA[j])와 배선(SL[j])을 전기적으로 분리할 수 있기 때문에 증폭부(VA[j])의 부하를 저감할 수 있다.
또한 도 10의 (B)에서 스위치(SW4)를 제공하지 않는 구성으로 하여도 좋다. 즉, 도 9의 (A)에 나타낸 회로부(52)에 스위치(SW5)만을 추가한 구성으로 하여도 좋다.
또한 도 10의 (C)에 나타낸 회로부(52)는 도 9의 (B)에 예시한 구성에 스위치(SW5)를 더 추가한 예이다.
여기까지가 회로부의 구성예에 대한 설명이다.
[접속부의 구성예]
이하에서는 기판(21)과 기판(22) 사이의 접속부의 구성예에 대하여 설명한다.
상술한 바와 같이, 기판(22)을 칩화하고, 기판(22)을 포함하는 IC 칩을 기판(21) 등에 접합하는 경우에는, 이들 사이의 단자수를 삭감하는 것이 비용 절감, 그리고 전자 기기의 소형화 등의 요구에 대하여 중요하다. 이하에서는, 단자수를 삭감할 수 있는 접속부의 구성에 대하여 설명한다.
<구성예 1>
도 11의 (A)에는 기판(21) 및 기판(22)의 일부와 이들의 접속부의 구성을 나타내었다. 기판(21)은 단자(31)를 가지고, 기판(22)은 단자(32)를 가진다. 또한 단자(31)와 단자(32)는 배선(33)을 통하여 접속되어 있다.
배선(33)은 배선에 한정되지 않고, 단자(31)와 단자(32)의 전기적인 접속을 실현하는 다양한 형태를 취할 수 있다. 예를 들어 범프, 플러그, 커넥터, FPC, ACF, ACP 등 중 하나 이상을 배선(33)에 사용할 수 있다.
기판(21)에는 배선(WX[j]), 배선(SL[j]), 및 선택 회로(SEL1[j])가 제공된다. 여기서 배선(SL[j])은 배선(SLR[j]), 배선(SLG[j]), 및 배선(SLB[j])(미도시) 중 어느 것에 대응한다.
선택 회로(SEL1[j])에는 배선(WX[j]), 배선(SL[j]), 및 단자(31)가 전기적으로 접속되어 있다. 선택 회로(SEL1[j])는 배선(WX[j]) 및 배선(SL[j]) 중 어느 한쪽을 선택하여 단자(31)와 전기적으로 접속시키는 회로이다. 이에 의하여, 예를 들어 배선(WX[j]) 또는 배선(SL[j])은 단자(31)를 통하여 배선(33)과 도통한다.
기판(22)에는 선택 회로(SEL2[j]), 증폭부(PA[j]), 변환부(ADC[j]), 증폭부(VA[j]), 및 변환부(DAC[j])가 제공된다. 증폭부(PA[j]), 변환부(ADC[j]), 증폭부(VA[j]), 및 변환부(DAC[j])의 각 구성에 대해서는 앞의 기재를 원용할 수 있다. 또한 도 11의 (A)에서는 증폭부(PA[j])와 증폭부(VA[j])를 회로 기호를 사용하여 간이적으로 명시하였다.
선택 회로(SEL2[j])에는 증폭부(PA[j])의 입력 단자, 증폭부(VA[j])의 출력 단자, 및 단자(32)가 전기적으로 접속되어 있다. 선택 회로(SEL2[j])는 증폭부(PA[j])의 입력 단자가 접속되는 배선 및 증폭부(VA[j])의 출력 단자가 접속되는 배선 중 어느 한쪽을 선택하여 단자(32)와 전기적으로 접속시키는 회로이다. 이에 의하여, 예를 들어 증폭부(PA[j])의 입력 단자가 접속되는 배선 또는 증폭부(VA[j])의 출력 단자가 접속되는 배선은 단자(32)를 통하여 배선(33)과 도통한다.
표시부(51)의 각 화소에 대한 기록 기간에는 선택 회로(SEL1[j])가 배선(SL[j])을 선택하고, 선택 회로(SEL2[j])가 증폭부(VA[j])의 출력 단자가 접속되는 배선을 선택한다. 이에 의하여, 변환부(DAC[j])에서 생성된 전위(VDATA)가 선택 회로(SEL2[j]), 단자(32), 배선(33), 단자(31), 및 선택 회로(SEL1[j])를 통하여 배선(SL[j])에 출력된다.
한편, 표시부(51)의 촬상 화소(62)를 사용한 촬상 기간에는 선택 회로(SEL1[j])가 배선(WX[j])을 선택하고, 선택 회로(SEL2[j])가 증폭부(PA[j])의 입력 단자가 접속되는 배선을 선택한다. 이에 의하여, 배선(WX[j])으로부터 입력되는 제 1 신호의 전위인 전위(VS) 및 제 2 신호의 전위인 전위(VR)가 선택 회로(SEL1[j]), 단자(31), 배선(33), 단자(32), 및 선택 회로(SEL2[j])를 통하여 증폭부(PA[j])에 입력된다.
이러한 구성으로 함으로써, 기판(21)과 기판(22)을 접속하기 위한 단자수를 삭감할 수 있다.
<구성예 2>
도 11의 (B)에 나타낸 예에서는 기판(21)이 가지는 선택 회로(SEL1[j])에 배선(WX[j]), 배선(SLR[j]), 배선(SLG[j]), 및 배선(SLB[j])이 접속되어 있다.
선택 회로(SEL1[j])는 배선(WX[j]), 배선(SLR[j]), 배선(SLG[j]), 및 배선(SLB[j]) 중 어느 하나를 선택하여 단자(31)와 전기적으로 접속시키는 기능을 가진다. 예를 들어 배선(WX[j]), 배선(SLR[j]), 배선(SLG[j]), 또는 배선(SLB[j])은 단자(31)를 통하여 배선(33)과 도통한다.
한편, 기판(22)에서 변환부(DAC[j])에는 신호(SR[j]), 신호(SG[j]), 신호(SB[j])가 상이한 기간에 입력된다. 신호(SR[j])는 배선(SLR[j])에 출력되는 데이터 전위를 포함하는 신호이다. 마찬가지로 신호(SG[j])는 배선(SLG[j])에, 신호(SB[j])는 배선(SLB[j])에 각각 출력되는 데이터 전위를 포함하는 신호이다.
표시부(51)의 각 화소에 대한 기록 기간에는 선택 회로(SEL1[j])가 배선(SLR[j]), 배선(SLG[j]), 및 배선(SLB[j])을 순차적으로 선택하고, 선택 회로(SEL2[j])가 증폭부(VA[j])의 출력 단자가 접속되는 배선을 선택한다. 이에 의하여 배선(SLR[j]), 배선(SLG[j]), 및 배선(SLB[j])에 데이터 전위가 순차적으로 출력된다.
한편, 표시부(51)의 촬상 화소(62)를 사용한 촬상 기간에는 선택 회로(SEL1[j])가 배선(WX[j])을 선택하고, 선택 회로(SEL2[j])가 증폭부(PA[j])의 입력 단자가 접속되는 배선을 선택한다. 이에 의하여, 배선(WX[j])으로부터 전위(VS) 및 전위(VR)가 증폭부(PA[j])에 입력된다.
또한 여기서는 선택 회로(SEL1[j])에 3개의 소스선(배선(SLR[j]), 배선(SLG[j]), 및 배선(SLB[j]))이 접속되는 예를 나타내었지만, 이에 한정되지 않고, 2개이어도 좋고, 4개 이상이어도 좋다. 특히, 3의 배수의 소스선을 접속하는 것이 바람직하다.
이러한 구성으로 함으로써, 기판(21)과 기판(22)을 접속하기 위한 단자수를 더 삭감할 수 있다.
여기서, 선택 회로(SEL1[j]) 및 선택 회로(SEL2[j])의 구성은 특별히 한정되지 않고, 다양한 구성을 취할 수 있다. 예를 들어 복수의 아날로그 스위치를 가지고, 상기 아날로그 스위치에 의하여 배선의 도통, 비도통을 제어할 수 있는 회로를 적합하게 사용할 수 있다.
여기까지가 단자부의 구성예에 대한 설명이다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 표시 장치의 구성예에 대하여 설명한다.
이하에서 예시하는 표시 장치는 발광 소자와 수광 소자를 가진다. 표시 장치는 화상을 표시하는 기능과, 피검출체로부터의 반사광을 사용하여 위치 검출을 수행하는 기능과, 피검출체로부터의 반사광을 사용하여 지문 등의 촬상을 수행하는 기능을 가진다. 이하에서 예시하는 표시 장치는 터치 패널로서의 기능과 지문 센서로서의 기능을 가진다고도 할 수 있다.
본 발명의 일 형태의 표시 장치는 제 1 광을 일으키는 발광 소자(발광 디바이스)와 상기 제 1 광을 수광하는 수광 소자(수광 디바이스)를 가진다. 즉 수광 소자는 그 수광 파장 영역이 발광 소자의 발광 파장을 포함하는 소자로 한다. 수광 소자는 광전 변환 소자인 것이 바람직하다. 제 1 광으로서는 가시광 또는 적외광을 사용할 수 있다. 제 1 광으로서 적외광을 사용하는 경우에는 제 1 광을 일으키는 발광 소자 외에 가시광을 일으키는 발광 소자를 가지는 구성으로 할 수 있다.
또한 표시 장치는 한 쌍의 기판(제 1 기판과 제 2 기판이라고도 함)을 가진다. 발광 소자 및 수광 소자는 제 1 기판과 제 2 기판 사이에 배치된다. 제 1 기판은 표시면 측에 위치하고, 제 2 기판은 표시면 측과는 반대 측에 위치한다.
발광 소자로부터 방출된 가시광은 제 1 기판을 통하여 외부에 사출된다. 표시 장치는 매트릭스로 배열된 복수의 상기 발광 소자를 가짐으로써 화상을 표시할 수 있다.
또한 발광 소자로부터 방출된 제 1 광은 제 1 기판의 표면에 도달한다. 여기서 제 1 기판의 표면에 물체가 접촉되면 제 1 기판과 물체의 계면에서 제 1 광이 산란되고 그 산란광의 일부가 수광 소자에 입사한다. 수광 소자는 제 1 광을 수광하면 그 강도에 따른 전기 신호로 변환하여 출력할 수 있다. 표시 장치가 매트릭스로 배열된 복수의 수광 소자를 가짐으로써 제 1 기판에 접촉된 물체의 위치 정보, 형상 등을 검출할 수 있다. 즉 표시 장치는 이미지 센서 패널, 터치 센서 패널 등으로서 기능시킬 수 있다.
또한 물체가 제 1 기판의 표면에 접촉되지 않은 경우에도, 제 1 기판을 투과한 제 1 광이 물체 표면에서 반사 또는 산란되고 그 반사광 또는 산란광이 제 1 기판을 통하여 수광 소자에 입사한다. 그러므로 표시 장치는 비접촉형 터치 센서 패널(니어 터치(near touch) 패널이라고도 함)로서 사용할 수도 있다.
제 1 광으로서 가시광을 사용하는 경우에는 화상의 표시에 사용한 제 1 광을 터치 센서의 광원으로서 사용할 수 있다. 이때 발광 소자가 표시 소자로서의 기능과 광원으로서의 기능을 겸비하기 때문에 표시 장치의 구성을 간략화할 수 있다. 한편 제 1 광으로서 적외광을 사용하는 경우에는 사용자에게 시인(視認)되지 않기 때문에, 표시 화상에 대한 시인성을 저하시키지 않고 수광 소자에 의한 촬상 또는 센싱을 수행할 수 있다.
제 1 광으로서 적외광을 사용하는 경우에는 적외광, 바람직하게는 근적외광을 포함하는 것이 바람직하다. 특히 파장 700nm 이상 2500nm 이하의 범위에 하나 이상의 피크를 가지는 근적외광을 적합하게 사용할 수 있다. 특히 파장 750nm 이상 1000nm 이하의 범위에 하나 이상의 피크를 가지는 광을 사용함으로써, 수광 소자의 활성층에 사용하는 재료의 선택의 폭이 넓어지기 때문에 바람직하다.
표시 장치의 표면에 손끝이 접촉됨으로써 지문의 형상을 촬상할 수 있다. 지문에는 오목부와 볼록부가 있고, 제 1 기판의 표면에 접촉된 지문의 볼록부에서는 제 1 광이 산란되기 쉽다. 그러므로 지문의 볼록부와 중첩되는 수광 소자에 입사되는 산란광의 강도는 크게 되고, 오목부와 중첩되는 수광 소자에 입사되는 산란광의 강도는 작게 된다. 이에 의하여 지문을 촬상할 수 있다. 본 발명의 일 형태의 표시 장치를 가지는 디바이스는 촬상된 지문의 화상을 이용하여 생체 인증의 하나인 지문 인증을 수행할 수 있다.
또한 표시 장치는 손가락 또는 손 등의 혈관, 특히 정맥을 촬상할 수도 있다. 예를 들어 파장 760nm 및 그 근방의 광은 정맥 중의 환원 헤모글로빈에 흡수되지 않기 때문에 손바닥 또는 손가락 등으로부터의 반사광을 수광 소자로 수광하여 화상화함으로써 정맥의 위치를 검출할 수 있다. 본 발명의 일 형태의 표시 장치를 가지는 디바이스는 촬상된 정맥의 화상을 이용하여 생체 인증의 하나인 정맥 인증을 수행할 수 있다.
또한 본 발명의 일 형태의 표시 장치를 가지는 디바이스는 터치 센싱과, 지문 인증과, 정맥 인증을 동시에 수행할 수도 있다. 이에 의하여 부품 점수를 늘리는 일 없이 낮은 비용으로 보안 레벨이 높은 생체 인증을 실행할 수 있다.
수광 소자는 가시광과 적외광의 양쪽의 수광이 가능한 소자인 것이 바람직하다. 이때 발광 소자로서 적외광을 방출하는 발광 소자와 가시광을 방출하는 발광 소자의 양쪽을 가지는 구성으로 하는 것이 바람직하다. 이에 의하여, 가시광을 사용하여 사용자의 손가락에서 반사한 반사광을 수광 소자로 수광함으로써 지문의 형상을 촬상할 수 있다. 또한 적외광을 사용하여 정맥의 형상을 촬상할 수 있다. 이에 의하여 지문 인증과 정맥 인증의 양쪽을 하나의 표시 장치로 실행하는 것이 가능하게 된다. 또한 지문의 촬상과 정맥의 촬상을 각각 다른 타이밍으로 실행하여도 좋고, 동시에 실행하여도 좋다. 지문의 촬상과 정맥의 촬상을 동시에 수행함으로써 지문의 형상의 정보와 정맥의 형상의 정보의 양쪽이 포함된 화상 데이터를 취득할 수 있어 정밀도가 더 높은 생체 인증을 실현할 수 있다.
또한 본 발명의 일 형태의 표시 장치는 사용자의 건강 상태를 검출하는 기능을 가져도 좋다. 예를 들어 혈중의 산소 포화도의 변화에 따라 가시광 및 적외광에 대한 반사율 및 투과율이 변화되는 것을 이용하여 상기 산소 포화도의 시간 변조를 취득함으로써 심박수를 측정하는 것이 가능하게 된다. 또한 진피 중의 글루코스 농도, 또는 혈액 중의 중성 지방 농도 등도 적외광 또는 가시광에 의하여 측정할 수 있다. 본 발명의 일 형태의 표시 장치를 가지는 디바이스는 사용자의 건강 상태의 지표가 되는 정보를 취득할 수 있는 헬스케어 기기로서 사용할 수 있다.
또한 제 1 기판으로서는 발광 소자를 밀봉하기 위한 밀봉 기판, 또는 보호 필름 등을 사용할 수 있다. 또한 제 1 기판과 제 2 기판 사이에 이들을 접착하는 수지층을 가져도 좋다.
여기서 발광 소자에는 OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode) 등의 EL 소자를 사용하는 것이 바람직하다. EL 소자가 가지는 발광 물질로서는 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료), 무기 화합물(퀀텀닷(quantum dot) 재료 등) 등을 들 수 있다. 또한 발광 소자로서 마이크로 LED(Light Emitting Diode) 등의 LED를 사용할 수도 있다.
수광 소자로서는 예를 들어 pn형 또는 pin형 포토다이오드를 사용할 수 있다. 수광 소자는 수광 소자에 입사하는 광을 검출하고 전하를 발생시키는 광전 변환 소자로서 기능한다. 광전 변환 소자는 입사하는 광량에 따라 발생하는 전하량이 결정된다. 특히 수광 소자로서 유기 화합물을 포함하는 층을 가지는 유기 포토다이오드를 사용하는 것이 바람직하다. 유기 포토다이오드는 박형화, 경량화, 및 대면적화가 용이하고, 형상 및 디자인의 자유도가 높으므로 다양한 표시 장치에 적용할 수 있다.
발광 소자는 예를 들어 한 쌍의 전극 사이에 발광층을 가지는 적층 구조로 할 수 있다. 또한 수광 소자는 한 쌍의 전극 사이에 활성층을 가지는 적층 구조로 할 수 있다. 수광 소자의 활성층에는 반도체 재료를 사용할 수 있다. 예를 들어 실리콘 등의 무기 반도체 재료를 사용할 수 있다.
또한 수광 소자의 활성층에 유기 화합물을 사용하는 것이 바람직하다. 이때 발광 소자와 수광 소자의 한쪽 전극(화소 전극이라고도 함)을 동일한 면 위에 제공하는 것이 바람직하다. 또한 발광 소자와 수광 소자의 다른 쪽 전극을 연속한 하나의 도전층으로 형성되는 전극(공통 전극이라고도 함)으로 하는 것이 더 바람직하다. 또한 발광 소자와 수광 소자가 공통층을 가지는 것이 더 바람직하다. 이에 의하여 발광 소자와 수광 소자를 제작할 때의 제작 공정을 간략화할 수 있어, 제조 비용의 저감 및 제조 수율의 향상이 가능하게 된다.
이하에서는 더 구체적인 예에 대하여 도면을 참조하여 설명한다.
[표시 패널의 구성예 1]
<구성예 1-1>
도 12의 (A)에 표시 패널(80)의 모식도를 나타내었다. 표시 패널(80)은 기판(81), 기판(82), 수광 소자(83), 발광 소자(87R), 발광 소자(87G), 발광 소자(87B), 기능층(85) 등을 가진다.
발광 소자(87R), 발광 소자(87G), 발광 소자(87B), 및 수광 소자(83)는 기판(81)과 기판(82) 사이에 제공되어 있다.
발광 소자(87R), 발광 소자(87G), 발광 소자(87B)는 각각 적색(R), 녹색(G), 또는 청색(B)의 광을 방출한다.
표시 패널(80)은 매트릭스로 배치된 복수의 화소를 가진다. 하나 화소는 하나 이상의 부화소를 가진다. 하나의 부화소는 하나의 발광 소자를 가진다. 예를 들어 화소에는 부화소를 3개 가지는 구성(R, G, B의 3색 또는 황색(Y), 시안(C), 및 마젠타(M)의 3색 등), 또는 부화소를 4개 가지는 구성(R, G, B, 백색(W)의 4색 또는 R, G, B, Y의 4색 등)을 적용할 수 있다. 또한 화소는 수광 소자(83)를 가진다. 수광 소자(83)는 모든 화소에 제공되어 있어도 좋고, 일부의 화소에 제공되어 있어도 좋다. 또한 하나의 화소가 복수의 수광 소자(83)를 가져도 좋다.
도 12의 (A)에는 기판(82)의 표면에 손가락(90)이 접촉되는 상태를 나타내었다. 발광 소자(87G)가 방출하는 광의 일부는 기판(82)과 손가락(90)의 접촉부에서 반사 또는 산란된다. 그리고 반사광 또는 산란광의 일부가 수광 소자(83)에 입사함으로써 손가락(90)이 기판(82)에 접촉된 것을 검출할 수 있다. 즉 표시 패널(80)은 터치 패널로서 기능할 수 있다.
기능층(85)은 발광 소자(87R), 발광 소자(87G), 발광 소자(87B)를 구동하는 회로, 및 수광 소자(83)를 구동하는 회로를 가진다. 기능층(85)에는 스위치, 트랜지스터, 용량 소자, 배선 등이 제공된다. 또한 발광 소자(87R), 발광 소자(87G), 발광 소자(87B), 및 수광 소자(83)를 패시브 매트릭스 방식으로 구동시키는 경우에는 스위치, 트랜지스터 등을 제공하지 않는 구성으로 하여도 좋다.
표시 패널(80)은 손가락(90)의 지문을 검출하는 기능을 가져도 좋다. 도 12의 (B)에는 기판(82)에 손가락(90)이 접촉된 상태에서의 접촉부의 확대도를 모식적으로 나타내었다. 또한 도 12의 (B)에는 번갈아 배열된 발광 소자(87)와 수광 소자(83)를 나타내었다.
손가락(90)에는 오목부 및 볼록부에 의하여 지문이 형성되어 있다. 그러므로 도 12의 (B)에 나타낸 바와 같이, 지문의 볼록부가 기판(82)에 접촉됨으로써 이들의 접촉면에서 산란광(파선 화살표로 나타내었음)이 생긴다.
도 12의 (B)에 나타낸 바와 같이, 손가락(90)과 기판(82)의 접촉면에서 산란되는 산란광의 강도 분포는 접촉면에 대략 수직인 방향의 강도가 가장 높고, 이것보다 경사 방향으로 각도가 커질수록 낮은 강도 분포가 된다. 따라서 접촉면 바로 아래에 위치하는(접촉면과 중첩되는) 수광 소자(83)가 수광하는 광의 강도가 가장 높게 된다. 또한 산란광 중, 산란각이 소정의 각도 이상인 광은 기판(82)의 다른 쪽 면(접촉면과 반대 측 면)에서 전(全)반사하고, 수광 소자(83) 측에는 투과하지 않는다. 그러므로 명료한 지문 형상을 촬상할 수 있다.
수광 소자(83)의 배열 간격은 지문의 2개의 볼록부 사이의 거리, 바람직하게는 인접한 오목부와 볼록부 사이의 거리보다 짧은 간격으로 함으로써, 선명한 지문의 화상을 취득할 수 있다. 사람의 지문의 오목부와 볼록부의 간격은 대략 200μm임에 의거하여 예를 들어 수광 소자(83)의 배열 간격을 400μm 이하, 바람직하게는 200μm 이하, 더 바람직하게는 150μm 이하, 더욱 바람직하게는 100μm 이하, 더욱더 바람직하게는 50μm 이하이며, 1μm 이상, 바람직하게는 10μm 이상, 더 바람직하게는 20μm 이상으로 한다.
표시 패널(80)로 촬상한 지문의 화상의 예를 도 12의 (C)에 나타내었다. 도 12의 (C)에서는 촬상 범위(93) 내에 손가락(90)의 윤곽을 파선으로 나타내고, 접촉부(91)의 윤곽을 일점쇄선으로 나타내었다. 접촉부(91) 내에 있어서, 수광 소자(83)에 입사하는 광량의 차이에 의하여 명암비가 높은 지문(92)을 촬상할 수 있다.
표시 패널(80)은 터치 패널 또는 펜 태블릿으로서도 기능시킬 수 있다. 도 12의 (D)에는 스타일러스(95)의 선단을 기판(82)에 접촉시킨 상태로 파선 화살표의 방향으로 밀고 있는 상태를 나타내었다.
도 12의 (D)에 나타낸 바와 같이, 스타일러스(95)의 선단과 기판(82)의 접촉면에서 산란되는 산란광이 상기 접촉면과 중첩된 부분에 위치하는 수광 소자(83)에 입사함으로써, 스타일러스(95)의 선단의 위치를 높은 정밀도로 검출할 수 있다.
도 12의 (E)에는 표시 패널(80)로 검출한 스타일러스(95)의 궤적(96)의 예를 나타내었다. 표시 패널(80)은 높은 위치 정밀도로 스타일러스(95) 등의 피검출체의 위치 검출이 가능하기 때문에, 묘화 애플리케이션 등에서 고정세(高精細)의 묘화를 수행하는 것도 가능하다. 또한 정전 용량식 터치 센서나, 전자기 유도형 터치펜 등을 사용한 경우와 달리, 절연성이 높은 피검출체이어도 위치 검출이 가능하기 때문에 스타일러스(95)의 선단부의 재료를 불문하고 다양한 필기구(예를 들어 붓, 유리펜, 깃펜 등)를 사용할 수도 있다.
여기서 도 12의 (F) 내지 (H)에 표시 패널(80)에 적용할 수 있는 화소의 일례를 나타내었다.
도 12의 (F) 및 (G)에 나타낸 화소는 각각 적색(R)의 발광 소자(87R), 녹색(G)의 발광 소자(87G), 청색(B)의 발광 소자(87B), 및 수광 소자(83)를 가진다. 화소는 각각 발광 소자(87R), 발광 소자(87G), 발광 소자(87B), 및 수광 소자(83)를 구동하기 위한 화소 회로를 가진다.
도 12의 (F)는 2Х2의 매트릭스로 3개의 발광 소자와 하나의 수광 소자가 배치되어 있는 예이다. 도 12의 (G)는 3개의 발광 소자가 1열로 배열되고, 그 아래 측에 가로로 긴 하나의 수광 소자(83)가 배치되어 있는 예이다.
도 12의 (H)에 나타낸 화소는 백색(W)의 발광 소자(87W)를 가지는 예이다. 여기서는 4개의 발광 소자가 1열로 배열되고, 그 아래 측에 수광 소자(83)가 배치되어 있다.
또한 화소의 구성은 상기에 한정되지 않고 다양한 배치 방법을 채용할 수 있다.
<구성예 1-2>
이하에서는 가시광을 일으키는 발광 소자와, 적외광을 일으키는 발광 소자와, 수광 소자를 가지는 구성의 예에 대하여 설명한다.
도 13의 (A)에 나타낸 표시 패널(80A)은 도 12의 (A)에서 예시한 구성에 더하여 발광 소자(87IR)를 가진다. 발광 소자(87IR)는 적외광(IR)을 방출하는 발광 소자이다. 또한 이때 수광 소자(83)에는 적어도 발광 소자(87IR)가 방출하는 적외광(IR)을 수광할 수 있는 소자를 사용하는 것이 바람직하다. 또한 수광 소자(83)로서 가시광과 적외광의 양쪽을 수광할 수 있는 소자를 사용하는 것이 더 바람직하다.
도 13의 (A)에 나타낸 바와 같이, 기판(82)에 손가락(90)이 접촉되면 발광 소자(87IR)로부터 방출된 적외광(IR)이 손가락(90)에 의하여 반사 또는 산란되고 상기 반사광 또는 산란광의 일부가 수광 소자(83)에 입사함으로써 손가락(90)의 위치 정보를 취득할 수 있다.
도 13의 (B) 내지 (D)에 표시 패널(80A)에 적용할 수 있는 화소의 일례를 나타내었다.
도 13의 (B)는 3개의 발광 소자가 1열로 배열되고, 그 아래 측에 발광 소자(87IR)와 수광 소자(83)가 가로로 배열되어 있는 예이다. 또한 도 13의 (C)는 발광 소자(87IR)를 포함하는 4개의 발광 소자가 1열로 배열되고, 그 아래 측에 수광 소자(83)가 배치되어 있는 예이다.
또한 도 13의 (D)는 발광 소자(87IR)를 중심으로 사방(四方)으로 3개의 발광 소자와 수광 소자(83)가 배치되어 있는 예이다.
또한 도 13의 (B) 내지 (D)에 나타낸 화소에 있어서 발광 소자끼리, 및 발광 소자와 수광 소자는 각각의 위치를 교환하는 것이 가능하다.
[표시 패널의 구성예 2]
<구성예 2-1>
도 14의 (A)에 표시 패널(100A)의 단면 개략도를 나타내었다.
표시 패널(100A)은 수광 소자(110) 및 발광 소자(190)를 가진다. 수광 소자(110)는 화소 전극(111), 공통층(112), 활성층(113), 공통층(114), 및 공통 전극(115)을 가진다. 발광 소자(190)는 화소 전극(191), 공통층(112), 발광층(193), 공통층(114), 및 공통 전극(115)을 가진다.
화소 전극(111), 화소 전극(191), 공통층(112), 활성층(113), 발광층(193), 공통층(114), 및 공통 전극(115)은 각각, 단층 구조이어도 좋고 적층 구조이어도 좋다.
화소 전극(111) 및 화소 전극(191)은 절연층(214) 위에 위치한다. 화소 전극(111)과 화소 전극(191)은 동일한 재료 및 동일한 공정으로 형성할 수 있다.
공통층(112)은 화소 전극(111) 위 및 화소 전극(191) 위에 위치한다. 공통층(112)은 수광 소자(110)와 발광 소자(190)에 의하여 공통적으로 사용되는 층이다.
활성층(113)은 공통층(112)을 개재하여 화소 전극(111)과 중첩된다. 발광층(193)은 공통층(112)을 개재하여 화소 전극(191)과 중첩된다. 활성층(113)은 제 1 유기 화합물을 가지고, 발광층(193)은 제 1 유기 화합물과는 다른 제 2 유기 화합물을 가진다.
공통층(114)은 공통층(112) 위, 활성층(113) 위, 및 발광층(193) 위에 위치한다. 공통층(114)은 수광 소자(110)와 발광 소자(190)에 공통적으로 사용되는 층이다.
공통 전극(115)은 공통층(112), 활성층(113), 및 공통층(114)을 개재하여 화소 전극(111)과 중첩된 부분을 가진다. 또한 공통 전극(115)은 공통층(112), 발광층(193), 및 공통층(114)을 개재하여 화소 전극(191)과 중첩된 부분을 가진다. 공통 전극(115)은 수광 소자(110)와 발광 소자(190)에 공통적으로 사용되는 층이다.
본 실시형태의 표시 패널에서는 수광 소자(110)의 활성층(113)에 유기 화합물을 사용한다. 수광 소자(110)는 활성층(113) 이외의 층을 발광 소자(190)(EL 소자)와 공통된 구성으로 할 수 있다. 그러므로 발광 소자(190)의 제작 공정에 활성층(113)의 성막 공정을 추가하기만 하면, 발광 소자(190) 형성과 병행하여 수광 소자(110)를 형성할 수 있다. 또한 발광 소자(190)와 수광 소자(110)를 동일 기판 위에 형성할 수 있다. 따라서 제작 공정을 크게 늘리지 않고, 표시 패널에 수광 소자(110)를 내장할 수 있다.
표시 패널(100A)은 수광 소자(110)의 활성층(113)과 발광 소자(190)의 발광층(193)을 따로따로 형성하는 것 이외는 수광 소자(110)와 발광 소자(190)가 공통된 구성인 예를 나타낸 것이다. 다만 수광 소자(110)와 발광 소자(190)의 구성은 이에 한정되지 않는다. 수광 소자(110)와 발광 소자(190)는 활성층(113)과 발광층(193) 이외에도, 따로따로 형성하는 층을 가져도 좋다(후술하는 표시 패널(100D, 100E, 100F) 참조). 수광 소자(110)와 발광 소자(190)는 공통적으로 사용되는 층(공통층)을 1층 이상 가지는 것이 바람직하다. 이로써 제작 공정을 크게 늘리지 않고, 표시 패널에 수광 소자(110)를 내장할 수 있다.
표시 패널(100A)은 한 쌍의 기판(기판(151) 및 기판(152)) 사이에 수광 소자(110), 발광 소자(190), 트랜지스터(131), 및 트랜지스터(132) 등을 가진다.
수광 소자(110)에서 화소 전극(111)과 공통 전극(115) 사이에 각각 위치하는 공통층(112), 활성층(113), 및 공통층(114)은 유기층(유기 화합물을 포함한 층)이라고도 할 수 있다. 화소 전극(111)은 가시광을 반사하는 기능을 가지는 것이 바람직하다. 화소 전극(111)의 단부는 격벽(216)으로 덮여 있다. 공통 전극(115)은 가시광을 투과시키는 기능을 가진다.
수광 소자(110)는 광을 검출하는 기능을 가진다. 구체적으로는 수광 소자(110)는 기판(152)을 통하여 외부로부터 입사되는 광(122)을 수광하고, 전기 신호로 변환하는 광전 변환 소자이다.
기판(152)의 기판(151) 측의 면에는 차광층(BM)이 제공되어 있다. 차광층(BM)은 수광 소자(110)와 중첩되는 위치 및 발광 소자(190)와 중첩되는 위치에 개구를 가진다. 차광층(BM)을 제공함으로써 수광 소자(110)가 광을 검출하는 범위를 제어할 수 있다.
차광층(BM)으로서는 발광 소자로부터의 발광을 차단하는 재료를 사용할 수 있다. 차광층(BM)은 가시광을 흡수하는 것이 바람직하다. 차광층(BM)으로서, 예를 들어 금속 재료, 혹은 안료(카본 블랙 등) 또는 염료를 포함한 수지 재료 등을 사용하여 블랙 매트릭스를 형성할 수 있다. 차광층(BM)은 적색 컬러 필터와 녹색 컬러 필터와 청색 컬러 필터의 적층 구조를 가져도 좋다.
여기서 발광 소자(190)의 발광의 일부가 표시 패널(100A) 내에서 반사되고, 수광 소자(110)에 입사되는 경우가 있다. 차광층(BM)은 이러한 미광의 영향을 억제할 수 있다. 예를 들어 차광층(BM)이 제공되지 않은 경우, 발광 소자(190)가 방출한 광(123a)은 기판(152)에서 반사되고, 반사광(123b)이 수광 소자(110)에 입사하는 경우가 있다. 차광층(BM)을 제공함으로써, 반사광(123b)이 수광 소자(110)에 입사하는 것을 억제할 수 있다. 이에 의하여 노이즈가 저감되어, 수광 소자(110)를 사용한 센서의 감도를 높일 수 있다.
발광 소자(190)에서 화소 전극(191) 및 공통 전극(115) 사이에 각각 위치하는 공통층(112), 발광층(193), 및 공통층(114)은 EL층이라고도 할 수 있다. 화소 전극(191)은 가시광을 반사하는 기능을 가지는 것이 바람직하다. 화소 전극(191)의 단부는 격벽(216)으로 덮여 있다. 화소 전극(111)과 화소 전극(191)은 격벽(216)에 의하여 서로 전기적으로 절연되어 있다. 공통 전극(115)은 가시광을 투과시키는 기능을 가진다.
발광 소자(190)는 가시광을 방출하는 기능을 가진다. 구체적으로는 발광 소자(190)는 화소 전극(191)과 공통 전극(115) 사이에 전압을 인가함으로써, 기판(152) 측에 광(121)을 사출하는 전계 발광 소자이다.
발광층(193)은 수광 소자(110)의 수광 영역과 중첩되지 않도록 형성되는 것이 바람직하다. 이로써 발광층(193)이 광(122)을 흡수하는 것을 억제할 수 있어, 수광 소자(110)에 조사되는 광량을 많게 할 수 있다.
화소 전극(111)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(131)가 가지는 소스 또는 드레인과 전기적으로 접속된다. 화소 전극(111)의 단부는 격벽(216)으로 덮여 있다.
화소 전극(191)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(132)가 가지는 소스 또는 드레인과 전기적으로 접속된다. 화소 전극(191)의 단부는 격벽(216)으로 덮여 있다. 트랜지스터(132)는 발광 소자(190)의 구동을 제어하는 기능을 가진다.
트랜지스터(131)와 트랜지스터(132)는 동일한 층(도 14의 (A)에서는 기판(151)) 위에 접한다.
수광 소자(110)에 전기적으로 접속되는 회로의 적어도 일부는 발광 소자(190)에 전기적으로 접속되는 회로와 동일한 재료 및 동일한 공정으로 형성되는 것이 바람직하다. 이로써 2개의 회로를 따로따로 형성하는 경우에 비하여, 표시 패널의 두께를 얇게 할 수 있고 제작 공정을 간략화할 수 있다.
수광 소자(110) 및 발광 소자(190)는 각각 보호층(195)으로 덮여 있는 것이 바람직하다. 도 14의 (A)에서는 보호층(195)이 공통 전극(115) 위에 접하여 제공되어 있다. 보호층(195)을 제공함으로써, 수광 소자(110) 및 발광 소자(190)에 물 등의 불순물이 들어가는 것을 억제하여 수광 소자(110) 및 발광 소자(190)의 신뢰성을 높일 수 있다. 또한 접착층(142)에 의하여 보호층(195)과 기판(152)이 접합되어 있다.
또한 도 15의 (A)에 나타낸 바와 같이, 수광 소자(110) 위 및 발광 소자(190) 위에 보호층을 가지지 않아도 된다. 도 15의 (A)에서는 접착층(142)에 의하여 공통 전극(115)과 기판(152)이 접합되어 있다.
또한 도 15의 (B)에 나타낸 바와 같이, 차광층(BM)을 가지지 않는 구성으로 하여도 좋다. 이에 의하여 수광 소자(110)의 수광 면적을 크게 할 수 있기 때문에 센서의 감도를 더 높일 수 있다.
<구성예 2-2>
도 14의 (B)에 표시 패널(100B)의 단면 개략도를 나타내었다. 또한 표시 패널에 대한 이후의 설명에 있어서, 상술한 표시 패널과 같은 구성에 대해서는 설명을 생략하는 경우가 있다.
도 14의 (B)에 나타낸 표시 패널(100B)은 표시 패널(100A)의 구성에 더하여 렌즈(149)를 가진다.
렌즈(149)는 수광 소자(110)와 중첩되는 위치에 제공되어 있다. 표시 패널(100B)에서는 렌즈(149)가 기판(152)에 접하여 제공되어 있다. 표시 패널(100B)이 가지는 렌즈(149)는 기판(151) 측에 볼록면을 가지는 볼록 렌즈이다. 또한 기판(152) 측에 볼록면을 가지는 볼록 렌즈를 수광 소자(110)와 중첩된 영역에 배치하여도 좋다.
기판(152)과 동일한 면 위에 차광층(BM)과 렌즈(149)의 양쪽을 형성하는 경우, 그 형성 순서는 불문한다. 도 14의 (B)에는 렌즈(149)를 먼저 형성하는 예를 나타내었지만, 차광층(BM)을 먼저 형성하여도 좋다. 도 14의 (B)에서는 렌즈(149)의 단부가 차광층(BM)으로 덮여 있다.
표시 패널(100B)은 광(122)이 렌즈(149)를 통하여 수광 소자(110)에 입사하는 구성이다. 렌즈(149)를 가지면, 렌즈(149)를 가지지 않는 경우에 비하여 수광 소자(110)에 입사되는 광(122)의 광량을 증가시킬 수 있다. 이에 의하여 수광 소자(110)의 감도를 높일 수 있다.
본 실시형태의 표시 패널에 사용하는 렌즈의 형성 방법으로서는 기판 위 또는 수광 소자 위에 마이크로 렌즈 등의 렌즈를 직접 형성하여도 좋고, 별도로 제작된 마이크로 렌즈 어레이 등의 렌즈 어레이를 기판에 접합하여도 좋다.
<구성예 2-3>
도 14의 (C)에 표시 패널(100C)의 단면 개략도를 나타내었다. 표시 패널(100C)은 기판(151), 기판(152), 및 격벽(216)을 가지지 않고, 기판(153), 기판(154), 접착층(155), 절연층(212), 및 격벽(217)을 가지는 점이 표시 패널(100A)과 상이하다.
기판(153)과 절연층(212)은 접착층(155)에 의하여 접합되어 있다. 기판(154)과 보호층(195)은 접착층(142)에 의하여 접합되어 있다.
표시 패널(100C)은 제작 기판 위에 형성된 절연층(212), 트랜지스터(131), 트랜지스터(132), 수광 소자(110), 및 발광 소자(190) 등을 기판(153) 위로 전치함으로써 제작되는 구성을 가진다. 기판(153) 및 기판(154)은 각각 가요성을 가지는 것이 바람직하다. 이로써 표시 패널(100C)의 가요성을 높일 수 있다. 예를 들어 기판(153) 및 기판(154)에는 각각 수지를 사용하는 것이 바람직하다.
기판(153) 및 기판(154)으로서는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리 염화바이닐 수지, 폴리 염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노섬유 등을 각각 사용할 수 있다. 기판(153) 및 기판(154) 중 한쪽 또는 양쪽에는 가요성을 가질 정도의 두께를 가지는 유리를 사용하여도 좋다.
본 실시형태의 표시 패널이 가지는 기판에는 광학 등방성이 높은 필름을 사용하여도 좋다. 광학 등방성이 높은 필름으로서는 트라이아세틸셀룰로스(TAC, 셀룰로스트라이아세테이트라고도 함) 필름, 사이클로올레핀 폴리머(COP) 필름, 사이클로올레핀 폴리머(COC) 필름, 및 아크릴 수지 필름 등을 들 수 있다.
격벽(217)은 발광 소자가 방출한 광을 흡수하는 것이 바람직하다. 격벽(217)으로서 예를 들어 안료 또는 염료를 포함한 수지 재료 등을 사용하여 블랙 매트릭스를 형성할 수 있다. 또한 갈색 레지스트 재료를 사용함으로써, 착색된 절연층으로 격벽(217)을 구성할 수 있다.
발광 소자(190)가 방출한 광(123c)은 기판(154) 및 격벽(217)에서 반사되고, 반사광(123d)이 수광 소자(110)에 입사하는 경우가 있다. 또한 광(123c)이 격벽(217)을 투과하여 트랜지스터 또는 배선 등에서 반사됨으로써 반사광이 수광 소자(110)에 입사하는 경우가 있다. 격벽(217)에 의하여 광(123c)이 흡수됨으로써 반사광(123d)이 수광 소자(110)에 입사하는 것을 억제할 수 있다. 이로써 노이즈가 저감되어, 수광 소자(110)를 사용한 센서의 감도를 높일 수 있다.
격벽(217)은 적어도 수광 소자(110)가 검출하는 광의 파장을 흡수하는 것이 바람직하다. 예를 들어 발광 소자(190)가 방출하는 적색 광을 수광 소자(110)가 검출하는 경우, 격벽(217)은 적어도 적색 광을 흡수하는 것이 바람직하다. 예를 들어 격벽(217)이 청색 컬러 필터를 가지면, 적색 광(123c)을 흡수할 수 있어, 반사광(123d)이 수광 소자(110)에 입사하는 것을 억제할 수 있다.
<구성예 2-4>
위에서는 발광 소자와 수광 소자가 2개의 공통층을 가지는 예를 나타내었지만 이에 한정되지 않는다. 이하에서는 공통층의 구성이 다른 예에 대하여 설명한다.
도 16의 (A)에 표시 패널(100D)의 단면 개략도를 나타내었다. 표시 패널(100D)은 공통층(114)을 가지지 않고, 버퍼층(184) 및 버퍼층(194)을 가지는 점이 표시 패널(100A)과 상이하다. 버퍼층(184) 및 버퍼층(194)은 각각, 단층 구조이어도 좋고, 적층 구조이어도 좋다.
표시 패널(100D)에 있어서, 수광 소자(110)는 화소 전극(111), 공통층(112), 활성층(113), 버퍼층(184), 및 공통 전극(115)을 가진다. 또한 표시 패널(100D)에 있어서, 발광 소자(190)는 화소 전극(191), 공통층(112), 발광층(193), 버퍼층(194), 및 공통 전극(115)을 가진다.
표시 패널(100D)에서는 공통 전극(115)과 활성층(113) 사이의 버퍼층(184)과, 공통 전극(115)과 발광층(193) 사이의 버퍼층(194)을 따로따로 형성하는 예를 나타낸다. 버퍼층(184) 및 버퍼층(194)으로서는 예를 들어, 전자 주입층 및 전자 수송층 중 한쪽 또는 양쪽을 형성할 수 있다.
도 16의 (B)에 표시 패널(100E)의 단면 개략도를 나타내었다. 표시 패널(100E)은 공통층(112)을 가지지 않고, 버퍼층(182) 및 버퍼층(192)을 가지는 점이 표시 패널(100A)과 상이하다. 버퍼층(182) 및 버퍼층(192)은 각각, 단층 구조이어도 좋고, 적층 구조이어도 좋다.
표시 패널(100E)에 있어서, 수광 소자(110)는 화소 전극(111), 버퍼층(182), 활성층(113), 공통층(114), 및 공통 전극(115)을 가진다. 또한 표시 패널(100E)에 있어서, 발광 소자(190)는 화소 전극(191), 버퍼층(192), 발광층(193), 공통층(114), 및 공통 전극(115)을 가진다.
표시 패널(100E)에서는 화소 전극(111)과 활성층(113) 사이의 버퍼층(182)과, 화소 전극(191)과 발광층(193) 사이의 버퍼층(192)을 따로따로 형성하는 예를 나타낸다. 버퍼층(182) 및 버퍼층(192)으로서는 예를 들어, 정공 주입층 및 정공 수송층 중 한쪽 또는 양쪽을 형성할 수 있다.
도 16의 (C)에 표시 패널(100F)의 단면 개략도를 나타내었다. 표시 패널(100F)은 공통층(112) 및 공통층(114)을 가지지 않고, 버퍼층(182), 버퍼층(184), 버퍼층(192), 및 버퍼층(194)을 가지는 점이 표시 패널(100A)과 상이하다.
표시 패널(100F)에 있어서, 수광 소자(110)는 화소 전극(111), 버퍼층(182), 활성층(113), 버퍼층(184), 및 공통 전극(115)을 가진다. 또한 표시 패널(100F)에 있어서, 발광 소자(190)는 화소 전극(191), 버퍼층(192), 발광층(193), 버퍼층(194), 및 공통 전극(115)을 가진다.
수광 소자(110)와 발광 소자(190)의 제작에 있어서, 활성층(113)과 발광층(193)을 따로따로 형성할 뿐만 아니라, 다른 층도 따로따로 형성할 수 있다.
표시 패널(100F)에서는 수광 소자(110)와 발광 소자(190)가 한 쌍의 전극(화소 전극(111) 또는 화소 전극(191)과 공통 전극(115)) 사이에 공통의 층을 가지지 않는 예를 나타내었다. 표시 패널(100F)이 가지는 수광 소자(110) 및 발광 소자(190)는 절연층(214) 위에 화소 전극(111)과 화소 전극(191)을 동일한 재료 및 동일한 공정으로 형성하고, 화소 전극(111) 위에 버퍼층(182), 활성층(113), 및 버퍼층(184)을 형성하고 화소 전극(191) 위에 버퍼층(192), 발광층(193), 및 버퍼층(194)을 형성한 후에 버퍼층(184) 및 버퍼층(194) 등을 덮도록 공통 전극(115)을 형성함으로써 제작할 수 있다.
또한 버퍼층(182), 활성층(113), 및 버퍼층(184)의 적층 구조와, 버퍼층(192), 발광층(193), 및 버퍼층(194)의 적층 구조의 제작 순서는 특별히 한정되지 않는다. 예를 들어 버퍼층(182), 활성층(113), 및 버퍼층(184)을 성막한 후에 버퍼층(192), 발광층(193), 및 버퍼층(194)을 성막하여도 좋다. 반대로 버퍼층(182), 활성층(113), 및 버퍼층(184)을 성막하기 전에 버퍼층(192), 발광층(193), 및 버퍼층(194)을 성막하여도 좋다. 또한 버퍼층(182), 버퍼층(192), 활성층(113), 발광층(193) 등의 순서로 번갈아 성막하여도 좋다.
[표시 패널의 구성예 3]
이하에서는 표시 패널의 더 구체적인 구성예에 대하여 설명한다.
<구성예 3-1>
도 17은 표시 패널(200A)의 사시도를 나타낸 것이다.
표시 패널(200A)은 기판(151)과 기판(152)이 접합된 구성을 가진다. 도 17에서는 기판(152)을 파선으로 나타내었다.
표시 패널(200A)은 표시부(162), 회로(164), 배선(165) 등을 가진다. 도 17에서는 표시 패널(200A)에 IC(집적 회로)(173) 및 FPC(172)가 실장되어 있는 예를 나타내었다. 그러므로, 도 17에 나타낸 구성은 표시 패널(200A), IC, 및 FPC를 가지는 표시 모듈이라고도 할 수 있다.
회로(164)로서는 주사선 구동 회로를 사용할 수 있다.
배선(165)은 표시부(162) 및 회로(164)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 FPC(172)를 통하여 외부로부터 입력되거나, 또는 IC(173)로부터 배선(165)에 입력된다.
도 17에는, COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등에 의하여 기판(151)에 IC(173)가 제공되어 있는 예를 나타내었다. IC(173)에는 예를 들어 주사선 구동 회로 및 신호선 구동 회로 등을 가지는 IC를 적용할 수 있다. 또한 표시 패널(200A) 및 표시 모듈은 IC를 제공하지 않는 구성으로 하여도 좋다. 또한 IC를 COF 방식 등에 의하여 FPC에 실장하여도 좋다.
도 18에, 도 17에 나타낸 표시 패널(200A)에서 FPC(172)를 포함하는 영역의 일부, 회로(164)를 포함하는 영역의 일부, 표시부(162)를 포함하는 영역의 일부, 및 단부를 포함하는 영역의 일부를 각각 절단한 경우의 단면의 일례를 나타내었다.
도 18에 나타낸 표시 패널(200A)은 기판(151)과 기판(152) 사이에 트랜지스터(201), 트랜지스터(205), 트랜지스터(206), 발광 소자(190), 수광 소자(110) 등을 가진다.
기판(152)과 절연층(214)은 접착층(142)을 개재하여 접착되어 있다. 발광 소자(190) 및 수광 소자(110)의 밀봉에는 고체 밀봉 구조 또는 중공 밀봉 구조 등을 적용할 수 있다. 도 18에서는 기판(152), 접착층(142), 및 절연층(214)으로 둘러싸인 공간(143)이 불활성 가스(질소나 아르곤 등)로 충전되어 있고, 중공 밀봉 구조가 적용되어 있다. 접착층(142)은 발광 소자(190)와 중첩하여 제공되어 있어도 좋다. 또한 기판(152), 접착층(142), 및 절연층(214)으로 둘러싸인 공간(143)을, 접착층(142)과 상이한 수지로 충전하여도 좋다.
발광 소자(190)는 절연층(214) 측으로부터 화소 전극(191), 공통층(112), 발광층(193), 공통층(114), 및 공통 전극(115)의 순서로 적층된 적층 구조를 가진다. 화소 전극(191)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(206)가 가지는 도전층(222b)과 접속되어 있다. 트랜지스터(206)는 발광 소자(190)의 구동을 제어하는 기능을 가진다. 화소 전극(191)의 단부는 격벽(216)으로 덮여 있다. 화소 전극(191)은 가시광을 반사하는 재료를 포함하고, 공통 전극(115)은 가시광을 투과시키는 재료를 포함한다.
수광 소자(110)는 절연층(214) 측으로부터 화소 전극(111), 공통층(112), 활성층(113), 공통층(114), 및 공통 전극(115)의 순서로 적층된 적층 구조를 가진다. 화소 전극(111)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(205)가 가지는 도전층(222b)과 전기적으로 접속되어 있다. 화소 전극(111)의 단부는 격벽(216)으로 덮여 있다. 화소 전극(111)은 가시광을 반사하는 재료를 포함하고, 공통 전극(115)은 가시광을 투과시키는 재료를 포함한다.
발광 소자(190)가 발하는 광은 기판(152) 측으로 사출된다. 또한 수광 소자(110)에는 기판(152) 및 공간(143)을 통하여 광이 입사한다. 기판(152)에는 가시광에 대한 투과성이 높은 재료를 사용하는 것이 바람직하다.
화소 전극(111) 및 화소 전극(191)은 동일한 재료 및 동일한 공정으로 제작할 수 있다. 공통층(112), 공통층(114), 및 공통 전극(115)은 수광 소자(110)와 발광 소자(190)의 양쪽에 사용된다. 수광 소자(110)와 발광 소자(190)는 활성층(113)과 발광층(193)의 구성이 상이한 것 외에는 모두 공통된 구성으로 할 수 있다. 이에 의하여, 제작 공정을 크게 증가시키지 않고 표시 패널(200A)에 수광 소자(110)를 내장시킬 수 있다.
기판(152)에서 기판(151) 측의 면에는 차광층(BM)이 제공되어 있다. 차광층(BM)은 수광 소자(110)와 중첩되는 위치 및 발광 소자(190)와 중첩되는 위치에 개구를 가진다. 차광층(BM)을 제공함으로써, 수광 소자(110)가 광을 검출하는 범위를 제어할 수 있다. 또한 차광층(BM)을 가짐으로써, 발광 소자(190)로부터 수광 소자(110)에 광이 직접 입사하는 것을 억제할 수 있다. 따라서, 노이즈가 적고 감도가 높은 센서를 실현할 수 있다.
트랜지스터(201), 트랜지스터(205), 및 트랜지스터(206)는 모두 기판(151) 위에 형성되어 있다. 이들 트랜지스터는 동일한 재료 및 동일한 공정으로 제작할 수 있다.
기판(151) 위에는 절연층(211), 절연층(213), 절연층(215), 및 절연층(214)이 이 순서대로 제공되어 있다. 절연층(211)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(213)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(215)은 트랜지스터를 덮어 제공된다. 절연층(214)은 트랜지스터를 덮어 제공되고, 평탄화층으로서의 기능을 가진다. 또한 게이트 절연층의 개수 및 트랜지스터를 덮는 절연층의 개수는 한정되지 않고, 각각 단층이어도 2층 이상이어도 좋다.
트랜지스터를 덮는 절연층 중 적어도 하나의 층에, 물 또는 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 이에 의하여, 절연층을 배리어층으로서 기능시킬 수 있다. 이와 같은 구성으로 함으로써, 외부로부터 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제할 수 있고, 표시 장치의 신뢰성을 높일 수 있다.
절연층(211), 절연층(213), 및 절연층(215)으로서는 각각 무기 절연막을 사용하는 것이 바람직하다. 무기 절연막으로서는 예를 들어 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 또한 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다.
여기서, 유기 절연막은 무기 절연막에 비하여 배리어성이 낮은 경우가 많다. 그러므로, 유기 절연막은 표시 패널(200A)의 단부 근방에 개구를 가지는 것이 바람직하다. 이에 의하여, 표시 패널(200A)의 단부로부터 유기 절연막을 통하여 불순물이 확산되는 것을 억제할 수 있다. 또는 유기 절연막의 단부가 표시 패널(200A)의 단부보다 내측에 위치하도록 유기 절연막을 형성하고, 표시 패널(200A)의 단부에서 유기 절연막이 노출되지 않도록 하여도 좋다.
평탄화층으로서 기능하는 절연층(214)에는 유기 절연막이 적합하다. 유기 절연막에 사용할 수 있는 재료로서는, 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 들 수 있다.
도 18에 나타낸 영역(228)에서는 절연층(214)에 개구가 형성되어 있다. 이에 의하여, 절연층(214)에 유기 절연막을 사용하는 경우에도 절연층(214)을 통하여 외부로부터 표시부(162)로 불순물이 확산되는 것을 억제할 수 있다. 따라서, 표시 패널(200A)의 신뢰성을 높일 수 있다.
트랜지스터(201), 트랜지스터(205), 및 트랜지스터(206)는 게이트로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 소스 및 드레인으로서 기능하는 도전층(222a) 및 도전층(222b), 반도체층(231), 게이트 절연층으로서 기능하는 절연층(213), 그리고 게이트로서 기능하는 도전층(223)을 가진다. 여기서는, 동일한 도전막을 가공하여 얻어지는 복수의 층에 같은 해치 패턴을 부여하였다. 절연층(211)은 도전층(221)과 반도체층(231) 사이에 위치한다. 절연층(213)은 도전층(223)과 반도체층(231) 사이에 위치한다.
본 실시형태의 표시 패널이 가지는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 플레이너형 트랜지스터, 스태거형 트랜지스터, 역스태거형 트랜지스터 등을 사용할 수 있다. 또한 톱 게이트형 및 보텀 게이트형 중 어느 트랜지스터 구조로 하여도 좋다. 또는 채널이 형성되는 반도체층의 상하에 게이트가 제공되어 있어도 좋다.
트랜지스터(201), 트랜지스터(205), 및 트랜지스터(206)에는 채널이 형성되는 반도체층을 2개의 게이트로 협지하는 구성이 적용되어 있다. 2개의 게이트를 접속하고, 이들에 동일한 신호를 공급함으로써 트랜지스터를 구동하여도 좋다. 또는 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고, 다른 쪽에 구동을 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어하여도 좋다.
트랜지스터에 사용하는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고, 비정질 반도체, 단결정 반도체, 및 단결정 외의 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 단결정 반도체 또는 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있으므로 바람직하다.
트랜지스터의 반도체층은 금속 산화물(산화물 반도체라고도 함)을 가지는 것이 바람직하다. 또는 트랜지스터의 반도체층은 실리콘을 가져도 좋다. 실리콘으로서는 비정질 실리콘, 결정성 실리콘(저온 폴리 실리콘, 단결정 실리콘 등) 등을 들 수 있다.
반도체층은 예를 들어 인듐과, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)과, 아연을 가지는 것이 바람직하다. 특히 M은 알루미늄, 갈륨, 이트륨, 및 주석 중에서 선택된 1종류 또는 복수 종류인 것이 바람직하다.
특히 반도체층으로서 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물(IGZO라고도 기재함)을 사용하는 것이 바람직하다.
반도체층이 In-M-Zn 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용하는 스퍼터링 타깃은 M에 대한 In의 원자수비가 1 이상인 것이 바람직하다. 이와 같은 스퍼터링 타깃의 금속 원소의 원자수비로서는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:3, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8, In:M:Zn=6:1:6, In:M:Zn=5:2:5 등을 들 수 있다.
스퍼터링 타깃으로서는 다결정 산화물을 포함하는 타깃을 사용하면, 결정성을 가지는 반도체층을 형성하기 쉬워지기 때문에 바람직하다. 또한 성막되는 반도체층의 원자수비는 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다. 예를 들어 반도체층에 사용하는 스퍼터링 타깃의 조성이 In:Ga:Zn=4:2:4.1[원자수비]인 경우, 성막되는 반도체층의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방인 경우가 있다.
또한 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방이라고 기재된 경우, In을 4로 하였을 때 Ga가 1 이상 3 이하이고 Zn이 2 이상 4 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=5:1:6 또는 그 근방이라고 기재된 경우, In을 5로 하였을 때 Ga가 0.1보다 크고 2 이하이고 Zn이 5 이상 7 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=1:1:1 또는 그 근방이라고 기재된 경우, In을 1로 하였을 때 Ga가 0.1보다 크고 2 이하이고 Zn이 0.1보다 크고 2 이하인 경우를 포함한다.
회로(164)가 가지는 트랜지스터와 표시부(162)가 가지는 트랜지스터는 같은 구조이어도 좋고 상이한 구조이어도 좋다. 회로(164)가 가지는 복수의 트랜지스터의 구조는 모두 같아도 좋고, 2종류 이상 있어도 좋다. 마찬가지로, 표시부(162)가 가지는 복수의 트랜지스터의 구조는 모두 같아도 좋고, 2종류 이상 있어도 좋다.
기판(151)과 기판(152)이 중첩되지 않는 영역에는 접속부(204)가 제공되어 있다. 접속부(204)에서는 배선(165)이 도전층(166) 및 접속층(242)을 통하여 FPC(172)와 전기적으로 접속되어 있다. 접속부(204)의 상면에서는, 화소 전극(191)과 동일한 도전막을 가공하여 얻어진 도전층(166)이 노출되어 있다. 이에 의하여, 접속부(204)와 FPC(172)를 접속층(242)을 통하여 전기적으로 접속할 수 있다.
기판(152)의 외측에는 각종 광학 부재를 배치할 수 있다. 광학 부재로서는 편광판, 위상차판, 광 확산층(확산 필름 등), 반사 방지층, 및 집광 필름 등을 들 수 있다. 또한 기판(152)의 외측에는 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수성의 막, 사용에 따른 손상의 발생을 억제하는 하드 코트막, 충격 흡수층 등을 배치하여도 좋다.
기판(151) 및 기판(152)에는 각각 유리, 석영, 세라믹, 사파이어, 수지 등을 사용할 수 있다. 기판(151) 및 기판(152)에 가요성을 가지는 재료를 사용하면, 표시 패널의 가요성을 높일 수 있다.
접착층으로서는, 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히, 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트 등을 사용하여도 좋다.
접속층(242)으로서는 이방성 도전 필름(ACF: Anisotropic Conductive Film), 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
발광 소자(190)는 톱 이미션형, 보텀 이미션형, 듀얼 이미션형 등이 있다. 광을 추출하는 측의 전극에는, 가시광을 투과시키는 도전막을 사용한다. 또한 광을 추출하지 않는 측의 전극에는, 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
발광 소자(190)는 적어도 발광층(193)을 가진다. 발광 소자(190)는 발광층(193) 외의 층으로서, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 차단 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 전자 차단 재료, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 더 가져도 좋다. 예를 들어, 공통층(112)은 정공 주입층 및 정공 수송층 중 한쪽 또는 양쪽을 가지는 것이 바람직하다. 예를 들어, 공통층(114)은 전자 수송층 및 전자 주입층 중 한쪽 또는 양쪽을 가지는 것이 바람직하다.
공통층(112), 발광층(193), 및 공통층(114)에는 저분자계 화합물 및 고분자계 화합물 중 어느 쪽이든 사용할 수 있고, 무기 화합물을 포함하여도 좋다. 공통층(112), 발광층(193), 및 공통층(114)을 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
발광층(193)은 발광 재료로서 퀀텀닷 등의 무기 화합물을 가져도 좋다.
수광 소자(110)의 활성층(113)은 반도체를 포함한다. 상기 반도체로서는, 실리콘 등의 무기 반도체, 및 유기 화합물을 포함하는 유기 반도체를 들 수 있다. 본 실시형태에서는 활성층이 가지는 반도체로서 유기 반도체를 사용하는 예를 나타낸다. 유기 반도체를 사용함으로써, 발광 소자(190)의 발광층(193)과 수광 소자(110)의 활성층(113)을 같은 방법(예를 들어 진공 증착법)으로 형성할 수 있기 때문에 제조 장치를 공통화할 수 있어 바람직하다.
활성층(113)이 가지는 n형 반도체의 재료로서는 풀러렌(예를 들어 C60, C70 등), 풀러렌 유도체 등 전자 수용성의 유기 반도체 재료를 들 수 있다. 풀러렌은 축구공 같은 형상을 가지고, 상기 형상은 에너지적으로 안정적이다. 풀러렌은 HOMO 준위 및 LUMO 준위의 양쪽이 깊다(낮다). 풀러렌은 LUMO 준위가 깊으므로 전자 수용성(억셉터성)이 매우 높다. 일반적으로 벤젠과 같이 평면에 π전자 공액(공명)이 확장되면, 전자 공여성(도너성)이 높아지지만 풀러렌은 구체 형상이기 때문에 π전자가 크게 확장됨에도 불구하고 전자 수용성이 높아진다. 전자 수용이 높으면 전하 분리를 고속으로 효율적으로 일으키기 때문에 수광 디바이스로서 유익하다. C60, C70은 둘 다 가시광 영역에 넓은 흡수대를 가지고, 특히 C70은 C60에 비하여 π전자 공액계가 크고, 장파장 영역에도 넓은 흡수대를 가지기 때문에 바람직하다.
또한 활성층(113)이 가지는 n형 반도체의 재료로서는 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 나프탈렌 유도체, 안트라센 유도체, 쿠마린 유도체, 로다민 유도체, 트라이아진 유도체, 퀴논 유도체 등을 들 수 있다.
활성층(113)이 가지는 p형 반도체의 재료로서는 구리(II)프탈로사이아닌(Copper(II) phthalocyanine: CuPc), 테트라페닐다이벤조페리플란텐(Tetraphenyldibenzoperiflanthene: DBP), 아연프탈로사이아닌(Zinc Phthalocyanine: ZnPc), 주석프탈로사이아닌(SnPc), 퀴나크리돈 등 전자 공여성의 유기 반도체 재료를 들 수 있다.
또한 p형 반도체의 재료로서는 카바졸 유도체, 싸이오펜 유도체, 퓨란 유도체, 방향족 아민 골격을 가지는 화합물 등을 들 수 있다. 또한 p형 반도체의 재료로서는 나프탈렌 유도체, 안트라센 유도체, 피렌 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 피롤 유도체, 벤조퓨란 유도체, 벤조싸이오펜 유도체, 인돌 유도체, 다이벤조퓨란 유도체, 다이벤조싸이오펜 유도체, 인돌로카바졸 유도체, 포르피린 유도체, 프탈로사이아닌 유도체, 나프탈로사이아닌 유도체, 퀴나크리돈 유도체, 폴리페닐렌바이닐렌 유도체, 폴리파라페닐렌 유도체, 폴리플루오렌 유도체, 폴리바이닐카바졸 유도체, 폴리싸이오펜 유도체 등을 들 수 있다.
예를 들어, 활성층(113)은 n형 반도체와 p형 반도체를 공증착하여 형성하는 것이 바람직하다. 또는 활성층(113)은 n형 반도체와 p형 반도체를 적층하여 형성하여도 좋다.
트랜지스터의 게이트, 소스, 및 드레인 외에, 표시 패널을 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는 재료로서는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속, 그리고 상기 금속을 주성분으로 하는 합금 등을 들 수 있다. 이들 재료를 포함하는 막을 단층으로 또는 적층 구조로서 사용할 수 있다.
또한 투광성을 가지는 도전 재료로서는 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 포함하는 산화 아연 등의 도전성 산화물 또는 그래핀을 사용할 수 있다. 또는 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 및 타이타늄 등의 금속 재료, 또는 상기 금속 재료를 포함하는 합금 재료를 사용할 수 있다. 또는 상기 금속 재료의 질화물(예를 들어, 질화 타이타늄) 등을 사용하여도 좋다. 또한 금속 재료, 합금 재료(또는 이들의 질화물)를 사용하는 경우에는, 투광성을 가질 정도로 얇게 하는 것이 바람직하다. 또한 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과, 인듐 주석 산화물의 적층막 등을 사용하면, 도전성을 높일 수 있기 때문에 바람직하다. 이들은, 표시 패널을 구성하는 각종 배선 및 전극 등의 도전층, 또는 표시 소자가 가지는 도전층(화소 전극이나 공통 전극으로서 기능하는 도전층)에도 사용할 수 있다.
각 절연층에 사용할 수 있는 절연 재료로서는 예를 들어 아크릴 수지, 에폭시 수지 등의 수지, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄 등의 무기 절연 재료가 있다.
<구성예 3-2>
도 19의 (A)는 표시 패널(200B)의 단면도를 나타낸 것이다. 표시 패널(200B)은 렌즈(149) 및 보호층(195)을 가지는 점이 표시 패널(200A)과 주로 상이하다.
수광 소자(110) 및 발광 소자(190)를 덮는 보호층(195)을 제공함으로써, 수광 소자(110) 및 발광 소자(190)로 물 등의 불순물이 확산되는 것을 억제하여 수광 소자(110) 및 발광 소자(190)의 신뢰성을 높일 수 있다.
표시 패널(200B)의 단부 근방의 영역(228)에 있어서, 절연층(214)의 개구를 통하여 절연층(215)과 보호층(195)이 서로 접하는 것이 바람직하다. 특히, 절연층(215)이 가지는 무기 절연막과 보호층(195)이 가지는 무기 절연막이 서로 접하는 것이 바람직하다. 이에 의하여, 유기 절연막을 통하여 외부로부터 표시부(162)로 불순물이 확산되는 것을 억제할 수 있다. 따라서, 표시 패널(200B)의 신뢰성을 높일 수 있다.
도 19의 (B)에 보호층(195)이 3층 구조인 예를 나타내었다. 도 19의 (B)에서, 보호층(195)은 공통 전극(115) 위의 무기 절연층(195a)과, 무기 절연층(195a) 위의 유기 절연층(195b)과, 유기 절연층(195b) 위의 무기 절연층(195c)을 가진다.
무기 절연층(195a)의 단부와 무기 절연층(195c)의 단부는, 유기 절연층(195b)의 단부보다 외측으로 연장되고 서로 접한다. 그리고, 무기 절연층(195a)은 절연층(214)(유기 절연층)의 개구를 통하여 절연층(215)(무기 절연층)과 접한다. 이에 의하여, 절연층(215)과 보호층(195)으로 수광 소자(110) 및 발광 소자(190)를 둘러쌀 수 있기 때문에, 수광 소자(110) 및 발광 소자(190)의 신뢰성을 높일 수 있다.
이와 같이, 보호층(195)은 유기 절연막과 무기 절연막의 적층 구조이어도 좋다. 이때, 무기 절연막의 단부를 유기 절연막의 단부보다 외측으로 연장시키는 것이 바람직하다.
기판(152)에서 기판(151) 측의 면에 렌즈(149)가 제공되어 있다. 렌즈(149)는 기판(151) 측에 볼록면을 가진다. 수광 소자(110)의 수광 영역은 렌즈(149)와 중첩되며, 발광층(193)과 중첩되지 않는 것이 바람직하다. 이로써, 수광 소자(110)를 사용한 센서의 감도 및 정밀도를 높일 수 있다.
렌즈(149)는 수광 소자(110)가 수광하는 광의 파장에 대한 굴절률이 1.3 이상 2.5 이하인 것이 바람직하다. 렌즈(149)는 무기 재료 및 유기 재료 중 적어도 한쪽을 사용하여 형성할 수 있다. 예를 들어, 수지를 포함하는 재료를 렌즈(149)에 사용할 수 있다. 또한 산화물 및 황화물 중 적어도 한쪽을 포함하는 재료를 렌즈(149)에 사용할 수 있다.
구체적으로는, 염소, 브로민, 또는 아이오딘을 포함하는 수지, 중금속 원자를 포함하는 수지, 방향족 고리를 포함하는 수지, 황을 포함하는 수지 등을 렌즈(149)에 사용할 수 있다. 또는 수지와, 상기 수지보다 굴절률이 높은 재료의 나노 입자를 포함하는 재료를 렌즈(149)에 사용할 수 있다. 산화 타이타늄 또는 산화 지르코늄 등을 나노 입자로서 사용할 수 있다.
또한 산화 세륨, 산화 하프늄, 산화 란타넘, 산화 마그네슘, 산화 나이오븀, 산화 탄탈럼, 산화 타이타늄, 산화 이트륨, 산화 아연, 인듐과 주석을 포함하는 산화물, 또는 인듐과 갈륨과 아연을 포함하는 산화물 등을 렌즈(149)에 사용할 수 있다. 또는 황화 아연 등을 렌즈(149)에 사용할 수 있다.
또한 표시 패널(200B)에서는 보호층(195)과 기판(152)이 접착층(142)에 의하여 접합되어 있다. 접착층(142)은 수광 소자(110) 및 발광 소자(190)와 각각 중첩되어 제공되어 있고, 표시 패널(200B)에는 고체 밀봉 구조가 적용되어 있다.
<구성예 3-3>
도 20의 (A)는 표시 패널(200C)의 단면도를 나타낸 것이다. 표시 패널(200C)은 트랜지스터의 구조가 상이한 점, 차광층(BM) 및 렌즈(149)를 가지지 않는 점이 표시 패널(200B)과 주로 상이하다.
표시 패널(200C)은 기판(151) 위에 트랜지스터(208), 트랜지스터(209), 및 트랜지스터(210)를 가진다.
트랜지스터(208), 트랜지스터(209), 및 트랜지스터(210)는 게이트로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 채널 형성 영역(231i) 및 한 쌍의 저저항 영역(231n)을 가지는 반도체층, 한 쌍의 저저항 영역(231n) 중 한쪽과 접속되는 도전층(222a), 한 쌍의 저저항 영역(231n) 중 다른 쪽과 접속되는 도전층(222b), 게이트 절연층으로서 기능하는 절연층(225), 게이트로서 기능하는 도전층(223), 그리고 도전층(223)을 덮는 절연층(215)을 가진다. 절연층(211)은 도전층(221)과 채널 형성 영역(231i) 사이에 위치한다. 절연층(225)은 도전층(223)과 채널 형성 영역(231i) 사이에 위치한다.
도전층(222a) 및 도전층(222b)은 각각 절연층(225) 및 절연층(215)에 제공된 개구를 통하여 저저항 영역(231n)과 접속된다. 도전층(222a) 및 도전층(222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
발광 소자(190)의 화소 전극(191)은 도전층(222b)을 통하여 트랜지스터(208)의 한 쌍의 저저항 영역(231n) 중 한쪽과 전기적으로 접속된다.
수광 소자(110)의 화소 전극(111)은 도전층(222b)을 통하여 트랜지스터(209)의 한 쌍의 저저항 영역(231n) 중 다른 쪽과 전기적으로 접속된다.
도 20의 (A)에서는 절연층(225)이 반도체층의 상면 및 측면을 덮는 예를 나타내었다. 한편, 도 20의 (B)에서는 절연층(225)이 반도체층(231)의 채널 형성 영역(231i)과 중첩되고, 저저항 영역(231n)과는 중첩되지 않은 트랜지스터(202)의 예를 나타내었다. 예를 들어, 도전층(223)을 마스크로서 사용하여 절연층(225)을 가공함으로써, 도 20의 (B)에 나타낸 구조를 제작할 수 있다. 도 20의 (B)에서는 절연층(225) 및 도전층(223)을 덮어 절연층(215)이 제공되고, 절연층(215)의 개구를 통하여 도전층(222a) 및 도전층(222b)이 각각 저저항 영역(231n)과 접속되어 있다. 또한 트랜지스터를 덮는 절연층(218)을 제공하여도 좋다.
<구성예 3-4>
도 21은 표시 패널(200D)의 단면도를 나타낸 것이다. 표시 패널(200D)은 기판의 구성이 상이한 점에서 표시 패널(200C)과 주로 상이하다.
표시 패널(200D)은 기판(151) 및 기판(152)을 가지지 않고, 기판(153), 기판(154), 접착층(155), 및 절연층(212)을 가진다.
기판(153)과 절연층(212)은 접착층(155)에 의하여 접합되어 있다. 기판(154)과 보호층(195)은 접착층(142)에 의하여 접합되어 있다.
표시 패널(200D)은 제작 기판 위에 형성된 절연층(212), 트랜지스터(208), 트랜지스터(209), 수광 소자(110), 및 발광 소자(190) 등을 기판(153) 위로 전치함으로써 제작되는 구성이다. 기판(153) 및 기판(154)은 각각 가요성을 가지는 것이 바람직하다. 이에 의하여, 표시 패널(200D)의 가요성을 높일 수 있다.
절연층(212)에는 절연층(211), 절연층(213), 및 절연층(215)에 사용할 수 있는 무기 절연막을 사용할 수 있다. 또는 절연층(212)을 유기 절연막과 무기 절연막의 적층막으로 하여도 좋다. 이때 트랜지스터(209) 측의 막을 무기 절연막으로 하는 것이 바람직하다.
여기까지가 표시 패널의 구성예에 대한 설명이다.
[금속 산화물에 대하여]
이하에서는 반도체층에 적용할 수 있는 금속 산화물에 대하여 설명한다.
또한 본 명세서 등에서 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다. 예를 들어, 아연 산질화물(ZnON) 등 질소를 가지는 금속 산화물을 반도체층에 사용하여도 좋다.
또한 본 명세서 등에서 CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
예를 들어 반도체층에는 CAC(Cloud-Aligned Composite)-OS(Oxide Semiconductor)를 사용할 수 있다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지며, 재료 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 반도체층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 그 주변이 흐릿해져 클라우드상(cloud-like)으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어 CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 이 구성의 경우, 캐리어를 흘릴 때 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분과 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 따라서 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉 CAC-OS 또는 CAC-metal oxide를 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와 그 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 가지며 a-b면 방향에서 복수의 나노 결정이 연결되고 변형을 가지는 결정 구조를 가진다. 또한 변형이란 복수의 나노 결정이 연결되는 영역에서 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되어 있는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 변형에서 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서, 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인하는 것은 어렵다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이다.
또한 CAAC-OS는 인듐 및 산소를 가지는 층(이하, In층)과, 원소 M, 아연, 및 산소를 가지는 층(이하, (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편, CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 금속 산화물의 결정성은 불순물의 혼입 및 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에 CAAC-OS는 불순물 및 결함(산소 결손(VO: oxygen vacancy라고도 함) 등)이 적은 금속 산화물이라고도 할 수 있다. 따라서 CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없는 경우가 있다.
또한 인듐과, 갈륨과, 아연을 가지는 금속 산화물의 일종인 인듐-갈륨-아연 산화물(이하 IGZO)은 상술한 나노 결정으로 함으로써 안정적인 구조를 가지는 경우가 있다. 특히 IGZO는 대기 중에서는 결정이 성장하기 어려운 경향이 있기 때문에 큰 결정(여기서는 수mm의 결정 또는 수cm의 결정)보다 작은 결정(예를 들어 상술한 나노 결정)으로 하는 것이 구조적으로 안정되는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 금속 산화물이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체(금속 산화물)는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
반도체층으로서 기능하는 금속 산화물막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 성막할 수 있다. 또한 금속 산화물막의 성막 시의 산소의 유량비(산소 분압)에 특별히 한정은 없다. 다만, 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는 금속 산화물막의 성막 시의 산소의 유량비(산소 분압)는 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
금속 산화물은 에너지 갭이 2eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하고, 3eV 이상인 것이 더욱 바람직하다. 이와 같이, 에너지 갭이 넓은 금속 산화물을 사용함으로써 트랜지스터의 오프 전류를 저감할 수 있다.
금속 산화물막의 성막 시의 기판 온도는 350℃ 이하가 바람직하고, 실온 이상 200℃ 이하가 더 바람직하고, 실온 이상 130℃ 이하가 더욱 바람직하다. 금속 산화물막의 성막 시의 기판 온도가 실온이면 생산성을 높일 수 있어 바람직하다.
금속 산화물막은 스퍼터링법으로 형성할 수 있다. 그 외에, 예를 들어 PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
여기까지가 금속 산화물에 대한 설명이다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 표시 장치가 적용된 전자 기기에 대하여 도 22 내지 도 24를 사용하여 설명한다.
본 실시형태의 전자 기기는 본 발명의 일 형태의 표시 장치를 가진다. 표시 장치는 광을 검출하는 기능을 가지기 때문에, 표시부에서 생체 인증을 수행하거나, 터치 또는 니어 터치를 검출할 수 있다. 본 발명의 일 형태의 전자 기기는 부정 사용이 어렵고, 보안 수준이 극히 높은 전자 기기이다. 또한 전자 기기의 기능성 및 편리성 등을 높일 수 있다.
전자 기기로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등을 들 수 있다.
본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 검지, 검출, 또는 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 22의 (A)에 나타낸 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 가진다. 표시부(6502)는 터치 패널 기능을 가진다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 22의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
하우징(6501)의 표시면 측에는 투광성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 프린트 기판(6517), 배터리(6518) 등이 배치된다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접착층(미도시)에 의하여 고정되어 있다.
표시부(6502)보다 외측 영역에서 표시 패널(6511)의 일부가 접히고, 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. FPC(6515)는 프린트 기판(6517)에 제공된 단자에 접속되어 있다.
표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이를 적용할 수 있다. 그러므로, 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에 전자 기기의 두께를 억제하면서 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면 측에 FPC(6515)와의 접속부를 배치함으로써 슬림 베젤의 전자 기기를 실현할 수 있다.
도 23의 (A)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7000)가 포함되어 있다. 여기서는 스탠드(7103)에 의하여 하우징(7101)을 지탱한 구성을 나타내었다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 23의 (A)에 나타낸 텔레비전 장치(7100)는 하우징(7101)이 가지는 조작 스위치 또는 별체의 리모트 컨트롤러(7111)에 의하여 조작할 수 있다. 또는 표시부(7000)에 터치 센서를 가져도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7111)에 포함되는 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있기 때문에, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한 텔레비전 장치(7100)는 수신기 및 모뎀 등을 가지는 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한 모뎀을 통하여 유선 또는 무선에 의하여 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
도 23의 (B)에 노트북형 퍼스널 컴퓨터의 일례를 나타내었다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7000)가 포함되어 있다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 23의 (C) 및 (D)에 디지털 사이니지의 일례를 나타내었다.
도 23의 (C)에 나타낸 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 가진다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
도 23의 (D)는 원주상 기둥(7401)에 제공된 디지털 사이니지(7400)이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 가진다.
도 23의 (C) 및 (D)에서, 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(7000)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있다. 또한 표시부(7000)가 넓을수록 사람의 눈에 띄기 쉽고, 예를 들어 광고의 선전(宣傳) 효과를 높일 수 있다.
표시부(7000)에 터치 패널을 적용함으로써, 표시부(7000)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
또한 도 23의 (C) 및 (D)에 나타낸 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 가지는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어, 표시부(7000)에 표시되는 광고의 정보를 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시시킬 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써, 표시부(7000)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
도 24의 (A) 내지 (F)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 검지, 검출, 또는 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 가진다.
도 24의 (A) 내지 (F)에 나타낸 전자 기기는 다양한 기능을 가진다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 가져도 좋다. 또한 전자 기기는 카메라 등이 제공되고, 정지 화상 또는 동영상을 촬영하고 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 24의 (A) 내지 (F)에 나타낸 전자 기기의 상세한 사항에 대하여 아래에서 설명한다.
도 24의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 문자 또는 화상 정보를 그 복수의 면에 표시할 수 있다. 도 24의 (A)에는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 예로서는 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일 또는 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
도 24의 (B)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 상이한 면에 표시되어 있는 예를 나타내었다. 예를 들어, 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 포켓으로부터 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 24의 (C)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)는 예를 들어 무선 통신이 가능한 헤드세트와의 상호 통신에 의하여 핸즈프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받고, 그리고 충전할 수도 있다. 또한 무선 급전에 의하여 충전하여도 좋다.
도 24의 (D), (E), 및 (F)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 또한 도 24의 (D)는 휴대 정보 단말기(9201)가 펼쳐진 상태의 사시도이고, 도 24의 (F)는 접힌 상태의 사시도이고, 도 24의 (E)는 도 24의 (D) 및 (F) 중 한쪽으로부터 다른 쪽으로 변화되는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접힌 상태에서는 휴대성이 우수하고, 펼쳐진 상태에서는 이음매가 없는 넓은 표시 영역에 의하여 표시의 일람성이 우수하다. 휴대 정보 단말기(9201)가 가지는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지된다. 예를 들어, 표시부(9001)는 곡률 반경 0.1mm 이상 150mm 이하로 구부릴 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
ADC: 변환부: PA: 증폭부: AMP: 비교 회로: DAC: 변환부: VA: 증폭부: MUX: 멀티플렉서 회로: TX, SE, RS, WX, SL, GL: 배선: PD: 수광 소자: EL: 발광 소자: IN: 입력 단자: OUT: 출력 단자: VREF, VREFR, VREFS: 참조 전위: AMP1, AMP2: 비교 회로: C, C1, C2, C11, C12: 용량 소자: M1 내지 M7: 트랜지스터 :SW1 내지 SW4: 스위치: SEL1, SEL2: 선택 회로: 10: 촬상 장치: 11: 촬상부: 12: 회로부: 13: 구동 회로부: 15: 화소: 21 내지 23: 기판: 30: 화소: 31, 32: 단자: 33: 배선: 50: 표시 장치: 51: 표시부: 52: 회로부: 53: 구동 회로부: 61: 화소: 61B, 61G, 61R: 부화소: 62: 촬상 화소: 70: 화소

Claims (14)

  1. 반도체 장치로서,
    증폭부와 변환부를 가지고,
    상기 증폭부는 비교 회로를 가지고, 제 1 신호와 제 2 신호가 순차적으로 입력되고,
    상기 비교 회로는 상기 제 1 신호가 입력되는 기간에 제 1 참조 전위를 공급받고,
    상기 비교 회로는 상기 제 2 신호가 입력되는 기간에 제 2 참조 전위를 공급받고,
    상기 증폭부는 상기 제 2 신호가 입력되는 기간에 상기 제 1 신호와 상기 제 2 신호의 전위의 차분을 증폭한 출력 전위를 상기 변환부에 출력하고,
    상기 변환부는 상기 출력 전위를 디지털값으로 변환하는, 반도체 장치.
  2. 반도체 장치로서,
    증폭부와, 변환부와, 입력 단자를 가지고,
    상기 증폭부는 비교 회로와, 제 1 용량 소자와, 제 2 용량 소자와, 제 1 스위치를 가지고,
    상기 비교 회로는 반전 입력 단자와, 비반전 입력 단자와, 출력 단자를 가지고,
    상기 입력 단자에는 제 1 신호와 제 2 신호가 순차적으로 공급되고,
    상기 제 1 용량 소자는 한 쌍의 전극 중 한쪽이 상기 입력 단자와 전기적으로 접속되고, 다른 쪽이 상기 반전 입력 단자와 전기적으로 접속되고,
    상기 제 2 용량 소자 및 상기 제 1 스위치는 상기 반전 입력 단자와 상기 출력 단자에 대하여 각각 병렬로 전기적으로 접속되고,
    상기 증폭부에서는 상기 제 1 신호가 공급되었을 때 상기 제 1 스위치가 도통되고 또한 상기 비반전 입력 단자에 제 1 참조 전위가 공급되고, 상기 제 2 신호가 공급되었을 때 상기 제 1 스위치가 차단되고 또한 상기 비반전 입력 단자에 상기 제 1 참조 전위와는 상이한 제 2 참조 전위가 공급되고,
    상기 변환부는 상기 출력 단자로부터 출력되는 전위를 디지털값으로 변환하는, 반도체 장치.
  3. 반도체 장치로서,
    증폭부와, 변환부와, 입력 단자를 가지고,
    상기 증폭부는 비교 회로와, 제 1 용량 소자와, 제 2 용량 소자와, 제 1 스위치와, 제 2 스위치와, 제 3 스위치와, 제 1 배선과, 제 2 배선을 가지고,
    상기 비교 회로는 반전 입력 단자와, 비반전 입력 단자와, 출력 단자를 가지고,
    상기 입력 단자에는 제 1 신호와 제 2 신호가 순차적으로 공급되고,
    상기 제 1 용량 소자는 한 쌍의 전극 중 한쪽이 상기 입력 단자와 전기적으로 접속되고, 다른 쪽이 상기 반전 입력 단자와 전기적으로 접속되고,
    상기 제 2 용량 소자 및 상기 제 1 스위치는 상기 반전 입력 단자와 상기 출력 단자에 대하여 각각 병렬로 전기적으로 접속되고,
    제 1 참조 전위가 공급되는 상기 제 1 배선과 상기 비반전 입력 단자는 상기 제 2 스위치를 통하여 전기적으로 접속되고,
    상기 제 1 참조 전위와는 상이한 제 2 참조 전위가 공급되는 상기 제 2 배선과 상기 비반전 입력 단자는 상기 제 3 스위치를 통하여 전기적으로 접속되고,
    상기 변환부는 상기 출력 단자로부터 출력되는 전위를 디지털값으로 변환하는, 반도체 장치.
  4. 촬상 장치로서,
    제 2 항 또는 제 3 항에 따른 반도체 장치와, 화소와, 제 3 배선을 가지고,
    상기 화소는 광전 변환 소자와 화소 회로를 가지고,
    상기 화소 회로는 수광 전위를 포함하는 상기 제 1 신호와 리셋 전위를 포함하는 상기 제 2 신호를 상기 제 3 배선에 출력하고,
    상기 제 3 배선은 상기 입력 단자와 전기적으로 접속되는, 촬상 장치.
  5. 촬상 장치로서,
    제 2 항 또는 제 3 항에 따른 반도체 장치와, 복수의 화소와, 복수의 제 3 배선과, 제 1 선택 회로를 가지고,
    상기 화소는 광전 변환 소자와 화소 회로를 가지고,
    상기 화소 회로는 수광 전위를 포함하는 상기 제 1 신호와 리셋 전위를 포함하는 상기 제 2 신호를 상기 제 3 배선에 출력하고,
    복수의 상기 제 3 배선은 상기 제 1 선택 회로에 전기적으로 접속되고,
    상기 제 1 선택 회로는 복수의 상기 제 3 배선 중 하나를 선택하고, 선택된 상기 제 3 배선과 상기 입력 단자를 전기적으로 접속하는, 촬상 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 3 배선과 상기 입력 단자 사이에 상관 이중 샘플링 회로를 가지는, 촬상 장치.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    제 1 기판과 제 2 기판을 가지고,
    상기 반도체 장치는 상기 제 1 기판에 제공되고,
    상기 화소는 상기 제 2 기판에 제공되는, 촬상 장치.
  8. 반도체 장치로서,
    증폭부와, 제 1 변환부와, 제 2 변환부와, 입력 단자와, 제 1 출력 단자를 가지고,
    상기 증폭부는 비교 회로와, 제 1 용량 소자와, 제 2 용량 소자와, 제 1 스위치를 가지고,
    상기 비교 회로는 반전 입력 단자와, 비반전 입력 단자와, 제 2 출력 단자를 가지고,
    상기 입력 단자에는 제 1 신호와 제 2 신호가 순차적으로 공급되고,
    상기 제 1 용량 소자는 한 쌍의 전극 중 한쪽이 상기 입력 단자와 전기적으로 접속되고, 다른 쪽이 상기 반전 입력 단자와 전기적으로 접속되고,
    상기 제 2 용량 소자 및 상기 제 1 스위치는 상기 반전 입력 단자와 상기 제 2 출력 단자에 대하여 각각 병렬로 전기적으로 접속되고,
    상기 증폭부에서는 상기 제 1 신호가 공급되었을 때 상기 비반전 입력 단자에 제 1 참조 전위가 공급되고, 상기 제 2 신호가 공급되었을 때 상기 비반전 입력 단자에 상기 제 1 참조 전위와는 상이한 제 2 참조 전위가 공급되고,
    상기 제 1 변환부는 상기 제 2 출력 단자로부터 출력되는 전위를 디지털값으로 변환하고,
    상기 제 2 변환부는 디지털 신호를 공급받고, 상기 디지털 신호를 아날로그의 제 3 신호로 변환하여 상기 제 1 출력 단자에 출력하고,
    상기 증폭부, 상기 제 1 변환부, 및 상기 제 2 변환부는 제 1 기판 위에 제공되는, 반도체 장치.
  9. 제 8 항에 있어서,
    제 4 스위치를 가지고,
    상기 제 1 출력 단자와 상기 비반전 입력 단자는 상기 제 4 스위치를 통하여 전기적으로 접속되고,
    상기 제 2 변환부는 상기 디지털 신호에 기초하여 데이터 전위, 상기 제 1 참조 전위, 및 상기 제 2 참조 전위를 포함하는 상기 제 3 신호를 출력하고,
    상기 제 1 출력 단자에 상기 제 1 참조 전위가 출력되는 기간 및 상기 제 2 참조 전위가 출력되는 기간에 상기 제 4 스위치가 도통 상태가 되고,
    상기 제 1 출력 단자에 상기 데이터 전위가 출력되는 기간에 상기 제 4 스위치가 비도통 상태가 되는, 반도체 장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    제 2 스위치와, 제 3 스위치와, 제 1 배선과, 제 2 배선을 가지고,
    상기 제 1 참조 전위가 공급되는 상기 제 1 배선과 상기 비반전 입력 단자는 상기 제 2 스위치를 통하여 전기적으로 접속되고,
    상기 제 2 참조 전위가 공급되는 상기 제 2 배선과 상기 비반전 입력 단자는 상기 제 3 스위치를 통하여 전기적으로 접속되는, 반도체 장치.
  11. 표시 장치로서,
    제 8 항 내지 제 10 항 중 어느 한 항에 따른 반도체 장치와, 제 1 화소와, 제 2 화소와, 제 3 배선과, 제 4 배선을 가지고,
    상기 제 1 화소는 광전 변환 소자와 제 1 화소 회로를 가지고,
    상기 제 1 화소 회로는 수광 전위를 포함하는 상기 제 1 신호와 리셋 전위를 포함하는 상기 제 2 신호를 상기 제 3 배선에 출력하고,
    상기 제 3 배선은 상기 입력 단자와 전기적으로 접속되고,
    상기 제 2 화소는 표시 소자와 제 2 화소 회로를 가지고,
    상기 제 4 배선은 상기 제 1 출력 단자와 상기 제 2 화소 회로에 전기적으로 접속되고,
    상기 제 2 화소 회로는 상기 제 3 신호에 기초하여 상기 표시 소자의 계조를 제어하는, 표시 장치.
  12. 제 11 항에 있어서,
    제 2 선택 회로와, 제 3 선택 회로와, 제 5 배선을 가지고,
    상기 제 3 배선 및 상기 제 4 배선은 상기 제 2 선택 회로와 전기적으로 접속되고,
    상기 입력 단자와 상기 제 1 출력 단자는 상기 제 3 선택 회로와 전기적으로 접속되고,
    상기 제 2 선택 회로와 상기 제 3 선택 회로는 상기 제 5 배선을 통하여 전기적으로 접속되고,
    상기 제 2 선택 회로는 상기 제 3 배선 및 상기 제 4 배선 중 어느 한쪽을 선택하여 상기 제 5 배선과 전기적으로 접속시키고,
    상기 제 3 선택 회로는 상기 입력 단자 및 상기 제 1 출력 단자 중 어느 한쪽을 선택하여 상기 제 5 배선과 전기적으로 접속시키는, 표시 장치.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 표시 소자는 발광 소자이고,
    상기 광전 변환 소자와 상기 발광 소자는 동일한 면 위에 위치하고,
    상기 광전 변환 소자는 화소 전극, 제 1 전극, 상기 화소 전극과 상기 제 1 전극 사이에 전자 주입층, 전자 수송층, 발광층, 활성층, 정공 주입층, 및 정공 수송층을 가지고,
    상기 발광 소자는 상기 제 1 전극, 상기 전자 주입층, 상기 전자 수송층, 상기 정공 주입층, 및 상기 정공 수송층 중 하나 이상을 가지는, 표시 장치.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 기판과는 상이한 제 2 기판을 가지고,
    상기 반도체 장치는 상기 제 1 기판에 제공되고,
    상기 제 1 화소 및 상기 제 2 화소는 상기 제 2 기판에 제공되고,
    상기 제 1 기판은 단결정 기판이고,
    상기 제 2 기판은 유리 또는 유기 수지를 포함하는, 표시 장치.
KR1020217029922A 2020-02-28 2021-02-17 반도체 장치, 촬상 장치, 및 표시 장치 KR20220149405A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020033670 2020-02-28
JPJP-P-2020-033670 2020-02-28
PCT/IB2021/051307 WO2021171137A1 (ja) 2020-02-28 2021-02-17 半導体装置、撮像装置、および表示装置

Publications (1)

Publication Number Publication Date
KR20220149405A true KR20220149405A (ko) 2022-11-08

Family

ID=77489887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217029922A KR20220149405A (ko) 2020-02-28 2021-02-17 반도체 장치, 촬상 장치, 및 표시 장치

Country Status (6)

Country Link
US (1) US11882374B2 (ko)
JP (2) JPWO2021171137A1 (ko)
KR (1) KR20220149405A (ko)
CN (1) CN113661575A (ko)
DE (1) DE112021000034T5 (ko)
WO (1) WO2021171137A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021059073A1 (ja) 2019-09-27 2021-04-01 株式会社半導体エネルギー研究所 電子機器、及びプログラム
JP2022134549A (ja) * 2021-03-03 2022-09-15 キヤノン株式会社 半導体装置、機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236362A (ja) 2012-04-12 2013-11-21 Canon Inc 撮像装置及び撮像システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9264643B1 (en) * 2012-12-29 2016-02-16 Rambus, Inc. Methods and circuitries for pixel sampling
US9380245B1 (en) * 2013-02-14 2016-06-28 Rambus Inc. Conditional-reset image sensor with analog counter array
JP2017022444A (ja) 2015-07-07 2017-01-26 キヤノン株式会社 撮像素子及び撮像システム
JP6727771B2 (ja) * 2015-08-13 2020-07-22 キヤノン株式会社 撮像装置
US11445140B2 (en) * 2019-08-30 2022-09-13 Semiconductor Components Industries, Llc Imaging systems with adjustable amplifier circuitry
DE102020122248A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Bildgebungssysteme mit einstellbarer verstärkerschaltungsanordnung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236362A (ja) 2012-04-12 2013-11-21 Canon Inc 撮像装置及び撮像システム

Also Published As

Publication number Publication date
JPWO2021171137A1 (ko) 2021-09-02
CN113661575A (zh) 2021-11-16
WO2021171137A1 (ja) 2021-09-02
JP2022166798A (ja) 2022-11-02
US20220394202A1 (en) 2022-12-08
DE112021000034T5 (de) 2022-03-17
JP7195387B2 (ja) 2022-12-23
US11882374B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
JP7478097B2 (ja) 表示装置
JP7464604B2 (ja) 表示装置、表示モジュール、及び電子機器
WO2020136495A1 (ja) 表示装置
US20220384526A1 (en) Display Device, Display Module, and Electronic Device
WO2021250507A1 (ja) 表示装置の駆動方法
US20240105120A1 (en) Display apparatus
JP7195387B2 (ja) 半導体装置、撮像装置、および表示装置
US11817053B2 (en) Display device
US20220246694A1 (en) Display apparatus, display module, and electronic device
KR20230003479A (ko) 표시 장치 및 그 구동 방법, 및 전자 기기
US11847942B2 (en) Semiconductor device
US20230232645A1 (en) Display device, display module, and electronic device
US20230165055A1 (en) Display device, display module, and electronic device
US20240237376A9 (en) Semiconductor device and electronic device