JP2022149230A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2022149230A
JP2022149230A JP2021051287A JP2021051287A JP2022149230A JP 2022149230 A JP2022149230 A JP 2022149230A JP 2021051287 A JP2021051287 A JP 2021051287A JP 2021051287 A JP2021051287 A JP 2021051287A JP 2022149230 A JP2022149230 A JP 2022149230A
Authority
JP
Japan
Prior art keywords
wafer
manufacturing
semiconductor device
pillars
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021051287A
Other languages
Japanese (ja)
Inventor
健智 中根
Taketomo Nakane
悦司 早川
Etsuji Hayakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2021051287A priority Critical patent/JP2022149230A/en
Priority to CN202210261138.1A priority patent/CN115132568A/en
Priority to KR1020220035138A priority patent/KR20220133790A/en
Priority to US17/655,828 priority patent/US20220310399A1/en
Priority to EP22163912.3A priority patent/EP4064352A3/en
Publication of JP2022149230A publication Critical patent/JP2022149230A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

To provide a manufacturing method of a semiconductor device capable of suppressing variations in the thickness of a wafer during back grinding.SOLUTION: A manufacturing method of a semiconductor device includes the steps of preparing a wafer comprising a device region in which a plurality of chip regions are aggregated and a peripheral region surrounding the device region, annularly removing a portion of the peripheral region, forming a protective layer on one side of the wafer, and grinding the other surface of the wafer with the protective layer formed on the one surface.SELECTED DRAWING: Figure 7

Description

本開示は、半導体装置の製造方法に関する。 The present disclosure relates to a method of manufacturing a semiconductor device.

半導体装置を製造する際には、ウェハの一方の面に素子を形成した後、ウェハを所定の厚さにするために他方の面を研削している。この研削は裏面研削（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）とよばれている。 When manufacturing a semiconductor device, after elements are formed on one surface of a wafer, the other surface of the wafer is ground to have a predetermined thickness. This grinding is called back grinding.

特開２０００－１７３９６１号公報JP-A-2000-173961 特開２００４－２２８９９号公報JP-A-2004-22899 特開２０１７－６９２７６号公報JP 2017-69276 A 特開２０１４－１５４８１５号公報JP 2014-154815 A 特許第５８７７６６３号公報Japanese Patent No. 5877663

従来の方法では、裏面研削の際にウェハの厚さにばらつきが生じることがある。 Conventional methods can cause variations in wafer thickness during backgrinding.

本開示の目的は、裏面研削の際のウェハの厚さのばらつきを抑制することができる半導体装置の製造方法を提供することにある。 An object of the present disclosure is to provide a method of manufacturing a semiconductor device capable of suppressing variations in wafer thickness during back grinding.

本開示の一形態に係る半導体装置の製造方法は、複数のチップ領域が集合したデバイス領域と、前記デバイス領域の周囲の周辺領域とを備えたウェハを準備する工程と、前記周辺領域の一部を環状に除去する工程と、前記ウェハの一方の面に保護層を形成する工程と、前記一方の面に前記保護層が形成された状態で、前記ウェハの他方の面を研削する工程と、を有する。 A method of manufacturing a semiconductor device according to an aspect of the present disclosure includes steps of preparing a wafer including a device region in which a plurality of chip regions are aggregated and a peripheral region surrounding the device region; forming a protective layer on one surface of the wafer; grinding the other surface of the wafer with the protective layer formed on the one surface; have

本開示によれば、裏面研削の際のウェハの厚さのばらつきを抑制することができる。 According to the present disclosure, it is possible to suppress variations in the thickness of the wafer during back grinding.

ピラーを備えた半導体チップを形成する場合の裏面研削を示す図である。FIG. 10 illustrates backside grinding when forming a semiconductor chip with pillars; 半導体装置の構成を示す断面図である。1 is a cross-sectional view showing the configuration of a semiconductor device; FIG. モールド樹脂を除去した状態における半導体装置を示す平面図である。3 is a plan view showing the semiconductor device from which the mold resin is removed; FIG. 第１実施形態におけるセンサチップの製造方法を示すフローチャート（その１）である。4 is a flowchart (part 1) showing a method for manufacturing a sensor chip according to the first embodiment; 第１実施形態におけるセンサチップの製造方法を示すフローチャート（その２）である。2 is a flowchart (part 2) showing a method for manufacturing a sensor chip according to the first embodiment; 第１実施形態におけるセンサチップの製造方法を示す平面図（その１）である。FIG. 4 is a plan view (part 1) showing the method of manufacturing the sensor chip in the first embodiment; 第１実施形態におけるセンサチップの製造方法を示す平面図（その２）である。FIG. 10 is a plan view (part 2) showing the method of manufacturing the sensor chip in the first embodiment; 第１実施形態におけるセンサチップの製造方法を示す断面図（その１）である。FIG. 4 is a cross-sectional view (part 1) showing the method of manufacturing the sensor chip in the first embodiment; 第１実施形態におけるセンサチップの製造方法を示す断面図（その２）である。FIG. 10 is a cross-sectional view (part 2) showing the method for manufacturing the sensor chip in the first embodiment; 第１実施形態におけるセンサチップの製造方法を示す断面図（その３）である。FIG. 13 is a cross-sectional view (part 3) showing the method for manufacturing the sensor chip in the first embodiment; 第１実施形態におけるセンサチップの製造方法を示す断面図（その４）である。4 is a cross-sectional view (part 4) showing the method for manufacturing the sensor chip in the first embodiment; FIG. 第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。FIG. 3 is a cross-sectional view (part 1) showing the method for manufacturing the semiconductor device according to the first embodiment; 第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。2 is a cross-sectional view (part 2) showing the method for manufacturing the semiconductor device according to the first embodiment; FIG. 第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。3 is a cross-sectional view (part 3) showing the method for manufacturing the semiconductor device according to the first embodiment; FIG. 第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。4 is a cross-sectional view (part 4) showing the method for manufacturing the semiconductor device according to the first embodiment; FIG. センサチップが厚くなりすぎた場合の問題の一例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of a problem when the sensor chip becomes too thick; センサチップが薄くなりすぎた場合の問題の一例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of a problem when the sensor chip becomes too thin; 裏面研削後のウェハの厚さの測定を示す図（その１）である。FIG. 11 is a diagram (part 1) showing the measurement of the thickness of the wafer after backgrinding; 第２実施形態におけるセンサチップの製造方法を示すフローチャートである。8 is a flow chart showing a method for manufacturing a sensor chip according to the second embodiment; 裏面研削後のウェハの厚さの測定を示す図（その２）である。FIG. 12 is a diagram (part 2) showing the measurement of the thickness of the wafer after backgrinding;

以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。 Embodiments of the present disclosure will be specifically described below with reference to the accompanying drawings. In the present specification and drawings, constituent elements having substantially the same functional configuration may be denoted by the same reference numerals, thereby omitting redundant description.

（本開示の経緯）
半導体装置の製造プロセスでは、複数のチップ領域を備えたウェハに、不純物領域、電極、配線等を形成した後、ウェハを切断して複数の半導体チップを形成する。半導体チップは用途に応じて種々の形態を有し、ピラーを備えた半導体チップもある。ピラーの材料及び用途も種々であり、例えば、導電性のピラーの例としては、半導体チップの外部電極として用いられることもあるが、ピラーの別の用途として、例えば、モールド樹脂の形成の際に犠牲層として用いられることがある。具体的には、湿度検出部を備えたセンサチップを封止するモールド樹脂を形成する際に、湿度検出部を覆うように犠牲層としてピラーを形成しておき、モールド樹脂の形成後にピラーを除去することで、湿度検出部を露出する開口部をモールド樹脂に形成する。 (Background of this disclosure)
In the manufacturing process of a semiconductor device, after forming impurity regions, electrodes, wiring, etc. on a wafer having a plurality of chip regions, the wafer is cut to form a plurality of semiconductor chips. Semiconductor chips have various forms according to their uses, and some semiconductor chips have pillars. The materials and uses of the pillars are also various. For example, an example of a conductive pillar is used as an external electrode of a semiconductor chip. Sometimes used as a sacrificial layer. Specifically, when forming the mold resin that seals the sensor chip equipped with the humidity detection section, pillars are formed as a sacrificial layer so as to cover the humidity detection section, and the pillars are removed after the formation of the mold resin. By doing so, an opening for exposing the humidity detector is formed in the mold resin.

本願発明者らは、このようなピラーを備えた半導体チップを含む半導体装置を製造する場合に、裏面研削の際にウェハの厚さにばらつきが生じやすいことを見出した。本願発明者は、更に、下記のような機構により、ウェハの厚さにばらつきが生じることを知見した。以下、この知見について説明する。 The inventors of the present application have found that when manufacturing a semiconductor device including a semiconductor chip having such pillars, the thickness of the wafer tends to vary during back grinding. The inventor of the present application has further found that the thickness of the wafer varies due to the following mechanism. This finding will be described below.

ピラーを備えた半導体チップを形成する場合、切断前のウェハは、ピラーが形成された複数のチップ領域が集合したデバイス領域と、その周囲の周辺領域とを有する。また、ウェハの裏面研削は、ウェハの表面に裏面研削用の保護テープ（以下、「ＢＧ（バックグラインド）テープ」ということがある。）を貼り付け、ステージに固定した状態で行われる。 When forming semiconductor chips having pillars, the wafer before cutting has a device region in which a plurality of chip regions having pillars formed thereon are aggregated, and a peripheral region surrounding the device region. In addition, back grinding of the wafer is performed with a protective tape for back grinding (hereinafter sometimes referred to as “BG (back grinding) tape”) attached to the front surface of the wafer and fixed to the stage.

図１は、ピラーを備えた半導体チップを形成する場合の裏面研削を示す図である。ウェハ１００は一方の面（表面１００Ａ）に複数のピラー１１０を備え、ウェハ１００の表面１００Ａにピラー１１０を覆うようにＢＧテープ１２０を貼り付ける。そして、ＢＧテープ１２０をステージ１３０側に向けて、ウェハ１００をステージ１３０に固定し、研削装置１４０を用いてウェハ１００の他方の面（裏面１００Ｂ）を研削する。ピラー１１０は、表面１００Ａに垂直なＺ方向に高さを有する。なお、Ｚ方向に垂直で、かつ互いに直交するＸ方向及びＹ方向は表面１００Ａに平行な方向である。 FIG. 1 is a diagram showing backside grinding when forming a semiconductor chip with pillars. The wafer 100 has a plurality of pillars 110 on one surface (surface 100A), and a BG tape 120 is attached to the surface 100A of the wafer 100 so as to cover the pillars 110. As shown in FIG. Then, the wafer 100 is fixed to the stage 130 with the BG tape 120 directed toward the stage 130 , and the other surface (back surface 100 B) of the wafer 100 is ground using the grinding device 140 . Pillar 110 has a height in the Z direction perpendicular to surface 100A. The X direction and Y direction, which are perpendicular to the Z direction and orthogonal to each other, are parallel to the surface 100A.

ウェハ１００は、ピラー１１０を有する複数のチップ領域が集合したデバイス領域１０１と、その周囲の周辺領域１０２とを有する。ピラー１１０のＺ方向の寸法が大きくなるほど、ＢＧテープ１２０はピラー１１０間の隙間に入りこみにくくなり、図１に示すように、デバイス領域１０１ではＢＧテープ１２０がステージ１３０に接触するものの、周辺領域１０２ではＢＧテープ１２０がステージ１３０に接触せず、ＢＧテープ１２０とステージ１３０との間の隙間が生じることがある。裏面研削は研削装置１４０をウェハ１００に押し付けて行われるが、隙間が生じていると、隙間の部分でウェハ１００が撓む。ウェハ１００に撓みが生じると、加圧のエネルギーの一部が撓みに消費されてしまう。このため、デバイス領域１０１の裏面研削においても、周辺領域１０２に近い部分ほど、研削装置１４０からウェハ１００に作用する圧力が低下しやすく、裏面研削の際にウェハ１００の厚さにばらつきが生じてしまう。また、隣り合う２つのピラー１１０の間のＸＹ平面内での距離が小さくなった場合にも、同様に、裏面研削の際にウェハ１００の厚さにばらつきが生じてしまう。 A wafer 100 has a device region 101 in which a plurality of chip regions having pillars 110 are aggregated, and a peripheral region 102 surrounding it. As the dimension of the pillars 110 in the Z direction increases, the BG tape 120 is less likely to enter the gaps between the pillars 110. As shown in FIG. , the BG tape 120 does not come into contact with the stage 130, and a gap may occur between the BG tape 120 and the stage 130. FIG. Back surface grinding is performed by pressing the grinding device 140 against the wafer 100. If there is a gap, the wafer 100 bends at the gap. When the wafer 100 is bent, part of the pressurizing energy is consumed by the bending. Therefore, in the back grinding of the device region 101 as well, the pressure acting on the wafer 100 from the grinding device 140 is more likely to decrease in a portion closer to the peripheral region 102, resulting in variations in the thickness of the wafer 100 during back grinding. put away. Similarly, when the distance in the XY plane between two adjacent pillars 110 is reduced, the thickness of the wafer 100 also varies during back grinding.

本願発明者は、このような機構で生じるウェハの厚さのばらつきを抑制すべく鋭意検討を行った結果、下記の実施形態に想到した。 The inventors of the present application conducted intensive studies to suppress variations in wafer thickness caused by such a mechanism, and as a result, came up with the following embodiments.

（第１実施形態）
まず、第１実施形態により製造する半導体装置について説明する。この半導体装置は、例えば湿度検出部を備えた湿度検出装置である。製造方法の詳細は後述するが、樹脂封止を行う際に湿度検出部の上に犠牲層となるピラーを設けておき、樹脂封止の後にピラーを除去することで、湿度検出部を露出する開口部をモールド樹脂に形成する。図２は、半導体装置の構成を示す断面図である。 (First embodiment)
First, a semiconductor device manufactured according to the first embodiment will be described. This semiconductor device is, for example, a humidity detector having a humidity detector. Although the details of the manufacturing method will be described later, a pillar that serves as a sacrificial layer is provided on the humidity detection section when resin sealing is performed, and the humidity detection section is exposed by removing the pillar after resin sealing. An opening is formed in the mold resin. FIG. 2 is a cross-sectional view showing the configuration of the semiconductor device.

第１実施形態により製造する半導体装置１０は、平面形状がほぼ矩形状であって、対向する２組の二辺の一方がＸ方向に平行であって、他方がＹ方向に平行である。Ｘ方向とＹ方向とは互いに直交する。また、半導体装置１０は、Ｘ方向及びＹ方向に直交するＺ方向に厚みを有する。なお、半導体装置１０の平面形状は、矩形状に限られず、円形、楕円、多角形等であってもよい。 The semiconductor device 10 manufactured according to the first embodiment has a substantially rectangular planar shape, and one of two pairs of opposing sides is parallel to the X direction and the other is parallel to the Y direction. The X direction and the Y direction are orthogonal to each other. In addition, the semiconductor device 10 has thickness in the Z direction orthogonal to the X and Y directions. The planar shape of the semiconductor device 10 is not limited to a rectangular shape, and may be circular, elliptical, polygonal, or the like.

半導体装置１０は、第１半導体チップとしてのセンサチップ２０と、第２半導体チップとしてのＡＳＩＣ（Application Specific Integrated Circuit）チップ３０と、モールド樹脂４０と、リードフレーム６０とを有する。 The semiconductor device 10 has a sensor chip 20 as a first semiconductor chip, an ASIC (Application Specific Integrated Circuit) chip 30 as a second semiconductor chip, a mold resin 40 and a lead frame 60 .

リードフレーム６０は、ダイパッド６１と、複数のリード端子６２とを有する。リードフレーム６０の厚さは、例えば１００μｍ～２００μｍである。 A lead frame 60 has a die pad 61 and a plurality of lead terminals 62 . The thickness of the lead frame 60 is, for example, 100 μm to 200 μm.

ＡＳＩＣチップ３０は、ダイパッド６１上に第２ＤＡＦ（Die Attach Film）４５を介して積層されている。センサチップ２０は、ＡＳＩＣチップ３０上に第１ＤＡＦ４２を介して積層されている。すなわち、センサチップ２０とＡＳＩＣチップ３０とは、ＡＳＩＣチップ３０がセンサチップ２０を積載したスタック構造となっている。センサチップ２０の厚さは、例えば２００μｍ～４００μｍである。ＡＳＩＣ３０の厚さは、例えば１００μｍ～１５０μｍである。第１ＤＡＦ４２及び第２ＤＡＦ４５の厚さは、例えば１０μｍ～３０μｍである。 The ASIC chip 30 is laminated on the die pad 61 via a second DAF (Die Attach Film) 45 . The sensor chip 20 is laminated on the ASIC chip 30 via the first DAF 42 . That is, the sensor chip 20 and the ASIC chip 30 have a stack structure in which the ASIC chip 30 and the sensor chip 20 are stacked. The thickness of the sensor chip 20 is, for example, 200 μm to 400 μm. The thickness of the ASIC 30 is, for example, 100 μm to 150 μm. The thickness of the first DAF 42 and the second DAF 45 is, for example, 10 μm to 30 μm.

センサチップ２０とＡＳＩＣチップ３０とは、複数の第１ボンディングワイヤ４３により電気的に接続されている。ＡＳＩＣチップ３０と複数のリード端子６２とは、複数の第２ボンディングワイヤ４４により電気的に接続されている。 The sensor chip 20 and the ASIC chip 30 are electrically connected by a plurality of first bonding wires 43 . The ASIC chip 30 and the plurality of lead terminals 62 are electrically connected by the plurality of second bonding wires 44 .

このように積層化されたセンサチップ２０及びＡＳＩＣチップ３０、複数の第１ボンディングワイヤ４３、複数の第２ボンディングワイヤ４４及びリードフレーム６０は、封止部材としてのモールド樹脂４０により封止されてパッケージ化されている。半導体装置１０の下面には、ダイパッド６１と、複数のリード端子６２とが露出している。モールド樹脂４０のセンサチップ２０の上面より上の部分の厚さは、例えば５０μｍ～５００μｍであり、好ましくは１００μｍ～２５０μｍである。半導体装置１０の厚さは、例えば５００μｍ～１０００μｍである。 The sensor chip 20, the ASIC chip 30, the plurality of first bonding wires 43, the plurality of second bonding wires 44, and the lead frame 60 thus laminated are sealed with a mold resin 40 as a sealing member to form a package. has been made A die pad 61 and a plurality of lead terminals 62 are exposed on the bottom surface of the semiconductor device 10 . The thickness of the portion of the mold resin 40 above the upper surface of the sensor chip 20 is, for example, 50 μm to 500 μm, preferably 100 μm to 250 μm. The thickness of the semiconductor device 10 is, for example, 500 μm to 1000 μm.

リードフレーム６０は、ニッケルや銅により形成されている。第１ＤＡＦ４２及び第２ＤＡＦ４５は、それぞれ樹脂とシリカなどの混合物からなる絶縁材料で形成されている。モールド樹脂４０は、カーボンブラックやシリカなどの混合物を含むエポキシ樹脂等の遮光性を有する黒色系の樹脂である。 The lead frame 60 is made of nickel or copper. The first DAF 42 and the second DAF 45 are each made of an insulating material such as a mixture of resin and silica. The molding resin 40 is a black resin having a light shielding property such as an epoxy resin containing a mixture of carbon black, silica, or the like.

半導体装置１０の上面側には、センサチップ２０の一部をモールド樹脂４０から露出させる開口部５０が形成されている。例えば、開口部５０の平面形状はほぼ矩形状であって、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。各辺の長さは４００μｍ～６００μｍである。 An opening 50 is formed in the upper surface of the semiconductor device 10 to expose a part of the sensor chip 20 from the molding resin 40 . For example, the planar shape of the opening 50 is substantially rectangular and has two sides parallel to the X direction and two sides parallel to the Y direction. The length of each side is 400 μm to 600 μm.

図３は、モールド樹脂４０を除去した状態における半導体装置１０を示す平面図である。図３に示すように、センサチップ２０とＡＳＩＣチップ３０とは、それぞれ平面形状がほぼ矩形状であって、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。センサチップ２０は、ＡＳＩＣチップ３０より小さく、ＡＳＩＣチップ３０の表面上に第１ＤＡＦ４２を介して積層されている。 FIG. 3 is a plan view showing the semiconductor device 10 with the mold resin 40 removed. As shown in FIG. 3, the sensor chip 20 and the ASIC chip 30 each have a substantially rectangular planar shape and have two sides parallel to the X direction and two sides parallel to the Y direction. The sensor chip 20 is smaller than the ASIC chip 30 and is stacked on the surface of the ASIC chip 30 with the first DAF 42 interposed therebetween.

センサチップ２０には、開口部５０から露出される領域に、湿度検出部２１と、温度検出部（図示せず）と、加熱部（図示せず）とが設けられている。加熱部は、湿度検出部２１の下面側に、湿度検出部２１の形成領域を覆うように形成されている。すなわち、加熱部の面積は、湿度検出部２１より大きい。このように、封止部材としてのモールド樹脂４０は、湿度検出部２１及び温度検出部を露出させた状態でセンサチップ２０等を封止している。 The sensor chip 20 is provided with a humidity detection section 21 , a temperature detection section (not shown), and a heating section (not shown) in a region exposed from the opening 50 . The heating section is formed on the lower surface side of the humidity detection section 21 so as to cover the formation area of the humidity detection section 21 . That is, the area of the heating section is larger than that of the humidity detection section 21 . In this manner, the mold resin 40 as a sealing member seals the sensor chip 20 and the like while exposing the humidity detection section 21 and the temperature detection section.

また、センサチップ２０の端部には、複数のボンディングパッド（以下、単に「パッド」ということがある）２４が形成されている。パッド２４は、例えばアルミニウムやアルミシリコン合金（ＡｌＳｉ）により形成されている。 A plurality of bonding pads (hereinafter sometimes simply referred to as “pads”) 24 are formed at the end of the sensor chip 20 . The pads 24 are made of, for example, aluminum or an aluminum silicon alloy (AlSi).

ＡＳＩＣチップ３０は、信号処理及び制御用の半導体チップであって、例えば、湿度計測処理部、温度計測処理部、加熱制御部及び故障判定部を含む。 The ASIC chip 30 is a semiconductor chip for signal processing and control, and includes, for example, a humidity measurement processing section, a temperature measurement processing section, a heating control section, and a failure determination section.

また、ＡＳＩＣチップ３０の表面においてセンサチップ２０で覆われていない領域には、複数の第１パッド３５と、複数の第２パッド３６とが設けられている。第１パッド３５及び第２パッド３６は、例えばアルミニウムやアルミシリコン合金（ＡｌＳｉ）により形成されている。 A plurality of first pads 35 and a plurality of second pads 36 are provided in a region of the surface of the ASIC chip 30 that is not covered with the sensor chip 20 . The first pads 35 and the second pads 36 are made of, for example, aluminum or an aluminum silicon alloy (AlSi).

第１パッド３５は、第１ボンディングワイヤ４３を介して、センサチップ２０の対応するパッド２４に接続されている。第２パッド３６は、第２ボンディングワイヤ４４を介して、対応するリード端子６２に接続されている。リード端子６２は、ＡＳＩＣチップ３０の周囲に配置されている。 The first pads 35 are connected to corresponding pads 24 of the sensor chip 20 via first bonding wires 43 . The second pads 36 are connected to corresponding lead terminals 62 via second bonding wires 44 . The lead terminals 62 are arranged around the ASIC chip 30 .

製造時において、ＡＳＩＣチップ３０の実装位置は、リード端子６２を基準として決定される。センサチップ２０のＡＳＩＣチップ３０上の実装位置は、ＡＳＩＣチップ３０の位置又はリード端子６２のいずれかを基準として決定される。 During manufacturing, the mounting position of the ASIC chip 30 is determined with the lead terminal 62 as a reference. The mounting position of the sensor chip 20 on the ASIC chip 30 is determined based on either the position of the ASIC chip 30 or the lead terminals 62 .

半導体装置１０は、センサチップ２０上における湿度検出部２１及び温度検出部の形成許容領域２５を有する。形成許容領域２５は、実装時に、ＡＳＩＣチップ３０、センサチップ２０、及び金型の間に位置ずれが最も大きく発生した場合であっても、開口部５０から確実に露出するように、開口部５０の形成領域内に設定されている。湿度検出部２１及び温度検出部は、形成許容領域２５内に形成されていれば、上記位置ずれにかかわらず、開口部５０から確実に露出する。 The semiconductor device 10 has a formation allowable area 25 for the humidity detection section 21 and the temperature detection section on the sensor chip 20 . The formation permissible region 25 is formed in the opening 50 so as to be reliably exposed from the opening 50 even when the largest misalignment occurs between the ASIC chip 30, the sensor chip 20, and the mold during mounting. is set within the formation area of If the humidity detector 21 and the temperature detector are formed within the formation permissible region 25, they are reliably exposed from the opening 50 regardless of the positional deviation.

第１実施形態により製造する半導体装置１０は、上記の構成を備える。 The semiconductor device 10 manufactured according to the first embodiment has the above configuration.

次に、第１実施形態に係る半導体装置の製造方法について説明する。ここでは、まず、センサチップ２０を製造するプロセスについて説明する。図４～図５は、第１実施形態におけるセンサチップ２０の製造方法を示すフローチャートである。図６～図７は、第１実施形態におけるセンサチップ２０の製造方法を示す平面図である。図８～図１１は、第１実施形態におけるセンサチップ２０の製造方法を示す断面図である。 Next, a method for manufacturing the semiconductor device according to the first embodiment will be described. Here, first, the process of manufacturing the sensor chip 20 will be described. 4 and 5 are flowcharts showing the method of manufacturing the sensor chip 20 according to the first embodiment. 6 and 7 are plan views showing the method of manufacturing the sensor chip 20 according to the first embodiment. 8 to 11 are cross-sectional views showing the method of manufacturing the sensor chip 20 according to the first embodiment.

まず、図６（Ａ）に示すように、複数のチップ領域２０９を備えたウェハ２００を準備する（ステップＳ１０１）。ウェハ２００は、複数のチップ領域２０９が集合したデバイス領域２０１と、その周囲の周辺領域２０２とを有する１個のチップ領域２０９から１個のセンサチップ２０が得られる。各チップ領域２０９は、湿度検出部２１、温度検出部、加熱部、電極、配線等をウェハ２００の一方の面（表面２００Ａ）に含む。ウェハ２００はオリエンテーションフラット２０８が形成されている。ウェハ２００の厚さＴ０はセンサチップ２０の厚さよりも大きく、例えば６００μｍ～６５０μｍである。ウェハ２００の直径は、例えば６インチ（１５．２４ｃｍ）である。チップ領域２０９はほぼ矩形状の平面形状を有し、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。例えば、Ｘ方向に平行な二辺の長さは９００μｍ～１１００μｍであり、Ｙ方向に平行な二辺の長さは６００μｍ～８００μｍである。ウェハ２００の材料は、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）等である。 First, as shown in FIG. 6A, a wafer 200 having a plurality of chip regions 209 is prepared (step S101). A wafer 200 has a device region 201 in which a plurality of chip regions 209 are aggregated and a peripheral region 202 therearound, from which one sensor chip 20 is obtained from one chip region 209 . Each chip area 209 includes a humidity detector 21, a temperature detector, a heater, electrodes, wiring, etc. on one surface of the wafer 200 (surface 200A). Wafer 200 has an orientation flat 208 formed therein. The thickness T0 of the wafer 200 is larger than the thickness of the sensor chip 20, eg 600 μm to 650 μm. The diameter of wafer 200 is, for example, 6 inches (15.24 cm). The chip region 209 has a substantially rectangular planar shape and has two sides parallel to the X direction and two sides parallel to the Y direction. For example, the length of two sides parallel to the X direction is 900 μm to 1100 μm, and the length of two sides parallel to the Y direction is 600 μm to 800 μm. The material of the wafer 200 is, for example, silicon (Si), silicon carbide (SiC), aluminum nitride (AlN), alumina (Al 2 O 3 ), gallium nitride (GaN), gallium arsenide (GaAs), or the like.

次に、ウェハ２００に含まれる水分を除去するためのベークを行う（ステップＳ１０２）。例えば、ベークの温度は１００℃～１５０℃であり、時間は１分間～３分間である。 Next, baking is performed to remove moisture contained in the wafer 200 (step S102). For example, the baking temperature is 100° C. to 150° C. and the baking time is 1 minute to 3 minutes.

次に、開口部５０を形成する位置に犠牲層となるピラーを形成する工程に入る。まず、図８（Ａ）に示すように、回転塗布により、ウェハ２００の表面２００Ａにピラーを形成するための感光性レジスト膜２１１を形成する（ステップＳ１０３）。感光性レジスト膜２１１は、例えば３００ｒｐｍ～６００ｒｐｍの回転速度で形成する。感光性レジスト膜２１１の厚さは、例えば５０μｍ～１００μｍである。感光性レジスト膜２１１の形成後にウェハ２００のエッジリンスを行う。感光性レジスト膜２１１のウェハ２００裏面への周り込が大きい場合、必要に応じて、バックリンスも行う。 Next, the step of forming a pillar, which will be a sacrificial layer, at the position where the opening 50 is to be formed is entered. First, as shown in FIG. 8A, a photosensitive resist film 211 for forming pillars is formed on the surface 200A of the wafer 200 by spin coating (step S103). The photosensitive resist film 211 is formed at a rotational speed of, for example, 300 rpm to 600 rpm. The thickness of the photosensitive resist film 211 is, for example, 50 μm to 100 μm. After forming the photosensitive resist film 211, edge rinse of the wafer 200 is performed. If the photosensitive resist film 211 is greatly spread around the back surface of the wafer 200, back rinse is also performed as necessary.

次に、感光性レジスト膜２１１のプリベークを行う（ステップＳ１０４）。例えば、プリベークの温度は１００℃～１５０℃であり、時間は５分間～１０分間である。このプリベークにより、感光性レジスト膜２１１に含まれる溶媒が除去される。 Next, the photosensitive resist film 211 is pre-baked (step S104). For example, the prebaking temperature is 100° C. to 150° C. and the time is 5 minutes to 10 minutes. This pre-baking removes the solvent contained in the photosensitive resist film 211 .

なお、本実施形態では、後にセンサチップ２０となる領域の開口部５０の周囲にワイヤーボンディングを行うため、ワイヤ高さを超える厚さの樹脂厚が必要であり、開口部５０の高さも同等の高さにする必要がある。しかしながら、一度の塗布ではその高さを稼ぐことが困難であるため、図８（Ｂ）に示すように、再度回転塗布により、感光性レジスト膜２１１の上に感光性レジスト膜２１２を形成する（ステップＳ１０５）。感光性レジスト膜２１２は、例えば３００ｒｐｍ～６００ｒｐｍの回転速度で形成する。感光性レジスト膜２１２の厚さは、例えば５０μｍ～１００μｍであり、感光性レジスト膜２１１の厚さと合わせると、例えば１００μｍ～２００μｍとなる。感光性レジスト膜２１２の形成後にウェハ２００のエッジリンスを行う。 In the present embodiment, since wire bonding is performed around the opening 50 in the region that will later become the sensor chip 20, the resin thickness must exceed the wire height, and the height of the opening 50 is also the same. need to be tall. However, since it is difficult to increase the height with one coating, a photosensitive resist film 212 is formed on the photosensitive resist film 211 by spin coating again as shown in FIG. step S105). The photosensitive resist film 212 is formed at a rotational speed of, for example, 300 rpm to 600 rpm. The thickness of the photosensitive resist film 212 is, for example, 50 μm to 100 μm. After forming the photosensitive resist film 212, edge rinse of the wafer 200 is performed.

次に、感光性レジスト膜２１２のプリベークを行う（ステップＳ１０６）。例えば、プリベークの温度は１００℃～１５０℃であり、時間は５分間～１０分間である。このプリベークにより、感光性レジスト膜２１２に含まれる溶媒が除去される。 Next, the photosensitive resist film 212 is pre-baked (step S106). For example, the prebaking temperature is 100° C. to 150° C. and the time is 5 minutes to 10 minutes. This pre-baking removes the solvent contained in the photosensitive resist film 212 .

次に、ウェハ２００のエッジリンスを行う（ステップＳ１０７）。ステップＳ１０６のプリベークの後にエッジリンスを行うことにより、ステップＳ１０５の感光性レジスト膜２１２の形成後のエッジリンスでは除去しきれなかった溶媒を除去できる。 Next, edge rinse of the wafer 200 is performed (step S107). By performing edge rinse after pre-baking in step S106, the solvent that could not be removed by the edge rinse after forming the photosensitive resist film 212 in step S105 can be removed.

次に、ウェハ２００のプリベークを行う（ステップＳ１０８）。例えば、プリベークの温度は１００℃～１５０℃であり、時間は５分間～１０分間である。このプリベークにより、ステップＳ１０７のエッジリンスでウェハ２００に付着した溶媒が除去される。 Next, the wafer 200 is pre-baked (step S108). For example, the prebaking temperature is 100° C. to 150° C. and the time is 5 minutes to 10 minutes. This pre-baking removes the solvent adhering to the wafer 200 in the edge rinse of step S107.

次に、感光性レジスト膜２１１及び２１２の露光を行う（ステップＳ１０９）。露光は、センサチップ２０の上に形成される開口部５０に対応するように行う。例えば、露光にはｉ線、ｇ線又はｈ線を用いることができ、エネルギーは５００ｍＪ～５５０ｍＪとする。 Next, the photosensitive resist films 211 and 212 are exposed (step S109). Exposure is performed so as to correspond to the opening 50 formed on the sensor chip 20 . For example, i-line, g-line or h-line can be used for exposure, and the energy is 500 mJ to 550 mJ.

次に、感光性レジスト膜２１１及び２１２の現像を行う（ステップＳ１１０）。この結果、図６（Ｂ）及び図９（Ａ）に示すように、感光性レジストのピラー２１０が各チップ領域２０９に形成される。例えば、ピラー２１０は正方形状の平面形状を有し、各辺の長さは４００μｍ～６００μｍである。ピラー２１０の高さは、上記処理では１００μｍ～２００μｍとしているが、例えば５０μｍ～５００μｍの範囲で適宜設定可能である。 Next, the photosensitive resist films 211 and 212 are developed (step S110). As a result, pillars 210 of photosensitive resist are formed in each chip area 209, as shown in FIGS. 6B and 9A. For example, the pillar 210 has a square planar shape and each side has a length of 400 μm to 600 μm. The height of the pillar 210 is set to 100 μm to 200 μm in the above process, but can be appropriately set within a range of, for example, 50 μm to 500 μm.

次に、ウェハ２００の水洗及び乾燥を行う（ステップＳ１１１）。水洗には、例えば純水を用いる。乾燥には、例えばスピンドライヤーを用いる。例えば、回転速度は８００ｒｐｍ～１２００ｒｐｍとし、時間は８分間～１２分間とする。 Next, the wafer 200 is washed with water and dried (step S111). Pure water, for example, is used for washing. For drying, for example, a spin dryer is used. For example, the rotation speed is 800-1200 rpm, and the time is 8-12 minutes.

次に、ウェハ２００のハードベークを行う（ステップＳ１１２）。例えば、ハードベークの温度は１５０℃～２００℃であり、時間は１５分間～２５分間である。このハードベークにより、ウェハ２００に残存している水分及びピラー２１０に残存している溶媒が除去される。 Next, the wafer 200 is hard-baked (step S112). For example, the hard bake temperature is 150° C. to 200° C. and the time is 15 minutes to 25 minutes. This hard bake removes the moisture remaining on the wafer 200 and the solvent remaining on the pillars 210 .

このようにして、表面２００Ａに複数のピラー２１０を備えたウェハ２００が得られる。複数のピラー２１０はデバイス領域２０１内に形成されている。 Thus, a wafer 200 having a plurality of pillars 210 on its surface 200A is obtained. A plurality of pillars 210 are formed within the device region 201 .

次に、ウェハ２００の他方の面（裏面２００Ｂ）にダイシングテープを貼り付け、加工装置に取り付ける（ステップＳ１１３）。加工装置としては、例えば株式会社ディスコのＤＦＤ６３６１を用いることができる。 Next, a dicing tape is attached to the other surface (back surface 200B) of the wafer 200 and attached to the processing apparatus (step S113). For example, DFD6361 manufactured by Disco Co., Ltd. can be used as the processing device.

次に、図７（Ａ）及び図９（Ｂ）に示すように、周辺領域２０２内でウェハ２００を環状に切断する（ステップＳ１１４）。この結果、周辺領域２０２がウェハ２００の半径方向で二分される。切断後の外側の部分は除去される。この切断では、切断後のウェハ２００の縁の接線が、オリエンテーションフラット２０８と一致するようにしてもよい。つまり、切断後のウェハ２００の縁が、オリエンテーションフラット２０８上に位置するようにしてもよい。また、切断後のウェハ２００の縁が、オリエンテーションフラット２０８よりもウェハ２００の中心側に位置するようにしてもよい。 Next, as shown in FIGS. 7A and 9B, the wafer 200 is cut into rings within the peripheral region 202 (step S114). As a result, the peripheral region 202 is bisected in the radial direction of the wafer 200 . The outer part after cutting is removed. The cutting may be such that the tangent to the edge of the wafer 200 after cutting is coincident with the orientation flat 208 . That is, the edge of the wafer 200 after dicing may be positioned on the orientation flat 208 . Also, the edge of the wafer 200 after dicing may be positioned closer to the center of the wafer 200 than the orientation flat 208 .

次に、ダイシングテープに紫外線を照射することで接着力を低下させ、ウェハ２００を加工装置から取り出す（ステップＳ１１５）。この結果、図７（Ｂ）及び図１０に示すように、周辺領域２０２の一部が除去されたウェハ２００が得られる。 Next, the dicing tape is irradiated with ultraviolet rays to reduce the adhesive force, and the wafer 200 is removed from the processing apparatus (step S115). As a result, as shown in FIGS. 7B and 10, a wafer 200 with a portion of the peripheral region 202 removed is obtained.

次に、ウェハ２００の表面２００Ａに複数のピラー２１０の上から、複数のピラー２１０を覆うようにＢＧテープ２２０を貼り付ける（ステップＳ１１６）。この時、ＢＧテープ２２０は、ウェハ２００の全周にわたって周辺領域２０２に接触させる。ＢＧテープ２２０と周辺領域２０２との間に隙間があると、裏面研削時に切削水がウェハ２００の表面２００Ａに侵入するおそれがある。ＢＧテープ２２０は、保護層の一例である。 Next, the BG tape 220 is attached to the surface 200A of the wafer 200 from above the plurality of pillars 210 so as to cover the plurality of pillars 210 (step S116). At this time, the BG tape 220 is brought into contact with the peripheral area 202 over the entire circumference of the wafer 200 . If there is a gap between the BG tape 220 and the peripheral area 202, cutting water may enter the front surface 200A of the wafer 200 during back grinding. The BG tape 220 is an example of a protective layer.

次に、図１１に示すように、ＢＧテープ２２０をステージ２３０側に向けて、ウェハ２００をステージ２３０に固定し、研削装置２４０を用いてウェハ２００の裏面２００Ｂを研削する（ステップＳ１１７）。この裏面研削は、研削装置２４０をウェハ２００に押し付けながら行う。ウェハ２００の研削後の厚さＴ１は、センサチップ２０の厚さと同等であり、例えば２００μｍ～４００μｍである。 Next, as shown in FIG. 11, the wafer 200 is fixed to the stage 230 with the BG tape 220 directed toward the stage 230, and the rear surface 200B of the wafer 200 is ground using the grinding device 240 (step S117). This back surface grinding is performed while pressing the grinding device 240 against the wafer 200 . The thickness T1 of the wafer 200 after grinding is the same as the thickness of the sensor chip 20, eg, 200 μm to 400 μm.

ステップＳ１１４において周辺領域２０２の一部が除去されているため、ステップＳ１１７の裏面研削では、ウェハ２００の撓みが抑制される。このため、研削装置２４０からウェハ２００に作用する圧力が面内で略均一になる。従って、裏面２００Ｂの研削後のウェハ２００の厚さは優れた面内均一性を有する。 Since part of the peripheral region 202 is removed in step S114, bending of the wafer 200 is suppressed in the backside grinding of step S117. Therefore, the pressure acting on the wafer 200 from the grinding device 240 becomes substantially uniform within the surface. Therefore, the thickness of the wafer 200 after grinding the back surface 200B has excellent in-plane uniformity.

次に、ＢＧテープ２２０に紫外線を照射することで接着力を低下させ、ウェハ２００からＢＧテープ２２０を剥がす（ステップＳ１１８）。 Next, the BG tape 220 is irradiated with ultraviolet rays to reduce the adhesive strength, and the BG tape 220 is peeled off from the wafer 200 (step S118).

次に、ウェハ２００を複数のチップ領域２０９に個片化する（ステップＳ１１９）。 Next, the wafer 200 is singulated into a plurality of chip regions 209 (step S119).

このようにして、複数のピラー２１０を備えたセンサチップ２０が製造される。 Thus, a sensor chip 20 with multiple pillars 210 is manufactured.

次に、ピラー２１０を備えたセンサチップ２０と、ＡＳＩＣチップ３０とを用いて半導体装置１０を製造するプロセスについて説明する。図１２～図１５は、半導体装置１０の製造方法を示す断面図である。 Next, a process for manufacturing the semiconductor device 10 using the sensor chip 20 having the pillars 210 and the ASIC chip 30 will be described. 12 to 15 are cross-sectional views showing the method of manufacturing the semiconductor device 10. First, as shown in FIG.

まず、図１２（Ａ）に示すように、ダイパッド６１及び複数のリード端子６２を備えたリードフレーム６０を準備し、ダイパッド６１の上に、複数のＡＳＩＣチップ３０を、第２ＤＡＦ４５を介して固着する。なお、実際には多数のＡＳＩＣチップ３０がダイパッド６１上に固着されるが、図１２（Ａ）では、簡略化のため、２つのセンサチップ２０のみを示している。ＡＳＩＣチップ３０は、センサチップ２０とは別に製造しておく。 First, as shown in FIG. 12A, a lead frame 60 having a die pad 61 and a plurality of lead terminals 62 is prepared, and a plurality of ASIC chips 30 are fixed onto the die pad 61 via the second DAF 45. . Although a large number of ASIC chips 30 are actually fixed on the die pad 61, only two sensor chips 20 are shown in FIG. 12(A) for the sake of simplification. The ASIC chip 30 is manufactured separately from the sensor chip 20 .

次に、図１２（Ｂ）に示すように、各ＡＳＩＣチップ３０の表面上に、ピラー２１０を備えたセンサチップ２０を、第１ＤＡＦ４２を介して固着する。 Next, as shown in FIG. 12B, the sensor chip 20 having the pillars 210 is fixed onto the surface of each ASIC chip 30 via the first DAF 42 .

次に、図１３（Ａ）に示すように、各ＡＳＩＣチップ３０上の第２パッド３６とリード端子６２との間を第２ボンディングワイヤ４４で接続し、各センサチップ２０上のパッド２４とＡＳＩＣチップ３０上の第１パッド３５との間を、第１ボンディングワイヤ４３で接続する。以下、図１３（Ａ）に示す構成を、被成形品３１０ということがある。 Next, as shown in FIG. 13A, the second pads 36 on each ASIC chip 30 and the lead terminals 62 are connected by the second bonding wires 44, and the pads 24 on each sensor chip 20 and the ASIC are connected. A first bonding wire 43 connects between the first pads 35 on the chip 30 . Hereinafter, the configuration shown in FIG. 13A may be referred to as a molded product 310.

次に、図１３（Ｂ）に示すように、上型３２１と下型３２２とからなる金型３２０を用意し、下型３２２の上に被成形品３１０を載置する。金型３２０は、トランスファモールド法による樹脂封止用の金型である。上型３２１の内面に離型フィルム３３０が設けられている。離型フィルム３３０は、上型３２１の内面全体を覆う面積を有する。また、離型フィルム３３０は、樹脂成型時の加熱温度に耐え得る耐熱性と、モールド樹脂４０及び金型３２０から容易に剥離することが可能な剥離性を有する。離型フィルム３３０は、例えば、ＥＴＦＥ（エチレン－テトラフロロエチレン）によって形成されている。 Next, as shown in FIG. 13B, a mold 320 consisting of an upper mold 321 and a lower mold 322 is prepared, and a molded article 310 is placed on the lower mold 322 . The mold 320 is a mold for resin sealing by a transfer molding method. A release film 330 is provided on the inner surface of the upper mold 321 . The release film 330 has an area covering the entire inner surface of the upper mold 321 . In addition, the release film 330 has heat resistance that can withstand the heating temperature during resin molding, and peelability that allows it to be easily peeled off from the molding resin 40 and the mold 320 . The release film 330 is made of, for example, ETFE (ethylene-tetrafluoroethylene).

次に、図１４（Ａ）に示すように、上型３２１を、離型フィルム３３０を介して下型３２２に当接させる。このとき、下型３２２の上面と上型３２１の下面との間の距離Ｌ０は、半導体装置１０の厚さに予め設定されている。 Next, as shown in FIG. 14A, the upper mold 321 is brought into contact with the lower mold 322 via the release film 330 . At this time, the distance L0 between the upper surface of the lower mold 322 and the lower surface of the upper mold 321 is preset to the thickness of the semiconductor device 10 .

このように上型３２１と下型３２２とを離型フィルム３３０を介して閉じた状態として、金型３２０を加熱し、金型３２０の内部空間へ、矢印３３１で示すように供給路を介してモールド樹脂４０を流し込む。これにより、センサチップ２０、ＡＳＩＣチップ３０、第１ボンディングワイヤ４３、第２ボンディングワイヤ４４及びリードフレーム６０がモールド樹脂４０で封止される。金型３２０の加熱温度は、例えば１６０℃～２００℃とする。 In this way, the upper mold 321 and the lower mold 322 are closed via the release film 330, and the mold 320 is heated to flow into the inner space of the mold 320 through the supply path as indicated by the arrow 331. A mold resin 40 is poured. As a result, the sensor chip 20 , the ASIC chip 30 , the first bonding wires 43 , the second bonding wires 44 and the lead frame 60 are sealed with the mold resin 40 . The heating temperature of the mold 320 is, for example, 160.degree. C. to 200.degree.

モールド樹脂４０が固化した後、図１４（Ｂ）に示すように、上型３２１を下型３２２から分離する。そして、金型３２０から、モールド樹脂４０により封止された、ピラー２１０を備えたセンサチップ２０、ＡＳＩＣチップ３０、第１ボンディングワイヤ４３、第２ボンディングワイヤ４４及びリードフレーム６０を取り出す。更に、離型フィルム３３０をモールド樹脂４０及びピラー２１０から剥離する。 After the mold resin 40 is solidified, the upper mold 321 is separated from the lower mold 322 as shown in FIG. 14(B). Then, the sensor chip 20 having the pillars 210 , the ASIC chip 30 , the first bonding wires 43 , the second bonding wires 44 and the lead frame 60 sealed with the mold resin 40 are taken out from the mold 320 . Furthermore, the release film 330 is peeled off from the mold resin 40 and the pillars 210 .

次に、図１５（Ａ）に示すように、ピラー２１０を除去する。ピラー２１０は、例えばアッシングにより除去できる。ピラー２１０が配置されていた部分に開口部５０が形成される。アッシング以外にも、ピラー２１０の材料により液剤を用いての除去も可能である。 Next, as shown in FIG. 15A, the pillars 210 are removed. Pillars 210 can be removed, for example, by ashing. An opening 50 is formed in the portion where the pillar 210 was arranged. Other than ashing, removal using a liquid agent is also possible depending on the material of the pillar 210 .

そして、図１５（Ｂ）に示すように、モールド樹脂４０及びリードフレーム６０を切断する。 Then, as shown in FIG. 15B, the molding resin 40 and the lead frame 60 are cut.

このようにして、複数の半導体装置１０が製造される。 Thus, a plurality of semiconductor devices 10 are manufactured.

本実施形態では、上述のように、ステップＳ１１４において周辺領域２０２の一部が除去されているため、ステップＳ１１７の裏面研削では、ウェハ２００の撓みが抑制される。このため、研削装置２４０からウェハ２００に作用する圧力が面内で略均一になる。従って、裏面２００Ｂの研削後のウェハ２００の厚さは優れた面内均一性を有する。 In the present embodiment, as described above, since part of the peripheral region 202 is removed in step S114, bending of the wafer 200 is suppressed in the back grinding of step S117. Therefore, the pressure acting on the wafer 200 from the grinding device 240 becomes substantially uniform within the surface. Therefore, the thickness of the wafer 200 after grinding the back surface 200B has excellent in-plane uniformity.

ここで、センサチップ２０が厚くなりすぎた場合の問題の一例と、センサチップ２０が薄くなりすぎた場合の問題の一例について説明する。図１６は、センサチップ２０が厚くなりすぎた場合の問題の一例を示す断面図であり、図１７は、センサチップ２０が薄くなりすぎた場合の問題の一例を示す断面図である。 Here, an example of a problem when the sensor chip 20 becomes too thick and an example of a problem when the sensor chip 20 becomes too thin will be described. FIG. 16 is a cross-sectional view showing an example of a problem when the sensor chip 20 becomes too thick, and FIG. 17 is a cross-sectional view showing an example of a problem when the sensor chip 20 becomes too thin.

上述のように、下型３２２の上面と上型３２１の下面との間の距離Ｌ０は、半導体装置１０の厚さに予め設定されている。このため、センサチップ２０が厚くなりすぎた場合は、図１６に示すように、リードフレーム６０の下面からピラー２１０の上面までの距離が過大となる。このため、上型３２１を下型３２２に当接させ、下型３２２の上面と上型３２１の下面との間を距離Ｌ０とすると、センサチップ２０及びＡＳＩＣチップ３０に大きな圧縮圧力が作用して、センサチップ２０及びＡＳＩＣチップ３０が破損するおそれがある。また、ピラー２１０が圧縮されて、第１ボンディングワイヤ４３が離型フィルム３３０に接し、第１ボンディングワイヤ４３がモールド樹脂４０に封止されず、モールド樹脂４０から露出するおそれもある。 As described above, the distance L0 between the upper surface of the lower mold 322 and the lower surface of the upper mold 321 is preset to the thickness of the semiconductor device 10 . Therefore, if the sensor chip 20 becomes too thick, the distance from the lower surface of the lead frame 60 to the upper surface of the pillar 210 becomes excessive as shown in FIG. Therefore, when the upper mold 321 is brought into contact with the lower mold 322 and the distance L0 is set between the upper surface of the lower mold 322 and the lower surface of the upper mold 321, a large compressive pressure acts on the sensor chip 20 and the ASIC chip 30. , the sensor chip 20 and the ASIC chip 30 may be damaged. Moreover, the pillar 210 may be compressed, the first bonding wire 43 may come into contact with the release film 330 , and the first bonding wire 43 may not be sealed in the mold resin 40 and may be exposed from the mold resin 40 .

また、センサチップ２０が薄くなりすぎた場合には、図１７に示すように、リードフレーム６０の下面からピラー２１０の上面までの距離が過小となる。このため、上型３２１を下型３２２に当接させ、下型３２２の上面と上型３２１の下面との間を距離Ｌ０とすると、ピラー２１０の上面と上型３２１の下面との間に隙間が生じ得る。隙間が生じた場合、この隙間にもモールド樹脂４０が入り込むため、後にピラー２１０を除去できず、開口部５０を形成できないおそれがある。 Also, when the sensor chip 20 is too thin, the distance from the bottom surface of the lead frame 60 to the top surface of the pillar 210 is too small, as shown in FIG. Therefore, when the upper mold 321 is brought into contact with the lower mold 322 and the distance between the upper surface of the lower mold 322 and the lower surface of the upper mold 321 is L0, the gap between the upper surface of the pillar 210 and the lower surface of the upper mold 321 is can occur. If a gap is formed, the molding resin 40 enters the gap, and the pillar 210 cannot be removed later, and the opening 50 may not be formed.

本実施形態によれば、センサチップ２０を所望の厚さで形成することができるため、上記の図１６又は図１７に示すような問題を回避することができる。 According to this embodiment, since the sensor chip 20 can be formed with a desired thickness, the problem as shown in FIG. 16 or 17 can be avoided.

なお、感光性レジスト膜２１１及び２１２の材料は、例えばノボラック系樹脂、アクリル系樹脂又はポリイミド系樹脂である。つまり、ピラー２１０の材料は、例えばノボラック系樹脂、アクリル系樹脂又はポリイミド系樹脂である。また、液体のレジストの回転塗布に代えて、膜状のレジストの貼り付けを行ってもよい。 The material of the photosensitive resist films 211 and 212 is, for example, novolac resin, acrylic resin, or polyimide resin. That is, the material of the pillars 210 is, for example, novolac resin, acrylic resin, or polyimide resin. Also, a film-like resist may be pasted instead of spin-coating the liquid resist.

感光性レジスト膜２１１及び２１２からピラー２１０を構成しているが、１つの感光性レジスト膜で十分な高さのピラー２１０が形成される場合には、感光性レジスト膜２１１又は２１２を形成しなくてもよい。また、より高いピラー２１０を形成するために、３つ以上の感光性レジスト膜を形成してもよい。 The pillar 210 is composed of the photosensitive resist films 211 and 212, but if the pillar 210 having a sufficient height is formed with one photosensitive resist film, the photosensitive resist film 211 or 212 is not formed. may In addition, three or more photosensitive resist films may be formed to form taller pillars 210 .

ステップＳ１１４の切断後のウェハ２００の縁と、複数のピラー２１０のうちでウェハ２００の縁に最も近いピラー２１０との間の距離は、ピラー２１０の高さの１．０倍以上５．０倍以下であることが好ましく、１．２倍以上４．０倍以下であることがより好ましい。１．５倍以上３．０倍以下であることがより好ましい。この距離は、ピラー２１０の高さにもよるが、例えば５０μｍ～１５００μｍである。この距離が大きいほど、裏面研削時のウェハ２００の撓みが大きくなりやすく、厚さのばらつきを抑制する効果が小さくなるおそれがある。その一方で、この距離が小さいほど、ＢＧテープ２２０を周辺領域２０２に密着させにくくなる。 The distance between the edge of the wafer 200 after cutting in step S114 and the pillar 210 closest to the edge of the wafer 200 among the plurality of pillars 210 is 1.0 to 5.0 times the height of the pillar 210. It is preferably 1.2 to 4.0 times, more preferably 1.2 to 4.0 times. It is more preferably 1.5 times or more and 3.0 times or less. Although this distance depends on the height of the pillar 210, it is, for example, 50 μm to 1500 μm. As this distance increases, the wafer 200 tends to flex more during back-grinding, and the effect of suppressing variations in thickness may decrease. On the other hand, the smaller this distance is, the more difficult it is to bring the BG tape 220 into close contact with the peripheral area 202 .

ピラー２１０の平面形状は矩形状に限定されず、他の多角形状、円形状又は楕円形状等であってもよい。 The planar shape of the pillar 210 is not limited to a rectangular shape, and may be another polygonal shape, circular shape, elliptical shape, or the like.

なお、ピラーの材料は感光性レジストに限定されない。例えば、ピラーの材料はセルロース等の非感光性の材料であってもよい。例えば、セルロースの溶媒としてアセトンを用い、セルロースのアセトン溶液をスピンコートにより塗布し、ベークによりアセトンを除去する。この塗布及びベークを繰り返すことで、所望の厚さを有するセルロースの膜を形成する。その後、一般的なノボラック系の感光性レジスト等の塗布、露光及び現像により、ピラーを形成する領域を覆い、他の領域を露出するレジストマスクを形成する。そして、セルロースの膜のレジストマスクから露出している部分を、アセトンにより除去するか、又は反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）により除去する。その後、酢酸ブチルを用いてレジストマスクを除去する。このようにして、非感光性膜のピラーを形成することができる。 Note that the pillar material is not limited to the photosensitive resist. For example, the pillar material may be a non-photosensitive material such as cellulose. For example, acetone is used as a solvent for cellulose, an acetone solution of cellulose is applied by spin coating, and acetone is removed by baking. By repeating this coating and baking, a cellulose film having a desired thickness is formed. After that, a resist mask is formed by coating, exposing, and developing a general novolak-based photosensitive resist or the like to cover the regions where the pillars are to be formed and expose the other regions. Then, the portion of the cellulose film exposed from the resist mask is removed by acetone or by reactive ion etching (RIE). After that, the resist mask is removed using butyl acetate. In this way, pillars of non-photosensitive film can be formed.

ここで、実測に基づき、第１実施形態の効果について、参考例と比較しながら説明する。 Here, the effect of the first embodiment will be described based on actual measurements while comparing it with a reference example.

第１実施形態に倣う第１例では、ウェハの厚さを６２５μｍとし、直径を６インチ（１５．２４ｃｍ）とした。また、ステップＳ１１４の切断では、ウェハの縁から３ｍｍの部分で切断を行った。つまり、ウェハの直径を６ｍｍ小さくした。そして、ステップＳ１１７の裏面研削では、研削後のウェハの厚さの目標値Ａを３００μｍとした。 In a first example following the first embodiment, the wafer was 625 μm thick and 6 inches (15.24 cm) in diameter. Also, in the cutting in step S114, cutting was performed at a portion of 3 mm from the edge of the wafer. That is, the wafer diameter was reduced by 6 mm. Then, in the backside grinding in step S117, the target value A of the thickness of the wafer after grinding was set to 300 μm.

参考例（第２例）では、ステップＳ１１４の切断を行わなかった。また、ステップＳ１１７の裏面研削では、研削後のウェハの厚さの目標値Ｂを４６４μｍとした。他の条件は第１例と同様とした。 In the reference example (second example), cutting in step S114 was not performed. Further, in the backside grinding in step S117, the target value B of the thickness of the wafer after grinding was set to 464 μm. Other conditions were the same as in the first example.

第１例及び第２例について、裏面研削後のウェハの厚さを測定した。この結果を図１８に示す。図１８において、横軸はウェハの中心を基準とした位置を示し、縦軸はウェハの厚さを示す。横軸の負の値は、正の方向に対して逆方向における位置を示す。 For the first example and the second example, the thickness of the wafer after backside grinding was measured. The results are shown in FIG. In FIG. 18, the horizontal axis indicates the position relative to the center of the wafer, and the vertical axis indicates the thickness of the wafer. Negative values on the horizontal axis indicate positions in the opposite direction to the positive direction.

図１８に示すように、第１例（■）では、ウェハの厚さは、目標値Ａである３００μｍの±２０μｍの範囲内にあり、最大値と最小値との差はわずか２６μｍであった。これに対し、第２例（◆）では、ウェハの厚さは、目標値Ｂが４６４μｍであるにもかかわらず、全体的に５００μｍ程度以上であり、最大値と最小値との差は７０μｍ程度と大きかった。 As shown in FIG. 18, in the first example (■), the wafer thickness was within ±20 μm of the target value A of 300 μm, and the difference between the maximum and minimum values was only 26 μm. . On the other hand, in the second example (♦), although the target value B is 464 μm, the thickness of the wafer is about 500 μm or more as a whole, and the difference between the maximum value and the minimum value is about 70 μm. was big.

（第２実施形態）
第２実施形態について説明する。第２実施形態は、センサチップ２０の製造方法の点で第１実施形態と相違する。図１９は、第２実施形態におけるセンサチップ２０の製造方法を示すフローチャートである。 (Second embodiment)
A second embodiment will be described. The second embodiment differs from the first embodiment in the manufacturing method of the sensor chip 20 . FIG. 19 is a flow chart showing a method for manufacturing the sensor chip 20 according to the second embodiment.

第２実施形態では、第１実施形態と同様に、ステップＳ１０１～Ｓ１０９の処理を行う。 In the second embodiment, steps S101 to S109 are performed as in the first embodiment.

次に、ウェハ２００の表面２００Ａに現像後の感光性レジスト膜２１１及び２１２の上から、感光性レジスト膜２１１及び２１２を覆うようにＢＧテープ２２０を貼り付ける（ステップＳ２０１）。 Next, a BG tape 220 is attached to the surface 200A of the wafer 200 from above the photosensitive resist films 211 and 212 after development so as to cover the photosensitive resist films 211 and 212 (step S201).

次に、ＢＧテープ２２０をステージ２３０側に向けて、ウェハ２００をステージ２３０に固定し、研削装置２４０を用いてウェハ２００の裏面２００Ｂを研削する（ステップＳ２０２）。この裏面研削は、研削装置２４０をウェハ２００に押し付けながら行う。ウェハ２００の研削後の厚さＴ１は、センサチップ２０の厚さと同等であり、例えば２００μｍ～４００μｍである。 Next, with the BG tape 220 directed toward the stage 230, the wafer 200 is fixed to the stage 230, and the back surface 200B of the wafer 200 is ground using the grinding device 240 (step S202). This back surface grinding is performed while pressing the grinding device 240 against the wafer 200 . The thickness T1 of the wafer 200 after grinding is the same as the thickness of the sensor chip 20, eg, 200 μm to 400 μm.

次に、ＢＧテープ２２０に紫外線を照射することで接着力を低下させ、ウェハ２００からＢＧテープ２２０を剥がす（ステップＳ２０３）。 Next, the BG tape 220 is irradiated with ultraviolet rays to reduce the adhesive strength, and the BG tape 220 is peeled off from the wafer 200 (step S203).

次に、感光性レジスト膜２１１及び２１２の現像を行う（ステップＳ２０４）。この結果、感光性レジストのピラー２１０が各チップ領域２０９に形成される。 Next, the photosensitive resist films 211 and 212 are developed (step S204). As a result, a pillar 210 of photosensitive resist is formed in each chip region 209 .

次に、ウェハ２００の水洗及び乾燥を行う（ステップＳ２０５）。水洗には、例えば純水を用いる。乾燥には、例えばスピンドライヤーを用いる。 Next, the wafer 200 is washed with water and dried (step S205). Pure water, for example, is used for washing. For drying, for example, a spin dryer is used.

次に、ウェハ２００のハードベークを行う（ステップＳ２０６）。このハードベークにより、ウェハ２００に残存している水分及びピラー２１０に残存している溶媒が除去される。 Next, the wafer 200 is hard-baked (step S206). This hard bake removes the moisture remaining on the wafer 200 and the solvent remaining on the pillars 210 .

このようにして、表面２００Ａに複数のピラー２１０を備えたウェハ２００が得られる。複数のピラー２１０はデバイス領域２０１内に形成されている。 Thus, a wafer 200 having a plurality of pillars 210 on its surface 200A is obtained. A plurality of pillars 210 are formed within the device region 201 .

次に、ウェハ２００を複数のチップ領域２０９に個片化する（ステップＳ２０７）。 Next, the wafer 200 is singulated into a plurality of chip regions 209 (step S207).

このようにして、複数のピラー２１０を備えたセンサチップ２０が製造される。 Thus, a sensor chip 20 with multiple pillars 210 is manufactured.

他の構成は第１実施形態と同様である。 Other configurations are the same as those of the first embodiment.

第２実施形態では、ステップＳ２０４でピラー２１０が形成される前に、ステップＳ２０２でウェハ２００の裏面２００Ｂを研削している。このため、ＢＧテープ２２０とステージ２３０との間に、ピラー２１０に起因する隙間が形成されず、ウェハ２００の撓みが抑制される。このため、研削装置２４０からウェハ２００に作用する圧力が面内で略均一になる。従って、裏面２００Ｂの研削後のウェハ２００の厚さは優れた面内均一性を有する。 In the second embodiment, the back surface 200B of the wafer 200 is ground in step S202 before the pillars 210 are formed in step S204. Therefore, a gap due to the pillars 210 is not formed between the BG tape 220 and the stage 230, and bending of the wafer 200 is suppressed. Therefore, the pressure acting on the wafer 200 from the grinding device 240 becomes substantially uniform within the surface. Therefore, the thickness of the wafer 200 after grinding the back surface 200B has excellent in-plane uniformity.

ここで、実測に基づき、第２実施形態の効果について、参考例と比較しながら説明する。 Here, the effect of the second embodiment will be described based on actual measurements while comparing it with a reference example.

第２実施形態に倣う第３例では、ウェハの厚さを６２５μｍとし、直径を６インチ（１５．２４ｃｍ）とした。また、ステップＳ２０２の裏面研削では、研削後のウェハの厚さの目標値Ｃを３３２μｍとした。 In a third example following the second embodiment, the wafer was 625 μm thick and 6 inches (15.24 cm) in diameter. Further, in the backside grinding in step S202, the target value C of the thickness of the wafer after grinding was set to 332 μm.

参考例（第４例）では、露光（ステップＳ１０９）の後、ＢＧテープの貼り付け、裏面研削及びＢＧテープの剥離（ステップＳ２０１～Ｓ２０３）の前に、現像、水洗、乾燥及びハードベーク（ステップＳ２０４～２０６）を行った。また、ステップＳ２０２の裏面研削では、研削後のウェハの厚さの目標値Ｄを４６４μｍとした。他の条件は第３例と同様とした。 In the reference example (fourth example), after exposure (step S109), development, washing with water, drying and hard baking (step S204-206) were performed. Further, in the backside grinding in step S202, the target value D of the thickness of the wafer after grinding was set to 464 μm. Other conditions were the same as in the third example.

第３例及び第４例について、裏面研削後のウェハの厚さを測定した。この結果を図２０に示す。図２０において、横軸はウェハの中心を基準とした位置を示し、縦軸はウェハの厚さを示す。横軸の負の値は、正の方向に対して逆方向における位置を示す。 For the third and fourth examples, the thickness of the wafer after back grinding was measured. This result is shown in FIG. In FIG. 20, the horizontal axis indicates the position relative to the center of the wafer, and the vertical axis indicates the thickness of the wafer. Negative values on the horizontal axis indicate positions in the opposite direction to the positive direction.

図２０に示すように、第３例（■）では、ウェハの厚さの最大値と最小値との差はわずか１８μｍであった。これに対し、第４例（◆）では、ウェハの厚さの最大値と最小値との差は６７μｍと大きかった。 As shown in FIG. 20, in the third example (▪), the difference between the maximum and minimum wafer thicknesses was only 18 μm. On the other hand, in the fourth example (♦), the difference between the maximum and minimum values of the wafer thickness was as large as 67 μm.

以上、好ましい実施の形態について説明したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。 Although the preferred embodiments have been described above, the invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the claims. can be added.

１０：半導体装置
２０：センサチップ
３０：ＡＳＩＣチップ
４０：モールド樹脂
５０：開口部
６０：リードフレーム
２００：ウェハ
２００Ａ：表面
２００Ｂ：裏面
２０１：デバイス領域
２０２：周辺領域
２０９：チップ領域
２１０：ピラー
２１１、２１２：感光性レジスト膜
２２０：ＢＧテープ
２３０：ステージ
２４０：研削装置 10: Semiconductor device 20: Sensor chip 30: ASIC chip 40: Mold resin 50: Opening 60: Lead frame 200: Wafer 200A: Front surface 200B: Back surface 201: Device region 202: Peripheral region 209: Chip region 210: Pillar 211, 212: Photosensitive resist film 220: BG tape 230: Stage 240: Grinding device

Claims (10)

複数のチップ領域が集合したデバイス領域と、前記デバイス領域の周囲の周辺領域とを備えたウェハを準備する工程と、
前記周辺領域の一部を環状に除去する工程と、
前記ウェハの一方の面に保護層を形成する工程と、
前記一方の面に前記保護層が形成された状態で、前記ウェハの他方の面を研削する工程と、
を有する半導体装置の製造方法。 preparing a wafer comprising a device region in which a plurality of chip regions are aggregated and a peripheral region surrounding the device region;
annularly removing a portion of the peripheral region;
forming a protective layer on one side of the wafer;
grinding the other surface of the wafer with the protective layer formed on the one surface;
A method of manufacturing a semiconductor device having 前記ウェハを準備する工程は、前記チップ領域毎に前記一方の面にピラーを形成する工程を有する請求項１に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of preparing the wafer has a step of forming pillars on the one surface for each of the chip regions. 前記ピラーを形成する工程は、
前記一方の面に感光性レジスト膜を設ける工程と、
前記感光性レジスト膜を露光する工程と、
前記露光の後に、前記感光性レジスト膜を現像する工程と、
を有する請求項２に記載の半導体装置の製造方法。 The step of forming the pillars includes:
providing a photosensitive resist film on the one surface;
exposing the photosensitive resist film;
After the exposure, developing the photosensitive resist film;
3. The method of manufacturing a semiconductor device according to claim 2, comprising: 前記ピラーを形成する工程は、
前記一方の面に非感光性膜を設ける工程と、
前記非感光性膜の上にマスクを形成する工程と、
前記マスクを用いて前記非感光性膜を前記ピラーの形状に加工する工程と、
を有する請求項２に記載の半導体装置の製造方法。 The step of forming the pillars includes:
providing a non-photosensitive film on the one surface;
forming a mask on the non-photosensitive film;
processing the non-photosensitive film into the shape of the pillar using the mask;
3. The method of manufacturing a semiconductor device according to claim 2, comprising: 前記他方の面を研削する工程の後に、
前記ウェハを個片化して複数の半導体チップを形成する工程と、
前記半導体チップを封止するモールド樹脂を、前記ピラーの一部が露出するように形成する工程と、
前記ピラーを除去する工程と、
を有する請求項２乃至４のいずれか１項に記載の半導体装置の製造方法。 After the step of grinding the other surface,
singulating the wafer to form a plurality of semiconductor chips;
forming a mold resin for sealing the semiconductor chip so that a part of the pillar is exposed;
removing the pillars;
5. The method of manufacturing a semiconductor device according to claim 2, comprising: 前記周辺領域の一部が除去された後の前記ウェハの縁と、複数の前記ピラーのうちで前記縁に最も近いピラーとの間の距離は、前記ピラーの高さの１．０倍以上５．０倍以下である請求項２乃至５のいずれか１項に記載の半導体装置の製造方法。 The distance between the edge of the wafer after part of the peripheral region is removed and the pillar closest to the edge among the plurality of pillars is 1.0 times or more the height of the pillar5 6. The method of manufacturing a semiconductor device according to claim 2, wherein the ratio is 0.0 times or less. 前記ピラーの材料は、ノボラック系樹脂、アクリル系樹脂又はポリイミド系樹脂である請求項２乃至６のいずれか１項に記載の半導体装置の製造方法。 7. The method of manufacturing a semiconductor device according to claim 2, wherein the material of said pillar is a novolak resin, an acrylic resin, or a polyimide resin. 前記ピラーの高さは、５０μｍ～５００μｍである請求項２乃至７のいずれか１項に記載の半導体装置の製造方法。 8. The method of manufacturing a semiconductor device according to claim 2, wherein the pillar has a height of 50 μm to 500 μm. 前記保護層は、前記ウェハの全周にわたって、前記周辺領域に接触する請求項１乃至８のいずれか１に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 1, wherein said protective layer is in contact with said peripheral region over the entire circumference of said wafer. 前記ウェハは前記周辺領域にオリエンテーションフラットを有し、
前記周辺領域の一部が除去された後の前記ウェハの縁は、前記オリエンテーションフラット上又は前記オリエンテーションフラットよりも前記ウェハの中心側にある請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。 the wafer has an orientation flat in the peripheral region;
10. The semiconductor device according to claim 1, wherein the edge of the wafer after part of the peripheral region is removed is on the orientation flat or closer to the center of the wafer than the orientation flat. manufacturing method.
JP2021051287A 2021-03-25 2021-03-25 Manufacturing method of semiconductor device Pending JP2022149230A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021051287A JP2022149230A (en) 2021-03-25 2021-03-25 Manufacturing method of semiconductor device
CN202210261138.1A CN115132568A (en) 2021-03-25 2022-03-16 Method for manufacturing semiconductor device
KR1020220035138A KR20220133790A (en) 2021-03-25 2022-03-22 Method of manufacturing a semiconductor device
US17/655,828 US20220310399A1 (en) 2021-03-25 2022-03-22 Method for manufacturing semiconductor device
EP22163912.3A EP4064352A3 (en) 2021-03-25 2022-03-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021051287A JP2022149230A (en) 2021-03-25 2021-03-25 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2022149230A true JP2022149230A (en) 2022-10-06

Family

ID=83462949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021051287A Pending JP2022149230A (en) 2021-03-25 2021-03-25 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2022149230A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598199A (en) * 2022-12-26 2023-08-15 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） Back thinning method of forward packaged chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598199A (en) * 2022-12-26 2023-08-15 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） Back thinning method of forward packaged chip
CN116598199B (en) * 2022-12-26 2023-12-05 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） Back thinning method of forward packaged chip

Similar Documents

Publication Publication Date Title
JP4856328B2 (en) Manufacturing method of semiconductor device
US3978578A (en) Method for packaging semiconductor devices
TWI755652B (en) Packaging method, panel assembly and chip package
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
US9362173B2 (en) Method for chip package
JP2010238729A (en) Chip-size packagelike semiconductor chip and method of manufacturing the same
JP2011204765A (en) Method for manufacturing semiconductor device, and semiconductor device
US20130280904A1 (en) Method for chip packaging
TWI421956B (en) Chip-sized package and fabrication method thereof
TWI601218B (en) Method for manufacturing a chip package having a high-temperature coating layer
CN109860065B (en) Fan-out type packaging method
JP2022149230A (en) Manufacturing method of semiconductor device
JP5471064B2 (en) Manufacturing method of semiconductor device
TWI713849B (en) Semiconductor manufacturing process and semiconductor structure
EP4067297A1 (en) Sensing device and method for manufacturing sensing device
JP2022149231A (en) Manufacturing method of semiconductor device
EP4064352A2 (en) Method for manufacturing semiconductor device
JP2003347471A (en) Semiconductor device and method for manufacturing the same
JP2010225830A (en) Method of manufacturing semiconductor device
JPH08153833A (en) Manufacturing method of semiconductor device
US11894226B2 (en) Semiconductor device and method making the same
CN109920765B (en) Fan-out type packaging device
US12024420B2 (en) Sensing device and method for manufacturing sensing device
JP2010062514A (en) Semiconductor wafer with adhesive protection layer
US9806034B1 (en) Semiconductor device with protected sidewalls and methods of manufacturing thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220304