JP2022142660A - 半導体基板および半導体基板の製造方法 - Google Patents
半導体基板および半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2022142660A JP2022142660A JP2021042923A JP2021042923A JP2022142660A JP 2022142660 A JP2022142660 A JP 2022142660A JP 2021042923 A JP2021042923 A JP 2021042923A JP 2021042923 A JP2021042923 A JP 2021042923A JP 2022142660 A JP2022142660 A JP 2022142660A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- metal
- antireflection
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000002184 metal Substances 0.000 claims abstract description 52
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims description 24
- 230000008018 melting Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 13
- 230000008033 biological extinction Effects 0.000 claims description 6
- 238000010521 absorption reaction Methods 0.000 description 41
- 230000001681 protective effect Effects 0.000 description 21
- 230000000694 effects Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017109 AlON Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】反射防止膜を備えた半導体基板を提供する。【解決手段】半導体基板は反射防止膜を備えている。半導体基板は、可視光に対して透明である。反射防止膜は、半導体基板の裏面に配置されており、金属を含んでいる第１膜を備える。反射防止膜は、第１膜の表面に配置されている第２膜を備える。第２膜は、金属を含んでいないとともに金属の拡散のバリア性を有する。【選択図】図１
Description
本明細書に開示の技術は、半導体基板および半導体基板の製造方法に関する。
特許文献１には、透明な化合物半導体基板を用いてフォトリソグラフィ加工をする技術が開示されている。この技術では、金属を含んだ膜を、基板の裏面に反射防止膜として成膜する。これにより、センサ光や露光光が裏面から反射することを抑制している。
特許文献１の技術では、半導体製造プロセス中に、基板裏面の反射防止膜に含まれている金属によって、装置内のウェハステージやチャックが金属汚染されてしまうおそれがある。
本明細書が開示する半導体基板は、反射防止膜を備えた半導体基板である。半導体基板は、可視光に対して透明である。反射防止膜は、半導体基板の裏面に配置されており、金属を含んでいる第１膜を備える。反射防止膜は、第１膜の表面に配置されている第２膜を備える。第２膜は、金属を含んでいないとともに金属の拡散のバリア性を有する。
上記の半導体基板では、金属の拡散のバリア性を有する第２膜によって、半導体基板の裏面を保護することができる。これにより、半導体製造プロセス中に、第１膜に含まれている金属が拡散し、装置内が金属汚染されてしまうことを防止できる。
本明細書が開示する技術要素を、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体基板では、第１膜および第２膜の融点は、１１００℃以上であってもよい。
この構成によれば、半導体基板を用いた半導体製造プロセス中に第１膜および第２膜が損傷を受けることが防止できる。
本明細書が開示する一例の半導体基板では、第１膜の消衰係数が２．０以上であってもよい。
この構成によれば、半導体基板の表面から入射された光を、第１膜で高効率で吸収することができる。入射光の反射を抑制することが可能となる。
本明細書が開示する一例の半導体基板では、半導体基板は、４．５ｅＶ以上のバンドギャップエネルギを有していてもよい。第１膜は、可視光を吸収する膜と、紫外光を吸収する膜との積層構造を備えていてもよい。
４．５ｅＶ以上のバンドギャップエネルギを有する半導体基板では、紫外光に対しても透明となる。この構成によれば、可視光を吸収する膜と、紫外光を吸収する膜とを別々に備えているため、可視光および紫外光の両方に対して、反射を抑制することが可能となる。
本明細書が開示する一例の半導体基板では、反射防止膜は、半導体基板の裏面と第１膜との間に配置されている第３膜をさらに備えていてもよい。第３膜は、金属を含んでいないとともに金属の拡散のバリア性を有していてもよい。
この構成によれば、金属の拡散のバリア性を有する第３膜によって、第１膜に含まれている金属が半導体基板へ拡散することを抑制することが可能となる。また、第３膜と半導体基板との界面において、反射防止効果を得ることが可能となる。
本明細書が開示する一例の半導体基板では、第３膜はＳｉＣであってもよい。第１膜はＷであってもよい。
本明細書が開示する一例の半導体基板では、第３膜はＡｌＮであってもよい。第１膜はＴａであってもよい。
本明細書が開示する一例の半導体基板の製造方法は、反射防止膜を備えた半導体基板の製造方法である。製造方法は、可視光に対して透明な半導体基板を準備する工程を備える。製造方法は、金属を含む第１膜を半導体基板の裏面に成膜する第１成膜工程を備える。製造方法は、金属を含まない第２膜であって、金属の拡散のバリア性を有する第２膜を、第１膜の表面に成膜する第２成膜工程を備える。
この製造方法によれば、金属の拡散のバリア性を有する第２膜によって、半導体基板の裏面を保護することができる。これにより、半導体製造プロセス中に、第１膜に含まれている金属が拡散し、装置内が金属汚染されてしまうことを防止できる。
本明細書が開示する一例の半導体基板の製造方法では、金属を含まない第３膜であって金属の拡散のバリア性を有する第３膜を、第１成膜工程の前に半導体基板の裏面に成膜する第３成膜工程をさらに備えていてもよい。第１成膜工程では、半導体基板の裏面に第３膜を介して第１膜を成膜してもよい。
この製造方法によれば、金属の拡散のバリア性を有する第３膜によって、第１膜に含まれている金属が半導体基板へ拡散することを抑制することが可能となる。また、第３膜と半導体基板との界面において、反射防止効果を得ることが可能となる。
（半導体基板１および反射防止膜２の構造）
図１に、反射防止膜２を備えた半導体基板１の断面図を示す。半導体基板１は、可視光に対して透明な基板である。このような半導体基板としては、ワイドギャップ半導体（例：ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３）で形成された基板が挙げられる。本実施例では、半導体基板１の材料はＧａＮである。
図１に、反射防止膜２を備えた半導体基板１の断面図を示す。半導体基板１は、可視光に対して透明な基板である。このような半導体基板としては、ワイドギャップ半導体（例：ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３）で形成された基板が挙げられる。本実施例では、半導体基板１の材料はＧａＮである。
反射防止膜２は、半導体基板１の裏面１ｒの全体に配置されている。反射防止膜２は、中間膜１１、吸収膜１２、保護膜１３、を備えている。中間膜１１は、半導体基板１の裏面１ｒに配置されている。換言すると、中間膜１１は、裏面１ｒと吸収膜１２との中間に配置されている膜である。中間膜１１は、金属を含んでいないとともに金属の拡散のバリア性を有する膜である。吸収膜１２は、中間膜１１の表面に配置されており、金属を含んでいる膜である。「金属を含んでいる膜」とは、単一金属膜、合金膜、金属窒化膜、などを包含する概念である。吸収膜１２は、消衰係数が２．０以上の膜である。保護膜１３は、吸収膜１２の表面に配置されている。保護膜１３は、金属を含んでいないとともに金属の拡散のバリア性を有する膜である。
半導体基板１と中間膜１１との間には、界面ＩＦ１が形成されている。中間膜１１と吸収膜１２との間には、界面ＩＦ２が形成されている。吸収膜１２と保護膜１３との間には、界面ＩＦ３が形成されている。
中間膜１１、吸収膜１２、保護膜１３の融点は、１１００℃以上であることが好ましい。半導体基板１を用いた半導体製造プロセス中には、ＧａＮの活性化アニールが行われる。この活性化アニールは、１１００℃以上が必要である。従って、中間膜１１、吸収膜１２、保護膜１３の融点を１１００℃以上とすることで、製造プロセス中にこれらの膜が損傷を受けることが防止できる。
（中間膜１１の機能）
中間膜１１は、半導体基板１の表面１ｓから入射された光の、界面ＩＦ１および界面ＩＦ２での反射を抑制する機能を有する。また、吸収膜１２に含まれている金属が、半導体基板１へ拡散することを抑制する機能を有する。具体的に説明する。
中間膜１１は、半導体基板１の表面１ｓから入射された光の、界面ＩＦ１および界面ＩＦ２での反射を抑制する機能を有する。また、吸収膜１２に含まれている金属が、半導体基板１へ拡散することを抑制する機能を有する。具体的に説明する。
半導体基板１の裏面１ｒに膜が配置されておらず、裏面１ｒが大気に開放されている場合には、表面１ｓから入射した光が裏面１ｒで反射する。このときの反射率は、フレネルの式から算出すると１６．７％となり、高い値となる。一方、裏面１ｒに中間膜１１が配置されている場合、半導体基板１と中間膜１１との屈折率差に起因する光学的干渉作用が得られる。その結果、半導体基板１と中間膜１１との界面ＩＦ１での反射率を、例えば３％以下に低減することが可能になる。
また、中間膜１１の膜厚ｄを適切に調整することにより、中間膜１１と吸収膜１２との界面ＩＦ２からの反射光を打ち消すことができる。図２を用いて説明する。半導体基板１の屈折率をｎＧ、中間膜１１の屈折率をｎ１１、吸収膜１２の屈折率をｎ１２とする。半導体基板１を通ってくる入射光の角度をθとし、中間膜１１中の光の角度をθ’とする。半導体基板１と中間膜１１との界面ＩＦ１で反射する光をＡとし、中間膜１１と吸収膜１２との界面ＩＦ２で反射する光をＢとする。任意の角度θに対する光路Ｌ１～Ｌ３の一般式は、下式（１）～（３）で表される。
Ｌ１＝ｄ／ｃｏｓθ’ ・・・式（１）
Ｌ２＝２×Ｌ１ｓｉｎθ’ ・・・式（２）
Ｌ３＝Ｌ２×ｓｉｎθ ・・・式（３）
従って、光ＡとＢの光路差ＯＤは、下式（４）で表される。
光路差ＯＤ＝２×Ｌ１×ｎ１１－Ｌ３×ｎＧ ・・・式（４）
Ｌ１＝ｄ／ｃｏｓθ’ ・・・式（１）
Ｌ２＝２×Ｌ１ｓｉｎθ’ ・・・式（２）
Ｌ３＝Ｌ２×ｓｉｎθ ・・・式（３）
従って、光ＡとＢの光路差ＯＤは、下式（４）で表される。
光路差ＯＤ＝２×Ｌ１×ｎ１１－Ｌ３×ｎＧ ・・・式（４）
入射光が垂直光である場合、入射光の角度は０°とみなせる。この場合、式（４）より光路差ＯＤは、２ｎ１１ｄとなる。そして、光路差ＯＤが下式（５）を満たす場合、光ＡとＢとは弱め合う。
２ｎ１１ｄ＝λ／２×(２ｍ＋１) ・・・式（５）
ここでλは、入射光の波長である。またｍは任意の数である。従って、式（５）を満たすように中間膜１１の膜厚ｄを調整することで、反射率をさらに低く抑えることが可能となる。
２ｎ１１ｄ＝λ／２×(２ｍ＋１) ・・・式（５）
ここでλは、入射光の波長である。またｍは任意の数である。従って、式（５）を満たすように中間膜１１の膜厚ｄを調整することで、反射率をさらに低く抑えることが可能となる。
（吸収膜１２の機能）
吸収膜１２は、消衰係数が２．０以上である膜である。従って、半導体基板１の表面１ｓからの入射光を、吸収膜１２で効率よく吸収することができる。また消衰係数が２．０以上であるため、吸収膜１２の膜厚を薄くすることができる。本実施形態では、数十ｎｍとすることができた。
吸収膜１２は、消衰係数が２．０以上である膜である。従って、半導体基板１の表面１ｓからの入射光を、吸収膜１２で効率よく吸収することができる。また消衰係数が２．０以上であるため、吸収膜１２の膜厚を薄くすることができる。本実施形態では、数十ｎｍとすることができた。
（保護膜１３の機能）
保護膜１３は、吸収膜１２に含まれている金属が、半導体製造装置のウェハステージやチャックを汚染してしまうことを抑制する機能を有する。また吸収膜１２は金属を含んでいるため、半導体製造プロセス中に酸化しやすく、表面粗さが大きくなりやすい。そこで保護膜１３で吸収膜１２の表面を保護することにより、吸収膜１２の表面荒れを防止することができる。反射防止膜２の平坦性を維持することができる。露光時のデフォーカス等を抑制できるため、微細パターンを精度よく加工することが可能となる。
保護膜１３は、吸収膜１２に含まれている金属が、半導体製造装置のウェハステージやチャックを汚染してしまうことを抑制する機能を有する。また吸収膜１２は金属を含んでいるため、半導体製造プロセス中に酸化しやすく、表面粗さが大きくなりやすい。そこで保護膜１３で吸収膜１２の表面を保護することにより、吸収膜１２の表面荒れを防止することができる。反射防止膜２の平坦性を維持することができる。露光時のデフォーカス等を抑制できるため、微細パターンを精度よく加工することが可能となる。
（中間膜１１、吸収膜１２、保護膜１３の具体例）
中間膜１１として用いることができる膜種類としては、以下の例が挙げられる。ここでｎは６３３ｎｍの波長での屈折率である。ＡｌＮ（ｎ：２．１６５、融点：２２００℃）、ＳｉＮ（ｎ：２．０２３、融点：１９００℃）、ＳｉＣ（ｎ：２．６３５、融点：２７３０℃）、ＡｌＯＮ（ｎ：１．７９１、融点：２１５０℃）、ＳｉＯＮ（ｎ：２．０２３、融点：１７０２℃）、Ｔａ２Ｏ５（ｎ：２．１６５、融点：１８７２℃）、ＴｉＮ（ｎ：１．３５１、融点：２９３０℃）、ＴｉＯ２（ｎ：２．４９３、融点：１８４３℃）、Ａｌ２Ｏ３（ｎ：１．７７、融点：２０７２℃）、ＺｒＯ２（ｎ：２．２０８、融点：２７１５℃）、ＨｆＯ２（ｎ：１．９１０、融点：２７５８℃）。
中間膜１１として用いることができる膜種類としては、以下の例が挙げられる。ここでｎは６３３ｎｍの波長での屈折率である。ＡｌＮ（ｎ：２．１６５、融点：２２００℃）、ＳｉＮ（ｎ：２．０２３、融点：１９００℃）、ＳｉＣ（ｎ：２．６３５、融点：２７３０℃）、ＡｌＯＮ（ｎ：１．７９１、融点：２１５０℃）、ＳｉＯＮ（ｎ：２．０２３、融点：１７０２℃）、Ｔａ２Ｏ５（ｎ：２．１６５、融点：１８７２℃）、ＴｉＮ（ｎ：１．３５１、融点：２９３０℃）、ＴｉＯ２（ｎ：２．４９３、融点：１８４３℃）、Ａｌ２Ｏ３（ｎ：１．７７、融点：２０７２℃）、ＺｒＯ２（ｎ：２．２０８、融点：２７１５℃）、ＨｆＯ２（ｎ：１．９１０、融点：２７５８℃）。
吸収膜１２として用いることができる膜種類としては、以下の例が挙げられる。ここでｋは６３３ｎｍの波長での消衰係数である。Ｗ（ｎ：３．６３７、融点：３４０７℃、ｋ：２．９１７）、Ｔａ（ｎ：１．７２４、融点：２９８５℃、ｋ：２．０７５）、Ｍｏ（ｎ：３．７、融点：３５４８℃、ｋ：３．５４８）、ＴｉＮ（ｎ：１．３５１、融点：２９３０℃、ｋ：２．７６）、Ｃｒ（ｎ：３．１３６、融点：１９０７℃、ｋ：３．３１２）、Ｎｂ（ｎ：２．８２７、融点：２４７７℃、ｋ：２．８６１）。
保護膜１３として用いることができる膜種類としては、以下の例が挙げられる。
ＳｉＮ（融点:１９００℃）、ＳｉＯＮ（融点:１７０２℃）、ＳｉＣ（融点:２７３０℃）。
ＳｉＮ（融点:１９００℃）、ＳｉＯＮ（融点:１７０２℃）、ＳｉＣ（融点:２７３０℃）。
上で列挙した中間膜１１、吸収膜１２、保護膜１３は、自由に組み合わせることが可能である。本実施例では、第１の組み合わせ例として、「中間膜１１：ＳｉＣ、吸収膜１２：Ｗ、保護膜１３：ＳｉＣ」を用いた。この場合の、半導体基板１の裏面１ｒからの反射率は、３％以下となった。また第２の組み合わせ例として、「中間膜１１：ＡｌＮ、吸収膜１２：Ｔａ、保護膜１３：ＳｉＣ」を用いた。この場合の裏面１ｒからの反射率は、２％以下となった。
（半導体デバイスの製造方法）
半導体基板１を用いた半導体デバイスの製造方法を説明する。ステップＳ１において、半導体基板１を準備する。
半導体基板１を用いた半導体デバイスの製造方法を説明する。ステップＳ１において、半導体基板１を準備する。
ステップＳ２において、半導体基板１の裏面１ｒに反射防止膜２を形成する。具体的には、半導体基板１の裏面１ｒに、中間膜１１を成膜する。中間膜１１の表面に、吸収膜１２を成膜する。吸収膜１２の表面に、保護膜１３を成膜する。中間膜１１、吸収膜１２、保護膜１３は、ＰＶＤ法やＣＶＤ法など、様々な方法を用いて成膜することができる。反射防止膜２の形成は、半導体基板１の表面１ｓ側にデバイス構造を製造する前に、予め行うことができる。
ステップＳ３において、既知の半導体製造プロセスを用いて、表面１ｓ側にデバイスを形成する。ステップＳ４において、半導体基板１の裏面１ｒの研削および研磨を行う。これにより、反射防止膜２を除去するとともに、半導体基板１を薄化できる。ステップＳ５において、裏面電極を形成する。これにより、半導体デバイスが完成する。
（効果）
半導体基板１の表面１ｓにフォトリソグラフィ技術を用いてパターン形成する際の露光時には、フォーカスセンサ等のセンサ光や露光光が、表面１ｓから入射される。反射防止膜２を半導体基板１の裏面１ｒに成膜することで、センサ光や露光光の裏面１ｒからの反射を抑制することができる。反射光によって引き起こされる、フォーカスの誤計測や露光時のフォトレジスト形状の変形を、抑制することが可能となる。
半導体基板１の表面１ｓにフォトリソグラフィ技術を用いてパターン形成する際の露光時には、フォーカスセンサ等のセンサ光や露光光が、表面１ｓから入射される。反射防止膜２を半導体基板１の裏面１ｒに成膜することで、センサ光や露光光の裏面１ｒからの反射を抑制することができる。反射光によって引き起こされる、フォーカスの誤計測や露光時のフォトレジスト形状の変形を、抑制することが可能となる。
（反射防止膜２ａの構造）
実施例２に係る反射防止膜２ａ（図３）は、実施例１の反射防止膜２（図１）に比して、中間膜１１を有していない点が異なっている。実施例１と共通する部位には同一符号を付すことで、説明を省略する。
実施例２に係る反射防止膜２ａ（図３）は、実施例１の反射防止膜２（図１）に比して、中間膜１１を有していない点が異なっている。実施例１と共通する部位には同一符号を付すことで、説明を省略する。
吸収膜１２は、半導体基板１の裏面１ｒに配置されている。保護膜１３は、吸収膜１２の表面に配置されている。半導体基板１と吸収膜１２との間には、界面ＩＦ２ａが形成されている。吸収膜１２と保護膜１３との間には、界面ＩＦ３が形成されている。
吸収膜１２に含まれている金属は、半導体基板１に拡散しにくい金属である。具体的には、半導体製造プロセス中に界面ＩＦ２ａから半導体基板１中に金属拡散する距離が、前述したステップＳ４の裏面研削で除去される膜厚よりも小さくなるように、金属の種類を選択すればよい。これにより、半導体基板１を用いて完成させたデバイス中に金属が残留しないため、デバイス特性が悪化することがない。
半導体基板１がＧａＮである場合には、例えば、吸収膜１２に含まれている金属として、ＭｇよりもＧａＮ中に拡散しにくい金属を選択すればよい。
（効果）
吸収膜１２および保護膜１３の２層構造によって、反射光を抑制することが可能となる。反射防止膜２ａの構造を簡易化することができるため、工程削減が可能となる。
吸収膜１２および保護膜１３の２層構造によって、反射光を抑制することが可能となる。反射防止膜２ａの構造を簡易化することができるため、工程削減が可能となる。
（反射防止膜２ｂの構造）
実施例３に係る反射防止膜２ｂ（図４）は、実施例１の反射防止膜２（図１）に比して、吸収膜１２が積層構造である点が異なっている。実施例１と共通する部位には同一符号を付すことで、説明を省略する。
実施例３に係る反射防止膜２ｂ（図４）は、実施例１の反射防止膜２（図１）に比して、吸収膜１２が積層構造である点が異なっている。実施例１と共通する部位には同一符号を付すことで、説明を省略する。
半導体基板１は、４．５ｅＶ以上のバンドギャップエネルギを有する材料で形成されている。本実施例では、半導体基板１はＧａ２Ｏ３であり、バンドギャップは４．５～４．９ｅＶである。吸収膜１２は、第１吸収膜１２Ｕおよび第２吸収膜１２Ｌを備えている。第１吸収膜１２Ｕは、波長４００～７５０ｎｍの可視光を吸収可能な膜である。第２吸収膜１２Ｌは、波長１００～４００ｎｍの紫外光を吸収可能な膜である。
（効果）
半導体基板１が４．５ｅＶ以上のバンドギャップエネルギを有する半導体（例：Ｇａ２Ｏ３）である場合には、紫外域の露光光（例：ｉ線（３６５ｎｍ））に対して半導体基板１が透明となる。この場合、吸収膜１２は、可視光（センサ光）および紫外光（露光光）の両方を吸収する必要がある。実施例３の吸収膜１２では、可視光を吸収可能な第１吸収膜１２Ｕと、紫外光を吸収可能な第２吸収膜１２Ｌと、を個別に備えている。よって、可視光（センサ光）および紫外光（露光光）の両方に対して、反射を抑制することが可能となる。
半導体基板１が４．５ｅＶ以上のバンドギャップエネルギを有する半導体（例：Ｇａ２Ｏ３）である場合には、紫外域の露光光（例：ｉ線（３６５ｎｍ））に対して半導体基板１が透明となる。この場合、吸収膜１２は、可視光（センサ光）および紫外光（露光光）の両方を吸収する必要がある。実施例３の吸収膜１２では、可視光を吸収可能な第１吸収膜１２Ｕと、紫外光を吸収可能な第２吸収膜１２Ｌと、を個別に備えている。よって、可視光（センサ光）および紫外光（露光光）の両方に対して、反射を抑制することが可能となる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
吸収膜１２は、第１膜の一例である。保護膜１３は、第２膜の一例である。中間膜１１は、第３膜の一例である。
１：半導体基板 １ｓ：表面 １ｒ：裏面 ２、２ａ、２ｂ：反射防止膜
１１：中間膜 １２：吸収膜 １３：保護膜 ＩＦ１～ＩＦ３：界面
１１：中間膜 １２：吸収膜 １３：保護膜 ＩＦ１～ＩＦ３：界面
Claims (9)
- 反射防止膜を備えた半導体基板であって、
前記半導体基板は、可視光に対して透明であり、
前記反射防止膜は、
前記半導体基板の裏面に配置されており、金属を含んでいる第１膜と、
前記第１膜の表面に配置されている第２膜であって、金属を含んでいないとともに金属の拡散のバリア性を有する前記第２膜と、
を備える、半導体基板。 - 前記第１膜および前記第２膜の融点は、１１００℃以上である、請求項１に記載の半導体基板。
- 前記第１膜の消衰係数が２．０以上である、請求項１または２に記載の半導体基板。
- 前記半導体基板は、４．５ｅＶ以上のバンドギャップエネルギを有しており、
前記第１膜は、可視光を吸収する膜と、紫外光を吸収する膜との積層構造を備えている、請求項１～３の何れか１項に記載の半導体基板。 - 前記反射防止膜は、
前記半導体基板の裏面と前記第１膜との間に配置されている第３膜であって、金属を含んでいないとともに金属の拡散のバリア性を有する前記第３膜をさらに備える、請求項１～４の何れか１項に記載の半導体基板。 - 前記第３膜はＳｉＣであり、
前記第１膜はＷである、請求項５に記載の半導体基板。 - 前記第３膜はＡｌＮであり、
前記第１膜はＴａである、請求項５に記載の半導体基板。 - 反射防止膜を備えた半導体基板の製造方法であって、
可視光に対して透明な半導体基板を準備する工程と、
金属を含む第１膜を前記半導体基板の裏面に成膜する第１成膜工程と、
金属を含まない第２膜であって、金属の拡散のバリア性を有する前記第２膜を、前記第１膜の表面に成膜する第２成膜工程と、
を備える、半導体基板の製造方法。 - 金属を含まない第３膜であって前記金属の拡散のバリア性を有する前記第３膜を、前記第１成膜工程の前に前記半導体基板の裏面に成膜する第３成膜工程をさらに備え、
前記第１成膜工程では、前記半導体基板の裏面に前記第３膜を介して前記第１膜を成膜する、請求項８に記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021042923A JP2022142660A (ja) | 2021-03-16 | 2021-03-16 | 半導体基板および半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021042923A JP2022142660A (ja) | 2021-03-16 | 2021-03-16 | 半導体基板および半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022142660A true JP2022142660A (ja) | 2022-09-30 |
Family
ID=83426306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021042923A Pending JP2022142660A (ja) | 2021-03-16 | 2021-03-16 | 半導体基板および半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2022142660A (ja) |
-
2021
- 2021-03-16 JP JP2021042923A patent/JP2022142660A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11036127B2 (en) | Reflective mask blank and reflective mask | |
| WO2013046627A1 (ja) | 反射型露光用マスクブランクおよび反射型露光用マスク | |
| US9195132B2 (en) | Mask structures and methods of manufacturing | |
| JP6060636B2 (ja) | Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク | |
| KR102207245B1 (ko) | 비결정질 층 극자외선 리소그래피 블랭크, 및 그를 위한 제조 및 리소그래피 시스템들 | |
| TWI229780B (en) | Blank photomask, photomask and method of pattern transferring using photomask | |
| JP2021015299A5 (ja) | ||
| JP7211546B2 (ja) | Ｅｕｖ露光用反射型マスクブランク、および反射型マスク | |
| JP2005268750A (ja) | 反射型マスクブランクス及び反射型マスク並びに半導体装置の製造方法 | |
| KR20160054458A (ko) | 다층 반사막을 구비한 기판, euv 리소그래피용 반사형 마스크 블랭크, euv 리소그래피용 반사형 마스크 및 그 제조 방법과 반도체 장치의 제조 방법 | |
| KR20160132392A (ko) | 마이크로리소그래픽 투영 노광 장치용 거울 | |
| US11467485B2 (en) | Blankmask and photomask for extreme ultraviolet lithography | |
| WO2020175354A1 (ja) | 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法 | |
| US20210041608A1 (en) | Dielectric multilayer film mirror | |
| WO2016168953A1 (zh) | 具有极紫外光谱纯度和抗辐照损伤的多层膜 | |
| JP2016531319A (ja) | 特にマイクロリソグラフィ投影露光装置のミラー | |
| JP2022142660A (ja) | 半導体基板および半導体基板の製造方法 | |
| WO2020153228A1 (ja) | 反射型マスクブランク、反射型マスク、および反射型マスクブランクの製造方法 | |
| JPS63204259A (ja) | マスク | |
| JP2017054070A (ja) | Ｅｕｖマスクの製造方法 | |
| JPH06160602A (ja) | ２波長反射防止膜 | |
| JPS63285501A (ja) | 反射防止膜 | |
| JP3323673B2 (ja) | 反射防止膜および該反射防止膜を備えた光学系、ならびに該光学系を用いた露光装置やデバイス製造方法 | |
| JP5765666B2 (ja) | 反射型マスク | |
| JP5950535B2 (ja) | 反射型マスクブランクおよび反射型マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231211 |