JP2022140445A - 半導体積層物 - Google Patents

Abstract

【課題】窒化物結晶基板を精度良くかつ再現性良く加熱することができる技術を提供する。【解決手段】ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板であって、波長をλ（μｍ）、２７℃における窒化物結晶基板の吸収係数をα（ｃｍ－１）、窒化物結晶基板中の自由電子濃度をｎ（ｃｍ－３）、Ｋおよびａをそれぞれ定数としたときに、少なくとも１μｍ以上３．３μｍ以下の波長範囲における吸収係数αは、以下の式（１）（α＝ｎＫλａ、ただし、１．５×１０－１９≦Ｋ≦６．０×１０－１９、ａ＝３）により近似される。【選択図】図３

Description

本発明は、窒化物結晶基板、半導体積層物、半導体積層物の製造方法および半導体装置の製造方法に関する。

ＩＩＩ族窒化物半導体は、発光デバイスや電子デバイスなどの半導体装置を構成する材料として広く用いられている。これらの半導体装置を製造する際には、例えば、ＩＩＩ族窒化物半導体からなる窒化物結晶基板上に半導体層をエピタキシャル成長させる工程や、該半導体層中の不純物を活性化させる工程などのように、該窒化物結晶基板を加熱する工程が行われることがある（例えば特許文献１参照）。

特開２０１５－１８５５７６号公報

上記のような窒化物結晶基板を加熱する工程では、該窒化物結晶基板を精度良くかつ再現性良く加熱することが求められる。

本発明の目的は、窒化物結晶基板を精度良くかつ再現性良く加熱することができる技術を提供することにある。

本発明の一態様によれば、
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板であって、
波長をλ（μｍ）、２７℃における前記窒化物結晶基板の吸収係数をα（ｃｍ^－１）、前記窒化物結晶基板中の自由電子濃度をｎ（ｃｍ^－３）、Ｋおよびａをそれぞれ定数としたときに、少なくとも１μｍ以上３．３μｍ以下の波長範囲における前記吸収係数αは、以下の式（１）により近似される窒化物結晶基板、およびそれに関連する技術が提供される。
α＝ｎＫλ^ａ ・・・（１）
（ただし、１．５×１０^－１９≦Ｋ≦６．０×１０^－１９、ａ＝３）

本発明によれば、窒化物結晶基板を精度良くかつ再現性良く加熱することができる。

（ａ）は、本発明の第１実施形態に係る窒化物結晶基板１０を示す概略平面図であり、（ｂ）は、本発明の第１実施形態に係る窒化物結晶基板１０を示す概略断面図である。 ウィーンの変位則を示す図である。 本発明の第１実施形態に係る製造方法によって製造されるＧａＮ結晶における室温（２７℃）で測定した吸収係数の、自由電子濃度依存性を示す図である。 ＧａＮ結晶の温度に対する、真性キャリア濃度を示す図である。 （ａ）は、本発明の第１実施形態に係る製造方法によって製造されるＧａＮ結晶における自由電子濃度に対する波長２μｍでの吸収係数の関係を示す図であり、（ｂ）は、自由電子濃度に対する波長２μｍでの吸収係数の関係を比較する図である。 本発明の第１実施形態に係る半導体積層物１を示す概略断面図である。 気相成長装置２００の概略構成図である。 （ａ）は、種結晶基板５上にＧａＮ結晶膜６を厚く成長させた様子を示す図であり、（ｂ）は、厚く成長させたＧａＮ結晶膜６をスライスすることで複数の窒化物結晶基板１０を取得した様子を示す図である。 （ａ）は、窒化物結晶基板１０または半導体積層物１が載置される保持部材３００を示す概略上面図であり、（ｂ）は、窒化物結晶基板１０または半導体積層物１が載置される保持部材３００を示す概略正面図である。 （ａ）および（ｂ）は、半導体装置の製造工程を示す概略断面図である。 （ａ）および（ｂ）は、半導体装置の製造工程を示す概略断面図である。 本発明の第１実施形態に係る半導体装置２を示す概略断面図である。 （ａ）は、本発明の第２実施形態に係る半導体積層物１を示す概略断面図であり、（ｂ）は、半導体装置の製造工程を示す概略断面図である。 （ａ）および（ｂ）は、半導体装置の製造工程を示す概略断面図である。 （ａ）は、半導体装置の製造工程を示す概略断面図であり、（ｂ）は、本発明の第２実施形態に係る半導体装置２を示す概略断面図である。

＜本発明の第１実施形態＞
以下、本発明の第１実施形態について図面を参照しながら説明する。

（１）窒化物結晶基板
図１を用い、本実施形態に係る窒化物結晶基板１０について説明する。図１（ａ）は、本実施形態に係る窒化物結晶基板１０を示す概略平面図であり、（ｂ）は、本実施形態に係る窒化物結晶基板１０を示す概略断面図である。

以下において、基板等の主面は、主に基板等の上側主面のことをいい、基板等の表面ということもある。また、基板等の裏面は、基板等の下側主面のことをいう。

図１（ａ）および（ｂ）に示すように、本実施形態の窒化物結晶基板１０（以下、基板１０ともいう）は、後述の半導体積層物１および半導体装置２を製造する際に用いられる円板状の基板として構成されている。基板１０は、ＩＩＩ族窒化物半導体の単結晶からなり、本実施形態では、例えば、窒化ガリウム（ＧａＮ）の単結晶からなっている。

基板１０の主面の面方位は、例えば、（０００１）面（＋ｃ面、Ｇａ極性面）である。
なお、基板１０を構成するＧａＮ結晶は、基板１０の主面に対して所定のオフ角を有していても良い。オフ角とは、基板１０の主面の法線方向と、基板１０を構成するＧａＮ結晶の主軸（ｃ軸）とのなす角度のことをいう。具体的には、基板１０のオフ角は、例えば、０°以上１．２°以下である。

また、基板１０の主面における転位密度は、例えば、５×１０^６個／ｃｍ^２以下である。基板１０の主面における転位密度が５×１０^６個／ｃｍ^２超であると、基板１０上に形成される後述の半導体層２０において局所的な耐圧を低下させてしまう可能性がある。これに対して、本実施形態のように、基板１０の主面における転位密度を５×１０^６個／ｃｍ^２以下とすることにより、基板１０上に形成される半導体層２０において局所的な耐圧の低下を抑制することができる。

なお、基板１０の主面は、エピレディ面であり、基板１０の主面の表面粗さ（算術平均粗さＲａ）は、例えば、１０ｎｍ以下、好ましくは５ｎｍ以下である。

また、基板１０の直径Ｄは、特に制限されるものではないが、例えば、２５ｍｍ以上である。基板１０の直径Ｄが２５ｍｍ未満であると、後述の半導体装置２の生産性が低下しやすくなる。このため、基板１０の直径Ｄは、２５ｍｍ以上であることが好ましい。また、基板１０の厚さＴは、例えば、１５０μｍ以上２ｍｍ以下である。基板１０の厚さＴが１５０μｍ未満であると、基板１０の機械的強度が低下し自立状態の維持が困難となる可能性がある。このため、基板１０の厚さＴは、１５０μｍ以上とすることが好ましい。ここでは、例えば、基板１０の直径Ｄが２インチとし、基板１０の厚さＴを４００μｍとする。

また、基板１０は、例えば、ｎ型不純物（ドナー）を含んでいる。基板１０中に含まれるｎ型不純物としては、例えば、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）が挙げられる。基板１０中にｎ型不純物がドーピングされていることにより、基板１０中には、所定濃度の自由電子が生成されている。

（吸収係数等について）
本実施形態では、基板１０は、赤外域の吸収係数について所定の要件を満たしている。
以下、詳細を説明する。

半導体積層物１および半導体装置２を製造する際には、例えば、後述のように、基板１０上に半導体層２０をエピタキシャル成長させる工程や、該半導体層２０中の不純物を活性化させる工程などのように、該基板１０を加熱する工程が行われることがある。例えば、基板１０に対して赤外線を照射して基板１０を加熱する場合には、基板１０の吸収係数に基づいて加熱条件を設定することが重要となる。

ここで、図２は、ウィーンの変位則を示す図である。図２において、横軸は黒体温度（℃）を示し、縦軸は黒体輻射のピーク波長（μｍ）を示している。図２に示すウィーンの変位則によれば、黒体温度に対して黒体輻射のピーク波長が反比例する。ピーク波長をλ（μｍ）、温度をＴ（℃）としたとき、λ＝２８９６／（Ｔ＋２７３）との関係を有する。基板１０を加熱する工程における所定の加熱源からの輻射が黒体輻射であると仮定すると、加熱温度に対応するピーク波長を有する赤外線が、加熱源から基板１０に対して照射されることとなる。例えば、温度が約１２００℃のときに、赤外線のピーク波長λは２μｍとなり、温度が約６００℃のときに、赤外線のピーク波長λは３．３μｍとなる。

このような波長を有する赤外線を基板１０に照射すると、基板１０では、自由電子による吸収（自由キャリア吸収）が生じ、これにより、基板１０が加熱されることとなる。

そこで、本実施形態では、基板１０の自由キャリア吸収に基づいて、基板１０における赤外域の吸収係数が、以下の所定の要件を満たしている。

図３は、本実施形態に係る製造方法によって製造されるＧａＮ結晶における室温（２７℃）で測定した吸収係数の、自由電子濃度依存性を示す図である。なお、図３は、後述の製造方法によってＳｉをドープして製造されるＧａＮ結晶からなる基板の測定結果を示している。図３において、横軸は波長（ｎｍ）を示し、縦軸はＧａＮ結晶の吸収係数α（ｃｍ^－１）を示している。また、ＧａＮ結晶中の自由電子濃度をｎとし、所定の自由電子濃度ｎごとにＧａＮ結晶の吸収係数αをプロットしている。図３に示すように、後述の製造方法によって製造されるＧａＮ結晶では、少なくとも１μｍ以上３．３μｍ以下の波長範囲において、自由キャリア吸収に起因して、長波長に行くにしたがってＧａＮ結晶における吸収係数αが大きくなる（単調に増加する）傾向を示す。また、ＧａＮ結晶中の自由電子濃度ｎが高くなるにしたがって、ＧａＮ結晶における自由キャリア吸収が大きくなる傾向を示す。

本実施形態で用いられる基板１０は、後述の製造方法によって製造されたＧａＮ結晶からなっているため、本実施形態の基板１０は、結晶歪みが小さく、また、酸素（Ｏ）やｎ型不純物以外の不純物（例えば、ｎ型不純物を補償する不純物等）をほとんど含んでいない状態となっている。これにより、上記図３のような吸収係数の自由電子濃度依存性を示す。その結果、本実施形態の基板１０では、以下のように、赤外域の吸収係数を自由キャリア濃度および波長の関数として近似することができる。

具体的には、波長をλ（μｍ）、２７℃における基板１０の吸収係数をα（ｃｍ^－１）、基板１０中の自由電子濃度をｎ（ｃｍ^－３）、Ｋおよびａをそれぞれ定数としたときに、本実施形態の基板１０では、少なくとも１μｍ以上３．３μｍ以下（好ましくは１μｍ以上２．５μｍ以下）の波長範囲における吸収係数αが、以下の式（１）により近似される。
α＝ｎＫλ^ａ ・・・（１）
（ただし、１．５×１０^－１９≦Ｋ≦６．０×１０^－１９、ａ＝３）

なお、「吸収係数αが式（１）により近似される」とは、吸収係数αが最小二乗法で式（１）により近似されることを意味する。つまり、上記規定は、吸収係数が式（１）と完全に一致する（式（１）を満たす）場合だけでなく、所定の誤差の範囲内で式（１）を満たす場合も含んでいる。なお、所定の誤差は、例えば、波長２μｍにおいて±０．１α以内、好ましくは±０．０１α以内である。

なお、上記波長範囲における吸収係数αは、以下の式（１）’を満たすと考えてもよい。
１．５×１０^－１９ｎλ^３≦α≦６．０×１０^－１９ｎλ^３ ・・・（１）’

また、上記規定を満たす基板１０のなかでも高品質な基板では、上記波長範囲における吸収係数αは、以下の式（１）’’により近似される（式（１）’’を満たす）。
α＝２．２×１０^－１９ｎλ^３ ・・・（１）’’

なお、「吸収係数αが式（１）’’により近似される」との規定は、上述の規定と同様に、吸収係数が式（１）’’と完全に一致する（式（１）’’を満たす）場合だけでなく、所定の誤差の範囲内で式（１）’’を満たす場合も含んでいる。なお、所定の誤差は、例えば、波長２μｍにおいて±０．１α以内、好ましくは±０．０１α以内である。

上述の図３では、後述の製造方法によって製造されるＧａＮ結晶における吸収係数αの実測値を細線で示している。具体的には、自由電子濃度ｎが１．０×１０^１７ｃｍ^－３のときの吸収係数αの実測値を細い実線で示し、自由電子濃度ｎが１．２×１０^１８ｃｍ^－３のときの吸収係数αの実測値を細い点線で示し、自由電子濃度ｎが２．０×１０^１８ｃｍ^－３のときの吸収係数αの実測値を細い一点鎖線で示している。一方で、上述の図３では、上記式（１）の関数を太線で示している。具体的には、自由電子濃度ｎが１．０×１０^１７ｃｍ^－３のときの式（１）の関数を太い実線で示し、自由電子濃度ｎが１．２×１０^１８ｃｍ^－３のときの式（１）の関数を太い点線で示し、自由電子濃度ｎが２．０×１０^１８ｃｍ^－３のときの式（１）の関数を太い一点鎖線で示している。図３に示すように、後述の製造方法によって製造されるＧａＮ結晶における吸収係数αの実測値は、式（１）の関数によって精度良くフィッティングすることができる。なお、図３の場合（Ｓｉドープの場合）では、Ｋ＝２．２×１０^－１９としたときに、吸収係数αが式（１）に精度良く近似される。

このように、基板１０の吸収係数が式（１）により近似されることにより、基板１０の吸収係数を、基板１０中の自由電子の濃度ｎに基づいて精度良く設計することができる。

また、本実施形態では、例えば、少なくとも１μｍ以上３．３μｍ以下の波長範囲において、基板１０の吸収係数αは、以下の式（２）を満たす。
０．１５λ^３≦α≦６λ^３ ・・・（２）

α＜０．１５λ^３であると、基板１０に対して赤外線を充分に吸収させることができず、基板１０の加熱が不安定となる可能性がある。これに対し、０．１５λ^３≦αとすることにより、基板１０に対して赤外線を充分に吸収させることができ、基板１０を安定的に加熱することができる。一方で、６λ^３＜αであると、後述のように基板１０中のｎ型不純物の濃度が所定値超（１×１０^１９ａｔ・ｃｍ^－３超）であることに相当し、基板１０の結晶性が低下する可能性がある。これに対し、α≦６λ^３とすることにより、基板１０中のｎ型不純物の濃度が所定値以下であることに相当し、基板１０の良好な結晶性を確保することができる。

なお、基板１０の吸収係数αは、以下の式（２）’または（２）’’を満たすことが好ましい。
０．１５λ^３≦α≦３λ^３ ・・・（２）’
０．１５λ^３≦α≦１．２λ^３ ・・・（２）’’
これにより、基板１０を安定的に加熱可能としつつ、基板１０のより良好な結晶性を確保することができる。

また、本実施形態では、例えば、少なくとも１μｍ以上３．３μｍ以下の波長範囲において、基板１０の主面内での吸収係数αの最大値と最小値との差（最大値から最小値を引いた差。以下、「基板１０の面内吸収係数差」ともいう）をΔαとしたとき、Δα（ｃｍ^－１）は、式（３）を満たす。
Δα≦１．０ ・・・（３）
Δα＞１．０であると、赤外線の照射による加熱効率が基板１０の主面内で不均一となる可能性がある。これに対し、Δα≦１．０とすることにより、赤外線の照射による加熱効率を基板１０の主面内で均一にすることができる。

なお、Δαは、式（３）’を満たすことが好ましい。
Δα≦０．５ ・・・（３）’
Δα≦０．５とすることにより、赤外線の照射による加熱効率を基板１０の主面内で安定的に均一にすることができる。

上記吸収係数αおよびΔαに関する式（２）および（３）の規定は、例えば、波長２μｍにおける規定に置き換えることができる。

すなわち、本実施形態では、例えば、基板１０における波長２μｍでの吸収係数は、１．２ｃｍ^－１以上４８ｃｍ^－１以下である。なお、基板１０における波長２μｍでの吸収係数は、１．２ｃｍ^－１以上２４ｃｍ^－１以下であることが好ましく、１．２ｃｍ^－１以上９．６ｃｍ^－１以下であることがより好ましい。

また、本実施形態では、例えば、基板１０の主面内における、波長２μｍでの吸収係数の最大値と最小値との差は、１．０ｃｍ^－１以内、好ましくは０．５ｃｍ^－１以内である。

なお、基板１０の面内吸収係数差の上限値について記載したが、基板１０の面内吸収係数差の下限値は、小さければ小さいほどよいため、ゼロであることが好ましい。なお、基板１０の面内吸収係数差が０．０１ｃｍ^－１であっても、本実施形態の効果を充分に得ることができる。

ここでは、温度が約１２００℃であるときの赤外線のピーク波長に相当する波長２μｍにおいて、基板１０の吸収係数の要件を規定した。しかしながら、基板１０の吸収係数について上記要件を満たすことによる効果は、温度が約１２００℃であるときに限定されるものではない。というのも、加熱源から照射される赤外線のスペクトルは、ステファン－ボルツマンの法則に従って所定の波長幅を有し、温度が１２００℃以外であったとしても波長２μｍの成分を有している。このため、温度が１２００℃に相当する波長２μｍにおいて基板１０の吸収係数が上記要件を満たせば、温度が１２００℃以外に相当する波長においても、基板１０の吸収係数や、基板１０の主面内における吸収係数の最大値と最小値との差は、所定の範囲内となる。これにより、温度が１２００℃以外であったとしても、基板１０を安定的に加熱するとともに、基板１０に対する加熱効率を主面内で均一にすることができる。

ところで、上述の図３は、ＧａＮ結晶の吸収係数を室温（２７℃）で測定した結果である。このため、基板１０を加熱する工程での所定の温度条件下における基板１０の吸収係数を考える場合には、所定の温度条件下におけるＧａＮ結晶の自由キャリア吸収が、室温の温度条件下におけるＧａＮ結晶の自由キャリア吸収に対してどのように変化するのかを考慮する必要がある。

図４は、ＧａＮ結晶の温度に対する、真性キャリア濃度を示す図である。図４に示すように、基板１０を構成するＧａＮ結晶では、温度が高くなるにつれて、バンド間（価電子帯と伝導帯との間）で熱励起される真性キャリア濃度ｎ_ｉの濃度が高くなる。しかしながら、たとえＧａＮ結晶の温度が１３００℃付近となったとしても、ＧａＮ結晶のバンド間で熱励起される真性キャリア濃度ｎ_ｉの濃度は、７×１０^１５ｃｍ^－３未満であり、ｎ型不純物のドーピングによってＧａＮ結晶中に生成される自由キャリアの濃度（例えば１×１０^１７ｃｍ^－３）よりも充分に低い。すなわち、ＧａＮ結晶の自由キャリア濃度は、ＧａＮ結晶の温度が１３００℃未満の温度条件下で、ｎ型不純物のドーピングによって自由キャリア濃度が定まる、いわゆる外因性領域内となっていると言える。

つまり、本実施形態では、少なくとも後述の半導体積層物１および半導体装置２の製造工程での温度条件下（室温（２７℃）以上１２５０℃以下の温度条件下）において基板１０のバンド間で熱励起される真性キャリアの濃度が、室温の温度条件下においてｎ型不純物のドーピングによって基板１０中に生じる自由電子の濃度よりも低い（例えば１／１０倍以下）。これにより、基板１０を加熱する工程での所定の温度条件下での基板１０の自由キャリア濃度が、室温の温度条件下での基板１０の自由キャリア濃度とほぼ等しいと考えることができ、所定の温度条件下での自由キャリア吸収が、室温での自由キャリア吸収とほぼ等しいと考えることができる。つまり、上述したように、室温において、基板１０における赤外域の吸収係数が上記所定の要件を満たす場合、所定の温度条件下においても、基板１０における赤外域の吸収係数が上記所定の要件をほぼ維持していると考えることができる。

また、本実施形態の基板１０では、少なくとも１μｍ以上３．３μｍ以下の波長範囲における吸収係数αが式（１）により近似されることから、所定の波長λでは、基板１０の吸収係数αは、自由電子濃度ｎに対してほぼ比例する関係を有している。

図５（ａ）は、本実施形態に係るに係る製造方法によって製造されるＧａＮ結晶における自由電子濃度に対する波長２μｍでの吸収係数の関係を示す図である。図５（ａ）において、下側の実線（α＝１．２×１０^－１８ｎ）は、Ｋ＝１．５×１０^－１９およびλ＝２．０を式（１）に代入した関数であり、上側の実線（α＝４．８×１０^－１８ｎ）は、Ｋ＝６．０×１０^－１９およびλ＝２．０を式（１）に代入した関数である。また、図５（ａ）では、ＳｉをドープしたＧａＮ結晶だけでなく、ＧｅをドープしたＧａＮ結晶も示している。また、透過測定により吸収係数を測定した結果と、分光エリプソメトリ法により吸収係数を測定した結果とを示している。図５（ａ）に示すように、波長λを２．０μｍとしたとき、後述の製造方法によって製造されるＧａＮ結晶の吸収係数αは、自由電子濃度ｎに対してほぼ比例する関係を有している。また、後述の製造方法によって製造されるＧａＮ結晶における吸収係数αの実測値は、１．５×１０^－１９≦Ｋ≦６．０×１０^－１９の範囲内で、式（１）の関数によって精度良くフィッティングすることができる。なお、後述の製造方法によって製造されるＧａＮ結晶は高品質であるため、吸収係数αの実測値は、Ｋ＝２．２×１０^－１９としたときの式（１）の関数、すなわち、α＝１．８×１０^－１８ｎによって精度よくフィッティングすることができる場合が多い。

本実施形態では、上記した基板１０の吸収係数αが自由電子濃度ｎに対して比例することに基づいて、基板１０中における自由電子濃度ｎが、以下の所定の要件を満たしている。

本実施形態では、例えば、基板１０中における自由電子濃度ｎは、１．０×１０^１８ｃｍ^－３以上１．０×１０^１９ｃｍ^－３以下である。これにより、式（１）より、基板１０における波長２μｍでの吸収係数を１．２ｃｍ^－１以上４８ｃｍ^－１以下とすることができる。なお、基板１０中における自由電子濃度ｎは、１．０×１０^１８ｃｍ^－３以上５．０×１０^１８ｃｍ^－３以下であることが好ましく、１．０×１０^１８ｃｍ^－３以上２．０×１０^１８ｃｍ^－３以下であることがより好ましい。これにより、基板１０における波長２μｍでの吸収係数を、好ましくは１．２ｃｍ^－１以上２４ｃｍ^－１以下とし、より好ましくは１．２ｃｍ^－１以上９．６ｃｍ^－１以下とすることができる。

また、上述のように基板１０の主面内における吸収係数αの最大値と最小値との差をΔαとし、基板１０の主面内における自由電子濃度ｎの最大値と最小値との差をΔｎとし、波長λを２．０μｍしたとき、式（１）を微分することにより、以下の式（４）が求められる。
Δα＝８ＫΔｎ ・・・（４）

本実施形態では、例えば、基板１０の主面内における自由電子濃度ｎの最大値と最小値との差Δｎは、８．３×１０^１７ｃｍ^－３以内、好ましくは４．２×１０^１７ｃｍ^－３以内である。これにより、式（４）より、波長２μｍでの吸収係数の最大値と最小値との差Δαを、１．０ｃｍ^－１以内、好ましくは０．５ｃｍ^－１以内とすることができる。

なお、Δｎの上限値について記載したが、Δｎの下限値は、小さければ小さいほどよいため、ゼロであることが好ましい。なお、Δｎが８．３×１０^１５ｃｍ^－３であっても、本実施形態の効果を充分に得ることができる。

本実施形態では、基板１０中の自由電子濃度ｎは、基板１０中のｎ型不純物の濃度と等しくなっており、基板１０中のｎ型不純物の濃度が、以下の所定の要件を満たしている。

本実施形態では、例えば、基板１０中におけるｎ型不純物の濃度は、１．０×１０^１８ａｔ・ｃｍ^－３以上１．０×１０^１９ａｔ・ｃｍ^－３以下である。これにより、基板１０中における自由電子濃度ｎを、１．０×１０^１８ｃｍ^－３以上１．０×１０^１９ｃｍ^－３以下とすることができる。なお、基板１０中におけるｎ型不純物の濃度は、１．０×１０^１８ａｔ・ｃｍ^－３以上５．０×１０^１８ａｔ・ｃｍ^－３以下であることが好ましく、１．０×１０^１８ａｔ・ｃｍ^－３以上２．０×１０^１８ａｔ・ｃｍ^－３以下であることがより好ましい。これにより、基板１０中における自由電子濃度ｎを、好ましくは１．０×１０^１８ｃｍ^－３以上５．０×１０^１８ｃｍ^－３以下とし、より好ましくは１．０×１０^１８ｃｍ^－３以上２．０×１０^１８ｃｍ^－３以下とすることができる。

また、本実施形態では、例えば、基板１０の主面内におけるｎ型不純物の濃度の最大値と最小値との差（以下、ｎ型不純物の面内濃度差ともいう）は、８．３×１０^１７ａｔ・ｃｍ^－３以内、好ましくは４．２×１０^１７ａｔ・ｃｍ^－３以内である。これにより、基板１０の主面内における自由電子濃度ｎの最大値と最小値との差Δｎを、ｎ型不純物の面内濃度差と等しく、８．３×１０^１７ｃｍ^－３以内、好ましくは４．２×１０^１７ｃｍ^－３以内とすることができる。

なお、ｎ型不純物の面内濃度差の上限値について記載したが、ｎ型不純物の面内濃度差の下限値は、小さければ小さいほどよいため、ゼロであることが好ましい。なお、ｎ型不純物の面内濃度差が８．３×１０^１５ａｔ・ｃｍ^－３であっても、本実施形態の効果を充分に得ることができる。

さらに、本実施形態では、基板１０中の各元素の濃度が、以下の所定の要件を満たしている。

本実施形態では、ｎ型不純物として用いられるＳｉ、ＧｅおよびＯのうち、添加量の制御が比較的難しいＯの濃度が極限まで低くなっており、基板１０中のｎ型不純物の濃度は、添加量の制御が比較的容易であるＳｉおよびＧｅの合計濃度によって決定されている。

すなわち、基板１０中のＯの濃度は、基板１０中のＳｉおよびＧｅの合計の濃度に対して無視できるほど低く、例えば、１／１０以下である。具体的には、例えば、基板中１０のＯの濃度は１×１０^１７ａｔ・ｃｍ^－３未満であり、一方で、基板１０中のＳｉおよびＧｅの合計の濃度は１×１０^１８ａｔ・ｃｍ^－３以上１．０×１０^１９ａｔ・ｃｍ^－３以下である。これにより、基板１０中のｎ型不純物の濃度を、添加量の制御が比較的容易であるＳｉおよびＧｅの合計濃度によって制御することができる。その結果、基板１０中の自由電子濃度ｎを、基板１０中のＳｉおよびＧｅの合計の濃度と等しくなるよう精度良く制御することができ、基板１０の主面内における自由電子の濃度の最大値と最小値との差Δｎを、所定の要件を満たすよう精度良く制御することができる。

また、本実施形態では、基板１０中のｎ型不純物以外の不純物の濃度は、基板１０中のｎ型不純物の濃度（すなわちＳｉおよびＧｅの合計の濃度）に対して無視できるほど低く、例えば、１／１０以下である。具体的には、例えば、基板中１０のｎ型不純物以外の不純物の濃度は１×１０^１７ａｔ・ｃｍ^－３未満である。これにより、ｎ型不純物からの自由電子の生成に対する阻害要因を低減することができる。その結果、基板１０中の自由電子濃度ｎを、基板１０中のｎ型不純物の濃度と等しくなるよう精度良く制御することができ、基板１０の主面内における自由電子の濃度の最大値と最小値との差Δｎを、所定の要件を満たすよう精度良く制御することができる。

なお、本発明者等は、後述の製造方法を採用することにより、基板１０中の各元素の濃度を、上記要件を満たすよう安定的に制御することができることを確認している。

後述の製造方法によれば、基板１０中のＯおよび炭素（Ｃ）の各濃度を５×１０^１５ａｔ・ｃｍ^－３未満まで低減させることができ、さらには、基板１０中の鉄（Ｆｅ）、クロム（Ｃｒ）、ボロン（Ｂ）等の各濃度を１×１０^１５ａｔ・ｃｍ^－３未満まで低減させることが可能であることが分かっている。また、この方法によれば、これら以外の元素についても、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による測定における検出下限値未満の濃度にまで低減させることが可能であることが分かっている。

さらに、本実施形態において後述の製造方法によって製造される基板１０では、自由キャリア吸収による吸収係数が従来の基板の吸収係数よりも小さいことから、本実施形態の基板１０では、従来の基板よりも、移動度（μ）が高くなっていると推定される。これにより、本実施形態の基板１０中の自由電子濃度が従来の基板中の自由電子濃度と等しい場合であっても、本実施形態の基板１０の抵抗率（ρ＝１／ｅｎμ）は、従来の基板の抵抗率よりも低くなっている。具体的には、基板１０中における自由電子濃度ｎが１．０×１０^１８ｃｍ^－３以上１．０×１０^１９ｃｍ^－３以下であるとき、基板１０の抵抗率は、例えば、２．２ｍΩ・ｃｍ以上１７．４ｍΩ・ｃｍ以下である。

（２）半導体積層物
次に、図６を用い、本実施形態に係る半導体積層物（結晶積層体）１について説明する。図６は、本実施形態に係る半導体積層物１を示す概略断面図である。

まず、本実施形態の半導体積層物１の概要について説明する。

図６に示すように、本実施形態の半導体積層物１は、後述の半導体装置２を製造する際に用いられる基板状の中間体として構成されている。半導体積層物１は、例えば、基板１０と、半導体層（半導体積層構造、半導体積層体、またはエピタキシャル成長層）２０と、を有している。

基板１０は、上述の窒化物結晶基板のことであり、基板１０における赤外域の吸収係数は、上述の要件を満たしている。

半導体層２０は、基板１０の主面上にエピタキシャル成長させることにより形成されている。半導体層２０は、ＩＩＩ族窒化物半導体の単結晶からなり、本実施形態では、例えば、基板１０と同様にＧａＮの単結晶からなっている。

本実施形態では、半導体層２０の表面（主面）は、赤外域の反射率について所定の要件を満たしている。具体的には、半導体層２０の表面の反射率は、少なくとも１μｍ以上３．３μｍ以下の波長範囲において、５％以上３０％以下である。これにより、基板１０（半導体積層物１）を加熱する工程において、基板１０に赤外線を充分に行き届かせることができる。その結果、基板１０を安定的に加熱することができる。

なお、半導体層２０の表面の表面粗さ（算術平均粗さＲａ）は、例えば、１ｎｍ以上３０ｎｍ以下である。これにより、半導体層２０の表面の反射率を、少なくとも１μｍ以上３．３μｍ以下の波長範囲において、５％以上３０％以下とすることができる。

次に、本実施形態の半導体積層物１の具体的な構成について説明する。

本実施形態の半導体積層物１は、例えば、高耐圧のｐｎ接合ダイオードとしての半導体装置２を製造する際に用いられる中間体として構成されている。半導体積層物１のうちの半導体層２０は、例えば、積層構造を有している。具体的には、半導体層２０は、例えば、下地ｎ型半導体層２１と、ドリフト層２２と、第１ｐ型半導体層２３と、第２ｐ型半導体層２４と、を有している。

（下地ｎ型半導体層）
下地ｎ型半導体層２１は、基板１０の結晶性を引き継いでドリフト層２２を安定的にエピタキシャル成長させるバッファ層として、基板１０の主面に接するよう設けられている。また、下地ｎ型半導体層１２は、ｎ型不純物を含むｎ型ＧａＮ層として構成されている。下地ｎ型半導体層１２中に含まれるｎ型不純物としては、基板１０と同様に、例えば、ＳｉおよびＧｅが挙げられる。下地ｎ型半導体層１２中のｎ型不純物の濃度は、基板１０とほぼ等しく、例えば、１．０×１０^１８ａｔ・ｃｍ^－３以上１．０×１０^１９ａｔ・ｃｍ^－３以下である。

下地ｎ型半導体層２１の厚さは、ドリフト層２２の厚さよりも薄く、例えば、０．１μｍ以上３μｍ以下である。

（ドリフト層）
ドリフト層２２は、下地ｎ型半導体層２１上に設けられ、低濃度のｎ型不純物を含むｎ型ＧａＮ層として構成されている。ドリフト層２２中のｎ型不純物としては、下地ｎ型半導体層２１中のｎ型不純物と同様に、例えば、ＳｉおよびＧｅが挙げられる。

ドリフト層２２中のｎ型不純物濃度は、基板１０および下地ｎ型半導体層２１のそれぞれのｎ型不純物濃度よりも低く、例えば、１．０×１０^１５ａｔ・ｃｍ^－３以上５．０×１０^１６ａｔ・ｃｍ^－３以下である。ドリフト層２２のｎ型不純物濃度を１．０×１０^１５ａｔ・ｃｍ^－３以上とすることにより、半導体装置２のオン抵抗を低減することができる。一方で、ドリフト層２２のｎ型不純物濃度を５．０×１０^１６ａｔ・ｃｍ^－３以下とすることにより、半導体装置２の所定の耐圧を確保することができる。

ドリフト層２２は、半導体装置２の耐圧を向上させるため、例えば、下地ｎ型半導体層２１よりも厚く設けられている。具体的には、ドリフト層２２の厚さは、例えば、３μｍ以上４０μｍ以下である。ドリフト層２２の厚さを３μｍ以上とすることにより、半導体装置２の所定の耐圧を確保することができる。一方で、ドリフト層２２の厚さを４０μｍ以下とすることにより、半導体装置２のオン抵抗を低減することができる。

（第１ｐ型半導体層）
第１ｐ型半導体層２３は、ドリフト層２２上に設けられ、ｐ型不純物（アクセプタ）を含むｐ型ＧａＮ層として構成されている。第１ｐ型半導体層２３中のｐ型不純物としては、例えば、マグネシウム（Ｍｇ）が挙げられる。また、第１ｐ型半導体層２３中のｐ型不純物濃度は、例えば、１．０×１０^１７ａｔ・ｃｍ^－３以上２．０×１０^１９ａｔ・ｃｍ^－３以下である。

なお、第１ｐ型半導体層２３の厚さは、ドリフト層２２の厚さよりも薄く、例えば、１００ｎｍ以上５００ｎｍ以下である。

（第２ｐ型半導体層）
第２ｐ型半導体層２４は、第１ｐ型半導体層２３上に設けられ、高濃度のｐ型不純物を含むｐ型ＧａＮ層として構成されている。第２ｐ型半導体層２４中のｐ型不純物としては、第１ｐ型半導体層２３と同様に、例えば、Ｍｇが挙げられる。また、第２ｐ型半導体層２４中のｐ型不純物濃度は、第１ｐ型半導体層２３中のｐ型不純物濃度よりも高く、例えば、５．０×１０^１９ａｔ・ｃｍ^－３以上２．０×１０^２０ａｔ・ｃｍ^－３以下である。
第２ｐ型半導体層２４中のｐ型不純物濃度を上述の範囲内とすることにより、第２ｐ型半導体層２４と後述するｐ型電極とのコンタクト抵抗を低減させることができる。

なお、第２ｐ型半導体層２４の厚さは、第１ｐ型半導体層２３の厚さよりも薄く、例えば、１０ｎｍ以上５０ｎｍ以下である。

（３）半導体積層物の製造方法および半導体装置の製造方法
次に、図６～図１２を用い、本実施形態に係る半導体積層物１の製造方法および半導体装置２の製造方法について説明する。図７は、気相成長装置２００の概略構成図である。
図８（ａ）は、種結晶基板５上にＧａＮ結晶膜６を厚く成長させた様子を示す図であり、（ｂ）は、厚く成長させたＧａＮ結晶膜６をスライスすることで複数の窒化物結晶基板１０を取得した様子を示す図である。図９（ａ）は、窒化物結晶基板１０または半導体積層物１が載置される保持部材３００を示す概略上面図であり、（ｂ）は、窒化物結晶基板１０または半導体積層物１が載置される保持部材３００を示す概略正面図である。図１０（ａ）、（ｂ）、図１１（ａ）および（ｂ）は、半導体装置の製造工程を示す概略断面図である。図１２は、本実施形態に係る半導体装置２を示す概略断面図である。以下、ステップをＳと略す。

（Ｓ１１０：基板用意工程）
まず、基板１０を用意する基板用意工程Ｓ１１０を行う。本実施形態の基板用意工程Ｓ１１０は、例えば、基板作製工程Ｓ１１２と、測定工程Ｓ１１４と、判定工程Ｓ１１６と、を有している。

（Ｓ１１２：基板作製工程）
以下に示すハイドライド気相成長装置（ＨＶＰＥ装置）２００を用いて、基板１０を作製する。

（ＨＶＰＥ装置の構成）
基板１０の製造に用いるＨＶＰＥ装置２００の構成について、図７を参照しながら詳しく説明する。

ＨＶＰＥ装置２００は、成膜室２０１が内部に構成された気密容器２０３を備えている。成膜室２０１内には、インナーカバー２０４が設けられているとともに、そのインナーカバー２０４に囲われる位置に、種結晶基板（以下、種基板ともいう）５が配置される基台としてのサセプタ２０８が設けられている。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、その回転機構２１６の駆動に合わせて回転可能に構成されている。

気密容器２０３の一端には、ガス生成器２３３ａ内へ塩化水素（ＨＣｌ）ガスを供給するガス供給管２３２ａ、インナーカバー２０４内へアンモニア（ＮＨ_３）ガスを供給するガス供給管２３２ｂ、インナーカバー２０４内へ後述するドーピングガスを供給するガス供給管２３２ｃ、インナーカバー２０４内へパージガスとして窒素（Ｎ_２）ガスおよび水素（Ｈ_２）ガスの混合ガス（Ｎ_２／Ｈ_２ガス）を供給するガス供給管２３２ｄ、および、成膜室２０１内へパージガスとしてのＮ_２ガスを供給するガス供給管２３２ｅが接続されている。ガス供給管２３２ａ～２３２ｅには、上流側から順に、流量制御器２４１ａ～２４１ｅ、バルブ２４３ａ～２４３ｅがそれぞれ設けられている。ガス供給管２３２ａの下流には、原料としてのＧａ融液を収容するガス生成器２３３ａが設けられている。ガス生成器２３３ａには、ＨＣｌガスとＧａ融液との反応により生成された塩化ガリウム（ＧａＣｌ）ガスを、サセプタ２０８上に配置された種基板５等に向けて供給するノズル２４９ａが設けられている。ガス供給管２３２ｂ，２３２ｃの下流側には、これらのガス供給管から供給された各種ガスをサセプタ２０８上に配置された種基板５等に向けて供給するノズル２４９ｂ，２４９ｃがそれぞれ接続されている。ノズル２４９ａ～２４９ｃは、サセプタ２０８の表面に対して交差する方向にガスを流すよう配置されている。ノズル２４９ｃから供給されるドーピングガスは、ドーピング原料ガスとＮ_２／Ｈ_２ガス等のキャリアガスとの混合ガスである。ドーピングガスについては、ドーピング原料のハロゲン化物ガスの熱分解を抑える目的でＨＣｌガスを一緒に流してもよい。ドーピングガスを構成するドーピング原料ガスとしては、例えば、シリコン（Ｓｉ）ドープの場合であればジクロロシラン（ＳｉＨ_２Ｃｌ_２）ガスまたはシラン（ＳｉＨ_４）ガス、ゲルマニウム（Ｇｅ）ドープの場合であればテトラクロロゲルマン（ＧｅＣｌ_４）ガス，ジクロロゲルマン（ＧｅＨ_２Ｃｌ_２）ガスまたはゲルマン（ＧｅＨ_４）ガスを、それぞれ用いることが考えられるが、必ずしもこれらに限定されるものではない。

気密容器２０３の他端には、成膜室２０１内を排気する排気管２３０が設けられている。排気管２３０には、ポンプ（あるいはブロワ）２３１が設けられている。気密容器２０３の外周には、ガス生成器２３３ａ内やサセプタ２０８上の種基板５等を領域別に所望の温度に加熱するゾーンヒータ２０７ａ，２０７ｂが設けられている。また、気密容器２０３内には成膜室２０１内の温度を測定する温度センサ（ただし不図示）が設けられている。

上述したＨＶＰＥ装置２００の構成部材、特に各種ガスの流れを形成するための各部材については、後述するような低不純物濃度の結晶成長を行うことを可能にすべく、例えば、以下に述べるように構成されている。

具体的には、図７中においてハッチング種類により識別可能に示しているように、気密容器２０３のうち、ゾーンヒータ２０７ａ，２０７ｂの輻射を受けて結晶成長温度（例えば１０００℃以上）に加熱される領域であって、種基板５に供給するガスが接触する領域である高温領域を構成する部材として、石英非含有およびホウ素非含有の材料からなる部材を用いることが好ましい。具体的には、高温領域を構成する部材として、例えば、炭化ケイ素（ＳｉＣ）コートグラファイトからなる部材を用いることが好ましい。その一方で、比較的低温領域では、高純度石英を用いて部材を構成することが好ましい。つまり、比較的高温になりＨＣｌガス等と接触する高温領域では、高純度石英を用いず、ＳｉＣコートグラファイトを用いて各部材を構成する。詳しくは、インナーカバー２０４、サセプタ２０８、回転軸２１５、ガス生成器２３３ａ、各ノズル２４９ａ～２４９ｃ等を、ＳｉＣコートグラファイトで構成する。なお、気密容器２０３を構成する炉心管は石英とするしかないので、成膜室２０１内には、サセプタ２０８やガス生成器２３３ａ等を囲うインナーカバー２０４が設けられているのである。気密容器２０３の両端の壁部や排気管２３０等については、ステンレス等の金属材料を用いて構成すればよい。

例えば、「Ｐｏｌｙａｋｏｖ ｅｔ ａｌ. Ｊ. Ａｐｐｌ. Ｐｈｙｓ. １１５, １８３７０６ （２０１４）」によれば、９５０℃で成長することにより、低不純物濃度のＧａＮ結晶の成長が実現可能なことが開示されている。ところが、このような低温成長では、得られる結晶品質の低下を招き、熱物性、電気特性等において良好なものが得られない。

これに対し、本実施形態の上述したＨＶＰＥ装置２００によれば、比較的高温になりＨＣｌガス等と接触する高温領域では、ＳｉＣコートグラファイトを用いて各部材を構成している。これにより、例えば、１０５０℃以上というＧａＮ結晶の成長に適した温度域においても、石英やステンレス等に起因するＳｉ、Ｏ、Ｃ、Ｆｅ、Ｃｒ、Ｎｉ等の不純物が結晶成長部へ供給されることを遮断することができる。その結果、高純度で、かつ、熱物性および電気特性においても良好な特性を示すＧａＮ結晶を成長させることが実現可能である。

なお、ＨＶＰＥ装置２００が備える各部材は、コンピュータとして構成されたコントローラ２８０に接続されており、コントローラ２８０上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。

（基板１０の製造工程）
続いて、上述のＨＶＰＥ装置２００を用いて種基板５上にＧａＮ単結晶をエピタキシャル成長させ、その後、成長させた結晶をスライスして基板１０を取得するまでの一連の処理について、図７を参照しながら詳しく説明する。以下の説明において、ＨＶＰＥ装置２００を構成する各部の動作はコントローラ２８０により制御される。

基板１０の製造工程は、搬入ステップと、結晶成長ステップと、搬出ステップと、スライスステップと、を有している。

（搬入ステップ）
具体的には、先ず、反応容器２０３の炉口を開放し、サセプタ２０８上に種基板５を載置する。サセプタ２０８上に載置する種基板５は、後述する基板１０を製造するための基（種）となるもので、窒化物半導体の一例であるＧａＮの単結晶からなる板状のものである。

サセプタ２０８上への種基板５の載置にあたっては、サセプタ２０８上に載置された状態の種基板５の表面、すなわちノズル２４９ａ～２４９ｃに対向する側の主面（結晶成長面、下地面）が、ＧａＮ結晶の（０００１）面、すなわち＋Ｃ面（Ｇａ極性面）となるようにする。

（結晶成長ステップ）
本ステップでは、反応室２０１内への種基板５の搬入が完了した後に、炉口を閉じ、反応室２０１内の加熱および排気を実施しながら、反応室２０１内へのＨ_２ガス、或いは、Ｈ_２ガスおよびＮ_２ガスの供給を開始する。そして、反応室２０１内が所望の処理温度、処理圧力に到達し、反応室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ａ，２３２ｂからのＨＣｌガス、ＮＨ_３ガスの供給を開始し、種基板５の表面に対してＧａＣｌガスおよびＮＨ_３ガスをそれぞれ供給する。

これにより、図８（ａ）に断面図を示すように、種基板５の表面上にｃ軸方向にＧａＮ結晶がエピタキシャル成長し、ＧａＮ結晶６が形成される。このとき、ＳｉＨ_２Ｃｌ_２ガスを供給することで、ＧａＮ結晶６中に、ｎ型不純物としてのＳｉを添加することが可能となる。

なお、本ステップでは、種基板５を構成するＧａＮ結晶の熱分解を防止するため、種基板５の温度が５００℃に到達した時点、或いはそれ以前から、反応室２０１内へのＮＨ_３ガスの供給を開始するのが好ましい。また、ＧａＮ結晶６の面内膜厚均一性等を向上させるため、本ステップは、サセプタ２０８を回転させた状態で実施するのが好ましい。

本ステップでは、ゾーンヒータ２０７ａ，２０７ｂの温度は、ガス生成器２３３ａを含む反応室２０１内の上流側の部分を加熱するヒータ２０７ａでは例えば７００～９００℃の温度に設定し、サセプタ２０８を含む反応室２０１内の下流側の部分を加熱するヒータ２０７ｂでは例えば１０００～１２００℃の温度に設定するのが好ましい。これにより、サセプタ２０８は１０００～１２００℃の所定の温度に調整される。本ステップでは、内部ヒータ（ただし不図示）はオフの状態で使用してもよいが、サセプタ２０８の温度が上述の１０００～１２００℃の範囲である限りにおいては、内部ヒータを用いた温度制御を実施しても構わない。

本ステップのその他の処理条件としては、以下が例示される。
処理圧力：０．５～２気圧
ＧａＣｌガスの分圧：０．１～２０ｋＰａ
ＮＨ_３ガスの分圧／ＧａＣｌガスの分圧：１～１００
Ｈ_２ガスの分圧／ＧａＣｌガスの分圧：０～１００
ＳｉＨ_２Ｃｌ_２ガスの分圧：２．５×１０^－５～１．３×１０^－３ｋＰａ

また、種基板５の表面に対してＧａＣｌガスおよびＮＨ_３ガスを供給する際は、ガス供給管２３２ａ～２３２ｂのそれぞれから、キャリアガスとしてのＮ_２ガスを添加してもよい。Ｎ_２ガスを添加してノズル２４９ａ～２４９ｂから供給されるガスの吹き出し流速を調整することで、種基板５の表面における原料ガスの供給量等の分布を適切に制御し、面内全域にわたり均一な成長速度分布を実現することができる。なお、Ｎ_２ガスの代わりにＡｒガスやＨｅガス等の希ガスを添加するようにしてもよい。

（搬出ステップ）
種基板５上に所望の厚さのＧａＮ結晶６を成長させたら、反応室２０１内へＮＨ_３ガス、Ｎ_２ガスを供給しつつ、また、反応室２０１内を排気した状態で、ガス生成器２３３ａへのＨＣｌガスの供給、反応室２０１内へＨ_２ガスの供給、ゾーンヒータ２０７ａ、２０７ｂによる加熱をそれぞれ停止する。そして、反応室２０１内の温度が５００℃以下に降温したらＮＨ_３ガスの供給を停止し、反応室２０１内の雰囲気をＮ_２ガスへ置換して大気圧に復帰させる。そして、反応室２０１内を、例えば２００℃以下の温度、すなわち、反応容器２０３内からのＧａＮの結晶インゴット（主面上にＧａＮ結晶６が形成された種基板５）の搬出が可能となる温度へと降温させる。その後、結晶インゴットを反応室２０１内から外部へ搬出する。

（スライスステップ）
その後、搬出した結晶インゴットを例えばＧａＮ結晶６の成長面と平行な方向にスライスすることにより、図８（ｂ）に示すように、１枚以上の基板１０を得ることができる。
基板１０の各種組成や各種物性等は、上述した通りであるので説明を割愛する。このスライス加工は、例えばワイヤソーや放電加工機等を用いて行うことが可能である。基板１０の厚さは２５０μｍ以上、例えば４００μｍ程度の厚さとする。その後、基板１０の表面（＋ｃ面）に対して所定の研磨加工を施すことで、この面をエピレディなミラー面とする。なお、基板１０の裏面（－ｃ面）はラップ面あるいはミラー面とする。

（Ｓ１１４：測定工程）
複数の基板１０が作製されたら、複数の基板１０のそれぞれに対して光を照射し、複数の基板１０のそれぞれにおいて赤外域の吸収係数を測定する。このとき、基板１０の主面内のうち少なくとも２点以上において赤外域の吸収係数を測定する。なお、このとき、基板１０の主面内のうちの測定箇所を、例えば、２点以上１０点以下とし、好ましくは３点以上５点以下とする。測定箇所が１点のみであると、基板１０の主面内における吸収係数差を求めることができない。一方で、測定箇所が１０点超であると、測定工程に係る時間が長くなり、基板１０の生産性が低下する可能性がある。

また、少なくとも、基板１０の主面の中心と、基板１０の主面の中心から径方向に所定距離離れた位置とにおいて、吸収係数を測定することが好ましい。ここで、上記基板作製工程Ｓ１１２では種基板５を回転させながらＧａＮ結晶６を成長させるため、基板１０の吸収係数は、基板１０の主面の中心に対して同心円状に等しくなる傾向がある。したがって、少なくとも基板１０の主面の中心と、基板１０の主面の中心から径方向に所定距離離れた位置とにおいて吸収係数を測定することにより、基板１０の主面内における吸収係数の分布を正確に把握（予測）することができる。なお、基板１０の主面の中心以外の測定位置は、例えば、基板１０の主面の中心から径方向に、基板１０の半径に対して２０％以上８０％以下の距離だけ離れた位置とする。

（Ｓ１１６：判定工程）
次に、測定された基板１０の吸収係数に基づいて、基板１０が赤外域の吸収係数について所定の要件を満たしているか否かを判定する。具体的には、例えば、少なくとも１μｍ以上３．３μｍ以下の波長範囲における吸収係数αが上記式（１）により近似されるかを判定する。また、例えば、基板１０における波長２μｍでの吸収係数が１．２ｃｍ^－１以上４８ｃｍ^－１以下であり、且つ、基板１０の主面内における波長２μｍでの吸収係数の最大値と最小値との差が１．０ｃｍ^－１以内であるかを判定する。このとき、基板作製工程Ｓ１１２で得られた複数の基板１０のそれぞれに対して、上記判定を行う。

次に、上記判定結果に基づいて、複数の基板１０のうち、赤外域の吸収係数についての上記要件を満たす基板１０を良品として選別し、上記要件を満たさない基板１０を排除する。これにより、後述の基板１０を加熱する工程で精度良くかつ再現性良く加熱することが可能な基板１０を良品として選別することができ、また、後述の基板１０を加熱する工程での加熱効率を均一にすることが可能な基板１０を良品として選別することができる。

なお、基板１０における波長２μｍでの吸収係数が１．２ｃｍ^－１以上２４ｃｍ^－１以下であり、且つ、基板１０の主面内における波長２μｍでの吸収係数の最大値と最小値との差が０．５ｃｍ^－１以内であるかを判定し、複数の基板１０のうち、赤外域の吸収係数についての上記要件を満たす基板１０を最良品として選別してもよい。

以上により、図１に示すように、本実施形態の基板１０が製造される。

以下、良品（または最良品）として選別された基板１０を用い、半導体積層物１および半導体装置２を製造する。以下の工程では、少なくとも１工程として、基板１０に対して少なくとも赤外線を照射し、基板１０を加熱する工程を行う。本実施形態において基板１０を加熱する工程としては、例えば、半導体層形成工程Ｓ１２０、活性化アニール工程Ｓ１３０、保護膜形成工程Ｓ１４３、オーミックアロイ工程Ｓ１４６などが挙げられる。

（Ｓ１２０：半導体層形成工程）
次に、例えば、有機金属気相成長法（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）により、基板１０に対して少なくとも赤外線を照射し、基板１０上に半導体層２０をエピタキシャル成長させる。

このとき、基板１０が赤外域の吸収係数について上記要件を満たすことで、基板１０への赤外線の照射によって基板１０を安定的に加熱し、基板１０の温度を精度よく制御することができる。また、赤外線の照射による加熱効率を該基板１０の主面内で均一にすることができる。その結果、半導体層２０の結晶性、厚さ、各種不純物濃度等を精度良く制御し、基板１０の主面内で均一にすることができる。

具体的には、例えば、以下の手順により、本実施形態の半導体層２０を形成する。

まず、ＭＯＶＰＥ装置（不図示）の処理室内に基板１０を搬入する。

このとき、図９（ａ）および（ｂ）に示すように、保持部材３００上に基板１０を載置する。保持部材３００は、例えば、３つの凸部３００ｐを有し、当該３つの凸部３００ｐによって基板１０を保持するよう構成されている。これにより、基板１０を加熱する際、保持部材３００から基板１０への熱伝達ではなく、主に、基板１０に対して赤外線を照射することにより、基板１０の加熱を行うことができる。ここで、基板１０の加熱を板状の保持部材からの熱伝達によって行う場合（或いは熱伝達を組み合わせて行う場合）、基板１０の裏面状態や保持部材の表面状態によっては、基板１０をその面内全域にわたって均一に加熱することが困難となる。また、基板１０の加熱に伴って基板１０に反りが生じ、基板１０と保持部材との接触具合が徐々に変化する可能性がある。このため、基板１０の加熱条件がその面内全域にわたって不均一になる場合もある。これに対し、本実施形態では、上記のような保持部材３００を用い、基板１０の加熱を、主に基板１０に対して赤外線を照射することによって行うことにより、このような課題を解消することができ、基板１０を主面内で安定的に均一に加熱することができる。

なお、熱伝達による影響を低減するため、凸部３００ｐと基板１０との間の接触面積が、基板１０の被支持面の５％以下、好ましくは３％以下の大きさとなるように、凸部３００ｐの形状や寸法を適正に選択することが好ましい。

基板１０を保持部材３００上に載置したら、ＭＯＶＰＥ装置の処理室内に、水素ガスおよびＮＨ_３ガス（さらにＮ_２ガス）を供給し、所定の加熱源（例えばランプヒータ）から基板１０に対して赤外線を照射し、基板１０を加熱する。基板１０の温度が所定の成長温度（例えば１０００℃以上１１００℃以下）となったら、例えば、ＩＩＩ族有機金属原料としてトリメチルガリウム（ＴＭＧ）と、Ｖ族原料としてＮＨ_３ガスとを、基板１０に対して供給する。これと同時に、例えば、ｎ型不純物原料としてＳｉＨ_４ガスを基板１０に対して供給する。これにより、基板１０上に、ｎ型ＧａＮ層としての下地ｎ型半導体層２１をエピタキシャル成長させる。

次に、下地ｎ型半導体層２１上に、下地ｎ型半導体層２１よりも低濃度のｎ型不純物を含むｎ型ＧａＮ層としてのドリフト層２２をエピタキシャル成長させる。

次に、ドリフト層２２上に、ｐ型ＧａＮ層としての第１ｐ型半導体層２３をエピタキシャル成長させる。このとき、ｎ型不純物原料に代えて、例えば、ｐ型不純物原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）を基板１０に対して供給する。

次に、第１ｐ型半導体層２３上に、第１ｐ型半導体層２３よりも高濃度のｐ型不純物を含むｐ型ＧａＮ層としての第２ｐ型半導体層２４をエピタキシャル成長させる。

第２ｐ型半導体層２４の成長が完了したら、ＩＩＩ族有機金属原料の供給と、基板１０の加熱とを停止する。そして、基板１０の温度が５００℃以下となったら、Ｖ族原料の供給を停止する。その後、ＭＯＶＰＥ装置の処理室内の雰囲気をＮ_２ガスへ置換して大気圧に復帰させるとともに、処理室内を基板搬出可能な温度にまで低下させた後、成長後の基板１０を処理室内から搬出する。

これにより、図６に示すように、本実施形態の半導体積層物１が製造される。

（Ｓ１３０：活性化アニール工程）
次に、例えば、所定の加熱処理装置（不図示）により、不活性ガスの雰囲気下で、基板１０に対して少なくとも赤外線を照射し、半導体積層物１をアニールする。これにより、第１ｐ型半導体層２３および第２ｐ型半導体層２４のそれぞれからｐ型不純物に対して結合した水素（Ｈ）を脱離させ、第１ｐ型半導体層２３および第２ｐ型半導体層２４のそれぞれの中のｐ型不純物を（電気的に）活性化させる。

このとき、半導体層２０のうち少なくともドリフト層２２は、自由電子濃度が低く、赤外域での吸収係数が低いため、加熱され難い。これに対し、本実施形態では、所定の加熱源（例えばランプヒータ）からの赤外線の照射により少なくとも基板１０を加熱し、第１ｐ型半導体層２３および第２ｐ型半導体層２４を加熱する。

また、このとき、基板１０が赤外域の吸収係数について上記要件を満たすことで、基板１０への赤外線の照射によって基板１０を安定的に加熱し、基板１０の温度を精度よく制御することができる。また、赤外線の照射による加熱効率を該基板１０の主面内で均一にすることができる。その結果、第１ｐ型半導体層２３および第２ｐ型半導体層２４のそれぞれの中のｐ型不純物の活性化具合（活性化率、自由正孔濃度）を精度良く制御し、基板１０の主面内で均一にすることができる。

また、このとき、図９（ａ）および（ｂ）に示す保持部材３００を用い、基板１０を加熱する。これにより、保持部材３００から基板１０への熱伝達ではなく、主に、基板１０に対して赤外線を照射することにより、基板１０の加熱を行うことができる。その結果、基板１０を主面内で安定的に均一に加熱することができる。

なお、このとき、不活性ガス雰囲気を、例えば、Ｎ_２ガス、またはアルゴン（Ａｒ）ガス等の希ガスを含む雰囲気とする。また、基板１０（半導体積層物１）の温度を、例えば、５００℃以上７００℃以下とし、アニール時間を、例えば、３分以上３０分以下とする。

（Ｓ１４０：半導体装置作製工程）
次に、上記した半導体積層物１を用いて半導体装置２を作製する半導体装置作製工程Ｓ１４０を行う。本実施形態の半導体装置作製工程Ｓ１４０は、例えば、メサ形成工程Ｓ１４１と、第１ｐ型電極形成工程Ｓ１４２と、保護膜形成工程Ｓ１４３と、第２ｐ型電極形成工程Ｓ１４４と、ｎ型電極形成工程Ｓ１４５と、オーミックアロイ工程Ｓ１４６と、を有している。

（Ｓ１４１：メサ形成工程）
次に、第２ｐ型半導体層２４上に所定のレジストパターン（不図示）が形成された状態で、例えば、反応性イオンエッチング法（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、第２ｐ型半導体層２４、第１ｐ型半導体層２３、およびドリフト層２２の一部をエッチングする。

これにより、図１０（ａ）に示すように、第２ｐ型半導体層２４、第１ｐ型半導体層２３、およびドリフト層２２にメサ構造２９を形成する。その後、レジストパターンを除去する。

（Ｓ１４２：第１ｐ型電極形成工程）
次に、メサ構造２９およびドリフト層２２の表面を覆うように、例えばスパッタ法によりパラジウム（Ｐｄ）／ニッケル（Ｎｉ）膜を形成し、フォトリソグラフィによりＰｄ／Ｎｉ膜を所定の形状にパターニングする。

これにより、図１０（ｂ）に示すように、メサ構造２９の上面、すなわち第２ｐ型半導体層２４の上に、第１ｐ型電極（第１アノード）３２０を形成する。

（Ｓ１４３：保護膜形成工程）
次に、メサ構造２９およびドリフト層２２の表面を覆うように、例えばスピンコート法によりＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を形成する。このとき、ＳＯＧ膜の厚さを、例えば、１００ｎｍ以上５００ｎｍ以下とする。

次に、例えば、所定の加熱処理装置（不図示）により、例えばＮ_２ガスなどの不活性ガスの雰囲気下で、基板１０に対して少なくとも赤外線を照射し、半導体積層物１をアニールする。これにより、ＳＯＧ膜から有機溶媒成分を揮発させ、ＳＯＧ膜を硬化させる。

このとき、ＳＯＧ膜における赤外域での吸収係数は低いため、ＳＯＧ膜自体は、赤外線の照射によって加熱され難い。これに対し、本実施形態では、所定の加熱源（例えばランプヒータ）からの赤外線の照射により少なくとも基板１０を加熱し、ＳＯＧ膜を加熱する。

また、このとき、基板１０が赤外域の吸収係数について上記要件を満たすことで、基板１０への赤外線の照射によって基板１０を安定的に加熱し、基板１０の温度を精度よく制御することができる。また、赤外線の照射による加熱効率を該基板１０の主面内で均一にすることができる。その結果、ＳＯＧ膜の膜質（ＳＯＧ膜からの溶媒の揮発具合や硬化具合等）を精度良く制御し、基板１０の主面内で均一にすることができる。

また、このとき、図９（ａ）および（ｂ）に示す保持部材３００を用い、基板１０を加熱する。これにより、保持部材３００から基板１０への熱伝達ではなく、主に、基板１０に対して赤外線を照射することにより、基板１０の加熱を行うことができる。その結果、基板１０を主面内で安定的に均一に加熱することができる。

なお、このとき、不活性ガス雰囲気を、例えば、Ｎ_２ガス、またはＡｒガス等の希ガスを含む雰囲気とする。また、基板１０（半導体積層物１）の温度を、例えば、２００℃以上５００℃以下とし、アニール時間を、例えば、３０分以上３時間以下とする。

ＳＯＧ膜を形成したら、ＳＯＧ膜上に、例えばスパッタ法によりシリコン酸化膜（ＳｉＯ_２膜）を形成する。なお、ＳｉＯ_２膜の厚さを、例えば、１００ｎｍ以上５００ｎｍ以下とする。ＳＯＧ膜上にＳｉＯ_２膜を形成したら、フォトリソグラフィによりこれらの酸化膜を所定の形状にパターニングする。

これにより、図１１（ａ）に示すように、メサ構造２９の外側のドリフト層２２の表面、メサ構造２９の側面、および第２ｐ型半導体層２４の表面の一部（メサ構造２９の上面の周囲）を覆うように、保護膜４０を形成する。

（Ｓ１４４：第２ｐ型電極形成工程）
次に、保護膜４０の開口内の第１ｐ型電極３２および保護膜４０を覆うように、例えばスパッタ法によりＴｉ／Ａｌ膜を形成し、フォトリソグラフィによりＴｉ／Ａｌ膜を所定の形状にパターニングする。

これにより、図１１（ｂ）に示すように、保護膜４０の開口内で第１ｐ型電極３２に接するとともに、保護膜４０上において第１ｐ型電極３２よりも外側に延在しメサ構造２９を覆うように、第２ｐ型電極（ｐ型電極パッド）３４を形成する。詳細には、第２ｐ型電極３４は、半導体積層物１を上方から平面視したときに、メサ構造２９の外側のドリフト層２２の表面の一部、メサ構造２９の側面、およびメサ構造２９の上面と重なるように形成される。これにより、第１ｐ型電極３２の端部や、メサ構造２９の側面近傍のｐｎ接合界面付近に電界が集中することを抑制することができる。

（Ｓ１４５：ｎ型電極形成工程）
次に、基板１０の裏面側に、例えばスパッタ法によりＴｉ／Ａｌ膜を形成し、フォトリソグラフィによりＴｉ／Ａｌ膜を所定の形状にパターニングする。これにより、基板１０の裏面側に、ｎ型電極３６を形成する。

（Ｓ１４６：オーミックアロイ工程）
次に、例えば、所定の加熱処理装置（不図示）により、不活性ガスの雰囲気下で、半導体積層物１に対して少なくとも赤外線を照射し、半導体積層物１をアニールする。これにより、第１ｐ型電極３２、第２ｐ型電極３４およびｎ型電極３６のそれぞれを構成する各金属膜の密着性を向上させるとともに、第２ｐ型半導体層２４に対する第１ｐ型電極３２の接触抵抗、第１ｐ型電極３２に対する第２ｐ型電極３４の接触抵抗、および基板１０に対するｎ型電極３６の接触抵抗を低減させる。

このとき、所定の加熱源（例えばランプヒータ）からの赤外線の照射により、第１ｐ型電極３２、第２ｐ型電極３４およびｎ型電極３６を直接加熱する。さらに、赤外線の照射により基板１０を加熱し、第１ｐ型電極３２、第２ｐ型電極３４およびｎ型電極３６を加熱する。

また、このとき、基板１０が赤外域の吸収係数について上記要件を満たすことで、基板１０への赤外線の照射によって基板１０を安定的に加熱し、基板１０の温度を精度よく制御することができる。また、赤外線の照射による加熱効率を該基板１０の主面内で均一にすることができる。その結果、第２ｐ型半導体層２４に対する第１ｐ型電極３２の接触抵抗、第１ｐ型電極３２に対する第２ｐ型電極３４の接触抵抗、および基板１０に対するｎ型電極３６の接触抵抗を基板１０の主面内で均一にすることができる。

また、このとき、図９（ａ）および（ｂ）に示す保持部材３００を用い、基板１０を加熱する。これにより、保持部材３００から基板１０への熱伝達ではなく、主に、基板１０に対して赤外線を照射することにより、基板１０の加熱を行うことができる。その結果、基板１０を主面内で安定的に均一に加熱することができる。

なお、このとき、不活性ガス雰囲気を、例えば、Ｎ_２ガス、またはＡｒガス等の希ガスを含む雰囲気とする。また、基板１０（半導体積層物１）の温度を、例えば、５００℃以上７００℃以下とし、アニール時間を、例えば、３０分以上３時間以下とする。

その後、半導体積層物１をダイシングし、所定の大きさのチップに切り分ける。

以上により、図１２に示すように、本実施形態の半導体装置２が製造される。

（４）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。

（ａ）本実施形態の製造方法により製造される基板１０は、結晶歪みが小さく、また、Ｏやｎ型不純物以外の不純物（例えば、ｎ型不純物を補償する不純物等）をほとんど含んでいない状態となっている。これにより、本実施形態の基板１０では、少なくとも１μｍ以上３．３μｍ以下の波長範囲における吸収係数αを所定の定数Ｋおよび定数ａを用いて上記式（１）（α＝ｎＫλ^ａ）により近似することができる。その結果、基板１０に対して少なくとも赤外線を照射し基板１０を加熱する工程での加熱条件を容易に設定することができ、該基板１０を精度良くかつ再現性良く加熱することができる。

なお、参考までに、従来の製造方法によって製造されるＧａＮ結晶では、吸収係数αを、上記式（１）によって上記規定の定数Ｋおよび定数ａを用いて精度良く近似することが困難である。

ここで、図５（ｂ）は、自由電子濃度に対する波長２μｍでの吸収係数の関係を比較する図である。図５（ｂ）において、本実施形態の製造方法により製造されるＧａＮ結晶の吸収係数だけでなく、論文（Ａ）～（Ｄ）に記載されたＧａＮ結晶の吸収係数も示している。
論文（Ａ）：Ａ．Ｓ． Ｂａｒｋｅｒ Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ ７ （１９７３） ｐ７４３ Ｆｉｇ．８
論文（Ｂ）：Ｐ． Ｐｅｒｌｉｎ， Ｐｈｙｓｉｃｓｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒ
７５ （１９９５） ｐ２９６ Ｆｉｇ。１ ０．３ＧＰａの曲線から推定。
論文（Ｃ）：Ｇ． Ｂｅｎｔｏｕｍｉ， Ｍａｔｅｒｉｃａｌ Ｓｃｉｅｎｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｂ５０ （１９９７） ｐ１４２－１４７ Ｆｉｇ．１
論文（Ｄ）：Ｓ． Ｐｏｒｏｗｓｋｉ， Ｊ． Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ １８９－１９０ （１９９８） ｐ．１５３－１５８ Ｆｉｇ．３ ただし、Ｔ＝１２Ｋ

図５（ｂ）に示すように、論文（Ａ）～（Ｄ）に記載の従来のＧａＮ結晶における吸収係数αは、本実施形態の製造方法により製造されるＧａＮ結晶の吸収係数αよりも大きかった。また、従来のＧａＮ結晶における吸収係数αの傾きは、本実施形態の製造方法により製造されるＧａＮ結晶の吸収係数αの傾きと異なっていた。なお、論文（Ａ）および（Ｃ）では、吸収係数αの傾きが、自由電子濃度ｎが大きくなるにしたがって変化しているようにも見受けられた。このため、論文（Ａ）～（Ｄ）に記載の従来のＧａＮ結晶では、吸収係数αを、上記式（１）によって上記規定の定数Ｋおよび定数ａを用いて精度良く近似することが困難であった。具体的には、例えば、定数Ｋが上記規定の範囲よりも高くなっていたり、定数ａが３以外の値となっていたりする可能性があった。

これは、以下の理由によるものと考えられる。従来のＧａＮ結晶中には、その製造方法に起因して、大きな結晶歪みが生じていたと考えられる。ＧａＮ結晶中に結晶歪みが生じていると、ＧａＮ結晶中に転位が多くなる。このため、従来のＧａＮ結晶では、転位散乱が生じ、転位散乱に起因して、吸収係数αが大きくなったり、ばらついたりしたと考えられる。または、従来の製造方法によって製造されるＧａＮ結晶では、意図せずに混入するＯの濃度が高くなっていたと考えられる。ＧａＮ結晶中にＯが高濃度に混入すると、ＧａＮ結晶の格子定数ａおよびｃが大きくなる（参考：Ｃｈｒｉｓ Ｇ． Ｖａｎ ｄｅ Ｗａｌｌｅ， Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ ｖｏｌ．６８， １６５２０９ （２００３））。このため、従来のＧａＮ結晶では、Ｏによって汚染された部分と、比較的純度の高い部分との間で、局所的な格子不整合が生じ、ＧａＮ結晶中に結晶歪みが生じていたと考えられる。その結果、従来のＧａＮ結晶では、吸収係数αが大きくなったり、ばらついたりしたと考えられる。または、従来の製造方法によって製造されるＧａＮ結晶では、ｎ型不純物を補償する補償不純物が意図せずに混入し、補償不純物の濃度が高くなっていたと考えられる。補償不純物の濃度が高いと、所定の自由電子濃度を得るために、高濃度のｎ型不純物が必要となる。このため、従来のＧａＮ結晶では、補償不純物およびｎ型不純物を含む合計の不純物濃度が高くなり、結晶歪みが大きくなっていたと考えられる。その結果、従来のＧａＮ結晶では、吸収係数αが大きくなったり、ばらついたりしたと考えられる。なお、実際にＯを含み格子が歪んだＧａＮ自立基板では、同じ自由電子濃度を有する本実施形態の基板１０と比較して、（移動度が低く）吸収係数αが高いことを確認している。

このような理由により、従来のＧａＮ結晶では、吸収係数αを、上記式（１）によって上記規定の定数Ｋおよび定数ａを用いて精度良く近似することが困難であった。つまり、従来のＧａＮ結晶では、吸収係数を自由電子の濃度ｎに基づいて精度良く設計することは困難であった。このため、従来のＧａＮ結晶からなる基板では、基板に対して少なくとも赤外線を照射し基板を加熱する工程において、基板によって加熱効率がばらつき易く、基板の温度を制御することが困難となっていた。その結果、基板ごとの温度の再現性が低くなる可能性があった。

これに対し、本実施形態の製造方法により製造される基板１０は、結晶歪みが小さく、また、Ｏやｎ型不純物以外の不純物をほとんど含んでいない状態となっている。本実施形態の基板１０の吸収係数は、結晶歪み起因の散乱（転位散乱）による影響が小さく、主にイオン化不純物散乱に依存している。これにより、基板１０の吸収係数αのばらつきを小さくすことができ、基板１０の吸収係数αを所定の定数Ｋおよび定数ａを用いて上記式（１）により近似することができる。基板１０の吸収係数αが上記式（１）により近似可能であることで、基板１０の吸収係数を、基板１０中へのｎ型不純物のドーピングによって生じる自由電子の濃度ｎに基づいて精度良く設計することができる。基板１０の吸収係数を自由電子の濃度ｎに基づいて精度良く設計することで、基板１０に対して少なくとも赤外線を照射し基板１０を加熱する工程において、加熱条件を容易に設定することができ、基板１０の温度を精度良く制御することができる。その結果、基板１０ごとの温度の再現性を向上させることができる。このようにして、本実施形態では、基板１０を精度良くかつ再現性良く加熱することが可能となる。

（ｂ）本実施形態では、結晶歪みが小さい基板１０上に半導体層３０を成長させることで、半導体層３０においても結晶歪みを小さくすることができ、半導体層３０の結晶性を向上させることができる。また、基板１０の温度を精度良く制御することで、基板１０上に成長する半導体層２０等の結晶性、厚さ、各種不純物濃度等を精度良く制御することができる。これらにより、半導体層２を高品質に製造することができ、半導体装置２ごとの特性を均一にすることができる。

例えば、半導体装置２が発光ダイオードやレーザダイオード等の発光素子である場合には、発光層の結晶歪みを小さくすることで、発光素子としての半導体装置２の発光効率を向上させることができる。また、インジウム（Ｉｎ）の取り込み量が発光層の成長温度に依存するため、基板１０の温度を精度良く制御することで、発光層中のＩｎの組成比を精度良く制御することができる。これにより、発光素子としての半導体装置２ごとの発光波長を均一にすることができる。

（ｃ）本実施形態の製造方法によって製造される基板１０では、自由キャリア吸収による吸収係数が従来の基板の吸収係数よりも小さいことから、本実施形態の基板１０の抵抗率は、従来の基板の抵抗率よりも低くなっている。

ここで、参考までに、従来のＧａＮ結晶では、図５（ｂ）に示すように、所定の自由電子濃度での自由キャリア吸収による吸収係数が大きいことから、移動度（μ）が低くかったと考えられる。このため、従来のＧａＮ結晶では、抵抗率（ρ＝１／ｅｎμ）が高くなっていたと考えられる。その結果、従来のＧａＮ結晶からなる基板を用いた半導体装置では、オン抵抗が高くなっていたと考えられる。

従来のＧａＮ結晶において所望の抵抗率を得るためには、ｎ型不純物の濃度を高くすることが考えられる。しかしながら、ｎ型不純物の濃度を高くしていくと、移動度が低下していく傾向があることから、従来のＧａＮ結晶において所望の抵抗率を得るためには、ｎ型不純物の濃度を過剰に高くする必要があった。このため、従来のＧａＮ結晶では、結晶歪みが大きくなり易かった。その結果、従来のＧａＮ結晶では、吸収係数αが大きくなったり、ばらついたりし易かった。

これに対し、本実施形態の製造方法によって製造される基板１０では、自由キャリア吸収による吸収係数が従来の基板の吸収係数よりも小さいことから、本実施形態の基板１０では、従来の基板よりも、移動度が高くなっていると推定される。これにより、本実施形態の基板１０中の自由電子濃度が従来の基板中の自由電子濃度と等しい場合であっても、本実施形態の基板１０の抵抗率は、従来の基板の抵抗率よりも低くなっている。その結果、本実施形態の基板１０を用いた半導体装置２のオン抵抗を低くすることができる。

また、本実施形態の基板１０では、所望の抵抗率を得るためのｎ型不純物の濃度を、従来の基板中のｎ型不純物濃度よりも低くすることができる。これにより、結晶歪みを小さくし、基板１０の結晶性を向上させることができる。その結果、基板１０の吸収係数αのばらつきを小さくしつつ、基板１０の所望の抵抗率を得ることができる。

（ｄ）本実施形態の基板１０の吸収係数αについて、０．１５λ^３≦αとすることで、基板１０に対して赤外線を充分に吸収させることができ、基板１０を安定的に加熱することができる。また、Δα≦１．０とすることで、基板１０を加熱する工程において、赤外線の照射による加熱効率を基板１０の主面内で均一にすることができる。これにより、基板１０を用いて製造される半導体積層物１の品質を基板１０の主面内で均一にすることができる。その結果、半導体積層物１を用いて製造される半導体装置２の品質および歩留りを向上させることができる。

（ｅ）２７℃以上１２５０℃以下の温度条件下において基板１０のバンド間で熱励起される真性キャリアの濃度は、２７℃の温度条件下においてｎ型不純物のドーピングによって基板１０中に生じる自由電子の濃度よりも低い。当該条件を満たすことで、基板１０を加熱する工程での所定の温度条件下での基板１０の自由キャリア濃度が、室温の温度条件下での基板１０の自由キャリア濃度とほぼ等しいと考えることができる。これにより、所定の温度条件下での自由キャリア吸収が、室温での自由キャリア吸収とほぼ等しいと考えることができる。つまり、上述したように、室温において、基板１０における赤外域の吸収係数が上記所定の要件を満たす場合、所定の温度条件下においても、基板１０における赤外域の吸収係数が上記所定の要件をほぼ維持していると考えることができる。

（ｆ）ｎ型不純物のドーピングによって基板１０中に生じる自由電子の濃度は、２７℃の温度条件下において、１×１０^１８ｃｍ^－３以上であり、基板１０の主面内における、自由電子濃度の最大値と最小値との差は、８．３×１０^１７ｃｍ^－３以内である。これにより、基板１０における波長２μｍでの吸収係数を１．２ｃｍ^－１以上とすることができ、基板１０の主面内における、波長２μｍでの吸収係数の最大値と最小値との差を１．０ｃｍ^－１以内とすることができる。

（ｇ）基板１０中のＯの濃度は、基板１０中のＳｉおよびＧｅの合計の濃度に対して１／１０倍以下である。これにより、基板１０中のｎ型不純物の濃度を、添加量の制御が比較的容易であるＳｉおよびＧｅの合計濃度によって制御することができる。基板１０中のｎ型不純物の濃度を容易に制御可能となることで、基板１０中の自由電子濃度ｎを、所定の要件を満たすよう精度良く制御することができ、基板１０の主面内における自由電子の濃度の最大値と最小値との差Δｎを、所定の要件を満たすよう精度良く制御することができる。その結果、基板１０における吸収係数を精度良くかつ再現性良く調整することができ、基板１０の主面内における吸収係数を安定的に均一にすることができる。

＜本発明の第２実施形態＞
上述の実施形態では、半導体積層物１が、ｐｎ接合ダイオードとしての半導体装置２を製造するよう構成される場合について説明したが、以下の第２実施形態のように、半導体積層物１は、他のデバイスを製造するよう構成されていてもよい。本実施形態では、上述の実施形態と異なる要素についてのみ説明する。

（１）半導体積層物
図１３（ａ）を用い、本実施形態に係る半導体積層物１について説明する。図１３（ａ）は、本実施形態に係る半導体積層物１を示す概略断面図である。

図１３（ａ）に示すように、本実施形態の半導体積層物１は、例えば、ショットキーバリアダイオード（ＳＢＤ）としての半導体装置２を製造する際に用いられる中間体として構成されている。半導体積層物１は、例えば、基板１０と、半導体層２０と、を有している。また、半導体層２０は、例えば、下地ｎ型半導体層２１と、ドリフト層２２と、を有し、ｐ型半導体層を有していない。なお、基板１０、下地ｎ型半導体層２１およびドリフト層２２は、第１実施形態の基板１０、下地ｎ型半導体層２１およびドリフト層２２とそれぞれ同様である。ただし、ドリフト層２２は、ｐ型不純物の被注入部（符号不図示）を有している。

（２）半導体積層物の製造方法および半導体装置の製造方法
次に、図１３～図１５を用い、本実施形態に係る半導体積層物１の製造方法および半導体装置２の製造方法について説明する。図１３（ｂ）、図１４（ａ）、（ｂ）、図１５（ａ）は、半導体装置の製造工程を示す概略断面図であり、図１５（ｂ）は、本実施形態に係る半導体装置２を示す概略断面図である。

（Ｓ２１０～Ｓ２２０：基板用意工程および半導体層形成工程）
図１３（ａ）に示すように、ｐ型半導体層を形成しない点を除いて第１実施形態の基板用意工程Ｓ１１０～半導体層形成工程Ｓ１２０と同様にして、半導体積層物１を製造する。

（Ｓ２４０：半導体装置作製工程）
次に、上記した半導体積層物１を用いて半導体装置２を作製する半導体装置作製工程Ｓ２４０を行う。本実施形態の半導体装置作製工程Ｓ２４０は、例えば、イオン注入工程Ｓ２４１と、活性化アニール工程Ｓ２４２と、保護膜形成工程Ｓ２４３と、ｐ型電極形成工程Ｓ２４４と、ｎ型電極形成工程Ｓ２４５と、オーミックアロイ工程Ｓ２４６と、を有している。

（Ｓ２４１：イオン注入工程）
まず、図１３（ｂ）に示すように、半導体層２０上に、例えばスパッタ法によりシリコン窒化膜（ＳｉＮｘ膜）または窒化アルミニウム膜（ＡｌＮ膜）からなる表面側キャップ層５２を形成する。これにより、ドリフト層２２へのイオン注入の際に、ドリフト層２２へのダメージを抑制することができ、また、後述の活性化アニール工程Ｓ２４２において、ドリフト層２２からの窒素（Ｎ）抜けを抑制することができる。なお、このとき、表面側キャップ層５２の厚さを、例えば、２０ｎｍ以上５０ｎｍ以下とする。

表面側キャップ層５２を形成したら、図１４（ａ）に示すように、表面側キャップ層５２上に所定のレジストパターン５４を形成する。このとき、レジストパターン５４において、平面視でドリフト層２２の被注入部の位置に開口（符号不図示）を形成する。なお、本実施形態では、レジストパターン５４の開口を例えば平面視でリング状とする。

レジストパターン５４を形成したら、レジストパターン５４の開口を介してドリフト層２２の被注入部に対して、ｐ型不純物をイオン注入する。これにより、ドリフト層２２中（例えばドリフト層２２の表面側領域の一部）に、ｐ型不純物を含むｐ型領域２５を形成する。なお、ｐ型領域２５は、例えば、平面視でリング状となる。

このとき、イオン注入されるｐ型不純物を、例えば、Ｍｇ、Ｃ、鉄（Ｆｅ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、バナジウム（Ｖ）、およびアンチモン（Ｓｂ）からなる群より選択される少なくともいずれかとする。また、このとき、ｐ型不純物をイオン注入する際の加速電圧を、例えば、１０ｋｅＶ以上１００ｋｅＶ以下とし、ドーズ量を、例えば、１×１０^１３ｃｍ^－２以上１×１０^１５ｃｍ^－２以下とする。これにより、ｐ型領域２５中のｐ型不純物濃度の最大値は、例えば、１×１０^１８ａｔ・ｃｍ^－３以上１×１０^２０ａｔ・ｃｍ^－３以下となり、ドリフト層２２の表面からのｐ型領域２５の深さは、例えば、５０ｎｍ以上３００ｎｍ以下となる。

ｐ型不純物をイオン注入したら、レジストパターン５４を除去する。

（Ｓ２４２：活性化アニール工程）
次に、図１４（ｂ）に示すように、基板１０の裏面側に、例えばスパッタ法によりＳｉＮｘ膜またはＡｌＮ膜からなる裏面側キャップ層５６を形成する。これにより、後述の活性化アニール工程Ｓ２４２において、基板１０からの窒素（Ｎ）抜けを抑制することができる。なお、このとき、裏面側キャップ層５６の厚さを、例えば、２０ｎｍ以上５０ｎｍ以下とする。

裏面側キャップ層５６を形成したら、例えば、所定の加熱処理装置（不図示）により、不活性ガスの雰囲気下で、基板１０に対して少なくとも赤外線を照射し、半導体積層物１をアニールする。これにより、イオン注入工程Ｓ２４１において半導体層２０が受けた結晶ダメージを回復させ、ｐ型領域２５中のｐ型不純物を結晶格子中に組み込んで（電気的に）活性化させる。

このとき、半導体層２０のうち少なくともドリフト層２２は、自由電子濃度が低く、赤外域での吸収係数が低いため、加熱され難い。これに対し、本実施形態では、所定の加熱源（例えばランプヒータ）からの赤外線の照射により少なくとも基板１０を加熱して、半導体層２０を加熱する。

また、このとき、基板１０が赤外域の吸収係数について上記要件を満たすことで、基板１０への赤外線の照射によって基板１０を安定的に加熱し、基板１０の温度を精度よく制御することができる。また、赤外線の照射による加熱効率を該基板１０の主面内で均一にすることができる。その結果、ｐ型領域２５中のｐ型不純物の活性化具合（活性化率、自由正孔濃度）を精度良く制御し、基板１０の主面内で均一にすることができる。

また、このとき、図９（ａ）および（ｂ）に示す保持部材３００を用い、基板１０を加熱する。これにより、保持部材３００から基板１０への熱伝達ではなく、主に、基板１０に対して赤外線を照射することにより、基板１０の加熱を行うことができる。その結果、基板１０を主面内で安定的に均一に加熱することができる。

また、このとき、アニール処理は、例えば、開始温度からアニール温度までの昇温を３～３０秒の範囲内の時間で行い、アニール温度での保持を２０秒～３分の範囲内の時間行い、その後、アニール温度から停止温度までの降温を１～１０分の範囲内の時間で行うといった処理手順、処理条件で行う。停止温度および開始温度を、それぞれ、例えば５００～８００℃の範囲内の温度とする。アニール温度を、例えば１１００℃以上１２５０℃以下の範囲内の温度とする。アニール処理の不活性ガス雰囲気を、Ｎ_２ガス、またはＡｒガス等の希ガスを含む雰囲気とし、その圧力を、例えば１００～２５０ｋＰａの範囲内の圧力とする。

アニール処理が完了したら、図１５（ａ）に示すように、所定の溶媒で表面側キャップ層５２および裏面側キャップ層５６を除去する。

（Ｓ２４４：ｐ型電極形成工程）
次に、半導体層２０を覆うように、例えばスパッタ法によりＰｄ／Ｎｉ膜を形成し、フォトリソグラフィによりＰｄ／Ｎｉ膜を所定の形状にパターニングする。これにより、平面視でｐ型電極３１の外周部がｐ型領域２５と重なるように、ｐ型電極３１を形成する。

（Ｓ１４５：ｎ型電極形成工程）
次に、基板１０の裏面側に、例えばスパッタ法によりＴｉ／Ａｌ膜を形成し、フォトリソグラフィによりＴｉ／Ａｌ膜を所定の形状にパターニングする。これにより、基板１０の裏面側に、ｎ型電極３６を形成する。

（Ｓ２４６：オーミックアロイ工程）
次に、第１実施形態のオーミックアロイ工程Ｓ１４６と同様にして、オーミックアロイ工程Ｓ２４６を行う。

その後、半導体積層物１をダイシングし、所定の大きさのチップに切り分ける。

以上により、図１５（ｂ）に示すように、本実施形態の半導体装置２が製造される。半導体装置２では、ドリフト層２２の表面側にガードリングとしてのｐ型領域２５が形成されていることで、ｐ型電極３１周辺の電界集中を抑制することができる。その結果、半導体装置２の耐圧を向上させることができる。

（３）本実施形態により得られる効果
本実施形態では、イオン注入後の活性化アニール工程Ｓ２４２において、赤外域の吸収係数について上記要件を満たす基板１０を加熱することで、半導体層２０を加熱し、ｐ型領域２５中のｐ型不純物を活性化させる。

ここで、イオン注入後の活性化アニール工程は、結晶ダメージを抑制しつつｐ型不純物を活性化させるため、高温で且つ短時間で行われることが多い。このため、従来のＧａＮ結晶からなる基板のように吸収係数を自由電子濃度ｎによって設計することが困難であると、基板によって加熱効率が大きくばらつく可能性がある。その結果、基板ごとにｐ型不純物の活性化具合にばらつきが生じたり、基板ごとに半導体層の結晶ダメージ（例えばＮ抜け）にばらつきが生じたりする可能性がある。また、基板の主面内で加熱効率にばらつきが生じていると、基板の主面内でｐ型不純物の活性化具合にばらつきが生じたり、半導体層の結晶ダメージが基板の主面内で不均一に生じたりする可能性がある。

これに対し、本実施形態では、基板１０が赤外域の吸収係数について上記要件を満たすことで、イオン注入後の活性化アニール工程Ｓ２４２において、赤外線の照射によって加熱される基板１０の温度を精度良く制御し、基板１０ごとの温度の再現性を向上させることができる。これにより、基板ごとのｐ型不純物の活性化具合のばらつきを抑制することができる。また、基板ごとの半導体層の結晶ダメージのばらつきを抑制することができ、適切なキャップ層の形成により半導体層の結晶ダメージ自体を容易に抑制することができる。また、基板１０が赤外域の吸収係数について上記要件を満たすことで、赤外線の照射による加熱効率を該基板１０の主面内で均一にすることができる。これにより、活性化アニール工程Ｓ２４２において、ｐ型不純物の活性化具合を基板１０（半導体層２０）の主面内で均一にすることができ、半導体層２０において局所的な結晶ダメージの発生を抑制することができる。これらの結果、半導体積層物１を用いて製造される半導体装置２の品質および歩留りを向上させることができる。

＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

上述の実施形態では、基板１０および半導体層２０がそれぞれＧａＮからなっている場合について説明したが、基板１０および半導体層２０は、ＧａＮに限らず、例えば、ＡｌＮ、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等のＩＩＩ族窒化物半導体、すなわち、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていてもよい。

上述の実施形態では、半導体層２０が基板１０と同じＩＩＩ族窒化物半導体（ＧａＮ）からなっている場合について説明したが、半導体層２０は、基板１０と異なるＩＩＩ族窒化物半導体からなっていてもよい。

上述の実施形態では、基板作製工程Ｓ１１２においてＧａＮ単結晶からなる種基板５を用いて基板１０を作製する場合について説明したが、基板１０を以下の方法により作製してもよい。例えば、サファイヤ基板等の異種基板上に設けられたＧａＮ層を下地層として用い、ナノマスク等を介してＧａＮ層を厚く成長させた結晶インゴットを異種基板から剥離させ、この結晶インゴットから複数の基板１０を切り出してもよい。

上述の実施形態では、半導体層形成工程Ｓ１２０において、ＭＯＶＰＥ法により半導体層２０を形成する場合について説明したが、ＨＶＰＥ法などの他の気相成長法や、フラックス法やアモノサーマル法などの液相成長法により半導体層２０を形成してもよい。

上述の第１実施形態では、半導体装置２がｐｎ接合ダイオードであり、上述の第２実施形態では、半導体装置２がＳＢＤである場合について説明したが、半導体装置２は、ｎ型不純物を含む基板１０を用いていれば、他のデバイスとして構成されていてもよい。例えば、半導体装置２は、発光ダイオード、レーザダイオード、ジャンクションバリアショットキーダイオード（ＪＢＳ）、バイポーラトランジスタ等であってもよい。

上述の第２実施形態では、イオン注入工程Ｓ２４１において半導体層２０にｐ型不純物をイオン注入する場合について説明したが、必要に応じて、半導体層２０にｎ型不純物などの他の不純物をイオン注入してもよい。

＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。

（付記１）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板であって、
波長をλ（μｍ）、２７℃における前記窒化物結晶基板の吸収係数をα（ｃｍ^－１）、前記窒化物結晶基板中の自由電子濃度をｎ（ｃｍ^－３）、Ｋおよびａをそれぞれ定数としたときに、少なくとも１μｍ以上３．３μｍ以下の波長範囲における前記吸収係数αは、以下の式（１）により近似される
窒化物結晶基板。
α＝ｎＫλ^ａ ・・・（１）
（ただし、１．５×１０^－１９≦Ｋ≦６．０×１０^－１９、ａ＝３）

（付記２）
少なくとも１μｍ以上３．３μｍ以下の波長範囲における前記吸収係数αは、以下の式（１）’’により近似される
付記１に記載の窒化物結晶基板。
α＝２．２×１０^－１９ｎλ^３ ・・・（１）’’

（付記３）
前記窒化物結晶基板の主面内における前記吸収係数αの最大値と最小値との差をΔαとしたとき、少なくとも１μｍ以上３．３μｍ以下の波長範囲において、前記吸収係数αおよび前記Δαは、以下の式（２）および（３）を満たす
付記１又は２に記載の窒化物結晶基板。
α≧０．１５λ^３ ・・・（２）
Δα≦１．０ ・・・（３）

（付記４）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板であって、
前記窒化物結晶基板における波長２μｍでの吸収係数は、１．２ｃｍ^－１以上であり、
前記窒化物結晶基板の主面内における、波長２μｍでの吸収係数の最大値と最小値との差は、１．０ｃｍ^－１以内である
窒化物結晶基板。

（付記５）
２７℃以上１２５０℃以下の温度条件下において前記窒化物結晶基板のバンド間で熱励起される真性キャリアの濃度は、２７℃の温度条件下において前記ｎ型不純物のドーピングによって前記窒化物結晶基板中に生じる自由電子の濃度よりも低い
付記１～４のいずれか１つに記載の窒化物結晶基板。

（付記６）
前記ｎ型不純物のドーピングによって前記窒化物結晶基板中に生じる自由電子の濃度は、２７℃の温度条件下において、１×１０^１８ｃｍ^－３以上であり、
前記窒化物結晶基板の前記主面内における、自由電子濃度の最大値と最小値との差は、８．３×１０^１７ｃｍ^－３以内である
付記１～５のいずれか１つに記載の窒化物結晶基板。

（付記７）
前記窒化物結晶基板中の前記ｎ型不純物の濃度は、１．０×１０^１８ａｔ・ｃｍ^－３以上であり、
前記窒化物結晶基板の前記主面内における、前記ｎ型不純物の濃度の最大値と最小値との差は、８．３×１０^１７ａｔ・ｃｍ^－３以内である
付記１～６のいずれか１つに記載の窒化物結晶基板。

（付記８）
前記窒化物結晶基板中の酸素の濃度は、前記窒化物結晶基板中のシリコンおよびゲルマニウムの合計の濃度に対して１／１０倍以下である
付記１～７のいずれか１つに記載の窒化物結晶基板。

（付記９）
前記窒化物結晶基板中の酸素の濃度は、１×１０^１７ａｔ・ｃｍ^－３未満であり、
前記窒化物結晶基板中のシリコンおよびゲルマニウムの合計の濃度は、１×１０^１８ａｔ・ｃｍ^－３以上である
付記８に記載の窒化物結晶基板。

（付記１０）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板と、
前記窒化物結晶基板上に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
を有し、
波長をλ（μｍ）、２７℃における前記窒化物結晶基板の吸収係数をα（ｃｍ^－１）、前記窒化物結晶基板中の自由電子濃度をｎ（ｃｍ^－３）、Ｋおよびａをそれぞれ定数としたときに、少なくとも１μｍ以上３．３μｍ以下の波長範囲における前記吸収係数αは、以下の式（１）により近似される
半導体積層物。
α＝ｎＫλ^ａ ・・・（１）（ただし、１．５×１０^－１９≦Ｋ≦６．０×１０^－１９、ａ＝３）

（付記１１）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板と、
前記窒化物結晶基板上に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
を有し、
前記窒化物結晶基板における波長２μｍでの吸収係数は、１．２ｃｍ^－１以上であり、
前記窒化物結晶基板の主面内における、波長２μｍでの吸収係数の最大値と最小値との差は、１．０ｃｍ^－１以内である
半導体積層物。

（付記１２）
前記半導体層の表面の反射率は、少なくとも１μｍ以上３．３μｍ以下の波長範囲において、５％以上３０％以下である
付記１０又は１１に記載の半導体積層物。

（付記１３）
前記半導体層は、前記窒化物結晶基板上に設けられｐ型不純物を含むｐ型半導体層を有する
付記１０～１２のいずれか１つに記載の半導体積層物。

（付記１４）
前記半導体層は、不純物の被注入部を有する
付記１０～１２のいずれか１つに記載の半導体積層物。

（付記１５）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板を用意する工程と、
前記窒化物結晶基板に対して少なくとも赤外線を照射し、前記窒化物結晶基板を加熱する工程と、
を有し、
前記窒化物結晶基板を用意する工程では、
前記窒化物結晶基板として、波長をλ（μｍ）、２７℃における前記窒化物結晶基板の吸収係数をα（ｃｍ^－１）、前記窒化物結晶基板中の自由電子濃度をｎ（ｃｍ^－３）、Ｋおよびａをそれぞれ定数としたときに、少なくとも１μｍ以上３．３μｍ以下の波長範囲における前記吸収係数αは、以下の式（１）により近似される基板を用意する
半導体積層物の製造方法。
α＝ｎＫλ^ａ ・・・（１）
（ただし、１．５×１０^－１９≦Ｋ≦６．０×１０^－１９、ａ＝３）

（付記１６）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板を用意する工程と、
前記窒化物結晶基板に対して少なくとも赤外線を照射し、前記窒化物結晶基板を加熱する工程と、
を有し、
前記窒化物結晶基板を用意する工程では、
前記窒化物結晶基板として、波長２μｍでの吸収係数が１．２ｃｍ^－１以上であり、且つ、主面内における波長２μｍでの吸収係数の最大値と最小値との差が１．０ｃｍ^－１以内である基板を用意する
半導体積層物の製造方法。

（付記１７）
前記窒化物結晶基板を加熱する工程として、前記窒化物結晶基板上にＩＩＩ族窒化物半導体からなる半導体層をエピタキシャル成長させる工程を有する付記１５又は１６に記載の半導体積層物の製造方法。

（付記１８）
前記窒化物結晶基板上に、前記半導体層を構成する層としてｐ型不純物を含むｐ型半導体層をエピタキシャル成長させる工程と、
前記窒化物結晶基板を加熱する工程として、前記窒化物結晶基板を加熱して、前記ｐ型半導体層中の前記ｐ型不純物を活性化させる工程と、
を有する
付記１７に記載の半導体積層物の製造方法。

（付記１９）
前記半導体層中に所定の導電型の不純物をイオン注入する工程と、
前記窒化物結晶基板を加熱する工程として、前記窒化物結晶基板を加熱して、前記半導体層中の前記不純物を活性化させる工程と、
を有する
付記１７に記載の半導体積層物の製造方法。

（付記２０）
前記窒化物結晶基板の裏面および前記半導体層の主面のうち少なくともいずれかに接するように電極を形成する工程と、
前記窒化物結晶基板を加熱する工程として、前記窒化物結晶基板を加熱して、前記電極の接触抵抗を低減させる工程と、
を有する
付記１７～１９のいずれか１つに記載の半導体積層物の製造方法。

（付記２１）
前記半導体層上に保護膜を形成する工程と、
前記窒化物結晶基板を加熱する工程として、前記窒化物結晶基板を加熱して、前記保護膜を硬化させる工程と、
を有する
付記１７～２０のいずれか１つに記載の半導体積層物の製造方法。

（付記２２）
前記窒化物結晶基板を用意する工程は、反応容器内に種結晶基板とＩＩＩ族元素を含む原料とを搬入し、所定の結晶成長温度に加熱された前記種結晶基板に対して前記原料のハロゲン化物と窒化剤とを供給することで、前記種結晶基板上に前記ＩＩＩ族元素の窒化物の結晶を成長させる結晶成長工程を有し、
前記結晶成長工程では、
前記反応容器内のうち少なくとも前記結晶成長温度に加熱される領域であって、前記種結晶基板に供給されるガスが接触する領域である高温領域を構成する部材として、少なくともその表面が石英非含有およびホウ素非含有の材料からなる部材を用いる
付記１７～２１のいずれか１つに記載の半導体積層物の製造方法。

（付記２３）
前記高温領域を構成する部材として、炭化ケイ素コートグラファイトからなる部材を用いる
付記２２に記載の半導体積層物の製造方法。

（付記２４）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板を用意する工程と、
前記窒化物結晶基板に対して少なくとも赤外線を照射し、前記窒化物結晶基板を加熱する工程と、
を有し、
前記窒化物結晶基板を用意する工程は、
前記窒化物結晶基板の２７℃での赤外域の吸収係数を測定する工程と、
測定された前記窒化物結晶基板の吸収係数に基づいて、波長をλ（μｍ）、前記窒化物結晶基板の吸収係数をα（ｃｍ^－１）、前記窒化物結晶基板中の自由電子濃度をｎ（ｃｍ^－３）、Ｋおよびａをそれぞれ定数としたときに、少なくとも１μｍ以上３．３μｍ以下の波長範囲における前記吸収係数αが、以下の式（１）により近似されるかを判定する工程と、
を有する
半導体積層物の製造方法。
α＝ｎＫλ^ａ ・・・（１）
（ただし、１．５×１０^－１９≦Ｋ≦６．０×１０^－１９、ａ＝３）

（付記２５）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板を用意する工程と、
前記窒化物結晶基板に対して少なくとも赤外線を照射し、前記窒化物結晶基板を加熱する工程と、
を有し、
前記窒化物結晶基板を用意する工程は、
前記窒化物結晶基板の主面内のうち少なくとも２点以上において赤外域の吸収係数を測定する工程と、
測定された前記窒化物結晶基板の吸収係数に基づいて、前記窒化物結晶基板における波長２μｍでの吸収係数が１．２ｃｍ^－１以上であり、且つ、前記窒化物結晶基板の主面内における波長２μｍでの吸収係数の最大値と最小値との差が１．０ｃｍ^－１以内であるかを判定する工程と、
を有する
半導体積層物の製造方法。

（付記２６）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板を用意する工程と、
前記窒化物結晶基板に対して少なくとも赤外線を照射し、前記窒化物結晶基板を加熱する工程と、
を有し、
前記窒化物結晶基板を用意する工程では、
前記窒化物結晶基板として、波長をλ（μｍ）、２７℃における前記窒化物結晶基板の吸収係数をα（ｃｍ^－１）、前記窒化物結晶基板中の自由電子濃度をｎ（ｃｍ^－３）、Ｋおよびａをそれぞれ定数としたときに、少なくとも１μｍ以上３．３μｍ以下の波長範囲における前記吸収係数αは、以下の式（１）により近似される基板を用意する
半導体装置の製造方法。
α＝ｎＫλ^ａ ・・・（１）
（ただし、１．５×１０^－１９≦Ｋ≦６．０×１０^－１９、ａ＝３）

（付記２７）
ＩＩＩ族窒化物の結晶からなり、ｎ型不純物を含む窒化物結晶基板を用意する工程と、
前記窒化物結晶基板に対して少なくとも赤外線を照射し、前記窒化物結晶基板を加熱する工程と、
を有し、
前記窒化物結晶基板を用意する工程では、
前記窒化物結晶基板として、波長２μｍでの吸収係数が１．２ｃｍ^－１以上であり、且つ、主面内における波長２μｍでの吸収係数の最大値と最小値との差が１．０ｃｍ^－１以内である基板を用意する
半導体装置の製造方法。

１ 半導体積層物
２ 半導体装置
１０ 窒化物結晶基板（基板）
２０ 半導体層

Claims (7)

1. ｎ型不純物を含むＧａＮの単結晶からなる基板と、
   前記基板上に設けられ、ＩＩＩ族窒化物半導体の単結晶からなる半導体層と、
   を有し、
   前記基板中のボロンの濃度は、１×１０^１５ａｔ・ｃｍ^－３未満であり、
   前記基板中の自由電子の濃度は、２７℃の温度条件下において、１×１０^１８ｃｍ^－３以上であり、
   前記半導体層は、算術平均粗さが１ｎｍ以上３０ｎｍ以下である表面を有し、
   前記半導体層の前記表面の反射率は、１μｍ以上３．３μｍ以下の波長範囲において、５％以上３０％以下である
   半導体積層物。
2. 前記基板の主面内における、任意の２点で測定した自由電子濃度の差は、８．３×１０^１７ｃｍ^－３以内である
   請求項１に記載の半導体積層物。
3. ｎ型不純物を含むＧａＮの単結晶からなる基板と、
   前記基板上に設けられ、ＩＩＩ族窒化物半導体の単結晶からなる半導体層と、
   を有し、
   前記基板中のボロンの濃度は、１×１０^１５ａｔ・ｃｍ^－３未満であり、
   前記基板中の前記ｎ型不純物の濃度は、１×１０^１８ｃｍ^－３以上であり、
   前記半導体層は、算術平均粗さが１ｎｍ以上３０ｎｍ以下である表面を有し、
   前記半導体層の前記表面の反射率は、１μｍ以上３．３μｍ以下の波長範囲において、５％以上３０％以下である
   半導体積層物。
4. 前記基板の主面内における、任意の２点で測定した前記ｎ型不純物の濃度の差は、８．３×１０^１７ａｔ・ｃｍ^－３以内である
   請求項３に記載の半導体積層物。
5. 前記基板中の酸素の濃度は、前記基板中のシリコンおよびゲルマニウムの合計の濃度に対して１／１０倍以下である
   請求項１～４のいずれか１項に記載の半導体積層物。
6. 前記基板中の酸素および炭素の各濃度は、５×１０^１５ａｔ・ｃｍ^－３未満であり、
   前記基板中の鉄およびクロムの各濃度は、１×１０^１５ａｔ・ｃｍ^－３未満である
   請求項１～４のいずれか１項に記載の半導体積層物。
7. 前記基板の抵抗率は、２．２ｍΩ・ｃｍ以上１７．４ｍΩ・ｃｍ以下である
   請求項１～４のいずれか１項に記載の半導体積層物。

Images