JP2022139927A - Semiconductor manufacturing device and method for manufacturing semiconductor device - Google Patents

Semiconductor manufacturing device and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2022139927A
JP2022139927A JP2021040511A JP2021040511A JP2022139927A JP 2022139927 A JP2022139927 A JP 2022139927A JP 2021040511 A JP2021040511 A JP 2021040511A JP 2021040511 A JP2021040511 A JP 2021040511A JP 2022139927 A JP2022139927 A JP 2022139927A
Authority
JP
Japan
Prior art keywords
wafer
stage
outer peripheral
peripheral portion
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021040511A
Other languages
Japanese (ja)
Inventor
雄二 説田
Yuji Setsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021040511A priority Critical patent/JP2022139927A/en
Priority to US17/463,847 priority patent/US20220293450A1/en
Publication of JP2022139927A publication Critical patent/JP2022139927A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/02Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by sawing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

To provide a semiconductor manufacturing device capable of suppressing a crack or chipping of a semiconductor wafer during cutting of an edge part of the semiconductor wafer, and a method for manufacturing a semiconductor device.SOLUTION: A semiconductor manufacturing device according to an embodiment comprises a stage which can mount a wafer on a mounting surface. A blade cuts an outer periphery of the wafer toward the mounting surface. A stage comprises a protrusion provided in a position corresponding to a first region in which a material film is not formed on a first surface facing the mounting surface in the outer periphery of the wafer.SELECTED DRAWING: Figure 4

Description

本実施形態は半導体製造装置および半導体装置の製造方法に関する。 The present embodiment relates to a semiconductor manufacturing apparatus and a method of manufacturing a semiconductor device.

複数の半導体ウェハのそれぞれに半導体素子を形成し、それらの半導体ウェハを貼合することによってそれぞれの半導体素子を電気的に接続する手法がある。このような複数の半導体ウェハを貼合する前または後に、半導体ウェハのエッジ部を切削(トリミング)する工程がある。 There is a method of forming semiconductor elements on each of a plurality of semiconductor wafers and bonding the semiconductor wafers together to electrically connect the semiconductor elements. Before or after bonding a plurality of semiconductor wafers, there is a step of cutting (trimming) the edge portions of the semiconductor wafers.

しかし、半導体ウェハの表面の凹凸の影響で、半導体ウェハに局所的に負荷が集中し、切削中に半導体ウェハのエッジがクラックし、あるいは、チッピングする場合がある。 However, due to the unevenness of the surface of the semiconductor wafer, a load is locally concentrated on the semiconductor wafer, and the edge of the semiconductor wafer may crack or chip during cutting.

特開2007-096091号公報JP 2007-096091 A

半導体ウェハのエッジ部の切削中における半導体ウェハのクラックあるいはチッピングを抑制する半導体製造装置および半導体装置の製造方法を提供する。 Provided are a semiconductor manufacturing apparatus and a semiconductor device manufacturing method that suppress cracking or chipping of a semiconductor wafer during cutting of the edge portion of the semiconductor wafer.

本実施形態による半導体製造装置は、ウェハを搭載面上に搭載可能なステージを備える。ブレードは、ウェハの外周部を搭載面に向かって切削する。ステージは、ウェハの外周部のうち搭載面に対向する第1面に材料膜が形成されていない第1領域に対応する位置に設けられた突出部を備える。 A semiconductor manufacturing apparatus according to this embodiment includes a stage on which a wafer can be mounted. The blade cuts the outer periphery of the wafer toward the mounting surface. The stage includes a protruding portion provided at a position corresponding to the first region where the material film is not formed on the first surface of the outer peripheral portion of the wafer, which faces the mounting surface.

第1実施形態による切削装置の構成例を示す概略正面図。BRIEF DESCRIPTION OF THE DRAWINGS The schematic front view which shows the structural example of the cutting apparatus by 1st Embodiment. 第1実施形態による切削装置の構成例を示す概略平面図。1 is a schematic plan view showing a configuration example of a cutting device according to a first embodiment; FIG. 成膜装置の保持具の接触痕を有するウェハの概略平面図。FIG. 4 is a schematic plan view of a wafer having contact traces of a holder of a film forming apparatus; 図3AのB-B線に沿った概略断面図。FIG. 3B is a schematic cross-sectional view taken along line BB of FIG. 3A; 第1実施形態による貼合ウェハのトリミング工程の様子を示す概略断面図。FIG. 4 is a schematic cross-sectional view showing a trimming process of the bonded wafer according to the first embodiment; 第1実施形態による貼合ウェハのトリミング工程の様子を示す概略斜視図。FIG. 4 is a schematic perspective view showing a trimming process of the bonded wafer according to the first embodiment; パッドの構成例を示す概略斜視図。The schematic perspective view which shows the structural example of a pad. 比較例におけるトリミング工程の様子を示す概略断面図。FIG. 5 is a schematic cross-sectional view showing a state of a trimming process in a comparative example; 比較例におけるトリミング工程の様子を示す概略断面図。FIG. 5 is a schematic cross-sectional view showing a state of a trimming process in a comparative example; 第1実施形態によるステージの構成例を示す概略平面図。FIG. 2 is a schematic plan view showing a configuration example of a stage according to the first embodiment; 図9AのB-B線に沿った断面図。FIG. 9B is a cross-sectional view taken along line BB of FIG. 9A; 外周部のトリミング後の工程を示す概略断面図。FIG. 4 is a schematic cross-sectional view showing a process after trimming the outer peripheral portion; 外周部のトリミング後の工程を示す概略断面図。FIG. 4 is a schematic cross-sectional view showing a process after trimming the outer peripheral portion; 外周部のトリミング後の工程を示す概略断面図。FIG. 4 is a schematic cross-sectional view showing a process after trimming the outer peripheral portion; 図12の破線枠B13の内部構成の一例を示す概略断面図。FIG. 13 is a schematic cross-sectional view showing an example of the internal configuration of a dashed frame B13 in FIG. 12; 第1実施形態の変形例によるステージの構成例を示す概略断面図。FIG. 5 is a schematic cross-sectional view showing a configuration example of a stage according to a modified example of the first embodiment; 第2実施形態による切削装置を用いたウェハのトリミング工程の様子を示す概略斜視図。FIG. 11 is a schematic perspective view showing a state of a wafer trimming process using the cutting device according to the second embodiment; 第2実施形態によるステージの構成例を示す概略平面図。FIG. 8 is a schematic plan view showing a configuration example of a stage according to the second embodiment; 第3実施形態による切削装置の構成例を示す概略正面図。The schematic front view which shows the structural example of the cutting apparatus by 3rd Embodiment. 第3実施形態によるステージの構成例を示す概略平面図。FIG. 11 is a schematic plan view showing a configuration example of a stage according to a third embodiment; 第3実施形態による貼合ウェハのトリミング工程の様子を示す概略斜視図。FIG. 11 is a schematic perspective view showing a trimming process of the bonded wafer according to the third embodiment;

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。 Hereinafter, embodiments according to the present invention will be described with reference to the drawings. This embodiment does not limit the present invention. The drawings are schematic or conceptual, and the ratio of each part is not necessarily the same as the actual one. In the specification and drawings, the same reference numerals are given to the same elements as those described above with respect to the previous drawings, and detailed description thereof will be omitted as appropriate.

(第1実施形態)
図1は、第1実施形態による切削装置1の構成例を示す概略正面図である。図2は、第1実施形態による切削装置1の構成例を示す概略平面図である。
(First embodiment)
FIG. 1 is a schematic front view showing a configuration example of a cutting device 1 according to the first embodiment. FIG. 2 is a schematic plan view showing a configuration example of the cutting device 1 according to the first embodiment.

半導体製造装置としての切削装置1は、ステージ10と、切削ユニット20と、制御部60と、ステージ駆動部45と、撮像部50とを備える。尚、ステージ10の搭載面F1に対して略垂直方向(鉛直方向)がZ方向である。X方向およびY方向は、Z方向に対して垂直面(水平面)内において互いに直交する方向である。 A cutting apparatus 1 as a semiconductor manufacturing apparatus includes a stage 10 , a cutting unit 20 , a control section 60 , a stage driving section 45 and an imaging section 50 . Note that the Z direction is substantially perpendicular to the mounting surface F1 of the stage 10 (vertical direction). The X direction and the Y direction are directions orthogonal to each other in a plane (horizontal plane) perpendicular to the Z direction.

ステージ10は、例えば、搭載面F1が略平坦な円盤状のテーブルであり、その搭載面F1に真空チャックを具備している。ステージ10は、搭載面F1上に載置されたウェハ12を真空吸着して安定的に保持する。また、ステージ10は、ステージ10の中心を通り鉛直方向に延びる回転軸10aを中心として水平面(X-Y面)内で回転可能に構成されている。 The stage 10 is, for example, a disk-shaped table having a substantially flat mounting surface F1, and has a vacuum chuck on the mounting surface F1. The stage 10 holds the wafer 12 placed on the mounting surface F1 stably by vacuum suction. In addition, the stage 10 is configured to be rotatable in a horizontal plane (XY plane) about a rotating shaft 10a passing through the center of the stage 10 and extending in the vertical direction.

ウェハ12は、例えば、略円板形状を有するシリコン基板等の半導体基板であり、単一ウェハ12であってもよいが、図3Bに示すように複数のウェハ12_1、12_2を貼合した貼合ウェハであってもよい。ウェハ12は、ステージ10上に載置される。ウェハ12は、図2に示すように、ウェハ12の向き(周方向の位置)を特定するためのノッチNTを有する。 The wafer 12 is, for example, a semiconductor substrate such as a silicon substrate having a substantially disk shape, and may be a single wafer 12. However, as shown in FIG. It may be a wafer. A wafer 12 is placed on the stage 10 . The wafer 12 has a notch NT for specifying the orientation (position in the circumferential direction) of the wafer 12, as shown in FIG.

切削ユニット20は、スピンドル24の先端部に装着された切削ブレード22と、スピンドル24を介して切削ブレード22を回転させるブレード駆動部25とを備えている。切削ブレード22は、例えば、ダイヤモンド等の砥粒をボンド材で結合して形成された極薄のリング状の切削砥石である。ブレード駆動部25は、スピンドル24を介してその軸24aを中心に切削ブレード22を高速回転させ、高速回転させた切削ブレード22をウェハ12に接触させることにより、ウェハ12を切削してカーフ(切溝)を形成する。なお、本実施形態の切削ユニット20は、ウェハ12の外周部12cの一部を周方向に沿って切削して面取り部を除去するトリミング加工を行う。この場合には、切削ブレード22には、通常の半導体素子間の直線的な切削ライン(ストリート)を切削する場合と比べて、厚いブレードが使用される。 The cutting unit 20 includes a cutting blade 22 attached to the tip of a spindle 24 and a blade driving section 25 that rotates the cutting blade 22 via the spindle 24 . The cutting blade 22 is, for example, an ultra-thin ring-shaped cutting grindstone formed by bonding abrasive grains such as diamond with a bond material. The blade drive unit 25 rotates the cutting blade 22 around its axis 24 a at high speed through the spindle 24 and brings the cutting blade 22 rotated at high speed into contact with the wafer 12 to cut the wafer 12 to form a kerf. groove). The cutting unit 20 of this embodiment cuts a part of the outer peripheral portion 12c of the wafer 12 along the circumferential direction to perform a trimming process to remove the chamfered portion. In this case, the cutting blade 22 is thicker than that used for cutting straight cutting lines (street) between semiconductor elements.

切削ユニット20は、図示しない切削ユニット移動機構をさらに備え、X、Y、Z方向に移動することができる。例えば、X方向は切削方向である。Y方向は切削方向(X軸方向)に対して直交する水平方向であり、スピンドル24の軸方向(スピンドル24の延伸方向)である。Z方向は切削の切込みの深さ方向(略垂直方向)である。切削ユニット20がY軸方向に移動することにより、切削ブレード22の刃先をウェハ12の切削位置(切削ライン若しくは外周部)に位置合わせすることができる。切削ユニット20がZ軸方向に移動することにより、ウェハ12に対する切削ブレード22の切り込みの深さを調整することができる。 The cutting unit 20 further includes a cutting unit moving mechanism (not shown) and can move in the X, Y, and Z directions. For example, the X direction is the cutting direction. The Y direction is a horizontal direction orthogonal to the cutting direction (X-axis direction), and is the axial direction of the spindle 24 (extending direction of the spindle 24). The Z direction is the depth direction (substantially vertical direction) of cutting. By moving the cutting unit 20 in the Y-axis direction, the cutting edge of the cutting blade 22 can be aligned with the cutting position (cutting line or outer peripheral portion) of the wafer 12 . By moving the cutting unit 20 in the Z-axis direction, the cutting depth of the cutting blade 22 into the wafer 12 can be adjusted.

ステージ駆動部45は、切削加工時に、回転軸10aを中心として水平面内でステージ10を回転させることができる。これにより、ステージ10上に保持されたウェハ12も回転軸10aを中心として回転する。 The stage drive unit 45 can rotate the stage 10 within a horizontal plane about the rotation axis 10a during cutting. As a result, the wafer 12 held on the stage 10 also rotates about the rotating shaft 10a.

撮像部50は、CCD等の撮像素子を備える。撮像部50は、ウェハ12の外周部12cの上方に配置され、ウェハ12を撮像する。撮像部50は、ウェハ12の切削部(即ち外周部12c)を含む領域を撮像し、この撮像した画像を制御部60に出力する。これにより、制御部60は、図2のノッチNTの位置に基づいて、ウェハ12の向き(周方向の位置)を特定することができる。 The imaging unit 50 has an imaging device such as a CCD. The imaging unit 50 is arranged above the outer peripheral portion 12 c of the wafer 12 and images the wafer 12 . The image capturing unit 50 captures an image of a region including the cut portion (that is, the outer peripheral portion 12 c ) of the wafer 12 and outputs the captured image to the control unit 60 . Thereby, the control unit 60 can specify the orientation (position in the circumferential direction) of the wafer 12 based on the position of the notch NT in FIG.

制御部60は、切削装置1の各部、例えば、ステージ10、切削ユニット20、ステージ駆動部45等を制御する。また、制御部60は、例えば、ウェハ12のアライメント、切削加工後の切削状態(チッピング)のチェック等の目的で、撮像部50で撮像された画像を処理する画像処理部として機能する。 The control section 60 controls each section of the cutting apparatus 1, such as the stage 10, the cutting unit 20, the stage driving section 45, and the like. The control unit 60 also functions as an image processing unit that processes an image captured by the imaging unit 50 for purposes such as alignment of the wafer 12 and checking of cutting state (chipping) after cutting.

このような構成を有する切削装置1は、1枚のウェハ12を切削する場合がある。しかし、近年、チップサイズまたはパッケージサイズを縮小するために、切削装置1は、複数のウェハ12を接合(貼合)させた貼合ウェハを切削することもある。 The cutting device 1 having such a configuration cuts one wafer 12 in some cases. However, in recent years, in order to reduce the chip size or package size, the cutting apparatus 1 sometimes cuts a bonded wafer in which a plurality of wafers 12 are bonded (bonded).

このような切削装置1は、ステージ10を回転させながら、ウェハ12の外周部12cの一部を周方向に沿って切削する。また、切削装置1は、外周部12cをウェハ12の表面から搭載面F1に向かって略垂直方向に切削し、外周部12cのR形状の少なくとも一部分を予め除去しておく(トリミング加工)。これにより、その後、グラインダ等によってウェハ12の裏面を研削したときに、ウェハ12の厚みが切り込み深さよりも薄くなるまで研削すれば、ウェハ12の外周部12cのエッジ角(ウェハ12の表面および裏面に対する側面の角度)がほぼ90度となり、鋭角形状にならない。その結果、ウェハ12の外周部12cのクラックおよびチッピングが抑制され得る。 Such a cutting device 1 cuts a portion of the outer peripheral portion 12c of the wafer 12 along the circumferential direction while rotating the stage 10 . Further, the cutting device 1 cuts the outer peripheral portion 12c from the surface of the wafer 12 in a substantially vertical direction toward the mounting surface F1, and removes at least part of the R shape of the outer peripheral portion 12c in advance (trimming). As a result, when the back surface of the wafer 12 is subsequently ground by a grinder or the like, the edge angle of the outer peripheral portion 12c of the wafer 12 (the front surface and the back surface of the wafer 12) can be reduced by grinding the wafer 12 until the thickness of the wafer 12 becomes thinner than the depth of cut. The angle of the side surface with respect to ) becomes approximately 90 degrees, and does not form an acute angle shape. As a result, cracking and chipping of the outer peripheral portion 12c of the wafer 12 can be suppressed.

一方、ウェハ12の表面または裏面に材料膜を形成する成膜工程において、成膜装置のステージ上にウェハ12を保持するために、保持具(図示せず)がウェハ12の外周部12cを部分的に接触する場合がある。このようなウェハ12の表面または裏面のうち保持具の接触部分には、材料膜が成膜されず、保持具の接触痕が残る。 On the other hand, in the film forming process of forming a material film on the front or back surface of the wafer 12, a holder (not shown) is used to hold the wafer 12 on the stage of the film forming apparatus. may come into direct contact with A material film is not formed on the portion of the front surface or the back surface of the wafer 12 that is in contact with the holder, and a contact trace of the holder remains.

図3Aは、成膜装置の保持具の接触痕を有するウェハ12の概略平面図である。図3Bは、図3AのB-B線に沿った概略断面図である。本実施形態において、ウェハ12は、複数のウェハ12_1、12_2を貼合させた貼合ウェハである。以下、12を「貼合ウェハ」とも呼び、12_1および12_2は単に「ウェハ」とも呼ぶ。 FIG. 3A is a schematic plan view of the wafer 12 having contact traces of the holder of the film forming apparatus. FIG. 3B is a schematic cross-sectional view along line BB of FIG. 3A. In this embodiment, the wafer 12 is a bonded wafer obtained by bonding a plurality of wafers 12_1 and 12_2. Hereinafter, 12 is also referred to as a "bonded wafer", and 12_1 and 12_2 are simply referred to as "wafers".

図3Aに示すように、接触痕CTが貼合ウェハ12の外周部12cに設けられている。接触痕CTは、外周部12cのうち材料膜TFcの成膜工程において成膜装置の支持具に接触していた領域である。よって、接触痕CTは、成膜装置の保持具の位置に形成され、保持具の個数と同じ数だけ形成される。例えば、図3Aの例では、3個の保持具が成膜装置に設けられており、3つの接触痕CTが貼合ウェハ12の外周部12cの対応位置に形成される。第1領域としての接触痕CTは、ウェハ12_2の外周部12cのうち、ステージ10の搭載面F1に対向する面に材料膜TFcが形成されていない領域である。 As shown in FIG. 3A, a contact trace CT is provided on the outer peripheral portion 12c of the bonded wafer 12. As shown in FIG. The contact mark CT is a region of the outer peripheral portion 12c that was in contact with the supporting member of the film forming apparatus in the film forming process of the material film TFc. Therefore, the contact marks CT are formed at the positions of the holders of the film forming apparatus, and are formed in the same number as the number of the holders. For example, in the example of FIG. 3A, three holders are provided in the film forming apparatus, and three contact marks CT are formed at corresponding positions on the outer peripheral portion 12c of the bonded wafer 12. FIG. The contact trace CT as the first area is an area where the material film TFc is not formed on the surface facing the mounting surface F1 of the stage 10 in the outer peripheral portion 12c of the wafer 12_2.

尚、材料膜TFcは、材料膜TFbをウェハ12_2に成膜する際にウェハ12_2の裏面に形成される材料膜でもよい。従って、材料膜TFcは、後のウェハ12_2のバックグラインド工程において除去される膜である。例えば、ウェハ12_1、12_2は、互いに対向する面に半導体素子を有し、貼合されることによって、それぞれの半導体素子または配線が電気的に接続される。本実施形態を半導体メモリに適用する場合、例えば、ウェハ12_1の貼合面にメモリセルアレイ(図示せず)を形成し、ウェハ12_2の貼合面にメモリセルアレイを制御するCMOS(Complementally Metal-Oxide-Semiconductor)回路(図示せず)を形成する。この場合、材料膜TFaは、ウェハ12_1のメモリセルアレイを被覆する層間絶縁膜またはパッシベーション膜でよく、メモリセルアレイに接続された配線の一部を露出している。材料膜TFbは、ウェハ12_2のCMOS回路を被覆する層間絶縁膜またはパッシベーション膜でよく、CMOS回路に接続された配線の一部を露出している。ウェハ12_1、12_2を貼合させることによって、ウェハ12_1のメモリセルアレイとウェハ12_2のCMOS回路とを配線を介して電気的に接続する。さらに、貼合ウェハ12の外周部12cの一部をトリミング工程で切削し、メモリセルアレイをCMOS回路上に残置させながら、バックグラインド等を用いてウェハ12_1を薄化する。これにより、コントローラとしてのCMOS回路上にメモリセルアレイを設けた半導体メモリが形成される。このように、材料膜TFcは、バックグラインド等を用いて除去されてもよい。 Note that the material film TFc may be a material film formed on the back surface of the wafer 12_2 when the material film TFb is formed on the wafer 12_2. Therefore, the material film TFc is a film to be removed in the subsequent back grinding process of the wafer 12_2. For example, the wafers 12_1 and 12_2 have semiconductor elements on their surfaces facing each other, and are electrically connected to each other by being bonded together. When this embodiment is applied to a semiconductor memory, for example, a memory cell array (not shown) is formed on the bonding surface of the wafer 12_1, and a CMOS (Complementally Metal-Oxide-MOS) for controlling the memory cell array is formed on the bonding surface of the wafer 12_2. Semiconductor) circuit (not shown). In this case, the material film TFa may be an interlayer insulating film or a passivation film covering the memory cell array of the wafer 12_1, and exposes part of the wiring connected to the memory cell array. The material film TFb may be an interlayer insulating film or a passivation film covering the CMOS circuit of the wafer 12_2, and exposes part of the wiring connected to the CMOS circuit. By bonding the wafers 12_1 and 12_2, the memory cell array of the wafer 12_1 and the CMOS circuit of the wafer 12_2 are electrically connected via wiring. Further, part of the outer peripheral portion 12c of the bonded wafer 12 is cut in a trimming process, and the wafer 12_1 is thinned by back grinding or the like while leaving the memory cell array on the CMOS circuit. As a result, a semiconductor memory is formed in which a memory cell array is provided on a CMOS circuit as a controller. Thus, the material film TFc may be removed using back grinding or the like.

図3Bに示すように、接触痕CTの位置には、成膜装置で形成される材料膜TFcが設けられておらず、その下の材料膜またはウェハ12_2が露出されている。材料膜TFa、TFb、TFcは、例えば、シリコン酸化膜、シリコン窒化膜等でよく、層間絶縁膜あるいは保護膜(パッシベーション膜)等でよい。ウェハ12_1、12_2は、外周部12cの側面において或る曲率を有する丸み(ベベル部)を有している。従って、接触痕CTが無い領域では、材料膜TFcは、外周部12cにおいてウェハ12の側面を回り込むように成膜されており、ウェハ12_1、12_2の外方へ行くに従って材料膜TFcの厚みは次第に薄くなっている。一方、接触痕CTの領域では、材料膜TFcが欠落しており、段差部STが形成される。 As shown in FIG. 3B, the material film TFc formed by the film forming apparatus is not provided at the position of the contact trace CT, and the underlying material film or wafer 12_2 is exposed. The material films TFa, TFb, and TFc may be, for example, silicon oxide films, silicon nitride films, or the like, and may be interlayer insulating films, protective films (passivation films), or the like. The wafers 12_1 and 12_2 have a roundness (bevel portion) having a certain curvature on the side surface of the outer peripheral portion 12c. Accordingly, in the region where there is no contact trace CT, the material film TFc is formed so as to wrap around the side surface of the wafer 12 at the outer peripheral portion 12c, and the thickness of the material film TFc gradually increases toward the outside of the wafers 12_1 and 12_2. thin. On the other hand, in the region of the contact mark CT, the material film TFc is missing and a step portion ST is formed.

図4は、第1実施形態による貼合ウェハ12のトリミング工程の様子を示す概略断面図である。図5は、第1実施形態による貼合ウェハ12のトリミング工程の様子を示す概略斜視図である。 FIG. 4 is a schematic cross-sectional view showing the trimming process of the bonded wafer 12 according to the first embodiment. FIG. 5 is a schematic perspective view showing the trimming process of the bonded wafer 12 according to the first embodiment.

本実施形態による切削装置1は、ステージ10上に載置された貼合ウェハ12の外周部12cの一部(ウェハ12_1の外周部12cとウェハ12_2の外周部12cの上部)を切削ブレード22で切削する。本実施形態では、貼合ウェハ12は、後のバックグラインド工程において薄化されるウェハ12_1の表面を上方(+Z方向)へ向けて載置される。ウェハ12_2の接触痕CTに対応するステージ10の領域では、ステージ10の表面とウェハ12の外周部12cとの間に空間ができる。この空間には、パッド70が設けられている。 The cutting apparatus 1 according to the present embodiment cuts a part of the outer peripheral portion 12c of the bonded wafer 12 placed on the stage 10 (the outer peripheral portion 12c of the wafer 12_1 and the upper portion of the outer peripheral portion 12c of the wafer 12_2) with the cutting blade 22. to cut In the present embodiment, the bonded wafer 12 is placed with the surface of the wafer 12_1 to be thinned in the back grinding step facing upward (+Z direction). A space is formed between the surface of the stage 10 and the outer peripheral portion 12c of the wafer 12 in the region of the stage 10 corresponding to the contact marks CT of the wafer 12_2. A pad 70 is provided in this space.

パッド70は、ウェハ12_2の接触痕CTとステージ10との間に設けられている。パッド70は、ウェハ12_2の外周部12cを挟んでブレード22とは反対側に配置され、外周部12cの接触痕CTの直下に設けられている。これにより、パッド70は、ステージ10と外周部12cとの間の接触痕CTの空間を埋めるスペーサとして機能し、接触痕CTにおいて外周部12cを支持する支持部として機能する。パッド70は、貼合ウェハ12または材料膜TFcが損傷しないように、ウェハ12_2または材料膜TFcよりも弾性率が低いことが好ましい。また、ステージ10は、通常、トリミング時に平坦性を確保しながら貼合ウェハ12を確実に支持するために弾性率の高い材料で構成されている。ステージ10には、例えば、セラミック、石材または金属等の材料が用いられる。これに対し、パッド70は、上述のように、パッド70に接触するウェハ12_2または材料膜TFcが損傷しないように、ステージ10よりも弾性率が低いことが好ましい。パッド70には、例えば、樹脂等の材料が用いられる。 Pad 70 is provided between contact trace CT of wafer 12_2 and stage 10 . The pad 70 is arranged on the side opposite to the blade 22 across the outer peripheral portion 12c of the wafer 12_2, and is provided directly below the contact mark CT of the outer peripheral portion 12c. Thus, the pad 70 functions as a spacer that fills the space of the contact mark CT between the stage 10 and the outer peripheral portion 12c, and functions as a supporting portion that supports the outer peripheral portion 12c in the contact mark CT. The pad 70 preferably has a lower elastic modulus than the wafer 12_2 or the material film TFc so as not to damage the bonded wafer 12 or the material film TFc. In addition, the stage 10 is generally made of a material having a high elastic modulus in order to reliably support the bonded wafer 12 while ensuring flatness during trimming. A material such as ceramic, stone, or metal is used for the stage 10, for example. On the other hand, the pad 70 preferably has a lower modulus of elasticity than the stage 10 so that the wafer 12_2 or the material film TFc in contact with the pad 70 is not damaged, as described above. A material such as resin, for example, is used for the pad 70 .

図6は、パッド70の構成例を示す概略斜視図である。パッド70は、外周部12cのベベル部の曲率に適合するように、1つの辺または角に窪み71を有する略直方体の形状を有する。窪み71の形状は、ウェハ12_2の外周部12cのベベル部の形状に対応する。パッド70のX方向の長さは、例えば、約30~50mmであり、Y方向の長さは、例えば、約5~10mmであり、Z方向の高さは、例えば、約2~3mmである。窪み71の部分の曲率は、例えば、1/r=約1/(1mm)~1/(2mm)である。 FIG. 6 is a schematic perspective view showing a configuration example of the pad 70. As shown in FIG. The pad 70 has a substantially rectangular parallelepiped shape with a recess 71 on one side or corner to match the curvature of the beveled portion of the outer peripheral portion 12c. The shape of the depression 71 corresponds to the shape of the bevel portion of the outer peripheral portion 12c of the wafer 12_2. The length of the pad 70 in the X direction is, for example, about 30 to 50 mm, the length in the Y direction is, for example, about 5 to 10 mm, and the height in the Z direction is, for example, about 2 to 3 mm. . The curvature of the portion of the depression 71 is, for example, 1/r=approximately 1/(1 mm) to 1/(2 mm).

図4および図5を再度参照すると、パッド70は、接触痕CTに対応するように設けられている。例えば、接触痕CTの位置および数は、成膜装置の保持具の位置および個数に依存して決まる。よって、成膜装置の保持具の位置および個数が決まっていれば、接触痕CTの位置座標は、貼合ウェハ12のノッチNTの位置を基準として(X、Y)座標で表現することができる。このような接触痕CTの位置座標に基づいて、ステージ10に段差または溝を形成し、その段差または溝にパッド70を配置する。これにより、トリミング工程において、ノッチNTの位置を所定位置に合わせて貼合ウェハ12をステージ10上に載置すれば、パッド70は、ウェハ12_2の接触痕CTに自ずと適合し、接触痕CTにおけるウェハ12_2の外周部12cを支持することができる。即ち、接触痕CTの位置座標(X、Y)は予め判明しているので、ステージ10上においてノッチNTの位置を所定位置に設定すれば、パッド70は、接触痕CTによるステージ10とウェハ12_2との間の空間を埋めて貼合ウェハ12を支持することができる。これにより、外周部12cのトリミング工程において、切削ブレード22の切削圧力や衝撃によって貼合ウェハ12がクラックしたり、チッピングすることを抑制することができる。 Referring again to FIGS. 4 and 5, the pads 70 are provided so as to correspond to the contact traces CT. For example, the position and number of contact marks CT are determined depending on the position and number of holders of the film forming apparatus. Therefore, if the positions and the number of holders of the film forming apparatus are determined, the position coordinates of the contact marks CT can be expressed by (X, Y) coordinates with the position of the notch NT of the bonded wafer 12 as a reference. . A step or groove is formed in the stage 10 based on the positional coordinates of the contact trace CT, and the pad 70 is arranged in the step or groove. As a result, in the trimming process, if the bonded wafer 12 is placed on the stage 10 with the notch NT positioned at a predetermined position, the pad 70 will naturally conform to the contact mark CT of the wafer 12_2, and the contact mark CT will be formed. The outer peripheral portion 12c of the wafer 12_2 can be supported. That is, since the positional coordinates (X, Y) of the contact mark CT are known in advance, if the position of the notch NT is set to a predetermined position on the stage 10, the pad 70 is positioned between the stage 10 and the wafer 12_2 by the contact mark CT. The space between and can be filled to support the bonded wafer 12 . As a result, cracking or chipping of the bonded wafer 12 due to the cutting pressure or impact of the cutting blade 22 can be suppressed in the trimming process of the outer peripheral portion 12c.

図7および図8は、比較例におけるトリミング工程の様子を示す概略断面図である。この比較例では、パッド70が設けられていない。もし、パッド70が設けられていない場合、図7に示すように、ウェハ12_2の外周部12cとステージ10との間の接触痕CTは、空間のままとなっている。この場合、トリミング工程において、切削ブレード22が外周部12cを切削していくと、接触痕CTの位置において、ウェハ12_2の外周部12cの残部が-Z方向に押圧され、図8に示すように、ウェハ12_2の接触痕CTにおける下端がクラックまたはチッピングにより破損するおそれがある。このような破損は、貼合ウェハ12のその後の搬送および処理を不能にし、歩留まりの低下につながる。 7 and 8 are schematic cross-sectional views showing the state of the trimming process in the comparative example. The pad 70 is not provided in this comparative example. If the pad 70 is not provided, as shown in FIG. 7, the contact trace CT between the outer peripheral portion 12c of the wafer 12_2 and the stage 10 remains empty. In this case, when the cutting blade 22 cuts the outer peripheral portion 12c in the trimming process, the remaining portion of the outer peripheral portion 12c of the wafer 12_2 is pressed in the -Z direction at the position of the contact mark CT, and as shown in FIG. , the lower end of the contact trace CT of the wafer 12_2 may be damaged by cracking or chipping. Such breakage disables subsequent transport and processing of bonded wafer 12, leading to reduced yield.

これに対し、図4および図5に示す本実施形態による切削装置1は、切削ブレード22で切削される外周部12cの接触痕CTとステージ10との間に設けられたパッド70を備えている。パッド70が接触痕CTにおけるウェハ12_2を支持することによって、切削ブレード22からの押圧力を分散させ、ウェハ12_2の外周部12cの残部のクラックまたはチッピングを抑制することができる。その結果、切削ブレード22は、貼合ウェハ12の外周部12cを任意の深さ(Z方向の位置)まで切削することができる。 On the other hand, the cutting device 1 according to the present embodiment shown in FIGS. 4 and 5 includes a pad 70 provided between the contact mark CT of the outer peripheral portion 12c cut by the cutting blade 22 and the stage 10. . The pads 70 support the wafer 12_2 at the contact marks CT, thereby dispersing the pressing force from the cutting blade 22 and suppressing cracking or chipping of the remaining portion of the outer peripheral portion 12c of the wafer 12_2. As a result, the cutting blade 22 can cut the outer peripheral portion 12c of the bonded wafer 12 to an arbitrary depth (position in the Z direction).

図9Aは、第1実施形態によるステージ10の構成例を示す概略平面図である。図9Bは、図9AのB-B線に沿った断面図である。ステージ10は、ウェハ12_2の接触痕(第1領域)CTに対応する位置にパッド70を備えている。本実施形態では、接触痕CTは、図3Aに示すように、外周部12cの3か所に設けられている。これに伴い、図9Aに示すように、段差部STは、ステージ10の外周部の3か所に設けられており、段差部STにパッド70が固定されている。パッド70は、真空チャックで段差部STに吸着固定されていてもよく、あるいは、両面テープで接着固定されていてもよい。 FIG. 9A is a schematic plan view showing a configuration example of the stage 10 according to the first embodiment. FIG. 9B is a cross-sectional view along line BB of FIG. 9A. The stage 10 has a pad 70 at a position corresponding to the contact mark (first area) CT of the wafer 12_2. In this embodiment, as shown in FIG. 3A, the contact marks CT are provided at three locations on the outer peripheral portion 12c. Along with this, as shown in FIG. 9A, stepped portions ST are provided at three locations on the outer peripheral portion of the stage 10, and pads 70 are fixed to the stepped portions ST. The pad 70 may be adsorbed and fixed to the stepped portion ST with a vacuum chuck, or may be adhesively fixed with a double-sided tape.

図9Bに示すように、パッド70は、ステージ10の搭載面F1から突出している。パッド70の突出部P70は、接触痕CTとステージ10の搭載面F1との間の空間を埋めることができるように辺または角に窪み71が形成されている。窪み71は、ウェハ12_2のベベル部の丸みに対応するような曲率で窪んでいる。 As shown in FIG. 9B, the pad 70 protrudes from the mounting surface F1 of the stage 10. As shown in FIG. The protruding portion P70 of the pad 70 is formed with a recess 71 at its side or corner so as to fill the space between the contact mark CT and the mounting surface F1 of the stage 10 . The recess 71 is recessed with a curvature corresponding to the roundness of the bevel portion of the wafer 12_2.

突出部P70の高さは、搭載面F1とウェハ12の接触痕CTとの間のZ方向の間隙とほぼ等しいかそれよりも若干高いことの好ましい。突出部P70の適切な高さは、パッド70の弾性率に依存する。パッド70は、当初、搭載面F1とウェハ12の接触痕CTとの間の間隙よりも小さく、ウェハ12の搭載後、熱または光により膨張させてウェハ12の平坦度を補完する機能を有してもよい。 The height of the protruding portion P70 is preferably substantially equal to or slightly higher than the Z-direction gap between the mounting surface F1 and the contact trace CT of the wafer 12 . The appropriate height of the protrusion P70 depends on the elastic modulus of the pad 70. The pad 70 is initially smaller than the gap between the mounting surface F1 and the contact mark CT of the wafer 12, and has a function of expanding the wafer 12 by heat or light after the wafer 12 is mounted to complement the flatness of the wafer 12. may

図10~図12は、外周部12cのトリミング後の工程を示す概略断面図である。図10に示すように、貼合ウェハ12の外周部12cは、トリミングによって所定の深さまで切削される。この段階では、ウェハ12_2の外周部12cの下部が残存している。これにより、貼合ウェハ12の搬送および他の処理が可能となる。 10 to 12 are schematic cross-sectional views showing the steps after trimming the outer peripheral portion 12c. As shown in FIG. 10, the outer peripheral portion 12c of the bonded wafer 12 is cut to a predetermined depth by trimming. At this stage, the lower portion of the outer peripheral portion 12c of the wafer 12_2 remains. This allows transport and other processing of the bonded wafer 12 .

次に、図11に示すように、ウェハ12_1の裏面側からウェハ12_1を研磨し、ウェハ12_1を薄化する(バックグラインド工程)。これにより、図12に示すようにウェハ12_2の上に材料膜TFa、TFbを設けた構造が得られる。 Next, as shown in FIG. 11, the wafer 12_1 is polished from the back side of the wafer 12_1 to thin the wafer 12_1 (back grinding step). As a result, a structure in which the material films TFa and TFb are provided on the wafer 12_2 as shown in FIG. 12 is obtained.

図13は、図12の破線枠B13の内部構成の一例を示す概略断面図である。ウェハ12_2上にCMOS回路31が設けられている。材料膜(層間絶縁膜)TFbがCMOS回路31を被覆するように設けられている。CMOS回路31に電気的に接続する配線38は、貼合面Sにおいて材料膜TFaから露出されている。 FIG. 13 is a schematic cross-sectional view showing an example of the internal configuration of the dashed-line frame B13 in FIG. A CMOS circuit 31 is provided on the wafer 12_2. A material film (interlayer insulating film) TFb is provided so as to cover the CMOS circuit 31 . The wiring 38 electrically connected to the CMOS circuit 31 is exposed on the bonding surface S from the material film TFa.

メモリセルアレイMCAは、CMOS回路31の上方に設けられている。メモリセルアレイMCAは、ワード線WLとビット線BLに接続された半導体カラムCLとの交点に対応する位置に複数のメモリセルを有する。メモリセルは、3次元的に立体配置されている。材料膜(層間絶縁膜)TFaがメモリセルアレイMCAを被覆するように設けられている。メモリセルアレイMCAに電気的に接続される配線41は、貼合面Sにおいて材料膜TFaから露出されている。材料膜TFaとTFbは、貼合面Sにおいて互いに貼合されており、配線38、41は貼合面Sにおいて互いに接続されている。 A memory cell array MCA is provided above the CMOS circuit 31 . The memory cell array MCA has a plurality of memory cells at positions corresponding to intersections of word lines WL and semiconductor columns CL connected to bit lines BL. The memory cells are three-dimensionally arranged. A material film (interlayer insulating film) TFa is provided to cover the memory cell array MCA. The wiring 41 electrically connected to the memory cell array MCA is exposed on the bonding surface S from the material film TFa. The material films TFa and TFb are bonded to each other on the bonding surface S, and the wirings 38 and 41 are connected to each other on the bonding surface S.

本実施形態は、このように貼合された半導体メモリの貼合ウェハ12のトリミング工程に適用することができる。 This embodiment can be applied to the trimming process of the bonded wafer 12 of the semiconductor memory bonded in this way.

また、本実施形態は、成膜工程における指示具の接触痕CTだけでなく、RIE(Reactive Ion Etching)法で生じるウェハ12_2の裏面の不要なエッチングに対しても適用することができる。 In addition, the present embodiment can be applied not only to the contact marks CT of the pointing tool in the film formation process, but also to unnecessary etching of the back surface of the wafer 12_2 caused by the RIE (Reactive Ion Etching) method.

(変形例)
図14、第1実施形態の変形例によるステージ10の構成例を示す概略断面図である。図14は、第1実施形態の図9Bに対応する部分の断面を示している。
(Modification)
FIG. 14 is a schematic cross-sectional view showing a configuration example of the stage 10 according to a modified example of the first embodiment. FIG. 14 shows a cross section of a portion corresponding to FIG. 9B of the first embodiment.

第1実施形態では、パッド70は、ステージ10とは別体として形成され、ステージ10の段差部STに固定されている。 In the first embodiment, the pad 70 is formed separately from the stage 10 and fixed to the step portion ST of the stage 10 .

これに対し、本変形例では、パッド70は、ステージ10と一体形成される。この場合、パッド70は、ステージ10と同一材料で構成され、ステージ10の一部として連続している。突出部P70は、ステージ10の一部として搭載面F1から突出している。このように、本変形例のステージ10は、ウェハ12の接触痕CTに対応する位置に設けられた突出部P70を備える。 In contrast, in this modified example, the pad 70 is integrally formed with the stage 10 . In this case, pad 70 is made of the same material as stage 10 and is continuous as part of stage 10 . Protruding portion P70 protrudes from mounting surface F1 as a part of stage 10 . As described above, the stage 10 of this modification includes the projecting portion P70 provided at a position corresponding to the contact mark CT of the wafer 12 .

このような構成であっても、第1実施形態の効果を得ることができる。また、本変形例では、ステージ10の他にパッド70を形成する必要が無いので、ステージ10および突出部P70の形成工程が容易かつ短縮される。 Even with such a configuration, the effects of the first embodiment can be obtained. Further, in this modification, there is no need to form the pad 70 in addition to the stage 10, so the process of forming the stage 10 and the projecting portion P70 is simplified and shortened.

(第2実施形態)
図15は、第2実施形態による切削装置1を用いたウェハ12のトリミング工程の様子を示す概略斜視図である。図16は、第2実施形態によるステージ10の構成例を示す概略平面図である。尚、図16のB-B線に沿った断面は、図9Bに示す断面と同じでよい。
(Second embodiment)
FIG. 15 is a schematic perspective view showing the state of the trimming process of the wafer 12 using the cutting device 1 according to the second embodiment. FIG. 16 is a schematic plan view showing a configuration example of the stage 10 according to the second embodiment. 16 may be the same as the cross section shown in FIG. 9B.

第2実施形態による切削装置1のステージ10には、パッド70が、ステージ10の外周部の全体に亘って設けられている。即ち、パッド70は、ウェハ12_2の外周部12cに対応するステージ10の搭載面F1上の位置全体に設けられている。これにより、ウェハ12_2の外周部12cにおいて接触痕CTの位置または個数が変化しても、パッド70は、外周部12cの任意の位置かつ任意の個数の接触痕CTに対応することができる。その結果、第2実施形態による切削装置1は、様々な種類の成膜装置で成膜されたウェハ12のクラックまたはチッピングを抑制しつつ、該ウェハ12をトリミング処理することができる。 A pad 70 is provided on the stage 10 of the cutting device 1 according to the second embodiment over the entire outer peripheral portion of the stage 10 . That is, the pads 70 are provided over the entire position on the mounting surface F1 of the stage 10 corresponding to the outer peripheral portion 12c of the wafer 12_2. Accordingly, even if the position or the number of contact marks CT on the outer peripheral portion 12c of the wafer 12_2 changes, the pad 70 can correspond to any number of contact marks CT at any position on the outer peripheral portion 12c. As a result, the cutting apparatus 1 according to the second embodiment can trim the wafer 12 while suppressing cracking or chipping of the wafer 12 on which films are formed by various types of film forming apparatuses.

第2実施形態には、上記変形例を適用してもよい。即ち、図14に示す突出部P70がウェハ12_2の外周部12cに対応するステージ10の搭載面F1の位置全体に設けられていてもよい。これにより、第2実施形態は、上記変形例の効果も得ることができる。 The modification described above may be applied to the second embodiment. 14 may be provided on the entire mounting surface F1 of the stage 10 corresponding to the outer peripheral portion 12c of the wafer 12_2. As a result, the second embodiment can also obtain the effects of the above modification.

(第3実施形態)
図17は、第3実施形態による切削装置1の構成例を示す概略正面図である。第3実施形態は、ステージ10の搭載面F1からパッド70を突出させる突出機構80をさらに備えている。突出機構80は、制御部60の指令を受けてパッド70を制御し、ステージ10の搭載面F1からウェハ12の接触痕CTに対応する位置においてパッド70を突出させる。接触痕CTの位置座標はメモリ61に格納されている。突出機構80は、メモリ61から接触痕CTの位置座標を得て、その位置座標に対応する位置のパッド70を駆動させて突出させる。
(Third Embodiment)
FIG. 17 is a schematic front view showing a configuration example of the cutting device 1 according to the third embodiment. The third embodiment further includes a protruding mechanism 80 that protrudes the pad 70 from the mounting surface F1 of the stage 10. FIG. The protruding mechanism 80 receives a command from the control unit 60 and controls the pad 70 to protrude the pad 70 from the mounting surface F1 of the stage 10 at a position corresponding to the contact mark CT of the wafer 12 . The position coordinates of the contact marks CT are stored in the memory 61 . The projection mechanism 80 obtains the position coordinates of the contact marks CT from the memory 61 and drives the pads 70 at positions corresponding to the position coordinates to project them.

図18は、第3実施形態によるステージ10の構成例を示す概略平面図である。図19は、第3実施形態による貼合ウェハ12のトリミング工程の様子を示す概略斜視図である。 FIG. 18 is a schematic plan view showing a configuration example of the stage 10 according to the third embodiment. FIG. 19 is a schematic perspective view showing the trimming process of the bonded wafer 12 according to the third embodiment.

パッド70は、複数に分割された領域70a、70b、70c、・・・を有し、ステージ10の外周全体に亘って設けられている。領域70a、70b、70c、・・・(以下、領域70a等とも呼ぶ)は、突出機構80によって駆動され、それぞれ選択的に突出可能に構成されている。例えば、パッド70は、樹脂等の柔軟な材料で構成され、領域70a等は、それぞれ気密に分割された中空の袋体に構成されている。領域70a等の内部に気体を導入することによって、領域70a等は選択的に膨らみ、ステージ10の搭載面F1から突出する。例えば、図19では、突出機構80は、領域70aに気体を導入し、領域70aを選択的に突出させている。一方、領域70b~70dは突出していない。 The pad 70 has a plurality of divided regions 70a, 70b, 70c, . The regions 70a, 70b, 70c, . For example, the pad 70 is made of a flexible material such as resin, and the regions 70a and the like are airtightly divided hollow bags. By introducing a gas into the interior of the region 70a and the like, the region 70a and the like are selectively inflated and protrude from the mounting surface F1 of the stage . For example, in FIG. 19, the protruding mechanism 80 introduces gas into the region 70a to selectively protrude the region 70a. On the other hand, the regions 70b-70d do not protrude.

突出機構80は、領域70a等のいずれかに気体を送るポンプと、ポンプと領域70a等との間をそれぞれ接続する配管81とを備える。突出機構80は、接触痕CTの位置座標に対応する位置の領域70a等のいずれかに気体を導入して突出させる。これにより、ウェハ12_2の外周部12cにおいて接触痕CTの位置または個数が変化しても、突出機構80は、任意の位置かつ任意の個数の接触痕CTに対応する領域70a等を突出させることができる。その結果、第3実施形態による切削装置1は、様々な種類の成膜装置で成膜されたウェハ12_2を、クラックまたはチッピングを抑制しつつ、トリミングすることができる。 The protruding mechanism 80 includes a pump that sends gas to any of the regions 70a and the like, and piping 81 that connects the pump and the regions 70a and the like, respectively. The projecting mechanism 80 introduces gas into any of the regions 70a or the like at positions corresponding to the position coordinates of the contact marks CT to project them. As a result, even if the position or the number of contact marks CT changes in the outer peripheral portion 12c of the wafer 12_2, the projection mechanism 80 can project the region 70a or the like corresponding to any position and any number of contact marks CT. can. As a result, the cutting apparatus 1 according to the third embodiment can trim the wafers 12_2 on which films are formed by various types of film forming apparatuses while suppressing cracks or chipping.

突出機構80は、空気圧でパッド70を突出させているが、他の機構を用いてパッド70を突出させてもよい。例えば、パッド70に圧電素子を用いてもよい。この場合、突出機構80は、領域70a等のそれぞれに設けられた圧電素子に電力を選択的に供給し、領域70a等のいずれかを選択的に突出させる。このような構成であっても、第3実施形態の効果は失われない。 The protruding mechanism 80 protrudes the pad 70 with air pressure, but other mechanisms may be used to protrude the pad 70 . For example, a piezoelectric element may be used for the pad 70 . In this case, the projection mechanism 80 selectively supplies electric power to the piezoelectric elements provided in each of the regions 70a and the like to selectively project one of the regions 70a and the like. Even with such a configuration, the effects of the third embodiment are not lost.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and spirit of the invention, as well as the scope of the invention described in the claims and equivalents thereof.

1 切削装置、10 ステージ、20 切削ユニット、60 制御部、45 ステージ駆動部、50 カメラ、12 貼合ウェハ、CT 接触痕、12c 外周部、TFa~TFc 材料膜、70 パッド、80 突出機構 1 cutting device, 10 stage, 20 cutting unit, 60 control unit, 45 stage driving unit, 50 camera, 12 bonded wafer, CT contact mark, 12c outer peripheral portion, TFa to TFc material film, 70 pad, 80 projection mechanism

Claims (8)

ウェハを搭載面上に搭載可能なステージと、
前記ウェハの外周部を前記搭載面に向かって切削するブレードとを備え、
前記ステージは、前記ウェハの前記外周部のうち前記搭載面に対向する第1面に材料膜が形成されていない第1領域に対応する位置に設けられた突出部を備える、半導体製造装置。
a stage on which a wafer can be mounted on a mounting surface;
a blade for cutting the outer peripheral portion of the wafer toward the mounting surface,
A semiconductor manufacturing apparatus, wherein the stage includes a protruding portion provided at a position corresponding to a first region where no material film is formed on a first surface of the outer peripheral portion of the wafer that faces the mounting surface.
前記突出部は、前記第1領域において前記ウェハと前記ステージとの間に設けられたパッドで構成されている、請求項1に記載の半導体製造装置。 2. The semiconductor manufacturing apparatus according to claim 1, wherein said projecting portion comprises a pad provided between said wafer and said stage in said first region. 前記パッドは、前記外周部のうち、前記材料膜の成膜工程において成膜装置の支持具に接触していた接触痕に対応して設けられている、請求項2に記載の半導体製造装置。 3. The semiconductor manufacturing apparatus according to claim 2, wherein said pad is provided corresponding to a contact mark that was in contact with a supporting member of a film forming apparatus in said material film forming step in said outer peripheral portion. 前記突出部は、前記ステージと一体形成されている、請求項1に記載の半導体製造装置。 2. The semiconductor manufacturing apparatus according to claim 1, wherein said protrusion is integrally formed with said stage. 前記突出部は、前記ウェハの前記外周部に対応する前記ステージの前記搭載面の位置全体に設けられている、請求項1に記載の半導体製造装置。 2. The semiconductor manufacturing apparatus according to claim 1, wherein said projecting portion is provided over the entire position of said mounting surface of said stage corresponding to said outer peripheral portion of said wafer. 前記パッドは、前記ウェハの前記外周部に対応する前記ステージの前記搭載面の位置全体に設けられている、請求項2に記載の半導体製造装置。 3. The semiconductor manufacturing apparatus according to claim 2, wherein said pad is provided over the entire position of said mounting surface of said stage corresponding to said outer peripheral portion of said wafer. 前記ステージの前記搭載面から前記突出部を突出させる突出機構と、
前記ウェハの前記第1領域の位置座標を格納するメモリと、
前記第1領域の位置座標に対応する位置に前記突出部を突出させるように前記突出機構を制御する制御部とをさらに備えた、請求項1から請求項6のいずれか一項に記載の半導体製造装置。
a projecting mechanism for projecting the projecting portion from the mounting surface of the stage;
a memory that stores position coordinates of the first region of the wafer;
7. The semiconductor according to any one of claims 1 to 6, further comprising a control unit that controls the protrusion mechanism so as to cause the protrusion to protrude to a position corresponding to the position coordinates of the first region. manufacturing device.
ウェハを搭載面上に搭載可能なステージと、前記ウェハの外周部を前記搭載面に向かって切削するブレードと、前記ウェハの前記外周部のうち前記搭載面に対向する第1面に材料膜が形成されていない第1領域に対応する前記ステージ上の位置に設けられた突出部とを備える半導体製造装置を用いた半導体装置の製造方法であって、
前記ウェハの前記第1領域に前記突出部が対応するように前記ウェハを前記ステージ上に載置し、
前記ブレードで前記ウェハの前記外周部を切削すること、を具備する半導体装置の製造方法。
A stage on which a wafer can be mounted on a mounting surface, a blade for cutting an outer peripheral portion of the wafer toward the mounting surface, and a material film on a first surface of the outer peripheral portion of the wafer facing the mounting surface. A method of manufacturing a semiconductor device using a semiconductor manufacturing apparatus comprising a protrusion provided at a position on the stage corresponding to a first region that is not formed,
placing the wafer on the stage so that the protruding portion corresponds to the first region of the wafer;
A method of manufacturing a semiconductor device, comprising cutting the outer peripheral portion of the wafer with the blade.
JP2021040511A 2021-03-12 2021-03-12 Semiconductor manufacturing device and method for manufacturing semiconductor device Pending JP2022139927A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021040511A JP2022139927A (en) 2021-03-12 2021-03-12 Semiconductor manufacturing device and method for manufacturing semiconductor device
US17/463,847 US20220293450A1 (en) 2021-03-12 2021-09-01 Semiconductor manufacturing apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021040511A JP2022139927A (en) 2021-03-12 2021-03-12 Semiconductor manufacturing device and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2022139927A true JP2022139927A (en) 2022-09-26

Family

ID=83193983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021040511A Pending JP2022139927A (en) 2021-03-12 2021-03-12 Semiconductor manufacturing device and method for manufacturing semiconductor device

Country Status (2)

Country Link
US (1) US20220293450A1 (en)
JP (1) JP2022139927A (en)

Also Published As

Publication number Publication date
US20220293450A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
WO2007091670A1 (en) Apparatus and method for processing wafer
JP2019220632A (en) Processing method for work piece
KR20150136993A (en) Grinding apparatus and method for grinding rectangular substrate
JP4878738B2 (en) Semiconductor device processing method
JP2017152442A (en) Processing method
US11376707B2 (en) Grinding method
JP7043346B2 (en) Cutting equipment
KR20200038852A (en) Method for grinding rectangular substrate
JP6415349B2 (en) Wafer alignment method
JP2007335521A (en) Method for grinding outer periphery of wafer
JP2014053351A (en) Wafer processing method
JP2022139927A (en) Semiconductor manufacturing device and method for manufacturing semiconductor device
TW202306102A (en) Laminated device wafer forming method
JP7313775B2 (en) Wafer processing method
JP7187115B2 (en) Wafer processing method
JP7152882B2 (en) How to hold the workpiece unit
JP2024049497A (en) Resin substrate processing method
JP2014053357A (en) Wafer processing method
JP6543525B2 (en) Chuck table manufacturing method
JP2014053355A (en) Wafer processing method
JP2014053354A (en) Wafer processing method
JP7171131B2 (en) Workpiece grinding method
KR102681934B1 (en) Cutting apparatus
JP7126751B2 (en) Workpiece grinding method
JP2022032302A (en) Substrate processing method