JP2022139028A - 利得可変増幅器 - Google Patents

Abstract

【課題】消費電力の増大を抑制しつつ、利得を調整する際のトランジスタの線形性変動を抑制することができる利得可変増幅器を得ること。【解決手段】利得可変増幅器２３Ａが、入力された信号である入力信号を増幅する増幅用トランジスタ３１と、増幅用トランジスタ３１に並列接続されるとともに、入力信号を増幅する増幅用トランジスタ３２と、入力信号を増幅する際の利得を制御する利得制御信号を生成して出力する制御回路１１と、利得制御信号に基づいて、増幅用トランジスタ３２をオンにさせる電圧であるオン電圧、または増幅用トランジスタ３２をオフにさせる電圧であるオフ電圧を生成し増幅用トランジスタ３２に出力する電圧変換回路４５と、を備え、制御回路１１は、入力信号の信号強度に対応する利得制御信号を生成して、増幅用トランジスタ３１および電圧変換回路４５に出力する。【選択図】図３

Description

本開示は、入力された信号を増幅する利得可変増幅器に関する。

レーダシステム等に適用される励振受信機は、入力された信号の信号強度に基づいて、トランジスタを有した増幅器で利得を調整し信号強度を調整している。増幅器で利得を調整する場合、利得の変動時にトランジスタの線形性が変動してしまい、スプリアスが増大することがあった。このような線形性の変動を抑制する増幅器の１つに、トランジスタサイズを調整する増幅器がある。

特許文献１に記載の増幅器は、ソースが接地された互いに閾値電圧の異なる複数のトランジスタを備えている。この増幅器は、ゲートが共通接続されて入力整合回路の出力端に接続されるとともにゲートには共通のゲートバイアス電圧が供給され、ドレインが共通接続されて出力整合回路の入力端に接続されるとともにドレインには共通のドレインバイアス電圧が印加されている。そして、この増幅器は、出力するパワーに応じてゲートバイアス電圧を調整し、動作させるトランジスタの個数を調整している。これにより、特許文献１に記載の増幅器は出力する信号強度を調整している。

特開２０００－２０１０２７号公報

しかしながら、上記特許文献１の技術では、入力された信号の信号強度が小さい場合であっても、複数のトランジスタの全てにゲートバイアス電圧が供給されるので、消費電力が増大してしまうという問題があった。

本開示は、上記に鑑みてなされたものであって、消費電力の増大を抑制しつつ、利得を調整する際のトランジスタの線形性変動を抑制することができる利得可変増幅器を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本開示の利得可変増幅器は、入力された信号である入力信号を増幅する第１のトランジスタと、第１のトランジスタに並列接続されるとともに、入力信号を増幅する第２のトランジスタとを備える。また、本開示の利得可変増幅器は、入力信号を増幅する際の利得を制御する利得制御信号を生成して出力する制御回路と、利得制御信号に基づいて、第２のトランジスタをオンにさせる電圧であるオン電圧、または第２のトランジスタをオフにさせる電圧であるオフ電圧を生成し第２のトランジスタに出力する電圧変換回路とを備える。制御回路は、入力信号の信号強度に対応する利得制御信号を生成して、第１のトランジスタおよび電圧変換回路に出力する。

本開示にかかる利得可変増幅器は、消費電力の増大を抑制しつつ、利得を調整する際のトランジスタの線形性変動を抑制することができるという効果を奏する。

実施の形態１にかかる利得可変増幅器を備えた励振受信機を有する送受信機の構成を示す図 実施の形態１にかかる利得可変増幅器を備えた励振受信機の構成を示す図 実施の形態１にかかる利得可変増幅器の構成を示す図 実施の形態２にかかる利得可変増幅器の構成を示す図 実施の形態１，２に係る利得可変増幅器が備える制御回路をプロセッサおよびメモリで実現する場合の処理回路の構成例を示す図 実施の形態１，２に係る利得可変増幅器が備える制御回路を専用のハードウェアで構成する場合の処理回路の例を示す図

以下に、本開示にかかる利得可変増幅器の実施の形態を図面に基づいて詳細に説明する。

実施の形態１．
図１は、実施の形態１にかかる利得可変増幅器を備えた励振受信機を有する送受信機の構成を示す図である。通信機である送受信機１００は、レーダシステム等に適用されて、信号の送信および受信を行う装置である。

送受信機１００は、送受信モジュール１０と、励振受信機２０と、アナログ－デジタル変換モジュールであるＡＤ（Analog-to-Digital）変換モジュール３０と、信号処理装置４０と、アンテナ５０とを備えている。

送受信モジュール１０は、送信機能および受信機能を有するモジュールである。送受信モジュール１０は、励振受信機２０から送られてくる信号に従って、高周波のＲＦ（Radio Frequency）信号等の送信信号を生成しアンテナ５０に送る。送受信モジュール１０は、アンテナ５０で受けた受信信号に対して各種信号処理を行って励振受信機２０に送る。

アンテナ５０は、アンテナ素子等で構成されており信号の送受信を行う。アンテナ５０は、送受信モジュール１０が生成した送信信号を送信し、受信した信号を受信信号として送受信モジュール１０に送る。

励振受信機２０は、受信信号に対し、増幅、インピーダンス整合等の種々の信号処理を行う。励振受信機２０は、信号処理を行った受信信号をＡＤ変換モジュール３０に送る。

ＡＤ変換モジュール３０は、アナログ信号である受信信号をデジタル信号に変換して信号処理装置４０に送る。信号処理装置４０は、デジタル信号に基づいて、分析等の種々の信号処理を実行する。

また、信号処理装置４０は、デジタル信号に基づいて、信号強度を検出し、信号強度を示す情報である信号強度情報を励振受信機２０に送る。この信号強度情報は、ＲＦ信号の信号強度の情報、および後述するＩＦ（Intermediate Frequency、中間周波数）信号の信号強度の情報である。信号処理装置４０は、励振受信機２０からＲＦ信号を受付けて、ＲＦ信号に基づいてＲＦ信号の信号強度を検出してもよい。また、信号処理装置４０は、励振受信機２０からＩＦ信号を受付けて、ＩＦ信号に基づいてＩＦ信号の信号強度を検出してもよい。

図２は、実施の形態１にかかる利得可変増幅器を備えた励振受信機の構成を示す図である。励振受信機２０は、送信受信切替スイッチ２１と、受信系のＲＦ信号用フィルタ２２と、受信系の利得可変増幅器２３Ａ，２５と、ミキサー２４と、受信系のＩＦ信号用フィルタ２６と、ＬＯ（ローカル）信号用発振器２７とを有している。また、励振受信機２０は、ＲＦ信号用発振器２８と、送信用増幅器２９とを有している。

ＲＦ信号用発振器２８は、ＲＦ信号を出力して送信用増幅器２９に送る。送信用増幅器２９は、ＲＦ信号を増幅して送信受信切替スイッチ２１に送る。送信受信切替スイッチ２１は、送信処理と受信処理とを切替える。送信受信切替スイッチ２１は、送信処理の際に送信用増幅器２９からＲＦ信号を受け付けると、このＲＦ信号を送受信モジュール１０に送る。このＲＦ信号は、アンテナ５０から送信される。

送信受信切替スイッチ２１は、受信処理の際に送受信モジュール１０から受信信号であるＲＦ信号を受け付けると、このＲＦ信号をＲＦ信号用フィルタ２２に送る。ＲＦ信号用フィルタ２２は、ＲＦ信号のうち所望の信号波のみを通過させ、不要な信号波を遮断する。ＲＦ信号用フィルタ２２は、通過させたＲＦ信号を利得可変増幅器２３Ａに送る。

利得可変増幅器２３Ａは、半導体回路で構成されており、利得可変増幅器２３Ａに入力された信号である入力信号の信号強度に基づいて信号の利得を調整することで、出力する信号である出力信号の信号強度を調整する。具体的には、利得可変増幅器２３Ａは、ＲＦ信号の信号強度に基づいてＲＦ信号の利得を調整することで、出力するＲＦ信号の信号強度を調整する。利得可変増幅器２３Ａは、複数の増幅用トランジスタを有しており、ＲＦ信号の信号強度に応じたトランジスタのみオンさせてＲＦ信号を増幅する。利得可変増幅器２３Ａは、増幅したＲＦ信号をミキサー２４に送る。

ＬＯ信号用発振器２７は、局部発振波信号であるローカル信号を出力してミキサー２４に送る。ミキサー２４は、利得可変増幅器２３ＡからのＲＦ信号と、ＬＯ信号用発振器２７からのローカル信号とを混合する。ミキサー２４は、ＲＦ信号とローカル信号とを混合することで、ＲＦ信号とローカル信号との差の周波数であるＩＦ信号を生成する。ミキサー２４は、ＩＦ信号を利得可変増幅器２５に送る。

利得可変増幅器２５は、半導体回路で構成されており、利得可変増幅器２３Ａと同様の処理を実行する。すなわち、利得可変増幅器２５は、利得可変増幅器２５に入力されたＩＦ信号の信号強度に基づいてＩＦ信号の利得を調整することで、出力するＩＦ信号の信号強度を調整する。利得可変増幅器２５は、複数の増幅用トランジスタを有しており、ＩＦ信号の信号強度に応じたトランジスタのみオンさせてＩＦ信号を増幅する。利得可変増幅器２５は、増幅したＩＦ信号をＩＦ信号用フィルタ２６に送る。

ＩＦ信号用フィルタ２６は、ＩＦ信号のうち所望の信号波のみを通過させ、不要な信号波を遮断する。ＩＦ信号用フィルタ２６は、通過させたＩＦ信号をＡＤ変換モジュール３０に送る。

励振受信機２０は、受信動作の際には、送信受信切替スイッチ２１、ＲＦ信号用フィルタ２２、利得可変増幅器２３Ａ、ミキサー２４、利得可変増幅器２５、ＩＦ信号用フィルタ２６、およびＬＯ信号用発振器２７からなるパスで信号を伝搬する。

図３は、実施の形態１にかかる利得可変増幅器の構成を示す図である。なお、利得可変増幅器２３Ａ，２５は、同様の構成を有しているので、ここでは、利得可変増幅器２３Ａの構成について説明する。また、以下では、利得可変増幅器２３Ａが、３つの増幅用トランジスタ３１～３３を有している場合について説明するが、増幅用トランジスタは、２つであってもよいし、４つ以上であってもよい。

利得可変増幅器２３Ａは、増幅用トランジスタ３１～３３と、電圧変換回路４５，４６と、整合回路４１～４４と、制御回路１１とを有している。増幅用トランジスタ３１は、ＭＯＳ－ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor、モストランジスタ）であってもよいし、バイポーラトランジスタであってもよい。

利得可変増幅器２３Ａでは、ＲＦ信号用フィルタ２２とミキサー２４との間に、増幅用トランジスタ３１～３３が並列に接続されている。利得可変増幅器２３Ａの第１列目には増幅用トランジスタ３１が接続されている。また、利得可変増幅器２３Ａの第２列目には、整合回路４１、増幅用トランジスタ３２、および整合回路４２が、この順番で接続されている。また、利得可変増幅器２３Ａの第３列目には、整合回路４３、増幅用トランジスタ３３、および整合回路４４が、この順番で接続されている。利得可変増幅器２３Ａでは、これらの第１列目から第３列目が並列接続されることで、増幅用トランジスタ３１～３３が並列接続されている。

そして、増幅用トランジスタ３１および整合回路４１，４３が、ＲＦ信号用フィルタ２２に接続されている。また、増幅用トランジスタ３１および整合回路４２，４４が、ミキサー２４に接続されている。

また、制御回路１１は、増幅用トランジスタ３１および電圧変換回路４５，４６に接続されている。電圧変換回路４５は、増幅用トランジスタ３２のベースまたはゲートに接続されており、電圧変換回路４６は、増幅用トランジスタ３３のベースまたはゲートに接続されている。

増幅用トランジスタ３２，３３がＭＯＳ－ＦＥＴである場合、電圧変換回路４５，４６は、ＭＯＳ－ＦＥＴのゲートに接続されている。増幅用トランジスタ３２，３３がバイポーラトランジスタである場合、電圧変換回路４５，４６は、バイポーラトランジスタのベースに接続されている。増幅用トランジスタ３１～３３は、ＲＦ信号を増幅する。増幅用トランジスタ３１が第１のトランジスタであり、増幅用トランジスタ３２，３３が第２のトランジスタである。

電圧変換回路４５，４６は、制御回路１１から送られてくるコントロール電圧Ｖcntに応じて、増幅用トランジスタ３２，３３のベースまたはゲートをオンにさせる電圧であるオン電圧と、オフにさせる電圧であるオフ電圧とを切り替える。コントロール電圧Ｖcntは、利得を制御して調整するための電圧、すなわち利得制御信号に対応する電圧である。

増幅用トランジスタ３１は、制御回路１１から送られてくるコントロール電圧Ｖcntに従ってオンまたはオフになる。増幅用トランジスタ３１は、オンの場合に、ＲＦ信号を増幅してミキサー２４に送る。

電圧変換回路４５は、コントロール電圧Ｖcntが第１の特定値以上の場合に増幅用トランジスタ３２がオンになる電圧を、増幅用トランジスタ３２のベースまたはゲートに印加する。一方、電圧変換回路４５は、コントロール電圧Ｖcntが第１の特定値未満の場合に、増幅用トランジスタ３２がオフになる電圧を、増幅用トランジスタ３２のベースまたはゲートに印加する。

電圧変換回路４６は、コントロール電圧Ｖcntが第２の特定値以上の場合に増幅用トランジスタ３３がオンになる電圧を、増幅用トランジスタ３３のベースまたはゲートに印加する。一方、電圧変換回路４６は、コントロール電圧Ｖcntが第２の特定値未満の場合に、増幅用トランジスタ３３がオフになる電圧を、増幅用トランジスタ３３のベースまたはゲートに印加する。第１の特定値と第２の特定値とは、同じであってもよいし異なっていてもよい。以下では、第１の特定値が第２の特定値よりも小さい場合について説明する。

このように、増幅用トランジスタ３２，３３については、電圧変換回路と１対１で接続されている。すなわち、増幅用トランジスタ３２と電圧変換回路４５とが接続され、増幅用トランジスタ３３と電圧変換回路４６とが接続されている。そして、電圧変換回路４５，４６のそれぞれは、接続されている増幅用トランジスタ３２，３３に対し、コントロール電圧Ｖcntに応じて、オンとオフとを切り替えている。これにより、利得可変増幅器２３Ａは、増幅用トランジスタのサイズ調整を行っている。

ＲＦ信号用フィルタ２２が、第１列目から第３列目に印加するＲＦ信号の電圧が第１の電圧である電圧Ｖａであるとする。この場合、増幅用トランジスタ３１には、電圧Ｖａが印加される。ＲＦ信号用フィルタ２２から増幅用トランジスタ３１までのパスは、利得を調整するためのコントロール電圧Ｖcntの全ての範囲で動作するパスとなっている。

整合回路４１～４４は、インピーダンス整合を行う回路である。整合回路４１は、ＲＦ信号を送り出す側であるＲＦ信号用フィルタ２２のインピーダンスと、ＲＦ信号を受け入れる側である増幅用トランジスタ３２のインピーダンスとの間の整合をとる。

整合回路４２は、ＲＦ信号を送り出す側である増幅用トランジスタ３２のインピーダンスと、ＲＦ信号を受け入れる側であるミキサー２４のインピーダンスとの間の整合をとる。

整合回路４３は、ＲＦ信号を送り出す側であるＲＦ信号用フィルタ２２のインピーダンスと、ＲＦ信号を受け入れる側である増幅用トランジスタ３３のインピーダンスとの間の整合をとる。

整合回路４４は、ＲＦ信号を送り出す側である増幅用トランジスタ３３のインピーダンスと、ＲＦ信号を受け入れる側であるミキサー２４のインピーダンスとの間の整合をとる。

増幅用トランジスタ３２，３３に入力されるＲＦ信号のインピーダンス整合を行う整合回路４１，４３が第１の整合回路である。増幅用トランジスタ３２，３３から出力されるＲＦ信号のインピーダンス整合を行う整合回路４２，４４が第２の整合回路である。

制御回路１１は、信号処理装置４０に接続されており、信号処理装置４０からＲＦ信号の信号強度を示す信号強度情報を受け付ける。制御回路１１は、信号強度情報に基づいて、利得を調整するためのコントロール電圧Ｖcntを決定する。制御回路１１は、利得可変増幅器２３Ａが出力する信号の信号強度が、特定の信号強度となるように、すなわち特定の利得となるように、コントロール電圧Ｖcntを決定する。

制御回路１１は、信号強度情報で示される信号強度が弱いほど、利得が高くなるコントロール電圧Ｖcntを設定する。制御回路１１には、例えば、信号強度の基準値として、第１の基準値および第２の基準値が設定されている。第１の基準値＞第２の基準値である。

制御回路１１は、信号強度が第１の基準値よりも高い場合には、増幅用トランジスタ３１のみがオンになり、増幅用トランジスタ３２，３３がオフになるコントロール電圧Ｖcntを出力する。この場合、電圧変換回路４５，４６は、増幅用トランジスタ３２，３３をオフにするので、増幅用トランジスタ３２，３３での消費電力を抑制することができる。

制御回路１１は、信号強度が第２の基準値よりも高く、第１の基準値以下の場合には、増幅用トランジスタ３１，３２のみがオンになり、増幅用トランジスタ３３がオフになるコントロール電圧Ｖcntを出力する。この場合、電圧変換回路４６は、増幅用トランジスタ３３をオフにするので、増幅用トランジスタ３３での消費電力を抑制することができる。

制御回路１１は、信号強度が第２の基準値以下の場合には、増幅用トランジスタ３１～３３の全てがオンになるコントロール電圧Ｖcntを出力する。

つぎに、送受信機１００の動作について説明する。なお、利得可変増幅器２３Ａ，２５は、同様の動作を行うので、ここでは、利得可変増幅器２３Ａの動作について説明する。

アンテナ５０は、送受信モジュール１０が生成した送信信号を送信し、受信したＲＦ信号を送受信モジュール１０に送る。送受信モジュール１０は、アンテナ５０で受けたＲＦ信号に対して受信処理に関連する種々の信号処理を行って励振受信機２０の送信受信切替スイッチ２１に送る。

送信受信切替スイッチ２１は、ＲＦ信号を受け付けると、このＲＦ信号をＲＦ信号用フィルタ２２に送る。ＲＦ信号用フィルタ２２は、ＲＦ信号のうち所望の信号波のみを通過させて利得可変増幅器２３Ａに送る。

ＲＦ信号用フィルタ２２から利得可変増幅器２３ＡにＲＦ信号が送られてくると、このＲＦ信号は、増幅用トランジスタ３１および整合回路４１，４３に入力される。

整合回路４１は、インピーダンス整合を実行してＲＦ信号を増幅用トランジスタ３２に送る。すなわち、整合回路４１は、増幅用トランジスタ３２に入力するＲＦ信号のインピーダンス整合を実行する。

整合回路４３は、インピーダンス整合を実行してＲＦ信号を増幅用トランジスタ３３に送る。すなわち、整合回路４３は、増幅用トランジスタ３３に入力するＲＦ信号のインピーダンス整合を実行する。

制御回路１１は、増幅用トランジスタ３１を動作させることができるコントロール電圧Ｖcntを増幅用トランジスタ３１のベースまたはゲートに印加する。これにより、増幅用トランジスタ３１から、増幅されたＲＦ信号が出力され、ミキサー２４に送られる。

ミキサー２４は、利得可変増幅器２３Ａから出力された信号と、ＬＯ信号用発振器２７からのローカル信号とを混合する。利得可変増幅器２５は、利得可変増幅器２３Ａと同様の処理を実行し、ＲＦ信号をＩＦ信号用フィルタ２６に送る。ＩＦ信号用フィルタ２６は、ＩＦ信号のうち所望の信号波のみを通過させてＡＤ変換モジュール３０に送る。

ＡＤ変換モジュール３０は、ＩＦ信号用フィルタ２６から出力されたアナログ信号をデジタル信号に変換して信号処理装置４０に送る。信号処理装置４０は、デジタル信号に基づいて、種々の信号処理を実行する。また、信号処理装置４０は、利得可変増幅器２３Ａに入力されたＲＦ信号を検出し、信号強度情報を励振受信機２０が備える利得可変増幅器２３Ａの制御回路１１に送る。

制御回路１１は、信号強度情報に基づいて、利得を調整するためのコントロール電圧Ｖcntを決定する。電圧変換回路４５は、コントロール電圧Ｖcntに基づいて、増幅用トランジスタ３２がオンになる電圧またはオフになる電圧を、増幅用トランジスタ３２のベースまたはゲートに印加する。電圧変換回路４６は、コントロール電圧Ｖcntに基づいて、増幅用トランジスタ３３がオンになる電圧またはオフになる電圧を、増幅用トランジスタ３３のベースまたはゲートに印加する。

これにより、増幅用トランジスタ３１～３３のうち、コントロール電圧Ｖcntに対応する増幅用トランジスタのみが動作する。増幅用トランジスタ３１が動作する場合には、増幅用トランジスタ３１は、ＲＦ信号を増幅してミキサー２４に送る。

増幅用トランジスタ３２が動作する場合には、増幅用トランジスタ３２は、ＲＦ信号を増幅して整合回路４２に送る。整合回路４２は、インピーダンス整合を実行してＲＦ信号をミキサー２４に送る。

増幅用トランジスタ３３が動作する場合には、増幅用トランジスタ３３は、ＲＦ信号を増幅して整合回路４４に送る。整合回路４４は、インピーダンス整合を実行してＲＦ信号をミキサー２４に送る。

ミキサー２４は、利得可変増幅器２３Ａから出力された信号と、ＬＯ信号用発振器２７からのローカル信号とを混合する。利得可変増幅器２５は、利得可変増幅器２３Ａと同様の処理を実行し、ＩＦ信号をＩＦ信号用フィルタ２６に送る。ＩＦ信号用フィルタ２６は、ＩＦ信号のうち所望の信号波のみを通過させてＡＤ変換モジュール３０に送る。

ＡＤ変換モジュール３０は、アナログ信号であるＩＦ信号をデジタル信号に変換して信号処理装置４０に送る。信号処理装置４０は、デジタル信号に基づいて、種々の信号処理を実行する。

送受信機１００では、利得可変増幅器２３Ａ，２５が、入力された信号（ＲＦ信号、ＩＦ信号）の信号強度に基づいて、入出力信号の利得を調整することで、出力する信号の信号強度を調整する処理が繰り返される。利得可変増幅器２３Ａ，２５は、入力された信号の信号強度に応じた増幅用トランジスタを動作させることで、トランジスタサイズ（ゲート幅、またはエミッタサイズ）を調整して増幅用トランジスタ３１～３３の線形性を確保する。すなわち、利得可変増幅器２３Ａ，２５は、線形性が劣化することを防止する。これにより、利得可変増幅器２３Ａ，２５は、入力された信号強度に応じて利得を調整した場合であっても、出力する信号強度の低下を防止でき、スプリアスの増大を抑制できる。

このように実施の形態１では、制御回路１１が、入力された信号の信号強度に対応するコントロール電圧Ｖcnt（利得制御信号）を生成して、増幅用トランジスタ３１および電圧変換回路４５，４６に出力している。これにより、利得可変増幅器２３Ａ，２５は、必要な増幅用トランジスタを動作させ、不要な増幅用トランジスタへのゲートバイアス電圧印加を停止することができるので、増幅用トランジスタの消費電流を抑制することができ、電流低減効果を得ることができる。したがって、利得可変増幅器２３Ａ，２５は、消費電力の増大を抑制しつつ、利得を調整する際の増幅用トランジスタの線形性変動を抑制することができる。

実施の形態２．
つぎに、図４を用いて実施の形態２について説明する。実施の形態２では、利得可変増幅器が、インピーダンス整合を、入力された信号の信号強度に対応するインピーダンス整合に切り替える。

図４は、実施の形態２にかかる利得可変増幅器の構成を示す図である。図４に示す利得可変増幅器２３Ｂの各構成要素のうち図３に示す実施の形態１の利得可変増幅器２３Ａと同一機能を達成する構成要素については同一符号を付しており、重複する説明は省略する。なお、実施の形態２の利得可変増幅器２５は、利得可変増幅器２３Ｂと同様の構成を有しているので、その説明は省略する。

実施の形態２にかかる利得可変増幅器２３Ｂは、実施の形態１にかかる利得可変増幅器２３Ａと比較して、切替回路５５，５６を備えている。また、利得可変増幅器２３Ｂは、整合回路４１～４４の代わりに、切替整合回路５１～５４を備えている。

切替整合回路５１は、整合回路４１と同じ位置に配置されており、整合回路４１と同様の接続構成となっている。切替整合回路５２は、整合回路４２と同じ位置に配置されており、整合回路４２と同様の接続構成となっている。切替整合回路５３は、整合回路４３と同じ位置に配置されており、整合回路４３と同様の接続構成となっている。切替整合回路５４は、整合回路４４と同じ位置に配置されており、整合回路４４と同様の接続構成となっている。実施の形態２では、切替整合回路５１，５３が第１の整合回路であり、切替整合回路５２，５４が第２の整合回路である。

切替回路５５，５６は、制御回路１１に接続されており、制御回路１１から送られてくるコントロール電圧Ｖcntを受け付ける。切替回路５５は、切替整合回路５１，５２に接続されており、切替回路５６は、切替整合回路５３，５４に接続されている。

切替回路５５は、コントロール電圧Ｖcntに対応する切替指令を切替整合回路５１，５２に送る。切替指令は、インピーダンス整合を、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に対応するインピーダンス整合に切り替えさせる指令である。したがって、切替回路５５は、コントロール電圧Ｖcntに基づいて、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に対応する切替指令を生成し切替整合回路５１，５２に送る。

同様に、切替回路５６は、コントロール電圧Ｖcntに対応する切替指令を切替整合回路５３，５４に送る。すなわち、切替回路５６は、コントロール電圧Ｖcntに基づいて、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に対応する切替指令を生成し切替整合回路５３，５４に送る。

切替整合回路５１，５２は、切替回路５５からの切替指令に従って、インピーダンス整合を、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に対応するインピーダンス整合に切り替える。切替整合回路５３，５４は、切替回路５６からの切替指令に従って、インピーダンス整合を、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に対応するインピーダンス整合に切り替える。

これにより、利得可変増幅器２３Ｂは、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に応じた増幅用トランジスタでＲＦ信号を増幅できるとともに、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に応じたインピーダンス整合を実行することができる。

なお、利得可変増幅器２３Ｂは、電圧変換回路４５，４６を備えていなくてもよい。この場合、切替回路５５，５６は、コントロール電圧Ｖcntに基づいて、ＲＦ信号をシャットダウンするか、インピーダンス整合するかを切替える。インピーダンス整合する場合、切替回路５５，５６は、コントロール電圧Ｖcntに基づいて、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に対応する切替指令を生成し切替整合回路５１～５４に送ってもよい。

切替回路５５は、コントロール電圧Ｖcntが第１の特定値以上の場合にインピーダンス整合させる指令を切替整合回路５１，５２に送る。一方、切替回路５５は、コントロール電圧Ｖcntが第１の特定値未満の場合にＲＦ信号をシャットダウンさせる指令を切替整合回路５１，５２に送る。

切替回路５６は、コントロール電圧Ｖcntが第２の特定値以上の場合にインピーダンス整合させる指令を切替整合回路５３，５４に送る。一方、切替回路５６は、コントロール電圧Ｖcntが第２の特定値未満の場合にＲＦ信号をシャットダウンさせる指令を切替整合回路５３，５４に送る。これにより、切替回路５５，５６は、信号パスの導通と非導通とを切り替える。

切替整合回路５１～５４は、インピーダンス整合させる指令を受け付けた場合には、インピーダンス整合を実施する。切替整合回路５１～５４は、ＲＦ信号をシャットダウンさせる指令を受け付けた場合には、ＲＦ信号をシャットダウンする。

切替整合回路５１～５４は、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度が強い場合には、ＲＦ信号をシャットダウンするので、増幅用トランジスタ３２，３３での消費電力を抑制することができる。したがって、利得可変増幅器２３Ｂは、消費電力の増大を抑制しつつ、利得を調整する際の増幅用トランジスタの線形性変動を抑制することができる。

このように実施の形態２では、制御回路１１が信号強度情報に対応するコントロール電圧Ｖcntを出力し、切替回路５５，５６が、コントロール電圧Ｖcntに対応する切替指令を切替整合回路５１～５４に送っている。そして、切替整合回路５１～５４が、切替指令に従って、インピーダンス整合を、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に対応するインピーダンス整合に切り替えている。これにより、利得可変増幅器２３Ｂは、利得可変増幅器２３Ｂに入力されたＲＦ信号の信号強度に応じたインピーダンス整合を実行することができる。

ここで、送受信機１００の利得可変増幅器２３Ａ，２３Ｂが備える制御回路１１のハードウェア構成について説明する。利得可変増幅器２３Ａ，２３Ｂにおいて、制御回路１１は、処理回路により実現される。処理回路は、メモリに格納されるプログラムを実行するプロセッサおよびメモリであってもよいし、専用のハードウェアであってもよい。

図５は、実施の形態１，２に係る利得可変増幅器が備える制御回路をプロセッサおよびメモリで実現する場合の処理回路の構成例を示す図である。図５に示す処理回路９０は制御回路１１であり、プロセッサ９１およびメモリ９２を備える。処理回路９０がプロセッサ９１およびメモリ９２で構成される場合、処理回路９０の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、メモリ９２に格納される。処理回路９０では、メモリ９２に記憶されたプログラムをプロセッサ９１が読み出して実行することにより、各機能を実現する。すなわち、処理回路９０は、制御回路１１の処理が結果的に実行されることになるプログラムを格納するためのメモリ９２を備える。このプログラムは、処理回路９０により実現される各機能を制御回路１１に実行させるためのプログラムであるともいえる。このプログラムは、プログラムが記憶された記憶媒体により提供されてもよいし、通信媒体など他の手段により提供されてもよい。

プロセッサ９１の例は、ＣＰＵ（Central Processing Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）ともいう）またはシステムＬＳＩ（Large Scale Integration）である。メモリ９２の例は、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）である。

図６は、実施の形態１，２に係る利得可変増幅器が備える制御回路を専用のハードウェアで構成する場合の処理回路の例を示す図である。図６に示す処理回路９３は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、またはこれらを組み合わせたものが該当する。処理回路９３については、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。このように、処理回路９３は、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述の各機能を実現することができる。

以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１０ 送受信モジュール、１１ 制御回路、２０ 励振受信機、２１ 送信受信切替スイッチ、２２ ＲＦ信号用フィルタ、２３Ａ，２３Ｂ，２５ 利得可変増幅器、２４ ミキサー、２６ ＩＦ信号用フィルタ、２７ ＬＯ信号用発振器、２８ ＲＦ信号用発振器、２９ 送信用増幅器、３０ ＡＤ変換モジュール、３１～３３ 増幅用トランジスタ、４０ 信号処理装置、４１～４４ 整合回路、４５，４６ 電圧変換回路、５０ アンテナ、５１～５４ 切替整合回路、５５，５６ 切替回路、９０ 処理回路、９１ プロセッサ、９２ メモリ、９３ 処理回路、１００ 送受信機。

Claims (3)

1. 入力された信号である入力信号を増幅する第１のトランジスタと、
   前記第１のトランジスタに並列接続されるとともに、前記入力信号を増幅する第２のトランジスタと、
   前記入力信号を増幅する際の利得を制御する利得制御信号を生成して出力する制御回路と、
   前記利得制御信号に基づいて、前記第２のトランジスタをオンにさせる電圧であるオン電圧、または前記第２のトランジスタをオフにさせる電圧であるオフ電圧を生成し前記第２のトランジスタに出力する電圧変換回路と、
   を備え、
   前記制御回路は、前記入力信号の信号強度に対応する前記利得制御信号を生成して、前記第１のトランジスタおよび前記電圧変換回路に出力する、
   ことを特徴とする利得可変増幅器。
2. 前記第２のトランジスタおよび前記電圧変換回路は、複数であり、
   前記第２のトランジスタと前記電圧変換回路とは１対１で接続され、
   前記電圧変換回路のそれぞれは、接続されている前記第２のトランジスタに対し、前記利得制御信号に基づいて前記オン電圧または前記オフ電圧を生成して出力する、
   ことを特徴とする請求項１に記載の利得可変増幅器。
3. 前記第２のトランジスタに入力される前記入力信号のインピーダンス整合を行う第１の整合回路と、
   前記第２のトランジスタから出力される前記入力信号のインピーダンス整合を行う第２の整合回路と、
   前記第１の整合回路および前記第２の整合回路に、前記利得制御信号に対応するインピーダンス整合に切り替えさせる切替指令を出力する切替回路と、
   をさらに備える、
   ことを特徴とする請求項１または２に記載の利得可変増幅器。

Images