JP2022135738A - 撮像装置、その駆動方法、および電子機器 - Google Patents
撮像装置、その駆動方法、および電子機器 Download PDFInfo
- Publication number
- JP2022135738A JP2022135738A JP2021035742A JP2021035742A JP2022135738A JP 2022135738 A JP2022135738 A JP 2022135738A JP 2021035742 A JP2021035742 A JP 2021035742A JP 2021035742 A JP2021035742 A JP 2021035742A JP 2022135738 A JP2022135738 A JP 2022135738A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- transistor
- imaging device
- region
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 49
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 238000003384 imaging method Methods 0.000 claims description 146
- 239000000758 substrate Substances 0.000 claims description 66
- 238000009792 diffusion process Methods 0.000 claims description 53
- 238000007667 floating Methods 0.000 claims description 53
- 238000012546 transfer Methods 0.000 claims description 51
- 238000012545 processing Methods 0.000 claims description 48
- 230000003321 amplification Effects 0.000 claims description 35
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000012528 membrane Substances 0.000 claims 1
- 238000004891 communication Methods 0.000 description 48
- 238000001514 detection method Methods 0.000 description 45
- 238000010586 diagram Methods 0.000 description 27
- 230000000875 corresponding effect Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000033001 locomotion Effects 0.000 description 3
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000010267 cellular communication Effects 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】量子効率の低下を抑制することのできる撮像装置およびこの撮像装置を用いた電子機器を提供する。【解決手段】本開示の撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、を備えている。【選択図】図3
Description
本開示の実施形態は、撮像装置、その駆動方法、および電子機器に関する。
フォトダイオードが設けられた受光層と、画素トランジスタが形成された層とを積層した構造を備えた撮像装置が知られている(例えば特許文献1参照)。このような積層構造にすることで、単位基板面積当たりのフォトダイオードの面積およびトランジスタ面積を増加させることによりダイナミックレンジを増大させている。
しかしながら、特許文献1の撮像装置では、画素面積が大きくなるため、画素サイズを小型化できないという問題がある。
本開示は、画素サイズを大きくせずにダイナミックレンジを容易に増大することのできる撮像装置、その駆動方法、および電子機器を提供する。
本開示は、画素サイズを大きくせずにダイナミックレンジを容易に増大することのできる撮像装置、その駆動方法、および電子機器を提供する。
本開示の第1態様による撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、前記画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、を備えている。
第1態様による撮像装置において、前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含んでいてもよい。
第1態様による撮像装置において、前記閾値電圧が制御されるトランジスタは、前記リセットトランジスタおよび前記選択トランジスタのうちの少なくとも一方であってもよい。
第1態様による撮像装置において、前記閾値電圧が制御されるトランジスタは、ウェル領域に配置され、前記回路は前記ウェル領域に印加する電位を制御してもよい。
第1態様による撮像装置において、前記画素トランジスタを構成する前記複数のトランジスタはnチャネルMOSトランジスタであってもよい。
第1態様による撮像装置において、前記画素トランジスタを構成する前記複数のトランジスタは、pチャネルMOSトランジスタであってもよい。
第1態様による撮像装置において、前記複数の画素はそれぞれ、第1領域に配置された光電変換素子と、前記第1領域上の第2領域に配列されたウェル領域とを備え、前記複数の画素における前記ウェル領域は、それぞれ絶縁膜によって分離されてもよい。
第1態様による撮像装置において、前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第1領域に配置されてもよい。
第1態様による撮像装置において、前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第2領域に配置されてもよい。
第1態様による撮像装置において、前記複数の画素はそれぞれ、光電変換素子と、前記光電変換素子上に配列され前記画素トランジスタが配置されるウェル領域と、を備え、前記ウェル領域は、前記ウェル領域と導電型が異なる半導体領域によって覆われていてもよい。
第1態様による撮像装置において、前記画素トランジスタの前記複数のトランジスタはそれぞれ、異なる画素に対応して設けられてもよい。
第1態様による撮像装置において、前記画素群は、前記画素アレイ部の面方向に配置される、第1領域、第2領域、第3領域および第4領域を有し、前記第1領域は、第1画素群を有し、前記第2領域は、第2画素群を有し、前記第3領域は、前記第1領域と前記第2領域の間に配置され、前記画素トランジスタの第1部分を有し、前記第4領域は、前記第2領域を間に挟んで前記第3領域の反対側に配置され、前記画素トランジスタの第2部分を有してもよい。
第1態様による撮像装置において、前記第1画素群は複数の第1画素を備え、前記複数の第1画素はそれぞれ第1導電型の第1半導体領域によって分離され、前記第2画素群は複数の第2画素を備え、前記複数の第2画素はそれぞれ前記第1導電型の第2半導体領域によって分離され、前記第1部分は前記第1導電型の第1ウェル領域に配置され、前記第1ウェル領域は前記第1導電型と異なる第2導電型の第3半導体領域によって分離され、 前記第2部分は前記第1導電型の第2ウェル領域に配置され、前記第2ウェル領域は前記第2導電型の第4半導体領域によって分離されてもよい。
第1態様による撮像装置において、差動増幅部を更に備え、前記画素アレイ部は、第1画素を有する第1画素群および第2画素を有する第2画素群を備え、前記第1画素に含まれる光電変換素子に入射光が入射し、前記第2画素に含まれる光電変換素子は前記入射光が入射しないように構成され、前記差動増幅部は、リセット期間と読み出し期間において前記第1画素群と前記第2画素で異なる電流を流してもよい。
第1態様による撮像装置において、前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含み、前記差動増幅部は、前記第1画素群および前記第2画素群のそれぞれの前記増幅トランジスタに定電流を流すテール電流源と、前記第1画素群と前記第2画素群に等しい電流を流すカレントミラー回路と、を備えていてもよい。
第1態様による撮像装置において、前記差動増幅部は、リセット期間中に前記第2画素群に所定の電流を流すリセット用定電流回路を更に備えてもよい。
第2態様による撮像装置の駆動方法において、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、を備えた撮像装置の駆動方法であって、読み出し期間中に、前記複数のトランジスタのうちの少なくとも1つのトランジスタの基板電位を制御することにより前記トランジスタの閾値電圧を制御する。
第2態様による撮像装置の駆動方法において、前記トランジスタがnチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに正のパル電圧を印加してもよい。
第2態様による撮像装置の駆動方法において、前記トランジスタがnチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに負のパル電圧を印加してもよい。
第3態様による電子機器において、撮像装置と、前記撮像装置で撮像された画素信号に基づいて信号処理を行う信号処理部と、を備え、前記撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、を備えている。
まず、本開示の撮像装置に至った経緯について説明する。特許文献1においては、フォトダイオードの面積を増大させることによりダイナミックレンジを増大していた。しかし、単にフォトダイオードの飽和信号量だけを増大した場合、画素トランジスタやさらに後段の回路ブロックで処理すべき電圧振幅も増える。この場合、後段回路のダイナミックレンジも併せて更に増大させなければ、最終的に画像として取り扱うことのできる電子数、すなわち撮像装置のダイナミックレンジは増加しない。そこで、本願発明者は鋭意研究に努めた結果、画素トランジスタのウェル領域に印加するウェル電位を調整することにより、画素トランジスタの閾値を制御してダイナミックレンジの更なる増大を図ればよいことに思い至った。本開示の以下の実施形態では、画素トランジスタのウェル電位を調整した撮像装置について述べる。
本開示の実施形態について図面を参照して説明する。以下の実施形態では、撮像装置および電子機器の構成部分を主に説明するが、撮像装置および電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
また、以下の説明で参照される図面は、本開示の実施形態の説明と、その理解を促すための図面であり、分かり易くするために、図中に示される形状、寸法、比などは実際と異なる場合がある。
(第1実施形態)
第1実施形態による撮像装置について図1乃至図7を参照して説明する。この第1実施形態の撮像装置は、m、nを自然数としたとき、m行n列に配列された画素群と、この画素群に対応して設けられた画素トランジスタと、を備えている。本実施形態の画素群およびこの画素群に対応して設けられた画素トランジスタについて図1を参照して説明する。図1に示すように、画素群10はアレイ状に配置された複数(図1では4個)の画素1111~1122を備え、これらの画素1111~1122がそれぞれ光電変換素子(フォトダイオード)PDを備えている。フォトダイオードFDは例えばシリコンから構成される。
第1実施形態による撮像装置について図1乃至図7を参照して説明する。この第1実施形態の撮像装置は、m、nを自然数としたとき、m行n列に配列された画素群と、この画素群に対応して設けられた画素トランジスタと、を備えている。本実施形態の画素群およびこの画素群に対応して設けられた画素トランジスタについて図1を参照して説明する。図1に示すように、画素群10はアレイ状に配置された複数(図1では4個)の画素1111~1122を備え、これらの画素1111~1122がそれぞれ光電変換素子(フォトダイオード)PDを備えている。フォトダイオードFDは例えばシリコンから構成される。
これらの光電変換素子PDは、図2に示すように、半導体層12に配置され、半導体層12の上層22に画素トランジスタが配置される。図2は,図1に示す切断線A-Aによって切断した断面図である。図2に示すように、隣接するフォトダイオードPDはトレンチに埋め込まれた絶縁膜15によって絶縁される。なお、図2は、画素1121にも画素トランジスタが形成されるものとしている。
画素トランジスタ20は、リセットトランジスタRST、増幅トランジスタAMP、および選択トランジスタSELを備えている。これらのトランジスタがそれぞれnチャンネルトランジスタであってpウェル領域26に形成され、それぞれのソース領域およびドレイン領域21はn+領域となる。各画素トランジスタは、pウェル領域26に形成される。リセットトランジスタRSTは画素1111上に配置され、増幅トランジスタAMPは画素1112上に配置され、選択トランジスタSELは画素1122上に配置される。なお、図1では、各画素11ij(i、j=1,2)において、画素トランジスタが形成された領域(pウェル領域)は、絶縁膜(例えばシリコン酸化膜)27によって絶縁分離されている。しかし、選択トランジスタSELが形成された画素1122以外の画素1111、1112、1121は、絶縁膜27によって分離されなくとも良い。
また、図1に示すように、画素トランジスタが設けられた画素上の領域(pウェル)26にはそれぞれ画素トランジスタの基板電位を調整するための端子(パッド)25が設けられている。この端子25はpウェル領域よりもp型の不純物濃度が高いp+領域からなっている。なお、図2では、端子25は2個が表示されているが図1に示すように1個でもよい、
また、画素11ij(i,j=1,2)のそれぞれにはフォトダイオードPDから信号電荷を蓄積するフローティングディフュージョンFDが設けられ、フォトダイオードPDとフローティングディフュージョンFDとは転送ゲートTGによって接続される。
このように構成された画素群10の回路図を図3に示す。図3から分かるように、画素1111~1122において、それぞれの光電変換素子FDは転送ゲートTGを介してフローティングディフュージョンFDに接続されている。なお、図3では4個の画素の光電変換素子FDと、転送ゲートTGは、1つに纏めて表示してある。このフローティングディフュージョンFDはリセットトランジスタRSTを介して電源VDDに接続されているとともに、増幅トランジスタAMPのゲートに接続されている。この増幅トランジスタAMPはドレインが電源VDDに接続され、ドレインが選択トランジスタSELのソースに接続されている。すなわち、増幅トランジスタAMPはソースフォロアアンプとなる。なお、本実施形態においては、選択トランジスタSELの基板電位調整端子25にはVwellが印加され、リセットトランジスタRSTおよび増幅トランジスタAMPのそれぞれの基板電位調整端子25にはVSSが印加される。
このように構成された画素における読み出し動作について図4を参照して説明する。図4は、本実施形態の撮像装置の読み出し動作における、転送ゲートTGおよび画素トランジスタSEL、RSLのポテンシャルを示す。露光が終了した段階で、光電変換素子PDには信号電荷40が集積されている。このとき、転送ゲートTGに例えば-1.2Vから2.8Vの幅の転送パルスを供給すると、転送ゲートTGのポテンシャルは矢印81の範囲を変動する。このポテンシャルの変動により、信号電荷40は、フローティングディフュージョンFDに流れ込む。電位-1.2Vは転送ゲートTGがオフする電位であり、2.8Vは転送ゲートTGがオンする電位である。なお、フローティングディフュージョンFDには、露光期間中に雑音電荷が蓄積されている。このとき、選択された行の画素のリセットトランジスタRSTのゲートにリセットパルスを印加する。このリセットパルスは0Vから2.8Vの範囲にある。電位0VはリセットトランジスタRSTがオフする電位であり、電位2.8VはリセットトランジスタRSTがオンする電位である。フローティングディフュージョンFDにどのくらい信号を貯められるかは、リセットトランジスタRSTのポテンシャルの壁の高さで決まる。リセットトランジスタRSTにリセットパルスが印加されることによって、図4に示すようにリセットトランジスタRSLのポテンシャルが矢印82のように変動する。これにより、フローティングディフュージョンFDから雑音電荷が排出されるとともにフローティングディフュージョンFDが電位VDDにリセットされる。さらに選択トランジスタSELのゲートに行選択パルス(例えば、-1.2Vから2.8Vの範囲)が印加されると、選択トランジスタSELのポテンシャルが矢印の矢印83のように変動する。すると、ソースフォロアアンプAMPが導通状態になり、リセットされたフローティングディフュージョンFDの電位がソースフォロアアンプAMPから出力される。続いて選択された行の画素の転送ゲートTGに後述する垂直駆動部254(図5)から読み出しパルスが印加され、光電変換素子PDの信号電荷40がフローティングディフュージョンFDに転送されてフローティングディフュージョンFDの電位が低下する。続いて、信号電荷が蓄積されたフローティングディフュージョンFDの電荷がソースフォロアアンプAMPから出力される。次のステップで、リセット出力と信号電荷による出力との差分が例えば相関二重サンプリングで得られる。最後のステップで、フローティングディフュージョンFD内の信号電荷をリセットして読み出し動作が完了する。このとき、本実施形態においては、選択トランジスタSELの基板電位Vwellを、端子25を介して調整する。基板電位Vwellを選択トランジスタSELのゲート、ソース、ドレインに対して低い電位に設定すると、選択トランジスタSELの閾値電圧Vtが矢印84に示すように高くなり、選択トランジスタSELがオンしにくくなる。逆に、基板電位Vwellを選択トランジスタSELのゲート、ソース、ドレインに対して高い電位に設定すると、選択トランジスタSELの閾値電圧Vtが矢印85に示すように低くなり、選択トランジスタSELがオンし易くなる。なお、本実施形態においては、読み出し時には、選択トランジスタSELの基板電位調整端子25には電位Vwellが与えられ、リセットトランジスタRSTおよび増幅トランジスタAMPの基板電位調整端子25に電位VSSが与えられる。
上述したように、読み出し時に選択トランジスタSELの基板電位を調整することにより、信号レベルに影響を与えず、扱える信号のレンジを拡大することができる。すなわちダイナミックレンジを容易に増大することができる。
次に、第1実施形態による撮像装置の全体構成を図5に示す。この実施形態の撮像装置250は、例えば裏面照射型のイメージセンサ250であって、画素領域251と、画素駆動線252と、垂直信号線253と、垂直駆動部254と、カラム処理部255と、水平駆動部256と、システム制御部257と、信号処理部258と、メモリ部259と、を備えている。これらが図示せぬシリコン基板等の半導体基板(チップ)に形成されている。なお、画素領域251を第1半導体基板からなるセンサチップに形成され、画素駆動線252、垂直信号線253、垂直駆動部254、カラム処理部255、水平駆動部256、システム制御部257、信号処理部258、およびメモリ部259を第2半導体基板からなる回路チップに形成し、これらのチップを貼り合わせてもよい。
画素領域251には、画素が2次元配列された画素アレイであって、光信号を電気信号に変換して撮像を行う。この画素領域251には画素に対して2行ごとに画素駆動線252が設けられ、2列ごとに垂直信号線253が設けられている。本実施形態において、画素領域251を構成する画素の構成について、後で詳細に説明する。
垂直駆動部254は、シフトレジスタやアドレスデコーダなどによって構成され、画素領域251の各撮像素子に蓄積された電荷に対応する画素信号が、奇数列、偶数列の順に行単位で上から順に読み出されるように、画素駆動線252に駆動信号を供給する。
カラム処理部255は、画素領域251の画素の2列ごとに信号処理回路を有する。カラム処理部255の各信号処理回路は、対応する画素から読み出され、垂直信号線253を通して供給される画素信号に対して、A/D変換処理、相関二重サンプリング(CDS(Correlated Double Sampling))処理等の信号処理を行う。カラム処理部255は信号処理後の画素信号を一時的に保持する。
水平駆動部256は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部255の信号処理回路を順番に選択する。これにより、カラム処理部255の各信号処理回路で信号処理された画素信号が順番に信号処理部258に出力される。
システム制御部257は、各種のタイミング信号を生成するタイミングジェネレータ等で構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部254、カラム処理部255、および水平駆動部256を制御する。
信号処理部258は、カラム処理部から出力される画素信号に対して種々の信号処理を行う。このとき、信号処理部258は、必要に応じて信号処理の途中結果などをメモリ部259に格納し、必要なタイミングで参照する。信号処理部258は、信号処理後の画素信号を出力する。
信号処理部258は、カラム処理部から出力される画素信号に対して種々の信号処理を行う。このとき、信号処理部258は、必要に応じて信号処理の途中結果などをメモリ部259に格納し、必要なタイミングで参照する。信号処理部258は、信号処理後の画素信号を出力する。
メモリ部259は、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)などにより構成される。
第1実施形態の撮像装置の画素領域251において、2次元配列された複数の画素は、2行2列に配置された画素を有する画素群に分けられる。例えば、図6に示すように画素領域251は、m、nを自然数としたとき、m行n列に配列された画素群1011~10mnを備えている。各画素群10ij(i=1,・・・,m、j=1,・・・,n)は、図1に示す2行2列に配置された画素1111~1122を備えている。
第1実施形態においては、画素の選択トランジスタSELには基板電位Vwellが図5に示す垂直駆動部254から画素駆動線252を介して供給される。このため、図6に示すように、第i(i=1,・・・,m)行の画素群10i1~10inにおける画素の選択トランジスタSELには、この選択トランジスタSELのゲートに接続された配線SELiの他に基板電位Vwellを供給する配線Vwelliが設けられる。すなわち、同じ行の画素群における各画素の選択トランジスタSELには、これらの選択トランジスタSELをオン状態にするパルスと、これらの選択トランジスタSELの基板電位を調整するパルスが同時に与えられる。これらのパルス波形を図7に示す。なお、配線SELi(i=1,・・・,m)および配線Vwelliは、画素駆動線252を介して垂直駆動部254に接続される。
第i(i=1,・・・,m)行の配線SELiに供給されるパルスと、配線VWlliに供給されるパルスは、図7に示すように第1行から第m行まで順次与えられ、読み出し動作が行われる。配線SELi(i=1,・・・,m)に供給されるパルスと、配線VWlliに供給されるパルスは、オンタイミング(立ち上がり時期)およびオフタイミング(立ち下がり時期)が一致していることが好ましい。配線SELi(i=1,・・・,m)に供給されるパルスおよび配線VWlliに供給されるパルスのオンタイミングがその前の読み出し動作におけるオフタイミングとオーバラップする、または配線SELi(i=1,・・・,m)に供給されるパルスおよび配線VWlliに供給されるパルスのオフタイミングがその前の読み出し動作におけるオンタイミングとオーバラップする場合は、読み出し電流が混合するため、避けることが好ましい。
また、配線Vwelli(i=1,・・・,m)に供給されるパルスの振幅は、大きい方が閾値電圧Vtを制御する効果も大きくなる。しかし、振幅を大きくする場合、パルス信号の遅延の増大や、電力消費が増大するため、振幅は必要な閾値電圧Vtの制御量、遅延時間、および消費電力を考慮して決定される。
なお、選択トランジスタSELのウェル領域等に供給される電位Vwellを高いままにすると、選択トランジスタSELのオフ時の効果が得られず、リーク電流が増える。選択トランジスタSELのオフ時には、選択トランジスタSELおよびリセットトランジスタRSTをオフするタイミングよりも後に、ウェル領域の電位を下げることが好ましい。
また、本実施形態では、各画素群は2行2列に配置された画素を有していたが、画素が2行4列に配置された画素群、または画素群が1つの画素からなる場合であってもよい。さらに、各画素群に2個以上の選択トランジスタが配置されていてもよい。これらの場合においても、画素から出力される信号VSL(図3参照)の振幅に変化はなく、後段のアナログ回路は本実施形態と同じアナログ回路を使用することができる。
以上説明したように、本実施形態によれば、画素群に含まれる選択トランジスタSELの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。
(第2実施形態)
第2実施形態による撮像装置について図8乃至図12を参照して説明する。第2実施形態の撮像装置は、基板電位を調整する画素トランジスタをリセットトランジスタRSTとした以外は第1実施形態の撮像装置と同じ構成を備えている。図8に第2実施形態の撮像装置の画素群の構成を示し、図9に画素群の画素トランジスタの回路図を示し、図10に画素群の読み出し時のポテンシャル図を示す。
第2実施形態による撮像装置について図8乃至図12を参照して説明する。第2実施形態の撮像装置は、基板電位を調整する画素トランジスタをリセットトランジスタRSTとした以外は第1実施形態の撮像装置と同じ構成を備えている。図8に第2実施形態の撮像装置の画素群の構成を示し、図9に画素群の画素トランジスタの回路図を示し、図10に画素群の読み出し時のポテンシャル図を示す。
図8および図9から分かるように、画素トランジスタを構成するリセットトランジスタRST、増幅トランジスタAMP、および選択トランジスタSEL、転送ゲートTGは第1実施形態の場合と同様に、nチャネルトランジスタであり、リセットトランジスタRSTに基板電位を調整する電位Vwellが供給される。すなわち、図8に示す増幅トランジスタAMP、選択トランジスタSELの基板電位調整端子25には電位VSSが与えられ、リセットトランジスタRSTの基板電位調整端子25には電位Vwellが供給される。
次に、第2実施形態の撮像装置の読み出し動作について図10を参照して説明する。図10は、第2実施形態の撮像装置の読み出し動作における、転送ゲートTGおよび画素トランジスタSEL、RSLのポテンシャルを示す。露光が終了した段階で、光電変換素子PDには信号電荷40が集積されている。このとき、転送ゲートTGに例えば-1.2Vから2.8Vの幅の転送パルスを供給すると、転送ゲートTGのポテンシャルは矢印81の範囲を変動する。これにより、信号電荷40は、フローティングディフュージョンFDに流れ込む。電位-1.2Vは転送ゲートTGがオフする電位であり、2.8Vは転送ゲートTGがオンする電位である。なお、フローティングディフュージョンFDには、露光期間中に蓄積された雑音電荷がある。このとき、選択された行の画素のリセットトランジスタRSTのゲートにリセットパルスを印加する。このリセットパルスは0Vから2.8Vの範囲にある。電位0VはリセットトランジスタRSTがオフする電位であり、電位2.8VはリセットトランジスタRSTがオンする電位である。リセットトランジスタRSTにリセットパルスが印加されることによって、図10に示すようにリセットトランジスタRSLのポテンシャルが矢印82のように変動する。これにより、フローティングディフュージョンFDから雑音電荷が排出されるとともにフローティングディフュージョンFDが電位VDDにリセットされる。さらに選択トランジスタSELのゲートに行選択パルス(例えば、-1.2Vから2.8Vの範囲)が印加されると、選択トランジスタSELのポテンシャルが矢印の矢印83のように変動する。すると、ソースフォロアアンプAMPが導通状態になり、リセットされたフローティングディフュージョンFDの電位がソースフォロアアンプAMPから出力される。続いて選択された行の画素の転送ゲートTGに後述する垂直駆動部254(図5)から読み出しパルスが印加され、光電変換素子PDの信号電荷40がフローティングディフュージョンFDに転送されてフローティングディフュージョンFDの電位が低下する。続いて、信号電荷が蓄積されたフローティングディフュージョンFDの電荷がソースフォロアアンプAMPから出力される。次のステップで、リセット出力と信号電荷による出力との差分が例えば相関二重サンプリングで得られる。最後のステップで、フローティングディフュージョンFD内の信号電荷をリセットして読み出し動作が完了する。このとき、本実施形態においては、リセットトランジスタRSTの基板電位Vwellを、端子25を介して調整する。基板電位VwellをリセットトランジスタRSTのゲート、ソース、ドレインに対して低い電位に設定すると、リセットトランジスタRSTの閾値電圧Vtが矢印84に示すように高くなり、リセットトランジスタRSTがオンしにくくなる。逆に、基板電位VwellをリセットトランジスタRSTのゲート、ソース、ドレインに対して高い電位に設定すると、リセットトランジスタRSTの閾値電圧Vtが矢印85に示すように低くなり、リセットトランジスタRSTがオンし易くなる。
上述したように、読み出し時にリセットトランジスタRSTの基板電位を調整することにより、信号レベルに影響を与えず、扱える信号のレンジを拡大することができる。すなわちダイナミックレンジを容易に増大することができる。
第2実施形態においては、画素のリセットトランジスタRSTには基板電位Vwellが図5に示す垂直駆動部254から画素駆動線252を介して供給される。このため、図11に示すように、第i(i=1,・・・,m)行の画素群10i1~10inにおける画素のリセットトランジスタRSTには、このリセットトランジスタRSTのゲートに接続された配線RSTiの他に基板電位Vwellを供給する配線Vwelliが設けられる。すなわち、同じ行の画素群における各画素のリセットトランジスタRSTには、これらのリセットトランジスタRSTをオン状態にするパルスと、これらのリセットトランジスタRSTの基板電位を調整するパルスが同時に与えられる。これらのパルス波形を図12に示す。配線RSTi(i=1,・・・,m)および配線Vwelliは図5に示す画素駆動線252を介して垂直駆動部254に接続される。
第i(i=1,・・・,m)行の配線RSTiに供給されるパルスと、配線VWlliに供給されるパルスは、図12に示すように第1行から第m行まで順次与えられ、読み出し動作が行われる。配線RSTi(i=1,・・・,m)に供給されるパルスと、配線VWlliに供給されるパルスは、オンタイミング(立ち上がり時期)およびオフタイミング(立ち下がり時期)が一致していることが好ましい。配線RSTi(i=1,・・・,m)に供給されるパルスおよび配線VWlliに供給されるパルスのオンタイミングがその前の読み出し動作におけるオフタイミングとオーバラップする、または配線RSTi(i=1,・・・,m)に供給されるパルスおよび配線VWlliに供給されるパルスのオフタイミングがその前の読み出し動作におけるオンタイミングとオーバラップする場合は、読み出し電流が混合するため、避けることが好ましい。
また、第1実施形態の場合と同様に、配線Vwelli(i=1,・・・,m)に供給されるパルスの振幅は、大きい方が閾値電圧Vtを制御する効果も大きくなる。しかし、振幅を大きくする場合、パルス信号の遅延の増大や、電力消費が増大するため、振幅は必要な閾値電圧Vtの制御量、遅延時間、および消費電力を考慮して決定される。
また、第2実施形態では、各画素群は2行2列に配置された画素を有していたが、画素が2行4列に配置された画素群、または画素群が1つの画素からなる場合であってもよい。さらに、各画素群に2個以上の選択トランジスタが配置されていてもよい。これらの場合においても、画素から出力される信号VSL(図3参照)の振幅に変化はなく、後段のアナログ回路は本実施形態と同じアナログ回路を使用することができる。
以上説明したように、第2実施形態によれば、画素群に含まれるリセットトランジスタRSTの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。
なお、第2実施形態の撮像装置において、第1実施形態の撮像装置のように、読み出し動作時に、各画素群の選択トランジスタSELの基板電位調整端子25に調整電位Vwellを供給してもよい。すなわち、各画素群の選択トランジスタSELおよびリセットトランジスタRSTの基板電位を読み出し時に調整してもよい。このように、選択トランジスタSELおよびリセットトランジスタRSTの基板電位をともに調整する場合は、リセットトランジスタRSTおよび選択トランジスタSELの閾値電圧を同じだけ制御したければ、同じ電位レベルVwellを両方のウェル領域に供給すればよい。例えば、通常、ウェル領域は0VでリセットトランジスタRSTおよび選択トランジスタの閾値電圧Vtを制御したい場合は、約0.5V程度の電位Vwellを各ウェル領域に供給する。これにより、リセットトランジスタRSTおよび選択トランジスタSELの閾値電圧は約0.2V変化する。
なお、リセットトランジスタRSTおよび選択トランジスタSELのゲートには与えられる電圧は互いに異なっており、これらのゲート電圧とウェル領域に供給される電位Vwellとの相関性はない。
(第3実施形態)
第3実施形態による撮像装置について図13乃至図15を参照して説明する。図13は第3実施形態の撮像装置の画素群の画素トランジスタの回路図を示し、図14は画素群の読み出し動作時のポテンシャル図を示し、図15は画素群の選択トランジスタSELに供給される読み出し時の波形図を示す。第3実施形態の撮像装置は、図13に示すように、画素トランジスタを構成するリセットトランジスタRST、増幅トランジスタAMP、および選択トランジスタSEL、転送ゲートTGは第1実施形態と異なり、pチャネルトランジスタであり、選択トランにジスタSELに基板電位を調整する電位Vwellが供給される。但し、電位Vwellは、負電位となる。なお、増幅トランジスタAMP、リセットトランジスタRSTの基板電位として電位VSSが与えられる。
第3実施形態による撮像装置について図13乃至図15を参照して説明する。図13は第3実施形態の撮像装置の画素群の画素トランジスタの回路図を示し、図14は画素群の読み出し動作時のポテンシャル図を示し、図15は画素群の選択トランジスタSELに供給される読み出し時の波形図を示す。第3実施形態の撮像装置は、図13に示すように、画素トランジスタを構成するリセットトランジスタRST、増幅トランジスタAMP、および選択トランジスタSEL、転送ゲートTGは第1実施形態と異なり、pチャネルトランジスタであり、選択トランにジスタSELに基板電位を調整する電位Vwellが供給される。但し、電位Vwellは、負電位となる。なお、増幅トランジスタAMP、リセットトランジスタRSTの基板電位として電位VSSが与えられる。
次に、第3実施形態の撮像装置の読み出し動作について図14を参照して説明する。図13は、第3実施形態の撮像装置の読み出し動作における、転送ゲートTGおよび画素トランジスタSEL、RSLのポテンシャルを示す。露光が終了した段階で、光電変換素子PDには信号電荷40が集積されている。このとき、転送ゲートTGに例えば1.2Vから-2.8Vの幅の転送パルスを供給すると、転送ゲートTGのポテンシャルは矢印81の範囲を変動する。これにより、信号電荷40は、フローティングディフュージョンFDに流れ込む。電位1.2Vは転送ゲートTGがオフする電位であり、-2.8Vは転送ゲートTGがオンする電位である。なお、フローティングディフュージョンFDには、露光期間中に蓄積された雑音電荷がある。このとき、選択された行の画素のリセットトランジスタRSTのゲートにリセットパルスを印加する。このリセットパルスは0Vから-2.8Vの範囲にある。電位0VはリセットトランジスタRSTがオフする電位であり、電位-2.8VはリセットトランジスタRSTがオンする電位である。リセットトランジスタRSTにリセットパルスが印加されることによって、図14に示すようにリセットトランジスタRSLのポテンシャルが矢印82のように変動する。これにより、フローティングディフュージョンFDから雑音電荷が排出されるとともにフローティングディフュージョンFDが電位VDDにリセットされる。さらに選択トランジスタSELのゲートに行選択パルス(例えば、1.2Vから-2.8Vの範囲)が印加されると、選択トランジスタSELのポテンシャルが矢印の矢印83のように変動する。すると、ソースフォロアアンプAMPが導通状態になり、リセットされたフローティングディフュージョンFDの電位がソースフォロアアンプAMPから出力される。続いて選択された行の画素の転送ゲートTGに後述する垂直駆動部254(図5)から読み出しパルスが印加され、光電変換素子PDの信号電荷40がフローティングディフュージョンFDに転送されてフローティングディフュージョンFDの電位が低下する。続いて、信号電荷が蓄積されたフローティングディフュージョンFDの電荷がソースフォロアアンプAMPから出力される。次のステップで、リセット出力と信号電荷による出力との差分が例えば相関二重サンプリングで得られる。最後のステップで、フローティングディフュージョンFD内の信号電荷をリセットして読み出し動作が完了する。このとき、本実施形態においては、選択トランジスタSELの基板電位Vwellを、基板電位調整端子(図示せず)を介して調整する。基板電位Vwellを選択トランジスタSELのゲート、ソース、ドレインに対して低い電位に設定すると、選択トランジスタSELの閾値電圧Vtが矢印84に示すように高くなり、選択トランジスタRSTがオンしにくくなる。逆に、基板電位Vwellを選択トランジスタSELのゲート、ソース、ドレインに対して高い電位に設定すると、選択トランジスタSELの閾値電圧Vtが矢印85に示すように低くなり、選択トランジスタSELがオンし易くなる。
上述したように、読み出し時に選択トランジスタSELの基板電位を調整することにより、信号レベルに影響を与えず、扱える信号のレンジを拡大することができる。すなわちダイナミックレンジを容易に増大することができる。
第3実施形態においては、画素の選択トランジスタSELには図5に示す垂直駆動部254から画素駆動線252を介して基板電位Vwellが供給される。このため、第1実施形態の場合と同様に、第i(i=1,・・・,m)行の画素群10i1~10inにおける画素の選択トランジスタSELには、この選択トランジスタSELのゲートに接続された配線SELiの他に基板電位Vwellを供給する配線Vwelliが設けられる。すなわち、同じ行の画素群における各画素の選択トランジスタSELには、これらの選択トランジスタSELをオン状態にするパルスと、これらの選択トランジスタSELの基板電位を調整するパルスが同時に与えられる。これらのパルス波形を図14に示す。配線SELi(i=1,・・・,m)および配線Vwelliは、画素駆動線252を介して垂直駆動部254に接続される。
第i(i=1,・・・,m)行の配線SELiに供給されるパルスと、配線VWlliに供給されるパルスは、図15に示すように第1行から第m行まで順次与えられ、読み出し動作が行われる。配線SELi(i=1,・・・,m)に供給されるパルスと、配線VWlliに供給されるパルスは、オンタイミング(立ち上がり時期)およびオフタイミング(立ち下がり時期)が一致していることが好ましい。配線SELi(i=1,・・・,m)に供給されるパルスおよび配線VWlliに供給されるパルスのオンタイミングがその前の読み出し動作におけるオフタイミングとオーバラップする、または配線SELi(i=1,・・・,m)に供給されるパルスおよび配線VWlliに供給されるパルスのオフタイミングがその前の読み出し動作におけるオンタイミングとオーバラップする場合は、読み出し電流が混合するため、避けることが好ましい。
また、第1実施形態の場合と同様に、配線Vwelli(i=1,・・・,m)に供給されるパルスの振幅は、大きい方が閾値電圧Vtを制御する効果も大きくなる。しかし、振幅を大きくする場合、パルス信号の遅延の増大や、電力消費が増大するため、振幅は必要な閾値電圧Vtの制御量、遅延時間、および消費電力を考慮して決定される。
また、第3実施形態では、各画素群は2行2列に配置された画素を有していたが、画素が2行4列に配置された画素群、または画素群が1つの画素からなる場合であってもよい。さらに、各画素群に2個以上の選択トランジスタが配置されていてもよい。これらの場合においても、画素から出力される信号VSL(図3参照)の振幅に変化はなく、後段のアナログ回路は本実施形態と同じアナログ回路を使用することができる。
以上説明したように、第3実施形態によれば、画素群に含まれるリセットトランジスタRSTの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。
(第4実施形態)
第4実施形態による撮像装置について図16および図17を参照して説明する。第4実施形態の撮像装置は、基板電位を調整する画素トランジスタをリセットトランジスタRSTとした以外は第3実施形態の撮像装置と同じ構成を備えている。図16に画素群の画素トランジスタの回路図を示し、図117に画素群のリセットトランジスタRSTの読み出し時の波形図を示す。
第4実施形態による撮像装置について図16および図17を参照して説明する。第4実施形態の撮像装置は、基板電位を調整する画素トランジスタをリセットトランジスタRSTとした以外は第3実施形態の撮像装置と同じ構成を備えている。図16に画素群の画素トランジスタの回路図を示し、図117に画素群のリセットトランジスタRSTの読み出し時の波形図を示す。
図16から分かるように、画素トランジスタを構成するリセットトランジスタRST、増幅トランジスタAMP、および選択トランジスタSEL、転送ゲートTGは第1実施形態の場合と同様に、pチャネルトランジスタであり、リセットトランジスタRSTに基板電位を調整する電位Vwellが供給される。すなわち、図16に示す増幅トランジスタAMP、選択トランジスタSELの基板電位調整端子(図示せず)には電位VSSが与えられ、リセットトランジスタRSTの基板電位調整端子には電位Vwellが供給される。
次に、第3実施形態の撮像装置の読み出し動作は、第3実施形態と同様に行う。ただし、第4実施形態においては、読み出し動作時にリセットトランジスタRSTに基板電位を調整する電位Vwellが供給される。増幅トランジスタAMPおよび選択トランジスタSELの基板電位はVSSが供給される。
上述したように、読み出し時にリセットトランジスタRSTの基板電位を調整することにより、信号レベルに影響を与えず、扱える信号のレンジを拡大することができる。すなわちダイナミックレンジを容易に増大することができる。
第3実施形態においては、画素のリセットトランジスタRSTには基板電位Vwellが図5に示す垂直駆動部254から画素駆動線252を介して供給される。このため、図11に示すように、第i(i=1,・・・,m)行の画素群10i1~10inにおける画素のリセットトランジスタRSTには、このリセットトランジスタRSTのゲートに接続された配線RSTiの他に基板電位Vwellを供給する配線Vwelliが設けられる。すなわち、同じ行の画素群における各画素のリセットトランジスタRSTには、これらのリセットトランジスタRSTをオン状態にするパルスと、これらのリセットトランジスタRSTの基板電位を調整するパルスが同時に与えられる。これらのパルス波形を図12に示す。
第i(i=1,・・・,m)行の配線RSTiに供給されるパルスと、配線VWlliに供給されるパルスは、図12に示すように第1行から第m行まで順次与えられ、読み出し動作が行われる。配線RSTi(i=1,・・・,m)に供給されるパルスと、配線VWlliに供給されるパルスは、オンタイミング(立ち上がり時期)およびオフタイミング(立ち下がり時期)が一致していることが好ましい。配線RSTi(i=1,・・・,m)に供給されるパルスおよび配線VWlliに供給されるパルスのオンタイミングがその前の読み出し動作におけるオフタイミングとオーバラップする、または配線RSTi(i=1,・・・,m)に供給されるパルスおよび配線VWlliに供給されるパルスのオフタイミングがその前の読み出し動作におけるオンタイミングとオーバラップする場合は、読み出し電流が混合するため、避けることが好ましい。
また、第1実施形態の場合と同様に、配線Vwelli(i=1,・・・,m)に供給されるパルスの振幅は、大きい方が閾値電圧Vtを制御する効果も大きくなる。しかし、振幅を大きくする場合、パルス信号の遅延の増大や、電力消費が増大するため、振幅は必要な閾値電圧Vtの制御量、遅延時間、および消費電力を考慮して決定される。
また、第4実施形態では、各画素群は2行2列に配置された画素を有していたが、画素が2行4列に配置された画素群、または画素群が1つの画素からなる場合であってもよい。さらに、各画素群に2個以上の選択トランジスタが配置されていてもよい。これらの場合においても、画素から出力される信号VSL(図3参照)の振幅に変化はなく、後段のアナログ回路は本実施形態と同じアナログ回路を使用することができる。
以上説明したように、第4実施形態によれば、画素群に含まれるリセットトランジスタRSTの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。
なお、第4実施形態の撮像装置において、第3実施形態の撮像装置のように、読み出し動作時に、各画素群の選択トランジスタSELの基板電位調整端子25に調整電位Vwellを供給してもよい。すなわち、各画素群の選択トランジスタSELおよびリセットトランジスタRSTの基板電位を読み出し時に調整してもよい。
なお、第4実施形態の撮像装置において、第3実施形態の撮像装置のように、読み出し動作時に、各画素群の選択トランジスタSELの基板電位調整端子25に調整電位Vwellを供給してもよい。すなわち、各画素群の選択トランジスタSELおよびリセットトランジスタRSTの基板電位を読み出し時に調整してもよい。
(第5実施形態)
第5実施形態による撮像装置について図18および図19を参照して説明する。図18は第5実施形態の撮像装置の画素群を示す平面図であり、図19は図18に示す切断線A-Aで切断した断面図である。この第5実施形態の撮像装置は、第1実施形態の撮像装置において、図1に示す画素群10を図18に示す画素群10Aに置き換えた構成を有している。画素群10Aは画素群10と同様に、2行2列に配置された画素1111~1122を備えている。
第5実施形態による撮像装置について図18および図19を参照して説明する。図18は第5実施形態の撮像装置の画素群を示す平面図であり、図19は図18に示す切断線A-Aで切断した断面図である。この第5実施形態の撮像装置は、第1実施形態の撮像装置において、図1に示す画素群10を図18に示す画素群10Aに置き換えた構成を有している。画素群10Aは画素群10と同様に、2行2列に配置された画素1111~1122を備えている。
第1乃至第4実施形態においては、画素1111~1122のウェル領域26は絶縁膜27によって絶縁分離されていたが、第5実施形態では画素1111~1122は図18、図19に示すようにPN接合を用いて分離されている。すなわち、各画素11ij(i、j=1,2)のpウェル領域26は、これらのpウェル領域26を覆うnウェル領域24によって覆われている。そして、図2に示すようにnウェル領域24はpウェル領域23に形成される。
画素1111のpウェル領域26には、増幅トランジスタAMPが形成され、画素1112のpウェル領域26には、リセットトランジスタRSTが形成され、画素1122のpウェル領域26には、選択トランジスタSELが形成される。第5実施形態では、これらのトランジスタはnチャネルトランジスタである。これらのトランジスタのpウェル領域26にはそれぞれ、pウェル領域26の電位、すなわち基板電位を調整する端子(パッド)25が設けられている。また、nウェル領域24はこのnウェル領域に電位VDDを与える端子28が設けられている。
この第5実施形態においては、第1実施形態の場合と同様に、読み出し時には、選択トランジスタSELが形成されたpウェル領域26の電位を調整するために、端子25にVwellが印加される。そして、増幅トランジスタAMPおよびリセットトランジスタRSTのそれぞれの端子25には電位VSSが与えられる。
このように構成された撮像装置の読み出し動作は、第1実施形態の場合と同様に行うことができるので、第5実施形態も第1実施形態と同様に、画素群に含まれる選択トランジスタSELの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。また、本実施形態では、選択トランジスタSELの基板電位を調整したが、第2実施形態と同様に、リセットトランジスタRSTの基板電位を調整してもよい。更に、読み出し動作時に選択トランジスタSELおよびリセットトランジスタの基板電位を調整してもよい。
また、第5実施形態では、画素トランジスタはnチャネルトランジスタであったが、pチャネルトランジスタに置き換えても、第3実施形態および第4実施形態と同様に、ダイナミックレンジを容易に増大することができる。
(第6実施形態)
第6実施形態による撮像装置について図20を参照して説明する。図20は、第6実施形態の撮像装置に用いられる画素群を示す平面図である。この第6実施形態の撮像装置は、図1に示す撮像装置において、図1に示す画素群10を図20に示す画素群10Bに置き換えた構成を有している。画素群10Bは4行2列に配置された画素11ij(i=1,・・・4,j=1、2)を備えている。画素1111~1122は領域31に配置され、光電変換素子PDと転送ゲートTGを有し、これらはpウェル領域41によって互いに分離される。画素1131~1142のそれぞれは、光電変換素子PDと転送ゲートTGを有し、これらはpウェル領域45によって互いに分離される。画素1111~1122の中央部には、これらの画素の信号電荷を蓄積するフローティングディフージョンFDが設けられ、このフローティングディフージョンFDは、各画素の光電変換素子と対応する転送ゲートTGを介して接続される。画素1131~1142の中央部には、これらの画素の信号電荷を蓄積するフローティングディフージョンFDが設けられ、このフローティングディフージョンFDは、各画素の光電変換素子と対応する転送ゲートTGを介して接続される。領域31のpウェル領域41上に端子(パッド)51が設けられ、この端子51には電位VSSが供給される。また、領域33のpウェル領域45上に端子(パッド)53が設けられ、この端子53には電位VSSが供給される。ている。
第6実施形態による撮像装置について図20を参照して説明する。図20は、第6実施形態の撮像装置に用いられる画素群を示す平面図である。この第6実施形態の撮像装置は、図1に示す撮像装置において、図1に示す画素群10を図20に示す画素群10Bに置き換えた構成を有している。画素群10Bは4行2列に配置された画素11ij(i=1,・・・4,j=1、2)を備えている。画素1111~1122は領域31に配置され、光電変換素子PDと転送ゲートTGを有し、これらはpウェル領域41によって互いに分離される。画素1131~1142のそれぞれは、光電変換素子PDと転送ゲートTGを有し、これらはpウェル領域45によって互いに分離される。画素1111~1122の中央部には、これらの画素の信号電荷を蓄積するフローティングディフージョンFDが設けられ、このフローティングディフージョンFDは、各画素の光電変換素子と対応する転送ゲートTGを介して接続される。画素1131~1142の中央部には、これらの画素の信号電荷を蓄積するフローティングディフージョンFDが設けられ、このフローティングディフージョンFDは、各画素の光電変換素子と対応する転送ゲートTGを介して接続される。領域31のpウェル領域41上に端子(パッド)51が設けられ、この端子51には電位VSSが供給される。また、領域33のpウェル領域45上に端子(パッド)53が設けられ、この端子53には電位VSSが供給される。ている。
領域31と領域33との間には画素群の行方向に沿って領域32が配置される。この領域32は、nウェル領域42によって囲まれたpウェル領域43が設けられ、このpウェル領域43にはnチャネル選択トランジスタSELと、pウェル領域43の電位を調整する端子(パッド)25aが設けられている。nウェル領域32は電位VDDが印加される端子(パッド)52が設けられている。また、領域33に対して領域32と反対側に領域34が配置されている、この領域34は、nウェル領域46によって囲まれたpウェル領域47が設けられ、このpウェル領域47にはnチャネル増幅トランジスタAMPおよびリセットトランジスタRSTと、pウェル領域47の電位を調整する端子(パッド)25bが設けられている。また、nウェル領域46は電位VDDが印加される端子(パッド)54が設けられている。
このように構成された第6実施形態の撮像装置において、選択トランジスタSELおよびリセットトランジスタRSTの少なくとも一方の基板電位を端子25を介して調整することにより、第1実施形態または第2実施形態の場合と同様に、読み出し時に、ダイナミックレンジを容易に増大することができる。
(第7実施形態)
第7実施形態による撮像装置について図21および図22を参照して説明する。図21は第7実施形態の撮像装置に用いられる画素群を示し、図22は画素群の模式的な断面図である。この第7実施形態の撮像装置は、図1に示す第1実施形態の画素群10を図21に示す画素群10Cに置き換えた構成を有している。
(第7実施形態)
第7実施形態による撮像装置について図21および図22を参照して説明する。図21は第7実施形態の撮像装置に用いられる画素群を示し、図22は画素群の模式的な断面図である。この第7実施形態の撮像装置は、図1に示す第1実施形態の画素群10を図21に示す画素群10Cに置き換えた構成を有している。
この画素群10Cは、2行2列に配置された画素1111~1122を有し、これらの画素は、これらの画素を取り囲む絶縁膜27によって分離されている。各画素11ijは(i,j=1,2)は、光電変換素子PDと、このPD上に設けられたpウェル領域26と、を備えている(図2)。隣接する光電変換素子PDはトレンチに埋め込まれた絶縁膜15によって分離される(図2)。画素1111のpウェル領域26には、増幅トランジスタAMPと、フローティングディフージョンFDと、転送ゲートTGと、pウェル領域26に電位を印加する端子(パッド)25とが設けられている。画素1112のPウェル領域26には、リセットトランジスタRSTと、フローティングディフージョンFDと、転送ゲートTGと、pウェル領域26に電位を印加する端子(パッド)25とが設けられている。画素1122のpウェル領域26には、選択トランジスタSELと、フローティングディフージョンFDと、転送ゲートTGと、pウェル領域26に電位を印加する端子(パッド)25とが設けられている。
この第7実施形態において、読み出し動作時に例えば選択トランジスタSELの基板電位を調整してダイナミックレンジを増大させる場合は、第1実施形態の場合と同様に、画素1122のpウェル領域26の端子25に電位VWllを供給し、画素1111、1112のpウェル領域26の端子25には電位VSSを供給する。
このように構成された第7実施形態も第1実施形態と同様に、読み出し時に、ダイナミックレンジを容易に増大することができる。
(第8実施形態)
第8実施形態による撮像装置の構成を図23に示す。この第8実施形態の撮像装置は、第1実施形態の撮像装置において、同一列に配置された画素群10のそれぞれを、図23に示す画素群10Sおよびダミー画素群10Dからなる組に置き換えるとともに、各列に対応して図23に示す差動増幅部140を設けた構成を有している。
第8実施形態による撮像装置の構成を図23に示す。この第8実施形態の撮像装置は、第1実施形態の撮像装置において、同一列に配置された画素群10のそれぞれを、図23に示す画素群10Sおよびダミー画素群10Dからなる組に置き換えるとともに、各列に対応して図23に示す差動増幅部140を設けた構成を有している。
画素群10Sは第1実施形態の画素群10と同じ構成を有し、ダミー画素群10Dはフ光電変換素子PDに入射光が入射されないように金属膜等で遮光されている以外は第1実施形態の画素群10と同じ構成を有いている。
差動増幅部140は、nチャネルMOSテール電流源(以下、テール電流源とも云う)150と、カレントミラー回路とを、備えている。このカレントミラー回路は、pチャンルの負荷トランジスタ(以下、負荷トランジスタとも云う)151、152と、リセット専用定電流回路153とを備えている。
テール電流源150は、列Vcom線63を介して、画素群10Sおよびダミー画素群10Dの増幅トランジスタAMPのソースに接続されている。テール電流源150のゲートにはバイアス電圧Vbnが印加され、増幅トランジスタAMPに定電流を流す。
カレントミラー回路を構成する一方の負荷トランジスタ151のドレインはダミー画素群10Dの選択トランジスタSELのドレインと、列信号線71を介して接続される。カレントミラー回路を構成する他方の負荷トランジスタ152のドレインは、画素群10Sに選択トランジスタSELのドレインと、列信号線61を介して接続される。負荷トランジスタ151、152のそれぞれのソースは、定電圧源VDDに接続される。
カレントミラー回路を構成する負荷トランジスタ151,152は、ダミー画素群10D側の列信号線71と、画素群10S側の列信号線61に等しい電流を流す。
ダミー画素群10Dの列信号線71には、リセット専用定電流回路153も接続されている。リセット専用定電流回路153は、定電圧源Vbrlと負荷トランジスタ151のドレインとの間に接続され、所定の電流値IrstLを流す回路である。具体的には、リセット期間と読み出し期間とで異なる電流が差動対の参照側に流れるようにする。これにより、リセット期間中、差動対の参照側と信号側のそれぞれに異なる電流が流れる。
ダミー画素群10DのリセットトランジスタRSTのドレインは列リセット線72に接続され、この列リセット線72にはリセット電圧Vrstが供給される。
これにたいして、画素群10SのリセットトランジスタRSTのドレインは列リセット線62に接続され、この列リセット線62は列信号線41に接続される。
差動増幅部140は、ダミー画素群10Dの増幅トランジスタAMPおよび選択トランジスタSELと、画素群10Sの増幅トランジスタAMPおよび選択トランジスタSELを合わせて差動増幅器を構成する。
このように、第1実施形態において、各列に配置された画素群のそれぞれに対応したダミー画素群と、各列に対応して差動増幅部と、を設けたことにより、本願の出願人によって出願され公開された特許文献2に記載されたと同様に、リセット期間と読み出し期間とにおいて画素群10Sおよびダミー画素群10Dのそれぞれの増幅トランジスタAMPに流れる電流を変えることが可能となり、列信号線61の電位を、差動増幅器固有の動作点よりも上側にある差動増幅器の最適な動作点(動作範囲)に調整することができる。その結果、画素群10Sの増幅トランジスタの変換効率を向上させ、リニアリティを改善することが可能となり、第1実施形態に比べて更にダイナミックレンジを大きくすることができる。
なお、第8実施形態では、第1実施形態の画素群10の代わりに、図23に示すように、画素群10Sと、ダミー画素群10Dと、差動増幅部140とを新たに付加した構成であった、第2乃至第7実施形態のいずれかの画素群を、画素群、ダミー画素群、および作動増幅部に置き換えた構成であっても、第8実施形態と同様に、ダイナミックレンジを容易に増大することができる。
(応用例)
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械(トラクター)などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
(応用例)
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械(トラクター)などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図24は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム7000の概略的な構成例を示すブロック図である。車両制御システム7000は、通信ネットワーク7010を介して接続された複数の電子制御ユニットを備える。図24に示した例では、車両制御システム7000は、駆動系制御ユニット7100、ボディ系制御ユニット7200、バッテリ制御ユニット7300、車外情報検出ユニット7400、車内情報検出ユニット7500、及び統合制御ユニット7600を備える。これらの複数の制御ユニットを接続する通信ネットワーク7010は、例えば、CAN(Controller Area Network)、LIN(Local Interconnect Network)、LAN(Local Area Network)又はFlexRay(登録商標)等の任意の規格に準拠した車載通信ネットワークであってよい。
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク7010を介して他の制御ユニットとの間で通信を行うためのネットワークI/Fを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信I/Fを備える。図24では、統合制御ユニット7600の機能構成として、マイクロコンピュータ7610、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660、音声画像出力部7670、車載ネットワークI/F7680及び記憶部7690が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信I/F及び記憶部等を備える。
駆動系制御ユニット7100は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット7100は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット7100は、ABS(Antilock Brake System)又はESC(Electronic Stability Control)等の制御装置としての機能を有してもよい。
駆動系制御ユニット7100には、車両状態検出部7110が接続される。車両状態検出部7110には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット7100は、車両状態検出部7110から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
ボディ系制御ユニット7200は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット7200は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット7200には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット7200は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
バッテリ制御ユニット7300は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池7310を制御する。例えば、バッテリ制御ユニット7300には、二次電池7310を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット7300は、これらの信号を用いて演算処理を行い、二次電池7310の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
車外情報検出ユニット7400は、車両制御システム7000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット7400には、撮像部7410及び車外情報検出部7420のうちの少なくとも一方が接続される。撮像部7410には、ToF(Time Of Flight)カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部7420には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム7000を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びLIDAR(Light Detection and Ranging、Laser Imaging Detection and Ranging)装置のうちの少なくとも一つであってよい。これらの撮像部7410及び車外情報検出部7420は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
ここで、図25は、撮像部7410及び車外情報検出部7420の設置位置の例を示す。撮像部7910,7912,7914,7916,7918は、例えば、車両7900のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部7910及び車室内のフロントガラスの上部に備えられる撮像部7918は、主として車両7900の前方の画像を取得する。サイドミラーに備えられる撮像部7912,7914は、主として車両7900の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部7916は、主として車両7900の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部7918は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図25には、それぞれの撮像部7910,7912,7914,7916の撮影範囲の一例が示されている。撮像範囲aは、フロントノーズに設けられた撮像部7910の撮像範囲を示し、撮像範囲b,cは、それぞれサイドミラーに設けられた撮像部7912,7914の撮像範囲を示し、撮像範囲dは、リアバンパ又はバックドアに設けられた撮像部7916の撮像範囲を示す。例えば、撮像部7910,7912,7914,7916で撮像された画像データが重ね合わせられることにより、車両7900を上方から見た俯瞰画像が得られる。
車両7900のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部7920,7922,7924,7926,7928,7930は、例えば超音波センサ又はレーダ装置であってよい。車両7900のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部7920,7926,7930は、例えばLIDAR装置であってよい。これらの車外情報検出部7920~7930は、主として先行車両、歩行者又は障害物等の検出に用いられる。
図24に戻って説明を続ける。車外情報検出ユニット7400は、撮像部7410に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット7400は、接続されている車外情報検出部7420から検出情報を受信する。車外情報検出部7420が超音波センサ、レーダ装置又はLIDAR装置である場合には、車外情報検出ユニット7400は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット7400は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
また、車外情報検出ユニット7400は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部7410により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット7400は、異なる撮像部7410により撮像された画像データを用いて、視点変換処理を行ってもよい。
車内情報検出ユニット7500は、車内の情報を検出する。車内情報検出ユニット7500には、例えば、運転者の状態を検出する運転者状態検出部7510が接続される。運転者状態検出部7510は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット7500は、運転者状態検出部7510から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット7500は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
統合制御ユニット7600は、各種プログラムにしたがって車両制御システム7000内の動作全般を制御する。統合制御ユニット7600には、入力部7800が接続されている。入力部7800は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット7600には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部7800は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム7000の操作に対応した携帯電話又はPDA(Personal Digital Assistant)等の外部接続機器であってもよい。入力部7800は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部7800は、例えば、上記の入力部7800を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット7600に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部7800を操作することにより、車両制御システム7000に対して各種のデータを入力したり処理動作を指示したりする。
記憶部7690は、マイクロコンピュータにより実行される各種プログラムを記憶するROM(Read Only Memory)、及び各種パラメータ、演算結果又はセンサ値等を記憶するRAM(Random Access Memory)を含んでいてもよい。また、記憶部7690は、HDD(Hard Disc Drive)等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
汎用通信I/F7620は、外部環境7750に存在する様々な機器との間の通信を仲介する汎用的な通信I/Fである。汎用通信I/F7620は、GSM(登録商標)(Global System of Mobile communications)、WiMAX(登録商標)、LTE(登録商標)(Long Term Evolution)若しくはLTE-A(LTE-Advanced)などのセルラー通信プロトコル、又は無線LAN(Wi-Fi(登録商標)ともいう)、Bluetooth(登録商標)などのその他の無線通信プロトコルを実装してよい。汎用通信I/F7620は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク(例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク)上に存在する機器(例えば、アプリケーションサーバ又は制御サーバ)へ接続してもよい。また、汎用通信I/F7620は、例えばP2P(Peer To Peer)技術を用いて、車両の近傍に存在する端末(例えば、運転者、歩行者若しくは店舗の端末、又はMTC(Machine Type Communication)端末)と接続してもよい。
専用通信I/F7630は、車両における使用を目的として策定された通信プロトコルをサポートする通信I/Fである。専用通信I/F7630は、例えば、下位レイヤのIEEE802.11pと上位レイヤのIEEE1609との組合せであるWAVE(Wireless Access in Vehicle Environment)、DSRC(Dedicated Short Range Communications)、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信I/F7630は、典型的には、車車間(Vehicle to Vehicle)通信、路車間(Vehicle to Infrastructure)通信、車両と家との間(Vehicle to Home)の通信及び歩車間(Vehicle to Pedestrian)通信のうちの1つ以上を含む概念であるV2X通信を遂行する。
測位部7640は、例えば、GNSS(Global Navigation Satellite System)衛星からのGNSS信号(例えば、GPS(Global Positioning System)衛星からのGPS信号)を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部7640は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、PHS若しくはスマートフォンといった端末から位置情報を取得してもよい。
ビーコン受信部7650は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部7650の機能は、上述した専用通信I/F7630に含まれてもよい。
車内機器I/F7660は、マイクロコンピュータ7610と車内に存在する様々な車内機器7760との間の接続を仲介する通信インタフェースである。車内機器I/F7660は、無線LAN、Bluetooth(登録商標)、NFC(Near Field Communication)又はWUSB(Wireless USB)といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器I/F7660は、図示しない接続端子(及び、必要であればケーブル)を介して、USB(Universal Serial Bus)、HDMI(登録商標)(High-Definition Multimedia Interface、又はMHL(Mobile High-definition Link)等の有線接続を確立してもよい。車内機器7760は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも1つを含んでいてもよい。また、車内機器7760は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器I/F7660は、これらの車内機器7760との間で、制御信号又はデータ信号を交換する。
車載ネットワークI/F7680は、マイクロコンピュータ7610と通信ネットワーク7010との間の通信を仲介するインタフェースである。車載ネットワークI/F7680は、通信ネットワーク7010によりサポートされる所定のプロトコルに則して、信号等を送受信する。
統合制御ユニット7600のマイクロコンピュータ7610は、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660及び車載ネットワークI/F7680のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム7000を制御する。例えば、マイクロコンピュータ7610は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット7100に対して制御指令を出力してもよい。例えば、マイクロコンピュータ7610は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ7610は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
マイクロコンピュータ7610は、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660及び車載ネットワークI/F7680のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の3次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ7610は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
音声画像出力部7670は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図24の例では、出力装置として、オーディオスピーカ7710、表示部7720及びインストルメントパネル7730が例示されている。表示部7720は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部7720は、AR(Augmented Reality)表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ7610が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
なお、図24に示した例において、通信ネットワーク7010を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム7000が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク7010を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク7010を介して相互に検出情報を送受信してもよい。
なお、図24に示す撮像部7410または図22に示す撮像部7910~7916として第1乃至第8実施形態の撮像装置を用いることができる。
以上、添付図面を参照して本開示の実施形態をについて詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかである。これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記効果とともに、または上記効果に代えて、本明細書の記載から当業者に明らかな他の効果を奏し得る。
なお、以下のような構成も本開示の技術的範囲に属する。
(1) 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、を備えた撮像装置。
(2) 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含む(1)記載の撮像装置。
(3) 前記閾値電圧が制御されるトランジスタは、前記リセットトランジスタおよび前記選択トランジスタのうちの少なくとも一方である(2)記載の撮像装置。
(4) 前記閾値電圧が制御されるトランジスタは、ウェル領域に配置され、前記回路は前記ウェル領域に印加する電位を制御する(1)乃至(3)のいずれかに記載の撮像装置。
(5) 前記画素トランジスタを構成する前記複数のトランジスタはnチャネルMOSトランジスタである(1)乃至(4)のいずれかに記載の撮像装置。
(6) 前記画素トランジスタを構成する前記複数のトランジスタは、pチャネルMOSトランジスタである(1)乃至(4)のいずれかに記載の撮像装置。
(7) 前記複数の画素はそれぞれ、第1領域に配置された光電変換素子と、前記第1領域上の第2領域に配列されたウェル領域とを備え、前記複数の画素における前記ウェル領域は、それぞれ絶縁膜によって分離された(1)乃至(6)のいずれかに記載の撮像装置。
(8) 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第1領域に配置された(8)記載の撮像装置。
(9) 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第2領域に配置された(8)記載の撮像装置。
(10) 前記複数の画素はそれぞれ、光電変換素子と、前記光電変換素子上に配列され前記画素トランジスタが配置されるウェル領域と、を備え、前記ウェル領域は、前記ウェル領域と導電型が異なる半導体領域によって覆われている(1)乃至(9)のいずれかに記載の撮像装置。
(11) 前記画素トランジスタの前記複数のトランジスタはそれぞれ、異なる画素に対応して設けられた(1)乃至(10)のいずれかに記載の撮像装置。
(12) 前記画素群は、前記画素アレイ部の面方向に配置される、第1領域、第2領域、第3領域および第4領域を有し、前記第1領域は、第1画素群を有し、前記第2領域は、第2画素群を有し、前記第3領域は、前記第1領域と前記第2領域の間に配置され、前記画素トランジスタの第1部分を有し、前記第4領域は、前記第2領域を間に挟んで前記第3領域の反対側に配置され、前記画素トランジスタの第2部分を有する(1)記載の撮像装置。
(13) 前記第1画素群は複数の第1画素を備え、前記複数の第1画素はそれぞれ第1導電型の第1半導体領域によって分離され、前記第2画素群は複数の第2画素を備え、前記複数の第2画素はそれぞれ前記第1導電型の第2半導体領域によって分離され、前記第1部分は前記第1導電型の第1ウェル領域に配置され、前記第1ウェル領域は前記第1導電型と異なる第2導電型の第3半導体領域によって分離され、前記第2部分は前記第1導電型の第2ウェル領域に配置され、前記第2ウェル領域は前記第2導電型の第4半導体領域によって分離された、(12)記載の撮像装置。
(14) 差動増幅部を更に備え、前記画素アレイ部は、第1画素を有する第1画素群および第2画素を有する第2画素群を備え、前記第1画素に含まれる光電変換素子に入射光が入射し、前記第2画素に含まれる光電変換素子は前記入射光が入射しないように構成され、前記差動増幅部は、リセット期間と読み出し期間において前記第1画素群と前記第2画素で異なる電流を流す、(1)乃至(13)のいずれかに記載の撮像装置。
(15) 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含み、前記差動増幅部は、前記第1画素群および前記第2画素群のそれぞれの前記増幅トランジスタに定電流を流すテール電流源と、前記第1画素群と前記第2画素群に等しい電流を流すカレントミラー回路と、を備えている(14)記載の撮像装置。
(16) 前記差動増幅部は、リセット期間中に前記第2画素群に所定の電流を流すリセット用定電流回路を更に備えた(15)記載の撮像装置。
(17) 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、を備えた撮像装置の駆動方法であって、読み出し期間中に、前記複数のトランジスタのうちの少なくとも1つのトランジスタの基板電位を制御することにより前記トランジスタの閾値電圧を制御する、撮像装置の駆動方法。
(18) 前記トランジスタがnチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに正のパル電圧を印加する(17)記載の撮像装置の駆動方法。
(19) 前記トランジスタがnチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに負のパル電圧を印加する(17)記載の撮像装置の駆動方法。
(20) 撮像装置と、前記撮像装置で撮像された画素信号に基づいて信号処理を行う信号処理部と、を備え、前記撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、を備えた電子機器。
(1) 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、を備えた撮像装置。
(2) 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含む(1)記載の撮像装置。
(3) 前記閾値電圧が制御されるトランジスタは、前記リセットトランジスタおよび前記選択トランジスタのうちの少なくとも一方である(2)記載の撮像装置。
(4) 前記閾値電圧が制御されるトランジスタは、ウェル領域に配置され、前記回路は前記ウェル領域に印加する電位を制御する(1)乃至(3)のいずれかに記載の撮像装置。
(5) 前記画素トランジスタを構成する前記複数のトランジスタはnチャネルMOSトランジスタである(1)乃至(4)のいずれかに記載の撮像装置。
(6) 前記画素トランジスタを構成する前記複数のトランジスタは、pチャネルMOSトランジスタである(1)乃至(4)のいずれかに記載の撮像装置。
(7) 前記複数の画素はそれぞれ、第1領域に配置された光電変換素子と、前記第1領域上の第2領域に配列されたウェル領域とを備え、前記複数の画素における前記ウェル領域は、それぞれ絶縁膜によって分離された(1)乃至(6)のいずれかに記載の撮像装置。
(8) 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第1領域に配置された(8)記載の撮像装置。
(9) 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第2領域に配置された(8)記載の撮像装置。
(10) 前記複数の画素はそれぞれ、光電変換素子と、前記光電変換素子上に配列され前記画素トランジスタが配置されるウェル領域と、を備え、前記ウェル領域は、前記ウェル領域と導電型が異なる半導体領域によって覆われている(1)乃至(9)のいずれかに記載の撮像装置。
(11) 前記画素トランジスタの前記複数のトランジスタはそれぞれ、異なる画素に対応して設けられた(1)乃至(10)のいずれかに記載の撮像装置。
(12) 前記画素群は、前記画素アレイ部の面方向に配置される、第1領域、第2領域、第3領域および第4領域を有し、前記第1領域は、第1画素群を有し、前記第2領域は、第2画素群を有し、前記第3領域は、前記第1領域と前記第2領域の間に配置され、前記画素トランジスタの第1部分を有し、前記第4領域は、前記第2領域を間に挟んで前記第3領域の反対側に配置され、前記画素トランジスタの第2部分を有する(1)記載の撮像装置。
(13) 前記第1画素群は複数の第1画素を備え、前記複数の第1画素はそれぞれ第1導電型の第1半導体領域によって分離され、前記第2画素群は複数の第2画素を備え、前記複数の第2画素はそれぞれ前記第1導電型の第2半導体領域によって分離され、前記第1部分は前記第1導電型の第1ウェル領域に配置され、前記第1ウェル領域は前記第1導電型と異なる第2導電型の第3半導体領域によって分離され、前記第2部分は前記第1導電型の第2ウェル領域に配置され、前記第2ウェル領域は前記第2導電型の第4半導体領域によって分離された、(12)記載の撮像装置。
(14) 差動増幅部を更に備え、前記画素アレイ部は、第1画素を有する第1画素群および第2画素を有する第2画素群を備え、前記第1画素に含まれる光電変換素子に入射光が入射し、前記第2画素に含まれる光電変換素子は前記入射光が入射しないように構成され、前記差動増幅部は、リセット期間と読み出し期間において前記第1画素群と前記第2画素で異なる電流を流す、(1)乃至(13)のいずれかに記載の撮像装置。
(15) 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含み、前記差動増幅部は、前記第1画素群および前記第2画素群のそれぞれの前記増幅トランジスタに定電流を流すテール電流源と、前記第1画素群と前記第2画素群に等しい電流を流すカレントミラー回路と、を備えている(14)記載の撮像装置。
(16) 前記差動増幅部は、リセット期間中に前記第2画素群に所定の電流を流すリセット用定電流回路を更に備えた(15)記載の撮像装置。
(17) 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、を備えた撮像装置の駆動方法であって、読み出し期間中に、前記複数のトランジスタのうちの少なくとも1つのトランジスタの基板電位を制御することにより前記トランジスタの閾値電圧を制御する、撮像装置の駆動方法。
(18) 前記トランジスタがnチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに正のパル電圧を印加する(17)記載の撮像装置の駆動方法。
(19) 前記トランジスタがnチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに負のパル電圧を印加する(17)記載の撮像装置の駆動方法。
(20) 撮像装置と、前記撮像装置で撮像された画素信号に基づいて信号処理を行う信号処理部と、を備え、前記撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、を備えた電子機器。
10,10A,10B、10C、10S・・画素群、10D・・・ダミー画素群、1111~1122,1131~1142・・・画素、12・・・半導体層、15・・・絶縁膜、20・・・画素トランジスタ、21・・・ソース領域/ドレイン領域、22・・・層、25・・・端子(パッド)、26・・・pウェル領域、27・・・絶縁膜、40・・・信号電荷、81・・・矢印、82・・・矢印、83・・・矢印、FD・・・フローティングディフュージョン、PD・・・光電変換素子(フォトダイオード)、AMP・・・増幅トランジスタ、RST・・・リセットトランジスタ、SEL・・・選択トランジスタ、TG・・・転送ゲート、250・・・撮像装置、251・・・画素領域、252・・・画素駆動線、253・・・垂直信号線、254・・・垂直駆動部、255・・・カラム処理部、256・・・水平駆動部、257・・・システム制御部、258・・・信号処理部、259・・・メモリ部、7000・・・車両制御システム、7010・・・通信ネットワーク、7100・・・駆動系制御ユニット、7110・・・車両状態検出部、7200・・・ボディ系制御ユニット、7300・・・バッテリ制御ユニット、7310・・・二次電池、7400・・・車外情報検出ユニット、7410・・・撮像部、7420・・・車内情報検出部、7500・・・車内情報検出ユニット、7510・・・運転者状態検出部、7600・・・統合制御ユニット、7610・・・マイクロコンピュータ、7620・・・汎用通信I/F、7630・・・専用通信I/F、7640・・・測位部、7650・・・ビーコン受信部、7660・・・車内機器I/F、7670・・・音声画像出力部、7680・・・車載ネットワークI/F、7690・・・記憶部、7710・・・オーディオスピーカ、7720・・・表示部、7730・・・インストルメントパネル、7750・・・外部環境、7760・・・車内機器、7800・・・入力部、7900・・・車両、7910~7916・・・撮像部、7920~7930・・・車外情報検出部
Claims (20)
- 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、
前記画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、
前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、
を備えた撮像装置。 - 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含む請求項1記載の撮像装置。
- 前記閾値電圧が制御されるトランジスタは、前記リセットトランジスタおよび前記選択トランジスタのうちの少なくとも一方である請求項2記載の撮像装置。
- 前記閾値電圧が制御されるトランジスタは、ウェル領域に配置され、前記回路は前記ウェル領域に印加する電位を制御する請求項1記載の撮像装置。
- 前記画素トランジスタを構成する前記複数のトランジスタはnチャネルMOSトランジスタである請求項1記載の撮像装置。
- 前記画素トランジスタを構成する前記複数のトランジスタは、pチャネルMOSトランジスタである請求項1記載の撮像装置。
- 前記複数の画素はそれぞれ、第1領域に配置された光電変換素子と、前記第1領域上の第2領域に配列されたウェル領域とを備え、前記複数の画素における前記ウェル領域は、それぞれ絶縁膜によって分離された請求項1記載の撮像装置。
- 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第1領域に配置された請求項7記載の撮像装置。
- 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第2領域に配置された請求項7記載の撮像装置。
- 前記複数の画素はそれぞれ、光電変換素子と、前記光電変換素子上に配列され前記画素トランジスタが配置されるウェル領域と、を備え、前記ウェル領域は、前記ウェル領域と導電型が異なる半導体領域によって覆われている請求項1記載の撮像装置。
- 前記画素トランジスタの前記複数のトランジスタはそれぞれ、異なる画素に対応して設けられた請求項1記載の撮像装置。
- 前記画素群は、前記画素アレイ部の面方向に配置される、第1領域、第2領域、第3領域および第4領域を有し、
前記第1領域は、第1画素群を有し、
前記第2領域は、第2画素群を有し、
前記第3領域は、前記第1領域と前記第2領域の間に配置され、前記画素トランジスタの第1部分を有し、
前記第4領域は、前記第2領域を間に挟んで前記第3領域の反対側に配置され、前記画素トランジスタの第2部分を有する、
請求項1記載の撮像装置。 - 前記第1画素群は複数の第1画素を備え、前記複数の第1画素はそれぞれ第1導電型の第1半導体領域によって分離され、
前記第2画素群は複数の第2画素を備え、前記複数の第2画素はそれぞれ前記第1導電型の第2半導体領域によって分離され、
前記第1部分は前記第1導電型の第1ウェル領域に配置され、前記第1ウェル領域は前記第1導電型と異なる第2導電型の第3半導体領域によって分離され、
前記第2部分は前記第1導電型の第2ウェル領域に配置され、前記第2ウェル領域は前記第2導電型の第4半導体領域によって分離された、請求項12記載の撮像装置。 - 差動増幅部を更に備え、
前記画素アレイ部は、第1画素を有する第1画素群および第2画素を有する第2画素群を備え、前記第1画素に含まれる光電変換素子に入射光が入射し、前記第2画素に含まれる光電変換素子は前記入射光が入射しないように構成され、
前記差動増幅部は、リセット期間と読み出し期間において前記第1画素群と前記第2画素で異なる電流を流す、請求項1記載の撮像装置。 - 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含み、
前記差動増幅部は、前記第1画素群および前記第2画素群のそれぞれの前記増幅トランジスタに定電流を流すテール電流源と、前記第1画素群と前記第2画素群に等しい電流を流すカレントミラー回路と、を備えている請求項14記載の撮像装置。 - 前記差動増幅部は、リセット期間中に前記第2画素群に所定の電流を流すリセット用定電流回路を更に備えた請求項15記載の撮像装置。
- 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、を備えた撮像装置の駆動方法であって、
読み出し期間中に、前記複数のトランジスタのうちの少なくとも1つのトランジスタの基板電位を制御することにより前記トランジスタの閾値電圧を制御する、撮像装置の駆動方法。 - 前記トランジスタがnチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに正のパル電圧を印加する請求項17記載の撮像装置の駆動方法。
- 前記トランジスタがnチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに負のパル電圧を印加する請求項17記載の撮像装置の駆動方法。
- 撮像装置と、
前記撮像装置で撮像された画素信号に基づいて信号処理を行う信号処理部と、を備え、
前記撮像装置は、
光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、
各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、
前記複数のトランジスタのうちの少なくとも1つのトランジスタの閾値電圧を制御する回路と、
を備えた電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021035742A JP2022135738A (ja) | 2021-03-05 | 2021-03-05 | 撮像装置、その駆動方法、および電子機器 |
PCT/JP2022/007608 WO2022186040A1 (ja) | 2021-03-05 | 2022-02-24 | 撮像装置、その駆動方法、および電子機器 |
US18/548,213 US20240145516A1 (en) | 2021-03-05 | 2022-02-24 | Imaging device, method for driving the same, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021035742A JP2022135738A (ja) | 2021-03-05 | 2021-03-05 | 撮像装置、その駆動方法、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022135738A true JP2022135738A (ja) | 2022-09-15 |
Family
ID=83155050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021035742A Pending JP2022135738A (ja) | 2021-03-05 | 2021-03-05 | 撮像装置、その駆動方法、および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240145516A1 (ja) |
JP (1) | JP2022135738A (ja) |
WO (1) | WO2022186040A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6791667B2 (ja) * | 2015-07-16 | 2020-11-25 | 株式会社半導体エネルギー研究所 | 撮像装置 |
JP6991704B2 (ja) * | 2016-10-26 | 2022-01-12 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子およびその制御方法、並びに電子機器 |
-
2021
- 2021-03-05 JP JP2021035742A patent/JP2022135738A/ja active Pending
-
2022
- 2022-02-24 US US18/548,213 patent/US20240145516A1/en active Pending
- 2022-02-24 WO PCT/JP2022/007608 patent/WO2022186040A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2022186040A1 (ja) | 2022-09-09 |
US20240145516A1 (en) | 2024-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11895398B2 (en) | Imaging device and imaging system | |
US20220172488A1 (en) | Imaging system, method for controlling imaging system, and object recognition system | |
US20230047180A1 (en) | Imaging device and imaging method | |
WO2021256095A1 (ja) | 撮像装置及び撮像方法 | |
US20230276141A1 (en) | Imaging device and imaging method | |
US11683606B2 (en) | Imaging device and electronic equipment | |
CN113647089A (zh) | 成像系统 | |
WO2022102471A1 (ja) | 撮像素子および撮像装置 | |
TWI788818B (zh) | 攝像裝置及攝像方法 | |
WO2021153428A1 (ja) | 撮像装置、電子機器及び撮像方法 | |
US20230247323A1 (en) | Imaging device and imaging method | |
WO2022186040A1 (ja) | 撮像装置、その駆動方法、および電子機器 | |
WO2023181663A1 (ja) | 比較器、増幅器及び固体撮像装置 | |
WO2024075492A1 (ja) | 固体撮像装置及び比較装置 | |
WO2023248855A1 (ja) | 光検出装置及び電子機器 | |
US20240080587A1 (en) | Solid-state imaging device and electronic instrument | |
WO2022065032A1 (ja) | 撮像装置及び撮像方法 | |
WO2023243527A1 (en) | Solid-state image-capturing device, and image-capturing apparatus | |
WO2024070523A1 (ja) | 光検出素子及び電子機器 | |
WO2022149556A1 (ja) | 撮像装置および電子機器 | |
WO2022124092A1 (ja) | 固体撮像素子、撮像装置及び固体撮像素子の制御方法 | |
WO2022209256A1 (ja) | 撮像素子、撮像装置及び撮像素子の制御方法 | |
WO2024106169A1 (ja) | 光検出素子及び電子機器 | |
WO2022102549A1 (ja) | 固体撮像装置 | |
WO2023243497A1 (ja) | 固体撮像素子、および、撮像装置 |