JP2022135738A - 撮像装置、その駆動方法、および電子機器 - Google Patents

撮像装置、その駆動方法、および電子機器 Download PDF

Info

Publication number
JP2022135738A
JP2022135738A JP2021035742A JP2021035742A JP2022135738A JP 2022135738 A JP2022135738 A JP 2022135738A JP 2021035742 A JP2021035742 A JP 2021035742A JP 2021035742 A JP2021035742 A JP 2021035742A JP 2022135738 A JP2022135738 A JP 2022135738A
Authority
JP
Japan
Prior art keywords
pixel
transistor
imaging device
region
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021035742A
Other languages
English (en)
Inventor
正彦 中澤
Masahiko Nakazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021035742A priority Critical patent/JP2022135738A/ja
Priority to PCT/JP2022/007608 priority patent/WO2022186040A1/ja
Priority to US18/548,213 priority patent/US20240145516A1/en
Publication of JP2022135738A publication Critical patent/JP2022135738A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】量子効率の低下を抑制することのできる撮像装置およびこの撮像装置を用いた電子機器を提供する。【解決手段】本開示の撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも１つのトランジスタの閾値電圧を制御する回路と、を備えている。【選択図】図３

Description

本開示の実施形態は、撮像装置、その駆動方法、および電子機器に関する。
フォトダイオードが設けられた受光層と、画素トランジスタが形成された層とを積層した構造を備えた撮像装置が知られている（例えば特許文献１参照）。このような積層構造にすることで、単位基板面積当たりのフォトダイオードの面積およびトランジスタ面積を増加させることによりダイナミックレンジを増大させている。
特開２０２０－８８３８０号公報 特開２０１８－７４２６８号公報
しかしながら、特許文献１の撮像装置では、画素面積が大きくなるため、画素サイズを小型化できないという問題がある。
本開示は、画素サイズを大きくせずにダイナミックレンジを容易に増大することのできる撮像装置、その駆動方法、および電子機器を提供する。
本開示の第１態様による撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、前記画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも１つのトランジスタの閾値電圧を制御する回路と、を備えている。
第１態様による撮像装置において、前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含んでいてもよい。
第１態様による撮像装置において、前記閾値電圧が制御されるトランジスタは、前記リセットトランジスタおよび前記選択トランジスタのうちの少なくとも一方であってもよい。
第１態様による撮像装置において、前記閾値電圧が制御されるトランジスタは、ウェル領域に配置され、前記回路は前記ウェル領域に印加する電位を制御してもよい。
第１態様による撮像装置において、前記画素トランジスタを構成する前記複数のトランジスタはｎチャネルＭＯＳトランジスタであってもよい。
第１態様による撮像装置において、前記画素トランジスタを構成する前記複数のトランジスタは、ｐチャネルＭＯＳトランジスタであってもよい。
第１態様による撮像装置において、前記複数の画素はそれぞれ、第１領域に配置された光電変換素子と、前記第１領域上の第２領域に配列されたウェル領域とを備え、前記複数の画素における前記ウェル領域は、それぞれ絶縁膜によって分離されてもよい。
第１態様による撮像装置において、前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第１領域に配置されてもよい。
第１態様による撮像装置において、前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第２領域に配置されてもよい。
第１態様による撮像装置において、前記複数の画素はそれぞれ、光電変換素子と、前記光電変換素子上に配列され前記画素トランジスタが配置されるウェル領域と、を備え、前記ウェル領域は、前記ウェル領域と導電型が異なる半導体領域によって覆われていてもよい。
第１態様による撮像装置において、前記画素トランジスタの前記複数のトランジスタはそれぞれ、異なる画素に対応して設けられてもよい。
第１態様による撮像装置において、前記画素群は、前記画素アレイ部の面方向に配置される、第１領域、第２領域、第３領域および第４領域を有し、前記第１領域は、第１画素群を有し、前記第２領域は、第２画素群を有し、前記第３領域は、前記第１領域と前記第２領域の間に配置され、前記画素トランジスタの第１部分を有し、前記第４領域は、前記第２領域を間に挟んで前記第３領域の反対側に配置され、前記画素トランジスタの第２部分を有してもよい。
第１態様による撮像装置において、前記第１画素群は複数の第１画素を備え、前記複数の第１画素はそれぞれ第１導電型の第１半導体領域によって分離され、前記第２画素群は複数の第２画素を備え、前記複数の第２画素はそれぞれ前記第１導電型の第２半導体領域によって分離され、前記第１部分は前記第１導電型の第１ウェル領域に配置され、前記第１ウェル領域は前記第１導電型と異なる第２導電型の第３半導体領域によって分離され、 前記第２部分は前記第１導電型の第２ウェル領域に配置され、前記第２ウェル領域は前記第２導電型の第４半導体領域によって分離されてもよい。
第１態様による撮像装置において、差動増幅部を更に備え、前記画素アレイ部は、第１画素を有する第１画素群および第２画素を有する第２画素群を備え、前記第１画素に含まれる光電変換素子に入射光が入射し、前記第２画素に含まれる光電変換素子は前記入射光が入射しないように構成され、前記差動増幅部は、リセット期間と読み出し期間において前記第１画素群と前記第２画素で異なる電流を流してもよい。
第１態様による撮像装置において、前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含み、前記差動増幅部は、前記第１画素群および前記第２画素群のそれぞれの前記増幅トランジスタに定電流を流すテール電流源と、前記第１画素群と前記第２画素群に等しい電流を流すカレントミラー回路と、を備えていてもよい。
第１態様による撮像装置において、前記差動増幅部は、リセット期間中に前記第２画素群に所定の電流を流すリセット用定電流回路を更に備えてもよい。
第２態様による撮像装置の駆動方法において、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、を備えた撮像装置の駆動方法であって、読み出し期間中に、前記複数のトランジスタのうちの少なくとも１つのトランジスタの基板電位を制御することにより前記トランジスタの閾値電圧を制御する。
第２態様による撮像装置の駆動方法において、前記トランジスタがｎチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに正のパル電圧を印加してもよい。
第２態様による撮像装置の駆動方法において、前記トランジスタがｎチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに負のパル電圧を印加してもよい。
第３態様による電子機器において、撮像装置と、前記撮像装置で撮像された画素信号に基づいて信号処理を行う信号処理部と、を備え、前記撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも１つのトランジスタの閾値電圧を制御する回路と、を備えている。
第１実施形態による撮像装置の画素群の構成を示す図。 第１実施形態における画素群を示す断面図。 第１実施形態における画素群の回路図。 第１実施形態における画素群の読み出し時におけるポテンシャルを示す図。 第１実施形態における撮像装置を示す全体図。 第１実施形態における画素領域および選択トランジスタに接続される配線を示す図。 第１実施形態の読み出し時において画素領域の選択トランジスタに供給されるパルス波形を示す図。 第２実施形態による撮像装置の画素群の構成を示す図。 第２実施形態における画素群の回路図。 第２実施形態における画素群の読み出し時におけるポテンシャルを示す図。 第２実施形態における画素領域およびリセットトランジスタに接続される配線を示す図。 第２実施形態の読み出し時において画素領域のリセットトランジスタに供給されるパルス波形を示す図。 第３実施形態による撮像装置の画素群の回路図。 第３実施形態における画素群の読み出し時におけるポテンシャルを示す図。 第３実施形態の読み出し時において画素領域の選択トランジスタに供給されるパルス波形を示す図。 第４実施形態による撮像装置の画素群の回路図。 第４実施形態の読み出し時において画素領域のリセットトランジスタに供給されるパルス波形を示す図。 第５実施形態による撮像装置の画素群を示す平面図。 第５実施形態の画素群の断面図。 第６実施形態による撮像装置の画素群を示す平面図。 第７実施形態による撮像装置の画素群を示す平面図。 第７実施形態の画素群の断面図。 第８実施形態による撮像装置を示す回路図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。
まず、本開示の撮像装置に至った経緯について説明する。特許文献１においては、フォトダイオードの面積を増大させることによりダイナミックレンジを増大していた。しかし、単にフォトダイオードの飽和信号量だけを増大した場合、画素トランジスタやさらに後段の回路ブロックで処理すべき電圧振幅も増える。この場合、後段回路のダイナミックレンジも併せて更に増大させなければ、最終的に画像として取り扱うことのできる電子数、すなわち撮像装置のダイナミックレンジは増加しない。そこで、本願発明者は鋭意研究に努めた結果、画素トランジスタのウェル領域に印加するウェル電位を調整することにより、画素トランジスタの閾値を制御してダイナミックレンジの更なる増大を図ればよいことに思い至った。本開示の以下の実施形態では、画素トランジスタのウェル電位を調整した撮像装置について述べる。
本開示の実施形態について図面を参照して説明する。以下の実施形態では、撮像装置および電子機器の構成部分を主に説明するが、撮像装置および電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
また、以下の説明で参照される図面は、本開示の実施形態の説明と、その理解を促すための図面であり、分かり易くするために、図中に示される形状、寸法、比などは実際と異なる場合がある。
（第１実施形態）
第１実施形態による撮像装置について図１乃至図７を参照して説明する。この第１実施形態の撮像装置は、ｍ、ｎを自然数としたとき、ｍ行ｎ列に配列された画素群と、この画素群に対応して設けられた画素トランジスタと、を備えている。本実施形態の画素群およびこの画素群に対応して設けられた画素トランジスタについて図１を参照して説明する。図１に示すように、画素群１０はアレイ状に配置された複数（図１では４個）の画素１１１１～１１２２を備え、これらの画素１１１１～１１２２がそれぞれ光電変換素子（フォトダイオード）ＰＤを備えている。フォトダイオードＦＤは例えばシリコンから構成される。
これらの光電変換素子ＰＤは、図２に示すように、半導体層１２に配置され、半導体層１２の上層２２に画素トランジスタが配置される。図２は，図１に示す切断線Ａ－Ａによって切断した断面図である。図２に示すように、隣接するフォトダイオードＰＤはトレンチに埋め込まれた絶縁膜１５によって絶縁される。なお、図２は、画素１１２１にも画素トランジスタが形成されるものとしている。
画素トランジスタ２０は、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、および選択トランジスタＳＥＬを備えている。これらのトランジスタがそれぞれｎチャンネルトランジスタであってｐウェル領域２６に形成され、それぞれのソース領域およびドレイン領域２１はｎ＋領域となる。各画素トランジスタは、ｐウェル領域２６に形成される。リセットトランジスタＲＳＴは画素１１１１上に配置され、増幅トランジスタＡＭＰは画素１１１２上に配置され、選択トランジスタＳＥＬは画素１１２２上に配置される。なお、図１では、各画素１１ｉｊ（ｉ、ｊ＝１，２）において、画素トランジスタが形成された領域（ｐウェル領域）は、絶縁膜（例えばシリコン酸化膜）２７によって絶縁分離されている。しかし、選択トランジスタＳＥＬが形成された画素１１２２以外の画素１１１１、１１１２、１１２１は、絶縁膜２７によって分離されなくとも良い。
また、図１に示すように、画素トランジスタが設けられた画素上の領域（ｐウェル）２６にはそれぞれ画素トランジスタの基板電位を調整するための端子（パッド）２５が設けられている。この端子２５はｐウェル領域よりもｐ型の不純物濃度が高いｐ＋領域からなっている。なお、図２では、端子２５は２個が表示されているが図１に示すように１個でもよい、
また、画素１１ｉｊ（ｉ，ｊ＝１，２）のそれぞれにはフォトダイオードＰＤから信号電荷を蓄積するフローティングディフュージョンＦＤが設けられ、フォトダイオードＰＤとフローティングディフュージョンＦＤとは転送ゲートＴＧによって接続される。
このように構成された画素群１０の回路図を図３に示す。図３から分かるように、画素１１１１～１１２２において、それぞれの光電変換素子ＦＤは転送ゲートＴＧを介してフローティングディフュージョンＦＤに接続されている。なお、図３では４個の画素の光電変換素子ＦＤと、転送ゲートＴＧは、１つに纏めて表示してある。このフローティングディフュージョンＦＤはリセットトランジスタＲＳＴを介して電源ＶＤＤに接続されているとともに、増幅トランジスタＡＭＰのゲートに接続されている。この増幅トランジスタＡＭＰはドレインが電源ＶＤＤに接続され、ドレインが選択トランジスタＳＥＬのソースに接続されている。すなわち、増幅トランジスタＡＭＰはソースフォロアアンプとなる。なお、本実施形態においては、選択トランジスタＳＥＬの基板電位調整端子２５にはＶｗｅｌｌが印加され、リセットトランジスタＲＳＴおよび増幅トランジスタＡＭＰのそれぞれの基板電位調整端子２５にはＶＳＳが印加される。
このように構成された画素における読み出し動作について図４を参照して説明する。図４は、本実施形態の撮像装置の読み出し動作における、転送ゲートＴＧおよび画素トランジスタＳＥＬ、ＲＳＬのポテンシャルを示す。露光が終了した段階で、光電変換素子ＰＤには信号電荷４０が集積されている。このとき、転送ゲートＴＧに例えば－１．２Ｖから２．８Ｖの幅の転送パルスを供給すると、転送ゲートＴＧのポテンシャルは矢印８１の範囲を変動する。このポテンシャルの変動により、信号電荷４０は、フローティングディフュージョンＦＤに流れ込む。電位－１．２Ｖは転送ゲートＴＧがオフする電位であり、２．８Ｖは転送ゲートＴＧがオンする電位である。なお、フローティングディフュージョンＦＤには、露光期間中に雑音電荷が蓄積されている。このとき、選択された行の画素のリセットトランジスタＲＳＴのゲートにリセットパルスを印加する。このリセットパルスは０Ｖから２．８Ｖの範囲にある。電位０ＶはリセットトランジスタＲＳＴがオフする電位であり、電位２．８ＶはリセットトランジスタＲＳＴがオンする電位である。フローティングディフュージョンＦＤにどのくらい信号を貯められるかは、リセットトランジスタＲＳＴのポテンシャルの壁の高さで決まる。リセットトランジスタＲＳＴにリセットパルスが印加されることによって、図４に示すようにリセットトランジスタＲＳＬのポテンシャルが矢印８２のように変動する。これにより、フローティングディフュージョンＦＤから雑音電荷が排出されるとともにフローティングディフュージョンＦＤが電位ＶＤＤにリセットされる。さらに選択トランジスタＳＥＬのゲートに行選択パルス（例えば、－１．２Ｖから２．８Ｖの範囲）が印加されると、選択トランジスタＳＥＬのポテンシャルが矢印の矢印８３のように変動する。すると、ソースフォロアアンプＡＭＰが導通状態になり、リセットされたフローティングディフュージョンＦＤの電位がソースフォロアアンプＡＭＰから出力される。続いて選択された行の画素の転送ゲートＴＧに後述する垂直駆動部２５４（図５）から読み出しパルスが印加され、光電変換素子ＰＤの信号電荷４０がフローティングディフュージョンＦＤに転送されてフローティングディフュージョンＦＤの電位が低下する。続いて、信号電荷が蓄積されたフローティングディフュージョンＦＤの電荷がソースフォロアアンプＡＭＰから出力される。次のステップで、リセット出力と信号電荷による出力との差分が例えば相関二重サンプリングで得られる。最後のステップで、フローティングディフュージョンＦＤ内の信号電荷をリセットして読み出し動作が完了する。このとき、本実施形態においては、選択トランジスタＳＥＬの基板電位Ｖｗｅｌｌを、端子２５を介して調整する。基板電位Ｖｗｅｌｌを選択トランジスタＳＥＬのゲート、ソース、ドレインに対して低い電位に設定すると、選択トランジスタＳＥＬの閾値電圧Ｖｔが矢印８４に示すように高くなり、選択トランジスタＳＥＬがオンしにくくなる。逆に、基板電位Ｖｗｅｌｌを選択トランジスタＳＥＬのゲート、ソース、ドレインに対して高い電位に設定すると、選択トランジスタＳＥＬの閾値電圧Ｖｔが矢印８５に示すように低くなり、選択トランジスタＳＥＬがオンし易くなる。なお、本実施形態においては、読み出し時には、選択トランジスタＳＥＬの基板電位調整端子２５には電位Ｖｗｅｌｌが与えられ、リセットトランジスタＲＳＴおよび増幅トランジスタＡＭＰの基板電位調整端子２５に電位ＶＳＳが与えられる。
上述したように、読み出し時に選択トランジスタＳＥＬの基板電位を調整することにより、信号レベルに影響を与えず、扱える信号のレンジを拡大することができる。すなわちダイナミックレンジを容易に増大することができる。
次に、第１実施形態による撮像装置の全体構成を図５に示す。この実施形態の撮像装置２５０は、例えば裏面照射型のイメージセンサ２５０であって、画素領域２５１と、画素駆動線２５２と、垂直信号線２５３と、垂直駆動部２５４と、カラム処理部２５５と、水平駆動部２５６と、システム制御部２５７と、信号処理部２５８と、メモリ部２５９と、を備えている。これらが図示せぬシリコン基板等の半導体基板（チップ）に形成されている。なお、画素領域２５１を第１半導体基板からなるセンサチップに形成され、画素駆動線２５２、垂直信号線２５３、垂直駆動部２５４、カラム処理部２５５、水平駆動部２５６、システム制御部２５７、信号処理部２５８、およびメモリ部２５９を第２半導体基板からなる回路チップに形成し、これらのチップを貼り合わせてもよい。
画素領域２５１には、画素が２次元配列された画素アレイであって、光信号を電気信号に変換して撮像を行う。この画素領域２５１には画素に対して２行ごとに画素駆動線２５２が設けられ、２列ごとに垂直信号線２５３が設けられている。本実施形態において、画素領域２５１を構成する画素の構成について、後で詳細に説明する。
垂直駆動部２５４は、シフトレジスタやアドレスデコーダなどによって構成され、画素領域２５１の各撮像素子に蓄積された電荷に対応する画素信号が、奇数列、偶数列の順に行単位で上から順に読み出されるように、画素駆動線２５２に駆動信号を供給する。
カラム処理部２５５は、画素領域２５１の画素の２列ごとに信号処理回路を有する。カラム処理部２５５の各信号処理回路は、対応する画素から読み出され、垂直信号線２５３を通して供給される画素信号に対して、Ａ／Ｄ変換処理、相関二重サンプリング（ＣＤＳ（Correlated Double Sampling））処理等の信号処理を行う。カラム処理部２５５は信号処理後の画素信号を一時的に保持する。
水平駆動部２５６は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部２５５の信号処理回路を順番に選択する。これにより、カラム処理部２５５の各信号処理回路で信号処理された画素信号が順番に信号処理部２５８に出力される。
システム制御部２５７は、各種のタイミング信号を生成するタイミングジェネレータ等で構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部２５４、カラム処理部２５５、および水平駆動部２５６を制御する。
信号処理部２５８は、カラム処理部から出力される画素信号に対して種々の信号処理を行う。このとき、信号処理部２５８は、必要に応じて信号処理の途中結果などをメモリ部２５９に格納し、必要なタイミングで参照する。信号処理部２５８は、信号処理後の画素信号を出力する。
メモリ部２５９は、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などにより構成される。
第１実施形態の撮像装置の画素領域２５１において、２次元配列された複数の画素は、２行２列に配置された画素を有する画素群に分けられる。例えば、図６に示すように画素領域２５１は、ｍ、ｎを自然数としたとき、ｍ行ｎ列に配列された画素群１０１１～１０ｍｎを備えている。各画素群１０ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）は、図１に示す２行２列に配置された画素１１１１～１１２２を備えている。
第１実施形態においては、画素の選択トランジスタＳＥＬには基板電位Ｖｗｅｌｌが図５に示す垂直駆動部２５４から画素駆動線２５２を介して供給される。このため、図６に示すように、第ｉ（ｉ＝１，・・・，ｍ）行の画素群１０ｉ１～１０ｉｎにおける画素の選択トランジスタＳＥＬには、この選択トランジスタＳＥＬのゲートに接続された配線ＳＥＬｉの他に基板電位Ｖｗｅｌｌを供給する配線Ｖｗｅｌｌｉが設けられる。すなわち、同じ行の画素群における各画素の選択トランジスタＳＥＬには、これらの選択トランジスタＳＥＬをオン状態にするパルスと、これらの選択トランジスタＳＥＬの基板電位を調整するパルスが同時に与えられる。これらのパルス波形を図７に示す。なお、配線ＳＥＬｉ（ｉ＝１，・・・，ｍ）および配線Ｖｗｅｌｌｉは、画素駆動線２５２を介して垂直駆動部２５４に接続される。
第ｉ（ｉ＝１，・・・，ｍ）行の配線ＳＥＬｉに供給されるパルスと、配線ＶＷｌｌｉに供給されるパルスは、図７に示すように第１行から第ｍ行まで順次与えられ、読み出し動作が行われる。配線ＳＥＬｉ（ｉ＝１，・・・，ｍ）に供給されるパルスと、配線ＶＷｌｌｉに供給されるパルスは、オンタイミング（立ち上がり時期）およびオフタイミング（立ち下がり時期）が一致していることが好ましい。配線ＳＥＬｉ（ｉ＝１，・・・，ｍ）に供給されるパルスおよび配線ＶＷｌｌｉに供給されるパルスのオンタイミングがその前の読み出し動作におけるオフタイミングとオーバラップする、または配線ＳＥＬｉ（ｉ＝１，・・・，ｍ）に供給されるパルスおよび配線ＶＷｌｌｉに供給されるパルスのオフタイミングがその前の読み出し動作におけるオンタイミングとオーバラップする場合は、読み出し電流が混合するため、避けることが好ましい。
また、配線Ｖｗｅｌｌｉ（ｉ＝１，・・・，ｍ）に供給されるパルスの振幅は、大きい方が閾値電圧Ｖｔを制御する効果も大きくなる。しかし、振幅を大きくする場合、パルス信号の遅延の増大や、電力消費が増大するため、振幅は必要な閾値電圧Ｖｔの制御量、遅延時間、および消費電力を考慮して決定される。
なお、選択トランジスタＳＥＬのウェル領域等に供給される電位Ｖｗｅｌｌを高いままにすると、選択トランジスタＳＥＬのオフ時の効果が得られず、リーク電流が増える。選択トランジスタＳＥＬのオフ時には、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴをオフするタイミングよりも後に、ウェル領域の電位を下げることが好ましい。
また、本実施形態では、各画素群は２行２列に配置された画素を有していたが、画素が２行４列に配置された画素群、または画素群が１つの画素からなる場合であってもよい。さらに、各画素群に２個以上の選択トランジスタが配置されていてもよい。これらの場合においても、画素から出力される信号ＶＳＬ（図３参照）の振幅に変化はなく、後段のアナログ回路は本実施形態と同じアナログ回路を使用することができる。
以上説明したように、本実施形態によれば、画素群に含まれる選択トランジスタＳＥＬの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。
（第２実施形態）
第２実施形態による撮像装置について図８乃至図１２を参照して説明する。第２実施形態の撮像装置は、基板電位を調整する画素トランジスタをリセットトランジスタＲＳＴとした以外は第１実施形態の撮像装置と同じ構成を備えている。図８に第２実施形態の撮像装置の画素群の構成を示し、図９に画素群の画素トランジスタの回路図を示し、図１０に画素群の読み出し時のポテンシャル図を示す。
図８および図９から分かるように、画素トランジスタを構成するリセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、および選択トランジスタＳＥＬ、転送ゲートＴＧは第１実施形態の場合と同様に、ｎチャネルトランジスタであり、リセットトランジスタＲＳＴに基板電位を調整する電位Ｖｗｅｌｌが供給される。すなわち、図８に示す増幅トランジスタＡＭＰ、選択トランジスタＳＥＬの基板電位調整端子２５には電位ＶＳＳが与えられ、リセットトランジスタＲＳＴの基板電位調整端子２５には電位Ｖｗｅｌｌが供給される。
次に、第２実施形態の撮像装置の読み出し動作について図１０を参照して説明する。図１０は、第２実施形態の撮像装置の読み出し動作における、転送ゲートＴＧおよび画素トランジスタＳＥＬ、ＲＳＬのポテンシャルを示す。露光が終了した段階で、光電変換素子ＰＤには信号電荷４０が集積されている。このとき、転送ゲートＴＧに例えば－１．２Ｖから２．８Ｖの幅の転送パルスを供給すると、転送ゲートＴＧのポテンシャルは矢印８１の範囲を変動する。これにより、信号電荷４０は、フローティングディフュージョンＦＤに流れ込む。電位－１．２Ｖは転送ゲートＴＧがオフする電位であり、２．８Ｖは転送ゲートＴＧがオンする電位である。なお、フローティングディフュージョンＦＤには、露光期間中に蓄積された雑音電荷がある。このとき、選択された行の画素のリセットトランジスタＲＳＴのゲートにリセットパルスを印加する。このリセットパルスは０Ｖから２．８Ｖの範囲にある。電位０ＶはリセットトランジスタＲＳＴがオフする電位であり、電位２．８ＶはリセットトランジスタＲＳＴがオンする電位である。リセットトランジスタＲＳＴにリセットパルスが印加されることによって、図１０に示すようにリセットトランジスタＲＳＬのポテンシャルが矢印８２のように変動する。これにより、フローティングディフュージョンＦＤから雑音電荷が排出されるとともにフローティングディフュージョンＦＤが電位ＶＤＤにリセットされる。さらに選択トランジスタＳＥＬのゲートに行選択パルス（例えば、－１．２Ｖから２．８Ｖの範囲）が印加されると、選択トランジスタＳＥＬのポテンシャルが矢印の矢印８３のように変動する。すると、ソースフォロアアンプＡＭＰが導通状態になり、リセットされたフローティングディフュージョンＦＤの電位がソースフォロアアンプＡＭＰから出力される。続いて選択された行の画素の転送ゲートＴＧに後述する垂直駆動部２５４（図５）から読み出しパルスが印加され、光電変換素子ＰＤの信号電荷４０がフローティングディフュージョンＦＤに転送されてフローティングディフュージョンＦＤの電位が低下する。続いて、信号電荷が蓄積されたフローティングディフュージョンＦＤの電荷がソースフォロアアンプＡＭＰから出力される。次のステップで、リセット出力と信号電荷による出力との差分が例えば相関二重サンプリングで得られる。最後のステップで、フローティングディフュージョンＦＤ内の信号電荷をリセットして読み出し動作が完了する。このとき、本実施形態においては、リセットトランジスタＲＳＴの基板電位Ｖｗｅｌｌを、端子２５を介して調整する。基板電位ＶｗｅｌｌをリセットトランジスタＲＳＴのゲート、ソース、ドレインに対して低い電位に設定すると、リセットトランジスタＲＳＴの閾値電圧Ｖｔが矢印８４に示すように高くなり、リセットトランジスタＲＳＴがオンしにくくなる。逆に、基板電位ＶｗｅｌｌをリセットトランジスタＲＳＴのゲート、ソース、ドレインに対して高い電位に設定すると、リセットトランジスタＲＳＴの閾値電圧Ｖｔが矢印８５に示すように低くなり、リセットトランジスタＲＳＴがオンし易くなる。
上述したように、読み出し時にリセットトランジスタＲＳＴの基板電位を調整することにより、信号レベルに影響を与えず、扱える信号のレンジを拡大することができる。すなわちダイナミックレンジを容易に増大することができる。
第２実施形態においては、画素のリセットトランジスタＲＳＴには基板電位Ｖｗｅｌｌが図５に示す垂直駆動部２５４から画素駆動線２５２を介して供給される。このため、図１１に示すように、第ｉ（ｉ＝１，・・・，ｍ）行の画素群１０ｉ１～１０ｉｎにおける画素のリセットトランジスタＲＳＴには、このリセットトランジスタＲＳＴのゲートに接続された配線ＲＳＴｉの他に基板電位Ｖｗｅｌｌを供給する配線Ｖｗｅｌｌｉが設けられる。すなわち、同じ行の画素群における各画素のリセットトランジスタＲＳＴには、これらのリセットトランジスタＲＳＴをオン状態にするパルスと、これらのリセットトランジスタＲＳＴの基板電位を調整するパルスが同時に与えられる。これらのパルス波形を図１２に示す。配線ＲＳＴｉ（ｉ＝１，・・・，ｍ）および配線Ｖｗｅｌｌｉは図５に示す画素駆動線２５２を介して垂直駆動部２５４に接続される。
第ｉ（ｉ＝１，・・・，ｍ）行の配線ＲＳＴｉに供給されるパルスと、配線ＶＷｌｌｉに供給されるパルスは、図１２に示すように第１行から第ｍ行まで順次与えられ、読み出し動作が行われる。配線ＲＳＴｉ（ｉ＝１，・・・，ｍ）に供給されるパルスと、配線ＶＷｌｌｉに供給されるパルスは、オンタイミング（立ち上がり時期）およびオフタイミング（立ち下がり時期）が一致していることが好ましい。配線ＲＳＴｉ（ｉ＝１，・・・，ｍ）に供給されるパルスおよび配線ＶＷｌｌｉに供給されるパルスのオンタイミングがその前の読み出し動作におけるオフタイミングとオーバラップする、または配線ＲＳＴｉ（ｉ＝１，・・・，ｍ）に供給されるパルスおよび配線ＶＷｌｌｉに供給されるパルスのオフタイミングがその前の読み出し動作におけるオンタイミングとオーバラップする場合は、読み出し電流が混合するため、避けることが好ましい。
また、第１実施形態の場合と同様に、配線Ｖｗｅｌｌｉ（ｉ＝１，・・・，ｍ）に供給されるパルスの振幅は、大きい方が閾値電圧Ｖｔを制御する効果も大きくなる。しかし、振幅を大きくする場合、パルス信号の遅延の増大や、電力消費が増大するため、振幅は必要な閾値電圧Ｖｔの制御量、遅延時間、および消費電力を考慮して決定される。
また、第２実施形態では、各画素群は２行２列に配置された画素を有していたが、画素が２行４列に配置された画素群、または画素群が１つの画素からなる場合であってもよい。さらに、各画素群に２個以上の選択トランジスタが配置されていてもよい。これらの場合においても、画素から出力される信号ＶＳＬ（図３参照）の振幅に変化はなく、後段のアナログ回路は本実施形態と同じアナログ回路を使用することができる。
以上説明したように、第２実施形態によれば、画素群に含まれるリセットトランジスタＲＳＴの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。
なお、第２実施形態の撮像装置において、第１実施形態の撮像装置のように、読み出し動作時に、各画素群の選択トランジスタＳＥＬの基板電位調整端子２５に調整電位Ｖｗｅｌｌを供給してもよい。すなわち、各画素群の選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴの基板電位を読み出し時に調整してもよい。このように、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴの基板電位をともに調整する場合は、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬの閾値電圧を同じだけ制御したければ、同じ電位レベルＶｗｅｌｌを両方のウェル領域に供給すればよい。例えば、通常、ウェル領域は０ＶでリセットトランジスタＲＳＴおよび選択トランジスタの閾値電圧Ｖｔを制御したい場合は、約０．５Ｖ程度の電位Ｖｗｅｌｌを各ウェル領域に供給する。これにより、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬの閾値電圧は約０．２Ｖ変化する。
なお、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのゲートには与えられる電圧は互いに異なっており、これらのゲート電圧とウェル領域に供給される電位Ｖｗｅｌｌとの相関性はない。
（第３実施形態）
第３実施形態による撮像装置について図１３乃至図１５を参照して説明する。図１３は第３実施形態の撮像装置の画素群の画素トランジスタの回路図を示し、図１４は画素群の読み出し動作時のポテンシャル図を示し、図１５は画素群の選択トランジスタＳＥＬに供給される読み出し時の波形図を示す。第３実施形態の撮像装置は、図１３に示すように、画素トランジスタを構成するリセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、および選択トランジスタＳＥＬ、転送ゲートＴＧは第１実施形態と異なり、ｐチャネルトランジスタであり、選択トランにジスタＳＥＬに基板電位を調整する電位Ｖｗｅｌｌが供給される。但し、電位Ｖｗｅｌｌは、負電位となる。なお、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴの基板電位として電位ＶＳＳが与えられる。
次に、第３実施形態の撮像装置の読み出し動作について図１４を参照して説明する。図１３は、第３実施形態の撮像装置の読み出し動作における、転送ゲートＴＧおよび画素トランジスタＳＥＬ、ＲＳＬのポテンシャルを示す。露光が終了した段階で、光電変換素子ＰＤには信号電荷４０が集積されている。このとき、転送ゲートＴＧに例えば１．２Ｖから－２．８Ｖの幅の転送パルスを供給すると、転送ゲートＴＧのポテンシャルは矢印８１の範囲を変動する。これにより、信号電荷４０は、フローティングディフュージョンＦＤに流れ込む。電位１．２Ｖは転送ゲートＴＧがオフする電位であり、－２．８Ｖは転送ゲートＴＧがオンする電位である。なお、フローティングディフュージョンＦＤには、露光期間中に蓄積された雑音電荷がある。このとき、選択された行の画素のリセットトランジスタＲＳＴのゲートにリセットパルスを印加する。このリセットパルスは０Ｖから－２．８Ｖの範囲にある。電位０ＶはリセットトランジスタＲＳＴがオフする電位であり、電位－２．８ＶはリセットトランジスタＲＳＴがオンする電位である。リセットトランジスタＲＳＴにリセットパルスが印加されることによって、図１４に示すようにリセットトランジスタＲＳＬのポテンシャルが矢印８２のように変動する。これにより、フローティングディフュージョンＦＤから雑音電荷が排出されるとともにフローティングディフュージョンＦＤが電位ＶＤＤにリセットされる。さらに選択トランジスタＳＥＬのゲートに行選択パルス（例えば、１．２Ｖから－２．８Ｖの範囲）が印加されると、選択トランジスタＳＥＬのポテンシャルが矢印の矢印８３のように変動する。すると、ソースフォロアアンプＡＭＰが導通状態になり、リセットされたフローティングディフュージョンＦＤの電位がソースフォロアアンプＡＭＰから出力される。続いて選択された行の画素の転送ゲートＴＧに後述する垂直駆動部２５４（図５）から読み出しパルスが印加され、光電変換素子ＰＤの信号電荷４０がフローティングディフュージョンＦＤに転送されてフローティングディフュージョンＦＤの電位が低下する。続いて、信号電荷が蓄積されたフローティングディフュージョンＦＤの電荷がソースフォロアアンプＡＭＰから出力される。次のステップで、リセット出力と信号電荷による出力との差分が例えば相関二重サンプリングで得られる。最後のステップで、フローティングディフュージョンＦＤ内の信号電荷をリセットして読み出し動作が完了する。このとき、本実施形態においては、選択トランジスタＳＥＬの基板電位Ｖｗｅｌｌを、基板電位調整端子（図示せず）を介して調整する。基板電位Ｖｗｅｌｌを選択トランジスタＳＥＬのゲート、ソース、ドレインに対して低い電位に設定すると、選択トランジスタＳＥＬの閾値電圧Ｖｔが矢印８４に示すように高くなり、選択トランジスタＲＳＴがオンしにくくなる。逆に、基板電位Ｖｗｅｌｌを選択トランジスタＳＥＬのゲート、ソース、ドレインに対して高い電位に設定すると、選択トランジスタＳＥＬの閾値電圧Ｖｔが矢印８５に示すように低くなり、選択トランジスタＳＥＬがオンし易くなる。
上述したように、読み出し時に選択トランジスタＳＥＬの基板電位を調整することにより、信号レベルに影響を与えず、扱える信号のレンジを拡大することができる。すなわちダイナミックレンジを容易に増大することができる。
第３実施形態においては、画素の選択トランジスタＳＥＬには図５に示す垂直駆動部２５４から画素駆動線２５２を介して基板電位Ｖｗｅｌｌが供給される。このため、第１実施形態の場合と同様に、第ｉ（ｉ＝１，・・・，ｍ）行の画素群１０ｉ１～１０ｉｎにおける画素の選択トランジスタＳＥＬには、この選択トランジスタＳＥＬのゲートに接続された配線ＳＥＬｉの他に基板電位Ｖｗｅｌｌを供給する配線Ｖｗｅｌｌｉが設けられる。すなわち、同じ行の画素群における各画素の選択トランジスタＳＥＬには、これらの選択トランジスタＳＥＬをオン状態にするパルスと、これらの選択トランジスタＳＥＬの基板電位を調整するパルスが同時に与えられる。これらのパルス波形を図１４に示す。配線ＳＥＬｉ（ｉ＝１，・・・，ｍ）および配線Ｖｗｅｌｌｉは、画素駆動線２５２を介して垂直駆動部２５４に接続される。
第ｉ（ｉ＝１，・・・，ｍ）行の配線ＳＥＬｉに供給されるパルスと、配線ＶＷｌｌｉに供給されるパルスは、図１５に示すように第１行から第ｍ行まで順次与えられ、読み出し動作が行われる。配線ＳＥＬｉ（ｉ＝１，・・・，ｍ）に供給されるパルスと、配線ＶＷｌｌｉに供給されるパルスは、オンタイミング（立ち上がり時期）およびオフタイミング（立ち下がり時期）が一致していることが好ましい。配線ＳＥＬｉ（ｉ＝１，・・・，ｍ）に供給されるパルスおよび配線ＶＷｌｌｉに供給されるパルスのオンタイミングがその前の読み出し動作におけるオフタイミングとオーバラップする、または配線ＳＥＬｉ（ｉ＝１，・・・，ｍ）に供給されるパルスおよび配線ＶＷｌｌｉに供給されるパルスのオフタイミングがその前の読み出し動作におけるオンタイミングとオーバラップする場合は、読み出し電流が混合するため、避けることが好ましい。
また、第１実施形態の場合と同様に、配線Ｖｗｅｌｌｉ（ｉ＝１，・・・，ｍ）に供給されるパルスの振幅は、大きい方が閾値電圧Ｖｔを制御する効果も大きくなる。しかし、振幅を大きくする場合、パルス信号の遅延の増大や、電力消費が増大するため、振幅は必要な閾値電圧Ｖｔの制御量、遅延時間、および消費電力を考慮して決定される。
また、第３実施形態では、各画素群は２行２列に配置された画素を有していたが、画素が２行４列に配置された画素群、または画素群が１つの画素からなる場合であってもよい。さらに、各画素群に２個以上の選択トランジスタが配置されていてもよい。これらの場合においても、画素から出力される信号ＶＳＬ（図３参照）の振幅に変化はなく、後段のアナログ回路は本実施形態と同じアナログ回路を使用することができる。
以上説明したように、第３実施形態によれば、画素群に含まれるリセットトランジスタＲＳＴの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。
（第４実施形態）
第４実施形態による撮像装置について図１６および図１７を参照して説明する。第４実施形態の撮像装置は、基板電位を調整する画素トランジスタをリセットトランジスタＲＳＴとした以外は第３実施形態の撮像装置と同じ構成を備えている。図１６に画素群の画素トランジスタの回路図を示し、図１１７に画素群のリセットトランジスタＲＳＴの読み出し時の波形図を示す。
図１６から分かるように、画素トランジスタを構成するリセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、および選択トランジスタＳＥＬ、転送ゲートＴＧは第１実施形態の場合と同様に、ｐチャネルトランジスタであり、リセットトランジスタＲＳＴに基板電位を調整する電位Ｖｗｅｌｌが供給される。すなわち、図１６に示す増幅トランジスタＡＭＰ、選択トランジスタＳＥＬの基板電位調整端子（図示せず）には電位ＶＳＳが与えられ、リセットトランジスタＲＳＴの基板電位調整端子には電位Ｖｗｅｌｌが供給される。
次に、第３実施形態の撮像装置の読み出し動作は、第３実施形態と同様に行う。ただし、第４実施形態においては、読み出し動作時にリセットトランジスタＲＳＴに基板電位を調整する電位Ｖｗｅｌｌが供給される。増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬの基板電位はＶＳＳが供給される。
上述したように、読み出し時にリセットトランジスタＲＳＴの基板電位を調整することにより、信号レベルに影響を与えず、扱える信号のレンジを拡大することができる。すなわちダイナミックレンジを容易に増大することができる。
第３実施形態においては、画素のリセットトランジスタＲＳＴには基板電位Ｖｗｅｌｌが図５に示す垂直駆動部２５４から画素駆動線２５２を介して供給される。このため、図１１に示すように、第ｉ（ｉ＝１，・・・，ｍ）行の画素群１０ｉ１～１０ｉｎにおける画素のリセットトランジスタＲＳＴには、このリセットトランジスタＲＳＴのゲートに接続された配線ＲＳＴｉの他に基板電位Ｖｗｅｌｌを供給する配線Ｖｗｅｌｌｉが設けられる。すなわち、同じ行の画素群における各画素のリセットトランジスタＲＳＴには、これらのリセットトランジスタＲＳＴをオン状態にするパルスと、これらのリセットトランジスタＲＳＴの基板電位を調整するパルスが同時に与えられる。これらのパルス波形を図１２に示す。
第ｉ（ｉ＝１，・・・，ｍ）行の配線ＲＳＴｉに供給されるパルスと、配線ＶＷｌｌｉに供給されるパルスは、図１２に示すように第１行から第ｍ行まで順次与えられ、読み出し動作が行われる。配線ＲＳＴｉ（ｉ＝１，・・・，ｍ）に供給されるパルスと、配線ＶＷｌｌｉに供給されるパルスは、オンタイミング（立ち上がり時期）およびオフタイミング（立ち下がり時期）が一致していることが好ましい。配線ＲＳＴｉ（ｉ＝１，・・・，ｍ）に供給されるパルスおよび配線ＶＷｌｌｉに供給されるパルスのオンタイミングがその前の読み出し動作におけるオフタイミングとオーバラップする、または配線ＲＳＴｉ（ｉ＝１，・・・，ｍ）に供給されるパルスおよび配線ＶＷｌｌｉに供給されるパルスのオフタイミングがその前の読み出し動作におけるオンタイミングとオーバラップする場合は、読み出し電流が混合するため、避けることが好ましい。
また、第１実施形態の場合と同様に、配線Ｖｗｅｌｌｉ（ｉ＝１，・・・，ｍ）に供給されるパルスの振幅は、大きい方が閾値電圧Ｖｔを制御する効果も大きくなる。しかし、振幅を大きくする場合、パルス信号の遅延の増大や、電力消費が増大するため、振幅は必要な閾値電圧Ｖｔの制御量、遅延時間、および消費電力を考慮して決定される。
また、第４実施形態では、各画素群は２行２列に配置された画素を有していたが、画素が２行４列に配置された画素群、または画素群が１つの画素からなる場合であってもよい。さらに、各画素群に２個以上の選択トランジスタが配置されていてもよい。これらの場合においても、画素から出力される信号ＶＳＬ（図３参照）の振幅に変化はなく、後段のアナログ回路は本実施形態と同じアナログ回路を使用することができる。
以上説明したように、第４実施形態によれば、画素群に含まれるリセットトランジスタＲＳＴの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。
なお、第４実施形態の撮像装置において、第３実施形態の撮像装置のように、読み出し動作時に、各画素群の選択トランジスタＳＥＬの基板電位調整端子２５に調整電位Ｖｗｅｌｌを供給してもよい。すなわち、各画素群の選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴの基板電位を読み出し時に調整してもよい。
（第５実施形態）
第５実施形態による撮像装置について図１８および図１９を参照して説明する。図１８は第５実施形態の撮像装置の画素群を示す平面図であり、図１９は図１８に示す切断線Ａ－Ａで切断した断面図である。この第５実施形態の撮像装置は、第１実施形態の撮像装置において、図１に示す画素群１０を図１８に示す画素群１０Ａに置き換えた構成を有している。画素群１０Ａは画素群１０と同様に、２行２列に配置された画素１１１１～１１２２を備えている。
第１乃至第４実施形態においては、画素１１１１～１１２２のウェル領域２６は絶縁膜２７によって絶縁分離されていたが、第５実施形態では画素１１１１～１１２２は図１８、図１９に示すようにＰＮ接合を用いて分離されている。すなわち、各画素１１ｉｊ（ｉ、ｊ＝１，２）のｐウェル領域２６は、これらのｐウェル領域２６を覆うｎウェル領域２４によって覆われている。そして、図２に示すようにｎウェル領域２４はｐウェル領域２３に形成される。
画素１１１１のｐウェル領域２６には、増幅トランジスタＡＭＰが形成され、画素１１１２のｐウェル領域２６には、リセットトランジスタＲＳＴが形成され、画素１１２２のｐウェル領域２６には、選択トランジスタＳＥＬが形成される。第５実施形態では、これらのトランジスタはｎチャネルトランジスタである。これらのトランジスタのｐウェル領域２６にはそれぞれ、ｐウェル領域２６の電位、すなわち基板電位を調整する端子（パッド）２５が設けられている。また、ｎウェル領域２４はこのｎウェル領域に電位ＶＤＤを与える端子２８が設けられている。
この第５実施形態においては、第１実施形態の場合と同様に、読み出し時には、選択トランジスタＳＥＬが形成されたｐウェル領域２６の電位を調整するために、端子２５にＶｗｅｌｌが印加される。そして、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴのそれぞれの端子２５には電位ＶＳＳが与えられる。
このように構成された撮像装置の読み出し動作は、第１実施形態の場合と同様に行うことができるので、第５実施形態も第１実施形態と同様に、画素群に含まれる選択トランジスタＳＥＬの基板電位を読み出し時に調整することが可能となり、ダイナミックレンジを容易に増大することができる。また、本実施形態では、選択トランジスタＳＥＬの基板電位を調整したが、第２実施形態と同様に、リセットトランジスタＲＳＴの基板電位を調整してもよい。更に、読み出し動作時に選択トランジスタＳＥＬおよびリセットトランジスタの基板電位を調整してもよい。
また、第５実施形態では、画素トランジスタはｎチャネルトランジスタであったが、ｐチャネルトランジスタに置き換えても、第３実施形態および第４実施形態と同様に、ダイナミックレンジを容易に増大することができる。
（第６実施形態）
第６実施形態による撮像装置について図２０を参照して説明する。図２０は、第６実施形態の撮像装置に用いられる画素群を示す平面図である。この第６実施形態の撮像装置は、図１に示す撮像装置において、図１に示す画素群１０を図２０に示す画素群１０Ｂに置き換えた構成を有している。画素群１０Ｂは４行２列に配置された画素１１ｉｊ（ｉ＝１，・・・４，ｊ＝１、２）を備えている。画素１１１１～１１２２は領域３１に配置され、光電変換素子ＰＤと転送ゲートＴＧを有し、これらはｐウェル領域４１によって互いに分離される。画素１１３１～１１４２のそれぞれは、光電変換素子ＰＤと転送ゲートＴＧを有し、これらはｐウェル領域４５によって互いに分離される。画素１１１１～１１２２の中央部には、これらの画素の信号電荷を蓄積するフローティングディフージョンＦＤが設けられ、このフローティングディフージョンＦＤは、各画素の光電変換素子と対応する転送ゲートＴＧを介して接続される。画素１１３１～１１４２の中央部には、これらの画素の信号電荷を蓄積するフローティングディフージョンＦＤが設けられ、このフローティングディフージョンＦＤは、各画素の光電変換素子と対応する転送ゲートＴＧを介して接続される。領域３１のｐウェル領域４１上に端子（パッド）５１が設けられ、この端子５１には電位ＶＳＳが供給される。また、領域３３のｐウェル領域４５上に端子（パッド）５３が設けられ、この端子５３には電位ＶＳＳが供給される。ている。
領域３１と領域３３との間には画素群の行方向に沿って領域３２が配置される。この領域３２は、ｎウェル領域４２によって囲まれたｐウェル領域４３が設けられ、このｐウェル領域４３にはｎチャネル選択トランジスタＳＥＬと、ｐウェル領域４３の電位を調整する端子（パッド）２５ａが設けられている。ｎウェル領域３２は電位ＶＤＤが印加される端子（パッド）５２が設けられている。また、領域３３に対して領域３２と反対側に領域３４が配置されている、この領域３４は、ｎウェル領域４６によって囲まれたｐウェル領域４７が設けられ、このｐウェル領域４７にはｎチャネル増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴと、ｐウェル領域４７の電位を調整する端子（パッド）２５ｂが設けられている。また、ｎウェル領域４６は電位ＶＤＤが印加される端子（パッド）５４が設けられている。
このように構成された第６実施形態の撮像装置において、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴの少なくとも一方の基板電位を端子２５を介して調整することにより、第１実施形態または第２実施形態の場合と同様に、読み出し時に、ダイナミックレンジを容易に増大することができる。
（第７実施形態）
第７実施形態による撮像装置について図２１および図２２を参照して説明する。図２１は第７実施形態の撮像装置に用いられる画素群を示し、図２２は画素群の模式的な断面図である。この第７実施形態の撮像装置は、図１に示す第１実施形態の画素群１０を図２１に示す画素群１０Ｃに置き換えた構成を有している。
この画素群１０Ｃは、２行２列に配置された画素１１１１～１１２２を有し、これらの画素は、これらの画素を取り囲む絶縁膜２７によって分離されている。各画素１１ｉｊは（ｉ，ｊ＝１，２）は、光電変換素子ＰＤと、このＰＤ上に設けられたｐウェル領域２６と、を備えている（図２）。隣接する光電変換素子ＰＤはトレンチに埋め込まれた絶縁膜１５によって分離される（図２）。画素１１１１のｐウェル領域２６には、増幅トランジスタＡＭＰと、フローティングディフージョンＦＤと、転送ゲートＴＧと、ｐウェル領域２６に電位を印加する端子（パッド）２５とが設けられている。画素１１１２のＰウェル領域２６には、リセットトランジスタＲＳＴと、フローティングディフージョンＦＤと、転送ゲートＴＧと、ｐウェル領域２６に電位を印加する端子（パッド）２５とが設けられている。画素１１２２のｐウェル領域２６には、選択トランジスタＳＥＬと、フローティングディフージョンＦＤと、転送ゲートＴＧと、ｐウェル領域２６に電位を印加する端子（パッド）２５とが設けられている。
この第７実施形態において、読み出し動作時に例えば選択トランジスタＳＥＬの基板電位を調整してダイナミックレンジを増大させる場合は、第１実施形態の場合と同様に、画素１１２２のｐウェル領域２６の端子２５に電位ＶＷｌｌを供給し、画素１１１１、１１１２のｐウェル領域２６の端子２５には電位ＶＳＳを供給する。
このように構成された第７実施形態も第１実施形態と同様に、読み出し時に、ダイナミックレンジを容易に増大することができる。
（第８実施形態）
第８実施形態による撮像装置の構成を図２３に示す。この第８実施形態の撮像装置は、第１実施形態の撮像装置において、同一列に配置された画素群１０のそれぞれを、図２３に示す画素群１０Ｓおよびダミー画素群１０Ｄからなる組に置き換えるとともに、各列に対応して図２３に示す差動増幅部１４０を設けた構成を有している。
画素群１０Ｓは第１実施形態の画素群１０と同じ構成を有し、ダミー画素群１０Ｄはフ光電変換素子ＰＤに入射光が入射されないように金属膜等で遮光されている以外は第１実施形態の画素群１０と同じ構成を有いている。
差動増幅部１４０は、ｎチャネルＭＯＳテール電流源（以下、テール電流源とも云う）１５０と、カレントミラー回路とを、備えている。このカレントミラー回路は、ｐチャンルの負荷トランジスタ（以下、負荷トランジスタとも云う）１５１、１５２と、リセット専用定電流回路１５３とを備えている。
テール電流源１５０は、列Ｖｃｏｍ線６３を介して、画素群１０Ｓおよびダミー画素群１０Ｄの増幅トランジスタＡＭＰのソースに接続されている。テール電流源１５０のゲートにはバイアス電圧Ｖｂｎが印加され、増幅トランジスタＡＭＰに定電流を流す。
カレントミラー回路を構成する一方の負荷トランジスタ１５１のドレインはダミー画素群１０Ｄの選択トランジスタＳＥＬのドレインと、列信号線７１を介して接続される。カレントミラー回路を構成する他方の負荷トランジスタ１５２のドレインは、画素群１０Ｓに選択トランジスタＳＥＬのドレインと、列信号線６１を介して接続される。負荷トランジスタ１５１、１５２のそれぞれのソースは、定電圧源ＶＤＤに接続される。
カレントミラー回路を構成する負荷トランジスタ１５１，１５２は、ダミー画素群１０Ｄ側の列信号線７１と、画素群１０Ｓ側の列信号線６１に等しい電流を流す。
ダミー画素群１０Ｄの列信号線７１には、リセット専用定電流回路１５３も接続されている。リセット専用定電流回路１５３は、定電圧源Ｖｂｒｌと負荷トランジスタ１５１のドレインとの間に接続され、所定の電流値ＩｒｓｔＬを流す回路である。具体的には、リセット期間と読み出し期間とで異なる電流が差動対の参照側に流れるようにする。これにより、リセット期間中、差動対の参照側と信号側のそれぞれに異なる電流が流れる。
ダミー画素群１０ＤのリセットトランジスタＲＳＴのドレインは列リセット線７２に接続され、この列リセット線７２にはリセット電圧Ｖｒｓｔが供給される。
これにたいして、画素群１０ＳのリセットトランジスタＲＳＴのドレインは列リセット線６２に接続され、この列リセット線６２は列信号線４１に接続される。
差動増幅部１４０は、ダミー画素群１０Ｄの増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬと、画素群１０Ｓの増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを合わせて差動増幅器を構成する。
このように、第１実施形態において、各列に配置された画素群のそれぞれに対応したダミー画素群と、各列に対応して差動増幅部と、を設けたことにより、本願の出願人によって出願され公開された特許文献２に記載されたと同様に、リセット期間と読み出し期間とにおいて画素群１０Ｓおよびダミー画素群１０Ｄのそれぞれの増幅トランジスタＡＭＰに流れる電流を変えることが可能となり、列信号線６１の電位を、差動増幅器固有の動作点よりも上側にある差動増幅器の最適な動作点（動作範囲）に調整することができる。その結果、画素群１０Ｓの増幅トランジスタの変換効率を向上させ、リニアリティを改善することが可能となり、第１実施形態に比べて更にダイナミックレンジを大きくすることができる。
なお、第８実施形態では、第１実施形態の画素群１０の代わりに、図２３に示すように、画素群１０Ｓと、ダミー画素群１０Ｄと、差動増幅部１４０とを新たに付加した構成であった、第２乃至第７実施形態のいずれかの画素群を、画素群、ダミー画素群、および作動増幅部に置き換えた構成であっても、第８実施形態と同様に、ダイナミックレンジを容易に増大することができる。
（応用例）
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図２４では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。
駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
ここで、図２５は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２５には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
図２４に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long Term Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。
専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
なお、図２４に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
なお、図２４に示す撮像部７４１０または図２２に示す撮像部７９１０～７９１６として第１乃至第８実施形態の撮像装置を用いることができる。
以上、添付図面を参照して本開示の実施形態をについて詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかである。これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記効果とともに、または上記効果に代えて、本明細書の記載から当業者に明らかな他の効果を奏し得る。
なお、以下のような構成も本開示の技術的範囲に属する。
（１） 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも１つのトランジスタの閾値電圧を制御する回路と、を備えた撮像装置。
（２） 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含む（１）記載の撮像装置。
（３） 前記閾値電圧が制御されるトランジスタは、前記リセットトランジスタおよび前記選択トランジスタのうちの少なくとも一方である（２）記載の撮像装置。
（４） 前記閾値電圧が制御されるトランジスタは、ウェル領域に配置され、前記回路は前記ウェル領域に印加する電位を制御する（１）乃至（３）のいずれかに記載の撮像装置。
（５） 前記画素トランジスタを構成する前記複数のトランジスタはｎチャネルＭＯＳトランジスタである（１）乃至（４）のいずれかに記載の撮像装置。
（６） 前記画素トランジスタを構成する前記複数のトランジスタは、ｐチャネルＭＯＳトランジスタである（１）乃至（４）のいずれかに記載の撮像装置。
（７） 前記複数の画素はそれぞれ、第１領域に配置された光電変換素子と、前記第１領域上の第２領域に配列されたウェル領域とを備え、前記複数の画素における前記ウェル領域は、それぞれ絶縁膜によって分離された（１）乃至（６）のいずれかに記載の撮像装置。
（８） 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第１領域に配置された（８）記載の撮像装置。
（９） 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第２領域に配置された（８）記載の撮像装置。
（１０） 前記複数の画素はそれぞれ、光電変換素子と、前記光電変換素子上に配列され前記画素トランジスタが配置されるウェル領域と、を備え、前記ウェル領域は、前記ウェル領域と導電型が異なる半導体領域によって覆われている（１）乃至（９）のいずれかに記載の撮像装置。
（１１） 前記画素トランジスタの前記複数のトランジスタはそれぞれ、異なる画素に対応して設けられた（１）乃至（１０）のいずれかに記載の撮像装置。
（１２） 前記画素群は、前記画素アレイ部の面方向に配置される、第１領域、第２領域、第３領域および第４領域を有し、前記第１領域は、第１画素群を有し、前記第２領域は、第２画素群を有し、前記第３領域は、前記第１領域と前記第２領域の間に配置され、前記画素トランジスタの第１部分を有し、前記第４領域は、前記第２領域を間に挟んで前記第３領域の反対側に配置され、前記画素トランジスタの第２部分を有する（１）記載の撮像装置。
（１３） 前記第１画素群は複数の第１画素を備え、前記複数の第１画素はそれぞれ第１導電型の第１半導体領域によって分離され、前記第２画素群は複数の第２画素を備え、前記複数の第２画素はそれぞれ前記第１導電型の第２半導体領域によって分離され、前記第１部分は前記第１導電型の第１ウェル領域に配置され、前記第１ウェル領域は前記第１導電型と異なる第２導電型の第３半導体領域によって分離され、前記第２部分は前記第１導電型の第２ウェル領域に配置され、前記第２ウェル領域は前記第２導電型の第４半導体領域によって分離された、（１２）記載の撮像装置。
（１４） 差動増幅部を更に備え、前記画素アレイ部は、第１画素を有する第１画素群および第２画素を有する第２画素群を備え、前記第１画素に含まれる光電変換素子に入射光が入射し、前記第２画素に含まれる光電変換素子は前記入射光が入射しないように構成され、前記差動増幅部は、リセット期間と読み出し期間において前記第１画素群と前記第２画素で異なる電流を流す、（１）乃至（１３）のいずれかに記載の撮像装置。
（１５） 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含み、前記差動増幅部は、前記第１画素群および前記第２画素群のそれぞれの前記増幅トランジスタに定電流を流すテール電流源と、前記第１画素群と前記第２画素群に等しい電流を流すカレントミラー回路と、を備えている（１４）記載の撮像装置。
（１６） 前記差動増幅部は、リセット期間中に前記第２画素群に所定の電流を流すリセット用定電流回路を更に備えた（１５）記載の撮像装置。
（１７） 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、を備えた撮像装置の駆動方法であって、読み出し期間中に、前記複数のトランジスタのうちの少なくとも１つのトランジスタの基板電位を制御することにより前記トランジスタの閾値電圧を制御する、撮像装置の駆動方法。
（１８） 前記トランジスタがｎチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに正のパル電圧を印加する（１７）記載の撮像装置の駆動方法。
（１９） 前記トランジスタがｎチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに負のパル電圧を印加する（１７）記載の撮像装置の駆動方法。
（２０） 撮像装置と、前記撮像装置で撮像された画素信号に基づいて信号処理を行う信号処理部と、を備え、前記撮像装置は、光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、前記複数のトランジスタのうちの少なくとも１つのトランジスタの閾値電圧を制御する回路と、を備えた電子機器。
１０，１０Ａ，１０Ｂ、１０Ｃ、１０Ｓ・・画素群、１０Ｄ・・・ダミー画素群、１１１１～１１２２，１１３１～１１４２・・・画素、１２・・・半導体層、１５・・・絶縁膜、２０・・・画素トランジスタ、２１・・・ソース領域／ドレイン領域、２２・・・層、２５・・・端子（パッド）、２６・・・ｐウェル領域、２７・・・絶縁膜、４０・・・信号電荷、８１・・・矢印、８２・・・矢印、８３・・・矢印、ＦＤ・・・フローティングディフュージョン、ＰＤ・・・光電変換素子（フォトダイオード）、ＡＭＰ・・・増幅トランジスタ、ＲＳＴ・・・リセットトランジスタ、ＳＥＬ・・・選択トランジスタ、ＴＧ・・・転送ゲート、２５０・・・撮像装置、２５１・・・画素領域、２５２・・・画素駆動線、２５３・・・垂直信号線、２５４・・・垂直駆動部、２５５・・・カラム処理部、２５６・・・水平駆動部、２５７・・・システム制御部、２５８・・・信号処理部、２５９・・・メモリ部、７０００・・・車両制御システム、７０１０・・・通信ネットワーク、７１００・・・駆動系制御ユニット、７１１０・・・車両状態検出部、７２００・・・ボディ系制御ユニット、７３００・・・バッテリ制御ユニット、７３１０・・・二次電池、７４００・・・車外情報検出ユニット、７４１０・・・撮像部、７４２０・・・車内情報検出部、７５００・・・車内情報検出ユニット、７５１０・・・運転者状態検出部、７６００・・・統合制御ユニット、７６１０・・・マイクロコンピュータ、７６２０・・・汎用通信Ｉ／Ｆ、７６３０・・・専用通信Ｉ／Ｆ、７６４０・・・測位部、７６５０・・・ビーコン受信部、７６６０・・・車内機器Ｉ／Ｆ、７６７０・・・音声画像出力部、７６８０・・・車載ネットワークＩ／Ｆ、７６９０・・・記憶部、７７１０・・・オーディオスピーカ、７７２０・・・表示部、７７３０・・・インストルメントパネル、７７５０・・・外部環境、７７６０・・・車内機器、７８００・・・入力部、７９００・・・車両、７９１０～７９１６・・・撮像部、７９２０～７９３０・・・車外情報検出部

Claims (20)

  1. 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、
    前記画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、
    前記複数のトランジスタのうちの少なくとも１つのトランジスタの閾値電圧を制御する回路と、
    を備えた撮像装置。
  2. 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含む請求項１記載の撮像装置。
  3. 前記閾値電圧が制御されるトランジスタは、前記リセットトランジスタおよび前記選択トランジスタのうちの少なくとも一方である請求項２記載の撮像装置。
  4. 前記閾値電圧が制御されるトランジスタは、ウェル領域に配置され、前記回路は前記ウェル領域に印加する電位を制御する請求項１記載の撮像装置。
  5. 前記画素トランジスタを構成する前記複数のトランジスタはｎチャネルＭＯＳトランジスタである請求項１記載の撮像装置。
  6. 前記画素トランジスタを構成する前記複数のトランジスタは、ｐチャネルＭＯＳトランジスタである請求項１記載の撮像装置。
  7. 前記複数の画素はそれぞれ、第１領域に配置された光電変換素子と、前記第１領域上の第２領域に配列されたウェル領域とを備え、前記複数の画素における前記ウェル領域は、それぞれ絶縁膜によって分離された請求項１記載の撮像装置。
  8. 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第１領域に配置された請求項７記載の撮像装置。
  9. 前記画素は、前記光電変換素子によって変換された電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された電荷を前記画素トランジスタに転送する転送ゲートと、を備え、前記フローティングディフュージョンおよび前記転送ゲートは、前記第２領域に配置された請求項７記載の撮像装置。
  10. 前記複数の画素はそれぞれ、光電変換素子と、前記光電変換素子上に配列され前記画素トランジスタが配置されるウェル領域と、を備え、前記ウェル領域は、前記ウェル領域と導電型が異なる半導体領域によって覆われている請求項１記載の撮像装置。
  11. 前記画素トランジスタの前記複数のトランジスタはそれぞれ、異なる画素に対応して設けられた請求項１記載の撮像装置。
  12. 前記画素群は、前記画素アレイ部の面方向に配置される、第１領域、第２領域、第３領域および第４領域を有し、
    前記第１領域は、第１画素群を有し、
    前記第２領域は、第２画素群を有し、
    前記第３領域は、前記第１領域と前記第２領域の間に配置され、前記画素トランジスタの第１部分を有し、
    前記第４領域は、前記第２領域を間に挟んで前記第３領域の反対側に配置され、前記画素トランジスタの第２部分を有する、
    請求項１記載の撮像装置。
  13. 前記第１画素群は複数の第１画素を備え、前記複数の第１画素はそれぞれ第１導電型の第１半導体領域によって分離され、
    前記第２画素群は複数の第２画素を備え、前記複数の第２画素はそれぞれ前記第１導電型の第２半導体領域によって分離され、
    前記第１部分は前記第１導電型の第１ウェル領域に配置され、前記第１ウェル領域は前記第１導電型と異なる第２導電型の第３半導体領域によって分離され、
    前記第２部分は前記第１導電型の第２ウェル領域に配置され、前記第２ウェル領域は前記第２導電型の第４半導体領域によって分離された、請求項１２記載の撮像装置。
  14. 差動増幅部を更に備え、
    前記画素アレイ部は、第１画素を有する第１画素群および第２画素を有する第２画素群を備え、前記第１画素に含まれる光電変換素子に入射光が入射し、前記第２画素に含まれる光電変換素子は前記入射光が入射しないように構成され、
    前記差動増幅部は、リセット期間と読み出し期間において前記第１画素群と前記第２画素で異なる電流を流す、請求項１記載の撮像装置。
  15. 前記画素トランジスタは、リセットトランジスタと、増幅トランジスタと、選択トランジスタと、を含み、
    前記差動増幅部は、前記第１画素群および前記第２画素群のそれぞれの前記増幅トランジスタに定電流を流すテール電流源と、前記第１画素群と前記第２画素群に等しい電流を流すカレントミラー回路と、を備えている請求項１４記載の撮像装置。
  16. 前記差動増幅部は、リセット期間中に前記第２画素群に所定の電流を流すリセット用定電流回路を更に備えた請求項１５記載の撮像装置。
  17. 光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、を備えた撮像装置の駆動方法であって、
    読み出し期間中に、前記複数のトランジスタのうちの少なくとも１つのトランジスタの基板電位を制御することにより前記トランジスタの閾値電圧を制御する、撮像装置の駆動方法。
  18. 前記トランジスタがｎチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに正のパル電圧を印加する請求項１７記載の撮像装置の駆動方法。
  19. 前記トランジスタがｎチャネルトランジスタであって、前記読み出し期間中に前記トランジスタに負のパル電圧を印加する請求項１７記載の撮像装置の駆動方法。
  20. 撮像装置と、
    前記撮像装置で撮像された画素信号に基づいて信号処理を行う信号処理部と、を備え、
    前記撮像装置は、
    光電変換を行う複数の画素を含む画素群を単位としてマトリクス状に配列された画素アレイ部と、
    各画素群に対応して設けられ、複数のトランジスタを有する画素トランジスタと、
    前記複数のトランジスタのうちの少なくとも１つのトランジスタの閾値電圧を制御する回路と、
    を備えた電子機器。
JP2021035742A 2021-03-05 2021-03-05 撮像装置、その駆動方法、および電子機器 Pending JP2022135738A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021035742A JP2022135738A (ja) 2021-03-05 2021-03-05 撮像装置、その駆動方法、および電子機器
PCT/JP2022/007608 WO2022186040A1 (ja) 2021-03-05 2022-02-24 撮像装置、その駆動方法、および電子機器
US18/548,213 US20240145516A1 (en) 2021-03-05 2022-02-24 Imaging device, method for driving the same, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021035742A JP2022135738A (ja) 2021-03-05 2021-03-05 撮像装置、その駆動方法、および電子機器

Publications (1)

Publication Number Publication Date
JP2022135738A true JP2022135738A (ja) 2022-09-15

Family

ID=83155050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021035742A Pending JP2022135738A (ja) 2021-03-05 2021-03-05 撮像装置、その駆動方法、および電子機器

Country Status (3)

Country Link
US (1) US20240145516A1 (ja)
JP (1) JP2022135738A (ja)
WO (1) WO2022186040A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6791667B2 (ja) * 2015-07-16 2020-11-25 株式会社半導体エネルギー研究所 撮像装置
JP6991704B2 (ja) * 2016-10-26 2022-01-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその制御方法、並びに電子機器

Also Published As

Publication number Publication date
WO2022186040A1 (ja) 2022-09-09
US20240145516A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US11895398B2 (en) Imaging device and imaging system
US20220172488A1 (en) Imaging system, method for controlling imaging system, and object recognition system
US20230047180A1 (en) Imaging device and imaging method
WO2021256095A1 (ja) 撮像装置及び撮像方法
US20230276141A1 (en) Imaging device and imaging method
US11683606B2 (en) Imaging device and electronic equipment
CN113647089A (zh) 成像系统
WO2022102471A1 (ja) 撮像素子および撮像装置
TWI788818B (zh) 攝像裝置及攝像方法
WO2021153428A1 (ja) 撮像装置、電子機器及び撮像方法
US20230247323A1 (en) Imaging device and imaging method
WO2022186040A1 (ja) 撮像装置、その駆動方法、および電子機器
WO2023181663A1 (ja) 比較器、増幅器及び固体撮像装置
WO2024075492A1 (ja) 固体撮像装置及び比較装置
WO2023248855A1 (ja) 光検出装置及び電子機器
US20240080587A1 (en) Solid-state imaging device and electronic instrument
WO2022065032A1 (ja) 撮像装置及び撮像方法
WO2023243527A1 (en) Solid-state image-capturing device, and image-capturing apparatus
WO2024070523A1 (ja) 光検出素子及び電子機器
WO2022149556A1 (ja) 撮像装置および電子機器
WO2022124092A1 (ja) 固体撮像素子、撮像装置及び固体撮像素子の制御方法
WO2022209256A1 (ja) 撮像素子、撮像装置及び撮像素子の制御方法
WO2024106169A1 (ja) 光検出素子及び電子機器
WO2022102549A1 (ja) 固体撮像装置
WO2023243497A1 (ja) 固体撮像素子、および、撮像装置