JP2022127287A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2022127287A
JP2022127287A JP2021025347A JP2021025347A JP2022127287A JP 2022127287 A JP2022127287 A JP 2022127287A JP 2021025347 A JP2021025347 A JP 2021025347A JP 2021025347 A JP2021025347 A JP 2021025347A JP 2022127287 A JP2022127287 A JP 2022127287A
Authority
JP
Japan
Prior art keywords
metal plate
case
semiconductor element
recess
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021025347A
Other languages
English (en)
Other versions
JP7484766B2 (ja
Inventor
伸親 青木
Nobuchika Aoki
義孝 木村
Yoshitaka Kimura
佳佑 江口
Keisuke Eguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021025347A priority Critical patent/JP7484766B2/ja
Priority claimed from JP2021025347A external-priority patent/JP7484766B2/ja
Priority to US17/397,344 priority patent/US11735490B2/en
Priority to DE102021128229.2A priority patent/DE102021128229A1/de
Priority to CN202210133455.5A priority patent/CN114975340A/zh
Publication of JP2022127287A publication Critical patent/JP2022127287A/ja
Application granted granted Critical
Publication of JP7484766B2 publication Critical patent/JP7484766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Figure 2022127287000001
【課題】低背化しつつ絶縁性と剛性を保つことができる半導体モジュールを得る。
【解決手段】放熱金属板１の上面に凹部２が設けられている。絶縁基板３が凹部２の底面に設けられ、回路パターン６を有する。半導体素子８が絶縁基板３の上に設けられ、回路パターン６に接続されている。ケース１０が放熱金属板１の上面の外周部に接合され、絶縁基板３と半導体素子８を囲んでいる。ケース電極１１がケース１０に設けられている。ワイヤ１２がケース電極１１と半導体素子８を接続する。封止材１４がケース１０の内部に設けられ、絶縁基板３と半導体素子８とワイヤ１２を封止する。凹部２の側壁はテーパー１６を有する。
【選択図】図１

Description

本開示は、半導体モジュールに関する。
従来の半導体モジュールでは、放熱金属板の一部を薄化して凹部を設け、その凹部に絶縁基板を配置することで低背化していた（例えば、特許文献１参照）。
特開２０１９－１２１７９４号公報
封止材を注入した際に封止剤に気泡が混入しやすい。このため、絶縁基板の回路パターンと放熱金属板の凹部の側壁との絶縁距離を確保しないと絶縁不良が起こるという問題があった。放熱金属板の凹部を広くすれば絶縁距離を確保できるが、薄化部分の面積が広くなり、放熱金属板の剛性が低下し、反り変化に弱くなるという問題があった。
本開示は、上述のような課題を解決するためになされたもので、その目的は低背化しつつ絶縁性と剛性を保つことができる半導体モジュールを得るものである。
本開示に係る半導体モジュールは、上面に凹部を有する放熱金属板と、前記凹部の底面に設けられ、回路パターンを有する絶縁基板と、前記絶縁基板の上に設けられ、前記回路パターンに接続された半導体素子と、前記放熱金属板の前記上面の外周部に接合され前記絶縁基板と前記半導体素子を囲むケースと、前記ケースに設けられたケース電極と、前記ケース電極と前記半導体素子を接続するワイヤと、前記ケースの内部に設けられ、前記絶縁基板と前記半導体素子と前記ワイヤを封止する封止材とを備え、前記凹部の側壁はテーパーを有することを特徴とする。
本開示では、放熱金属板の凹部の底面に絶縁基板を設けるため、低背化モジュールを実現できる。また、凹部の側壁がテーパーを有するため、放熱金属板の薄化部分の面積を広くせずに、放熱金属板と絶縁基板の回路パターンの絶縁距離を確保できる。従って、絶縁性と剛性を保つことができる。
実施の形態１に係る半導体装置を示す断面図である。 実施の形態１と比較例１，２を比較した断面図である。 実施の形態２に係る半導体モジュールの内部を示す平面図である。 実施の形態２に係る半導体モジュールを示す断面図である。 実施の形態３に係る半導体モジュールを示す断面図である。 実施の形態４に係る半導体モジュールを示す断面図である。 実施の形態５に係る半導体モジュールを示す断面図である。 実施の形態６に係る半導体モジュールの内部を示す平面図である。
実施の形態に係る半導体モジュールについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す断面図である。放熱金属板１の一部が薄化されて、放熱金属板１の上面の中央部に凹部２が設けられている。絶縁基板３が凹部２の底面に設けられている。
絶縁基板３は、セラミックなどの絶縁板４と、絶縁板４の下面に設けられた金属パターン５と、絶縁板４の上面に設けられた回路パターン６とを有する。凹部２の底面において絶縁基板３の金属パターン５が放熱金属板１にはんだ７で接合されている。
半導体素子８が絶縁基板３の上に設けられている。半導体素子８の下面電極が回路パターン６にはんだ９により接合されている。ケース１０が放熱金属板１の上面の外周部に接合され、絶縁基板３と半導体素子８を囲んでいる。ケース１０はケース電極１１を有する。半導体素子８の上面電極がケース電極１１とワイヤ１２により接続されている。回路パターン６は他の絶縁基板３上の半導体素子８にワイヤ１３により接続されている。シリコンゲルなどの封止材１４がケース１０の内部に設けられ、絶縁基板３と半導体素子８とワイヤ１２，１３を封止している。ケース１０の上部にフタ１５が設けられている。
凹部２の側壁はテーパー１６を有する。凹部２の底面とテーパー１６のなす角度は９０°よりも大きい。従って、放熱金属板１の外周部と凹部２の底面との間に、上方に開いた順テーパー状の段差部が構成される。
図２は、実施の形態１と比較例１，２を比較した断面図である。比較例１，２では凹部２の側壁は垂直である。比較例１では、凹部２の底面の幅がＷ１であり、実施の形態１と同じである。比較例１では、放熱金属板１と絶縁基板３の回路パターン６の絶縁距離ａは、実施の形態１の絶縁距離ｂより狭くなってしまう。
一方、比較例２では、凹部２の底面の幅がＷ２であり、Ｗ１よりも広い。このため、比較例２の絶縁距離ｃは比較例１の絶縁距離ａ及び実施の形態１の絶縁距離ｂよりも大きくなる。しかし、比較例２では、凹部２の底面の幅Ｗ２が広いため、放熱金属板１の薄化部分の面積が広くなる。従って、放熱金属板１の剛性が低下し、反り変化に弱くなる。これに対して、実施の形態１では、放熱金属板１の薄化部分の面積を広くせずに、放熱金属板１と絶縁基板３の回路パターン６の絶縁距離を確保できる。
以上説明したように、本実施の形態では、放熱金属板１の凹部２の底面に絶縁基板３を設けるため、低背化モジュールを実現できる。また、凹部２の側壁がテーパー１６を有するため、放熱金属板１の薄化部分の面積を広くせずに、放熱金属板１と絶縁基板３の回路パターン６の絶縁距離を確保できる。従って、剛性を確保しつつ、封止剤に気泡が混入した場合でも絶縁性を保つことができる。
実施の形態２．
図３は、実施の形態２に係る半導体モジュールの内部を示す平面図である。図４は、実施の形態２に係る半導体モジュールを示す断面図である。図４は図３のＩ－ＩＩに沿った断面図である。
放熱金属板１は、隣接する２つの絶縁基板３の間において、凹部２の底面から上方に突出した突起部１７を１つ以上有する。突起部１７の材質は放熱金属板１と同じ金属である。突起部１７を設けた部分で放熱金属板１の厚みが増すため、放熱金属板１の薄化部分の剛性を向上させることができる。これにより、反り変化に強いモジュールを実現できる。なお、突起部１７は平面視で線状であるが、点状であっても放熱金属板１の剛性は向上する。
実施の形態３．
図５は、実施の形態３に係る半導体モジュールを示す断面図である。ケース１０の下面に突起１８が設けられている。放熱金属板１の上面の外周部に窪み１９が設けられている。この放熱金属板１の窪み１９にケース１０の突起１８が挿入される。これにより、放熱金属板１とケース１０の接合面積が広がるため、両者の密着性が向上する。従って、放熱金属板１とケース１０の間からの封止材１４の漏れ又は滲みを抑制することができ、モジュールの生産性が向上する。
実施の形態４．
図６は、実施の形態４に係る半導体モジュールを示す断面図である。ケース１０は、凹部２の上方にせり出したオーバーハング部２０を有する。オーバーハング部２０は、ケース１０のテーパー１６の上方にせり出しているが、これ限らず更に内側にせり出してもよい。ケース電極１１はオーバーハング部２０の上に設けられている。
ケース１０にオーバーハング部２０を設けることで、ワイヤ接続された半導体素子８とケース電極１１の間隔を変えることなく、絶縁基板３の回路パターン６と放熱金属板１との絶縁距離を更に広げることができる。また、オーバーハング部２０の下面はテーパー状であることが好ましい。これにより、オーバーハング部２０の下面と放熱金属板１との間に気泡が溜まり難くなる。
実施の形態５．
図７は、実施の形態５に係る半導体モジュールを示す断面図である。放熱金属板１の下面から外周部の上面までの高さｈ１は、放熱金属板１の下面から半導体素子８の上面までの高さｈ２よりも高い（ｈ１＞ｈ２）。これにより、半導体素子８の上面からケース電極１１までの距離を十分に確保できる。従って、絶縁基板３を放熱金属板１の凹部２の側面に近づけることができ、放熱金属板１の凹部２の有効面積を最大限に活用することができるため、低背化モジュールの高密度化を実現できる。
実施の形態６．
図８は、実施の形態６に係る半導体モジュールの内部を示す平面図である。ケース電極１１は、主電極１１ａ，１１ｂと信号電極１１ｃを有する。放熱金属板１のテーパー１６は、ケース電極１１の先端部の真下と絶縁基板３の間に局所的に設けられ、凹部２の側壁のその他の部分には設けられていない。これにより、放熱金属板１のテーパー１６の加工数を減らすことができるため、モジュールの生産性が向上する。
なお、半導体素子８は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体素子は、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体素子を用いることで、この半導体素子を組み込んだ半導体モジュールも小型化・高集積化できる。また、半導体素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
また、高温で使用できるワイドバンドギャップ半導体は市場要求が高まっており、小型化・高集積化が望まれている。これ対して、実施の形態１－６の構成によりモジュールの更なる小型化が可能であり、特にＳｉＣを搭載したパワーモジュールで効果を発揮する。
１ 放熱金属板、２ 凹部、３ 絶縁基板、６ 回路パターン、８ 半導体素子、１０ ケース、１１ ケース電極、１２ ワイヤ、１４ 封止材、１６ テーパー、１７ 突起部、１８ 突起、１９ 窪み、２０ オーバーハング部

Claims (8)

  1. 上面に凹部を有する放熱金属板と、
    前記凹部の底面に設けられ、回路パターンを有する絶縁基板と、
    前記絶縁基板の上に設けられ、前記回路パターンに接続された半導体素子と、
    前記放熱金属板の前記上面の外周部に接合され前記絶縁基板と前記半導体素子を囲むケースと、
    前記ケースに設けられたケース電極と、
    前記ケース電極と前記半導体素子を接続するワイヤと、
    前記ケースの内部に設けられ、前記絶縁基板と前記半導体素子と前記ワイヤを封止する封止材とを備え、
    前記凹部の側壁はテーパーを有することを特徴とする半導体モジュール。
  2. 前記放熱金属板は、前記凹部の前記底面から上方に突出した突起部を有することを特徴とする請求項１に記載の半導体モジュール。
  3. 前記ケースの下面に突起が設けられ、
    前記放熱金属板の前記上面の前記外周部に、前記突起が挿入される窪みが設けられていることを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記ケースは、前記凹部の上方にせり出したオーバーハング部を有し、
    前記ケース電極は前記オーバーハング部の上に設けられていることを特徴とする請求項１～３の何れか１項に記載の半導体モジュール。
  5. 前記オーバーハング部の下面はテーパー状であることを特徴とする請求項４に記載の半導体モジュール。
  6. 前記放熱金属板の下面から前記外周部の上面までの高さは、前記放熱金属板の前記下面から前記半導体素子の上面までの高さよりも高いことを特徴とする請求項１～５の何れか１項に記載の半導体モジュール。
  7. 前記放熱金属板の前記テーパーは、前記ケース電極の先端部の真下と前記絶縁基板の間に局所的に設けられていることを特徴とする請求項１～６の何れか１項に記載の半導体モジュール。
  8. 前記半導体素子はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～７の何れか１項に記載の半導体モジュール。
JP2021025347A 2021-02-19 2021-02-19 半導体モジュール Active JP7484766B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021025347A JP7484766B2 (ja) 2021-02-19 半導体モジュール
US17/397,344 US11735490B2 (en) 2021-02-19 2021-08-09 Semiconductor module
DE102021128229.2A DE102021128229A1 (de) 2021-02-19 2021-10-29 Halbleitermodul
CN202210133455.5A CN114975340A (zh) 2021-02-19 2022-02-14 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021025347A JP7484766B2 (ja) 2021-02-19 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2022127287A true JP2022127287A (ja) 2022-08-31
JP7484766B2 JP7484766B2 (ja) 2024-05-16

Family

ID=

Also Published As

Publication number Publication date
US11735490B2 (en) 2023-08-22
DE102021128229A1 (de) 2022-08-25
CN114975340A (zh) 2022-08-30
US20220270946A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
JP5900620B2 (ja) 半導体装置
US11201121B2 (en) Semiconductor device
US11004756B2 (en) Semiconductor device
JP7107295B2 (ja) 電子装置
JP2014216459A (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
US20220122902A1 (en) Semiconductor apparatus
TW201916291A (zh) 半導體裝置
JP2019125708A (ja) 半導体装置
WO2021002132A1 (ja) 半導体モジュールの回路構造
JPWO2020121680A1 (ja) 半導体装置
JP2021145082A (ja) 半導体モジュール及びワイヤボンディング方法
JP7367309B2 (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
CN112530915A (zh) 半导体装置
JP2022127287A (ja) 半導体モジュール
JP7484766B2 (ja) 半導体モジュール
US11302612B2 (en) Lead frame wiring structure and semiconductor module
CN112352310A (zh) 半导体装置
US20230352354A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11798869B2 (en) Semiconductor package with plurality of grooves on lower surface
JP7136367B2 (ja) 半導体パッケージ
US20200266130A1 (en) Semiconductor device
JP2024050081A (ja) 半導体装置
JP2023048526A (ja) 半導体装置
JP2015167171A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402