JP2022116980A - 実装構造、導電性接合材、電子部品及び実装構造の製造方法 - Google Patents

Abstract

【課題】信号損失を低減することができる実装構造、導電性接合材、電子部品及び実装構造の製造方法を提供する。【解決手段】実装構造は、回路基板と、前記回路基板上に設けられた接合部と、前記接合部を介して前記回路基板に接続された電子部品と、を有し、前記接合部は、はんだ基部と、前記はんだ基部の表面に形成され、前記はんだ基部よりも電気抵抗率が低い金属層と、を有する。【選択図】図４

Description

本開示は、実装構造、導電性接合材、電子部品及び実装構造の製造方法に関する。

従来、ファンアウトウェハレベルパッケージ（fan-out wafer level package：ＦＯＷＬＰ）等の電子部品は、はんだ接合部を用いて回路基板に実装されている。はんだの電気抵抗率は銅の電気抵抗率よりも高いが、はんだ接合部の断面積を大きくすることで、電子部品と回路基板との間の流れる電流経路の電気抵抗を比較的低く抑えることができる。

特開平６－８４９１号公報 特開平３－１０１２３４号公報 特開平６－１１２２０７号公報 特開２０１６－１８１５５５号公報

しかしながら、電子部品と回路基板との間で高周波信号（ＲＦ信号）が伝送される場合、表皮効果により、高周波信号の電流ははんだ接合部の全体を流れるのではなく、はんだ接合部の表面近傍を流れる。このため、はんだ接合部の断面積を大きくしても、電流経路の電気抵抗を低く抑えることができず、大きな信号損失が生じる。

本開示の目的は、信号損失を低減することができる実装構造、導電性接合材、電子部品及び実装構造の製造方法を提供することにある。

本開示の一形態によれば、回路基板と、前記回路基板上に設けられた接合部と、前記接合部を介して前記回路基板に接続された電子部品と、を有し、前記接合部は、はんだ基部と、前記はんだ基部の表面に形成され、前記はんだ基部よりも電気抵抗率が低い金属層と、を有する実装構造が提供される。

本開示によれば、信号損失を低減することができる。

参考例に係る実装構造の製造方法を示す断面図（その１）である。 参考例に係る実装構造の製造方法を示す断面図（その２）である。 実施形態に係る実装構造を示す断面図である。 図３中の一部を拡大して示す断面図である。 実施形態に係る実装構造の製造方法を示す断面図（その１）である。 実施形態に係る実装構造の製造方法を示す断面図（その２）である。 実施形態に係る実装構造の製造方法を示す断面図（その３）である。 接合部が形成される過程を示す断面図（その１）である。 接合部が形成される過程を示す断面図（その２）である。 接合部が形成される過程を示す断面図（その３）である。 接合部が形成される過程を示す断面図（その４）である。 金属層の厚さと接合部の電気抵抗との関係を示す図である。

以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

（参考例）
まず、参考例について説明する。図１及び図２は、参考例に係る実装構造の製造方法を示す断面図である。

参考例に係る方法では、まず、図１に示すように、半導体パッケージ９１０と、回路基板９２０とを準備する。半導体パッケージ９１０はＦＯＷＬＰであり、半導体チップ９１１と、再配線層９１２と、複数の電極９１３と、封止樹脂９１４と、はんだバンプ９１５とを有する。回路基板９２０には、それぞれが電極９１３に個々に接続される複数の電極９２３が設けられている。

次いで、各電極９２３の上にはんだペースト９２５を塗布する。そして、はんだペースト９２５にはんだバンプ９１５が接するようにして、回路基板９２０の上に半導体パッケージ９１０を載置する。

その後、はんだペースト９２５及びはんだバンプ９１５のリフローを行う。この結果、図２に示すように、はんだペースト９２５及びはんだバンプ９１５からはんだ接合部９３０が形成され、電極９１３と電極９２３とが電気的に接続されるとともに、半導体パッケージ９１０が回路基板９２０に接合される。続いて、回路基板９２０と半導体パッケージ９１０との間にアンダーフィル材９５０を充填する。

このような参考例に係る方法で実装構造を製造した場合、表皮効果により、高周波信号の電流ははんだ接合部９３０の全体を流れるのではなく、はんだ接合部９３０の表面近傍を流れる。このため、はんだ接合部９３０の断面積を大きくしても、電流経路の電気抵抗が高くなり、大きな信号損失が生じる。

また、一見すると、はんだバンプ９１５に代えて、はんだよりも低抵抗のＣｕ層が表面に形成された導電バンプを用いることで、表皮効果があっても電気抵抗を低く抑えることができるようにも考えられる。しかしながら、リフロー前に導電バンプにＣｕ層を形成しておいても、リフロー時に内部のはんだとＣｕとが混ざり合って合金化するため、Ｃｕ層が実質的に消失してしまい、接合部の表面における電気抵抗を低く抑えることはできない。

本願発明者らは、これらの参考例に関する知見に基づいて、表皮効果があっても電気抵抗を低く抑えることができる構造を得るべく鋭意検討し、下記の実施形態に想到した。

ここで、実施形態に係る実装構造について説明する。図３は、実施形態に係る実装構造を示す断面図である。図４は、図３中の一部を拡大して示す断面図である。

図３及び図４に示すように、実施形態に係る実装構造１は、回路基板２０と、回路基板２０上に設けられた接合部３０と、接合部３０を介して回路基板２０に接続された半導体パッケージ１０とを有する。

半導体パッケージ１０は、例えばＦＯＷＬＰであり、半導体チップ１１と、再配線層１２と、複数の電極１３と、封止樹脂１４とを有する。半導体チップ１１は、外部端子（図示せず）が形成された面を露出するようにして封止樹脂１４により封止され、外部端子が形成された面に、外部端子に接続された再配線層１２が形成されている。そして、再配線層１２の反対側の面に複数の電極１３が設けられている。複数の電極１３は、再配線層１２の内部の配線を介して半導体チップ１１の外部端子に電気的に接続されている。なお、半導体パッケージ１０はＦＯＷＬＰに限定されない。半導体パッケージ１０は電子部品の一例である。

回路基板２０には、それぞれが電極１３に個々に接続される複数の電極２３が設けられている。

接合部３０は、はんだ基部３１と、はんだ基部３１の表面に形成された金属層３２とを有する。はんだ基部３１の材料は、例えばＳｎＰｂ、ＳｎＡｇＣｕ等のはんだである。はんだ基部３１は、例えば樽型の形状を有しており、その平面視での最大径は４００μｍ～６００μｍ程度である。金属層３２の電気抵抗率は、はんだ基部３１の電気抵抗率よりも低い。金属層３２は、例えばＣｕ、Ｎｉ、Ａｇ若しくはＡｕ又はこれらの任意の組み合わせを含む。金属層３２の厚さは、例えば１００ｎｍ～５００ｎｍ程度である。更に、はんだ基部３１と金属層３２との間に複数の金属粒子３３（図３では省略）が介在している。金属粒子３３は、金属層３２を無電解めっき法で形成する際に触媒として用いられる。金属粒子３３は、例えばＰｄ、Ｎｉ、Ｃｕ若しくはＡｇ又はこれらの任意の組み合わせを含む。金属粒子３３の粒径は、例えば１μｍ～１０μｍ程度である。

半導体パッケージ１０の電極１３と回路基板２０の電極２３とが接合部３０を介して電気的に接続されている。また、回路基板２０と半導体パッケージ１０との間にアンダーフィル材５０が充填されている。

次に、実施形態に係る実装構造１の製造方法について説明する。図５～図７は、実施形態に係る実装構造１の製造方法を示す断面図である。図８～図１１は、接合部３０が形成される過程を示す断面図である。

まず、図５及び図８に示すように、半導体パッケージ１０と、回路基板２０とを準備する。半導体パッケージ１０は、半導体チップ１１と、再配線層１２と、複数の電極１３と、封止樹脂１４とに加えて、複数の導電バンプ１５を有する。各導電バンプ１５は、電極１３上に設けられている。導電バンプ１５は、はんだ基剤３１Ａと、はんだ基剤３１Ａ中に分散した粉体３５とを有する。粉体３５は、金属粒子３３と、金属粒子３３に付着した樹脂部３４とを有する。金属粒子３３は、例えばＰｄ、Ｎｉ、Ｃｕ若しくはＡｇ又はこれらの任意の組み合わせを含み、金属粒子３３の粒径は、例えば１μｍ～１０μｍ程度である。樹脂部３４は、例えばポリイミドを含む。なお、図５～図７では、金属粒子３３、樹脂部３４及び粉体３５を省略している。導電バンプ１５は導電性接合材の一例である。

回路基板２０には、それぞれが電極１３に個々に接続される複数の電極２３が設けられており、各電極２３の上に導電ペースト２５を塗布する。導電ペースト２５は、導電バンプ１５と同様に、はんだ基剤３１Ａと、はんだ基剤３１Ａ中に分散した粉体３５とを有する。そして、導電ペースト２５に導電バンプ１５が接するようにして、回路基板２０の上に半導体パッケージ１０を載置する。導電ペースト２５は導電性接合材の一例である。

その後、導電ペースト２５及び導電バンプ１５のリフローを行う。このリフローの際に、導電バンプ１５及び導電ペースト２５中のはんだ基剤３１Ａが溶融する。はんだ基剤３１Ａが溶融すると、表面張力により粉体３５がはんだ基剤３１Ａの表面に移動してくる。溶融したはんだ基剤３１Ａを冷却すると、図６及び図９に示すように、はんだ基剤３１Ａからはんだ基部３１が形成される。粉体３５ははんだ基部３１の表面に移動したままである。つまり、導電ペースト２５及び導電バンプ１５のリフローを行って、はんだ基剤３１Ａからはんだ基部３１を形成するとともに、粉体３５をはんだ基部３１の表面に移動させる。

続いて、図１０に示すように、粉体３５から樹脂部３４を除去し、はんだ基部３１の表面に金属粒子３３を残存させる。樹脂部３４は、例えばアッシングにより除去することができる。この結果、金属粒子３３がはんだ基部３１の表面に露出する。

次いで、図７及び図１１に示すように、金属粒子３３を触媒として用いた無電解めっき法により、はんだ基部３１の表面にはんだ基部３１よりも電気抵抗率が低い金属層３２を形成する。このようにして、はんだ基部３１と、はんだ基部３１の表面に形成された金属層３２とを含む接合部３０が形成される。金属層３２は、例えばＣｕ、Ｎｉ、Ａｇ若しくはＡｕ又はこれらの任意の組み合わせを含む。金属層３２の厚さは、例えば１００ｎｍ～５００ｎｍ程度である。金属層３２としてＣｕ層を形成する場合、無電解めっき液としては、例えば硫酸銅及びホルムアルデヒドを含むめっき液を用いることができる。接合部３０を介して電極１３と電極２３とが電気的に接続されるとともに、半導体パッケージ１０が回路基板２０に接合される。

その後、回路基板２０と半導体パッケージ１０との間にアンダーフィル材５０（図３及び図４参照）を充填する。このようにして、実装構造１を製造することができる。

本実施形態では、粉体３５を含む導電バンプ１５及び導電ペースト２５を用い、リフローにより粉体３５をはんだ基部３１の表面に移動させる。そして、粉体３５に含まれる樹脂部３４を除去し、金属粒子３３をはんだ基部３１の表面に残存させ、金属粒子３３を触媒とする無電解めっき法により金属層３２を形成する。従って、表面に金属層３２を備えた接合部３０を形成することができる。

金属層３２の電気抵抗率ははんだ基部３１の電気抵抗率よりも低いため、半導体パッケージ１０と回路基板２０との間でＲＦ信号の電流が接合部３０の表面近傍を流れるとしても、電気抵抗を低く抑え、信号損失を低減することができる。

実装構造１は、例えばアンテナパッケージＲＦ回路装置に用いることができる。

なお、導電ペースト２５の塗布を省略してもよい。

ここで、粉体３５を作製する方法の例について説明する。樹脂部３４は金属粒子３３の一部に付着していてもよく、金属粒子３３の全体を被覆していてもよい。

第１例では、まず、Ｐｄ等の金属粒子３３を、ポリイミドの原料であるポリアミド酸等の溶剤（例えばＮ－メチルピロリドン（N-methylpyrrolidone：ＮＭＰ））中に混入する。次いで、溶剤のキュアを、例えば２００℃以上の温度で行う。その後、キュアにより得られた固形物を粉砕して粉体３５を作製する。

第２例では、ポリイミド等の樹脂の前駆体にＰｄ等の金属粒子３３を混合する。次いで、金属粒子３３を混合した前駆体を高速撹拌し、金属粒子３３を樹脂部３４で被覆した粉体３５を作製する。このように、第２例では、所謂マイクロカプセル法により粉体３５を作製する。

表皮効果により電流が集中して流れる範囲は、ＲＦ信号の周波数に依存する。従って、金属層３２の厚さは、伝送されるＲＦ信号の周波数に応じて調整することが好ましい。図１２は、金属層の厚さと接合部の電気抵抗との関係を示す図である。図１２において、横軸は金属層であるＣｕ層の厚さを示し、縦軸はＣｕ層の厚さが０ｎｍのとき、つまり、Ｃｕ層が設けられていないときの電気抵抗を１としたときの電気抵抗の相対値を示す。

図１２に示すように、ＲＦ信号の周波数が３０ＧＨｚの場合、Ｃｕ層の厚さが３００ｎｍ以上であれば、Ｃｕ層が設けられていないときの０．１倍まで接合部の電気抵抗を低減することができる。また、ＲＦ信号の周波数が６０ＧＨｚの場合、Ｃｕ層の厚さが１００ｎｍ以上であれば、Ｃｕ層が設けられていないときの０．１倍まで接合部の電気抵抗を低減することができる。従って、ＲＦ信号の周波数が３０ＧＨｚの場合、Ｃｕの金属層３２の厚さは３００ｎｍ以上であることが好ましく、ＲＦ信号の周波数が６０ＧＨｚの場合、Ｃｕの金属層３２の厚さは１００ｎｍ以上であることが好ましい。他の周波数についても、適宜、金属層３２の厚さを調整することが好ましい。

金属層３２の厚さは、例えばはんだ基部３１に対する金属粒子３３の割合に基づいて調整することができる。例えば、はんだ基部３１の材料がＳｎＡｇＣｕであり、はんだ基部３１の平面視での最大径が５００μｍである場合、硫酸銅及びホルムアルデヒドを含むめっき液に１０分間浸漬すると、金属粒子３３の質量のはんだ基部３１の質量に対して、次のような厚さで金属層３２が形成される。すなわち、金属粒子３３の質量がはんだ基部３１の質量の１質量％であると、金属層３２が１００ｎｍの厚さで形成され、５質量％であると、金属層３２が４００ｎｍの厚さで形成される。

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

以下、本開示の諸態様を付記としてまとめて記載する。

（付記１）
回路基板と、
前記回路基板上に設けられた接合部と、
前記接合部を介して前記回路基板に接続された電子部品と、
を有し、
前記接合部は、
はんだ基部と、
前記はんだ基部の表面に形成され、前記はんだ基部よりも電気抵抗率が低い金属層と、
を有することを特徴とする実装構造。
（付記２）
前記金属層は、Ｃｕ、Ｎｉ、Ａｇ若しくはＡｕ又はこれらの任意の組み合わせを含むことを特徴とする付記１に記載の実装構造。
（付記３）
前記はんだ基部と前記金属層との間に介在する複数の金属粒子を有することを特徴とする付記１又は２に記載の実装構造。
（付記４）
前記金属粒子は、Ｐｄ、Ｎｉ、Ｃｕ若しくはＡｇ又はこれらの任意の組み合わせを含むことを特徴とする付記３に記載の実装構造。
（付記５）
前記金属粒子の粒径は、１μｍ～１０μｍであることを特徴とする付記３又は４に記載の実装構造。
（付記６）
はんだ基剤と、
前記はんだ基剤中に分散した粉体と、
を有し、
前記粉体は、
金属粒子と、
前記金属粒子に付着した樹脂部と、
を有することを特徴とする導電性接合材。
（付記７）
前記金属粒子は、Ｐｄ、Ｎｉ、Ｃｕ若しくはＡｇ又はこれらの任意の組み合わせを含むことを特徴とする付記６に記載の導電性接合材。
（付記８）
前記金属粒子の粒径は、１μｍ～１０μｍであることを特徴とする付記６又は７に記載の導電性接合材。
（付記９）
前記樹脂部は、ポリイミドを含むことを特徴とする付記６乃至８のいずれか１項に記載の導電性接合材。
（付記１０）
半導体チップと、
前記半導体チップに電気的に接続された複数の導電バンプと、
を有し、
導電バンプは、付記６乃至９のいずれか１項に記載の導電性接合材を含むことを特徴とする電子部品。
（付記１１）
回路基板上に付記６乃至９のいずれか１項に記載の導電性接合材を介して電子部品を載置する工程と、
前記導電性接合材のリフローを行って、前記はんだ基剤からはんだ基部を形成するとともに、前記粉体を前記はんだ基部の表面に移動させる工程と、
前記粉体から前記樹脂部を除去し、前記はんだ基部の表面に前記金属粒子を残存させる工程と、
前記金属粒子を触媒として用いた無電解めっき法により、前記はんだ基部の表面に前記はんだ基部よりも電気抵抗率が低い金属層を形成する工程と、
を有することを特徴とする実装構造の製造方法。

１：実装構造
１０：半導体パッケージ
１１：半導体チップ
１５：導電バンプ
２０：回路基板
２５：導電ペースト
３０：接合部
３１：はんだ基部
３１Ａ：はんだ基剤
３２：金属層
３３：金属粒子
３４：樹脂部
３５：粉体

Claims (8)

1. 回路基板と、
   前記回路基板上に設けられた接合部と、
   前記接合部を介して前記回路基板に接続された電子部品と、
   を有し、
   前記接合部は、
   はんだ基部と、
   前記はんだ基部の表面に形成され、前記はんだ基部よりも電気抵抗率が低い金属層と、
   を有することを特徴とする実装構造。
2. 前記金属層は、Ｃｕ、Ｎｉ、Ａｇ若しくはＡｕ又はこれらの任意の組み合わせを含むことを特徴とする請求項１に記載の実装構造。
3. 前記はんだ基部と前記金属層との間に介在する複数の金属粒子を有することを特徴とする請求項１又は２に記載の実装構造。
4. 前記金属粒子は、Ｐｄ、Ｎｉ、Ｃｕ若しくはＡｇ又はこれらの任意の組み合わせを含むことを特徴とする請求項３に記載の実装構造。
5. はんだ基剤と、
   前記はんだ基剤中に分散した粉体と、
   を有し、
   前記粉体は、
   金属粒子と、
   前記金属粒子に付着した樹脂部と、
   を有することを特徴とする導電性接合材。
6. 前記金属粒子は、Ｐｄ、Ｎｉ、Ｃｕ若しくはＡｇ又はこれらの任意の組み合わせを含むことを特徴とする請求項５に記載の導電性接合材。
7. 半導体チップと、
   前記半導体チップに電気的に接続された複数の導電バンプと、
   を有し、
   導電バンプは、請求項５又は６に記載の導電性接合材を含むことを特徴とする電子部品。
8. 回路基板上に請求項５又は６に記載の導電性接合材を介して電子部品を載置する工程と、
   前記導電性接合材のリフローを行って、前記はんだ基剤からはんだ基部を形成するとともに、前記粉体を前記はんだ基部の表面に移動させる工程と、
   前記粉体から前記樹脂部を除去し、前記はんだ基部の表面に前記金属粒子を残存させる工程と、
   前記金属粒子を触媒として用いた無電解めっき法により、前記はんだ基部の表面に前記はんだ基部よりも電気抵抗率が低い金属層を形成する工程と、
   を有することを特徴とする実装構造の製造方法。

Images