JP2022114215A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】ＥＳＲが低減された積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１は、誘電体層１４と内部電極層１５とが交互に積層された積層体２と、積層体２の長さ方向Ｌの両端面Ｃに配置され、内部電極層１５と接続する外部電極３とを具備し、幅方向Ｗ中央におけるＬＴ断面において、それぞれの外部電極３は、その外部電極３側に延びる内部電極層１５が位置する端面Ｃの部分に配置された第１部分３１と、誘電体層１４が位置する端面Ｃの部分に配置された第２部分３２とを積層方向Ｔに交互に有し、第１部分３１は、端面Ｃ側の第１内側部分３１ｉｎと、第１内側部分３１ｉｎよりも外側の第１外側部分３１ｏｕとを有し、第２部分３２は、端面Ｃ側の第２内側部分３２ｉｎと、第２内側部分３２ｉｎよりも外側の第２外側部分３２ｏｕとを有し、第１内側部分３１ｉｎにおけるＳｉの密度が、第２内側部分３２ｉｎのＳｉの密度より低い。【選択図】図４

Description

本発明は、積層セラミックコンデンサに関する。

積層セラミックコンデンサにおいては、ＥＳＲ（等価直列抵抗）の低減が求められている。従来、内部電極層の面積を大きくすることによって、ＥＳＲを低減する技術が知られている（特許文献１参照）。

特開２０１９－１０２７５２号公報

しかし、積層セラミックコンデンサにおいては、さらなるＥＳＲの低減が求められている。

本発明は、ＥＳＲが低減された積層セラミックコンデンサを提供することを目的とする。

上記課題を解決するために、本発明は、複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、前記積層体における、積層方向と交差する長さ方向の両端面のそれぞれに配置され、前記内部電極層と電気接続する外部電極と、を具備し、前記積層方向と前記長さ方向と交差する幅方向の中央における、前記積層方向と前記長さ方向とを通る断面において、それぞれの前記外部電極は、該外部電極側に延びる前記内部電極層が位置する前記端面の部分に配置されている第１部分と、前記誘電体層が位置する前記端面の部分に配置されている第２部分と、を積層方向に交互に有し、前記第１部分は、前記端面側の第１内側部分と、前記第１内側部分よりも外側の第１外側部分とを有し、前記第２部分は、前記端面側の第２内側部分と、前記第２内側部分よりも外側の第２外側部分とを有し、前記第１内側部分におけるＳｉの密度が、前記第２内側部分のＳｉの密度より低い、積層セラミックコンデンサを提供する。

本発明によれば、ＥＳＲが低減された積層セラミックコンデンサを提供することができる。

実施形態の積層セラミックコンデンサ１の概略斜視図である。 図１の積層セラミックコンデンサ１のＩＩ－ＩＩ線に沿った断面図である。 図１の積層セラミックコンデンサ１のＩＩＩ－ＩＩＩ線に沿った断面図である。 積層方向Ｔ及び長さ方向Ｌと交差する幅方向Ｗの中央部における、積層方向Ｔ及び長さ方向Ｌを通るＬＴ断面である図２のＰ部の部分拡大図である。 積層セラミックコンデンサ１の製造方法を説明するフローチャートである。 積層セラミックコンデンサ１の製造方法を説明する図である。

以下、本発明の実施形態にかかる積層セラミックコンデンサ１について説明する。図１は、実施形態の積層セラミックコンデンサ１の概略斜視図である。図２は、図１の積層セラミックコンデンサ１のＩＩ－ＩＩ線に沿った断面図である。図３は、図１の積層セラミックコンデンサ１のＩＩＩ－ＩＩＩ線に沿った断面図である。

（積層セラミックコンデンサ１）
積層セラミックコンデンサ１は、略直方体形状で、積層体２と、積層体２の両端に設けられた一対の外部電極３とを備える。積層体２は、複数の誘電体層１４と複数の内部電極層１５とが積層された内層部１１を含む。

以下の説明において、積層セラミックコンデンサ１の向きを表わす用語として、積層セラミックコンデンサ１において、一対の外部電極３が設けられている方向を長さ方向Ｌとする。誘電体層１４と内部電極層１５とが積層されている方向を積層方向Ｔとする。長さ方向Ｌ及び積層方向Ｔのいずれにも交差する方向を幅方向Ｗとする。なお、実施形態においては、幅方向は長さ方向Ｌ及び積層方向Ｔのいずれにも直交している。

また、以下の説明において、図２に示す積層体２の６つの外周面のうち、積層方向Ｔに相対する一対の外周面を主面Ａとし、幅方向Ｗに相対する一対の外周面を側面Ｂとし、長さ方向Ｌに相対する一対の外周面を第１の端面ＣＡと第２の端面ＣＢとする。なお、第１の端面ＣＡと第２の端面ＣＢとを特に区別して説明する必要のない場合、まとめて端面Ｃとして説明する。

（積層体２）
積層体２は、積層体チップ１０と、サイドギャップ部２０とを備える。

（積層体チップ１０）
積層体チップ１０は、内層部１１と、内層部１１の両方の主面Ａ側に配置される外層部１２を備える。

（内層部１１）
内層部１１は、複数の誘電体層１４と内部電極層１５とが積層されている。

（誘電体層１４）
誘電体層１４は、Ｃａ，Ｚｒ，Ｔｉを含むセラミック材料で製造され、内部電極層１５はＣｕを含み、実施形態の積層セラミックコンデンサ１は、ＴＣ系のコンデンサである。
しかし、これに限らず、誘電体層１４は、Ｂａ、Ｔｉを含むセラミック材料で製造され、内部電極層１５はＮｉを含むチタン酸バリウム系のコンデンサであってもよい。

（内部電極層１５）
内部電極層１５は、複数の第１の内部電極層１５Ａと、複数の第２の内部電極層１５Ｂとを備える。第１の内部電極層１５Ａと第２の内部電極層１５Ｂとは交互に配置されている。なお、第１の内部電極層１５Ａと第２の内部電極層１５Ｂとを特に区別して説明する必要のない場合、まとめて内部電極層１５として説明する。

第１の内部電極層１５Ａは、第２の内部電極層１５Ｂと対向する第１の対向部１５２ａと、第１の対向部１５２ａから第１の端面ＣＡ側に引き出された第１の引き出し部１５１ａとを備える。第１の引き出し部１５１ａの端部は、第１の端面ＣＡに露出し、後述の第１の外部電極３Ａに電気的に接続されている。
第２の内部電極層１５Ｂは、第１の内部電極層１５Ａと対向する第２の対向部１５２ｂと、第２の対向部１５２ｂから第２の端面ＣＢに引き出された第２の引き出し部１５１ｂとを備える。第２の引き出し部１５１ｂの端部は、後述の第２の外部電極３Ｂに電気的に接続されている。
以上の内部電極層１５によれば、第１の内部電極層１５Ａの第１の対向部１５２ａと、第２の内部電極層１５Ｂの第２の対向部１５２ｂとに電荷が蓄積され、コンデンサの特性が発現する。

図３に示すように、積層体２の中心を通る幅方向Ｗ及び積層方向Ｔの断面であるＷＴ断面において、積層方向Ｔにおいて上下に隣り合う２つの第１の内部電極層１５Ａと第２の内部電極層１５Ｂとの幅方向Ｗの端部の積層方向Ｔにおける位置のずれｄは０．５μｍ以内である。すなわち、積層方向Ｔにおいて上下に隣り合う第１の内部電極層１５Ａと第２の内部電極層１５Ｂとの幅方向Ｗの端部は、幅方向Ｗ上において略同位置にあり、端部の位置が積層方向Ｔで揃っている。

（外層部１２）
外層部１２は、内層部１１の誘電体層１４と同じ誘電体セラミック材料で製造されている。

（サイドギャップ部２０）
サイドギャップ部２０は、内層部１１と外層部１２とが積層されている部分の両側面Ｂ側に設けられている。サイドギャップ部２０は、積層体チップ１０の両側面に露出している内部電極層１５の幅方向Ｗ側の端部を、その端部に沿って覆う。サイドギャップ部２０は、誘電体層１４と同様の誘電体セラミック材料で製造されている。

（外部電極３）
外部電極３は、積層体２の第１の端面ＣＡに設けられた第１の外部電極３Ａと、積層体２の第２の端面ＣＢに設けられた第２の外部電極３Ｂとを備える。なお、第１の外部電極３Ａと第２の外部電極３Ｂとを特に区別して説明する必要のない場合、まとめて外部電極３として説明する。外部電極３は、端面Ｃだけでなく、主面Ａ及び側面Ｂの端面Ｃ側の一部も覆っている。

外部電極３は、Ｂａ（バリウム）及びＳｉ（シリコン）を含むガラス（シリカ）が混入されたＣｕペーストを焼結して形成されたもので、積層体２が焼結されたのちに別途焼結されるポストファイアの電極である。ガラスに含まれるＢａ及びＳｉは、後述するように誘電体層１４の端面Ｃ側に多く含まれている。

図４（ａ）は、積層方向Ｔ及び長さ方向Ｌと交差する幅方向Ｗの中央部における、図２のＰ部の部分拡大図で、層方向Ｔ及び長さ方向Ｌを通るＬＴ断面である。図４（ａ）は、一方の端面ＣＡ側を示すが、他方の端面ＣＢ側も同様であるので説明を省略する。図４（ｂ）は、後述する内部電極層１５１Ａ、内部電極層１５２Ａ及び内部電極層１５３Ａをそれぞれ積層方向Ｔからみた図である。

外部電極３Ａは、積層方向Ｔに第１部分３１と第２部分３２とを交互に有する。
第１部分３１は、外部電極３Ａのうち、図４において右側に、外部電極３Ａ側に延びる第１の内部電極層１５Ａが位置する部分である。すなわち、第１部分３１は、外部電極３Ａのうち、外部電極３Ａと電気接続されている第１の内部電極層１５Ａが、積層方向Ｔの同位置に位置する部分である。
第２部分３２は、外部電極３Ａのうち、２つの第１部分３１の間に位置する部分である。また、第２部分３２は、外部電極３Ａのうち、図４において右側に、誘電体層１４が位置する部分でもある。すなわち、第２部分３２は、外部電極３Ａのうち、積層方向Ｔの同位置に、誘電体層１４と、外部電極３Ｂに接続されている内部電極層１５Ｂが位置する部分でもある。

（第１部分３１）
さらに、第１部分３１は、内部電極層１５Ａ側の第１内側部分３１ｉｎと、第１内側部分３１ｉｎよりも外側の第１外側部分３１ｏｕとを有する。
（第２部分３２）
第２部分３２は、内部電極層１５側の第２内側部分３２ｉｎと、第２内側部分３２ｉｎよりも外側の第２外側部分３２ｏｕとを有する。
図４に示す点線Ｚは第２部分３２の厚みの半分を通る直線である。図４における、点線Ｚの右側が第１内側部分３１ｉｎ及び第２内側部分３２ｉｎで、図４における、点線Ｚの左側が第１外側部分３１ｏｕ及び第２外側部分３２ｏｕとなる。すなわち、点線Ｚは、第１内側部分３１ｉｎ１と外側部分３１ｏｕとの間、及び、第２内側部分３２ｉｎと第２外側部分３２ｏｕとの境界線となる。

（貫通孔１６）
内部電極層１５の厚み０．５μｍ以上１．５μｍ以下である。このため、後述する第１焼成工程によって、図４に示すように、内部電極層１５に複数の貫通孔１６が積層方向Ｔに貫通して形成される。この貫通孔１６には、誘電体層１４の材料が入り込んでいる。

また、内部電極層１５Ａは、誘電体層１４よりも外部電極３Ａ側に突出して外部電極３Ａの内部に突き出している。
なお、図４のＬＴ断面においては、内部電極層１５Ａの例として、貫通孔１６の位置が異なる内部電極層１５１Ａ、内部電極層１５２Ａ及び内部電極層１５３Ａの３つを示す。
内部電極層１５２Ａ及び内部電極層１５３Ａは、貫通孔１６が端面ＣＡ側に位置するので、図４のＬＴ断面において、外部電極３Ａの内部に突き出しているように示されていないが、貫通孔１６以外の部分は、図中点線で示す位置にあり、誘電体層１４よりも外部電極３Ａの内部に突き出している。
第１内側部分３１ｉｎは、第２部分３２の半分の厚みより、内部電極層１５Ａが突き出している場合は、第２部分３２の半分の厚みより薄い。

図４（ｂ）に示すように、内部電極層１５１Ａは、貫通孔１６が端面ＣＡ側に位置していない。
内部電極層１５２Ａは、貫通孔１６が端面ＣＡ側に位置しているが、貫通孔１６の側面は誘電体層１４の端面ＣＡと同じ長さ方向Ｌの位置にあり、貫通孔１６の内部に誘電体材料は残存していない。
内部電極層１５３Ａは、貫通孔１６が端面ＣＡ側に位置し、貫通孔１６の側面は誘電体層１４の端面ＣＡよりも引っ込んでおり、後述するエッチング工程でエッチングされずに残った誘電体材料が貫通孔１６の内部に残存している。

外部電極３の第１部分３１は、内部電極層１５１Ａ、１５１Ｂ，１５１Ｃとそれぞれ対応する第１部分３１１、第１部分３１２及び第１部分３１２を有する。
第１部分３１１は、内部電極層１５１Ａと電気接続している。第１部分３１２は、内部電極層１５２Ａと図４に示すＬＴ断面以外の部分で電気接続している。第１部分３１３は、内部電極層１５３Ａと図４に示すＬＴ断面以外の部分で電気接続している。

外部電極３に含まれるＳｉは、後述する第２焼結時に誘電体層１４に引き寄せられる。ゆえにＳｉは、誘電体層１４と接している外部電極３の第２部分３２の第２内側部分３２ｉｎ側に移動し、第２内側部分３２ｉｎにおけるＳｉの密度が、他の部分より高くなる。

しかし、Ｓｉは、誘電体材料が端面ＣＡに存在しない部分、すなわち内部電極層１５１Ａや内部電極層１５２Ａと接している外部電極３の第１部分３１１の第１内側部分３１ｉｎ側には移動しにくい。
なお、内部電極層１５３Ａにおいては、貫通孔１６の内部に誘電体材料が残存しているので、内部電極層１５１Ａや内部電極層１５２Ａと比べると第１内側部分３１ｉｎ側にＳｉが移動しやすい。しかし、内部電極層１５３Ａの量図４（ａ）に示されない他の部分が外部電極３Ａ側に突出しているので、Ｓｉの移動量は、第２内側部分３２ｉｎと比べて少ない。
ゆえに、第１部分３１における第１内側部分３１ｉｎのＳｉの密度は、第２部分３２における第２内側部分３２ｉｎよりもＳｉの密度より小さくなる。

また、図４のＬＴ断面上で、内部電極層１５２Ａと内部電極層１５３Ａ等においては、第１内側部分３１ｉｎのＳｉ量によって、外部電極３との電気接続が妨げられる場合がある。しかし、実施形態では、外部電極３と電気接続している内部電極層１５１Ａは全体の２０％以上であり、好ましくは４０％以上である。

（積層セラミックコンデンサの製造方法）
図５は、積層セラミックコンデンサ１の製造方法を説明するフローチャートである。図６は、積層セラミックコンデンサ１の製造方法を説明する図である。
積層セラミックコンデンサ１の製造方法は、素材シート準備工程Ｓ１１と、素材シート積層工程Ｓ１２と、マザーブロック形成工程Ｓ１３と、マザーブロック切断工程Ｓ１４と、サイドギャップ部形成工程Ｓ１５と、第１焼成工程Ｓ１６と、エッチング工程Ｓ１７と、外部電極形成工程Ｓ１８と、第２焼成工程Ｓ１９とを含む。

（素材シート準備工程Ｓ１１）
セラミックス粉末、バインダ及び溶剤を含むセラミックスラリーが準備される。
このセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形されることで、内層部用セラミックグリーンシート１０１が製作される。
また、外層部１２となる外層部用セラミックグリーンシート１１２も同様に作製される。

続いて、内層部用セラミックグリーンシート１０１に、導電体ペースト１０２が帯状のパターンを有するようにスクリーン印刷、インクジェット印刷、グラビア印刷等によって印刷される。
これにより、誘電体層１４となる内層部用セラミックグリーンシート１０１の表面に内部電極層１５となる導電体ペースト１０２が印刷された素材シート１０３が準備される。

（素材シート積層工程Ｓ１２）
次いで、素材シート積層工程Ｓ１２において、図６（ａ）に示すように素材シート１０３が複数枚積層される。具体的には、帯状の導電体ペースト１０２が同一の方向を向き且つその帯状の導電体ペースト１０２が隣り合う素材シート１０３間において幅方向において半ピッチずつずれた状態になるように、複数の素材シート１０３が積み重ねられる。
さらに、複数枚積層された素材シート１０３の両側に、外層部１２となる外層部用セラミックグリーンシート１１２積み重ねられる。

（マザーブロック形成工程Ｓ１３）
続いて、マザーブロック形成工程Ｓ１３において、積み重ねられた複数の素材シート１０３と、外層部用セラミックグリーンシート１１２とを熱圧着する。これにより、図６（ｂ）に示すように、マザーブロック１１０が形成される。

（マザーブロック切断工程Ｓ１４）
次いで、マザーブロック切断工程Ｓ１４において、マザーブロック１１０を積層体チップ１０の寸法に対応した図６（ｂ）に示す切断線Ｘ及び切断線Ｘと交差する切断線Ｙに沿って切断する。これにより、図６（ｃ）に示す積層体チップ１０が製造される。なお、実施形態で切断線Ｙは切断線Ｘと直交している。

（サイドギャップ部形成工程Ｓ１５）
次に、内層部用セラミックグリーンシート１０１と同様の誘電体粉末にセラミックスラリーが作製される。そして、樹脂フィルム上に、セラミックスラリーを塗布し、乾燥して、サイドギャップ部用セラミックグリーンシートが作製される。
そして、サイドギャップ部用セラミックグリーンシートを積層体チップ１０の両側部に張り付けることで、図６（ｄ）に示すサイドギャップ部２０となる層が形成される。

（第１焼成工程Ｓ１６）
積層体チップ１０にサイドギャップ部２０となる層が形成されたものは、窒素雰囲気中、所定の条件で脱脂処理された後、窒素－水素－水蒸気混合雰囲気中、所定の温度で焼成され、焼結されて積層体２となる。
ここで、上述したように内部電極層１５には複数の貫通孔１６が積層方向Ｔに貫通して設けられ、その貫通孔１６に誘電体層１４の材料が入り込む。

（エッチング工程Ｓ１７）
次いで、それぞれの積層体２の両端面Ｃをエッチング液に浸漬して、誘電体層１４をエッチングする。エッチングは、例えば、フッ素を含有する溶液や、フッ酸やホウフッ化水素酸を含有している溶液を用いたエンストリップ液によるウェットエッチングで行う。
誘電体層１４をエッチングすることで、図６（ｅ）に示すように、内部電極層１５が端面Ｃから突出する。

（外部電極形成工程Ｓ１８）
続いて、図６（ｆ）に示すように、積層体２の端面Ｃに、外部電極３となる導電性金属とＳｉ及びＢａを含むガラスとを含む導電性ペーストを塗布する。
このとき、内部電極層１５は突出しているので、外部電極３となる導電性ペースト内に入り込む。

（第２焼成工程Ｓ１９）
そして、設定された焼成温度で、窒素雰囲気中で所定時間加熱する。これにより、外部電極３が積層体２に焼き付けられて積層セラミックコンデンサ１が製造される。
ここで、外部電極３となる導電性ペースト内に含まれるＳｉは、誘電体層１４側に引き寄せられる。
すなわち、Ｓｉは、誘電体層１４と接している外部電極３の第２部分３２の第２内側部分３２ｉｎ側に移動する。ゆえに、第２内側部分３２ｉｎのＳｉの密度が高くなる。

しかし、Ｓｉは、内部電極層１５Ａと接している外部電極３の第１内側部分３１ｉｎ側には移動しにくい。
ゆえに、第１部分３１における第１内側部分３１ｉｎのＳｉの密度は、第２部分３２における第２内側部分３２ｉｎよりもＳｉの密度より小さくなる。

（効果）
以上、本実施形態によると、幅方向Ｗの中央におけるＬＴ断面において、それぞれの外部電極３は、該外部電極３側に延びる内部電極層１５が位置する端面Ｃの部分に配置されている第１部分３１と、誘電体層１４が位置する端面Ｃの部分に配置されている第２部分３２と、を積層方向Ｔに交互に有する。
そして、第１部分３１は、端面Ｃ側の第１内側部分３１ｉｎと、第１内側部分３１ｉｎよりも外側の第１外側部分３１ｏｕとを有し、第２部分３２は、端面Ｃ側の第２内側部分３２ｉｎと、第２内側部分３２ｉｎよりも外側の第２外側部分３２ｏｕとを有し、第１内側部分３１ｉｎにおけるＳｉの密度が、第２内側部分３２ｉｎのＳｉの密度より低い。
したがって、内部電極層１５と外部電極３との接続性が良好である。ゆえに、積層セラミックコンデンサ１としてのＥＳＲ（等価直列抵抗）が低く、良好な応答性を得ることができる。

また、内部電極層１５は、ＬＴ断面において、外部電極３と電気接続している内部電極層１５と、Ｓｉによって外部電極３との電気接続が妨げられている内部電極層１５とを含み、外部電極３と電気接続している内部電極層１５は全体の２０％以上である。
したがって、内部電極層１５と外部電極３との接続性が良好である。ゆえに、積層セラミックコンデンサ１としてのＥＳＲ（等価直列抵抗）が低く、良好な応答性を得ることができる。

内部電極層１５は、誘電体層１４よりも外部電極３側に突出している。
したがって、内部電極層１５と外部電極３との間に誘電体材料が入り込まないので、外部電極３に含まれるＳｉが外部電極３の第１内側部分３１ｉｎに移動しにくい。ゆえに、Ｓｉによって内部電極層１５と外部電極３との接続性が阻害されにくい。

以上、本発明の実施形態について説明したが、この実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

実施形態ではガラスはＳｉ及びＢａを含んでいたが、Ｂａを含まないガラスであってもよい。

実施形態の積層セラミックコンデンサ１は積層体チップ１０を製造した後、積層体チップ１０の両側面にサイドギャップ部２０を貼り付ける構成であった。しかし、これに限らず、サイドギャップ部２０は、積層体チップ１０の製造時に一緒に製造されるものであってもよい。

Ｃ 端面
１ 積層セラミックコンデンサ
２ 積層体
３ 外部電極
１０ 積層体チップ
１１ 内層部
１２ 外層部
１４ 誘電体層
１５ 内部電極層
１６ 貫通孔
２０ サイドギャップ部
３１，３１２，３１３ 第１部分
３１ｉｎ 第１内側部分
３１ｏｕ 第１外側部分
３２ 第２部分
３２ｉｎ 第２内側部分
３２ｏｕ 第２外側部分

Claims (7)

1. 複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、
   前記積層体における、積層方向と交差する長さ方向の両端面のそれぞれに配置され、前記内部電極層と電気接続する外部電極と、を具備し、
   前記積層方向と前記長さ方向と交差する幅方向の中央における、前記積層方向と前記長さ方向とを通る断面において、
   それぞれの前記外部電極は、
   該外部電極側に延びる前記内部電極層が位置する前記端面の部分に配置されている第１部分と、
   前記誘電体層が位置する前記端面の部分に配置されている第２部分と、を積層方向に交互に有し、
   前記第１部分は、前記端面側の第１内側部分と、前記第１内側部分よりも外側の第１外側部分とを有し、
   前記第２部分は、前記端面側の第２内側部分と、前記第２内側部分よりも外側の第２外側部分とを有し、
   前記第１内側部分におけるＳｉの密度が、前記第２内側部分のＳｉの密度より低い、
   積層セラミックコンデンサ。
2. 前記内部電極層は、
   前記断面において、
   前記外部電極と電気接続している前記内部電極層と、
   前記Ｓｉによって、前記外部電極との電気接続が妨げられている前記内部電極層とを含み、
   前記外部電極と電気接続している前記内部電極層は全体の２０％以上である、
   請求項１に記載の積層セラミックコンデンサ。
3. 前記内部電極層は、前記誘電体層よりも前記外部電極側に突出している、
   請求項１または請求項２に記載の積層セラミックコンデンサ。
4. 前記外部電極はＢａを含み、前記誘電体層の端面側にＢａが含まれる、
   請求項１から請求項３のいずれか１項に記載の積層セラミックコンデンサ。
5. 外部電極はＣｕを含む、
   請求項１から請求項４のいずれか１項に記載の積層セラミックコンデンサ。
6. 前記誘電体層は、Ｃａ、Ｚｒ、Ｔｉを含み、
   前記内部電極層は、Ｃｕを含む、
   請求項１から請求項５のいずれか１項に記載の積層セラミックコンデンサ。
7. 誘電体層は、Ｂａ、Ｔｉを含み、
   前記内部電極層は、Ｎｉを含む、
   請求項１から請求項５のいずれか１項に記載の積層セラミックコンデンサ。

Images