JP2022105517A

JP2022105517A - プラグインタフェース接点間に誘電体膜を有する通信ジャック

Info

Publication number: JP2022105517A
Application number: JP2022070915A
Authority: JP
Inventors: サティシュ・アイ・パテル; Satish I Patel; ローマン・ジェイ・チャーノーヴィック; J Churnovic Roman; ジャン・ドゥ・デュー・ムタンガナ; De Dieu Mutangana Jean
Original assignee: Panduit Corp
Current assignee: Panduit Corp
Priority date: 2016-04-13
Filing date: 2022-04-22
Publication date: 2022-07-14
Anticipated expiration: 2037-04-05
Also published as: JP2019511825A; US10050384B2; MX2018011922A; US20200144770A1; EP4372918A3; US20220059971A1; EP4372918A2; US20170302029A1; CN108886220B; CN108886220A; TW201810834A; US11165202B2; JP7282522B2; EP3443621B1; KR20180130523A; WO2017180390A1; EP3443621A1; KR102354107B1; US10522947B2; JP7490701B2

Abstract

【課題】本発明の実施形態は、ケーブル接続のために使用可能なネットワークジャック用の設計に関する。【解決手段】一実施形態では、本発明は、ＰＩＣの２つの層の間に薄い誘電体膜を利用するＲＪ４５ジャックである。これらの層は、その形状を介してクロストーク補償を提供する。補償は、薄い誘電体膜を挟む容量プレートを介して実現される。これにより、ＰＩＣの層を近接させ、所望される場合により高い結合を実現することが可能となり、プラグ／ジャック接点箇所の近くでより大きい量の補償を行うことができる。これは、プラグ／ジャック接点箇所のより近くに補償を移す効果を有することができる。これにより、データ経路に更に沿って必要とされる補償の量が減少し得る。【選択図】図３

Description

本発明の実施形態は、一般に、ネットワーク通信の分野に関し、より具体的には、ケーブル接続のために使用可能なネットワークジャック用の設計に関する。

ＲＪ４５プラグやジャックなどのネットワーク接続構成要素は、それぞれ、所定量のクロストークを生成し、キャンセルすることが当業者によって知られている。ＲＪ４５ジャック内でより効果的にクロストークをキャンセルために、補償回路をできるだけプラグ／ジャック嵌合インタフェースの近くに移す必要があることが同様に知られている。

これを実現する１つの方法は、ジャックのプラグインタフェース接点（ＰＩＣ）に接続されるフレキシブルプリント回路基板をプラグジャック嵌合インタフェースに比較的近い位置で使用することである。このような構成の実施例は、特許文献１において提供されている。ここで、図１５Ａ～１５Ｇは、クロストーク補償回路を上部に備えたフレキシブル回路基板を使用する例示的なジャックを示す。効果的ではあるが、この方法は、フレキシブル回路基板のコストが高いために高価である。

プラグ／ジャック嵌合インタフェースの近くにクロストーク回路を移す別の方法は、ジャックの接点トレースのいくつかにおいて交差を実装することである。このような構成の実施例は、ＰＩＣ内の交差がスレッドのマンドレル付近に実装されている特許文献２において見ることができる。これらの交差により、プラグ／ジャック嵌合インタフェース後の比較的近くで補償を開始することが可能となるものの、そこから十分望ましい量の結合を得ることは困難であり、補償信号のより大きい部分をプラグ／ジャック嵌合インタフェースからより遠くに生成させて正味の補償信号を実現する。

上記を考慮すると、ジャック設計を改善することにより、製造を比較的安価に留めつつ適切なクロストークキャンセルを提供することが依然として求められている。

米国特許出願公開第２００８／００４５０９０号米国特許出願公開第２０１４／００７３１９５号

従って、本発明の少なくともいくつかの実施形態は、ジャック設計を改善することにより、比較的安価に留めつつ適切なクロストークキャンセルを提供することを目標とする。

一実施形態では、本発明は、ＰＩＣの２つの層の間に薄い誘電体膜を利用するＲＪ４５ジャックである。これらの層は、その形状を介してクロストーク補償を提供する。補償は、薄い誘電体膜を挟む容量プレートを介して実現される。これにより、ＰＩＣの層を近接させ、所望される場合により高い結合を実現することが可能となり、プラグ／ジャック接点箇所の近くでより大きい量の補償を行うことができる。これは、プラグ／ジャック接点箇所のより近くに補償を移す効果を有することができる。これにより、データ経路に更に沿って必要とされる補償及び／またはクロストークの量が減少し得る。

別の実施形態では、本発明は、通信プラグと嵌合させるための通信ジャックである。通信ジャックは、通信プラグを収容するための開口を有するハウジングと、ハウジングの中に少なくとも部分的に配置されたスレッドであって、スレッドの第１端部が開口の近位にあり、かつマンドレルを有し、第２端部が開口の遠位にある、スレッドと、第１のＰＩＣであって、第１の複数のＰＩＣのそれぞれが、スレッドの側面に沿って延在する第１の区域と、マンドレルの周囲に形成された第２の区域とを有する、第１のＰＩＣと、第２の複数のＰＩＣであって、第２の複数のＰＩＣのそれぞれが、スレッドの側面に沿って延在する第１の区域と、マンドレルの周囲に形成された第２の区域と、を有する、第２の複数のＰＩＣと、第１の複数のＰＩＣの第１の区域のうちの少なくともいくつかと第２の複数のＰＩＣの第１の区域のうちの少なくともいくつかとの間に配置された誘電体膜であって、第１の複数のＰＩＣの第２の区域のうちの少なくともいくつかと第２の複数のＰＩＣの第２の区域のうちの少なくともいくつかとの間に更に配置されている、誘電体膜と、を含む。

なお別の実施形態では、本発明は、通信プラグと嵌合させるための通信ジャックである。通信ジャックは、通信プラグを収容するための開口を有するハウジングであって、複数のクラッシュリブを更に有するハウジングと、ハウジングの中に少なくとも部分的に配置されたスレッドであって、スレッドの第１端部が開口の近位にあり、かつマンドレルを有し、第２端部が開口の遠位にある、スレッドと、第１の複数のＰＩＣであって、第１の複数のＰＩＣのそれぞれが、スレッドの側面に沿って延在する第１の区域と、マンドレルの周囲に形成された第２の区域とを有する、第１のＰＩＣと、第２の複数のＰＩＣであって、第２の複数のＰＩＣのそれぞれが、スレッドの側面に沿って延在する第１の区域と、マンドレルの周囲に形成された第２の区域とを有する、第２の複数のＰＩＣと、第１の複数のＰＩＣの第１の区域のうちの少なくともいくつかと第２の複数のＰＩＣの第１の区域のうちの少なくともいくつかとの間に配置された誘電体膜と、を含み、クラッシュリブは、第１の複数のＰＩＣのうちの少なくともいくつかを誘電体膜に対して圧縮する。

なお別の実施形態では、本発明は、通信プラグと嵌合させるための通信ジャックである。通信ジャックは、通信プラグを収容するための開口を有するハウジングと、ハウジングの中に少なくとも部分的に配置されたスレッドであって、スレッドの第１端部が開口の近位にあり、かつマンドレルを有し、第２端部が開口の遠位にある、スレッドと、第１の複数のＰＩＣであって、第１の複数のＰＩＣのそれぞれが、スレッドの側面に沿って延在する第１の区域と、マンドレルの周囲に形成された第２の区域とを有する、第１の複数のＰＩＣと、第２の複数のＰＩＣであって、第２の複数のＰＩＣのそれぞれが、スレッドの側面に沿って延在する第１の区域とマンドレルの周囲に形成された第２の区域とを有する、第２の複数のＰＩＣと、第１の複数のＰＩＣの第１の区域のうちの少なくともいくつかと第２の複数のＰＩＣの第１の区域のうちの少なくともいくつかとの間に配置された誘電体膜と、を含み、第１の複数のＰＩＣのうちの少なくとも１つは、第２の複数のＰＩＣのうちの少なくとも１つと、第１の複数のＰＩＣのうちの少なくとも１つに配置された第１の容量プレート及び第２の複数のＰＩＣのうちの少なくとも１つに配置された第２の容量プレートを介して容量結合し、第１の容量プレートは、第２の容量プレートと重なり合い、かつ第２の容量プレートを超えて延在する。

本発明のこれら及び他の特徴、態様及び利点は、以下の図面、説明及び後続し得る任意の請求項を参照すると、より理解されることになるであろう。

本発明の一実施形態に係る通信システムの上部等角図である。本発明の一実施形態に係るジャックの下部等角図である。本発明の一実施形態に係るジャックの分解下部等角図である。本発明の一実施形態に係るスレッドアセンブリの分解前面上部等角図である。図４のスレッドアセンブリの分解背面上部等角図である。図４のスレッドアセンブリの一部透視前面図である。図４のスレッドアセンブリの一部透視上面図である。図７Ａからの詳細図である。本発明の一実施形態に係る前面ハウジングの背面下部等角図である。切断線９－９について得られた図８の前面ハウジングの等角断面図を示す。本発明の一実施形態に係る前面ハウジングの等角断面図を示す。本発明の一実施形態に係る前面ハウジングの等角断面図を示す。切断線１２－１２について得られた図１の通信システムの断面図である。

本発明の例示的な実施形態を図１に示す。本図は通信システム１０を示し、このシステムは、ジャック２０及び対応するＲＪ４５プラグ２６と共にパッチパネル１２を含む。一旦プラグ２６がジャック２０と嵌合すると、データは、これらのコネクタを通じて両方向に流れることができる。通信システム１０がパッチパネルを有するものとして図１に示されているが、代替的な実施形態は、他の能動的または受動的な機器を含むことができる。受動的な機器の実施例としては、モジュラーパッチパネル、パンチダウンパッチパネル、カプラパッチパネル、壁の差し込み口などを挙げることができるが、これらに限定されない。能動的な機器の実施例としては、データセンタ及び／または電気通信室内で見ることができるイーサネットスイッチ、ルータ、サーバ、物理レイヤー管理システム及びパワーオーバーイーサネット機器、セキュリティデバイス（カメラ及び他のセンサなど）ならびにドアアクセス機器、ならびにワークステーション領域内で見ることができる電話、コンピュータ、ファックス機器、プリンタ及び他の周辺機器などを挙げることができるが、これらに限定されない。通信システム１０は、キャビネット、ラック、ケーブル管理及びオーバーヘッドルーティングシステム、ならびに他のこのような機器を更に含むことができる。

図２及び３は、ジャック２０をより詳細に示す。これらの図に示されているように、このジャックは、前面ハウジング３２、スレッドアセンブリ３４、プリント回路基板（ＰＣＢ）４２、絶縁変位接点（ＩＤＣ）４６及び４８、ＩＤＣ支持体５０、背面ハウジング５４、ならびにワイヤキャップ５５を含む。図４及び５を参照すると、スレッドアセンブリ３４は、ＰＩＣ３６_２、３６_３、３６_４及び３６_８で構成された上部ＰＩＣ層５６、ＰＩＣ３６_１、３６_５、３６_６及び３６_７で構成された下部ＰＩＣ層５８、スレッド３８、ならびに薄い誘電体膜４０を含む。ＰＩＣの下付き数字は、ＡＮＳＩ／ＴＩＡ－５６８－Ｃ．２によって定義されたＲＪ４５のピン位置を表す。

スレッドアセンブリ３４の組み立て中、下部ＰＩＣ層５８のＰＩＣ３６_１、３６_５、３６_６及び３６_７は、ＰＩＣ３６_１、３６_５、３６_６及び３６_７上の肩６０が下部ＰＩＣ位置決めスロット６４内に置かれた状態で、スレッド３８上のそれぞれのＰＩＣスロット内に置かれる。所定位置にあるとき、これらのＰＩＣは、スレッド３８の小さい方のマンドレル６８の上に形成される。薄い誘電体膜４０は、誘電体膜４０上のガイドホール４１がスレッド３８上のガイドポスト３９に整列した状態で、下部ＰＩＣ層５８の上に置かれる。次に、上部ＰＩＣ層５６のＰＩＣ３６_２、３６_３、３６_４及び３６_８は、ＰＩＣ３６_２、３６_３、３６_４及び３６_８上の肩６０が上部ＰＩＣ位置決めスロット６２内に置かれた状態で、スレッド３８上のそれぞれのＰＩＣスロット内に置かれる。所定位置にあるとき、これらのＰＩＣは、スレッド３８の大きい方のマンドレル７０の上に形成されて、上部ＰＩＣ層と下部ＰＩＣ層との間に誘電体膜４０を閉じ込める。なお、ＰＩＣ３６は、これらがスレッド３８上のそれぞれの位置に置かれたら直ちにマンドレルの周囲に形成されてもよく、または、上部層と下部層との両方が適宜配置された後に形成されてもよい。

誘電体膜４０を使用することにより、上部ＰＩＣ層５６及び下部ＰＩＣ層５８の容量プレート６６を互いに約０．００２インチ内に配置することができる。これにより、２つのＰＩＣ層の間の障壁を保ちつつ、これらの層の間に、より大きい、及び／またはより正確な量の容量性及び誘導性補償結合を得ることができる。図示した実施形態では、上部ＰＩＣ層５６と下部ＰＩＣ層５８とは、互いに鏡像である。これにより、単一の金属型打ちプロセスの利用が可能となり、総コストを潜在的に低減することができる。

図６は、ＰＩＣマンドレル６８及び７０の周囲にＰＩＣ３６が形成された状態の前面スレッドアセンブリ３４の一部透視前面図を示す。ＰＩＣ３６_１と３６_２、ＰＩＣ３６_４と３６_５、及びＰＩＣ３６_７と３６_８の間の交差形状６１は、クロストークキャンセル回路の開始を示し、従って、ＰＩＣ３６内に生成される有害クロストークの量が減少する。誘電体膜４０を交差領域６１内にまで延ばすことにより、その他の方法で上部ＰＩＣ及び下部ＰＩＣを配置するよりもこれらを近くに配置することが可能となり、より正確な補償をプラグ／ジャック嵌合位置のより近くで行うことができる。クロストークキャンセル回路を、スレッドアセンブリ３４の一部透視上面図を示す図７Ａ、及び図７Ａからの詳細図を示す図７Ｂにおいてより明らかに示す。なお、図７Ａにおいて、ＰＩＣ３６は、延在しているが、マンドレル６８及び７０の周囲にまだ形成されていないものとして示されている。

所望の容量結合をより高精度に実現するために、少なくともいくつかの容量プレートは、それらの対応するプレートに比べて大型である。この実施例を図７Ｂの詳細図において示す。本図では、プレート７１が、プレート７３と重なり合い、かつ距離７５、すなわち少なくとも０．００１インチだけ、このプレートを超えて延在する。このような構成を実装することにより、プレート７１または７３のいずれかを正確な位置からずらす原因となる製造ばらつきを認めつつ容量結合の適切なレベルを維持することができる。例えば、距離７５が０．００５インチであり、かつプレート７３が０．００２インチだけ曲がっている場合、２つのプレート７１とプレート７３との間の重なり合う領域は同一のままであり、容量結合は同一のままとなる。一実施形態では、距離７５は、所与のコンデンサプレートの周囲全体に及ぶ。

図８は、前面ハウジング３２の背面下部等角図を示し、図９は、図８の切断線９－９について得られた前面ハウジング３２の等角断面図を示す。ジャック２０の組み立て中、ＰＩＣ３６は、前面ハウジング３２のハウジングコーム（ｈｏｕｓｉｎｇｃｏｍｂ）７２を通って移動する。これにより、高電位ドエル試験（Ｈｉｐｏｔ）障害の危険性が低下し、プラグ挿入の繰り返し性が高まる。加えて、前面ハウジング３２のクラッシュリブ７４が、上部ＰＩＣ層５６を押圧することにより、上部ＰＩＣ層５６と、誘電体膜４０と、下部ＰＩＣ層５８との間の空気量が減少する。層間の空気量が減少することにより、規定の電気的性能を維持するために容量プレート６６がジャック内のクロストークをより正確に補償することが可能となり得る。なお、容量プレート６６間の空隙を減らすことは、ハウジング内の多くの形の付勢部材を使用して実現されてもよい。代替的なクラッシュリブ８２及び８６を備えた前面ハウジング８０及び８４の代替的な実施形態を図１０及び１１にそれぞれ示す。

プラグ２６のジャック２０に対する挿入を、図１の切断線１２－１２について得られた図１２の断面図において示す。この図は、プラグ／ジャック接点箇所７６、及びＰＣＢ４２に対するその位置を示す。このＰＣＢには、追加のクロストーク補償回路が実装され得る。交差区域６１をプレート６６及び誘電体膜４０で構成された容量回路と組み合わせて箇所７６の比較的近くに実装することにより、全体のクロストーク補償要件が単純化される。これは、有害クロストークがＰＩＣ内に生成される距離が短くなるため、プラグ／ジャック接点箇所７６と補償の第１ステージとの間の位相遅延が減少するため、更には、（例えば、ＰＣＢ４２上で）ＰＩＣより遠くに配置され得る補償回路がより小さい大きさを潜在的に有し得るために起こる。

なお、この発明は、いくつかの実施形態に関して記載されてきたが、これらの実施形態は、（それらが例示的であると表記されたかどうかに関わらず）非限定的であり、この発明の範囲内に含まれる変更、置換及び均等物が存在する。加えて、記載された実施形態は、互いに排他的であると解釈されるべきではなく、むしろ、このような組み合わせが許容される場合に潜在的に組み合わせ可能であるとして理解されるべきである。また、本発明の方法及び装置を実施する多くの代替方法が存在することにも注意すべきである。従って、後続し得る請求項は、本発明の真の思想及び範囲内に含まれる全てのこのような変更、置換及び均等物を含むと解釈されることが意図される。

１０通信システム
１２パッチパネル
２０ジャック
２６プラグ
３２前面ハウジング
３４前面スレッドアセンブリ
３４スレッドアセンブリ
３６ＰＩＣ
３８スレッド
３９ガイドポスト
４０誘電体膜
４１ガイドホール
４２プリント回路基板（ＰＣＢ）
４６絶縁変位接点（ＩＤＣ）
４８絶縁変位接点（ＩＤＣ）
５０ＩＤＣ支持体
５４背面ハウジング
５５ワイヤキャップ
５６上部ＰＩＣ層
５８下部ＰＩＣ層
６０肩
６１交差領域、交差形状、
６２上部ＰＩＣ位置決めスロット
６４下部ＰＩＣ位置決めスロット
６６容量プレート
６８ＰＩＣマンドレル
７０ＰＩＣマンドレル
７１プレート
７２ハウジングコーム
７３プレート
７４クラッシュリブ
７６ジャック接点箇所
８０前面ハウジング
８２クラッシュリブ
８４前面ハウジング
８６クラッシュリブ

Claims

通信プラグと嵌合させるための通信ジャックであって、
前記通信プラグを収容するための開口を有するハウジングと、
前記ハウジングの中に少なくとも部分的に配置されたスレッドであって、前記スレッドの第１端部が前記開口の近位にあり、かつマンドレルを有し、第２端部が前記開口の遠位にある、前記スレッドと、
第１の複数のプラグインタフェース接点（ＰＩＣ）であって、前記第１の複数のＰＩＣのそれぞれが、前記スレッドの側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、前記第１の複数のＰＩＣと、
第２の複数のＰＩＣであって、前記第２の複数のＰＩＣのそれぞれが、前記スレッドの前記側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、前記第２の複数のＰＩＣと、
前記第１の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかと前記第２の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかとの間に配置された誘電体膜であって、前記第１の複数のＰＩＣの前記第２の区域のうちの少なくともいくつかと前記第２の複数のＰＩＣの前記第２の区域のうちの少なくともいくつかとの間に更に配置されている、前記誘電体膜と、
を含む、前記通信ジャック。
前記第１の複数のＰＩＣのうちの少なくとも１つは、それぞれの第２の区域において前記第２の複数のＰＩＣのうちの少なくとも１つの上で交差する、請求項１に記載の通信ジャック。
前記マンドレルは、第１のマンドレルと、第２のマンドレルとを含み、前記第１のマンドレルは、前記第２のマンドレルより大きい半径を有し、前記第１の複数のＰＩＣのそれぞれの前記第２の区域は、前記第１のマンドレルの周囲に形成され、前記第２の複数のＰＩＣのそれぞれの前記第２の区域は、前記第２のマンドレルの周囲に形成される、請求項１に記載の通信ジャック。
前記ハウジングは複数のクラッシュリブを含み、前記クラッシュリブは、前記第１の複数のＰＩＣのうちの少なくともいくつかを前記誘電体膜に対して圧縮する、請求項１に記載の通信ジャック。
前記クラッシュリブは、前記第２の複数のＰＩＣのうちの少なくともいくつかに対して前記誘電体膜を更に圧縮する、請求項４に記載の通信ジャック。
前記第１の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかは第１の容量プレートを含み、前記第２の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかは第２の容量プレートを含み、前記第１の容量プレートのそれぞれは、前記第２の容量プレートのうちの１つから約０．００２インチだけ離間されている、請求項１に記載の通信ジャック。
前記第１の複数のＰＩＣのうちの少なくとも１つは、前記第２の複数のＰＩＣのうちの少なくとも１つと、前記第１の複数のＰＩＣのうちの前記少なくとも１つに配置された第１の容量プレート及び前記第２の複数のＰＩＣのうちの前記少なくとも１つに配置された第２の容量プレートを介して容量結合し、前記第１の容量プレートは、前記第２の容量プレートと重なり合い、かつ前記第２の容量プレートを超えて延在する、請求項１に記載の通信ジャック。
前記第１の容量プレートは、少なくとも０．００１インチの距離だけ前記第２の容量プレートを超えて延在する、請求項７に記載の通信ジャック。
前記距離は、前記第２の容量プレートの各側面に沿って及ぶ、請求項８に記載の通信ジャック。
通信プラグと嵌合させるための通信ジャックであって、
前記通信プラグを収容するための開口を有するハウジングであって、複数のクラッシュリブを更に有する前記ハウジングと、
前記ハウジングの中に少なくとも部分的に配置されたスレッドであって、前記スレッドの第１端部が前記開口の近位にあり、かつマンドレルを有し、第２端部が前記開口の遠位にある、前記スレッドと、
第１の複数のプラグインタフェース接点（ＰＩＣ）であって、前記第１の複数のＰＩＣのそれぞれが、前記スレッドの側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、前記第１の複数のＰＩＣと、
第２の複数のＰＩＣであって、前記第２の複数のＰＩＣのそれぞれが、前記スレッドの前記側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、前記第２の複数のＰＩＣと、
前記第１の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかと前記第２の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかとの間に配置された誘電体膜と、
を含み、
前記クラッシュリブは、前記第１の複数のＰＩＣのうちの少なくともいくつかを前記誘電体膜に対して圧縮する、前記通信ジャック。
前記クラッシュリブは、前記第２の複数のＰＩＣのうちの少なくともいくつかに対して前記誘電体膜を更に圧縮する、請求項１０に記載の通信ジャック。
前記第１の複数のＰＩＣのうちの少なくとも１つは、それぞれの第２の区域において前記第２の複数のＰＩＣのうちの少なくとも１つの上で交差する、請求項１０に記載の通信ジャック。
前記マンドレルは、第１のマンドレルと、第２のマンドレルとを含み、前記第１のマンドレルは、前記第２のマンドレルより大きい半径を有し、前記第１の複数のＰＩＣのそれぞれの前記第２の区域は、前記第１のマンドレルの周囲に形成され、前記第２の複数のＰＩＣのそれぞれの前記第２の区域は、前記第２のマンドレルの周囲に形成される、請求項１０に記載の通信ジャック。
前記第１の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかは第１の容量プレートを含み、前記第２の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかは第２の容量プレートを含み、前記第１の容量プレートのそれぞれは、前記第２の容量プレートのうちの１つから約０．００２インチだけ離間されている、請求項１０に記載の通信ジャック。
前記第１の複数のＰＩＣのうちの少なくとも１つは、前記第２の複数のＰＩＣのうちの少なくとも１つと、前記第１の複数のＰＩＣのうちの前記少なくとも１つに配置された第１の容量プレート及び前記第２の複数のＰＩＣのうちの前記少なくとも１つに配置された第２の容量プレートを介して容量結合し、前記第１の容量プレートは、前記第２の容量プレートと重なり合い、かつ前記第２の容量プレートを超えて延在する、請求項１０に記載の通信ジャック。
前記第１の容量プレートは、少なくとも０．００１インチの距離だけ前記第２の容量プレートを超えて延在する、請求項１５に記載の通信ジャック。
前記距離は、前記第２の容量プレートの各側面に沿って及ぶ、請求項１６に記載の通信ジャック。
通信プラグと嵌合させるための通信ジャックであって、
前記通信プラグを収容するための開口を有するハウジングと、
前記ハウジングの中に少なくとも部分的に配置されたスレッドであって、前記スレッドの第１端部が前記開口の近位にあり、かつマンドレルを有し、第２端部が前記開口の遠位にある、前記スレッドと、
第１の複数のプラグインタフェース接点（ＰＩＣ）であって、前記第１の複数のＰＩＣのそれぞれが、前記スレッドの側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、前記第１の複数のＰＩＣと、
第２の複数のＰＩＣであって、前記第２の複数のＰＩＣのそれぞれが、前記スレッドの前記側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、前記第２の複数のＰＩＣと、
前記第１の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかと前記第２の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかとの間に配置された誘電体膜と、
を含み、
前記第１の複数のＰＩＣのうちの少なくとも１つは、前記第２の複数のＰＩＣのうちの少なくとも１つと、前記第１の複数のＰＩＣのうちの前記少なくとも１つに配置された第１の容量プレート及び前記第２の複数のＰＩＣのうちの前記少なくとも１つに配置された第２の容量プレートを介して容量結合し、前記第１の容量プレートは、前記第２の容量プレートと重なり合い、かつ前記第２の容量プレートを超えて延在する、前記通信ジャック。
前記第１の容量プレートは、少なくとも０．００１インチの距離だけ前記第２の容量プレートを超えて延在する、請求項１８に記載の通信ジャック。
前記距離は、前記第２の容量プレートの各側面に沿って及ぶ、請求項１９に記載の通信ジャック。
通信プラグと嵌合させるための通信ジャックであって、
前記通信プラグを収容するための開口を有するハウジングと、
前記ハウジング内に少なくとも部分的に配置された付勢部材と、
前記ハウジングの中に少なくとも部分的に配置されたスレッドであって、前記スレッドの第１端部が前記開口の近位にあり、かつマンドレルを有し、第２端部が前記開口の遠位にある、前記スレッドと、
第１の複数のプラグインタフェース接点（ＰＩＣ）であって、前記第１の複数のＰＩＣのそれぞれが、前記スレッドの側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、前記第１の複数のＰＩＣと、
第２の複数のＰＩＣであって、前記第２の複数のＰＩＣのそれぞれが、前記スレッドの前記側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、前記第２の複数のＰＩＣと、
前記第１の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかと前記第２の複数のＰＩＣの前記第１の区域のうちの少なくともいくつかとの間に配置された誘電体膜と、
を含み、
前記付勢部材は、前記第１の複数のＰＩＣのうちの少なくともいくつかを前記誘電体膜に対して圧縮する、前記通信ジャック。
前記付勢部材は、前記第２の複数のＰＩＣのうちの少なくともいくつかに対して前記誘電体膜を更に圧縮する、請求項２１に記載の通信ジャック。
前記マンドレルは、第１のマンドレルと、第２のマンドレルとを含み、前記第１のマンドレルは、前記第２のマンドレルより大きい半径を有し、前記第１の複数のＰＩＣのそれぞれの前記第２の区域は、前記第１のマンドレルの周囲に形成され、前記第２の複数のＰＩＣのそれぞれの前記第２の区域は、前記第２のマンドレルの周囲に形成される、請求項２１に記載の通信ジャック。
前記第１の複数のＰＩＣのうちの少なくとも１つは、前記第２の複数のＰＩＣのうちの少なくとも１つと、前記第１の複数のＰＩＣのうちの前記少なくとも１つに配置された第１の容量プレート及び前記第２の複数のＰＩＣのうちの前記少なくとも１つに配置された第２の容量プレートを介して容量結合し、前記第１の容量プレートは、前記第２の容量プレートと重なり合い、かつ前記第２の容量プレートを超えて延在する、請求項２１に記載の通信ジャック。
前記第１の容量プレートは、少なくとも０．００１インチの距離だけ前記第２の容量プレートを超えて延在する、請求項２４に記載の通信ジャック。
通信プラグと嵌合させるための通信ジャックであって、
前記通信プラグを収容するための開口を有するハウジングと、
第１の複数のプラグインタフェース接点（ＰＩＣ）であって、前記第１の複数のＰＩＣのうちの少なくとも２つが異なる形状を有する、前記第１の複数のＰＩＣと、
第２の複数のＰＩＣであって、前記第２の複数のＰＩＣのそれぞれが前記第１の複数のＰＩＣのうちの１つと同一の形状を有する、前記第２の複数のＰＩＣと、
を含み、
前記第１の複数のＰＩＣのうちの少なくとも一部は、前記第１の複数のＰＩＣと前記第２の複数のＰＩＣとが互いに鏡像として配置されるように、誘電体膜によって前記第２の複数のＰＩＣから離間されている、前記通信ジャック。
前記ハウジングの中に少なくとも部分的に配置されたスレッドであって、前記スレッドの第１端部が前記開口の近位にあり、かつマンドレルを有し、第２端部が前記開口の遠位にある、前記スレッドを更に含む、請求項２６に記載の通信ジャック。
前記第１の複数のＰＩＣは、前記スレッドの側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有し、前記第２の複数のＰＩＣは、前記スレッドの前記側面に沿って延在する第１の区域と、前記マンドレルの周囲に形成された第２の区域とを有する、請求項２７に記載の通信ジャック。
前記誘電体膜は、前記第１の複数のＰＩＣの前記第２の区域のうちの少なくともいくつかと前記第２の複数のＰＩＣの前記第２の区域のうちの少なくともいくつかとの間に配置されている、請求項２８に記載の通信ジャック。
前記第１の複数のＰＩＣのうちの少なくとも１つは、それぞれの第２の区域において前記第２の複数のＰＩＣのうちの少なくとも１つの上で交差する、請求項２８に記載の通信ジャック。
前記マンドレルは、第１のマンドレルと、第２のマンドレルとを含み、前記第１のマンドレルは、前記第２のマンドレルより大きい半径を有し、前記第１の複数のＰＩＣのそれぞれの前記第２の区域は、前記第１のマンドレルの周囲に形成され、前記第２の複数のＰＩＣのそれぞれの前記第２の区域は、前記第２のマンドレルの周囲に形成される、請求項２８に記載の通信ジャック。
前記ハウジングは付勢部材を含み、前記付勢部材は、前記第１の複数のＰＩＣのうちの少なくともいくつかを前記誘電体膜に対して圧縮する、請求項２６に記載の通信ジャック。
前記付勢部材は、前記第２の複数のＰＩＣのうちの少なくともいくつかに対して前記誘電体膜を更に圧縮する、請求項３２に記載の通信ジャック。
前記第１の複数のＰＩＣのうちの少なくとも１つは、前記第２の複数のＰＩＣのうちの少なくとも１つと、前記第１の複数のＰＩＣのうちの前記少なくとも１つに配置された第１の容量プレート及び前記第２の複数のＰＩＣのうちの前記少なくとも１つに配置された第２の容量プレートを介して容量結合し、前記第１の容量プレートは、前記第２の容量プレートと重なり合い、かつ前記第２の容量プレートを超えて延在する、請求項２６に記載の通信ジャック。
前記第１の容量プレートは、少なくとも０．００１インチの距離だけ前記第２の容量プレートを超えて延在する、請求項３４に記載の通信ジャック。
前記距離は、前記第２の容量プレートの各側面に沿って及ぶ、請求項３５に記載の通信ジャック。