JP2022098602A

JP2022098602A - Load drive device

Info

Publication number: JP2022098602A
Application number: JP2020212081A
Authority: JP
Inventors: 恵士小森山; Keiji Komoriyama; 洋一郎小林; Yoichiro Kobayashi
Original assignee: Hitachi Astemo Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2020-12-22
Filing date: 2020-12-22
Publication date: 2022-07-04

Abstract

To provide a semiconductor device that can avoid destruction even when a terminal breaks down while a drive current is flowing, and in which the area increase due to the protection circuit is small.SOLUTION: A load drive device which can select an output form of either a high side form or a low side form by a control signal and drives an inductive load, includes: a pair of output terminals that drive a current to an inductive load; a plurality of switches connecting the output terminal to a power supply terminal or a common wiring; a detector that detects disconnection of the output terminal; and a selection circuit that selects a switch for conduction control from among the plurality of switches according to a setting signal in the output mode and the result of the detector. When the detector detects a disconnection in the output terminal, the selection circuit selects the conducted switch to configure a current path.SELECTED DRAWING: Figure 1

Description

本開示は、負荷駆動装置に関する。 The present disclosure relates to a load drive device.

例えば、自動車に搭載されるエンジン制御装置やトランスミッション制御装置などの車両用電子制御装置には、リレーコイルなどの誘導性負荷を半導体素子により駆動する負荷駆動装置が搭載されている。このような負荷駆動装置について、例えば、特許文献１には、電気負荷に駆動電流を流すための電流供給経路に直列に接続される２つの出力端子と、電気負荷への通電及び非通電を指示する制御信号を外部から入力し、出力形態設定用データに応じて、当該ＩＣの電気負荷に対する駆動電流の出力形態をハイサイド出力形態とロウサイド出力形態との何れか一方に設定することが記載されている。 For example, an electronic control device for a vehicle such as an engine control device or a transmission control device mounted on an automobile is equipped with a load drive device that drives an inductive load such as a relay coil by a semiconductor element. Regarding such a load drive device, for example, Patent Document 1 specifies two output terminals connected in series to a current supply path for passing a drive current through an electric load, and energization and de-energization of the electric load. It is described that the control signal to be input is input from the outside and the output form of the drive current for the electric load of the IC is set to either the high side output form or the low side output form according to the output form setting data. ing.

特開２００１－３０８６９０号公報Japanese Unexamined Patent Publication No. 2001-308690

特許文献１に記載の半導体装置において、例えばハイサイド出力形態の場合に、駆動電流が流れている最中に電源側の端子が断線故障（例えば、経年劣化により）すると、電流供給経路が遮断されるが、このとき負荷側の端子には駆動中のエネルギーが蓄えられた誘導性負荷が接続されている為に、端子電圧が際限なく引き下げられ、ＩＣが破壊に至る恐れがある。また、ロウサイド出力形態の場合には、やはり駆動電流が流れている最中に接地側の端子が断線故障すると、同じ理由から端子電圧が際限なく引き上げられ、ＩＣが破壊に至る恐れがある。 In the semiconductor device described in Patent Document 1, for example, in the case of a high-side output mode, if the terminal on the power supply side fails (for example, due to aged deterioration) while the drive current is flowing, the current supply path is cut off. However, at this time, since the inductive load in which the energy being driven is stored is connected to the terminal on the load side, the terminal voltage is lowered endlessly, and the IC may be destroyed. Further, in the case of the low-side output mode, if the terminal on the ground side fails to disconnect while the drive current is still flowing, the terminal voltage is endlessly raised for the same reason, and the IC may be destroyed.

このような破壊の対策として、例えば遮断時の電流経路の確保や、電圧制限による保護のために、使用する出力形態に応じて、ＩＣの外に整流子やツェナーダイオード等の部品を実装する必要がある。
しかし、これらの対策は、外付け部品や、その部品を実装するために基板面積が必要になることから、小型化やコスト低減が困難である。
また、別の対策方法として、上述した外付け部品をＩＣのチップ上に実装し、駆動形態によって接続を切り替えることも考えられる。 As a countermeasure against such destruction, for example, in order to secure a current path at the time of interruption and to protect by voltage limitation, it is necessary to mount parts such as a commutator and a Zener diode outside the IC according to the output form to be used. There is.
However, these measures are difficult to reduce in size and cost because they require an external component and a board area for mounting the component.
Further, as another countermeasure method, it is conceivable to mount the above-mentioned external component on the chip of the IC and switch the connection depending on the drive mode.

しかし、駆動電流によって保護素子自体が破壊しないためには、実装する素子面積は比較的大きなものが必要となる。このため、特に複数の負荷駆動装置を１チップに搭載するＩＣにおいて、保護回路が負荷駆動装置の個数分必要であることから製造コストが増加するという課題がある。 However, in order that the protective element itself is not destroyed by the drive current, the element area to be mounted needs to be relatively large. Therefore, especially in an IC in which a plurality of load drive devices are mounted on one chip, there is a problem that the manufacturing cost increases because protection circuits are required for the number of load drive devices.

本開示は、このような状況に鑑み、駆動電流が流れている最中に端子が断線故障した場合にも破壊を回避することができ、かつ保護回路による面積の増加が小さい半導体装置について提案する。 In view of such a situation, the present disclosure proposes a semiconductor device that can avoid breakage even if a terminal breaks down while a drive current is flowing and that the area increase due to a protection circuit is small. ..

上記課題を解決するために、本開示は、制御信号によってハイサイド形態とロウサイド形態のいずれかの出力形態が選択可能で、誘導性負荷を駆動する負荷駆動装置であって、誘導性負荷に電流を駆動する出力端子の対と、出力端子と電源端子または共通結線部とを結ぶ複数のスイッチと、出力端子の断線を検出する検出器と、出力形態の設定信号と検出器の結果に応じて複数のスイッチのうちから導通制御するスイッチを選択する選択回路と、を備え、検出器が出力端子の断線を検出した場合に、選択回路が導通するスイッチを選択することにより、電流経路が構成される、負荷駆動装置を提案する。 In order to solve the above problems, the present disclosure is a load drive device in which either a high-side form or a low-side form can be selected by a control signal to drive an inductive load, and a current is applied to the inductive load. A pair of output terminals that drive the device, a plurality of switches that connect the output terminal to the power supply terminal or the common connection part, a detector that detects disconnection of the output terminal, and a setting signal of the output form and the result of the detector. A selection circuit for selecting a switch for conduction control from a plurality of switches is provided, and a current path is configured by selecting a switch for which the selection circuit conducts when the detector detects a disconnection of the output terminal. We propose a load drive device.

本開示に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、本開示の態様は、要素及び多様な要素の組み合わせ及び以降の詳細な記述と添付される特許請求の範囲の様態により達成され実現される。
本明細書の記述は典型的な例示に過ぎず、本開示の特許請求の範囲又は適用例を如何なる意味においても限定するものではない。 Further features relating to this disclosure will be apparent from the description herein and the accompanying drawings. In addition, the aspects of the present disclosure are achieved and realized by the combination of elements and various elements, the detailed description below, and the aspects of the appended claims.
The description of the present specification is merely a typical example, and does not limit the scope of claims or application examples of the present disclosure in any sense.

本開示の技術によれば、駆動電流が流れている最中に端子が断線故障した場合にも破壊を回避することができ、かつ保護回路による面積の増加が小さい半導体装置を提供することができる。 According to the technique of the present disclosure, it is possible to provide a semiconductor device which can avoid breakage even when a terminal is disconnected and fails while a drive current is flowing, and whose area increase due to a protection circuit is small. ..

第１の実施形態による、複数のチャンネルのドライバ部を有する負荷駆動装置１の回路構成例を示す図である。It is a figure which shows the circuit configuration example of the load drive apparatus 1 which has the driver part of a plurality of channels by 1st Embodiment. ドライバ部１０１および１０２の内部回路構成例を示す図である。It is a figure which shows the example of the internal circuit composition of the driver part 101 and 102. ゲート制御可能な第１の静電気放電素子２０１～２０４の内部回路構成例を示す図である。It is a figure which shows the internal circuit composition example of the 1st electrostatic discharge element 201-204 which can control a gate. 負荷駆動装置１を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置の構成例を示す図である。It is a figure which shows the configuration example of the electronic control apparatus in the case where the load drive device 1 is used, the 1st channel is used as a low side form, and the 2nd channel is used as a high side form. 図４の構成において、電流駆動中にＳ１端子が断線した場合と、電流駆動中にＤ２端子が断線した場合のそれぞれについて、負荷駆動装置１の動作を説明するタイミングチャート（例）を示す図である。In the configuration of FIG. 4, a diagram showing a timing chart (example) for explaining the operation of the load drive device 1 for each of the case where the S1 terminal is disconnected during current drive and the case where the D2 terminal is disconnected during current drive. be. 第２の実施形態による負荷駆動装置４の回路構成例を示す図である。It is a figure which shows the circuit configuration example of the load drive apparatus 4 by 2nd Embodiment. ゲート制御可能な第４の静電気放電素子の回路図の例である。It is an example of the circuit diagram of the 4th electrostatic discharge element which can control a gate. 論理回路４１０の回路構成例を示す図である。It is a figure which shows the circuit composition example of the logic circuit 410. 論理回路４１２の回路構成例を示す図である。It is a figure which shows the circuit composition example of the logic circuit 412. 負荷駆動装置４を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目、および３つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置６の構成例を示す図である。It is a figure which shows the configuration example of the electronic control apparatus 6 in the case where the load drive device 4 is used, the 1st channel is used as a low side form, and the 2nd and 3rd channels are used as a high side form. 図１０の構成において、電流駆動中にＳ１端子が断線した場合と、電流駆動中にＤ２端子が断線した場合のそれぞれについて、負荷駆動装置４の動作を説明するタイミングチャート（例）である。FIG. 10 is a timing chart (example) for explaining the operation of the load drive device 4 in each of the case where the S1 terminal is disconnected during the current drive and the case where the D2 terminal is disconnected during the current drive in the configuration of FIG. 10.

本開示の各実施形態は、リレーコイルなどの誘導性負荷を半導体素子により駆動する負荷駆動装置に関し、従来から当該負荷駆動装置が備える部品（例えば、静電気放電素子やパワークランプ回路など）に電流が流れる経路を切り替える機能を付加することにより、駆動電流が流れている最中に端子が断線故障した場合にも破壊を回避することができ、なおかつ保護回路による面積の増加が小さい半導体装置を実現する。 Each embodiment of the present disclosure relates to a load drive device for driving an inductive load such as a relay coil by a semiconductor element, and a current is applied to a component (for example, an electrostatic discharge element, a power clamp circuit, etc.) conventionally included in the load drive device. By adding a function to switch the flow path, it is possible to avoid destruction even if the terminal breaks while the drive current is flowing, and it is possible to realize a semiconductor device with a small increase in area due to the protection circuit. ..

以下、添付図面を参照して本開示の実施形態について説明する。添付図面では、機能的に同じ要素は同じ番号で表示される場合もある。なお、添付図面は本開示の原理に則った具体的な実施形態と実装例を示しているが、これらは本開示の理解のためのものであり、決して本開示の技術を限定的に解釈するために用いられるものではない。 Hereinafter, embodiments of the present disclosure will be described with reference to the accompanying drawings. In the attached drawings, functionally the same elements may be displayed with the same number. The accompanying drawings show specific embodiments and implementation examples in accordance with the principles of the present disclosure, but these are for the purpose of understanding the present disclosure and never interpret the techniques of the present disclosure in a limited manner. Not used for.

本実施形態では、当業者が本開示を実施するのに十分詳細にその説明がなされているが、他の実装・形態も可能で、本開示の技術的思想の範囲と精神を逸脱することなく構成・構造の変更や多様な要素の置き換えが可能であることを理解する必要がある。従って、以降の記述をこれに限定して解釈してはならない。 In this embodiment, the description is given in sufficient detail for those skilled in the art to implement the present disclosure, but other implementations and embodiments are also possible and do not deviate from the scope and spirit of the technical idea of the present disclosure. It is necessary to understand that it is possible to change the structure and structure and replace various elements. Therefore, the following description should not be construed as limited to this.

（１）第１の実施形態
＜負荷駆動装置の回路構成＞
図１は、第１の実施形態による、複数のチャンネル（一例として、図１では２チャンネル構成。チャンネル数は任意）のドライバ部を有する負荷駆動装置１の回路構成例を示す図である。 (1) First Embodiment <Circuit configuration of load drive device>
FIG. 1 is a diagram showing a circuit configuration example of a load drive device 1 having a driver unit of a plurality of channels (for example, a two-channel configuration; the number of channels is arbitrary in FIG. 1) according to the first embodiment.

図１に示すように、負荷駆動装置１は、複数のドライバ部１０１～１０２と、ゲート制御可能な第１の静電気放電素子２０１～２０４および２２０と、第２の静電気放電素子３０１～３０４と、第３の静電気放電素子５０１～５０２と、ＡＮＤ論理４０１～４０３と、片側反転入力のＡＮＤ論理４０２～４０４と、ＯＲ論理４０５と、を備える。 As shown in FIG. 1, the load drive device 1 includes a plurality of driver units 101 to 102, gate-controllable first electrostatic discharge elements 201 to 204 and 220, and second electrostatic discharge elements 301 to 304. The third electrostatic discharge elements 501 to 502, AND logics 401 to 403, one-sided inverting inputs AND logics 402 to 404, and OR logic 405 are provided.

ドライバ部１０１は、負荷を駆動する１つ目のチャンネルであり、負荷と直列に接続されるＤ１とＳ１の２端子を有する。Ｄ１端子は、第１の静電気放電素子２０１を介して共通結線部ＶＳＳと接続され、また第２の静電気放電素子３０１を介して共通結線部Ｂ＋＋と接続される。他方、Ｓ１端子は、第１の静電気放電素子２０２を介して共通結線部Ｂ＋と接続され、また第２の静電気放電素子３０２を介して共通結線部Ｓ－と接続される。 The driver unit 101 is the first channel for driving the load, and has two terminals D1 and S1 connected in series with the load. The D1 terminal is connected to the common connection portion VSS via the first electrostatic discharge element 201, and is connected to the common connection portion B ++ via the second electrostatic discharge element 301. On the other hand, the S1 terminal is connected to the common connection portion B + via the first electrostatic discharge element 202, and is connected to the common connection portion S- via the second electrostatic discharge element 302.

ＩＮ１信号は、ドライバ部１０１をＯＮ・ＯＦＦ制御するための制御信号であり、外部（例えば、ユーザの指示やプログラムからの命令によって）から入力される。また、ＣＦ１はドライバ部１０１の出力形態を示す１ビットの設定値である。本構成例において、ＣＦ１は、ハイサイドスイッチとして用いる場合には「１」、ロウサイドスイッチとして用いる場合には「０」とされる。また、ＥＲ１は、後述するエラー信号であり、ドライバ部１０１から出力される。エラー信号は１ビットの信号であり、本構成例において、エラー発生時に「１」、エラーが発生していない場合に「０」とされる。 The IN1 signal is a control signal for controlling ON / OFF of the driver unit 101, and is input from the outside (for example, by an instruction from a user or an instruction from a program). Further, CF1 is a 1-bit set value indicating the output form of the driver unit 101. In this configuration example, CF1 is set to "1" when used as a high-side switch and "0" when used as a low-side switch. Further, ER1 is an error signal described later and is output from the driver unit 101. The error signal is a 1-bit signal, and in this configuration example, it is set to "1" when an error occurs and "0" when no error occurs.

ＡＮＤ論理４０１は、上述のＣＦ１とＥＲ１を入力とし、これらのＡＮＤ論理が真である場合に第１の静電気放電素子２０１が導通するように制御する。すなわち、ハイサイド形態において、エラーが発生した場合に第１の静電気放電素子２０１が導通される。 The AND logic 401 takes the above-mentioned CF1 and ER1 as inputs, and controls so that the first electrostatic discharge element 201 conducts when these AND logics are true. That is, in the high-side mode, the first electrostatic discharge element 201 is conducted when an error occurs.

一方、ＡＮＤ論理４０２は、ＣＦ１を論理反転した入力とし、もう一方の入力をＥＲ１とし、ＡＮＤ論理が真である場合に第１の静電気放電素子２０２が導通するように制御する。すなわち、ロウサイド形態において、エラーが発生した場合に第１の静電気放電素子２０２が導通される。 On the other hand, the AND logic 402 uses CF1 as a logically inverted input and the other input as ER1, and controls so that the first electrostatic discharge element 202 conducts when the AND logic is true. That is, in the low-side mode, the first electrostatic discharge element 202 is conducted when an error occurs.

ドライバ部１０２は、負荷を駆動する２つ目のチャンネルである。なお、構成要素のドライバ部１０２、第１の静電気放電素子２０３および２０４、第２の静電気放電素子３０３および３０４、ＡＮＤ論理４０３および４０４は、それぞれ前述したドライバ部１０１、第１の静電気放電素子２０１および２０２、第２の静電気放電素子３０１および３０２、ＡＮＤ論理４０１および４０２に対応するため、説明を省略する。 The driver unit 102 is a second channel for driving the load. The component driver unit 102, the first electrostatic discharge elements 203 and 204, the second electrostatic discharge elements 303 and 304, and the AND logic 403 and 404 are the above-mentioned driver unit 101 and the first electrostatic discharge element 201, respectively. And 202, the second electrostatic discharge elements 301 and 302, AND logic 401 and 402, the description thereof will be omitted.

ＶＢ端子は電源端子であり、第１の静電気放電素子２２０を介して共通結線部Ｂ＋に接続される。そして、第１の静電気放電素子２２０は、ＯＲ論理４０５により、ＡＮＤ論理４０２出力またはＡＮＤ論理４０４出力のいずれか一方が１の場合に、導通制御される。 The VB terminal is a power supply terminal and is connected to the common connection portion B + via the first electrostatic discharge element 220. Then, the first electrostatic discharge element 220 is conduction controlled by the OR logic 405 when either the AND logic 402 output or the AND logic 404 output is 1.

第３の静電気放電素子５０１および５０２は、過電圧から負荷駆動装置１を保護するために用いられる素子であり、それぞれＢ＋＋とＶＳＳ端子間、およびＳ－とＶＳＳ端子間に接続される。 The third electrostatic discharge elements 501 and 502 are elements used to protect the load drive device 1 from overvoltage, and are connected between B ++ and VSS terminals and between S- and VSS terminals, respectively.

なお、図１に示される第１の静電気放電素子２０１～２０４は、通常の負荷駆動装置において静電気を放電するために設けられている素子（静電気放電素子）の内部構成を変更して（図３参照）、エラー検出時に生成される制御信号ＣＮＴに応答して導通制御できるように構成された素子である。これにより、負荷が接続される端子（Ｓ１、Ｄ１、Ｓ２、Ｄ２）の電圧を所定範囲内に抑える（Ｓ端子が断線したときにはＳ端子電圧の上限をＶＢの値に抑え、Ｄ端子が断線したときにはＤ端子電圧の下限をＶＳＳ（ＧＮＤ）の値に抑える）ようにしている。これにより、駆動電流が流れている最中に端子に断線故障が発生しても負荷駆動装置１の破壊を回避することが可能となる。 The first electrostatic discharge elements 201 to 204 shown in FIG. 1 have different internal configurations of elements (electrostatic discharge elements) provided for discharging static electricity in a normal load drive device (FIG. 3). (See), an element configured to be able to control continuity in response to a control signal CNT generated when an error is detected. As a result, the voltage of the terminals (S1, D1, S2, D2) to which the load is connected is suppressed within a predetermined range (when the S terminal is disconnected, the upper limit of the S terminal voltage is suppressed to the VB value, and the D terminal is disconnected. Sometimes the lower limit of the D terminal voltage is suppressed to the value of VSS (GND)). This makes it possible to avoid the destruction of the load drive device 1 even if a disconnection failure occurs in the terminal while the drive current is flowing.

＜ドライバ部１０１および１０２の内部構成例＞
ここで、図２を用いて、ドライバ部１０１および１０２の内部構成例について説明する。図２は、ドライバ部１０１および１０２の内部回路構成例を示す図である。 <Example of internal configuration of driver units 101 and 102>
Here, an example of internal configurations of the driver units 101 and 102 will be described with reference to FIG. FIG. 2 is a diagram showing an example of internal circuit configurations of the driver units 101 and 102.

図２に示されるように、ドライバ部１０１および１０２は、負荷電流を駆動するためのＭＯＳスイッチ１５０と、ＩＮ信号（例えば、駆動開始を指示する信号）に応じてＭＯＳスイッチ１５０を駆動するプリドライバ回路１５１と、コンパレータ回路１５３～１５４と、セレクタ回路１５５と、を有する。 As shown in FIG. 2, the driver units 101 and 102 are a MOS switch 150 for driving a load current and a pre-driver that drives the MOS switch 150 in response to an IN signal (for example, a signal instructing the start of driving). It has a circuit 151, a comparator circuit 153 to 154, and a selector circuit 155.

本実施形態において、ドライバＭＯＳ（ＭＯＳスイッチ１５０）はＮ型ＭＯＳであり、負荷と接続するための出力端子として、ＭＯＳのドレーン側にＤ端子が設けられ、ソース側にＳ端子が設けられる。また、コンパレータ回路１５３および１５４は、端子電圧（端子ＤおよびＳの電圧）を監視する電圧比較器である。コンパレータ回路１５３は、Ｄ端子と任意の閾値ＶＴＨ１とを比較し、Ｄ端子電圧がＶＴＨ１より低い場合に検出信号を出力する。一方、コンパレータ１５４は、Ｓ端子と任意の閾値ＶＴＨ２とを比較し、Ｓ端子電圧がＶＴＨ２より高い場合に検出信号を出力する。そして、これらの検出結果は、セレクタ回路１５５によって、出力形態の設定値ＣＦに応じていずれか一方がエラー信号ＥＲとして選択される。 In the present embodiment, the driver MOS (MOS switch 150) is an N-type MOS, and as an output terminal for connecting to a load, a D terminal is provided on the drain side of the MOS and an S terminal is provided on the source side. Further, the comparator circuits 153 and 154 are voltage comparators for monitoring terminal voltages (voltages of terminals D and S). The comparator circuit 153 compares the D terminal with an arbitrary threshold value VTH1 and outputs a detection signal when the D terminal voltage is lower than VTH1. On the other hand, the comparator 154 compares the S terminal with an arbitrary threshold value VTH2, and outputs a detection signal when the S terminal voltage is higher than VTH2. Then, one of these detection results is selected as the error signal ER by the selector circuit 155 according to the set value CF of the output form.

＜第１の静電気放電素子の内部構成例＞
図３を用いて、第１の静電気放電素子２０１～２０４の内部構成例について説明する。図３は、ゲート制御可能な第１の静電気放電素子２０１～２０４の内部回路構成例を示す図である。 <Example of internal configuration of the first electrostatic discharge element>
An example of the internal configuration of the first electrostatic discharge elements 201 to 204 will be described with reference to FIG. FIG. 3 is a diagram showing an example of an internal circuit configuration of the first electrostatic discharge elements 201 to 204 capable of gate control.

図３に示されるように、第１の静電気放電素子２０１～２０４は、ＭＯＳトランジスタ２５０と、抵抗２５１と、スイッチ２５２と、電流源２５３と、を有する。ＭＯＳトランジスタ２５０は、ゲートとソース間を抵抗２５１で短絡されており、ドレーンとソース間が放電経路となっている。電流源２５３は、スイッチ２５２を介してＭＯＳトランジスタ２５０のゲートと接続されている。そして、エラー検出によって生成された制御信号ＣＮＴに応じてスイッチ２５２が導通した際、電流源２５３から電流が抵抗２５１に流し込まれる。ここで、スイッチ２５２が導通した際のＭＯＳトランジスタ２５０のゲートとソース間の電圧は、電流源２５３の出力電流と抵抗２５１の抵抗値で決まるが、この電圧値はＭＯＳトランジスタ２５０を十分にＯＮさせるだけの値に調整される。なお、ここでは、ＭＯＳトランジスタ２５０をＯＮさせるために電流源２５３を用いているが、ＭＯＳトランジスタ２５０をＯＮ可能であれば電流源２５３でなく別の手段であってもよい。 As shown in FIG. 3, the first electrostatic discharge elements 201 to 204 include a MOS transistor 250, a resistor 251 and a switch 252, and a current source 253. In the MOS transistor 250, the gate and the source are short-circuited by the resistance 251 and the drain and the source are the discharge paths. The current source 253 is connected to the gate of the MOS transistor 250 via the switch 252. Then, when the switch 252 conducts in response to the control signal CNT generated by the error detection, a current flows from the current source 253 into the resistor 251. Here, the voltage between the gate and the source of the MOS transistor 250 when the switch 252 is conducted is determined by the output current of the current source 253 and the resistance value of the resistor 251. This voltage value sufficiently turns on the MOS transistor 250. Is adjusted to the value of only. Here, the current source 253 is used to turn on the MOS transistor 250, but if the MOS transistor 250 can be turned on, another means may be used instead of the current source 253.

＜負荷駆動装置１の断線時の保護動作＞
ここでは、図４および図５を用いて負荷駆動装置１の断線時の保護動作について説明する。図４は、負荷駆動装置１を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置の構成例を示す図である。図５は、図４の構成において、電流駆動中にＳ１端子が断線した場合と、電流駆動中にＤ２端子が断線した場合のそれぞれについて、負荷駆動装置１の動作を説明するタイミングチャート（例）を示す図である。図５において、左図は、ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合の動作を示す図である。右図は、ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合の動作を示す図である。 <Protective operation when the load drive device 1 is disconnected>
Here, the protection operation when the load drive device 1 is disconnected will be described with reference to FIGS. 4 and 5. FIG. 4 is a diagram showing a configuration example of an electronic control device when the load drive device 1 is used and the first channel is used as a low-side form and the second channel is used as a high-side form. FIG. 5 is a timing chart (example) for explaining the operation of the load drive device 1 in each of the case where the S1 terminal is disconnected during the current drive and the case where the D2 terminal is disconnected during the current drive in the configuration of FIG. It is a figure which shows. In FIG. 5, the left figure is a diagram showing an operation when the S1 terminal is disconnected in the first channel, which is a low-side form. The figure on the right is a diagram showing an operation when the D2 terminal is disconnected in the second channel, which is a high-side form.

（i）本実施形態の負荷駆動装置１を備える電子制御装置３の構成例
図４に示されるように、電子制御装置３は、例えば、負荷駆動装置１と、制御部２と、を有し、負荷として誘導性負荷９０１および９０２が接続されている。制御部２は、外部からの入力ＩＮＰＵＴに応じて、ＩＮ１、ＣＦ１、ＩＮ２、およびＣＦ２を指定する。なお、ＩＮ１とＩＮ２の入力タイミングは同一でなくてもよい。従って、負荷に駆動電流を流すタイミングは個別に制御される。 (I) Configuration example of the electronic control device 3 including the load drive device 1 of the present embodiment As shown in FIG. 4, the electronic control device 3 includes, for example, a load drive device 1 and a control unit 2. , Inductive loads 901 and 902 are connected as loads. The control unit 2 designates IN1, CF1, IN2, and CF2 according to the input input from the outside. The input timings of IN1 and IN2 do not have to be the same. Therefore, the timing at which the drive current flows through the load is individually controlled.

（ii）ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合の動作
まずここでは、図５左図において、ＩＮ１信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、負荷駆動装置１のドライバ回路（ドライバ部１０１および１０２）が導通し、誘導性負荷９０１の電流が駆動された後、時刻ｔ１においてＳ１端子が断線された状況を想定する。断線後、誘導性負荷９０１に蓄えられていた電磁気的なエネルギーにより電流が流れ続けるが、Ｓ１端子からの電流経路が無いため、Ｓ１端子電圧は上昇する。そして、時刻ｔ２においてＳ１端子の電圧値が閾値ＶＴＨ２を超えたことにより、エラー信号ＥＲ１が出力され、同時にＡＮＤ論理４０２およびＯＲ論理４０５のから信号「１」がそれぞれ出力される。これにより、第１の静電気放電素子２０２および２２０が導通制御され（ＭＯＳトランジスタ２５０が導通制御される）、Ｓ１端子はＶＢ端子に接続される。このため、電流はＶＢ端子に対して流れ、時刻ｔ２以降、Ｓ１端子電圧がほぼＶＢ端子電圧に制限された状態となり、誘導性負荷９０１は電磁的エネルギーを開放する。その後、時刻ｔ３にて電流が流れなくなる（制御部２がエラー信号に応答して電源供給を停止し、誘導性負荷９０１からのエネルギー開放が終わると電流が流れなくなる）と動作を終了する。 (Ii) Operation when the S1 terminal is disconnected in the first channel, which is a low-side mode First, here, in the left figure of FIG. 5, when the IN1 signal is switched from Off to On (for example, it is switched by an instruction from the user). ), The driver circuit of the load drive device 1 (driver units 101 and 102) is conducted, the current of the inductive load 901 is driven, and then the S1 terminal is disconnected at time t1. After the disconnection, the current continues to flow due to the electromagnetic energy stored in the inductive load 901, but the S1 terminal voltage rises because there is no current path from the S1 terminal. Then, when the voltage value of the S1 terminal exceeds the threshold value VTH2 at time t2, the error signal ER1 is output, and at the same time, the signal "1" is output from the AND logic 402 and the OR logic 405, respectively. As a result, the first electrostatic discharge elements 202 and 220 are conduction-controlled (the MOS transistor 250 is conduction-controlled), and the S1 terminal is connected to the VB terminal. Therefore, the current flows to the VB terminal, and after the time t2, the S1 terminal voltage is substantially limited to the VB terminal voltage, and the inductive load 901 releases the electromagnetic energy. After that, when the current stops flowing at time t3 (the control unit 2 stops the power supply in response to the error signal and the energy release from the inductive load 901 ends, the current stops flowing), the operation ends.

（iii）ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合の動作
次に、図５右図において、ＩＮ２信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、負荷駆動装置１のドライバ回路（ドライバ部１０１および１０２）が導通し、誘導性負荷９０２の電流が駆動された後、時刻ｔ１０においてＤ２端子が断線された状況を想定している。断線後、誘導性負荷９０２に蓄えられていた電磁気的なエネルギーにより電流が流れ続けるが、Ｄ２端子からの電流経路が無いため、Ｄ２端子電圧は下降する。時刻ｔ１１において、Ｄ２端子の電圧値が閾値ＶＴＨ１を下回ったことにより、エラー信号ＥＲ２が出力され、同時にＡＮＤ論理４０３から信号「１」が出力される。これにより、第１の静電気放電素子２０３が導通制御され、Ｄ２端子はＧＮＤに接続されるＶＳＳ端子に接続される。このため、電流はＶＳＳ端子に対して流れ、時刻ｔ１０以降、Ｄ２端子電圧がほぼＧＮＤ電圧に制限された状態となり、誘導性負荷９０２は電磁的エネルギーを開放する。その後、時刻ｔ１２にて電流が流れなくなる（制御部２がエラー信号に応答して電源供給を停止し、誘導性負荷９０２からのエネルギー開放が終わると電流が流れなくなる）と動作を終了する。 (Iii) Operation when the D2 terminal is disconnected in the second channel, which is the high-side mode Next, in the right figure of FIG. 5, when the IN2 signal is switched from Off to On (for example, it is switched by an instruction from the user). ), It is assumed that the driver circuit (driver units 101 and 102) of the load drive device 1 is conducted, the current of the inductive load 902 is driven, and then the D2 terminal is disconnected at time t10. After the disconnection, the current continues to flow due to the electromagnetic energy stored in the inductive load 902, but the D2 terminal voltage drops because there is no current path from the D2 terminal. At time t11, when the voltage value of the D2 terminal falls below the threshold value VTH1, the error signal ER2 is output, and at the same time, the signal "1" is output from the AND logic 403. As a result, the first electrostatic discharge element 203 is conduction-controlled, and the D2 terminal is connected to the VSS terminal connected to GND. Therefore, the current flows to the VSS terminal, and after the time t10, the D2 terminal voltage is substantially limited to the GND voltage, and the inductive load 902 releases the electromagnetic energy. After that, when the current stops flowing at time t12 (the control unit 2 stops the power supply in response to the error signal and the energy release from the inductive load 902 is completed, the current stops flowing), the operation ends.

＜第１の実施形態のまとめ＞
以上に説明した第１の実施形態によれば、負荷接続端子に断線が発生した場合においても、負荷端子電圧はＶＢ端子電圧またはＶＳＳ端子電圧程度に制限できるため、過電圧による負荷駆動装置１の破壊を回避することができるようになる。また、このための電流経路として用いる静電気放電経路は、半導体装置（負荷駆動装置１）では通常備えられているものであり、これらは半導体装置に実装される素子として比較的大きく、接続される配線も太い。従って、断線時の電流経路としても耐え得ることから、これらの素子を用いることで、別途保護素子を追加することなく（負荷駆動装置１に設けられている静電気放電素子のＭＯＳを活用しているため）効果（破壊回避およびサイズ低減）を得ることができる。 <Summary of the first embodiment>
According to the first embodiment described above, even if the load connection terminal is disconnected, the load terminal voltage can be limited to the VB terminal voltage or the VSS terminal voltage, so that the load drive device 1 is destroyed by the overvoltage. Will be able to be avoided. Further, the electrostatic discharge path used as the current path for this is usually provided in the semiconductor device (load drive device 1), and these are relatively large elements mounted on the semiconductor device and are connected to each other. Is also thick. Therefore, since it can withstand a current path at the time of disconnection, by using these elements, the MOS of the electrostatic discharge element provided in the load drive device 1 is utilized without adding a separate protection element. Therefore, the effect (destruction avoidance and size reduction) can be obtained.

（２）第２の実施形態
第２の実施形態は、負荷駆動装置に備えられた既存の静電気放電素子および論理素子を用いて、第１の実施形態とは別の構成を採用する負荷駆動装置を提案する。 (2) Second Embodiment In the second embodiment, a load drive device adopting a configuration different from that of the first embodiment by using existing electrostatic discharge elements and logic elements provided in the load drive device. To propose.

＜負荷駆動装置４の構成例＞
図６は、第２の実施形態による負荷駆動装置４の回路構成例を示す図である。ここでは、３チャンネルのドライバ部を有する負荷駆動装置４が示されているが、チャンネル数は任意である。 <Configuration example of load drive device 4>
FIG. 6 is a diagram showing a circuit configuration example of the load drive device 4 according to the second embodiment. Here, the load drive device 4 having the driver unit of 3 channels is shown, but the number of channels is arbitrary.

図６に示されるように、負荷駆動装置４は、ドライバ部１０３と、ゲート制御可能な第１の静電気放電素子２０５～２１２および２２０と、ゲート制御可能な第４の静電気放電素子６０１と、論理回路４１０および４１２と、を備える。 As shown in FIG. 6, the load drive device 4 includes a driver unit 103, gate-controllable first electrostatic discharge elements 205 to 212 and 220, and gate-controllable fourth electrostatic discharge element 601. The circuits 410 and 412 are provided.

論理回路４１０は、ＣＦ１、ＥＲ１、ＣＦ２、ＥＲ２、ＣＦ３、ＲＥ３、ＣＬＨを入力とし、第１の静電気放電素子２０１、２０７、２０３、２０９、２０５、および２１１に対する制御信号を出力とし、後述する論理に従い動作する。また、論理回路４１２は、ＣＦ１、ＥＲ１、ＣＦ２、ＥＲ２、ＣＦ３、ＲＥ３、ＣＬＬを入力とし、第１の静電気放電素子２０２、２０８、２０４、２１０、２０６、２１２、および２２０、第４の静電気放電素子６０１に対する制御信号を出力とし、後述する論理に従い動作する。その他の構成は、図１に示した同一符号の構成と、同一の機能を有するので、それらの説明は省略する。 The logic circuit 410 inputs CF1, ER1, CF2, ER2, CF3, RE3, and CLH, outputs control signals to the first electrostatic discharge elements 201, 207, 203, 209, 205, and 211, and is a logic described later. It works according to. Further, the logic circuit 412 receives CF1, ER1, CF2, ER2, CF3, RE3, and CLL as inputs, and has the first electrostatic discharge elements 202, 208, 204, 210, 206, 212, and 220, and the fourth electrostatic discharge. The control signal for the element 601 is output, and the operation is performed according to the logic described later. Since the other configurations have the same functions as the configurations of the same reference numerals shown in FIG. 1, their description will be omitted.

＜第４の静電気放電素子の内部構成例＞
図７は、ゲート制御可能な第４の静電気放電素子の回路図の例である。図７において、第４の静電気放電素子は、ＭＯＳトランジスタ６５０と、静電容量６５１と、抵抗６５２と、スイッチ６５３と、電流源６５４を有する。 <Example of internal configuration of the fourth electrostatic discharge element>
FIG. 7 is an example of a circuit diagram of a fourth electrostatic discharge element capable of gate control. In FIG. 7, the fourth electrostatic discharge element has a MOS transistor 650, a capacitance 651, a resistor 652, a switch 653, and a current source 654.

ＭＯＳトランジスタ６５０は、ゲートとソース間が抵抗６５２で短絡され、ゲートとドレーン間が静電容量６５１で結合され、ドレーンとソース間が放電経路となっている。電流源６５４は、スイッチ６５３を介してＭＯＳトランジスタ６５０のゲートと接続されている。そして、エラー検出によって生成された制御信号ＣＮＴに応じてスイッチ６５３が導通すると、電流源６５４から電流が抵抗６５２に流し込まれる。ここで、スイッチ６５３が導通した際のＭＯＳトランジスタ６５０のゲートとソース間の電圧は、６５４の出力電流と６５２の抵抗値で決まるが、この電圧値はＭＯＳトランジスタ６５０を十分にＯＮさせるだけの値に調整される。 In the MOS transistor 650, the gate and the source are short-circuited by the resistance 652, the gate and the drain are coupled by the capacitance 651, and the drain and the source are the discharge paths. The current source 654 is connected to the gate of the MOS transistor 650 via a switch 653. Then, when the switch 653 conducts in response to the control signal CNT generated by the error detection, a current flows from the current source 654 into the resistor 652. Here, the voltage between the gate and the source of the MOS transistor 650 when the switch 653 is conducted is determined by the output current of 654 and the resistance value of 652, and this voltage value is a value sufficient to turn on the MOS transistor 650 sufficiently. Is adjusted to.

＜論理回路４１０および４１２の回路構成例＞
（i）論理回路４１０について
図８は、論理回路４１０の回路構成例を示す図である。図８に示されるように、ＥＲ１ｂ、ＥＲ２ｂ、およびＥＲ３ｂは、それぞれラッチされたＥＲ１、ＥＲ２、およびＥＲ３であり、ＣＬＨ信号によりクリアされる。“Ｓａｆｅ＞１？“は、ハイサイド形態のチャンネルのうち、エラーがラッチされていないチャンネルが１つ以上あれば真となり、そうでなければ偽となる。”Ｅｒｒｏｒ＞１？“は、ハイサイド形態のチャンネルのうち、エラーがラッチされたチャンネルが１つ以上あれば真となり、そうでなければ偽となる。ＥｒｒｏｒＡｌｌは、ハイサイド形態のチャンネルの全てがエラーラッチされた場合に真となり、そうでなければ偽となる。ＥｒｒｏｒＮｏｔＡｌｌは、ハイサイド形態のチャンネルの内、エラーがラッチされたチャンネルと、エラーがラッチされていないチャンネルが混在する場合に真となり、そうでなければ偽となる。Ｅｒｒｏｒ１Ｈ、Ｅｒｒｏｒ２Ｈ、Ｅｒｒｏｒ３Ｈは、各チャンネルにおいてハイサイド形態かつエラーがラッチされた場合に真となり、そうでなければ偽となる。 <Circuit configuration example of logic circuits 410 and 412>
(I) Logic Circuit 410 FIG. 8 is a diagram showing a circuit configuration example of the logic circuit 410. As shown in FIG. 8, ER1b, ER2b, and ER3b are latched ER1, ER2, and ER3, respectively, and are cleared by the CLH signal. "Safe>1?" Is true if there is at least one channel in the high-side form that is not latched with an error, and false otherwise. "Error>1?" Is true if there is one or more channels in which the error is latched among the channels of the high side form, and false otherwise. ErrorAll is true if all of the high-sided channels are error-latched, otherwise false. ErrorNotAll is true if some of the high-sided channels are error-latched and error-latched, otherwise false. Error1H, Error2H, and Error3H are true if the high-side morphology and error is latched in each channel, and false otherwise.

これにより、論理回路４１０の動作は次のようになる。［１］ハイサイド形態のチャンネルにおいてエラーの発生が無い場合には、第１の静電気放電素子２０１、２０７、２０３、２０９、２０５、および２１１は導通されない。［２］ハイサイド形態でエラーが発生したチャンネルが１つ以上あり、かつ、他のハイサイド形態のチャンネルではエラーが発生していない場合には、第１の静電気放電素子２０７、２０９、および２１１のうち、ハイサイド形態のチャンネルに接続されたものは全て導通される。［３］ハイサイド形態の全チャンネルでエラーが発生している場合は、第１の静電気放電素子２０１、２０３、および２０５のうち、ハイサイド形態のチャンネルに接続されたものは全て導通される。［４］ＣＬＨが入力されると、導通状態は解除される（制御部５がＣＬＨ入力に応答して解除を決定する）。 As a result, the operation of the logic circuit 410 becomes as follows. [1] If no error occurs in the high-side channel, the first electrostatic discharge elements 201, 207, 203, 209, 205, and 211 are not conducted. [2] When there is one or more channels in which an error has occurred in the high-side configuration and no error has occurred in the other channels in the high-side configuration, the first electrostatic discharge elements 207, 209, and 211 have occurred. Of these, all connected to the high-side form channel are conducted. [3] When an error occurs in all the channels of the high side form, all of the first electrostatic discharge elements 201, 203, and 205 connected to the channels of the high side form are conducted. [4] When CLH is input, the conduction state is released (the control unit 5 determines the release in response to the CLH input).

（ii）論理回路４１２について
図９は、論理回路４１２の回路構成例を示す図である。図９に示されるように、ＥＲ１ｂ、ＥＲ２ｂ、およびＥＲ３ｂは、それぞれラッチされたＥＲ１、ＥＲ２、およびＥＲ３であり、ＣＬＬ信号によりクリアされる。”Ｅｒｒｏｒ＞１？“は、ロウサイド形態のチャンネルのうち、エラーがラッチされたチャンネルが１つ以上あれば真となり、そうでなければ偽となる。Ｅｒｒｏｒ１Ｌ、Ｅｒｒｏｒ２Ｌ、Ｅｒｒｏｒ３Ｌは、各チャンネルにおいてロウサイド形態かつエラーがラッチされた場合に真となり、そうでなければ偽となる。 (Ii) About the logic circuit 412 FIG. 9 is a diagram showing a circuit configuration example of the logic circuit 412. As shown in FIG. 9, ER1b, ER2b, and ER3b are latched ER1, ER2, and ER3, respectively, and are cleared by the CLL signal. "Error>1?" Is true if there is at least one channel in which the error is latched among the channels of the low-side form, and false otherwise. Error1L, Error2L, and Error3L are true if the lowside form and error is latched in each channel, and false otherwise.

これにより、論理回路４１２の動作は次のようになる。［１］ロウサイド形態のチャンネルにおいてエラーの発生が無い場合には、第１の静電気放電素子２０２、２０８、２０４、２１０、２０６、２１２、および２２０、第４の静電気放電素子６０１は導通されない。［２］ロウサイド形態でエラーが発生したチャンネルが１つ以上ある場合には、第１の静電気放電素子２０８、２１０、および２１２のうち、ロウサイド形態のチャンネルに接続されたものは全て導通される。また、第４の静電気放電素子６０１も導通される。［３］ＣＬＬが入力されると、導通状態は解除される（制御部５がＣＬＬ入力に応答して解除を決定する）。 As a result, the operation of the logic circuit 412 becomes as follows. [1] If no error occurs in the low-side channel, the first electrostatic discharge elements 202, 208, 204, 210, 206, 212, and 220, and the fourth electrostatic discharge element 601 are not conducted. [2] When there is one or more channels in which an error has occurred in the low-side form, all of the first electrostatic discharge elements 208, 210, and 212 connected to the channels in the low-side form are conducted. Further, the fourth electrostatic discharge element 601 is also conducted. [3] When the CLL is input, the conduction state is released (the control unit 5 determines the release in response to the CLL input).

（iii）論理回路４１０と論理回路４１２の構成の相違について
第２の実施形態による負荷駆動装置４（図６参照）において、ロウサイド形態で用いる論理回路４１２は、Ｓ－共通結線が第４の静電気放電素子６０１を介してＧＮＤにつながっている。従って、第４の静電気放電素子６０１を導通させれば通常と同じような動作をさせることができる（図９参照）。一方、ハイサイド形態で用いる論理回路４１０には直接電源につながっているラインはなく、第４の静電気放電素子６０１のような素子も設けられていない。このため、論理回路４１０では、他のチャンネルを用いて（第４の静電気放電素子６０１のような素子を用いずに）導通制御を行う構成を採っている。なお、負荷駆動装置４において、ロウサイド側に第４の静電気放電素子６０１を設けない場合には、論理回路４１２も図８のような構成を採ることができ、逆に、ハイサイド側に第４の静電気放電素子６０１を設ければ論理回路４１０も図９のような構成を採ることができる。 (Iii) Differences in Configuration between Logic Circuit 410 and Logic Circuit 412 In the load drive device 4 (see FIG. 6) according to the second embodiment, in the logic circuit 412 used in the low-side mode, the S-common connection is the fourth static electricity. It is connected to the GND via the discharge element 601. Therefore, if the fourth electrostatic discharge element 601 is made conductive, the same operation as usual can be performed (see FIG. 9). On the other hand, the logic circuit 410 used in the high-side mode does not have a line directly connected to the power supply, and is not provided with an element such as the fourth electrostatic discharge element 601. Therefore, the logic circuit 410 adopts a configuration in which conduction control is performed using other channels (without using an element such as the fourth electrostatic discharge element 601). In the load drive device 4, when the fourth electrostatic discharge element 601 is not provided on the low side side, the logic circuit 412 can also adopt the configuration as shown in FIG. 8, and conversely, the fourth on the high side side. If the electrostatic discharge element 601 is provided, the logic circuit 410 can also have the configuration as shown in FIG.

＜電子制御装置６の構成例＞
図１０は、負荷駆動装置４を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目、および３つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置６の構成例を示す図である。図１０に示されるように、電子制御装置６は、負荷駆動装置４と、制御部５と、を備え、負荷として誘導性負荷９０１、９０２、および９０３がそれぞれのチャンネルに接続される。 <Configuration example of electronic control device 6>
FIG. 10 shows a configuration example of the electronic control device 6 in the case where the load drive device 4 is used and the first channel is used as the low side form and the second and third channels are used as the high side form. It is a figure. As shown in FIG. 10, the electronic control device 6 includes a load drive device 4 and a control unit 5, and inductive loads 901, 902, and 903 are connected to the respective channels as loads.

制御部５は、外部からの入力ＩＮＰＵＴに応じて、ＩＮ１、ＣＦ１、ＩＮ２、およびＣＦ２を指定し、また、ＥＲ１、ＥＲ２、およびＥＲ３をモニタし、ＣＬＨ、およびＣＬＬを出力する。 The control unit 5 designates IN1, CF1, IN2, and CF2 according to the input input from the outside, monitors ER1, ER2, and ER3, and outputs CLH and CLL.

＜負荷駆動装置１の断線時の保護動作＞
図１１は、図１０の構成において、電流駆動中にＳ１端子が断線した場合と、電流駆動中にＤ２端子が断線した場合のそれぞれについて、負荷駆動装置４の動作を説明するタイミングチャート（例）である。 <Protective operation when the load drive device 1 is disconnected>
FIG. 11 is a timing chart (example) for explaining the operation of the load drive device 4 in each of the case where the S1 terminal is disconnected during the current drive and the case where the D2 terminal is disconnected during the current drive in the configuration of FIG. Is.

（i）ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合
まず、図１１左図を用いて、ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合の保護動作について説明する。ここでは、ＩＮ１信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、ドライバ回路（ドライバ部１０１）が導通し、誘導性負荷９０１の電流が駆動された後、時刻ｔ２０においてＳ１端子が断線された状況を想定している。 (I) When the S1 terminal is disconnected in the first channel of the low-side form First, the protection operation when the S1 terminal is disconnected in the first channel of the low-side form will be described with reference to the left figure of FIG. do. Here, when the IN1 signal is switched from Off to On (for example, it is switched by an instruction from the user), the driver circuit (driver unit 101) is conducted, the current of the inductive load 901 is driven, and then at time t20. It is assumed that the S1 terminal is disconnected.

Ｓ１端子が断線すると、誘導性負荷９０１に蓄えられていた電磁気的なエネルギーの作用により電流が流れ続けるが、Ｓ１端子からの電流経路が無いため、Ｓ１端子電圧は上昇する。時刻ｔ２１において、Ｓ１端子の電圧値が閾値ＶＴＨ２を超えたことにより、エラー信号ＥＲ１が出力され、ＥＲ１ｂとしてラッチされる（ＣＬＬが入力されるまでラッチされる）。このとき、図９の論理回路４１２の論理に従って第１の静電気放電素子２０８と第４の静電気放電素子６０１のみが導通制御され、Ｓ１端子はＶＳＳ端子に接続される。そして、電流はＧＮＤに接続されたＶＳＳ端子に対して流れることになり、時刻ｔ２１以降も動作が継続可能となっている。 When the S1 terminal is disconnected, the current continues to flow due to the action of the electromagnetic energy stored in the inductive load 901, but the S1 terminal voltage rises because there is no current path from the S1 terminal. At time t21, when the voltage value of the S1 terminal exceeds the threshold value VTH2, the error signal ER1 is output and latched as ER1b (latched until CLL is input). At this time, only the first electrostatic discharge element 208 and the fourth electrostatic discharge element 601 are conduction-controlled according to the logic of the logic circuit 412 of FIG. 9, and the S1 terminal is connected to the VSS terminal. Then, the current flows to the VSS terminal connected to the GND, and the operation can be continued even after the time t21.

また、制御部５は、ＥＲ１信号をモニタすることにより断線状態を知ることができ、予め定められた手順（処理フロー）に従って、断線されたチャンネルを停止することができる。時刻ｔ２３以降は停止の動作が示されている。時刻ｔ２３においてＩＮ１信号がＯＮからＯｆｆになると（例えば、ユーザが停止指示を入力）、ｔ２３からｔ２４にかけて正常なドライバ動作と同様に、誘導性負荷９０１が電磁気的なエネルギーを開放する。その後にＣＬＬを入力する（例えば、予め組み込まれたプログラムで入力タイミングが定められている）ことにより、第１の静電気放電素子２０８と第４の静電気放電素子６０１の導通制御が終了する。 Further, the control unit 5 can know the disconnection state by monitoring the ER1 signal, and can stop the disconnected channel according to a predetermined procedure (processing flow). After the time t23, the stop operation is shown. When the IN1 signal changes from ON to Off at time t23 (for example, the user inputs a stop instruction), the inductive load 901 releases electromagnetic energy from t23 to t24 in the same manner as in normal driver operation. After that, by inputting the CLL (for example, the input timing is determined by a program incorporated in advance), the continuity control of the first electrostatic discharge element 208 and the fourth electrostatic discharge element 601 is completed.

（ii）ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合
次に、図１１右図を用いて、ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合の保護動作について説明する。ここでは、ＩＮ２信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、ドライバ回路（ドライバ部１０２）が導通し、誘導性負荷９０２の電流が駆動された後、時刻ｔ３０においてＤ２端子が断線された状況を想定している。 (Ii) When the D2 terminal is disconnected in the second channel in the high-side mode Next, using the figure on the right in FIG. 11, protection when the D2 terminal is disconnected in the second channel in the high-side configuration. The operation will be described. Here, when the IN2 signal is switched from Off to On (for example, it is switched by an instruction from the user), the driver circuit (driver unit 102) is conducted, the current of the inductive load 902 is driven, and then at time t30. It is assumed that the D2 terminal is disconnected.

Ｄ２端子が断線すると、誘導性負荷９０２に蓄えられていた電磁気的なエネルギーの作用により電流が流れ続けるが、Ｄ２端子からの電流経路が無いため、Ｄ２端子電圧は下降する。時刻ｔ３１において、Ｄ２端子の電圧値が閾値ＶＴＨ１を下回ったことにより、エラー信号ＥＲ２が出力され、ＥＲ２ｂとしてラッチされる（ＣＬＨが入力されるまでラッチされる）。ここで、同じくハイサイド形態である３つ目のチャンネルは断線しておらず（ここではそのように想定）、したがってエラー信号ＥＲ３は発生せず、ＥＲ３ｂはラッチされない。このとき、図８の論理回路４１０の論理に従って第１の静電気放電素子２０９および２１１のみが導通制御され、Ｄ２端子はＤ３端子に接続される。そして、電流はＶＢ電源ラインに接続されたＤ３端子に対して流れることになり、時刻ｔ３１以降も動作が継続可能となっている。 When the D2 terminal is disconnected, the current continues to flow due to the action of the electromagnetic energy stored in the inductive load 902, but the D2 terminal voltage drops because there is no current path from the D2 terminal. At time t31, when the voltage value of the D2 terminal falls below the threshold value VTH1, the error signal ER2 is output and latched as ER2b (latched until CLH is input). Here, the third channel, which is also in the high-side form, is not disconnected (assumed to be so here), so that the error signal ER3 does not occur and the ER3b is not latched. At this time, only the first electrostatic discharge elements 209 and 211 are conduction controlled according to the logic of the logic circuit 410 of FIG. 8, and the D2 terminal is connected to the D3 terminal. Then, the current flows to the D3 terminal connected to the VB power supply line, and the operation can be continued even after the time t31.

また、制御部５は、ＥＲ２信号をモニタすることにより断線状態を知ることができ、予め定められた手順（処理フロー）に従って、断線されたチャンネルを停止することができる。時刻ｔ３３以降は停止の動作が示されている。時刻ｔ３３にてＩＮ２信号がＯＮからＯｆｆになると（例えば、ユーザが停止指示を入力）、ｔ３３からｔ３４にかけて正常なドライバ動作と同様に、誘導性負荷９０２が電磁気的なエネルギーを開放する。その後にＣＬＨを入力する（例えば、予め組み込まれたプログラムで入力タイミングが定められている）ことにより、第１の静電気放電素子２０９および２１１の導通制御が終了する。
以上の動作により、断線発生時においても電子制御装置６は動作を継続することができる。 Further, the control unit 5 can know the disconnection state by monitoring the ER2 signal, and can stop the disconnected channel according to a predetermined procedure (processing flow). After the time t33, the stop operation is shown. When the IN2 signal changes from ON to Off at time t33 (for example, the user inputs a stop instruction), the inductive load 902 releases electromagnetic energy from t33 to t34 in the same manner as in normal driver operation. After that, by inputting CLH (for example, the input timing is determined by a program incorporated in advance), the continuity control of the first electrostatic discharge elements 209 and 211 is completed.
By the above operation, the electronic control device 6 can continue the operation even when the disconnection occurs.

＜第２の実施形態のまとめ＞
以上に説明した第２の実施形態によれば、第１の実施形態と同様に、負荷接続端子に断線が発生した場合においても、負荷端子電圧はＶＢ端子電圧またはＶＳＳ端子電圧程度に制限できるため、過電圧による負荷駆動装置４の破壊を回避することができるようになる。また、このための電流経路として用いる静電気放電経路は、半導体装置（負荷駆動装置４）では通常備えられているものであり、これらは半導体装置に実装される素子として比較的大きく、接続される配線も太い。従って、断線時の電流経路としても耐え得ることから、これらの素子を用いることで、別途保護素子を追加することなく（負荷駆動装置４に設けられている静電気放電素子のＭＯＳを活用しているため）効果（破壊回避およびサイズ低減）を得ることができる。また、第２の実施形態では、断線が検出されたチャンネル（ドライバ部）以外のチャンネルの中から断線に係る出力形態と同じ出力形態のチャンネルの出力端子に対して電流経路を構成するので、負荷駆動装置の動作の継続性を担保することができるようになる。 <Summary of the second embodiment>
According to the second embodiment described above, the load terminal voltage can be limited to the VB terminal voltage or the VSS terminal voltage even when the load connection terminal is disconnected, as in the first embodiment. , It becomes possible to avoid the destruction of the load drive device 4 due to the overvoltage. Further, the electrostatic discharge path used as the current path for this is usually provided in the semiconductor device (load drive device 4), and these are relatively large elements mounted on the semiconductor device and are connected to each other. Is also thick. Therefore, since it can withstand a current path at the time of disconnection, by using these elements, the MOS of the electrostatic discharge element provided in the load drive device 4 is utilized without adding a separate protection element. Therefore, the effect (destruction avoidance and size reduction) can be obtained. Further, in the second embodiment, since the current path is configured for the output terminal of the channel having the same output form as the output form related to the disconnection from the channels other than the channel (driver unit) in which the disconnection is detected, the load is loaded. It becomes possible to ensure the continuity of the operation of the drive device.

（３）その他
本開示の技術は、上述の実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述の実施形態は、本開示の技術を分かりやすく説明するための詳細説明であり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、一の実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、一の実施形態の構成に他の実施形態の構成を加えることも可能である。さらに、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、タイミングチャートに記載の信号極性は、一例であり、これに限定するものではない。また、上記の各構成、機能、処理部、処理手段等は、それらの一部または全部を、例えば一つの集積回路で設計する等によりハードウエアで実現してもよいし、複数の集積回路で実現しても良い。 (3) Others The technique of the present disclosure is not limited to the above-described embodiment, and includes various modifications. For example, the above-described embodiment is a detailed description for explaining the technique of the present disclosure in an easy-to-understand manner, and is not necessarily limited to the one including all the configurations described. Further, it is possible to replace a part of the configuration of one embodiment with the configuration of another embodiment, and it is also possible to add the configuration of another embodiment to the configuration of one embodiment. Further, it is possible to add / delete / replace a part of the configuration of each embodiment with another configuration. Further, the signal polarity described in the timing chart is an example, and the present invention is not limited thereto. Further, each of the above configurations, functions, processing units, processing means and the like may be realized by hardware by designing a part or all of them by, for example, one integrated circuit, or by a plurality of integrated circuits. It may be realized.

１、４負荷駆動装置
２、５制御部
３、６電子制御装置
１０１～１０３ドライバ部
１５０ＭＯＳスイッチ
１５１プリドライバ回路
１５３～１５４コンパレータ回路
１５５セレクタ回路
２０１～２１２第１の静電気放電素子
２５１、６５２抵抗
２５２、６５３スイッチ
２５３、６５４電流源
３０１～３０４第２の静電気放電素子
５０１～５０２第３の静電気放電素子
６０１第４の静電気放電素子
９０１～９０３誘導性負荷 1, 4 Load drive device 2, 5 Control unit 3, 6 Electronic control device 101 to 103 Driver unit 150 MOS switch 151 Pre-driver circuit 153 to 154 Comparator circuit 155 Selector circuit 201 to 212 First electrostatic discharge element 251, 652 Resistance 252, 653 Switch 253, 654 Current source 301-304 Second electrostatic discharge element 501-502 Third electrostatic discharge element 601 Fourth electrostatic discharge element 901-903 Inductive load

Claims

It is a load drive device that drives an inductive load by selecting either a high-side form or a low-side form depending on the control signal.
A pair of output terminals that drive a current to the inductive load,
A plurality of switches connecting the output terminal to the power supply terminal or the common connection portion,
A detector that detects disconnection of the output terminal and
It is provided with a setting signal of the output form and a selection circuit for selecting a switch for conduction control from the plurality of switches according to the result of the detector.
A load drive device in which a current path is configured by selecting a switch to which the selection circuit conducts when the detector detects a disconnection of the output terminal.

In claim 1,
At least one of the plurality of switches includes a plurality of MOSs used for the electrostatic discharge path and a circuit for controlling the gate level.
A load drive device in which the selection circuit selects a MOS for conduction control from the plurality of MOSs.

In claim 1,
When the detector detects a disconnection of the output terminal, the selection circuit is a load drive device that constitutes a current path with respect to the power supply terminal or the ground terminal.

In claim 1,
Each has multiple channels to drive the load connected to the output terminal.
When the detector detects a disconnection in at least a part of the plurality of channels, the selection circuit selects a channel for which the same output form is selected from the remaining normal channels, and the output terminal of the selected channel. A load drive device in which the current path is configured with respect to the current path.

In claim 4,
It is equipped with a control unit that monitors the occurrence of the disconnection.
When the control unit detects the disconnection, the electronic control determines whether to continue the operation using the current path selected by the selection circuit or to stop the operation to cancel the selected current path. Device.