JP2022098063A - Manufacturing method of printed wiring board - Google Patents
Manufacturing method of printed wiring board Download PDFInfo
- Publication number
- JP2022098063A JP2022098063A JP2020211387A JP2020211387A JP2022098063A JP 2022098063 A JP2022098063 A JP 2022098063A JP 2020211387 A JP2020211387 A JP 2020211387A JP 2020211387 A JP2020211387 A JP 2020211387A JP 2022098063 A JP2022098063 A JP 2022098063A
- Authority
- JP
- Japan
- Prior art keywords
- plating film
- hole conductor
- hole
- forming
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004020 conductor Substances 0.000 claims abstract description 130
- 238000007747 plating Methods 0.000 claims abstract description 117
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 63
- 239000011889 copper foil Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000005498 polishing Methods 0.000 claims abstract description 12
- 229910052802 copper Inorganic materials 0.000 claims abstract description 9
- 239000010949 copper Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000654 additive Substances 0.000 claims description 6
- 230000035515 penetration Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011888 foil Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、多孔スルーホールを有するプリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a printed wiring board having a perforated through hole.
従来、多孔スルーホールを有するプリント配線板において、スルーホール配置の高密度化が求められている(例えば、特許文献1参照)。 Conventionally, in a printed wiring board having a perforated through hole, it has been required to increase the density of the through hole arrangement (see, for example, Patent Document 1).
図4(a)~(d)は、それぞれ、従来の多孔スルーホールを有するプリント配線板の製造方法を示す図である。まず、絶縁基板51とその両表面に形成された銅箔52とからなる両面銅貼積層板53にドリルで貫通孔54を形成し、露出する絶縁基板51上に筒状のスルーホール導体55と、銅箔52上にめっき膜59とを形成する(図4(a))。次に、スルーホール導体55内に充填樹脂56を充填し、充填樹脂56をスルーホール導体55とめっき膜59と面一になるように研磨する(図4(b))。次に、充填樹脂56とスルーホール導体55とめっき膜59とが面一となる両表面に、めっき膜57を形成する(図4(c))。さらに、めっき膜57に対し、例えばサブトラクティブ工法を適用して、導体回路58を形成している(図4(d))。
4 (a) to 4 (d) are diagrams showing a method of manufacturing a conventional printed wiring board having a perforated through hole, respectively. First, a
上述した製造方法で製造したプリント配線板においては、スルーホール配置密度に偏りがあると、スルーホール密度が高い箇所ではスルーホール導体55およびめっき膜59のめっき厚が減少し、スルーホール密度が低い箇所ではスルーホール導体55およびめっき膜59のめっき厚が厚くなる。そのため、貫通孔54内壁のスルーホール導体55および絶縁基板51表面のめっき膜59のめっき厚にバラつきが生じる問題がある。その場合、めっき厚のバラつきにより、サブトラクティブ法での配線形成の工程能力が低下したり、配線形成そのものの障壁となったりしている。
In the printed wiring board manufactured by the above-mentioned manufacturing method, if the through-hole arrangement density is uneven, the plating thickness of the through-
本発明のプリント配線板の製造方法は、第1面と、前記第1面と反対側の第2面を有する絶縁基板と、前記絶縁基板の前記第1面上に積層されている第1銅箔と、前記第2面上に積層されている第2銅箔で形成されている両面銅貼積層板を準備することと、前記両面銅貼積層板に第1のピッチで複数の第1貫通孔を形成することと、前記複数の第1貫通孔の内部に第1スルーホール導体を形成することと、前記第1銅箔上に第1めっき膜を形成することと、前記第2銅箔上に第2めっき膜を形成することと、前記第1面から露出する前記第1めっき膜と前記第1スルーホール導体の一部を除去することで、前記第1面側に前記第1銅箔と前記第1スルーホール導体で形成される第1平面を形成することと、前記第2面から露出する前記第2めっき膜と前記第1スルーホール導体の一部を除去することで、前記第2面側に前記第2銅箔と前記第1スルーホール導体で形成される第2平面を形成することと、前記両面銅貼積層板の前記複数の第1貫通孔が形成されていない箇所に、隣接する前記第1貫通孔に対して第2のピッチで、複数の第2貫通孔を形成することと、前記複数の第2貫通孔の内部に第2スルーホール導体を形成することと、前記第1平面から露出する前記第1銅箔上と前記第1スルーホール導体上に第3めっき膜を形成することと、前記第2平面から露出する前記第2銅箔上と前記第1スルーホール導体上に第4めっき膜を形成することと、前記第3めっき膜と前記第2スルーホール導体の一部を除去することで、前記第1面側に前記第1銅箔と前記第1スルーホール導体と前記第2スルーホール導体で形成される第3平面を形成することと、前記第4めっき膜と前記第2スルーホール導体の一部を除去することで、前記第2面側に前記第2銅箔と前記第1スルーホール導体と前記第2スルーホール導体で形成される第4平面を形成することと、前記第3平面から露出する前記第1銅箔上と前記第1スルーホール導体上と前記第2スルーホール導体上に第5めっき膜を形成することと、前記第4平面から露出する前記第2銅箔上と前記第1スルーホール導体上と前記第2スルーホール導体上に第6めっき膜を形成することと、前記第5めっき膜から第1導体回路を形成することと、前記第6めっき膜から第2導体回路を形成することと、を少なくとも含む In the method for manufacturing a printed wiring board of the present invention, an insulating substrate having a first surface, a second surface opposite to the first surface, and a first copper laminated on the first surface of the insulating substrate. A double-sided copper-clad laminate formed of a foil and a second copper foil laminated on the second surface is prepared, and a plurality of first penetrations are made in the double-sided copper-clad laminate at a first pitch. Forming a hole, forming a first through-hole conductor inside the plurality of first through holes, forming a first plating film on the first copper foil, and forming the second copper foil. By forming the second plating film on the first surface and removing a part of the first plating film and the first through-hole conductor exposed from the first surface, the first copper is on the first surface side. By forming a first plane formed by the foil and the first through-hole conductor, and removing a part of the second plating film and the first through-hole conductor exposed from the second surface, the said A place where a second plane formed by the second copper foil and the first through-hole conductor is formed on the second surface side and the plurality of first through holes of the double-sided copper-clad laminate are not formed. In addition, a plurality of second through holes are formed at a second pitch with respect to the adjacent first through holes, and a second through hole conductor is formed inside the plurality of second through holes. A third plating film is formed on the first copper foil exposed from the first plane and on the first through-hole conductor, and on the second copper foil exposed from the second plane and the first. By forming the fourth plating film on the through-hole conductor and removing a part of the third plating film and the second through-hole conductor, the first copper foil and the first copper foil are on the first surface side. By forming a third plane formed by the 1 through-hole conductor and the 2nd through-hole conductor, and by removing a part of the 4th plating film and the 2nd through-hole conductor, the 2nd surface side To form a fourth plane formed by the second copper foil, the first through-hole conductor, and the second through-hole conductor, and on the first copper foil exposed from the third plane and the first. Forming a fifth plating film on the through-hole conductor and on the second through-hole conductor, and on the second copper foil exposed from the fourth plane, on the first through-hole conductor, and on the second through-hole conductor. At least including forming a sixth plating film on a conductor, forming a first conductor circuit from the fifth plating film, and forming a second conductor circuit from the sixth plating film.
図1A~図1Fは、それぞれ、本発明のプリント配線板の製造方法の一実施形態における各工程を説明するための図である。なお、図1A~図1Fに示す例において、各部材の寸法については、本発明の特徴をより良く理解できるようにするために、実際の寸法とは異なる寸法で記載している。以下、図1A~図1Fを参照して、本発明のプリント配線板の製造方法の一実施形態を説明する。 1A to 1F are diagrams for explaining each step in one embodiment of the method for manufacturing a printed wiring board of the present invention, respectively. In the examples shown in FIGS. 1A to 1F, the dimensions of each member are described with dimensions different from the actual dimensions so that the features of the present invention can be better understood. Hereinafter, an embodiment of the method for manufacturing a printed wiring board of the present invention will be described with reference to FIGS. 1A to 1F.
まず、図1Aに示すように、第1面1-1と、第1面1-1と反対側の第2面1-2を有する絶縁基板1と、絶縁基板1の第1面1-1上に積層されている第1銅箔2-1と、第2面1-2上に積層されている第2銅箔2-2で形成されている両面銅貼積層板3を準備し、両面銅貼積層板3に第1のピッチで複数の第1貫通孔4-1を形成する。その後、第1銅箔2-1上に第1めっき膜5-1と、第2銅箔2-2上に第2めっき膜5-2と、複数の第1貫通孔4-1から露出する絶縁基板1上に筒状の第1スルーホール導体5-3とを形成する。なお、第1貫通孔4-1の第1のピッチP1は、好ましくは600μm以上であれば、同じ距離のピッチでもよいし、ピッチ毎に異なる距離のピッチでもよい。図1Aに示す例では、示された3つの第1貫通孔4-1において、左側2つの第1貫通孔4-1の第1のピッチP1と、右側2つの第1貫通孔4-1の第1のピッチP1とは、距離が異なっている。
First, as shown in FIG. 1A, an
ここで、両面銅貼積層板3としては、市販の両面銅貼積層板(CCL)を用いることができる。第1貫通孔4-1の形成は、両面銅貼積層板3に、従来から知られている方法、例えば、ドリル加工やレーザ(CO2、UV-YAG、エキシマなど)加工を施すことで行うことができる。また、第1貫通孔4-1の形成後、第1スルーホール導体5-3の形成前に、絶縁基板1の第1銅箔2-1および第2銅箔2-2表面および第1貫通孔4の内壁の貫通孔形成で発生した残渣を、例えば、過マンガン酸+水酸化ナトリウムを用いるデスミア処理やCF4を用いたプラズマを用いるデスミア処理で除去することが好ましい。さらに、第1めっき膜5-1および第2めっき膜5-2、第1スルーホール導体5-3は、無電解銅めっきとその後の電解銅めっきにより形成される。
Here, as the double-sided copper-
次に、図1Bに示すように、研磨またはエッチングにより、第1面1-1から露出する第1めっき膜5-1と第1スルーホール導体5-3の一部を除去することで、第1面1-1側に前記第1銅箔2-1と第1スルーホール導体5-3で形成される第1平面10-1を形成する。同様に、研磨またはエッチングにより、第2面1-2から露出する第2めっき膜5-2と第1スルーホール導体5-3の一部を除去することで、第2面1-2側に第2銅箔2-2と第1スルーホール導体5-3で形成される第2平面10-2を形成する。ここで、両面銅貼積層板3の両表面の研磨方法としては、従来から知られているように、バフ研磨、ベルト研磨、平面研磨などの方法を用いることができ、製品の仕様により研磨方法を使い分ける。また、両面銅貼積層板3の両表面のエッチング方法としては、従来から知られているように、エッチング液を用いて両面銅貼積層板3の両表面をエッチングする方法を用いることができる。
Next, as shown in FIG. 1B, the first plating film 5-1 exposed from the first surface 1-1 and a part of the first through-hole conductor 5-3 are removed by polishing or etching. A first plane 10-1 formed by the first copper foil 2-1 and the first through-hole conductor 5-3 is formed on the one-side 1-1 side. Similarly, by polishing or etching, a part of the second plating film 5-2 and the first through-hole conductor 5-3 exposed from the second surface 1-2 is removed to the second surface 1-2 side. A second plane 10-2 formed by the second copper foil 2-2 and the first through-hole conductor 5-3 is formed. Here, as a method for polishing both surfaces of the double-sided copper-
次に、図1Cに示すように、両面銅貼積層板3の複数の第1貫通孔4-1が形成されていない箇所(本例では隣接する第1貫通孔4-1間)に、隣接する第1貫通孔4-1に対して第2のピッチで、複数の第2貫通孔4-2を形成する(本例では隣接する第1貫通孔4-1間毎に1所形成している)。その後、第1平面10-1に露出する第1銅箔2-1上と第1スルーホール導体5-3上に第3めっき膜5-4と、第2平面10-2に露出する第2銅箔2-2上と第1スルーホール導体5-3上に第4めっき膜5-5と、複数の第2貫通孔4-2の内部に第2スルーホール導体5-6とを形成する。なお、第2貫通孔4-2の第2のピッチは、好ましくは300μm以上であれば、同じ距離のピッチでもよいし、ピッチ毎に異なる距離のピッチでもよい。図1Cに示す例では、示された2つの第2貫通孔4-2において、左側の第2貫通孔4-2の左隣りの第1貫通孔4-1に対する第2のピッチP2と、右側の第2貫通孔4-2の左隣りの第1貫通孔4-1に対する第2のピッチP2とは、距離が異なっている。第2貫通孔4-2の形成、および、第3めっき膜5-4、第4めっき膜5-5、第2スルーホール導体5-6の形成は、第1貫通孔4-1および第1めっき膜5-1、第2めっき膜5-2、第1スルーホール導体5-3の形成と同様である。
Next, as shown in FIG. 1C, the double-sided copper-
次に、図1Dに示すように、研磨またはエッチングにより、第3めっき膜5-4と第2スルーホール導体5-6の一部を除去することで、第1面1-1側に第1銅箔2-1と第1スルーホール導体5-3と第2スルーホール導体5-6で形成される第3平面10-3を形成する。同様に、研磨またはエッチングにより、第4めっき膜5-5と第2スルーホール導体5-6の一部を除去することで、第2面1-2側に第2銅箔2-2と第1スルーホール導体5-3と第2スルーホール導体5-6で形成される第4平面10-4を形成する。研磨方法、エッチング方法は、上述した例と同様である。 Next, as shown in FIG. 1D, by removing a part of the third plating film 5-4 and the second through-hole conductor 5-6 by polishing or etching, the first surface 1-1 side is first. A third plane 10-3 formed by the copper foil 2-1 and the first through-hole conductor 5-3 and the second through-hole conductor 5-6 is formed. Similarly, by removing a part of the 4th plating film 5-5 and the 2nd through-hole conductor 5-6 by polishing or etching, the 2nd copper foil 2-2 and the 2nd copper foil 2-2 are on the 2nd surface 1-2 side. A fourth plane 10-4 formed by the first through-hole conductor 5-3 and the second through-hole conductor 5-6 is formed. The polishing method and the etching method are the same as those in the above-mentioned example.
次に、図1Eに示すように、第3平面10-3に露出する第1銅箔2-1上と第1スルーホール導体5-3上と第2スルーホール導体5-6上に第5めっき膜7-1と、第4平面10-4に露出する第2銅箔2-2上と第1スルーホール導体5-3上と第2スルーホール導体5-6上に第6めっき膜7-2とを形成する。第5めっき膜7-1および第6めっき膜7-2は、第1めっき膜5-1および第2めっき膜5-2、第3めっき膜5-4、第4めっき膜5-5の形成と同様に、無電解銅めっきとその後の電解銅めっきにより形成することができる。 Next, as shown in FIG. 1E, a fifth on the first copper foil 2-1 exposed on the third plane 10-3, on the first through-hole conductor 5-3, and on the second through-hole conductor 5-6. The sixth plating film 7 on the plating film 7-1, the second copper foil 2-2 exposed on the fourth flat surface 10-4, the first through-hole conductor 5-3, and the second through-hole conductor 5-6. -Forms with -2. The fifth plating film 7-1 and the sixth plating film 7-2 form the first plating film 5-1 and the second plating film 5-2, the third plating film 5-4, and the fourth plating film 5-5. Similarly, it can be formed by electrolytic copper plating followed by electrolytic copper plating.
最後に、図1Fに示すように、第5めっき膜7-1を加工して、両面銅貼積層板3の第1面1-1に第1導体回路8-1を形成する。同様に、第6めっき膜7-2を加工して、両面銅貼積層板3の第2面1-2に第2導体回路8-2を形成する。第5めっき膜7-1および第6めっき膜7-2から第1導体回路8-1および第2導体回路8-2を形成するには、従来から知られているサブトラクティブ工法またはセミアディティブ工法を用いることができる。その後、形成した表裏両面のパターン化した第1導体回路8-1および第2導体回路8-2上に層間絶縁層を形成し、その上に所定の層数だけ導体層および層間絶縁層を形成することで、ビルドアップ構造を所定の層だけ形成することができる。
Finally, as shown in FIG. 1F, the fifth plating film 7-1 is processed to form the first conductor circuit 8-1 on the first surface 1-1 of the double-sided copper-clad
以下、第5めっき膜7-1および第6めっき膜7-2から第1導体回路8-1および第2導体回路8-2を形成する際使用する加工方法として、サブトラクティブ工法およびセミアディティブ工法を、それぞれ、図2(a)~(d)および図3(a)~(d)を参照して説明する。図2(a)~(d)および図3(a)~(d)に示す例において、図1A~図1Fに示した部材と同一の部材には同一の符号を付し、その説明を省略する。 Hereinafter, as a processing method used when forming the first conductor circuit 8-1 and the second conductor circuit 8-2 from the fifth plating film 7-1 and the sixth plating film 7-2, a subtractive method and a semi-additive method are used. Will be described with reference to FIGS. 2 (a) to 2 (d) and FIGS. 3 (a) to 3 (d), respectively. In the examples shown in FIGS. 2 (a) to 2 (d) and FIGS. 3 (a) to 3 (d), the same members as those shown in FIGS. 1A to 1F are designated by the same reference numerals, and the description thereof will be omitted. do.
図2(a)~(d)は、それぞれ、サブトラクティブ工法に従って第1導体回路8-1および第2導体回路8-2を形成する一実施形態の工程を示す図である。まず、図2(a)に示す第5めっき膜7-1および第6めっき膜7-2を形成した状態の両面銅貼積層板3(図1Eに対応)に対し、図2(b)に示すように、第1導体回路8-1および第2導体回路8-2を形成すべき位置にレジスト9を形成する。その後、レジスト9を形成した両面銅貼積層板3に対しエッチングを行い、図2(c)に示すように、レジスト9以外の部分の第5めっき膜7-1および第6めっき膜7-2および第1銅箔2-1および第2銅箔2-2を除去して、絶縁基板1を露出させる。最後に、レジスト9を除去して、図2(d)に示すように、第1導体回路8-1および第2導体回路8-2を形成する。レジスト9の形成、エッチング、レジスト9の除去は、いずれも公知の方法をとることができる。
2 (a) to 2 (d) are diagrams showing the steps of one embodiment for forming the first conductor circuit 8-1 and the second conductor circuit 8-2 according to the subtractive method, respectively. First, with respect to the double-sided copper-clad laminate 3 (corresponding to FIG. 1E) in which the fifth plating film 7-1 and the sixth plating film 7-2 shown in FIG. 2 (a) are formed, FIG. 2 (b) shows. As shown, the resist 9 is formed at a position where the first conductor circuit 8-1 and the second conductor circuit 8-2 should be formed. After that, etching was performed on the double-sided copper-clad
図3(a)~(d)は、それぞれ、セミアディティブ工法に従って第1導体回路8-1および第2導体回路8-2を形成する一実施形態の工程を示す図である。まず、図3(a)に示すように、図1Dに示す状態の両面銅貼積層板3の表面上において、第1導体回路8-1および第2導体回路8-2を形成しない位置にレジスト9を形成する。次に、図3(b)に示すように、レジスト9の存在しない両面銅貼積層板3の第1銅箔2-1および第2銅箔2-2表面およびスルーホール導体5-3(5-6)の表面に第5めっき膜7-1および第6めっき膜7-2を形成する。次に、図3(c)に示すようにレジスト9を除去して第1導体回路8-1および第2導体回路8-2を形成する。最後に、図3(d)に示すように、表面をエッチングして、第1導体回路8-1および第2導体回路8-2の部分以外の第1銅箔2-1および第2銅箔2-2を除去して、絶縁基板1を露出させて、最終的な第1導体回路8-1および第2導体回路8-2を形成する。本例においても、レジスト9の形成、エッチング、レジスト9の除去は、いずれも公知の方法をとることができる。セミアディディブ工法は、サブトラクティブ工法と比較して、狭ピッチの導体パターンの形成に向いている。
3 (a) to 3 (d) are diagrams showing the steps of one embodiment for forming the first conductor circuit 8-1 and the second conductor circuit 8-2 according to the semi-additive method, respectively. First, as shown in FIG. 3A, a resist is formed on the surface of the double-sided copper-clad
上述した本発明のプリント配線板の製造方法において、第1貫通孔4-1の第1のピッチは600μm以上であり、隣接する第1貫通孔4-1に対する第2貫通孔4-2の第2のピッチは300μm以上であることが好ましい。各段階で形成されるスルーホール密度が分散され、第1及び第2コアスルーホール導体のめっき厚を均一にすることができる。また、複数の第1貫通孔4-1の孔径が150μm以上300μm以下であり、複数の第2貫通孔4-2の孔径が100μm以上200μm以下であることが好ましい。複数の第1貫通孔は、複数の第2貫通孔より孔径を大きくすることができるため、電源用導体とすることができる。複数の第2貫通孔は、複数の第1貫通孔より孔径が小さいため、信号用導体とすることができる。 In the method for manufacturing a printed wiring board of the present invention described above, the first pitch of the first through hole 4-1 is 600 μm or more, and the second through hole 4-2 with respect to the adjacent first through hole 4-1 is the first. The pitch of 2 is preferably 300 μm or more. The through-hole densities formed at each stage are dispersed, and the plating thickness of the first and second core through-hole conductors can be made uniform. Further, it is preferable that the hole diameters of the plurality of first through holes 4-1 are 150 μm or more and 300 μm or less, and the hole diameters of the plurality of second through holes 4-2 are 100 μm or more and 200 μm or less. Since the plurality of first through holes can have a larger hole diameter than the plurality of second through holes, they can be used as power conductors. Since the plurality of second through holes have a smaller hole diameter than the plurality of first through holes, they can be used as signal conductors.
本発明において、第1スルーホール導体5-3、第1めっき膜5-1、第2めっき膜5-2の形成順序は特に限定しないが、第1スルーホール導体5-3を形成することと第1めっき膜5-1を形成することと第2めっき膜5-2を形成することは、同時に行われることが好ましい。同様に、第2スルーホール導体5-6、第3めっき膜5-4、第4めっき膜5-5の形成順序は特に限定しないが、第2スルーホール導体5-6を形成することと第3めっき膜5-4を形成することと第4めっき膜5-5を形成することは同時に行われることが好ましい。同様に、第5めっき膜7-1、第6めっき膜7-2の形成順序は特に限定しないが、第5めっき膜7-1を形成することと第6めっき膜7-2を形成することは同時に行われることが好ましい。 In the present invention, the order of forming the first through-hole conductor 5-3, the first plating film 5-1 and the second plating film 5-2 is not particularly limited, but the first through-hole conductor 5-3 is formed. It is preferable that the formation of the first plating film 5-1 and the formation of the second plating film 5-2 are performed at the same time. Similarly, the order of forming the second through-hole conductor 5-6, the third plating film 5-4, and the fourth plating film 5-5 is not particularly limited, but the formation of the second through-hole conductor 5-6 and the first It is preferable that the formation of the 3 plating film 5-4 and the formation of the 4th plating film 5-5 are performed at the same time. Similarly, the formation order of the 5th plating film 7-1 and the 6th plating film 7-2 is not particularly limited, but the formation of the 5th plating film 7-1 and the formation of the 6th plating film 7-2. Is preferably performed at the same time.
上述した本発明のプリント配線板によれば、スルーホール形成を2段階に分けて形成することにより、スルーホール配置密度に偏りがあった場合でも、めっきを均一に形成することが可能となる。また、同一層内のスルーホールで、孔径、導体厚みを変えることができ、スルーホール設計デザインの自由度が上がる。 According to the printed wiring board of the present invention described above, by forming the through-holes in two stages, it is possible to uniformly form the plating even if the through-hole arrangement density is uneven. In addition, the hole diameter and conductor thickness can be changed for through-holes in the same layer, increasing the degree of freedom in through-hole design.
なお、本発明のプリント配線板の製造方法においては、スルーホール形成を2段階に分けているが、2段階以上に分けてスルーホール形成を行った場合でも、本発明と同様の効果を得ることができることはいうまでもない。 In the method for manufacturing a printed wiring board of the present invention, the through-hole formation is divided into two stages, but even when the through-holes are formed in two or more stages, the same effect as that of the present invention can be obtained. Needless to say, you can do it.
1 絶縁基板
1-1 第1面
1-2 第2面
2-1 第1銅箔
2-2 第2銅箔
3 両面銅貼積層板
4-1 第1貫通孔
4-2 第2貫通孔
5-1 第1めっき膜
5-2 第2めっき膜
5-3 第1スルーホール導体
5-4 第3めっき膜
5-5 第4めっき膜
5-6 第2スルーホール導体
7-1 第5めっき膜
7-2 第6めっき膜
8-1 第1導体回路
8-2 第2導体回路
9 レジスト
10-1 第1平面
10-2 第2平面
10-3 第3平面
10-4 第4平面
1 Insulated Substrate 1-1 1st Surface 1-2 2nd Surface 2-1 1st Copper Foil 2-2
Claims (6)
前記両面銅貼積層板に第1のピッチで複数の第1貫通孔を形成することと、
前記複数の第1貫通孔の内部に第1スルーホール導体を形成することと、
前記第1銅箔上に第1めっき膜を形成することと、
前記第2銅箔上に第2めっき膜を形成することと、
前記第1面から露出する前記第1めっき膜と前記第1スルーホール導体の一部を除去することで、前記第1面側に前記第1銅箔と前記第1スルーホール導体で形成される第1平面を形成することと、
前記第2面から露出する前記第2めっき膜と前記第1スルーホール導体の一部を除去することで、前記第2面側に前記第2銅箔と前記第1スルーホール導体で形成される第2平面を形成することと、
前記両面銅貼積層板の前記複数の第1貫通孔が形成されていない箇所に、隣接する前記第1貫通孔に対して第2のピッチで、複数の第2貫通孔を形成することと、
前記複数の第2貫通孔の内部に第2スルーホール導体を形成することと、
前記第1平面から露出する前記第1銅箔上と前記第1スルーホール導体上に第3めっき膜を形成することと、
前記第2平面から露出する前記第2銅箔上と前記第1スルーホール導体上に第4めっき膜を形成することと、
前記第3めっき膜と前記第2スルーホール導体の一部を除去することで、前記第1面側に前記第1銅箔と前記第1スルーホール導体と前記第2スルーホール導体で形成される第3平面を形成することと、
前記第4めっき膜と前記第2スルーホール導体の一部を除去することで、前記第2面側に前記第2銅箔と前記第1スルーホール導体と前記第2スルーホール導体で形成される第4平面を形成することと、
前記第3平面から露出する前記第1銅箔上と前記第1スルーホール導体上と前記第2スルーホール導体上に第5めっき膜を形成することと、
前記第4平面から露出する前記第2銅箔上と前記第1スルーホール導体上と前記第2スルーホール導体上に第6めっき膜を形成することと、
前記第5めっき膜から第1導体回路を形成することと、
前記第6めっき膜から第2導体回路を形成することと、
を少なくとも含むプリント配線板の製造方法。 An insulating substrate having a first surface, a second surface opposite to the first surface, a first copper foil laminated on the first surface of the insulating substrate, and laminated on the second surface. To prepare a double-sided copper-clad laminate made of the second copper foil,
Forming a plurality of first through holes at the first pitch in the double-sided copper-clad laminate,
Forming a first through-hole conductor inside the plurality of first through holes, and
Forming the first plating film on the first copper foil and
Forming a second plating film on the second copper foil and
By removing a part of the first plating film and the first through-hole conductor exposed from the first surface, the first copper foil and the first through-hole conductor are formed on the first surface side. Forming the first plane and
By removing a part of the second plating film and the first through-hole conductor exposed from the second surface, the second copper foil and the first through-hole conductor are formed on the second surface side. Forming the second plane and
A plurality of second through holes are formed at a second pitch with respect to the adjacent first through holes at a portion of the double-sided copper laminated plate where the plurality of first through holes are not formed.
Forming a second through-hole conductor inside the plurality of second through holes, and
Forming a third plating film on the first copper foil exposed from the first plane and on the first through-hole conductor, and
Forming a fourth plating film on the second copper foil exposed from the second plane and on the first through-hole conductor, and
By removing a part of the third plating film and the second through-hole conductor, the first copper foil, the first through-hole conductor, and the second through-hole conductor are formed on the first surface side. Forming a third plane and
By removing a part of the fourth plating film and the second through-hole conductor, the second copper foil, the first through-hole conductor, and the second through-hole conductor are formed on the second surface side. Forming the fourth plane and
Forming a fifth plating film on the first copper foil exposed from the third plane, on the first through-hole conductor, and on the second through-hole conductor.
Forming a sixth plating film on the second copper foil exposed from the fourth plane, on the first through-hole conductor, and on the second through-hole conductor.
Forming the first conductor circuit from the fifth plating film and
Forming a second conductor circuit from the sixth plating film and
A method of manufacturing a printed wiring board including at least.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020211387A JP7502173B2 (en) | 2020-12-21 | 2020-12-21 | Method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020211387A JP7502173B2 (en) | 2020-12-21 | 2020-12-21 | Method for manufacturing printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022098063A true JP2022098063A (en) | 2022-07-01 |
JP7502173B2 JP7502173B2 (en) | 2024-06-18 |
Family
ID=82165651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020211387A Active JP7502173B2 (en) | 2020-12-21 | 2020-12-21 | Method for manufacturing printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7502173B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072454A (en) | 2003-08-27 | 2005-03-17 | Kyocera Corp | Wiring board and its manufacturing method |
JP4323474B2 (en) | 2005-09-22 | 2009-09-02 | 日本アビオニクス株式会社 | Method for manufacturing printed wiring board |
JP5860303B2 (en) | 2011-11-24 | 2016-02-16 | 京セラサーキットソリューションズ株式会社 | Wiring board and manufacturing method thereof |
TWI605733B (en) | 2016-11-10 | 2017-11-11 | 南亞電路板股份有限公司 | Printed circuit board and methods for forming the same |
-
2020
- 2020-12-21 JP JP2020211387A patent/JP7502173B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7502173B2 (en) | 2024-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101131298B1 (en) | A method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method | |
KR20100017926A (en) | A method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method | |
US20070062730A1 (en) | Controlled depth etched vias | |
WO2016136222A1 (en) | Printed wiring board and method for manufacturing same | |
JP4323474B2 (en) | Method for manufacturing printed wiring board | |
KR20000074048A (en) | A printed circuit board and method of fabricating thereof | |
JP2015185735A (en) | Multilayer wiring board and manufacturing method therefor | |
JP4705400B2 (en) | Manufacturing method of multilayer printed wiring board | |
CN104902677B (en) | Outer layer super thick copper circuit board and its boring method | |
JP2022098063A (en) | Manufacturing method of printed wiring board | |
US20220095451A1 (en) | Method for manufacturing multilayer printed circuit board | |
JP2022093811A (en) | Manufacturing method of printed wiring board | |
JP2006294956A (en) | Multilayer printed circuit board and its manufacturing method | |
JP4383219B2 (en) | Method for manufacturing printed wiring board | |
JP4045120B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
KR20030037738A (en) | Method for creating blind via holes in printed circuit board | |
JP2019029559A (en) | Multilayer wiring board and manufacturing method thereof | |
CN104902694A (en) | Internal-layer thick-copper circuit board processing method and internal-layer thick-copper circuit board | |
JP2002359468A (en) | Multilayered printed wiring board having filled via hole structure and manufacturing method therefor | |
JP2022113243A (en) | Manufacturing method of printed wiring board | |
JP2022091223A (en) | Manufacturing method of print circuit board and print circuit board | |
KR100722742B1 (en) | Printed circuit board and the manufacturing method thereof | |
JP2021177524A (en) | Method for manufacturing printed wiring board | |
JP2023020516A (en) | Manufacturing method of printed wiring board | |
JP2021177525A (en) | Method for manufacturing printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230906 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240425 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240606 |