JP2022078766A - 半導体装置および時計 - Google Patents

Abstract

【課題】動作安定性の向上と、消費電力の増大の抑制を実現でき、製造コストの増大も防止できる半導体装置および時計を提供すること。【解決手段】半導体装置は、第１の周期で駆動されて前記第１の周期で第１クロック信号を出力する第１回路と、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第１の周期よりも短い第２の周期の第２クロック信号と、前記第１クロック信号とが入力される分周回路と、前記第１クロック信号の入力に応じて前記分周回路から出力される信号が入力される第２回路と、を備える。【選択図】図２

Description

本発明は半導体装置およびこの半導体装置を用いた時計に関する。

従来から、特許文献１に記載されたように、電子回路の低電力化の観点で用いられる回路素子として、ＳＯＩ構造（Silicon on Insulator）を有するＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）が知られている。ＳＯＩ構造のＭＯＳＦＥＴは、接合容量の低減としきい値電圧を低くすることによって動作電圧を低下でき、この回路素子を用いることで電子回路を低電力化できる。また、ＳＯＩ構造のＭＯＳＦＥＴのなかでもボディ領域を他の領域と電気的に接続しないで、その電位を浮遊させるＦＢ型（Floating Body）のＭＯＳＦＥＴは、ＯＦＦ状態のときのリーク電流を増加させずにしきい値電圧を低く設定することができ、低消費電力化に適している。

ＳＯＩ構造のＦＢ型ＭＯＳＦＥＴは、動作を開始した直後においては、ＭＯＳＦＥＴのしきい値電圧の絶対値は低くなっており、より多くのドレイン電流Ｉｄを流す。そして、動作を続けている間にしきい値電圧の絶対値が高くなり、ドレイン電流Ｉｄが徐々に小さくなり、一定の電流を流すようになる。
この現象について、ＦＢ型ＭＯＳＦＥＴが安定状態になるまでには、ある程度の時間を要する。このため、長い時間ＯＦＦしていたＦＢ型ＭＯＳＦＥＴを短い時間だけＯＮさせるような動作、もしくは長い時間ＯＮしていたＦＢ型ＭＯＳＦＥＴを短い時間だけＯＦＦするような動作においては、ドレイン電流Ｉｄの設計値よりも多く流れたり、リーク電流が多く流れすぎることにつながり、ＦＢ型ＭＯＳＦＥＴの誤動作が発生する原因となる。

この対策として、特許文献１は、各ＦＢ型ＭＯＳＦＥＴのしきい値電圧を、入力される周波数に応じて変更し、動作安定性の向上と、消費電力の増大の抑制を図っていた。

特開２０１０－２７３０４４号公報

しかしながら、各ＦＢ型ＭＯＳＦＥＴのしきい値電圧を、入力される周波数に応じて変更するためには、ガラスマスクや製造工程の追加などが必要となり、ＦＢ型ＭＯＳＦＥＴを有する半導体装置の製造コストが増加する。

本開示の半導体装置は、第１の周期で駆動されて前記第１の周期で第１クロック信号を出力する第１回路と、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第１の周期よりも短い第２の周期の第２クロック信号と、前記第１クロック信号とが入力される分周回路と、前記第１クロック信号の入力に応じて前記分周回路から出力される信号が入力される第２回路と、を備えることを特徴とする。

本開示の時計は、前記半導体装置を備えることを特徴とする。

実施形態に係る時計を示す正面図である。 時計の構成を示すブロック図である。 分周回路を構成するフリップフロップ回路を示す回路図である。 フリップフロップ回路のクロックドインバーターを示す回路図である。 フリップフロップ回路のインバーターを示す回路図である。 分周回路に入力される第１クロック信号および第２クロック信号を示す図である。 分周回路に入力される第１クロック信号および第２クロック信号を示す図である。 ＭＯＳＦＥＴをオンオフさせたときの実測結果を示す図である。

［実施形態］
以下、本開示の実施形態の時計１を図面に基づいて説明する。
図１は、時計１を示す正面図である。本実施形態では、時計１は電子制御式機械時計として構成される。
図１に示すように、時計１は、ユーザーの手首に装着される腕時計であり、円筒状の外装ケース２を備え、外装ケース２の内周側に、文字板３が配置されている。外装ケース２の二つの開口のうち、表面側の開口は、カバーガラスで塞がれており、裏面側の開口は裏蓋で塞がれている。

時計１は、外装ケース２内に収容された図示略のムーブメントと、時刻情報を表示する時針４Ａ、分針４Ｂ、秒針４Ｃとを備えている。文字板３には、カレンダー小窓３Ａが設けられており、カレンダー小窓３Ａから、日車６が視認可能となっている。また、文字板３には、時刻を指示するためのアワーマーク３Ｂや、パワーリザーブ針５で持続時間を指示する扇形のサブダイヤル３Ｃが設けられている。

外装ケース２の側面には、りゅうず７が設けられている。りゅうず７は、時計１の中心に向かって押し込まれた０段位置から１段位置および２段位置に引き出されて移動することができる。
りゅうず７を１段位置に引いて回転すると、日車６を移動して日付を合わせることができる。りゅうず７を２段位置に引くと秒針４Ｃが停止し、２段位置でりゅうず７を回転すると、時針４Ａ、分針４Ｂが移動して時刻を合わせることができる。りゅうず７による日車６や時針４Ａ、分針４Ｂの修正方法は、従来の時計と同様であるため説明を省略する。

また、りゅうず７を０段位置で回転すると、後述するぜんまい４０を巻き上げることができる。そして、ぜんまい４０の巻き上げに連動して、パワーリザーブ針５が移動する。本実施形態の時計１は、ぜんまい４０をフルに巻き上げた場合に、約４０時間の持続時間を確保できる。

［時計の概略構成］
図２は、時計１の概略構成を示すブロック図である。
図２に示すように、時計１は、半導体装置であるＩＣ１０と、ぜんまい４０と、増速輪列５０と、時刻表示部６０と、調速機を兼用する発電機７０と、水晶振動子８０と、整流回路９０と、電源回路９５とを備えている。時刻表示部６０は、時針４Ａ、分針４Ｂ、秒針４Ｃ、日車６を備えて構成される。なお、本実施形態では、時計１は、所謂年差時計と呼ばれる時間精度を維持可能に構成されている。

水晶振動子８０は、後述する発振回路１１で駆動されて発振信号を発生する。
増速輪列５０は、ぜんまい４０の駆動力を、時針４Ａ、分針４Ｂ、秒針４Ｃ、パワーリザーブ針５、日車６と、後述する発電機７０のローターとに伝達する。

発電機７０は、図示を略すが、ローター、ステーター、コイルを備えて構成されている。発電機７０で発電された電気的エネルギーは、整流回路９０を介して、電源回路９５に充電され、電源回路９５はＩＣ１０を駆動する。また、発電機７０は、コイルをショートさせてブレーキ力を発生させてローターの回転制御を行うブレーキ回路を備え、これにより調速機としても機能する。
整流回路９０は、昇圧整流、全波整流、半波整流、トランジスター整流等からなり、発電機７０からの交流出力を昇圧、整流して、電源回路９５に充電供給するものである。

［ＩＣ］
ＩＣ１０は、発振回路１１と、分周回路１２と、回転検出回路１３と、制動制御回路１４と、温度補償機能部２０とを備える。なお、ＩＣは、Integrated Circuitの略語である。

発振回路１１は、水晶振動子８０の発振で発生する所定周波数の発振信号を分周回路１２に出力する水晶発振回路である。本実施形態では、発振回路１１は、32768Hzの発振信号を発生する。
分周回路１２は、発振回路１１の出力を分周して、所定の周波数の分周信号を作成し、制動制御回路１４と、後述する温度補償機能制御回路２１および分周回路３４に出力する。本実施形態の分周回路１２は、少なくとも１６０秒周期の分周信号と、２０秒周期の分周信号とを出力可能とされている。

回転検出回路１３は、発電機７０に接続された図示略の波形整形回路とモノマルチバイブレーターとで構成され、発電機７０のローターの回転検出信号を制動制御回路１４に出力する。
制動制御回路１４は、回転検出回路１３から出力される回転検出信号と、分周回路１２から出力される基準信号とを比較し、発電機７０の調速を行うための制動制御信号を発電機７０のブレーキ回路に出力する。
なお、本実施形態では、基準信号は、通常運針時のローターの基準回転速度に合わせた信号である。したがって、制動制御回路１４は、ローターの回転速度に応じた回転検出信号と基準信号との差に応じて制動制御信号を出力することで、ブレーキ回路によるブレーキ力を調整し、ローターの回転を制御する。

［温度補償機能部］
温度補償機能部２０は、水晶振動子８０等の温度特性を補償して発振周波数の変動を抑制するものであり、温度補償機能制御回路２１と、温度補償回路３０とを備える。

温度補償機能制御回路２１は、分周回路１２からの信号が入力され、予め設定された第１の周期で温度補償回路３０を動作させている。本実施形態では、分周回路１２から１６０秒周期の信号が温度補償機能制御回路２１に入力され、温度補償機能制御回路２１は、温度補償回路３０を１６０秒周期で１秒間動作させ、１５９秒間は停止するように制御している。このため、温度補償回路３０は、温度補償機能制御回路２１によって、第１の周期である１６０秒周期で駆動される。

温度補償回路３０は、温度センサー３１、温度補正テーブル記憶部３２、個体差補正データ記憶部３３、分周回路３４、演算回路３５、論理緩急回路３６、周波数調整制御回路３７を備える。温度補償回路３０は、分周回路１２から出力する基準信号の温度等による変動を一定の周期で補償することで、水晶振動子８０の温度による発振周波数の変動を抑制する温度補償機能動作を実行する。なお、本実施形態では、温度センサー３１の測定温度に応じて歩度を調整する動作を、温度補償機能動作と称する。

温度センサー３１は、測定温度に応じた出力、すなわち、時計１が使用されている環境の温度に応じた出力を分周回路３４に入力する。温度センサー３１としては、ダイオードを使用したものや、ＣＲ発振回路を使用したものが利用でき、ダイオードやＣＲ発振回路の温度特性を利用して変化する出力信号で現在の温度を検出している。本実施形態では、出力信号を波形整形すれば、すぐにデジタル信号処理が可能なＣＲ発振回路を、温度センサー３１として使用している。すなわち、環境温度により、温度センサー３１であるＣＲ発振回路から出力される信号の周波数が変化し、演算回路３５はその周波数により温度を検出している。また、ＣＲ発振回路を定電流で駆動するように構成すると、温度センサー３１の駆動電流は定電流値で決まるため、設計により電流値をコントロール可能となり、低消費電流化し易くなる。定電流駆動型のＣＲ発振回路は低電圧駆動、低消費電流化が可能なため、時計１に温度補償機能を付ける場合の温度センサー３１として適している。
この温度センサー３１は、前記第１の周期で駆動される本開示の第１回路であり、さらに感温発振回路の一例である。第１回路である温度センサー３１は、第１の周期つまり１６０秒周期で１秒間駆動され、環境温度つまり測定温度に応じた周波数の信号を第１クロック信号として出力する。

温度補正テーブル記憶部３２は、理想的な水晶振動子８０、および、理想的な温度センサー３１の場合に、ある温度でどれだけ歩度を補償すればよいかが設定された温度補正テーブルを記憶している。すなわち、温度補正テーブル記憶部３２は、水晶振動子８０および温度センサー３１で共通の温度補正テーブルを記憶している。
また、水晶振動子８０や温度センサー３１には製造による個体差が生じる。個体差としては、例えば、水晶振動子８０の温度特性の２次係数、水晶振動子８０の頂点温度、水晶振動子８０の頂点歩度、温度センサー３１の出力周波数、発振回路１１の負荷容量等が挙げられる。そこで、予め製造や検査の工程で測定した、水晶振動子８０の特性や、温度センサー３１の特性を基に、どれだけ個体差を補正すれば良いかを設定した個体差補正データが個体差補正データ記憶部３３に書き込まれている。なお、本実施形態では、温度補償機能動作の中で、上記した水晶振動子８０や温度センサー３１の個体差を補償する動作を個体差温度補償動作と称する。
温度補正テーブル記憶部３２は、マスクＲＯＭを利用している。マスクＲＯＭを利用するのは、半導体メモリーの中で最も単純なため、集積度を高くし、面積を小さくできるためである。
個体差補正データ記憶部３３は、不揮発性メモリーで構成され、特にＦＡＭＯＳを使用している。ＦＡＭＯＳは、書込み後の電流値が低い事や、不揮発性メモリーの中で比較的低い電圧でデータ書き込みが可能なためである。

分周回路３４は、温度センサー３１から出力される第１クロック信号をカウントするカウンター回路として機能し、温度補償回路３０が動作する１秒間に温度センサー３１から出力される信号数をカウントすることで、温度センサー３１の出力信号の周波数、つまり温度センサー３１による温度測定値に対応する信号を演算回路３５に出力する。
演算回路３５は、温度センサー３１の測定温度と、温度補正テーブル記憶部３２に記憶された温度補正テーブルと、個体差補正データ記憶部３３に記憶された個体差補正データとを利用して、歩度の補正量を演算する。そして、演算回路３５は、その演算結果を論理緩急回路３６および周波数調整制御回路３７に出力する。すなわち、本実施形態の温度補償機能動作では、温度センサー３１による温度測定動作および温度補正テーブル記憶部３２からの温度補正テーブルの読み出し動作に加えて、個体差補正データ記憶部３３からの個体差補正データの読み出し動作を行うことで、個体差温度補償動作を実行する。

論理緩急回路３６は、分周回路１２の各分周段に所定のタイミングでセットもしくはリセット信号を入力することで、デジタル的に基準信号の周期を長くしたり、短くしたりする回路である。
周波数調整制御回路３７は、発振回路１１の付加容量を調整することにより、発振回路１１の発振周波数そのものを調整する回路である。発振回路１１は付加容量を大きくすると、発振周波数が小さくなるため、時刻を遅らすことができる。逆に、付加容量を小さくすると、発振周波数が大きくなるため、時刻を進ませることができる。
このように、本実施形態では、論理緩急回路３６と周波数調整制御回路３７とを組み合わせて、歩度を調整する。

［分周回路］
分周回路３４は、ｎ個のフリップフロップ回路１００がｎ段に亘って連なる構造、すなわちｎ個のフリップフロップ回路１００が直列にｎ段接続された構造を有する。フリップフロップ回路１００は、例えば、準スタティック型Ｔフリップフロップ回路である。以下の説明では、フリップフロップ回路１００をＦＦ回路１００と称する。
分周回路３４では、１段目のＦＦ回路１００の入力端子が温度センサー３１に接続され、１段目のＦＦ回路１００の出力端子が２段目のＦＦ回路１００の入力端子に接続されている。同様に、ｎが３以上の場合は、ｎ－１段目のＦＦ回路１００の出力端子がｎ番目のＦＦ回路１００の入力端子に接続され、ｎ－１段目のＦＦ回路１００の出力端子が、ｎ番目のＦＦ回路１００の出力端子にそれぞれ接続されている。

温度センサー３１から出力される第１クロック信号が分周回路３４に入力されると、分周回路３４の各ＦＦ回路１００の出力が順次変化し、各ＦＦ回路１００の出力がハイレベルであるかローレベルであるかによって、分周回路３４に入力される信号数をカウントできる。すなわち、分周回路３４は２進数のカウンターとして機能する。

分周回路３４を構成するＦＦ回路１００は、図３に示すように、クロックドインバーター１１０、１３０、１４０、１５０と、インバーター１２０、１６０とを有する。インバーター１２０、１６０は、ＡＮＤ回路１２０Ａ、１６０Ａと、ＮＯＲ回路１２０Ｂ、１６０Ｂとの組み合わせによりそれぞれ構成されている。
クロックドインバーター１１０、１３０、１４０、１５０には、それぞれ入力端子Ｃ又は入力端子ＸＣの一方が設けられている。ここで、入力端子Ｃに入力される信号、即ち、入力信号Ｃは、温度センサー３１の出力信号である。また、入力端子ＸＣに入力される信号、即ち、入力信号ＸＣは、入力信号Ｃを反転させた信号である。
また、インバーター１２０、１６０には、セット端子Ｓと、リセット端子ＸＲとがそれぞれ接続されている。

クロックドインバーター１１０、１３０、１４０、１５０と、インバーター１２０、１６０との接続関係を説明すると、クロックドインバーター１１０の出力端子は、インバーター１２０の入力端子、具体的にはＡＮＤ回路１２０Ａの入力端子と、クロックドインバーター１３０の出力端子とに接続されている。
インバーター１２０の出力端子、具体的にはＮＯＲ回路１２０Ｂの出力端子と、クロックドインバーター１３０の入力端子は、クロックドインバーター１４０の入力端子に接続されている。
クロックドインバーター１４０の出力端子は、クロックドインバーター１１０の入力端子と、クロックドインバーター１５０の出力端子と、インバーター１６０の入力端子、具体的にはＡＮＤ回路１６０Ａの入力端子と、出力端子Ｑとに接続されている。
クロックドインバーター１５０の入力端子と、インバーター１６０の出力端子、具体的にはＮＯＲ回路１６０Ｂの出力端子とは、出力端子ＸＱに接続されている。

これにより、入力信号Ｃに同期して、出力端子Ｑから出力信号Ｑが出力されると共に、出力端子ＸＱから出力信号ＸＱが出力される。出力信号Ｑは入力信号Ｃと比べて周期が２倍、即ち、周波数が１／２の信号であり、出力信号ＸＱは出力信号ＱのＨとＬとを反転させた信号である。
インバーター１２０、１６０のＡＮＤ回路１２０Ａ、１６０Ａの入力端子にはリセット端子ＸＲが接続され、ＮＯＲ回路１２０Ｂ、１６０Ｂの入力端子にはセット端子Ｓが接続されている。
これらクロックドインバーター１１０、１３０、１４０、１５０と、インバーター１２０、１６０を構成している各トランジスターは、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスター、即ち、ＦＢ－ＰＤ－ＳＯＩ－ＭＯＳＦＥＴからなる。ここで、ＦＢ（Floating Body）は、ボディ領域を他の領域と電気的に接続しないでその電位を浮遊させたフローティングボディ型を意味し、ＰＤ（Partially Depleted）は、ボディ領域に多数キャリアが存在する中性領域が存在する部分空乏型を意味する。ＳＯＩ（Silicon on Insulator）は、絶縁膜上にシリコン薄膜を積層した構造を意味し、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）は、金属酸化膜半導体電界効果トランジスターを意味する。

図４は、クロックドインバーター１１０の構成例を示す回路図である。クロックドインバーター１１０は、Ｎチャネル型のＦＢ－ＰＤ－ＳＯＩ－ＭＯＳＦＥＴ１１１、１１２と、Ｐチャネル型のＦＢ－ＰＤ－ＳＯＩ－ＭＯＳＦＥＴ１１３、１１４とを有する。
これらの中で、ＭＯＳＦＥＴ１１１、１１３はインバーター本体を構成しており、ＭＯＳＦＥＴ１１１のソースは例えば接地電位ＶＳＳに接続され、ＭＯＳＦＥＴ１１３のドレインは例えば電源電位ＶＤＤに接続されている。また、ＭＯＳＦＥＴ１１１、１１３のゲートはそれぞれクロックドインバーター１１０の入力端子Ａに接続されている。
ＭＯＳＦＥＴ１１２はＭＯＳＦＥＴ１１１と出力端子Ｂとの間に接続され、ＭＯＳＦＥＴ１１４はＭＯＳＦＥＴ１１３と出力端子Ｂとの間に接続されている。ＭＯＳＦＥＴ１１２のゲートは入力端子ＸＣに接続され、ＭＯＳＦＥＴ１１４のゲートは入力端子Ｃに接続されている。

このクロックドインバーター１１０では、入力信号ＣがＬ、即ち、入力信号ＸＣがＨのときは、ＭＯＳＦＥＴ１１２、１１４が共にオンするため、クロックドインバーター１１０は、その名のとおりインバーター、つまり入力端子Ａに入力される信号がＨであれば出力端子ＢからＬの信号を出力し、入力端子Ａに入力される信号がＬであれば出力端子ＢからＨの信号を出力する素子として機能する。
一方、入力信号ＣがＨ、即ち、入力信号ＸＣがＬのときは、ＭＯＳＦＥＴ１１２、１１４が共にオフするため、ＭＯＳＦＥＴ１１１のドレインと出力端子Ｂとの間が電気的に分離される共に、ＭＯＳＦＥＴ１１３のソースと出力端子Ｂとの間が電気的に分離される。従って、出力端子Ｂの電位はそのままの状態に保持される。
なお、図３に示した他のクロックドインバーター１３０、１４０、１５０も、クロックドインバーター１１０と同じ構成を有する。

図５は、ＡＮＤ回路１２０ＡおよびＮＯＲ回路１２０Ｂの複合ゲートで構成されるインバーター１２０の構成例を示す回路図である。
インバーター１２０は、Ｎチャネル型のＦＢ－ＰＤ－ＳＯＩ－ＭＯＳＦＥＴ１２１～１２３と、Ｐチャネル型のＦＢ－ＰＤ－ＳＯＩ－ＭＯＳＦＥＴ１２４～１２６とを有する。
ＭＯＳＦＥＴ１２１、１２５はインバーター本体を構成しており、ＭＯＳＦＥＴ１２１のソースは例えば接地電位ＶＳＳに接続され、ＭＯＳＦＥＴ１２５のドレインは例えば電源電位ＶＤＤに接続されている。ＭＯＳＦＥＴ１２１、１２５のゲートはそれぞれインバーター１２０の入力端子Ａに接続されている。
ＭＯＳＦＥＴ１２２はＭＯＳＦＥＴ１２１と出力端子Ｂとの間に接続され、ＭＯＳＦＥＴ１２４はＭＯＳＦＥＴ１２５と出力端子Ｂとの間に接続されている。
ＭＯＳＦＥＴ１２２のゲートはリセット端子ＸＲに接続され、ＭＯＳＦＥＴ１２４のゲートはセット端子Ｓに接続されている。
ＭＯＳＦＥＴ１２３は、接地電位ＶＳＳと出力端子Ｂとの間に接続されている。ＭＯＳＦＥＴ１２６は、電源電位ＶＤＤとＭＯＳＦＥＴ１２４との間に接続され、ＭＯＳＦＥＴ１２５と並列に接続されている。
ＭＯＳＦＥＴ１２３のゲートはセット端子Ｓに接続され、ＭＯＳＦＥＴ１２６のゲートはリセット端子ＸＲに接続されている。

図５に示すように、このインバーター１２０では、セット端子Ｓに入力される信号がＬで、且つ、リセット端子ＸＲに入力される信号がＨのときは、ＭＯＳＦＥＴ１２２、１２４がオンし、ＭＯＳＦＥＴ１２３、１２６がオフするため、インバーター１２０は、その名のとおりインバーターとして機能する。
一方、セット端子Ｓに入力される信号がＨで、且つ、リセット端子ＸＲに入力される信号がＬのときは、ＭＯＳＦＥＴ１２２、１２４がオフし、ＭＯＳＦＥＴ１２３、１２６がオンするため、出力端子Ｂの電位は入力端子Ａに入力される信号のＨ、Ｌに依存せずに、接地電位ＶＳＳとなる。従って、出力端子Ｂの電位の初期設定が可能になる。
なお、図３に示した他のインバーター１６０も、インバーター１２０と同じ構成を有する。

［温度補償処理］
次に、本実施形態の温度補償処理について説明する。
温度補償機能を持つＩＣ１０は、消費電力を抑えるため、温度センサー３１を動作させるタイミングを制御し、一定の長周期つまり第１の周期の期間において、短時間つまり１秒間のみ温度センサー３１を駆動させることで低電力化を実現している。
すなわち、図６の上段に示すように、温度センサー３１から出力される第１クロック信号は、第１の周期つまり１６０秒周期で１秒間出力される。このため、分周回路３４は、温度補償回路３０が動作する１秒間に温度センサー３１から出力される第１クロック信号をカウントする。
このように、例えば１００秒以上のような長時間ＯＦＦ状態、もしくは長時間ＯＮ状態を維持させたＦＢ型ＭＯＳＦＥＴについてスイッチングしようとすると、ヒストリー効果によって動作が不安定になり、回路が動作せず誤動作の原因となる。

そこで、本実施形態では、分周回路１２から分周回路３４に第２の周期である２０秒周期の第２クロック信号を出力し、図６の下段に示すように、ＦＢ型ＭＯＳＦＥＴを用いたＦＦ回路１００を１個以上含む分周回路３４を、１６０秒周期の第１クロック信号と２０秒周期の第２クロック信号とで動作させている。
すなわち、図７にも示すように、温度センサー３１から出力される信号を第１クロック信号とし、分周回路１２から出力される信号を第２クロック信号とし、これらの各クロックをＯＲ回路３４１で合成し、この合成信号を分周回路３４に入力する。
温度センサー３１は、測定温度に応じた周波数の第１クロック信号を出力する。この第１クロック信号は例えば８ｋＨｚの信号である。また、第２クロック信号は、発振回路１１から出力される３２７６８Ｈｚのクロック信号、もしくはその信号を分周回路１２で分周した分周信号である。
図６および図７に示す例は、１６０秒周期の第１クロック信号と、２０秒周期の第２クロック信号の出力タイミングが１０秒異なる場合の例である。第２クロック信号は、第１クロック信号の１０秒後から２０秒間隔で１秒間出力される。このため、分周回路３４は、２０秒毎に１秒間駆動される。さらに、第１クロック信号は、２０秒間隔で出力される第２クロック信号の間に出力されるため、分周回路３４には、前回の第１クロック信号の出力から１５０秒後に第２クロック信号が入力され、１６０秒後に第１クロック信号が入力され、１７０秒後に第２クロック信号が入力される。第１クロック信号の周期を基準にすると、１７０秒後は１０秒後と同じであるため、図６に示すクロック信号の入力が繰り返し継続される。なお、図６では、第２クロック信号を点線で囲っており、第１クロック信号と区別している。

分周回路３４は、第１クロック信号および第２クロック信号の合成信号が入力されると、合成信号をカウントする。一方で、分周回路３４の出力先の演算回路３５は温度補償機能制御回路２１によって第１クロック信号の出力と同じタイミング、つまり１６０秒間隔で１秒間作動される。このため、分周回路３４に第２クロック信号が入力された場合、分周回路３４の出力は演算回路３５で処理されることはない。したがって、演算回路３５は、第１クロック信号である温度センサー３１の出力信号を分周回路３４でカウントしたカウント値、つまり温度に応じた周波数信号を取得し、測定温度に応じた温度補償機能動作を実行する。

［本実施形態の作用効果］
ＦＢ型ＭＯＳＦＥＴを含む分周回路３４を、一定のタイミング、具体的には第２クロック信号によって２０秒周期で駆動しているので、温度センサー３１を２０秒周期で駆動し、温度センサー３１から出力される第１クロック信号によって分周回路３４を２０秒周期で駆動する場合に比べて、温度センサー３１を２０秒周期で駆動する必要が無いため、消費電力を低減できる。
また、分周回路３４を第２クロック信号によって２０秒間隔で駆動しているので、例えば１００秒以上の長期間、分周回路３４を駆動しない場合のように、ヒストリー効果でＦＢ型ＭＯＳＦＥＴの動作が不安定となり、分周回路３４が誤動作することを防止できる。すなわち、分周回路３４の駆動を１００秒以上の長期間の間隔で実行すると、図８の左側の図に示すように、分周回路３４の駆動開始直後はしきい値電圧の絶対値が低くなっているので、より多くのドレイン電流Ｉｄが流れ、誤動作が発生する可能性が高い。一方、本実施形態では、分周回路３４を少なくとも２０秒間隔で駆動しているので、図８の右側の図に示すように、分周回路３４の駆動開始直後にしきい値電圧の絶対値が低くなることを防止でき、ドレイン電流Ｉｄも一定レベルを維持でき、分周回路３４の誤動作を防止できる。
したがって、本実施形態によれば、消費電力を大きく上昇させずに、分周回路３４を安定して動作させることができる。

分周回路３４は、温度センサー３１から出力される第１クロック信号に加えて、分周回路１２から出力される第２クロック信号でも駆動されるため、ＩＣ１０に追加する回路は、ＯＲ回路３４１などの小規模な回路でよく、ＩＣ１０のチップサイズが大きくなることも防止できる。
さらに、従来技術のように、分周回路３４のＦＦ回路１００を構成するＦＢ型ＭＯＳＦＥＴのしきい値電圧を、動作周波数に応じて変更する場合に比べて、小規模な回路の追加で対応できるので、ガラスマスクや製造工程の追加なども最小限にでき、製造コストの増加を抑制できる。

本実施形態では、分周回路１２から出力された２０秒周期の第２クロック信号によって分周回路３４を２０秒間隔で駆動しており、分周回路１２は２０秒周期信号を生成して出力する必要がある。ここで、分周回路１２は、温度補償機能制御回路２１に対して出力する１６０秒周期信号を生成するために２０秒周期信号もすでに生成しているため、２０秒周期信号を生成するための回路を追加する必要がなく、この点でも製造コストの増加を抑制できる。

２０秒間隔で動作させるのはＦＢ型ＭＯＳＦＥＴを含むＦＦ回路１００で構成される分周回路３４であり、温度補償回路３０の他の回路は動作させていないため、消費電力の増加を抑制できる。また、第２クロック信号は、発振回路１１からの信号を分周回路１２で分周した信号を用いており、第２クロック信号を出力することで消費電力が大きく上昇することはない。
さらに、ＦＢ型ＭＯＳＦＥＴの動作安定化の第２クロック信号は、常に駆動している発振回路１１、分周回路１２からの信号を用いるため、電流増加はない。これに対して、温度センサー３１から出力される第１クロック信号を用いた場合、本来１６０秒に１秒しか動かさない信号を用いるため、電流増加が見込まれる。その増加分は、これまで１６０秒周期で動作させていた温度センサー３１の回路を１／８の２０秒周期で動かすことになるので、消費電流は８倍に増加する。すなわち、本実施形態では、常時駆動している発振回路１１および分周回路１２を用いて第２クロック信号を生成、出力して分周回路３４を２０秒間隔で駆動しているので、常時駆動していない温度センサー３１を２０秒間隔で駆動して分周回路３４を２０秒間隔で駆動する場合に比べて、消費電流を低減できる。

温度センサー３１は、発振回路１１や分周回路１２に比べて消費電流が大きいため、温度センサー３１の動作を最小限にできるので、消費電流を低減できる。なお、温度センサー３１が発振回路１１や分周回路１２に比べて大きな消費電流となっている理由は、温度補償精度を確保するためである。温度補償機能を持つ時計１の補償精度は０．１℃単位での補償が必要となる。つまり、最低でも０．１℃の温度変化につき１Ｈｚの周波数変化が必要であり、このため、多大な電流を流す必要があり、温度センサー３１は発振回路１１、分周回路１２に比べて消費電流が大きくなる。よって、分周回路３４を安定動作させるための第２クロック信号に温度センサー３１の出力信号を用いることは不適当であり、本実施形態のように分周回路１２から出力される第２クロック信号を用いることで消費電流を低減できる。
以上のことから、本実施形態によれば、ＩＣ１０の回路を大型化することなく消費電流の増加を最小限に抑え、かつＩＣ１０の製造工程の増加もなく安定した動作を実現することができる。

［他の実施形態］
なお、本開示は前述の各実施形態に限定されるものではなく、本開示の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、温度センサー３１を第１回路、演算回路３５を第２回路としていたが、第１回路および第２回路は他の構成でもよい。すなわち、第１回路は、ＳＯＩ構造を持つＦＢ型ＭＯＳＦＥＴを用いた分周回路に信号を出力し、第２回路は、分周回路からの信号が入力されるものであればよい。例えば、時計においてステッピングモーターを駆動するパルス幅を調整する信号があるが、これは３２０秒周期等の比較的長い周期で動作する。これほどの長周期では誤動作が起きる可能性も高いため、上記のような定期的に回路を動作させるという回路構成を用いることで、誤動作を防ぐことが可能である。

前記実施形態では、第１の周期を１６０秒とし、第２の周期を２０秒周期としていたが、各周期はこれらに限定されない。第１の周期は１００秒以上であればよく、第２の周期は１００秒未満であればよい。特に、第２の周期は、５０秒以下の短い周期が好ましい。
さらに、第１の周期は、第２の周期の倍数であることが好ましい。第１の周期が第２の周期の倍数であれば、分周回路１２で第１の周期の第１クロック信号を生成する過程で、第２の周期の第２クロック信号を生成でき、第２クロック信号を生成する特別な回路を別途設ける必要が無いためである。

［本開示のまとめ］
本開示の半導体装置は、第１の周期で駆動されて前記第１の周期で第１クロック信号を出力する第１回路と、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第１の周期よりも短い第２の周期の第２クロック信号と、前記第１クロック信号とが入力される分周回路と、前記第１クロック信号の入力に応じて前記分周回路から出力される信号が入力される第２回路と、を備えることを特徴とする。
本開示の半導体装置によれば、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有する分周回路を、第２クロック信号によって第１の周期よりも短い第２の周期で駆動しているので、分周回路が誤動作することを防止できる。したがって、本開示の半導体装置によれば、第２の周期よりも長い第１の周期の第１クロック信号のみで分周回路を動作させた場合に比べて、分周回路を安定して動作させることができる。

本開示の半導体装置において、前記第１回路は、感温発振回路であり、前記第２回路は、演算回路であり、前記第１クロック信号は、測定温度に応じた周波数で前記感温発振回路から出力され、前記第２クロック信号は、水晶発振回路から出力されたクロック信号、もしくは前記クロック信号を分周した分周信号であることが好ましい。
本開示の半導体装置によれば、第２クロック信号は、常に駆動している水晶発振回路から出力されたクロック信号や、分周回路からの分周信号を用いるため、第２クロック信号を生成するための追加の回路を設ける必要が無く、ＩＣのチップサイズが大きくなることや消費電力が増大することを防止できる。また、第１回路は、感温発振回路であるため、第１回路を第１の周期で駆動すれば、第１回路から第１クロック信号を第１の周期で出力できる。さらに、第１回路は、第２の周期よりも長い第１の周期で駆動し、第２の周期で駆動する必要が無いので、消費電力の増大を防止できる。

本開示の半導体装置において、前記分周回路は、複数個のフリップフロップ回路が直列に接続されて構成され、前記第１クロック信号をカウントするカウント回路であることが好ましい。
本開示の半導体装置によれば、分周回路の各フリップフロップ回路を安定して動作させることができるため、第１回路から出力された第１クロック信号の入力数を正確に計数できる。

本開示の時計は、前記半導体装置を備えることを特徴とする。
本開示の時計によれば、前記半導体装置を備えるため、消費電力を大きく上昇させずに、分周回路を安定して動作させることができる。

１…時計、１０…ＩＣ、１１…発振回路、１２…分周回路、１３…回転検出回路、１４…制動制御回路、２０…温度補償機能部、２１…温度補償機能制御回路、３０…温度補償回路、３１…温度センサー、３２…温度補正テーブル記憶部、３３…個体差補正データ記憶部、３４…分周回路、３５…演算回路、３６…論理緩急回路、３７…周波数調整制御回路、４０…ぜんまい、５０…増速輪列、６０…時刻表示部、７０…発電機、８０…水晶振動子、９０…整流回路、９５…電源回路、１００…フリップフロップ回路、１１０、１３０、１４０、１５０…クロックドインバーター、１２０、１６０…インバーター、１１１、１１２、１１３、１１４、１２１、１２２、１２３、１２４、１２５、１２６…ＭＯＳＦＥＴ、１２０Ａ、１６０Ａ…ＡＮＤ回路、１２０Ｂ、１６０Ｂ…ＮＯＲ回路。

Claims (4)

1. 第１の周期で駆動されて前記第１の周期で第１クロック信号を出力する第１回路と、
   絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第１の周期よりも短い第２の周期の第２クロック信号と、前記第１クロック信号とが入力される分周回路と、
   前記第１クロック信号の入力に応じて前記分周回路から出力される信号が入力される第２回路と、を備える
   ことを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１回路は、感温発振回路であり、
   前記第２回路は、演算回路であり、
   前記第１クロック信号は、測定温度に応じた周波数で前記感温発振回路から出力され、
   前記第２クロック信号は、水晶発振回路から出力されたクロック信号、もしくは前記クロック信号を分周した分周信号である
   ことを特徴とする半導体装置。
3. 請求項１または請求項２に記載の半導体装置において、
   前記分周回路は、複数個のフリップフロップ回路が直列に接続されて構成され、前記第１クロック信号をカウントするカウント回路である
   ことを特徴とする半導体装置。
4. 請求項１から請求項３までのいずれか一項に記載の半導体装置を備える時計。

Images