JP2022072553A - Liquid crystal display device and method for driving the same - Google Patents
Liquid crystal display device and method for driving the same Download PDFInfo
- Publication number
- JP2022072553A JP2022072553A JP2020182057A JP2020182057A JP2022072553A JP 2022072553 A JP2022072553 A JP 2022072553A JP 2020182057 A JP2020182057 A JP 2020182057A JP 2020182057 A JP2020182057 A JP 2020182057A JP 2022072553 A JP2022072553 A JP 2022072553A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- display
- voltage
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000012937 correction Methods 0.000 claims abstract description 26
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 71
- 238000010586 diagram Methods 0.000 description 18
- 238000005259 measurement Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000000470 constituent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本実施形態は、液晶表示装置及びその駆動方法に関する。 The present embodiment relates to a liquid crystal display device and a driving method thereof.
薄膜トランジスタ(TFT)をアクティブ素子として使用するアクティブマトリクス型の液晶表示装置が知られている。液晶表示装置は、表示電極と、共通電極と、画素とを有する。画素は、表示電極と共通電極とに狭持される液晶層を含んでいる。液晶表示装置では、TFTを介して表示電極に印加される電圧の大きさを制御することによって表示の際の階調を変えることができる。 An active matrix type liquid crystal display device using a thin film transistor (TFT) as an active element is known. The liquid crystal display device has a display electrode, a common electrode, and a pixel. The pixel includes a liquid crystal layer sandwiched between the display electrode and the common electrode. In the liquid crystal display device, the gradation at the time of display can be changed by controlling the magnitude of the voltage applied to the display electrode via the TFT.
ここで、液晶表示装置に用いられる液晶は、直流電圧が印加され続けると劣化する。このため、液晶表示装置は、液晶層に印加される電圧の極性を例えばフレーム毎といった一定間隔で反転させる交流駆動によって駆動される。交流駆動の場合、TFTがオンからオフに切り替わるタイミングでフィードスルー電圧が発生する。フィードスルー電圧により、表示電極に印加される電圧は降下する。したがって、適正な階調レベルでの表示が行われるためには、フィードスルー電圧による電圧降下を補正する必要がある。従来、フィードスルー電圧に相当する電圧降下分だけ共通電極に印加する共通電圧を増加させることでフィードスルー電圧による電圧降下が補正されている。 Here, the liquid crystal used in the liquid crystal display device deteriorates when a DC voltage is continuously applied. Therefore, the liquid crystal display device is driven by an AC drive that inverts the polarity of the voltage applied to the liquid crystal layer at regular intervals, for example, for each frame. In the case of AC drive, a feedthrough voltage is generated at the timing when the TFT is switched from on to off. Due to the feedthrough voltage, the voltage applied to the display electrode drops. Therefore, in order to display at an appropriate gradation level, it is necessary to correct the voltage drop due to the feedthrough voltage. Conventionally, the voltage drop due to the feedthrough voltage is corrected by increasing the common voltage applied to the common electrode by the amount of the voltage drop corresponding to the feedthrough voltage.
また、近年、液晶表示装置の表示パネルのさらなる狭額縁化が要求されている。表示パネルの狭額縁化の手法として、TFTを駆動する走査線を多層配線構造にする手法が知られている。多層配線構造の場合、配線を形成する条件の違いによって同一配線材料が用いられたとしても配線の幅等の出来栄えが変化する。走査線の幅等の変化は、フィードスルー電圧の変化に繋がる。つまり、多層配線構造では、フィードスルー電圧が層毎に変化し得る。フィードスルー電圧が層毎に異なることにより、表示の際に横スジが発生したり、フリッカが発生したりといった表示品位の低下が発生する。 Further, in recent years, there is a demand for further narrowing of the frame of the display panel of the liquid crystal display device. As a method for narrowing the frame of the display panel, a method for forming the scanning line for driving the TFT into a multi-layer wiring structure is known. In the case of a multi-layer wiring structure, even if the same wiring material is used, the performance such as the width of the wiring changes depending on the difference in the conditions for forming the wiring. Changes in the width of the scanning line and the like lead to changes in the feedthrough voltage. That is, in the multilayer wiring structure, the feedthrough voltage may change from layer to layer. Since the feed-through voltage is different for each layer, the display quality deteriorates such as horizontal streaks and flicker during display.
層毎にフィードスルー電圧が異なっている場合、共通電圧を変えることではフィードスルー電圧による電圧降下を補正することはできない。 When the feedthrough voltage is different for each layer, the voltage drop due to the feedthrough voltage cannot be corrected by changing the common voltage.
本実施形態は、走査線が多層配線構造であっても表示品位の低下を抑制可能な液晶表示装置及びその駆動方法を提供する。 The present embodiment provides a liquid crystal display device capable of suppressing deterioration of display quality even if the scanning lines have a multi-layer wiring structure, and a driving method thereof.
第1の態様に係る液晶表示装置は、スイッチング素子と、スイッチング素子に接続された液晶容量とを有する複数の画素と、それぞれのスイッチング素子に接続され、スイッチング素子をオンするための走査信号を伝送する複数の走査線と、それぞれのスイッチング素子に接続され、スイッチング素子を介して液晶容量に印加される表示信号を伝送する複数の信号線と、複数の信号線のそれぞれに表示信号を印加する信号線駆動回路とを備える。複数の走査線は、多層配線構造を有する。信号線駆動回路は、走査線の層毎に異なる補正値を加えた表示信号を対応する信号線に印加する。 The liquid crystal display device according to the first aspect is connected to a switching element, a plurality of pixels having a liquid crystal capacitance connected to the switching element, and each switching element, and transmits a scanning signal for turning on the switching element. Multiple scanning lines, a plurality of signal lines connected to each switching element and transmitting a display signal applied to the liquid crystal capacitance via the switching element, and a signal for applying a display signal to each of the plurality of signal lines. It is equipped with a line drive circuit. The plurality of scanning lines have a multi-layer wiring structure. The signal line drive circuit applies a display signal to which a correction value different for each layer of the scanning line is added to the corresponding signal line.
第2の態様に係る液晶表示装置の駆動方法は、スイッチング素子と、スイッチング素子に接続された液晶容量とを有する複数の画素と、それぞれのスイッチング素子に接続され、スイッチング素子をオンするための走査信号を伝送する複数の走査線と、それぞれのスイッチング素子に接続され、スイッチング素子を介して液晶容量に印加される表示信号を伝送する複数の信号線と、複数の信号線のそれぞれに表示信号を印加する信号線駆動回路とを備え、複数の走査線は、多層配線構造を有している液晶表示装置の駆動方法であって、信号線駆動回路により、走査線の層毎に異なる補正値を加えた表示信号を対応する信号線に印加することを備える。 The driving method of the liquid crystal display device according to the second aspect is a scanning for turning on a switching element, a plurality of pixels having a liquid crystal capacitance connected to the switching element, and being connected to each switching element. A plurality of scanning lines for transmitting signals, a plurality of signal lines connected to each switching element and transmitting a display signal applied to the liquid crystal capacitance via the switching element, and a plurality of signal lines for transmitting a display signal to each of the plurality of signal lines. A plurality of scanning lines including a signal line driving circuit to be applied are a driving method of a liquid crystal display device having a multi-layer wiring structure, and a correction value different for each layer of scanning lines is applied by the signal line driving circuit. It is provided to apply the added display signal to the corresponding signal line.
実施形態によれば、走査線が多層配線構造であっても表示品位の低下を抑制可能な液晶表示装置及びその駆動方法を提供することができる。 According to the embodiment, it is possible to provide a liquid crystal display device capable of suppressing deterioration of display quality even if the scanning lines have a multi-layer wiring structure, and a driving method thereof.
以下、実施形態について図面を参照して説明する。図1は、実施形態に係る液晶表示装置1のレイアウト図である。液晶表示装置1は、画素アレイ10と、ドライバ集積回路(IC)11とを備えている。また、図1には、X方向とY方向とが定義されている。X方向とY方向とは交差している。X方向は、例えば液晶表示装置1の水平方向である。Y方向は、例えば液晶表示装置1の垂直方向である。
Hereinafter, embodiments will be described with reference to the drawings. FIG. 1 is a layout diagram of the liquid crystal display device 1 according to the embodiment. The liquid crystal display device 1 includes a
画素アレイ10には、それぞれがX方向に延びる複数の走査線GLと、それぞれがY方向に延びる複数の信号線SLとが配設される。走査線GLは、走査信号を伝送するための配線である。図1において、走査線GLは、図1の上から順に、GL1、GL2、GL3、…、と番号付けされている。図1に示すように、奇数番目の走査線GL1、GL3、GL5、…、は、画素アレイ10の左側から引き回されている。偶数番目の走査線GL2、GL4、GL6、…、は、画素アレイ10の右側から引き回されている。信号線SLは、表示信号を伝送するための配線である。図1において、信号線SLは、図1の左から順に、SL1、SL2、SL3、…、と番号付けされている。
The
図2Aは、図1の2A-2A線断面図である。図2Bは、図1の2B-2B線断面図である。図2A及び図2Bに示すように、走査線GLは、2層配線構造を有している。画素アレイ10が形成されるガラス基板GSの上に、走査線GLが配設されるM1層とM2層とがこの順で形成される。M1層とM2層とは層間絶縁膜によって絶縁されている。そして、図2Aに示すように、奇数番目の走査線GL1、GL3、GL5、…、は、2層に分けられて配設されている。例えば、走査線GL1、GL5、GL9、…、は、下層であるM1層に配設されている。また、走査線GL3、GL7、GL11、…、は、上層であるM2層に配設されている。同様に、図2Bに示すように、偶数番目の走査線GL2、GL4、GL6、…、も、2層に分けられて配設されている。例えば、走査線GL2、GL6、GL10、…、は、下層であるM1層に配設されている。また、走査線GL4、GL8、GL12、…、は、上層であるM2層に配設されている。
FIG. 2A is a sectional view taken along
ここで、図2A及び図2Bに示すように、M1層に形成される走査線GL1、GL2、GL5、GL6の配線幅は、M2層に形成される走査線GL3、GL4、GL7、GL8の配線幅よりも広く図示されている。これは、M1層の走査線がガラス基板GSの上に形成されるのに対し、M2層の走査線がM1層の上に形成されるためである。配線の形成を形成する条件の違いにより、同一の配線材料が用いられて同一幅に形成しようとしたとしても配線の幅等の出来栄えの差が生じる。図2A及び図2Bには、この配線の形成の際の出来栄えの差が示されている。 Here, as shown in FIGS. 2A and 2B, the wiring width of the scanning lines GL1, GL2, GL5, and GL6 formed in the M1 layer is the wiring of the scanning lines GL3, GL4, GL7, and GL8 formed in the M2 layer. It is shown wider than the width. This is because the scanning lines of the M1 layer are formed on the glass substrate GS, whereas the scanning lines of the M2 layer are formed on the M1 layer. Due to the difference in the conditions for forming the wiring, even if the same wiring material is used and the same width is tried to be formed, there is a difference in the workmanship such as the width of the wiring. 2A and 2B show the difference in workmanship during the formation of this wiring.
ドライバIC11は、画素アレイ10の下側の位置に配置されている。ドライバIC11は、走査線GL、信号線SLに接続される。ドライバIC11は、ICチップで構成され得る。
The
図3は、液晶表示装置1のブロック図である。前述したように、画素アレイ10には、X方向に延びる複数の走査線GL1、GL2、…、と、Y方向に延びる複数の信号線SL1、SL2、…、とが配設される。走査線GLと信号線SLとの交差領域には、画素PXが配置される。
FIG. 3 is a block diagram of the liquid crystal display device 1. As described above, the
図4は、画素PXの構成を示す図である。1つの画素PXは、液晶容量Clcと、スイッチング素子101と、蓄積容量Csとを有している。
FIG. 4 is a diagram showing the configuration of the pixel PX. One pixel PX has a liquid crystal capacity Clc, a
液晶容量Clcは、表示電極DEと、共通電極CEと、液晶層LCとにより構成される。表示電極DEは、ITO等の透明電極であり、前述したガラス基板GSの上に画素PX毎に形成される。共通電極CEは、ガラス基板GSと対向するように配置されるガラス基板の上に形成され、それぞれの表示電極DEと対向する例えば1枚の透明電極である。液晶層LCは、表示電極DEと共通電極CEとの間に挟まれる液晶の層である。 The liquid crystal capacity Clc is composed of a display electrode DE, a common electrode CE, and a liquid crystal layer LC. The display electrode DE is a transparent electrode such as ITO, and is formed for each pixel PX on the above-mentioned glass substrate GS. The common electrode CE is formed on a glass substrate arranged so as to face the glass substrate GS, and is, for example, one transparent electrode facing each display electrode DE. The liquid crystal layer LC is a layer of liquid crystal sandwiched between the display electrode DE and the common electrode CE.
スイッチング素子101は、例えば薄膜トランジスタ(TFT)である。スイッチング素子101がTFTであるとき、TFTのソース電極Sは信号線SLに接続され、ゲート電極Gは走査線GLに接続され、ドレイン電極Dは液晶容量Clcの表示電極DEに接続される。
The switching
蓄積容量Csは、液晶容量Clcに並列接続される。蓄積容量Csは、表示電極DEに生じる電位変動を抑制するとともに、液晶層LCに印加される電圧を次の表示信号が印加されるまで保持する機能を有する。蓄積容量Csは、表示電極DEと、蓄積電極(蓄積容量線ともいう)AEと、これらに挟まれた絶縁膜ILとにより構成される。 The storage capacity Cs is connected in parallel to the liquid crystal capacity Clc. The storage capacity Cs has a function of suppressing the potential fluctuation generated in the display electrode DE and holding the voltage applied to the liquid crystal layer LC until the next display signal is applied. The storage capacity Cs is composed of a display electrode DE, a storage electrode (also referred to as a storage capacity line) AE, and an insulating film IL sandwiched between them.
ドライバIC11は、走査線駆動回路111と、信号線駆動回路112と、共通電極駆動回路113と、電圧発生回路114と、制御回路115とを有している。
The
走査線駆動回路111は、走査線GLに電気的に接続される。走査線駆動回路111は、制御回路115から送られる制御信号に基づいて、画素PXに含まれるスイッチング素子101をオン又はオフするための走査信号を画素アレイ10に送る。
The scan
信号線駆動回路112は、信号線SLに電気的に接続される。信号線駆動回路112は、制御回路115から制御信号及び表示データを受ける。信号線駆動回路112は、制御信号に基づいて、表示データに対応する表示信号を画素アレイ10に送る。表示信号は、表示データに対応した階調レベルを有する電圧信号である。実施形態の信号線駆動回路112は、補正値メモリ112aを含む。補正値メモリ112aは、多層配線構造を有する走査線の出来栄えの差に起因する層毎のフィードスルー電圧の違いを補正する補正値を記憶するためのフラッシュメモリ等の不揮発性メモリである。
The signal
共通電極駆動回路113は、共通電極CEと蓄積電極AEとに接続されている。共通電極駆動回路113は、共通電圧を生成し、この共通電圧を画素アレイ10内の共通電極CEと蓄積電極AEとに供給する。
The common
電圧発生回路114は、走査線駆動回路111で用いられる電圧、信号線駆動回路112で用いられる電圧、共通電極駆動回路113で用いられる電圧といった、液晶表示装置1の動作に必要な各種の電圧を生成し、これら電圧を対応する回路に供給する。
The
制御回路115は、液晶表示装置1の動作を統括的に制御する。制御回路115は、外部から表示データDT及び制御信号CNTを受ける。制御回路115は、表示データDT及び制御信号CNTに基づいて、各種の制御信号を生成し、生成した制御信号を対応する回路に送る。
The
次に、液晶表示装置1の動作を説明する。液晶表示装置1において画像の表示が行われるに際して、制御回路115に表示データDTと制御信号CNTとが入力される。表示データDTは、画像を構成するそれぞれの画素の階調レベルを表すデータである。制御回路115は、制御信号CNTから制御信号を生成する。生成される制御信号は、例えば垂直同期信号及び水平同期信号である。制御回路115は、垂直同期信号及び水平同期信号をそれぞれ決められたタイミングで走査線駆動回路111に送る。また、制御回路115は、垂直同期信号及び水平同期信号をそれぞれ決められたタイミングで信号線駆動回路112に送る。さらに、制御回路115は、表示データを信号線駆動回路112に送る。
Next, the operation of the liquid crystal display device 1 will be described. When the image is displayed on the liquid crystal display device 1, the display data DT and the control signal CNT are input to the
走査線駆動回路111は、水平同期信号を受ける毎に走査線GLを介してスイッチング素子101をオンする走査信号を送る。これにより、水平同期信号に同期して、走査線GL1、GL2、…、の順で1行ずつ、スイッチング素子101がオンする。
The scanning
信号線駆動回路112は、表示データをデコードし、表示データによって表される階調レベルに対応した振幅を有する表示信号を生成する。そして、信号線駆動回路112は、水平同期信号を受ける毎に、信号線SLを介して1行分の表示信号を送る。スイッチング素子101がオンされているとき、表示信号は対応する画素PXの表示電極DEに印加される。これにより、対応する画素PXの液晶層LCには、表示信号に応じた表示電極電圧と共通電極CEに印加されている共通電圧との差分に応じた電圧が印加される。液晶は、印加される電圧の大きさに応じて透過率が変化する特性を有する。このため、例えばガラス基板GSの裏面に配置されたバックライトの光の透過率は、液晶容量Clcにかかる電圧によって変化する。これにより、それぞれの画素PXは、階調レベルに応じた輝度の光を透過させる。このようにして、液晶表示装置1における画像の表示が行われる。
The signal
また、蓄積容量Csには、液晶容量Clcと同じ大きさの電圧が印加される。蓄積容量Csにより、表示電極DEに生じる電位変動が抑制され、液晶層LCに印加される電圧が次の表示信号が印加されるまで保持される。 Further, a voltage having the same magnitude as that of the liquid crystal capacity Clc is applied to the storage capacity Cs. The storage capacity Cs suppresses the potential fluctuation that occurs in the display electrode DE, and the voltage applied to the liquid crystal layer LC is maintained until the next display signal is applied.
ここで、液晶は、直流電圧が印加され続けると劣化する特性を有する。このため、信号線駆動回路112は、液晶層LCに印加される電圧の極性、すなわち表示電極DEに印加する表示信号の極性を一定間隔で反転させる交流駆動を行う。この一定間隔は、例えば垂直同期信号を受ける間隔である1フレーム間隔である。
Here, the liquid crystal has a characteristic that it deteriorates when a DC voltage is continuously applied. Therefore, the signal
図5は、液晶表示装置1の駆動時の信号波形を示す図である。図5は、上から順に走査線GL1-GL5の走査信号、表示電極電圧(正極駆動時、負極駆動時)を示している。また、図5では、各行の画素PXに同一の階調レベルに対応した表示信号が印加されるものとしている。 FIG. 5 is a diagram showing a signal waveform when the liquid crystal display device 1 is driven. FIG. 5 shows the scanning signal of the scanning lines GL1-GL5 and the display electrode voltage (during positive electrode drive and negative electrode drive) in order from the top. Further, in FIG. 5, it is assumed that a display signal corresponding to the same gradation level is applied to the pixel PX of each row.
交流駆動では、図4に示した画素PXのスイッチング素子(TFT)101のゲート電極Gと表示電極DEとの間の寄生容量によってスイッチング素子101のオフ時にフィードスルー電圧が発生する。フィードスルー電圧により、表示電極電圧には電圧降下が発生する。スイッチング素子101のオン期間よりもオフ期間の方が十分に長い場合、表示電極電圧の平均値からフィードスルー電圧を引いた電圧が実質的な液晶層LCにかかる電圧の平均値となる。このようなフィードスルー電圧の影響により、正極駆動時と負極駆動時とで液晶層LCにかかる電圧の平均値の絶対値に差が生じる。つまり、正極駆動時には液晶層にかかる電圧は本来の電圧よりも低くなり、負極駆動時には液晶層にかかる電圧は本来の電圧よりも高くなる。正極駆動時と負極駆動時とでの液晶層LCにかかる電圧の違いは、1フレーム周期のフリッカとなって表れる。ここで、フィードスルー電圧がすべての水平期間で一定であれば、共通電圧をフィードスルー電圧の分だけ増加させておくことにより、フィードスルー電圧による電圧降下の影響は補正され得る。
In the AC drive, a feedthrough voltage is generated when the switching
これに対し、走査線GLの抵抗及び容量の影響によって走査信号が鈍った場合、スイッチング素子101がオフとなる電圧は走査信号に鈍りのない場合に比べ高くなる。このためフィードスルー電圧は低くなる。例えば、図2A及び図2Bに示すように、M2層の走査線GL3、GL4の配線幅のほうがM1層の走査線GL1、GL2、GL5の配線幅よりも狭い場合、走査線GL3、GL4の配線抵抗のほうが走査線GL1、GL2、GL5の配線抵抗よりも高くなる。したがって、図5で示すように、走査線GL3、GL4の走査信号には鈍りが生じ得る。走査線GL3、GL4の走査信号に鈍りが生じているとすると、図5に示すように、走査線GL3及びGL4に対応した水平期間のフィードスルー電圧は、走査線GL1、2及びGL5に対応した水平期間のフィードスルー電圧よりも低くなる。結果として、走査線GL3及びGL4に対応した水平期間において液晶層LCにかかる電圧の平均値は、他の水平期間よりも高くなってしまう。液晶層LCにかかる電圧の違いは、1フレーム期間内の表示の際の横スジとなって表れる。また、走査信号に鈍りがない時と同様に正極駆動時と負極駆動時とでの液晶層LCにかかる電圧の違いは、1フレーム周期のフリッカとなって表れる。ただし、走査線GL1、GL2、GL5に対応した水平期間と走査線GL3、GL4に対応した水平期間とではフィードスルー電圧の大きさが異なる。したがって、例えば走査線GL1、GL2、GL5に対応した水平期間におけるフィードスルー電圧に合わせて共通電圧を増加させたとしても、走査線GL3、GL4に対応した水平期間におけるフリッカは抑制されない。
On the other hand, when the scanning signal is blunted due to the influence of the resistance and capacitance of the scanning line GL, the voltage at which the
図6は、実施形態の液晶表示装置の駆動方法を示す図である。実施形態では多層配線構造を有する走査線GLの層毎の出来栄えの差に起因する層毎のフィードスルー電圧の違いを、走査線GLの層毎のグループの単位で補正する。具体的には、信号線駆動回路112は、2水平期間毎に、表示電極DEに印加する階調レベルに応じた表示信号に補正値を加える。図6の「a」は、M1層の走査線GLに接続される画素PIXのグループであるグループaの表示電極電圧の平均値である。また、図6の「b」は、M2層の走査線GLに接続される画素PIXのグループであるグループbの平均値である。グループbでは、本来の印加されるべき表示信号にさらに補正値が加えられることにより、表示電極電圧の平均値が層毎のフィードスルー電圧の差分だけ低下される。この状態においてグループaの表示電極電圧の平均値とグループbの表示電極電圧の平均値からそれぞれで異なる大きさのフィードスルー電圧が引かれることによって、同じ階調レベルに対応した表示信号が印加されているときには、液晶層LCにかかる電圧の平均値は走査線GLの層によらずに一定になる。
FIG. 6 is a diagram showing a driving method of the liquid crystal display device of the embodiment. In the embodiment, the difference in the feedthrough voltage for each layer due to the difference in the performance of each layer of the scanning line GL having the multilayer wiring structure is corrected for each layer of the scanning line GL. Specifically, the signal
図7A及び図7Bは、実施形態の液晶表示装置の駆動方法における画素PIX毎の表示電極電圧の平均値の配置を示す図である。図7Aは正極駆動時の表示電極電圧の平均値の配置であり、図7Bは負極駆動時の表示電極電圧の平均値の配置である。図7A及び図7Bの「a」は、M1層の走査線GLに接続される画素PIXのグループであるグループaの平均値であることを意味している。「b」は、M2層の走査線GLに接続される画素PIXのグループであるグループbの平均値であることを意味している。図7A及び図7Bに示すように、2行毎に同一のグループになる。 7A and 7B are diagrams showing the arrangement of the average value of the display electrode voltage for each pixel PIX in the driving method of the liquid crystal display device of the embodiment. FIG. 7A shows the arrangement of the average value of the display electrode voltage when the positive electrode is driven, and FIG. 7B shows the arrangement of the average value of the display electrode voltage when the negative electrode is driven. “A” in FIGS. 7A and 7B means that it is the average value of group a, which is a group of pixels PIX connected to the scanning line GL of the M1 layer. “B” means that it is the average value of group b, which is a group of pixels PIX connected to the scanning line GL of the M2 layer. As shown in FIGS. 7A and 7B, every two rows form the same group.
図8は、表示信号の補正値の算出方法について示すフローチャートである。表示信号の補正値は、aグループとbグループの表示電極電圧の平均値の差分を測定することで求めることができる。図8の処理は、例えば液晶表示装置1の製造時に実施され得る。 FIG. 8 is a flowchart showing a method of calculating a correction value of a display signal. The correction value of the display signal can be obtained by measuring the difference between the average values of the display electrode voltages of the a group and the b group. The process of FIG. 8 may be performed, for example, at the time of manufacturing the liquid crystal display device 1.
ステップS1において、作業者は、液晶表示装置1により、aグループの測定用パターンの表示を開始させる。図9Aは、aグループの測定用パターンを示す図である。図9Aaに示すように、aグループの測定用パターンでは、aグループに属する画素PIXを点灯状態とし、bグループに属する画素PIXを不灯状態とする。点灯状態とする画素PIXの表示データは、同じ中間階調レベルを表す表示データであるとする。また、不灯状態とする画素PIXに印加される表示信号は、同じ黒レベルを表す表示データであるとする。不灯状態が用いられるのは異なるグループの影響を排除するためである。点灯状態として中間階調レベルを表す表示データが用いられるのは、最低階調レベル及び最大階調レベルに比べて中間階調レベルの方がより小さい電位の変化で透過率を変化させる特性を液晶が有しているためである。勿論、点灯状態として、中間階調レベル以外の表示データが用いられてもよい。 In step S1, the operator starts the display of the measurement pattern of the a group by the liquid crystal display device 1. FIG. 9A is a diagram showing a measurement pattern of group a. As shown in FIG. 9Aa, in the measurement pattern of group a, the pixel PIX belonging to group a is turned on and the pixel PIX belonging to group b is turned off. It is assumed that the display data of the pixel PIX in the lit state is display data representing the same intermediate gradation level. Further, it is assumed that the display signal applied to the pixel PIX in the non-lighting state is display data representing the same black level. The non-lighting condition is used to eliminate the effects of different groups. The display data representing the intermediate gradation level is used as the lighting state because the intermediate gradation level has a characteristic that the transmittance is changed by a change in a smaller potential than the minimum gradation level and the maximum gradation level. This is because it has. Of course, display data other than the intermediate gradation level may be used as the lighting state.
ステップS2において、作業者は、液晶表示装置1の表示を見ながら、フリッカが最小になるように共通電極駆動回路113で生成される共通電圧を操作する。前述したように、共通電圧が操作されていないとき、正極駆動時と負極駆動時とでの液晶層にかかる電圧の違いはフリッカとなって表れる。作業者は、このフリッカが見えなくなるように共通電圧を操作する。ステップS2で操作された共通電圧の値は、グループaの共通電圧の値として例えばパーソナルコンピュータに入力される。なお、共通電圧の操作は自動的に行われてもよい。つまり、共通電極駆動回路113は、正極駆動時と負極駆動時との間のグループaの画素PIXのフリッカが最小となるように共通電圧を操作してよい。
In step S2, the operator operates the common voltage generated by the common
ステップS3において、作業者は、液晶表示装置1により、bグループの測定用パターンの表示を開始させる。図9Bは、bグループの測定用パターンを示す図である。図9Bに示すように、bグループの測定用パターンでは、aグループに属する画素PIXを不灯状態とし、bグループに属する画素PIXを点灯状態とする。点灯状態及び不灯状態のときの階調レベルは、aグループの測定用パターンと同じである。 In step S3, the operator starts the display of the measurement pattern of the b group by the liquid crystal display device 1. FIG. 9B is a diagram showing a measurement pattern of group b. As shown in FIG. 9B, in the measurement pattern of group b, the pixel PIX belonging to group a is turned off and the pixel PIX belonging to group b is turned on. The gradation level in the lighting state and the non-lighting state is the same as the measurement pattern of group a.
ステップS4において、作業者は、液晶表示装置1の表示を見ながら、フリッカが最小になるように共通電極駆動回路113で生成される共通電圧を操作する。ステップS4で操作された共通電圧の値は、グループbの共通電圧の値として例えばパーソナルコンピュータに入力される。なお、共通電圧の操作は自動的に行われてもよい。つまり、共通電極駆動回路113は、正極駆動時と負極駆動時との間のグループbの画素PIXのフリッカが最小となるように共通電圧を操作してよい。
In step S4, the operator operates the common voltage generated by the common
ステップS5において、パーソナルコンピュータは、グループaの共通電圧とグループbの共通電圧との差分を算出する。グループaとグループbとでフィードスルー電圧が同じであれば、フリッカが見えなくなる共通電圧の値は同じになる。つまり、グループaの共通電圧とグループbの共通電圧との差分は、そのままグループaのフィードスルー電圧とグループbのフィードスルー電圧との差分になる。そして、パーソナルコンピュータは、液晶表示装置1の補正値メモリ112aに、共通電圧の差分の値、すなわちフィードスルー電圧の差分の値を補正値として補正値メモリ112aに記憶させる。その後、図8の処理は終了する。
In step S5, the personal computer calculates the difference between the common voltage of the group a and the common voltage of the group b. If the feedthrough voltage is the same in the group a and the group b, the value of the common voltage at which the flicker disappears becomes the same. That is, the difference between the common voltage of the group a and the common voltage of the group b becomes the difference between the feedthrough voltage of the group a and the feedthrough voltage of the group b as it is. Then, the personal computer stores the difference value of the common voltage, that is, the difference value of the feedthrough voltage in the
図8の処理以後、信号線駆動回路112は、グループbに対応した画素の表示の際には、表示電極DEに印加する本来の階調レベルに応じた表示信号に補正値を加えることによって、グループbにおける表示電極電圧の平均値をグループaにおける表示電極電圧の平均値よりも走査線の層のグループ毎のフィードスルー電圧の差分だけ低くする。
After the processing of FIG. 8, the signal
以上説明したように実施形態によれば、多層配線構造を有する走査線の層毎の出来栄えの差に起因するフィードスルー電圧の差の影響が走査線の層のグループ毎の表示電極電圧の平均値の制御によって補正される。これにより、走査線が多層配線構造であっても表示品位の低下が抑制される。 As described above, according to the embodiment, the influence of the difference in feedthrough voltage due to the difference in the performance of each layer of the scanning line having the multilayer wiring structure is the average value of the display electrode voltage for each group of the layers of the scanning line. It is corrected by the control of. As a result, even if the scanning line has a multi-layer wiring structure, deterioration of display quality is suppressed.
[変形例]
実施形態の変形例を説明する。前述した実施形態では、多層配線構造を有する走査線の層毎の出来栄えの差に起因するフィードスルー電圧の差の影響がグループ毎の表示電極電圧の平均値の制御によって補正される。これに対し、多層配線構造を有する走査線の層毎の出来栄えの差に起因するフィードスルー電圧の差の影響によるグループ毎の輝度差が著しく、大きな横スジ等が発生しているときには、図10のように表示電極電圧そのもので輝度が補正されてもよい。この場合、輝度の測定に際しては、図9A及び図9Bで示した測定用パターンが用いられ得る。例えば、図9Aの測定用パターンで表示がされてグループaの各画素の輝度が測定され、また、図9Bの測定用パターンで表示がされてグループbの各画素の輝度が測定される。そして、グループaの各画素の輝度とグループbの各画素の輝度との差がゼロになるbグループの表示信号の振幅の値が求められ、この表示信号の振幅の値が補正値として補正値メモリ112aに記憶される。信号線駆動回路112は、グループbに対応した画素の表示の際には、表示電極DEに印加する本来の階調レベルに応じた表示信号に補正値を加えることによって、グループbにおける表示電極電圧をグループaにおける表示電極電圧よりもフィードスルー電圧の差分だけ変える。このようにして、走査線が多層配線構造であっても表示品位の低下が抑制される。
[Modification example]
A modification of the embodiment will be described. In the above-described embodiment, the influence of the difference in feedthrough voltage due to the difference in performance between layers of the scanning line having the multilayer wiring structure is corrected by controlling the average value of the display electrode voltage for each group. On the other hand, when the difference in brightness between groups due to the influence of the difference in feedthrough voltage due to the difference in the performance of each layer of the scanning line having a multi-layer wiring structure is remarkable and a large horizontal streak or the like occurs, FIG. The brightness may be corrected by the display electrode voltage itself as described above. In this case, the measurement patterns shown in FIGS. 9A and 9B can be used for measuring the luminance. For example, it is displayed by the measurement pattern of FIG. 9A and the brightness of each pixel of the group a is measured, and is displayed by the measurement pattern of FIG. 9B and the brightness of each pixel of the group b is measured. Then, the amplitude value of the display signal of the b group in which the difference between the brightness of each pixel of the group a and the brightness of each pixel of the group b becomes zero is obtained, and the amplitude value of this display signal is the correction value as the correction value. It is stored in the
また、実施形態では、走査線は2層構造である。走査線は、3層構造以上の多層構造を有していてもよい。この場合も、走査線の層毎にグループ分けされる。そして、補正値は、グループ毎に補正値メモリ112aに記憶される。
Further, in the embodiment, the scanning line has a two-layer structure. The scanning line may have a multi-layer structure of three or more layers. In this case as well, the scanning lines are grouped by layer. Then, the correction value is stored in the
本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。 The present invention is not limited to the above embodiment, and can be variously modified at the implementation stage without departing from the gist thereof. In addition, each embodiment may be carried out in combination as appropriate, in which case the combined effect can be obtained. Further, the above-described embodiment includes various inventions, and various inventions can be extracted by a combination selected from a plurality of disclosed constituent requirements. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiment, if the problem can be solved and the effect is obtained, the configuration in which the constituent elements are deleted can be extracted as an invention.
1…液晶表示装置、10…画素アレイ、101…スイッチング素子、Clc…液晶容量、DE…表示電極、CE…共通電極、GL…走査線、SL…信号線、111…走査線駆動回路、112…信号線駆動回路、112a…補正値メモリ、113…共通電極駆動回路、114…電圧発生回路、115…制御回路。 1 ... liquid crystal display device, 10 ... pixel array, 101 ... switching element, Clc ... liquid crystal capacity, DE ... display electrode, CE ... common electrode, GL ... scanning line, SL ... signal line, 111 ... scanning line drive circuit, 112 ... Signal line drive circuit, 112a ... Correction value memory, 113 ... Common electrode drive circuit, 114 ... Voltage generation circuit, 115 ... Control circuit.
Claims (5)
それぞれの前記スイッチング素子に接続され、前記スイッチング素子をオンするための走査信号を伝送する複数の走査線と、
それぞれの前記スイッチング素子に接続され、前記スイッチング素子を介して前記液晶容量に印加される表示信号を伝送する複数の信号線と、
複数の前記信号線のそれぞれに前記表示信号を印加する信号線駆動回路と、
を具備し、
複数の前記走査線は、多層配線構造を有し、
前記信号線駆動回路は、前記走査線の層毎に異なる補正値を加えた前記表示信号を対応する前記信号線に印加する液晶表示装置。 A plurality of pixels having a switching element and a liquid crystal capacity connected to the switching element, and
A plurality of scanning lines connected to each of the switching elements and transmitting a scanning signal for turning on the switching element.
A plurality of signal lines connected to each of the switching elements and transmitting a display signal applied to the liquid crystal capacitance via the switching element, and a plurality of signal lines.
A signal line drive circuit that applies the display signal to each of the plurality of signal lines,
Equipped with
The plurality of scanning lines have a multi-layer wiring structure and have a multi-layer wiring structure.
The signal line drive circuit is a liquid crystal display device that applies the display signal to which a correction value different for each layer of the scanning line is applied to the corresponding signal line.
前記補正値は、一定間隔毎に前記液晶容量に印加される前記表示信号の平均値に基づいて算出される、
請求項1に記載の液晶表示装置。 The signal line drive circuit inverts the polarity of the display signal at regular intervals, and the signal line drive circuit reverses the polarity of the display signal at regular intervals.
The correction value is calculated based on the average value of the display signals applied to the liquid crystal capacity at regular intervals.
The liquid crystal display device according to claim 1.
前記補正値は、一定間隔毎に前記液晶容量に印加される前記表示信号の振幅に基づいて算出される、
請求項1に記載の液晶表示装置。 The signal line drive circuit inverts the polarity of the display signal at regular intervals, and the signal line drive circuit reverses the polarity of the display signal at regular intervals.
The correction value is calculated based on the amplitude of the display signal applied to the liquid crystal capacity at regular intervals.
The liquid crystal display device according to claim 1.
前記信号線駆動回路により、前記走査線の層毎に異なる補正値を加えた前記表示信号を対応する前記信号線に印加することを具備する液晶表示装置の駆動方法。 A plurality of pixels having a switching element and a liquid crystal capacitance connected to the switching element, and a plurality of scanning lines connected to each of the switching elements and transmitting a scanning signal for turning on the switching element, respectively. A plurality of signal lines connected to the switching element and transmitting a display signal applied to the liquid crystal capacitance via the switching element, and a signal line drive circuit for applying the display signal to each of the plurality of signal lines. The plurality of scanning lines are a method for driving a liquid crystal display device having a multi-layer wiring structure.
A method for driving a liquid crystal display device, comprising applying the display signal to which a correction value different for each layer of the scanning line is added to the corresponding signal line by the signal line driving circuit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020182057A JP2022072553A (en) | 2020-10-30 | 2020-10-30 | Liquid crystal display device and method for driving the same |
TW110140021A TWI813047B (en) | 2020-10-30 | 2021-10-28 | Liquid crystal display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020182057A JP2022072553A (en) | 2020-10-30 | 2020-10-30 | Liquid crystal display device and method for driving the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022072553A true JP2022072553A (en) | 2022-05-17 |
Family
ID=81604054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020182057A Pending JP2022072553A (en) | 2020-10-30 | 2020-10-30 | Liquid crystal display device and method for driving the same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2022072553A (en) |
TW (1) | TWI813047B (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI253051B (en) * | 2004-10-28 | 2006-04-11 | Quanta Display Inc | Gate driving method and circuit for liquid crystal display |
KR101284287B1 (en) * | 2010-12-21 | 2013-07-08 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for manufacturing the same |
US9465463B2 (en) * | 2011-10-30 | 2016-10-11 | Yongman Lee | Display and touch panels with drive and sense techniques |
TWI571852B (en) * | 2014-03-18 | 2017-02-21 | 群創光電股份有限公司 | Organic light-emitting diode display device and driving method thereof |
TWM514086U (en) * | 2015-07-28 | 2015-12-11 | Giantplus Technology Co Ltd | Display driving circuit, display driving chip, and display |
KR102318764B1 (en) * | 2017-04-26 | 2021-10-29 | 삼성디스플레이 주식회사 | Display apparatus |
-
2020
- 2020-10-30 JP JP2020182057A patent/JP2022072553A/en active Pending
-
2021
- 2021-10-28 TW TW110140021A patent/TWI813047B/en active
Also Published As
Publication number | Publication date |
---|---|
TW202234374A (en) | 2022-09-01 |
TWI813047B (en) | 2023-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101495695B1 (en) | Method and apparatus for driving active matrix display panel, and display | |
JP5964905B2 (en) | LCD panel | |
US9030452B2 (en) | Liquid crystal display and driving method thereof | |
TWI540569B (en) | A display device and a driving method thereof | |
US8994760B2 (en) | Liquid crystal display device and method for driving a liquid crystal display device | |
KR101730552B1 (en) | In-Plane Switching Mode LCD and method of driving the same | |
KR20160045176A (en) | Display apparatus and method of driving the display apparatus | |
KR20070060757A (en) | Display device and driving apparatus thereof | |
WO2020012654A1 (en) | Display device | |
KR101842064B1 (en) | Driving apparatus and driving method of liquid crsytal display | |
KR101712015B1 (en) | In-Plane Switching Mode LCD and method of driving the same | |
JP4498043B2 (en) | Liquid crystal display device, liquid crystal display device repair method, and liquid crystal display device drive method | |
WO2017033341A1 (en) | Liquid crystal display device | |
US7385580B2 (en) | Active matrix display device for changing voltage based on mode of operation | |
JP2022072553A (en) | Liquid crystal display device and method for driving the same | |
WO2013099189A1 (en) | Display apparatus | |
JP2011164236A (en) | Display device | |
WO2010125716A1 (en) | Display device and drive method for display devices | |
JP2017142312A (en) | Liquid crystal display panel, liquid crystal display, and method for manufacturing liquid crystal display panel | |
JP5418388B2 (en) | Liquid crystal display | |
KR20160073690A (en) | LIQUID CRYSTAL DISPLAY DEVICE having white pixel | |
KR101510385B1 (en) | Display device | |
KR102404392B1 (en) | Large Area Liquid Crystal Display Having Narrow Bezel Structure | |
WO2012077647A1 (en) | Liquid crystal panel, display device, and method for driving the liquid crystal panel | |
JP2014167514A (en) | Liquid crystal display device and driving method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240517 |