JP2022059371A - 突入電流防止回路 - Google Patents

Abstract

【課題】ピークホールド回路によって動作を安定させつつ、システムの立ち上がりの遅延を低減することが可能な突入電流防止回路を提供する。【解決手段】本発明にかかる突入電流防止回路１００の代表的な構成は、交流電源１１０と、交流電源を整流する整流回路１１２と、整流回路の出力電圧を平滑するコンデンサ１１４と、整流回路とコンデンサの間に接続された電流制限抵抗１３０と、電流制限抵抗のバイパス回路に配置されたスイッチング素子１３４と、電流制限抵抗の負荷側電圧と所定の基準電圧とを比較してスイッチング素子をＯＮにする比較器１４０とを備え、電流制限抵抗の負荷側と比較器との間にピークホールド回路１５０を挿入し、さらに、ピークホールド回路のコンデンサ１５４と並列に、基準電圧より高い所定の降伏電圧を有するツェナーダイオード１６０を配置したことを特徴とする。【選択図】図３

Description

本発明は、コンデンサで平滑する交流電源の突入電流防止回路に関するものである。

交流電源を整流して直流にする電源回路では、リップル電流を平滑するためにコンデンサが用いられる。この構成において、電源投入時の充電過渡期には極めて低い抵抗になるため突入電流が発生する。

突入電流を防止ないし抑制するための回路として、充電過渡期には電流制限抵抗を介してコンデンサに充電し、コンデンサの充電が進んでから電流制限抵抗をバイパスする構成が知られている。例えば特許文献１には電流制限抵抗（限流抵抗）の両端電圧を比較し、電流制限抵抗の負荷側の電圧が上昇したらスイッチング素子（リレー）を閉じる（ＯＮにする）構成が記載されている。

また特許文献２には、整流回路（整流ダイオードブリッジ）の前後の電圧を比較して、突入電流制限用の抵抗をスイッチング素子（リレー）でバイパスする構成が記載されている。なお特許文献２には、整流回路の交流側から比較器（電圧差監視回路）への信号を、ピークホールド回路を介して入力する構成が記載されている（文献２の段落００１５、図３参照）。

特開平０６－１４１５４８号公報 特開２０００－０２３３５７号公報

特許文献２に記載されているように、比較器にピークホールド回路を介して入力することにより、比較器への入力電圧を安定させて、誤動作を低減させることができる。しかしながら、ピークホールド回路によって電圧が下がりにくくなるため（ピークを保持している時間があるため）、システムの立ち上がりに遅延が生じ、操作開始までの待ち時間が長くなってしまうという問題がある。

なおピークホールド回路においては、コンデンサと並列に放電用の抵抗を配置して、コンデンサの電荷を徐々に放電する構成が取られる場合もある。しかしピークをホールドするという目的から抵抗値の高いものを選定する必要があり、放電用の抵抗の抵抗値を下げて迅速に放電させることは本末転倒である。

そこで本発明は、ピークホールド回路によって動作を安定させつつ、システムの立ち上がりの遅延を低減することが可能な突入電流防止回路を提供することを目的としている。

上記課題を解決するために、本発明にかかる突入電流防止回路の代表的な構成は、交流電源と、交流電源を整流する整流回路と、整流回路の出力電圧を平滑するコンデンサと、整流回路とコンデンサの間に接続された電流制限抵抗と、電流制限抵抗のバイパス回路に配置されたスイッチング素子と、電流制限抵抗の負荷側電圧と所定の基準電圧とを比較してスイッチング素子をＯＮにする比較器とを備え、電流制限抵抗の負荷側と比較器との間にピークホールド回路を挿入し、さらに、ピークホールド回路のコンデンサと並列に、基準電圧より高い所定の降伏電圧を有するツェナーダイオードを配置したことを特徴とする。

上記構成によれば、コンデンサに印加される電圧はツェナーダイオードの降伏電圧にクランプされる。したがってコンデンサの電圧が下がり始める電圧値が、ツェナーダイオードがない場合に比べて低くなるので、ツェナーダイオードを追加したほうが短い時間で基準電圧を下回り、システムの立ち上がりの遅延を低減することが可能となる。

ピークホールド回路と比較器との間に、ピークホールド回路の出力電圧と電流制限抵抗の整流回路側電圧との差分を増幅する差分増幅器を備えていてもよい。

差分を増幅することにより、基準電圧の電圧値を高くすることができる。これによりＳ／Ｎ（シグナル／ノイズ比）を高くすることができるため、ノイズの影響を低減させることができる。

さらに、電流制限抵抗の整流回路側と差分増幅器との間に第２のピークホールド回路を挿入してもよい。

ピークホールド回路は時定数があるため遅延を生じる。電流制限抵抗の負荷側のみにピークホールド回路を挿入すると、電流制限抵抗の負荷側電圧と整流回路側電圧との間にずれを生じてしまい、正確な差分が取れないおそれがある。またピークホールド回路には何らかのゲイン（減衰）があるため、タイミングによっては負荷側電圧と整流回路側電圧の高低が逆転してしまうおそれもある。そこで整流回路側にもピークホールド回路を挿入し、遅延とゲインを一致させることで、正しく差分を取ることが可能となる。

本発明によれば、ピークホールド回路によって動作を安定させつつ、システムの立ち上がりの遅延を低減することが可能な突入電流防止回路を提供することができる。

比較例１を説明する図である。 比較例２を説明する図である。 第１実施形態にかかる突入電流防止回路の構成を説明する図である。 第２実施形態にかかる突入電流防止回路の構成を説明する図である。 第３実施形態にかかる突入電流防止回路の構成を説明する図である。

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示または説明を省略する。

図１は比較例１を説明する図、図２は比較例２を説明する図、図３は本発明の第１実施形態にかかる突入電流防止回路の構成を説明する図である。比較例と実施形態において説明の重複する部分については同一の符号を付して説明を省略する。

図１（ａ）に示す突入電流防止回路１０において、交流電源１１０を整流する整流回路１１２からは脈動電流（脈流）が出力されるため、これを平滑するコンデンサ１１４が備えられている。コンデンサ１１４の両端は任意の負荷１２０に対する電源になっていて、それぞれ電源正側Ｐ、電源負側Ｎ（パワーグランド）とする。

比較例１では電源負側ＮとＧＮＤ（シグナルグランド）との間に電流制限抵抗１３０と、電流制限抵抗１３０をバイパスするバイパス回路１３２、およびバイパス回路１３２を開閉するスイッチング素子１３４が配置されている。なお電源正側Ｐと整流回路１１２との間に電流制限抵抗を配置した場合であっても、以下に述べる説明はそのまま適用することができる。

ここで、電源投入時の充電過渡期には、まだコンデンサ１１４に電荷が溜まっていないため、突入電流が発生する。そこで突入電流を防止ないし抑制するための回路として、充電過渡期には電流制限抵抗１３０を介して電流を流し、コンデンサ１１４の充電が進んでから電流制限抵抗１３０をバイパスする。

図１（ａ）に示す比較例１では、比較器１４０の一方には所定の基準電圧Vrefを入力し、他方には電流制限抵抗１３０の負荷側電圧（以下、Ａ点電圧）を直接入力する。Ａ点電圧は電流制限抵抗１３０に電流が多く流れると高くなり、電流が少なくなると低くなる。コンデンサ１１４に電荷が溜まると流れる電流が少なくなるので、徐々に電圧も低くなっていく。そこで比較器１４０においてＡ点電圧が基準電圧Vrefを下回ったら、比較器１４０はスイッチング素子１３４をＯＮにする信号を出力する。これにより電流は電流制限抵抗１３０を通るのをやめてバイパス回路１３２を通るようになる。スイッチング素子１３４がＯＮになった状態をシステムが立ち上がるタイミングとする。

ところが整流回路１１２の出力が脈動しているから、Ａ点電圧は図１（ｂ）に示すように脈動しながら減衰する。するとＡ点電圧は、完全に基準電圧Vrefを下回る前に、極めて短時間ながら何度も基準電圧Vrefを下回る。これに応じて図１（ｃ）に示すように、比較器１４０が短時間に何度もスイッチング素子１３４をＯＮにするチャタリングを生じる。一般的に突入電流はコンデンサ充電完了直前の一度のみを想定していて、基準電圧Vrefはスイッチング素子１３４やコンデンサ１１４がこの一度の突入電流の電流に耐えられる範囲に算出しており、複数回流れることを想定していないので、短時間に複数回流れることでスイッチング素子やコンデンサに負荷がかかりすぎて故障を招く可能性がある。

さらに、スイッチング素子が外部からスイッチング素子のＯＮ状態、ＯＦＦ状態を切り替えられる自己消弧能力を持たないサイリスタなどの場合、一度ＯＮ状態になるとその後ＯＮ状態が続いてしまうため、前記脈動による誤動作が起こると負荷１２０にも突入電流が発生してしまう。

図２（ａ）に示す比較例２の突入電流防止回路２０においては、図１（ａ）の突入電流防止回路１０に加えて、電流制限抵抗１３０の負荷側（Ａ点）と比較器１４０との間にピークホールド回路１５０を挿入している。ピークホールド回路１５０の比較器１４０側をＢ点とする。ピークホールド回路１５０はダイオード１５２とコンデンサ１５４との組み合わせからなり、Ａ点電圧がＢ点電圧より高くなればダイオード１５２に電流が流れてコンデンサ１５４に電荷が溜まるが、Ａ点電圧が低くなっても逆流しない。ただしこれだけではコンデンサ１５４の電荷の逃げ場がないので、コンデンサ１５４と並列に放電用の抵抗１５６を配置して、コンデンサ１５４の電荷を徐々に放電する。

図２（ａ）の比較例２においても、図２（ｂ）に示すように、Ａ点電圧は脈動しながら減衰する。しかしながらピークホールド回路１５０があることにより、比較器１４０に入力されるＢ点電圧は平滑化されて、Ｂ点電圧が基準電圧Vrefを下回るのは一度のみである。したがって図２（ｃ）に示すように、比較器１４０がスイッチング素子１３４をＯＮにするのも一度のみであり、各素子に過負荷をかけることを避けることができる。

ただしＢ点電圧が降下するのは、Ａ点電圧がＢ点電圧より低いときに、放電用の抵抗１５６からコンデンサ１５４の電荷を放電することによる。すると図２（ｃ）からわかるように、Ｂ点電圧はＡ点電圧よりも電圧が下がりにくくなる。比較例１ではＴ１のタイミングでシステムの立ち上がっていたところ、比較例２ではＴ１より大幅に遅いＴ２のタイミングになってからシステムが立ち上がることになってしまう。

そこで図３（ａ）に示す実施形態１の突入電流防止回路１００では、ピークホールド回路１５０のコンデンサ１５４と並列に、ツェナーダイオード１６０を配置している。図３ではコンデンサ１５４の後段にツェナーダイオード１６０を配置して図示しているが、ダイオード１５２の後段であればよく、コンデンサ１５４とツェナーダイオード１６０の順序は問わない。ツェナーダイオード１６０の降伏電圧（ツェナー電圧）は、基準電圧Vrefより高い所定の電圧に設定している。降伏電圧が基準電圧Vrefより低いと、最初からＢ点の電圧が基準電圧よりも低くなってしまい、スイッチング素子１３４がＯＮになってしまうためである。

上記構成によれば、図３（ｂ）に示すように、コンデンサ１５４に印加される電圧はツェナーダイオード１６０の降伏電圧にクランプされる。したがってコンデンサ１５４の電圧が下がり始める電圧値が、比較例２（ツェナーダイオードがない場合）に比べて低くなる。これにより、実施形態１のＢ点電圧は比較例２のＴ２より早いタイミングＴ３で基準電圧Vrefを下回る。このように、本発明によれば、ピークホールド回路によって動作を安定させつつ、システムの立ち上がりの遅延を低減することが可能な突入電流防止回路を提供することができる。

図４は第２実施形態にかかる突入電流防止回路２００の構成を説明する図である。上述の比較例または実施形態と説明の重複する部分については同一の符号を付して説明を省略する。

電流制限抵抗１３０の負荷側電圧（Ａ点電圧）は小さいものであるため、ノイズの影響を受けやすい。例えば図３の突入電流防止回路１００において外乱ノイズによってＢ点電圧が振動すれば、基準電圧Vref付近でチャタリングが生じる可能性も十分にある。

そこで図４に示す突入電流防止回路２００においては、ピークホールド回路１５０と比較器１４０との間に、ピークホールド回路１５０の出力電圧と、電流制限抵抗１３０の整流回路側電圧（以下、Ｃ点電圧）との差分を増幅する差分増幅器１７０を備えている。

電流制限抵抗１３０の端子間電圧を取ることにより（Ａ点電圧とＣ点電圧の差分を取るとにより）、基準電圧Vrefと差分電圧のＧＮＤが共通になるため、正確に比較できる。また回路の他の素子から流れる電流の影響を受けることなく、電流制限抵抗１３０にかかる電圧のみを取り出すことができる。差分増幅器１７０の出力の電圧（以下、Ｄ点電圧）の増幅率は１より大きい任意の倍率（例えば数倍～数十倍）とすることができる。なお倍率が１のときは差分器であって、差分増幅器とは呼ばない。

差分増幅器１７０によって、Ｄ点電圧はＡ点電圧よりも任意に大きくすることができる。すると、これと比較する基準電圧Vrefの電圧値も高くすることができる。これによりＳ／Ｎ（シグナル／ノイズ比）を高くすることができるため、ノイズの影響を低減させることができる。

ただし、図２（ｂ）からもわかるように、ピークホールド回路１５０は整流回路１１２の脈動から遅延を生じる。差分増幅器１７０においてＡ点電圧とＣ点電圧の差分を取るにあたり、Ａ点電圧側にのみピークホールド回路を挿入すると、Ａ点電圧とＣ点電圧との間にタイミングのずれを生じてしまい、正確な差分が取れないおそれがある。またピークホールド回路には何らかのゲイン（減衰）があるため、タイミングによってはＡ点電圧とＣ点電圧の高低が逆転してしまうおそれもある。

図５は第３実施形態にかかる突入電流防止回路３００の構成を説明する図である。図４の突入電流防止回路２００と比較すると、電流制限抵抗１３０の整流回路側（Ｃ点）と差分増幅器１７０との間に第２のピークホールド回路１８０とツェナーダイオード１６０を挿入している。Ａ点から差分増幅器１７０の間と、Ｃ点から差分増幅器１７０の間の時定数とゲインは同じにする。

これにより、差分増幅器１７０に対してＡ点電圧もＣ点電圧も同じだけ遅延と減衰を生じるため、正しく差分を取ることが可能となる。これによりスイッチングの誤動作を廃し、突入電流防止回路の動作を安定させることが可能となる。

なお、Ｃ点電圧は、回路図上ＧＮＤであり０電位となるため、Ｃ点側の第２のピークホールド回路１８０が不要に思える。しかし実際には、Ｃ点とＧＮＤ（基準電圧Ｖｒｅｆの負極）の間には、銅箔パターンに起因する抵抗が存在し、突入電流のような大電流が流れると電位差（脈流）が生じてしまう。このとき、Ｃ点側の第２のピークホールド回路１８０を用いず、Ａ点に接続されたピークホールド回路１５０の出力と基準電圧Ｖｒｅｆを差分増幅器で増幅しようとすると、上記電位差が原因で精度よく差分をとることができない。これに対して、第２のピークホールド回路１８０を持ちいると、Ａ点電圧もＣ点電圧も同じだけ遅延と減衰を生じるため、電流制限抵抗の両端の電圧と基準電圧を比較でき、上記電位差の影響をなくすことができる。

以上、添付図面を参照しながら本発明の好適な実施例について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は、コンデンサで平滑する交流電源の突入電流防止回路として利用することができる。

１０…突入電流防止回路、２０…突入電流防止回路、１００…突入電流防止回路、１１０…交流電源、１１２…整流回路、１１４…コンデンサ、１２０…負荷、１３０…電流制限抵抗、１３２…バイパス回路、１３４…スイッチング素子、１４０…比較器、１５０…ピークホールド回路、１５２…ダイオード、１５４…コンデンサ、１５６…放電用の抵抗、１６０…ツェナーダイオード、１７０…差分増幅器、１８０…第２のピークホールド回路、２００…突入電流防止回路、３００…突入電流防止回路、Ｎ…電源負側、Ｐ…電源正側、Ｒ…基準電圧

Claims (3)

1. 交流電源と、
   前記交流電源を整流する整流回路と、
   前記整流回路の出力電圧を平滑するコンデンサと、
   前記整流回路とコンデンサの間に接続された電流制限抵抗と、
   前記電流制限抵抗のバイパス回路に配置されたスイッチング素子と、
   前記電流制限抵抗の負荷側電圧と所定の基準電圧とを比較して前記スイッチング素子をＯＮにする比較器とを備え、
   前記電流制限抵抗の負荷側と前記比較器との間にピークホールド回路を挿入し、
   さらに、前記ピークホールド回路のコンデンサと並列に、前記基準電圧より高い所定の降伏電圧を有するツェナーダイオードを配置したことを特徴とする突入電流防止回路。
2. 前記ピークホールド回路と前記比較器との間に、
   前記ピークホールド回路の出力電圧と前記電流制限抵抗の整流回路側電圧との差分を増幅する差分増幅器を備えていることを特徴とする請求項１に記載の突入電流防止回路。
3. 前記電流制限抵抗の整流回路側と前記差分増幅器との間に第２のピークホールド回路を挿入したことを特徴とする請求項２に記載の突入電流防止回路。

Images