JP2022046003A - デューティ比演算装置 - Google Patents

Abstract

【課題】ＬＰＦを用いる場合であっても構成を複雑化することなく精度を担保すること。【解決手段】制御システム１のデューティ比を演算する部分は、パルス幅変調の方式でデューティ比を変化させることで変調された入力信号からデューティ比を演算する。デューティ比を演算する部分は、入力信号から所定の周波数帯域の信号を除去して除去後信号とするＬＰＦと、パルスの周波数または周期と補正量との予め定められた関係から、除去後信号の補正したデューティ比を演算するＣＰＵ２１０とを備える。【選択図】図１

Description

この開示は、パルス幅変調の方式でデューティ比を変化させることで変調された入力信号からデューティ比を演算するデューティ比演算装置に関する。

従来、検出された回転速度に応じたパルス信号の単位時間当りのパルスの数をカウントする装置があった。このようなカウント装置において、複数の周波数帯用の複数のカウンタを設けて、パルス波形のうちそれぞれのカウンタに対応する周波数帯域におけるパルスの数をカウントするカウント装置があった（たとえば、特許文献１参照）。このようなカウント装置によれば、カウンタの多重化によりカウント値の信頼性を向上できる。周波数帯は一部重複させてもよい。

特開２０１１－０５３０６７号公報

特許文献１のカウント装置において、全帯域に対して１つのローパスフィルタ（以下、ＬＰＦ（Low Pass Filter）という）を用いる場合、立ち上がり（または立ち下がり）の波形の鈍りが、高周波数の帯域においてパルス波に与える影響が大きくなるため、カウン値の精度が下がる。このため、各帯域別にそれぞれ影響の小さいＬＰＦを設ければ、カウント値の精度をある程度、担保することができるが、構成が複雑化する。

従来、制御値または検出値をパルス波のデューティ比に変換することで変調するパルス幅変調（以下「ＰＷＭ（Pulse Width Modulation））の方式があった。このＰＷＭ方式においても、信号線を通ってくるときのノイズを除去するために、特許文献１と同様に、ＬＰＦを用いる場合、立ち上がり（または立ち下がり）の波形の鈍りがパルス波に与える影響が大きくなるため、このパルス波の受信側でのデューティ比の演算精度が下がる。このため、精度を担保するために、同様に、ハードウェア構成を設けることが考えられるが、構成が複雑化する。

この開示は、上述した課題を解決するためになされたものであって、その目的は、フィルタを用いる場合であっても構成を複雑化することなく精度を担保することが可能なデューティ比演算装置を提供することである。

この開示に係るデューティ比演算装置は、パルス幅変調の方式でデューティ比を変化させることで変調された入力信号からデューティ比を演算する。デューティ比演算装置は、入力信号から所定の周波数帯域の信号を除去して除去後信号とするフィルタと、パルスの周波数または周期と補正量との予め定められた関係から、除去後信号の補正したデューティ比を演算する演算部とを備える。

このような構成によれば、フィルタを用いて所定の周波数帯域の信号を除去する場合であっても、パルスの周波数または周期と補正量との予め定められた関係から、除去後信号の補正したデューティ比を演算できる。このため、フィルタを用いる場合であっても構成を複雑化することなく精度を担保することができる。

この開示によれば、フィルタを用いる場合であっても構成を複雑化することなく精度を担保することが可能なデューティ比演算装置を提供することができる。

この実施の形態に係る制御システムの構成の概略を示す図である。 この実施の形態のパルス波を示す図である。 この実施の形態のＬＰＦによる波形の鈍りを説明するための図である。 第３実施形態に係る制御システムの構成の概略を示す図である。 第４実施形態に係る制御システムの構成の概略を示す図である。 第５実施形態における制御対象装置で実行されるデューティ比演算処理の流れを示すフローチャートである。

以下、図面を参照しつつ、この開示の実施の形態は説明される。以下の説明では、同一の部品には同一の符号が付されている。それらの名称および機能も同じである。したがってそれらについての詳細な説明は繰り返されない。

［第１実施形態］
図１は、この実施の形態に係る制御システム１の構成の概略を示す図である。図１を参照して、制御システム１は、制御装置１００と、制御対象装置２００とを含む。制御装置１００は、ＣＰＵ（Central Processing Unit）１１０と、スイッチ１４１と、抵抗器１４２とを含む。制御対象装置２００は、ＣＰＵ２１０と、緩衝増幅器２１１と、プルアップ抵抗器２１２と、コンデンサ２１３とを含む。

制御装置１００の通信端子１９０と、制御対象装置２００の通信端子２９０との間は、通信ケーブル９００で接続される。スイッチ１４１の一方側は、抵抗器１４２を介して通信端子１９０に接続される。スイッチ１４１の他方側は、グランドに接続される。スイッチ１４１には、ＣＰＵ１１０から制御線が接続される。緩衝増幅器２１１の入力側は通信端子２９０に接続される。緩衝増幅器２１１の出力側はＣＰＵ２１０に接続される。コンデンサ２１３の一方側およびプルアップ抵抗器２１２の一方側は、緩衝増幅器２１１と通信端子２９０との間の線に接続される。コンデンサ２１３の他方側は、グランドに接続される。プルアップ抵抗器２１２の他方側は、電圧源に接続される。

制御システム１は、たとえば、車両であるが、制御の対象を制御するシステムであれば、他のどのようなシステムであってもよい。制御システム１がたとえば車両である場合、制御装置１００は、たとえば、ＥＣＵ（Electronic Control Unit）であり、制御対象装置２００は、たとえば、ラジエータファンのファンモータなどのモータ、照明装置、ＰＣＵ（Power Control Unit）、エアバッグ、および、ＤＣ（Direct Current）／ＤＣコンバータなど、車載のどのような装置であってもよい。

ＣＰＵ１１０は、所定の処理を実行する演算装置であり、演算部とプログラムを記憶するＲＯＭ（Read Only Memory）とワークメモリとして用いられるＲＡＭ（Random Access Memory）とを含み、制御装置１００の各部を制御する。スイッチ１４１は、ＣＰＵ１１０によって制御されて電路を開閉する。緩衝増幅器２１１は、入力された信号を増幅し、ＣＰＵ２１０に入力する。ＣＰＵ２１０は、所定の処理を実行する演算装置であり、演算部とプログラムを記憶するＲＯＭとワークメモリとして用いられるＲＡＭとを含み、制御対象装置２００の各部を制御する。

この実施の形態においては、ＣＰＵ１１０は、制御対象装置２００を制御するための制御量をデューティ比αとするＰＷＭ信号を生成するようスイッチ１４１を制御する。具体的には、１回のパルスの周期Ｔ（ｓ）のうち信号をオン状態（高い電圧の状態。ここでは電圧源の電圧。）とするオン期間をｔ（ｓ）とした場合に、ＣＰＵ１１０は、次の周期の制御量を決定し、α（％）＝（制御量／制御量最大値）×１００＝（ｔ／Ｔ）×１００となるように次の周期のｔ（ｓ）＝Ｔ×（制御量／制御量最大値）を計算し、次の周期の開始時からオン期間ｔの間、信号をオン状態とするためにスイッチ１４１をオン状態に制御し、オン期間ｔの経過後、その周期が終わるまで、信号をオフ状態（低い電圧の状態。ここではグランドの電圧。）とするためにスイッチ１４１をオフ状態に制御する。

図２は、この実施の形態のパルス波を示す図である。図２（Ａ）を参照して、デューティ比α（％）＝（ｔ／Ｔ）×１００である１回のパルスが、制御装置１００から制御対象装置２００に流れる。また、これが周期Ｔで連続的に実行されることで、デューティ比が変調された周期Ｔのパルス波が、制御装置１００から制御対象装置２００に流れる。

緩衝増幅器２１１は、制御装置１００からのパルス波を増幅して、ＣＰＵ２１０に入力する。ＣＰＵ２１０は、緩衝増幅器２１１から入力されたパルス波の１つ１つのパルスごとのデューティ比を演算し、デューティ比で示される制御量で制御対象を制御する。

制御システム１がたとえば車両である場合、制御装置１００と制御対象装置２００とを接続する通信ケーブル９００が数メートルにも及ぶ場合がある。また、車両が駆動用モータを備えている場合、高電圧の電力をモータに供給するための高圧ケーブルが必要である。このように、通信ケーブル９００が長くなったり、通信ケーブル９００の近くに高圧ケーブルが配線されたりすることによって、通信ケーブル９００を通る信号にノイズが印加される可能性が高くなる。

図１で示した制御システム１において、通信ケーブル９００を通ってくるときのノイズを除去するために、ＬＰＦを用いることが考えられる。図１を再び参照して、この制御システム１においては、制御装置１００の側の抵抗器１４２と制御対象装置２００の側のコンデンサ２１３とによってＬＰＦが構成される。

図２（Ｂ）を参照して、ＬＰＦを用いる場合、立ち上がり（または立ち下がり）の波形の鈍りがパルス波に与える影響が大きくなるため、このパルス波の受信側の制御対象装置２００でのデューティ比の演算精度が下がる。

スイッチ１４１としては、トランジスタを用いたオープンコレクタ、ＭＯＳ－ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）を用いたオープンドレイン、および、機械スイッチなどの接点出力を用いることができる。この接点出力でＰＷＭ駆動した場合、プルアップ抵抗器２１２とＬＰＦによって、パルス波形の立ち上がりと立ち下がりの時定数が異なることとなる。一般的に、プルアップ抵抗は数ｋΩ以上であるため、特にプルアップ抵抗によって立ち上がりの時定数が大きくなりやすい。

このように、デューティ比によって制御するＰＷＭの入力信号の耐ノイズ性能を向上させるため、ＬＰＦのようなフィルタを設けると波形に鈍りが生ずる。ＰＷＭの波形が鈍ると、入力信号の振幅方向の閾値で認識されるデューティ比が増減するため、デューティ比に誤差が生ずる。ＰＷＭのパルスの周波数が高くなると、単位周期当りの波形の鈍りの影響が相対的に大きくなるため、ＰＷＭの周波数によって認識できるデューティ比の誤差は大きくなる。したがって、ノイズ対策にフィルタを設けた場合に時定数を大きくできないといった課題が生ずる。また、ＰＷＭのパルスの周波数が変わるとデューティ比に誤差が出るといった課題が生ずる。このため、デューティ比の演算精度を担保するために、ハードウェア構成を設けることが考えられるが、構成が複雑化する。

そこで、制御システム１は、入力信号から所定の周波数帯域の信号を除去して除去後信号とするＬＰＦと、パルスの周波数または周期と補正量との予め定められた関係から、除去後信号の補正したデューティ比を演算するＣＰＵ２１０とを備える。これにより、ＬＰＦを用いて所定の周波数帯域の信号を除去する場合であっても、パルスの周波数または周期と補正量との予め定められた関係から、除去後信号の補正したデューティ比を演算できる。このため、ＬＰＦを用いる場合であっても構成を複雑化することなく精度を担保することができる。

図３は、この実施の形態のＬＰＦによる波形の鈍りを説明するための図である。図３を参照して、図２（Ａ）で示した入力信号をＬＰＦに入力することによって、入力信号からノイズは除去されるが、図３で示すように、波形が鈍る。具体的には、制御装置１００から出力されるときに図２（Ａ）で示したようにほぼ垂直に上昇した信号の立ち上がりが、図３で示すように、対数関数的に上昇するようになる。また、制御装置１００から出力されるときに図２（Ａ）で示したようにほぼ垂直に下降した信号の立ち下がりが、図３で示すように、対数関数的に下降するようになる。

ＣＰＵ２１０は、パルス波形がオン電圧閾値Ｖth(on)を超える期間をオン期間と検出する。ＣＰＵ２１０は、波形が鈍らない場合には、オン期間をｔ（ｓ）と検出するところ、図３で示すように波形が鈍る場合には、オン期間をｔ2（ｓ）と検出する。このように、元のオン期間ｔ（ｓ）が、変化量ｔ1（ｓ）、短くなり、ｔ2（ｓ）と検出されてしまう。その結果、元のデューティ比α（％）が、変化量α1（％）、短くなり、α2（％）＝（ｔ2／Ｔ）×１００と演算されてしまう。変化量ｔ1（ｓ）は、以下の数式（１）で算出される。

ここで、τ（ｓ）は、ＬＰＦの時定数である。Ｖcc（Ｖ）は、電圧源の電圧値である。Ｃf（Ｆ）は、コンデンサ２１３の静電容量値である。Ｒp（Ω）は、プルアップ抵抗器２１２の抵抗値である。このため、変化量α1（％）は、以下の数式（２）で算出される。また、補正したデューティ比αcは、以下の数式（３）で算出される。

［第１実施形態の第１変形例］
なお、立ち下がりも考慮する場合は、元のオン期間ｔ（ｓ）が、立ち上がりの変化量ｔ1（ｓ）短くなるとともに、立ち下がりの変化量ｔ3（ｓ）長くなり、ｔ2（ｓ）と検出されてしまう。その結果、元のデューティ比α（％）が、変化量α1（％）、短くなるとともに、変化量α3（％）長くなり、α2（％）＝（ｔ2／Ｔ）×１００と演算されてしまう。変化量ｔ1（ｓ）は、上述の数式（１）で算出される。変化量ｔ3（ｓ）は、以下の数式（４）で算出される。

Ｒf（Ω）は、抵抗器１４２の抵抗値である。このため、変化量α3（％）は、以下の数式（５）で算出される。また、補正したデューティ比αcは、以下の数式（６）で算出される。

たとえば、Ｖcc＝１２（Ｖ）、Ｃf＝０．１μＦ、Ｒp＝１０ｋΩ、Ｒf＝１００Ω、Ｖthon＝８（Ｖ）、Ｖthoff＝６（Ｖ）、ＰＷＭ周波数＝２５０（Ｈｚ）とする。

この場合、数式（１）より、ｔ1＝－０．１μＦ×１０ｋΩ×ｌｎ（１－８／１２）＝１．１０（ｍｓ）となる。また、数式（４）より、ｔ3＝－０．１μＦ×１００Ω×ｌｎ（１－６／１２）＝６９．３２（μｓ）となる。

また、ＰＷＭの周期Ｔ＝１／２５０＝４（ｍｓ）である。数式（２）、数式（５）および数式（６）より、補正したデューティ比αc＝（１．１０（ｍｓ）＋６９．３２（μｓ））／４（ｍｓ）×１００＋α2＝２９．２（％）＋α2となる。つまり、入力信号から演算されたデューティ比α2（％）に２９．２（％）を加算したものが、補正したデューティ比となる。

［第１実施形態の第２変形例］
上例では、ｔ1を計算で算出するようにした。これに限定されず、ｔ1をシミュレーションで求めるようにしてもよい。

たとえば、２５０ＨｚのＰＷＭのパルスを上述のＬＰＦに入力するシミュレーションをして解析した場合に、ｔ1＝１．０８７６（ｍｓ）が得られた場合、α1＝１．０８７６（ｍｓ）／４（ｍｓ）×１００＝２７．２（％）となる。このため、補正したデューティ比αc＝２７．２（％）＋α2となる。つまり、入力信号から演算されたデューティ比α2（％）に２７．２（％）を加算したものが、補正したデューティ比となる。

［第２実施形態］
第１実施形態においては、ＰＷＭのパルス波の周期およびＬＰＦの時定数を考慮した計算式を用いてデューティ比を補正するようにした。第２実施形態においては、ＰＷＭのパルス波の周波数ごとの補正量を予め計算してＣＰＵ２１０のＲＯＭに記憶させておき、この補正量を用いてデューティ比を補正する。

第１実施形態で説明したように、ＬＰＦのパラメータである抵抗器１４２の抵抗値、プルアップ抵抗器２１２の抵抗値およびコンデンサ２１３の静電容量値は、制御システム１において一定である。このため、入力されるＰＷＭのパルス波の周波数に応じてデューティ比の補正量が異なる。

表１は、第２実施形態の補正テーブルを示す表である。表１を参照して、この第２実施形態においては、表１のように、ＰＷＭのパルス波の周波数ごとのデューティ比の補正量を、シミュレーションまたは数式（１）から数式（６）で示したような計算式で、予め計算してＣＰＵ２１０のＲＯＭに記憶させておく。そして、ＣＰＵ２１０は、入力信号の周波数ｆ（Ｈｚ）を特定し、周波数ｆ（Ｈｚ）に対応する補正量α1（％）を補正テーブルから特定し、入力信号のデューティ比α2（％）を演算し、補正したデューティ比αc（％）＝α1＋α2を算出する。

なお、ここでは、表１で示したように、周波数ごとの補正量を予め記憶するようにしているが、周波数に変えて周期としてもよい。

［第３実施形態］
第３実施形態は、第１実施形態における、パルス波を発生するデバイスであるスイッチ１４１が、オープンコレクタ接続のトランジスタ１４３である場合の例を示す。

図４は、第３実施形態に係る制御システム１Ａの構成の概略を示す図である。図４を参照して、第３実施形態の制御システム１Ａは、スイッチ１４１がトランジスタ１４３であることとされる。トランジスタ１４３のエミッタは、抵抗器１４２を介して通信端子１９０に接続される。トランジスタ１４３のベースは、ＣＰＵ１１０に接続される。トランジスタ１４３のコレクタは、グランドに接続される。

制御装置１００ＡのＣＰＵ１１０は、ＰＷＭの信号をオン状態（高い電圧の状態）とするためにトランジスタ１４３のベース－コレクタ間に電流を流す。トランジスタ１４３のエミッタに電圧が掛けられると、このベース－コレクタ間の電流に応じた電流が、エミッタ－コレクタ間に流れる。制御装置１００ＡのＣＰＵ１１０は、ＰＷＭの信号をオフ状態（低い電圧の状態）とするためにトランジスタ１４３のベース－コレクタ間に電流を流さないようにする。トランジスタ１４３のエミッタに電圧が掛けられていても、このベース－コレクタ間に電流が流れていない場合は、エミッタ－コレクタ間に電流は流れない。

この実施の形態においては、ＣＰＵ１１０は、制御対象装置２００を制御するための制御量をデューティ比αとするＰＷＭ信号を生成するようトランジスタ１４３を制御する。具体的には、１回のパルスの周期Ｔ（ｓ）のうち信号をオン状態（高い電圧の状態。ここでは電圧源の電圧。）とする期間をｔ（ｓ）とした場合に、ＣＰＵ１１０は、次の周期の制御量を決定し、α（％）＝（制御量／制御量最大値）×１００＝（ｔ／Ｔ）×１００となるように次の周期のｔ（ｓ）＝Ｔ×（制御量／制御量最大値）を計算し、次の周期の開始時からオン期間ｔの間、信号をオン状態とするためにトランジスタ１４３のベースに電流を流すよう制御し、オン期間ｔの経過後、その周期が終わるまで、信号をオフ状態（低い電圧の状態。ここではグランドの電圧。）とするためにトランジスタ１４３のベースに流している電流を止めるよう制御する。

［第４実施形態］
第４実施形態は、第１実施形態における、パルス波を発生するデバイスであるスイッチ１４１が、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）およびＴＴＬ（Transistor-transistor-logic）などで構成されるオペアンプ１４４である場合の例を示す。

図５は、第４実施形態に係る制御システム１Ｂの構成の概略を示す図である。図５を参照して、第４実施形態の制御システム１Ｂは、スイッチ１４１がオペアンプ１４４であることとされる。オペアンプ１４４の出力は、抵抗器１４２を介して通信端子１９０に接続される。オペアンプ１４４の入力は、ＣＰＵ１１０に接続される。オペアンプ１４４の正電源は、電圧源に接続される。オペアンプ１４４の負電源は、グランドに接続される。

制御装置１００ＢのＣＰＵ１１０は、ＰＷＭの信号をオン状態（高い電圧の状態）とするためにオペアンプ１４４の入力に電圧を掛ける。オペアンプ１４４の入力に電圧が掛かると、この電圧に応じた電圧が、出力に掛かる。制御装置１００ＡのＣＰＵ１１０は、ＰＷＭの信号をオフ状態（低い電圧の状態）とするためにオペアンプ１４４の入力に掛けた電圧を掛けないようにする。オペアンプ１４４の入力に電圧が掛けられない場合は、出力に電圧は掛からない。

この実施の形態においては、ＣＰＵ１１０は、制御対象装置２００を制御するための制御量をデューティ比αとするＰＷＭ信号を生成するようオペアンプ１４４を制御する。具体的には、１回のパルスの周期Ｔ（ｓ）のうち信号をオン状態（高い電圧の状態。ここでは電圧源の電圧。）とする期間をｔ（ｓ）とした場合に、ＣＰＵ１１０は、次の周期の制御量を決定し、α（％）＝（制御量／制御量最大値）×１００＝（ｔ／Ｔ）×１００となるように次の周期のｔ（ｓ）＝Ｔ×（制御量／制御量最大値）を計算し、次の周期の開始時からオン期間ｔの間、信号をオン状態とするためにオペアンプ１４４の入力に電圧を掛けるよう制御し、オン期間ｔの経過後、その周期が終わるまで、信号をオフ状態（低い電圧の状態。ここではグランドの電圧。）とするためにオペアンプ１４４の入力に掛けている電圧を掛けないよう制御する。

［第５実施形態］
上述した実施の形態においては、ＣＰＵ２１０で実行される処理の流れについては特に触れなかった。第５実施形態においては、第２実施形態においてＣＰＵ２１０で実行される処理の流れの一例を示す。

図６は、第５実施形態における制御対象装置２００で実行されるデューティ比演算処理の流れを示すフローチャートである。図６を参照して、このデューティ比演算処理は、制御対象装置２００のＣＰＵ２１０によって、上位の処理から所定の制御周期ごとに呼出されて実行される。

まず、ＣＰＵ２１０は、ＬＰＦでフィルタリングされた後の入力信号の波形を読込む（ステップＳ１１１）。ＣＰＵ２１０は、読込んだ入力信号のパルスの周期（周波数）を特定する（ステップＳ１１２）。周期は、たとえば、パルス信号の連続する２つの立ち上がり間（または立ち下がり間）の期間として特定できる。

ＣＰＵ２１０は、前の制御周期からパルスの周波数が変更されたかを判断する（ステップＳ１１３）。変更された（ステップＳ１１３でＹＥＳ）と判断した場合、ＣＰＵ２１０は、第２実施形態の表１で示した補正テーブルを用いて、周波数に対応する補正値を、特定した周波数に対応する補正値に変更する（ステップＳ１１４）。

パルスの周波数が変更されていない（ステップＳ１１３でＮＯ）と判断した場合、または、ステップＳ１１４の後、ＣＰＵ２１０は、図３で説明したように、読み込んだ入力信号の波形からデューティ比α2（％）を算出する（ステップＳ１１５）。

次に、ＣＰＵ２１０は、第２実施形態で説明したように、算出したデューティ比α2（％）に補正値α1（％）を加算し、補正したディーティ比αc（％）を算出する（ステップＳ１１６）。その後、ＣＰＵ２１０は、実行する処理をこの処理の呼出元の上位の処理に戻す。

なお、この処理においては、入力信号からデューティ比を算出して、デューティ比を補正するようにした。しかし、これに限定されず、入力信号からオン時間を算出して、オン時間を補正するようにしてもよい。

また、ステップＳ１１３で示したように、入力信号の周波数が変更された場合に、補正値を変更するようにした。しかし、これに限定されず、入力信号のデューティ比α2またはオン時間ｔ2が変更された場合に、補正値を変更するようにしてもよい。

また、処理速度を上げるために、パスル波の周期ごとに処理を実行するのではなく、数周期ごとに間引いて処理を実行するようにしてもよい。また、演算の精度を挙げるために、複数回、波形を読込み、読込んだ波形に対して演算を実行し、読込んだ値および演算した値の平均値を採用するようにしてもよい。

［変形例］
（１） 前述した実施の形態においては、デューティ比の補正対象として、パルス信号の立ち上がり部および立ち下がり部を挙げた。デューティ比の補正対象は、パルス信号の立ち上がり部および立ち下がり部の両方であってもよい。また、いずれかが無視できる程小さいような場合は無視できる方を含めないようにしてもよい。

（２） 前述した実施の形態においては、対象となるパルス信号がＨｉとＬｏとの２値であることとした。このため、補正対象が立ち上がり部と立ち下がり部との２つであることとした。しかし、これに限定されず、この開示の対象となる信号は、３値以上を取り得る信号であってもよい。たとえば、Ｈｉ／Ｍｉｄ／Ｌｏの３値を取り、３値で１周期の場合は、立ち上がり部が２つ、立ち下がり部が２つとなる。

（３） 前述した実施の形態においては、フィルタがＬＰＦであることとした。しかし、これに限定されず、時定数を有するフィルタであれば適用可能であり、フィルタの特性、次数、段数および構成素子は問わない。たとえば、特定の周波数帯の信号を通過させるバンドパスフィルタであってもよいし、ＲＣフィルタまたはＬＣフィルタなどの受動素子を用いたフィルタであってもよいし、オペアンプなどの能動素子を用いたフィルタであってもよいし、ＣＰＵ２１０などによる演算によるデジタルフィルタであってもよい。

（４） 前述した第１実施形態においては、数式（１）から数式（６）で示したように対数関数が含まれているため、ＣＰＵ２１０による演算時間が長くなってしまう場合がある。このため、台形近似や直線近似などの近似を用いて演算を単純化してもよい。

（５） 前述した実施の形態においては、デューティ比を補正するようにした。しかし、これに限定されず、電圧、時間、電流およびデューティ比など間接的にデューティ比を補正することができれば、補正する項目は問わない。

たとえば、前述した実施形態においては、オン時間（ｓ）およびデューティ比（％）を求めてからデューティ比を加減算することで補正するようにした。しかし、オン時間およびデューティ比を演算してから補正するのではなく、入力信号をＡ／Ｄコンバータなどで変換した電圧の段階で補正を実施し、その後、オン時間およびデューティ比を算出してもよい。

電圧および電流については、ＣＰＵ２１０へ入力するときに、電圧をＡ／Ｄコンバータで変換して、その電圧値を補正してもよいし、電流をＡ／Ｄコンバータで変換して、その電流値を補正してもよい。

また、前述した実施の形態では、最終的に、デューティ比を補正するようにしたが、これに限定されず、最終的に、オン時間を補正するようにしてもよい。

（６） 前述した実施の形態においては、フィルタであるＬＰＦが制御装置１００と制御対象装置２００とに跨がって構成されるようにした。しかし、これに限定されず、フィルタが制御装置１００および制御対象装置２００のいずれかに含まれるようにしてもよいし、制御装置１００および制御対象装置２００とは別の装置として制御システムに含まれるようにしてもよい。

（７） 前述した実施の形態においては、受信側の制御対象装置２００においてデューティ比を補正するようにした。しかし、これに限定されず、受信側および送信側のいずれでデューティ比を補正するようにしてもよい。送信側で補正する場合には、ＰＷＭ信号を生成するときに、受信側で失われるデューティ比を、生成時のデューティ比αに加味して生成する。

この場合に、送信側にフィルタを構成するコンデンサおよび抵抗器が含まれる場合、これらのコンデンサの静電容量値および抵抗器の抵抗値を、通信回線（たとえば、車両の場合はＣＡＮ）経由で受信側に送信し、受信側でこれらの値を用いて補正量を算出してもよい。また、受信側にフィルタを構成するコンデンサおよび抵抗器が含まれる場合、これらのコンデンサの静電容量値および抵抗器の抵抗値を、通信回線経由で送信側に送信し、送信側でこれらの値を用いて補正量を算出し、この補正量を加味したデューティ比のＰＷＭ信号を生成してもよい。

（８） 前述した実施の形態を、制御システム１，１Ａ，１Ｂの開示と捉えてもよいし、制御システム１，１Ａ，１Ｂに含まれるデューティ比を演算する部分の開示と捉えてもよいし、これらで実行される演算方法または演算プログラムの開示と捉えてもよい。

［まとめ］
図１～図６で示したように、制御システム１，１Ａ，１Ｂのデューティ比を演算する部分は、パルス幅変調の方式でデューティ比を変化させることで変調された入力信号からデューティ比を演算する。図１～図３で示したように、デューティ比を演算する部分は、入力信号から所定の周波数帯域の信号を除去して除去後信号とするＬＰＦと、パルスの周波数または周期と補正量との予め定められた関係から、除去後信号の補正したデューティ比を演算するＣＰＵ２１０とを備える。

現状、各ＥＣＵ間の接続（たとえば、ＨＶ（Hybrid Vehicle）－ＥＣＵとＰＣＵとの間のシャットダウン信号など）、ラジエータファンへのインターフェースとしてデューティ比での指示が多用されている。また、ノイズ対策でフィルタを多用しているため、波形鈍りのために周波数ごとに部品を分けたり、不整合の場合に試作の不具合が発生したりしている。

車両のワイヤハーネスなど動力線と近接または並走してＰＷＭの信号線を配線する場合は、信号線にノイズが混入する可能性があるため、フィルタを設けることが一般的である。フィルタの時定数を大きくするとノイズの除去性能が向上するが、背反として信号が鈍り、デューティ比が小さくなる欠点があるため、時定数を大きくできなかった。また、ＰＷＭのパルス波の周波数によってデューティ比の誤差が異なるため、パルス波の周波数を変えるごとに、ハードウェアまたはソフトウェアの定数の調整が必要であった。さらに、フィルタの時定数を大きくした場合は、波形の鈍りによるデューティ比への影響を避けるために、ＰＷＭのパルス波の周波数を低くしていた。したがって、ＰＷＭ信号での制御値などを送る命令周期が長くなるため、装置の応答性が悪くなっていた。

この開示により、ＬＰＦを用いて所定の周波数帯域の信号を除去する場合であっても、パルスの周波数または周期と補正量との予め定められた関係から、除去後信号の補正したデューティ比を演算できる。このため、ＬＰＦを用いる場合であっても構成を複雑化することなく精度を担保することができる。ノイズ対策のためＬＰＦの時定数を比較的大きくしても、ＰＷＭの周波数によるデューティ比の誤差を削減することができる。つまり、耐ノイズ性とＰＷＭの周波数のワイドレンジ化をデューティ比の精度を保ちながら両立できる。フィルタの時定数の影響を抑制できるため、装置の応答性を向上させるためにＰＷＭのパルス波の周波数を向上させることができる。

上述の制御対象装置２００のＣＰＵ２１０のようにソフトウェアを実行可能な制御部を有する場合は、ソフトウェアのみでデューティ比の精度を保つことができる。このため、ハードウェアの追加コストが不要となる。ソフトウェアでデューティ比の精度を担保できるため、フィルタを構成するコンデンサおよび抵抗器などの部品の要求精度を下げることができる。ＰＷＭのパルスの周波数をワイドレンジ化できるため、制御対象装置２００のバリエーションを共通化できるので、バリエーションを削減できる。時定数の大きいフィルタを用いることで、特別なハードウェアを使用せずにノイズに強い装置を作ることができる。これにより、装置の品質を向上でき、試作の不具合を未然に防止でき、不具合に対応する工数を削減できる。今後の車両などの電動化およびコネクティッド化により増加するノイズに強い装置を作ることができる。

ＰＷＭのデューティ比とするのは、制御システムにおける制御対象装置が、モータである場合は、回転速度であり、照明装置である場合は、照度であり、ＰＣＵである場合、駆動力をカットするための緊急シャットダウン信号であり、エアバッグである場合、エアバッグ指令信号であり、ＤＣ／ＤＣコンバータである場合、動作指令信号である。

たとえば、緊急シャットダウン信号およびエアバック指令信号など、配線失陥時のフェールセーフ性の向上のためにＰＷＭ信号が使用される場合がある。たとえば、配線被膜に傷がありボディに接触した場合はグランドショートの状態となったり、バッテリ系に接触した場合はプラスショートの状態となったり、接触不良の状態となったり、外来ノイズが影響したりした場合、バースト状の信号となり得る。Ｈｉ／Ｌｏの２値のみでは、たとえば、配線の失陥によってＨｉとなったのか、明示的に入力されてＨｉとなったのかが判別できず、誤検出に繋がる場合がある。

このような場合に、ＰＷＭ信号を使用し、特定のデューティ比でのみ指令を伝達することによって、配線失陥（グランドショート、プラスショート、プルアップ／ダウンによるオープン）の有無を検知しながら、信号の指令状態（たとえば、デューティ比７０～８０％が正常接続中である状態，デューティ比４０～５０％が動作を指令する状態）を判別できます。

したがって、誤検出が好ましくない場合（エアバッグ指令信号，強制動力カット信号）、配線の失陥および外来ノイズなどに起因するバースト波形の信号が入力された場合には、制御対象装置において、そのバースト波形の信号には反応させず、正規の信号のみ制御対象装置を動作させる用途においても、ＰＷＭ制御を使うことができる。この場合に、波形によるデューティ比の誤差を抑制することで、動作するデューティ比の範囲を狭くできるため、誤検知をさらに抑制できます。

今回開示された各実施の形態は、適宜組合わせて実施することも予定されている。そして、今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ，１Ｂ 制御システム、１００，１００Ａ，１００Ｂ 制御装置、１１０，２１０ ＣＰＵ、１４１ スイッチ、１４２ 抵抗器、１４３ トランジスタ、１４４ オペアンプ、１９０，２９０ 通信端子、２００ 制御対象装置、２１１ 緩衝増幅器、２１２ プルアップ抵抗器、２１３ コンデンサ、９００ 通信ケーブル。

Claims (1)

1. パルス幅変調の方式でデューティ比を変化させることで変調された入力信号からデューティ比を演算するデューティ比演算装置であって、
   前記入力信号から所定の周波数帯域の信号を除去して除去後信号とするフィルタと、
   パルスの周波数または周期と補正量との予め定められた関係から、前記除去後信号の補正したデューティ比を演算する演算部とを備える、デューティ比演算装置。

Images