JP2022044954A - 中継装置、及び画像形成システム - Google Patents

Abstract

【課題】画像形成装置の回路構成が複雑になってしまうことを抑制することができる中継装置を提供すること。
【解決手段】中継装置は、画像形成装置により制御される１つ以上の外部装置と画像形成装置との間に接続される。中継装置は、１つ以上の外部装置と画像形成装置との間の通信を中継する。中継装置は、第０接続部と、第１接続部と、第１シリパラ変換部と、第１パラシリ変換部とを持つ。第０接続部は、画像形成装置と接続可能な接続部である。第１接続部は、１つ以上の外部装置のうちの第１外部装置と接続可能な接続部である。第１シリパラ変換部は、第０接続部から入力されるシリアル信号をパラレル信号に変換し、変換した後のパラレル信号を、第１接続部に出力する。第１パラシリ変換部は、第１接続部から入力されるパラレル信号をシリアル信号に変換し、変換した後のシリアル信号を第０接続部に出力する。
【選択図】図７

Description

本発明の実施形態は、中継装置、及び画像形成システムに関する。

従来、制御部を備えない１つ以上の外部装置を接続可能な画像形成装置が知られている（特許文献１参照）。外部装置は、例えば、大容量給紙装置等のことである。

特開２０１４－０３５３８０号公報

画像形成装置は、１つ以上の外部装置のそれぞれと画像形成装置との間の通信を中継する中継装置を介して、１つ以上の外部装置が接続されることがある。中継装置に接続された１つ以上の外部装置のそれぞれは、中継装置が備える複数のパラレルインターフェースを介して、画像形成装置と通信を行う。このため、画像形成装置は、中継装置が備えるパラレルインターフェースの数と同じ数のパラレルインターフェースが備えられていることが多い。その結果、画像形成装置の回路構成は、複雑になってしまうことがあった。これは、画像形成装置の製造コストを増大させてしまうことに繋がるため、望ましくない。

本発明が解決しようとする課題は、画像形成装置の回路構成が複雑になってしまうことを抑制することができる中継装置、及び画像形成システムを提供することである。

実施形態の中継装置は、画像形成装置により制御される１つ以上の外部装置と画像形成装置との間に接続される。中継装置は、１つ以上の外部装置と画像形成装置との間の通信を中継する。中継装置は、第０接続部と、第１接続部と、第１シリパラ変換部と、第１パラシリ変換部とを持つ。第０接続部は、画像形成装置と接続可能な接続部である。第１接続部は、１つ以上の外部装置のうちの第１外部装置と接続可能な接続部である。第１シリパラ変換部は、第０接続部から入力されるシリアル信号をパラレル信号に変換し、変換した後のパラレル信号を、第１接続部に出力する。第１パラシリ変換部は、第１接続部から入力されるパラレル信号をシリアル信号に変換し、変換した後のシリアル信号を第０接続部に出力する。

実施形態に係る画像形成システム１の構成の一例を示す図である。 中継装置２０を介さずに画像形成装置１０が第１外部装置３１と接続されている様子の一例を示す図である。 画像形成装置１０の接続部１００の構成の一例を示す図である。 中継装置２０の接続部２００の構成の一例を示す図である。 中継装置２０の接続部２０１の構成の一例を示す図である。 第１外部装置３１の接続部３１１の構成の一例を示す図である。 中継装置２０の回路構成の一例を示す図である。 画像形成装置１０の回路構成の一例を示す図である。

実施形態に係る画像形成システムを、図面を参照して説明する。各図において、同一構成については同一の符号を付す。実施形態に係る画像形成システムの一例として、画像形成システム１を例に挙げて説明する。

（画像形成システムの構成）
図１を参照し、画像形成システム１の構成について説明する。図１は、実施形態に係る画像形成システム１の構成の一例を示す図である。

画像形成システム１は、画像形成装置１０と、中継装置２０とを備える。

画像形成装置１０は、印刷媒体へ画像の形成を行う装置である。例えば、画像形成装置１０は、複合機、コピー機、プリンタ等である。一例として、画像形成装置１０が、複合機である場合について説明する。

印刷媒体は、画像の形成等の処理を画像形成装置１０が行う対象となる媒体のことである。印刷媒体は、画像を形成可能な媒体であれば、如何なる媒体であってもよい。例えば、印刷媒体は、印刷用紙、プラスチックフィルム等であるが、これらに限られるわけではない。

画像形成装置１０は、他の装置と接続可能な接続部１００を備える。例えば、接続部１００は、接続コネクタである。例えば、接続部１００と接続可能な他の装置は、中継装置２０、外部装置等である。外部装置は、画像形成装置１０と通信可能に接続されることにより、画像形成装置１０によって制御される装置のことである。例えば、外部装置は、大容量給紙装置である。外部装置は、大容量給紙装置に代えて、画像形成装置１０によって制御される他の装置であってもよい。

画像形成装置１０は、接続部１００を介して、１つの外部装置と接続可能である。画像形成装置１０は、接続部１００を介して１つの外部装置と接続された場合、この１つ外部装置と通信可能な状態となる。

画像形成装置１０は、接続部１００を介して、中継装置２０と接続可能である。中継装置２０が接続された場合、画像形成装置１０は、中継装置２０を介して、１つ以上の外部装置と接続可能である。中継装置２０と接続された場合、画像形成装置１０は、中継装置２０を介して、中継装置２０に接続された１つ以上の外部装置のそれぞれと通信可能な状態となる。

画像形成装置１０は、接続部１００に加えて、他の装置を接続可能な１つ以上の他の接続部を備える構成であってもよい。

中継装置２０は、１つ以上の外部装置と画像形成装置１０との間に接続される。中継装置２０は、１つ以上の外部装置と画像形成装置１０との間の通信を中継する。一例として、中継装置２０が２つの外部装置と接続可能な場合について説明する。これら２つの外部装置のうちの一方を第１外部装置３１と称して説明する。これら２つの外部装置のうちの他方を第２外部装置３２と称して説明する。図１に示した例では、中継装置２０は、画像形成装置１０と、第１外部装置３１と、第２外部装置３２とのそれぞれと接続されている。この場合、中継装置２０は、第１外部装置３１と画像形成装置１０との間の通信を中継するとともに、第２外部装置３２と画像形成装置１０との間の通信を中継する。この場合、画像形成システム１は、第１外部装置３１と第２外部装置３２との少なくとも一方を備える構成であってもよい。

中継装置２０は、接続部２００と、接続部２０１と、接続部２０２とを備える。接続部２００は、第０接続部の一例である。接続部２０１は、第１接続部の一例である。接続部２０２は、第２接続部の一例である。

接続部２００は、画像形成装置１０と接続可能な接続部である。例えば、接続部２００は、画像形成装置１０の接続部１００と接続可能な接続コネクタである。

接続部２０１は、外部装置と接続可能な接続部である。例えば、接続部２０１は、接続コネクタである。図１に示した例では、接続部２０１には、第１外部装置３１が接続されている。

接続部２０２は、外部装置と接続可能な接続部である。例えば、接続部２０２は、接続コネクタである。図１に示した例では、接続部２０２には、第２外部装置３２が接続されている。

第１外部装置３１は、例えば、Ａ４サイズの用紙を給紙可能な大容量給紙装置である。この場合、中継装置２０は、画像形成装置１０と第１外部装置３１との間の通信を中継するとともに、第１外部装置３１から画像形成装置１０への当該用紙の搬送を中継する。換言すると、中継装置２０は、中継装置２０の内部に形成された搬送路を通して、第１外部装置３１から画像形成装置１０へ当該用紙を搬送する。当該用紙は、前述の印刷媒体の一例である。第１外部装置３１は、大容量給紙装置に代えて、他の種類の装置であってもよい。

第１外部装置３１は、画像形成装置１０の接続部１００、中継装置２０の接続部２０１、中継装置２０の接続部２０２のいずれとも接続可能な接続部３１１を備える。この一例では、画像形成装置１０に中継装置２０が接続される場合において、接続部３１１が接続部２０１に接続される場合について説明する。

第２外部装置３２は、例えば、Ａ３サイズの用紙を給紙可能な大容量給紙装置である。この場合、中継装置２０は、画像形成装置１０と第２外部装置３２との間の通信を中継するとともに、第２外部装置３２から画像形成装置１０への当該用紙の搬送を中継する。換言すると、中継装置２０は、中継装置２０の内部に形成された搬送路を通して、第２外部装置３２から画像形成装置１０へ当該用紙を搬送する。当該用紙は、前述の印刷媒体の一例である。第２外部装置３２は、第１外部装置３１と異なる種類の装置であってもよい。

第２外部装置３２は、画像形成装置１０の接続部１００、中継装置２０の接続部２０１、中継装置２０の接続部２０２のいずれとも接続可能な接続部３２１を備える。この一例では、画像形成装置１０に中継装置２０が接続される場合において、接続部３２１が接続部２０２に接続される場合について説明する。

以上のように、画像形成システム１では、画像形成装置１０は、中継装置２０を介して、第１外部装置３１及び第２外部装置３２のそれぞれを通信可能に接続することができる。

前述した通り、画像形成装置１０は、中継装置２０を介さずに、第１外部装置３１と第２外部装置３２とのいずれか一方を通信可能に接続することもできる。図２は、中継装置２０を介さずに画像形成装置１０が第１外部装置３１と接続されている様子の一例を示す図である。図２に示したように、画像形成装置１０は、中継装置２０を介さずに外部装置と接続可能である。図２に示した例では、画像形成装置１０の接続部１００には、第１外部装置３１の接続部３１１が接続されている。一例として、画像形成装置１０に外部装置が接続される場合において、第１外部装置３１の接続部３１１が接続部１００に接続される場合について説明する。

（画像形成装置の接続部の構成）
画像形成装置１０の接続部１００の構成について説明する。

図３は、画像形成装置１０の接続部１００の構成の一例を示す図である。図３に示した複数の円のそれぞれは、端子を示す。図３に示した接続部１００の形状は、一例に過ぎず、他の形状であってもよい。

接続部１００は、信号入力部１００１と、信号入力部１００２と、信号入力部１００３と、信号入力部１００４と、信号出力部１００５とを含む単一の接続コネクタである。接続部１００は、複数の接続コネクタを含む構成であってもよい。この場合、これら複数の接続コネクタのそれぞれには、信号入力部１００１と信号入力部１００２と信号入力部１００３と信号入力部１００４と信号出力部１００５とのうちの一部が含まれている。例えば、接続部１００は、信号入力部１００１と信号入力部１００２と信号入力部１００３とを含む接続コネクタと、信号入力部１００４と信号出力部１００５とを含む接続コネクタとを含む構成であってもよい。

信号入力部１００１と信号入力部１００２と信号入力部１００３との３つの信号入力部のそれぞれは、シリアル信号が入力される１つの端子を有する。

信号入力部１００４は、パラレル信号が入力される複数の端子を有する。

信号出力部１００５は、パラレル信号又はシリアル信号が出力される複数の端子を有する。

（中継装置の接続部の構成）
中継装置２０の接続部２００、接続部２０１、接続部２０２それぞれの構成について説明する。

図４は、中継装置２０の接続部２００の構成の一例を示す図である。図４に示した複数の円のそれぞれは、端子を示す。図４に示した接続部２００の形状は、一例に過ぎず、他の形状であってもよい。ただし、接続部２００の形状は、接続部１００と接続可能な形状である。

接続部２００は、信号出力部２００１と、信号出力部２００２と、信号入力部２００３とを含む単一の接続コネクタである。接続部２００は、複数の接続コネクタを含む構成であってもよい。この場合、これら複数の接続コネクタのそれぞれには、信号出力部２００１と信号出力部２００２と信号入力部２００３とのうちの一部が含まれている。例えば、接続部２００は、信号出力部２００１と信号出力部２００２とを含む接続コネクタと、信号入力部２００３を含む接続コネクタとを含む構成であってもよい。

信号出力部２００１と信号出力部２００２との２つの信号出力部のそれぞれは、シリアル信号が出力される１つの端子を有する。信号出力部２００１が有する１つの端子は、１つの第０２端子の一例である。信号出力部２００２が有する１つの端子は、１つの第０３端子の一例である。

信号出力部２００１は、中継装置２０の接続部２００が画像形成装置１０の接続部１００と接続された場合、接続部１００の信号入力部１００１と接続される。

信号出力部２００２は、中継装置２０の接続部２００が画像形成装置１０の接続部１００と接続された場合、接続部１００の信号入力部１００２と接続される。

信号入力部２００３は、シリアル信号が入力される複数の端子を有する。信号入力部２００３が有する複数の端子は、複数の第０１端子の一例である。

信号入力部２００３は、中継装置２０の接続部２００が画像形成装置１０の接続部１００と接続された場合、接続部１００の信号出力部１００５と接続される。この場合、信号入力部２００３が有する複数の端子には、信号出力部１００５が有する複数の端子を介して、シリアル信号が入力される。

図５は、中継装置２０の接続部２０１の構成の一例を示す図である。図５に示した複数の円のそれぞれは、端子を示す。図５に示した接続部２０１の形状は、一例に過ぎず、他の形状であってもよい。ただし、接続部２０１の形状は、接続部３１１又は接続部３２１と接続可能な形状である。例えば、接続部２０１の形状は、接続部１００の形状と同一の形状である。

接続部２０１は、信号入力部２０１１と、信号出力部２０１２とを含む単一の接続コネクタである。接続部２０１は、２つの接続コネクタを含む構成であってもよい。この場合、これら２つの接続コネクタのそれぞれには、信号入力部２０１１と信号出力部２０１２とのいずれか一方が含まれている。例えば、接続部２０１は、信号入力部２０１１を含む接続コネクタと、信号出力部２０１２を含む接続コネクタとを含む構成であってもよい。

信号入力部２０１１は、パラレル信号が入力される複数の端子を有する。信号入力部２０１１は、第１パラレル信号入力部の一例である。信号入力部２０１１が有する複数の端子は、複数の第１１端子の一例である。

信号出力部２０１２は、パラレル信号が入力される複数の端子を有する。信号出力部２０１２は、第１パラレル信号出力部の一例である。信号出力部２０１２が有する複数の端子は、複数の第１２端子の一例である。

接続部２０２の構成は、接続部２０１の構成と同様の構成であるため、詳細な説明を省略する。接続部２０２に含まれる信号入力部のうち、接続部２０１の信号入力部２０１１に相当する信号入力部２０２１は、第２パラレル信号入力部の一例である。信号入力部２０２１が有する複数の端子は、複数の第２１端子の一例である。接続部２０２に含まれる信号出力部のうち、接続部２０１の信号出力部２０１２に相当する信号出力部２０２２は、第２パラレル信号出力部の一例である。信号出力部２０２２が有する複数の端子は、複数の第２２端子の一例である。

（外部装置の接続部の構成）
第１外部装置３１の接続部３１１を例に挙げて、外部装置の接続部の構成について説明する。

図６は、第１外部装置３１の接続部３１１の構成の一例を示す図である。図６に示した複数の円のそれぞれは、端子を示す。図６に示した接続部３１１の形状は、一例に過ぎず、他の形状であってもよい。ただし、接続部３１１の形状は、画像形成装置１０の接続部１００、中継装置２０の接続部２０１、中継装置２０の接続部２０２のそれぞれと接続可能な形状である。例えば、接続部３１１の形状は、接続部１００、接続部２０１、接続部２０２それぞれの形状と同一の形状である。

信号出力部３１１１は、パラレル信号が出力される複数の端子を有する。信号出力部３１１１は、第１外部装置３１の接続部３１１が中継装置２０の接続部２０１と接続された場合、接続部２０１の信号入力部２０１１と接続される。信号出力部３１１１は、第１外部装置３１の接続部３１１が画像形成装置１０の接続部１００と接続された場合、接続部１００の信号入力部１００４と接続される。

信号入力部３１１２は、パラレル信号が入力される複数の端子を有する。信号入力部３１１２は、第１外部装置３１の接続部３１１が中継装置２０の接続部２０１と接続された場合、接続部２０１の信号出力部２０１２と接続される。この場合、信号入力部３１１２が有する複数の端子には、信号出力部２０１２が有する複数の端子を介して、パラレル信号が入力される。信号入力部３１１２は、第１外部装置３１の接続部３１１が画像形成装置１０の接続部１００と接続された場合、接続部１００の信号出力部１００５と接続される。この場合、信号入力部３１１２が有する複数の端子には、信号出力部１００５が有する複数の端子を介して、パラレル信号が入力される。

第２外部装置３２の接続部３２１の構成は、接続部３１１の構成と同様の構成であるため、詳細な説明を省略する。

（中継装置の回路構成）
中継装置２０の回路構成について説明する。

図７は、中継装置２０の回路構成の一例を示す図である。図７には、図を簡略化するため、中継装置２０の回路構成のうち、第１外部装置３１及び第２外部装置３２のそれぞれと画像形成装置１０との信号の授受に関係する回路構成のみが示されている。図７に示した回路構成は、図を簡略化するため、論理的な接続態様を示している。このため、図７に示した接続態様は、実際の接続態様と異なる態様である。

中継装置２０は、例えば、パラシリ変換部ＰＳＡと、パラシリ変換部ＰＳＢと、パラシリ変換部ＰＳＣと、シリパラ変換部ＳＰＡと、シリパラ変換部ＳＰＢと、接続信号生成部ＳＧＣとを備える。なお、中継装置２０は、以下において説明する中継装置２０の機能を阻害しない限りにおいて、他の回路、他の装置等を備える構成であってもよい。

パラシリ変換部ＰＳＡは、複数のパラレル信号入力端子ＩＴＡＡと、１つのシリアル信号入力端子ＩＴＡＢと、１つのシリアル信号出力端子ＯＴＡとを有する。パラシリ変換部ＰＳＢは、複数のパラレル信号入力端子ＩＴＢＡと、１つのシリアル信号入力端子ＩＴＢＢと、１つのシリアル信号出力端子ＯＴＢとを有する。パラシリ変換部ＰＳＣは、複数のパラレル信号入力端子ＩＴＣと、１つのシリアル信号出力端子ＯＴＣとを有する。シリパラ変換部ＳＰＡは、複数のシリアル信号入力端子ＩＴＤと、複数のパラレル信号出力端子ＯＴＤＡと、１つのシリアル信号出力端子ＯＴＤＢとを有する。シリパラ変換部ＳＰＢは、複数のシリアル信号入力端子ＩＴＥＡと、１つのシリアル信号入力端子ＩＴＥＢと、複数のパラレル信号出力端子ＯＴＥＡと、１つのシリアル信号出力端子ＯＴＥＢとを有する。

パラシリ変換部ＰＳＡが有する１つのシリアル信号出力端子ＯＴＡは、伝送路を介して、接続部２００の信号出力部２００１が有する１つの端子と接続される。

パラシリ変換部ＰＳＡが有する複数のパラレル信号入力端子ＩＴＡＡのそれぞれは、伝送路を介して、接続部２０１の信号入力部２０１１が有する複数の端子のそれぞれと重複しないように接続される。

パラシリ変換部ＰＳＡが有する１つのシリアル信号入力端子ＩＴＡＢは、伝送路を介して、パラシリ変換部ＰＳＢが有する１つのシリアル信号出力端子ＯＴＢと接続される。

パラシリ変換部ＰＳＢが有する複数のパラレル信号入力端子ＩＴＢＡのそれぞれは、伝送路を介して、接続部２０２の信号入力部２０２１が有する複数の端子のそれぞれと重複しないように接続される。

パラシリ変換部ＰＳＢが有する１つのシリアル信号入力端子ＩＴＢＢは、伝送路を介して、パラシリ変換部ＰＳＣが有する１つのシリアル信号出力端子ＯＴＣと接続される。

パラシリ変換部ＰＳＣが有する複数のパラレル信号入力端子ＩＴＣのそれぞれは、伝送路を介して、所定の回路が有する複数の端子のそれぞれと重複しないように接続される。所定の回路は、中継装置２０が有する回路のうちの１つである。所定の回路は、例えば、センサ、モータ等に関する回路である。図７では、所定の回路は、省略されている。

シリパラ変換部ＳＰＡが有する複数のシリアル信号入力端子ＩＴＤのそれぞれは、伝送路を介して、接続部２００の信号入力部２００３が有する複数の端子のそれぞれと重複しないように接続される。

シリパラ変換部ＳＰＡが有する複数のパラレル信号出力端子ＯＴＤＡのそれぞれは、伝送路を介して、接続部２０１の信号出力部２０１２が有する複数の端子のそれぞれと重複しないように接続される。

シリパラ変換部ＳＰＡが有する１つのシリアル信号出力端子ＯＴＤＢは、伝送路を介して、シリパラ変換部ＳＰＢが有する１つのシリアル信号入力端子ＩＴＥＢと接続される。

信号入力部２００３とシリパラ変換部ＳＰＡとを接続する伝送路は、分岐されており、シリパラ変換部ＳＰＢとも接続される。このため、接続部２００の信号入力部２００３が有する複数の端子のそれぞれは、シリパラ変換部ＳＰＢが有する複数のシリアル信号入力端子ＩＴＥＡのそれぞれとも重複しないように接続される。

シリパラ変換部ＳＰＢが有する複数のパラレル信号出力端子ＯＴＥＡのそれぞれは、伝送路を介して、接続部２０２の信号出力部２０２２が有する複数の端子のそれぞれと重複しないように接続される。

シリパラ変換部ＳＰＢが有する１つのシリアル信号出力端子ＯＴＥＢは、伝送路を介して、所定の回路が有する１つのシリアル信号入力端子と接続される。

接続信号生成部ＳＧＣは、伝送路を介して、接続部２００の信号出力部２００２と接続される。

パラシリ変換部ＰＳＡには、複数のパラレル信号入力端子ＩＴＡＡを介して、接続部２０１の信号入力部２０１１からパラレル信号ＰＡが入力される。パラレル信号ＰＡは、第１外部装置３１から画像形成装置１０に出力される信号である。パラシリ変換部ＰＳＡは、信号入力部２０１１から入力されるパラレル信号ＰＡをシリアル信号ＳＡに変換する。すなわち、シリアル信号ＳＡは、パラレル信号ＰＡは、第１外部装置３１から画像形成装置１０に出力される信号である。例えば、パラシリ変換部ＰＳＡは、パラシリ変換ＩＣ（Integrated Circuit）である。パラシリ変換部ＰＳＡは、パラシリ変換ＩＣに代えて、信号入力部２０１１から入力されるパラレル信号ＰＡをシリアル信号ＳＡに変換可能な回路であれば、如何なる回路であってもよい。

パラレル信号ＰＡをシリアル信号ＳＡに変換した後、パラシリ変換部ＰＳＡは、シリアル信号ＳＡを、接続部２００の信号出力部２００１に出力する。すなわち、パラシリ変換部ＰＳＡは、シリアル信号ＳＡを、信号出力部２００１を介して、画像形成装置１０に出力する。

パラシリ変換部ＰＳＡには、１つのシリアル信号入力端子ＩＴＡＢを介して、パラシリ変換部ＰＳＢからシリアル信号ＳＢ、シリアル信号ＳＣのそれぞれが入力される。パラシリ変換部ＰＳＢのシリアル信号出力端子ＯＴＢから入力されるシリアル信号ＳＢは、パラシリ変換部ＰＳＢから出力されるシリアル信号である。パラシリ変換部ＰＳＢのシリアル信号出力端子ＯＴＢから入力されるシリアル信号ＳＣは、パラシリ変換部ＰＳＣから出力されるシリアル信号である。パラシリ変換部ＰＳＡは、入力されたシリアル信号ＳＢ、シリアル信号ＳＣのそれぞれを、接続部２００の信号出力部２００１に出力する。すなわち、パラシリ変換部ＰＳＡは、パラシリ変換部ＰＳＢから信号出力部２００１へのシリアル信号ＳＢの出力を中継する。パラシリ変換部ＰＳＡは、パラシリ変換部ＰＳＣから信号出力部２００１へのシリアル信号ＳＣの出力を中継する。これにより、中継装置２０は、パラシリ変換部ＰＳＡ、パラシリ変換部ＰＳＢ、パラシリ変換部ＰＳＣとのそれぞれから出力されるシリアル信号を別々の端子から出力する必要がない。その結果、中継装置２０は、中継装置２０の回路構成が複雑になってしまうことを抑制することができるとともに、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。

パラシリ変換部ＰＳＢには、複数のパラレル信号入力端子ＩＴＢＡを介して、接続部２０２の信号入力部２０２１からパラレル信号ＰＢが入力される。パラレル信号ＰＢは、第２外部装置３２から画像形成装置１０に出力される信号である。パラシリ変換部ＰＳＢは、信号入力部２０２１から入力されるパラレル信号ＰＢをシリアル信号ＳＢに変換する。すなわち、シリアル信号ＳＢは、第２外部装置３２から画像形成装置１０に出力される信号である。例えば、パラシリ変換部ＰＳＢは、パラシリ変換ＩＣである。パラシリ変換部ＰＳＢは、パラシリ変換ＩＣに代えて、信号入力部２０２１から入力されるパラレル信号ＰＢをシリアル信号ＳＢに変換可能な回路であれば、如何なる回路であってもよい。

パラレル信号ＰＢをシリアル信号ＳＢに変換した後、パラシリ変換部ＰＳＢは、シリアル信号ＳＢを、パラシリ変換部ＰＳＡによる中継を介して、接続部２００の信号出力部２００１に出力する。すなわち、パラシリ変換部ＰＳＢは、シリアル信号ＳＢを、信号出力部２００１を介して、画像形成装置１０に出力する。

パラシリ変換部ＰＳＢには、１つのシリアル信号入力端子ＩＴＢＢを介して、パラシリ変換部ＰＳＣが有するシリアル信号出力端子ＯＴＣからシリアル信号ＳＣが入力される。パラシリ変換部ＰＳＢは、入力されたシリアル信号ＳＣを、パラシリ変換部ＰＳＡに出力する。すなわち、パラシリ変換部ＰＳＢは、パラシリ変換部ＰＳＣから信号出力部２００１へのシリアル信号ＳＣの出力を中継する。これにより、中継装置２０は、パラシリ変換部ＰＳＡ、パラシリ変換部ＰＳＢ、パラシリ変換部ＰＳＣとのそれぞれから出力されるシリアル信号を別々の端子から出力する必要がない。その結果、中継装置２０は、中継装置２０の回路構成が複雑になってしまうことを抑制することができるとともに、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。

パラシリ変換部ＰＳＣには、複数のパラレル信号入力端子ＩＴＣを介して、所定の回路からパラレル信号ＰＣが入力される。パラレル信号ＰＣは、所定の回路から画像形成装置１０に出力される信号である。パラシリ変換部ＰＳＣは、所定の回路から入力されるパラレル信号ＰＣをシリアル信号ＳＣに変換する。すなわち、シリアル信号ＳＣは、所定の回路から画像形成装置１０に出力される信号である。例えば、パラシリ変換部ＰＳＣは、パラシリ変換ＩＣである。パラシリ変換部ＰＳＣは、パラシリ変換ＩＣに代えて、所定の回路から入力されるパラレル信号ＰＣをシリアル信号ＳＣに変換可能な回路であれば、如何なる回路であってもよい。

シリパラ変換部ＳＰＡには、複数のシリアル信号入力端子ＩＴＤを介して、接続部２００の信号入力部２００３からシリアル信号ＳＤ及びシリアル信号ＳＥが入力される。信号入力部２００３からシリパラ変換部ＳＰＡに入力されるシリアル信号ＳＤは、第１外部装置３１、第２外部装置３２のそれぞれに画像形成装置１０から出力される制御信号である。シリアル信号ＳＤは、複数の信号に分割されたシリアル信号である。このため、シリパラ変換部ＳＰＡには、複数のシリアル信号入力端子ＩＴＤを介して、信号入力部２００３からシリアル信号ＳＤが入力される。信号入力部２００３からシリパラ変換部ＳＰＡにシリアル信号ＳＤとともに入力されるシリアル信号ＳＥは、所定の回路に画像形成装置１０から出力される制御信号である。シリパラ変換部ＳＰＡは、信号入力部２００３から入力されるシリアル信号ＳＤをパラレル信号ＰＤに変換する。すなわち、パラレル信号ＰＤは、第１外部装置３１、第２外部装置３２のそれぞれに画像形成装置１０から出力される制御信号である。第１外部装置３１は、パラレル信号ＰＤの中から、第１外部装置３１の制御に必要な情報を抽出し、抽出した情報に応じた処理を行う。例えば、シリパラ変換部ＳＰＡは、シリパラ変換ＩＣである。シリパラ変換部ＳＰＡは、シリパラ変換ＩＣに代えて、信号入力部２００３から入力されるシリアル信号ＳＤをパラレル信号ＰＤに変換可能な回路であれば、如何なる回路であってもよい。

シリアル信号ＳＤをパラレル信号ＰＤに変換した後、シリパラ変換部ＳＰＡは、パラレル信号ＰＤを、接続部２０１の信号出力部２０１２に出力する。すなわち、シリパラ変換部ＳＰＡは、パラレル信号ＰＤを、信号出力部２０１２を介して、第１外部装置３１に出力する。

シリアル信号ＳＥが入力された後、シリパラ変換部ＳＰＡは、シリアル信号ＳＥを、シリパラ変換部ＳＰＢに出力する。すなわち、シリパラ変換部ＳＰＡは、画像形成装置１０から所定の回路へのシリアル信号ＳＥの出力を中継する。

シリパラ変換部ＳＰＢには、複数のシリアル信号入力端子ＩＴＥＡを介して、接続部２００の信号入力部２００３からシリアル信号ＳＤが入力される。シリパラ変換部ＳＰＢは、信号入力部２００３から入力されるシリアル信号ＳＤをパラレル信号ＰＥに変換する。すなわち、パラレル信号ＰＥは、第１外部装置３１、第２外部装置３２のそれぞれに画像形成装置１０から出力される制御信号である。第２外部装置３２は、パラレル信号ＰＥの中から、第２外部装置３２の制御に必要な情報を抽出し、抽出した情報に応じた処理を行う。例えば、シリパラ変換部ＳＰＢは、シリパラ変換ＩＣである。シリパラ変換部ＳＰＢは、シリパラ変換ＩＣに代えて、信号入力部２００３から入力されるシリアル信号ＳＤをパラレル信号ＰＥに変換可能な回路であれば、如何なる回路であってもよい。

シリアル信号ＳＤをパラレル信号ＰＥに変換した後、シリパラ変換部ＳＰＢは、パラレル信号ＰＥを、接続部２０２の信号出力部２０２２に出力する。すなわち、シリパラ変換部ＳＰＢは、パラレル信号ＰＥを、信号出力部２０２２を介して、第２外部装置３２に出力する。

シリパラ変換部ＳＰＢには、１つのシリアル信号入力端子ＩＴＥＢを介して、シリパラ変換部ＳＰＡからシリアル信号ＳＥが入力される。

シリアル信号ＳＥが入力された後、シリパラ変換部ＳＰＢは、シリアル信号ＳＥを、所定の回路に出力する。すなわち、シリパラ変換部ＳＰＢは、画像形成装置１０から所定の回路へのシリアル信号ＳＥの出力を中継する。

接続信号生成部ＳＧＣは、接続部２００が画像形成装置１０と接続されている場合、画像形成装置１０から供給される電力に基づいて、中継装置２０が画像形成装置１０と接続されたことを示す接続信号ＳＨを生成し続ける。接続信号生成部ＳＧＣは、当該場合、生成した接続信号ＳＨを、接続部２００の信号出力部２００２を介して、画像形成装置１０に出力する。接続信号生成部ＳＧＣは、このような機能を有する回路であれば、如何なる海路で会ってもよい。

以上のような回路構成により、中継装置２０は、外部装置から画像形成装置１０に出力されるパラレル信号をシリアル信号に変換する。中継装置２０は、変換したシリアル信号を画像形成装置１０に出力する。すなわち、中継装置２０は、画像形成装置１０との間においてシリアル信号の授受を行い、パラレル信号の授受を行わない。この場合、中継装置２０は、以下の理由１～３により、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。

（理由１）１つのシリアルインターフェースにより、外部装置から画像形成装置１０へのシリアル信号の出力を行うことができる。この一例において、接続部２００の信号出力部２００１は、このような１つのシリアルインターフェースの一例である。
（理由２）１つのパラレルインターフェースにより、画像形成装置１０から外部装置へのシリアル信号の入力を行うことができる。この一例において、接続部２００の信号入力部２００３は、このような１つのパラレルインターフェースの一例である。
（理由３）外部装置と画像形成装置１０との間の中継装置２０を介した通信において、画像形成装置１０が複数のパラレルインターフェースを備える必要がない。すなわち、画像形成装置１０は、中継装置２０と通信可能に接続するインターフェースを１つ備えているだけで、１つ以上の外部装置と通信可能に接続可能である。

以上のような３つの理由により、中継装置２０は、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。中継装置２０がパラシリ変換部ＰＳＡとシリパラ変換部ＳＰＡとを少なくとも備えていることにより、上記の３つの理由に記載された内容は、実現可能である。すなわち、これは、中継装置２０の回路構成を工夫することによって、画像形成装置１０の回路構成の簡易化を実現可能にしていると換言することもできる。例えば、画像形成装置１０の回路構成は、図８に示した回路構成のような単純な回路構成にすることができる。

（画像形成装置の回路構成）
画像形成装置１０の回路構成について説明する。

図８は、画像形成装置１０の回路構成の一例を示す図である。

画像形成装置１０は、プロセッサーＰＲと、切替部ＳＷＡと、切替部ＳＷＢと、パラシリ変換部ＰＳＤと、シリパラ変換部ＳＰＣとを備える。なお、画像形成装置１０は、以下において説明する画像形成装置１０の機能を阻害しない限りにおいて、他の回路、他の装置等を備える構成であってもよい。

プロセッサーＰＲは、１つのシリアル信号入力端子ＩＴＪＡと、１つのシリアル信号入力端子ＩＴＪＢと、１つのシリアル信号入力端子ＩＴＪＣと、複数のシリアル信号出力端子ＯＴＪＡと、１つのシリアル信号出力端子ＯＴＪＢとを有する。切替部ＳＷＡは、１つのシリアル信号入力端子ＩＴＩＡと、１つのシリアル信号入力端子ＩＴＩＢと、１つのシリアル信号出力端子ＯＴＩとを有する。切替部ＳＷＢは、１つのシリアル信号入力端子ＩＴＨＡと、複数のシリアル信号入力端子ＩＴＨＢと、複数のシリアル信号出力端子ＯＴＨとを有する。パラシリ変換部ＰＳＤは、複数のパラレル信号入力端子ＩＴＦと、１つのシリアル信号出力端子ＯＴＦとを有する。シリパラ変換部ＳＰＣは、１つのシリアル信号入力端子ＩＴＧＡと、複数のシリアル信号入力端子ＩＴＧＢと、複数のパラレル信号出力端子ＯＴＧとを有する。

プロセッサーＰＲが有する１つのシリアル信号入力端子ＩＴＪＡは、伝送路を介して、切替部ＳＷＡが有する１つのシリアル信号出力端子ＯＴＩと接続される。

切替部ＳＷＡが有する１つのシリアル信号入力端子ＩＴＩＡは、伝送路を介して、接続部１００の信号入力部１００１が有する１つの端子と接続される。

切替部ＳＷＡが有する１つのシリアル信号入力端子ＩＴＩＢは、伝送路を介して、パラシリ変換部ＰＳＤが有する１つのシリアル信号出力端子ＯＴＦと接続される。

パラシリ変換部ＰＳＤが有する複数のパラレル信号入力端子ＩＴＦのそれぞれは、伝送路を介して、接続部１００の信号入力部１００４が有する複数の端子のそれぞれと重複しないように接続される。

プロセッサーＰＲが有する１つのシリアル信号入力端子ＩＴＪＢは、伝送路を介して、接続部１００の信号入力部１００３が有する１つの端子と接続される。

シリアル信号入力端子ＩＴＪＢと信号入力部１００３とを接続する伝送路は、分岐されており、シリパラ変換部ＳＰＣが有する１つのシリアル信号入力端子ＩＴＧＡにも接続される。すなわち、プロセッサーＰＲが有する１つのシリアル信号入力端子ＩＴＪＢは、伝送路を介して、シリパラ変換部ＳＰＣが有する１つのシリアル信号入力端子ＩＴＧＡにも接続される。

プロセッサーＰＲが有する１つシリアル信号出力端子ＯＴＪＢは、伝送路を介して、切替部ＳＷＢが有する複数のシリアル信号入力端子ＩＴＨＢのうちの１つと接続される。

シリパラ変換部ＳＰＣが有する複数のシリアル信号入力端子ＩＴＧＢのそれぞれは、伝送路を介して、プロセッサーＰＲが有する複数のシリアル信号出力端子ＯＴＪＡのそれぞれと重複しないように接続される。

シリパラ変換部ＳＰＣとプロセッサーＰＲとを接続する伝送路のそれぞれは、分岐されており、切替部ＳＷＢが有する複数のシリアル信号入力端子ＩＴＨＢのうちの空いている端子のそれぞれと重複しないように接続される。この空いている端子は、切替部ＳＷＢが有する複数のシリアル信号入力端子ＩＴＨＢのうち、プロセッサーＰＲが有する１つシリアル信号出力端子ＯＴＪＢと接続されていない端子のことである。すなわち、プロセッサーＰＲが有する複数のシリアル信号出力端子ＯＴＪＡのそれぞれは、伝送路を介して、この空いている端子のそれぞれと重複しないように接続される。

シリパラ変換部ＳＰＣが有する複数のパラレル信号出力端子ＯＴＧのそれぞれは、伝送路を介して、接続部１００の信号出力部１００５が有する複数の端子のそれぞれと重複しないように接続される。

シリパラ変換部ＳＰＣと接続部１００とを接続する伝送路のそれぞれは、分岐されており、切替部ＳＷＢが有する複数のシリアル信号出力端子ＯＴＨのそれぞれとも重複しないように接続される。すなわち、シリパラ変換部ＳＰＣが有する複数のパラレル信号出力端子ＯＴＧのそれぞれは、伝送路を介して、切替部ＳＷＢが有する複数のシリアル信号出力端子ＯＴＨのそれぞれとも重複しないように接続される。

プロセッサーＰＲが有する１つのシリアル信号入力端子ＩＴＪＣは、伝送路を介して、接続部１００の信号入力部１００２と接続される。

シリアル信号入力端子ＩＴＪＣと信号入力部１００２とを接続する伝送路は、分岐されており、切替部ＳＷＢが有する１つのシリアル信号入力端子ＩＴＨＡとも接続される。すなわち、プロセッサーＰＲが有する１つのシリアル信号入力端子ＩＴＪＣは、伝送路を介して、切替部ＳＷＢが有する１つのシリアル信号入力端子ＩＴＨＡとも接続される。

画像形成装置１０に中継装置２０が接続された場合、接続部１００の信号入力部１００１には、前述のシリアル信号ＳＡ、シリアル信号ＳＢ、シリアル信号ＳＣのそれぞれが、中継装置２０から入力される。シリアル信号ＳＡ、シリアル信号ＳＢ、シリアル信号ＳＣのそれぞれは、信号入力部１００１に入力された後、切替部ＳＷＡが有する１つのシリアル信号入力端子ＩＴＩＡに入力される。画像形成装置１０に第１外部装置３１が接続された場合、接続部１００の信号入力部１００１には、信号が入力されない。

画像形成装置１０に第１外部装置３１が接続された場合、接続部１００の信号入力部１００４には、前述のパラレル信号ＰＡが第１外部装置３１から入力される。パラレル信号ＰＡは、信号入力部１００４に入力された後、パラシリ変換部ＰＳＤに入力される。画像形成装置１０に中継装置２０が接続された場合、接続部１００の信号入力部１００４には、信号が入力されない。

パラシリ変換部ＰＳＤは、信号入力部１００４から入力されるパラレル信号ＰＡをシリアル信号ＳＡに変換する。例えば、パラシリ変換部ＰＳＤは、パラシリ変換ＩＣである。パラシリ変換部ＰＳＣは、パラシリ変換ＩＣに代えて、信号入力部１００４から入力されるパラレル信号ＰＡをシリアル信号ＳＡに変換可能な回路であれば、如何なる回路であってもよい。

パラレル信号ＰＡをシリアル信号ＳＡに変換した後、パラシリ変換部ＰＳＤは、シリアル信号ＳＡを、切替部ＳＷＡが有する１つのシリアル信号入力端子ＩＴＩＢに出力する。

切替部ＳＷＡは、シリアル信号ＳＡ、シリアル信号ＳＢ、シリアル信号ＳＣのそれぞれと、シリアル信号ＳＡとのうち入力された方のシリアル信号をプロセッサーＰＲに出力する。切替部ＳＷＡは、例えば、ＡＮＤ回路である。切替部ＳＷＡが当該シリアル信号をプロセッサーＰＲに出力する処理は、既知の処理であるため、詳細な説明を省略する。切替部ＳＷＡは、ＡＮＤ回路に代えて、当該シリアル信号をプロセッサーＰＲに選択的に出力可能な回路であれば、如何なる回路であってもよい。

このように、プロセッサーＰＲは、画像形成装置１０に中継装置２０が接続された場合、外部装置から入力される信号をシリアル信号として取得する。この一例では、この外部装置は、第１外部装置３１及び第２外部装置３２のことである。プロセッサーＰＲは、画像形成装置１０に外部装置が接続された場合も、外部装置から入力される信号をシリアル信号として取得する。すなわち、プロセッサーＰＲは、切替部ＳＷＡとパラシリ変換部ＰＳＤとを画像形成装置１０が備えることにより、外部装置から取得する信号を、常にシリアル信号として取得することができる。その結果、プロセッサーＰＲは、外部装置から取得する信号についての処理を、外部装置毎に異なる制御プログラムに基づいて処理する必要がなくなる。これは、プロセッサーＰＲが外部装置を制御するための制御プログラムを簡易化することができることに繋がる。

更に、画像形成装置１０は、切替部ＳＷＡとパラシリ変換部ＰＳＤとを画像形成装置１０が備えることにより、複数のパラレルインターフェースを外部装置からの信号の入力用に備える必要がない。これは、画像形成装置１０の回路構成の簡易化に繋がる。すなわち、中継装置２０は、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。

中継装置２０の回路構成により画像形成装置１０の回路構成の簡易化ができる理由としては、中継装置２０と画像形成装置１０との間の回路構成の相似性が挙げられる。中継装置２０と画像形成装置１０との間の回路構成の相似性は、中継装置２０と画像形成装置１０との両方が、外部装置から入力されたパラレル信号をシリアル信号に変換することができる回路構成を有していることを意味する。換言すると、この相似性は、中継装置２０がパラシリ変換部ＰＳＡを備え、且つ、画像形成装置１０がパラシリ変換部ＰＳＤを備えることを意味する。画像形成装置１０の回路構成は、中継装置２０の回路構成との間でこのような相似性を持つように構成されることにより、簡易化することができる。すなわち、中継装置２０が図７に示したような回路構成であることにより、中継装置２０は、画像形成装置１０にこのような相似性を持たせることができる。その結果、中継装置２０は、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。

上記の相似性は、中継装置２０と画像形成装置１０との間の回路構成の相似性のうち、パラレル信号の入力についての相似性である。中継装置２０と画像形成装置１０との間の回路構成には、もう１つの相似性が存在する。以下、このもう１つの相似性について説明する。

画像形成装置１０に中継装置２０が接続されている場合、接続部１００の信号入力部１００２には、前述の接続信号ＳＨが中継装置２０から入力され続ける。信号入力部１００２に入力された接続信号ＳＨは、切替部ＳＷＢが有する１つのシリアル信号入力端子ＩＴＨＡと、プロセッサーＰＲが有する１つのシリアル信号入力端子ＩＴＪＣとのそれぞれに入力される。接続信号ＳＨは、前述した通り、中継装置２０が画像形成装置１０と接続されたことを示すシリアル信号である。画像形成装置１０において、接続信号ＳＨは、切替部ＳＷＢのイネーブル信号としても機能する。切替部ＳＷＢは、接続信号ＳＨが入力され続けている間、動作する。切替部ＳＷＢは、接続信号ＳＨが入力されていない間、動作しない。画像形成装置１０に第１外部装置３１が接続されている場合、接続部１００の信号入力部１００２には、信号が入力されない。

画像形成装置１０に第１外部装置３１が接続されている場合、接続部１００の信号入力部１００３には、第１外部装置３１からシリアル信号ＳＧが入力され続ける。信号入力部１００３に入力されたシリアル信号ＳＧは、シリパラ変換部ＳＰＣが有する１つのシリアル信号入力端子ＩＴＧＡと、プロセッサーＰＲが有する１つのシリアル信号入力端子ＩＴＪＢとのそれぞれに入力される。シリアル信号ＳＧは、画像形成装置１０に第１外部装置３１が接続されたことを示す信号である。画像形成装置１０において、シリアル信号ＳＧは、シリパラ変換部ＳＰＣのイネーブル信号としても機能する。シリパラ変換部ＳＰＣは、シリアル信号ＳＧが入力され続けている間、動作する。シリパラ変換部ＳＰＣは、シリアル信号ＳＧが入力されていない間、動作しない。画像形成装置１０に中継装置２０が接続されている場合、接続部１００の信号入力部１００３には、信号が入力されない。

プロセッサーＰＲは、外部装置を制御する信号として、複数のシリアル信号出力端子ＯＴＪＡからシリアル信号ＳＤを、シリパラ変換部ＳＰＡと切替部ＳＷＢとのそれぞれに出力する。プロセッサーＰＲから出力された後のシリアル信号ＳＤは、シリパラ変換部ＳＰＡと切替部ＳＷＢとのそれぞれに入力される。プロセッサーＰＲは、画像形成装置１０に中継装置２０が接続されている場合、１つのシリアル信号出力端子ＯＴＪＢからシリアル信号ＳＥを、切替部ＳＷＢに出力する。プロセッサーＰＲは、画像形成装置１０に第１外部装置３１が接続されている場合、１つのシリアル信号出力端子ＯＴＪＢから信号を出力しない。

画像形成装置１０に第１外部装置３１が接続されている場合、シリアル信号ＳＤが入力されたシリパラ変換部ＳＰＣは、シリアル信号ＳＤをパラレル信号ＰＧに変換する。例えば、シリパラ変換部ＳＰＣは、シリパラ変換ＩＣである。シリパラ変換部ＳＰＣは、シリパラ変換ＩＣに代えて、プロセッサーＰＲから入力されるシリアル信号ＳＤをパラレル信号ＰＧに変換可能な回路であれば、如何なる回路であってもよい。シリパラ変換部ＳＰＣは、変換した後のパラレル信号ＰＧを、接続部１００の信号出力部１００５に出力する。すなわち、シリパラ変換部ＳＰＣは、パラレル信号ＰＧを、信号出力部１００５を介して、第１外部装置３１に出力する。一方、画像形成装置１０に中継装置２０が接続されている場合、シリアル信号ＳＤが入力されたシリパラ変換部ＳＰＣは、動作していないため、何も処理を行わない。

画像形成装置１０に中継装置２０が接続されている場合、シリアル信号ＳＤ及びシリアル信号ＳＥが入力された切替部ＳＷＢは、シリアル信号ＳＤ及びシリアル信号ＳＥを、接続部１００の信号出力部１００５に出力する。一方、画像形成装置１０に第１外部装置３１が接続されている場合、シリアル信号ＳＤが入力された切替部ＳＷＢは、動作していないため、何も処理を行わない。切替部ＳＷＢは、このような動作を行う回路であれば、如何なる海路であってもよい。

このように、プロセッサーＰＲは、画像形成装置１０に中継装置２０が接続された場合、外部装置を制御する信号を、シリアル信号として中継装置２０に出力する。プロセッサーＰＲは、画像形成装置１０に外部装置が接続された場合も、外部装置を制御する信号を、シリアル信号として外部装置に出力する。すなわち、プロセッサーＰＲは、シリパラ変換部ＳＰＣと切替部ＳＷＢを画像形成装置１０が備えることにより、外部装置に出力する信号を、常にシリアル信号として出力することができる。その結果、プロセッサーＰＲは、外部装置に出力する信号についての処理を、外部装置毎に異なる制御プログラムに基づいて処理する必要がなくなる。これは、プロセッサーＰＲが外部装置を制御するための制御プログラムを簡易化することができることに繋がる。

更に、画像形成装置１０は、シリパラ変換部ＳＰＣと切替部ＳＷＢとを画像形成装置１０が備えることにより、複数のパラレルインターフェースを外部装置への信号の出力用に備える必要がない。これは、画像形成装置１０の回路構成の簡易化に繋がる。すなわち、中継装置２０は、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。

このような中継装置２０の回路構成により画像形成装置１０の回路構成の簡易化ができる理由が、前述のもう１つの相似性である。この相似性は、中継装置２０と画像形成装置１０との両方が、外部装置へ出力されたシリアル信号をパラレル信号に変換することができる回路構成を有していることを意味する。換言すると、この相似性は、中継装置２０がシリパラ変換部ＳＰＡを備え、且つ、画像形成装置１０がシリパラ変換部ＳＰＣを備えることを意味する。画像形成装置１０の回路構成は、中継装置２０の回路構成との間でこのような相似性を持つように構成されることにより、簡易化することができる。すなわち、中継装置２０が図７に示したような回路構成であることにより、中継装置２０は、画像形成装置１０にこのような相似性を持たせることができる。その結果、中継装置２０は、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。

まとめると、画像形成装置１０は、図８に示したように、入力信号と出力信号の割り当てを、中継装置２０と割り当てにすることができる。その結果、画像形成装置１０のプロセッサーＰＲは、すべての外部装置について共通のプログラムにより制御することができる。そして、図８に示したように、画像形成装置１０の回路構成は、簡易化することができる。換言すると、中継装置２０は、画像形成装置１０の回路構成が複雑になってしまうことを抑制することができる。

以上のように、実施形態に係る中継装置は、画像形成装置により制御される１つ以上の外部装置と画像形成装置との間に接続される。中継装置は、１つ以上の外部装置と画像形成装置との間の通信を中継する。中継装置は、第０接続部と、第１接続部と、第１シリパラ変換部と、第１パラシリ変換部とを持つ。第０接続部は、画像形成装置と接続可能な接続部である。第１接続部は、１つ以上の外部装置のうちの第１外部装置と接続可能な接続部である。第１シリパラ変換部は、第０接続部から入力されるシリアル信号をパラレル信号に変換し、変換した後のパラレル信号を、第１接続部に出力する。第１パラシリ変換部は、第１接続部から入力されるパラレル信号をシリアル信号に変換し、変換した後のシリアル信号を第０接続部に出力する。これにより、中継装置は、第０接続部を介して画像形成装置と接続されるだけで、１つ以上の外部装置と画像形成装置とを通信可能な状態にすることができる。その結果、中継装置は、中継装置と画像形成装置との接続において、第０接続部と接続可能な接続部以外の接続部を画像形成装置に備えさせる必要性を生じさせない。すなわち、中継装置は、画像形成装置の回路構成が複雑になってしまうことを抑制することができる。

また、実施形態に係る画像形成システムは、画像形成装置と、中継装置とを持つ。中継装置は、画像形成装置により制御される１つ以上の外部装置と画像形成装置との間に接続さる。中継装置は、１つ以上の外部装置と画像形成装置との間の通信を中継する。中継装置は、第０接続部と、第１接続部と、第１シリパラ変換部と、第１パラシリ変換部とを持つ。第０接続部は、画像形成装置と接続可能な接続部である。第１接続部は、１つ以上の外部装置のうちの第１外部装置と接続可能な接続部である。第１シリパラ変換部は、第０接続部から入力されるシリアル信号をパラレル信号に変換し、変換した後のパラレル信号を、第１接続部に出力する。第１パラシリ変換部は、第１接続部から入力されるパラレル信号をシリアル信号に変換し、変換した後のシリアル信号を第０接続部に出力する。これにより、画像形成システムは、画像形成装置の回路構成が複雑になってしまうことを抑制することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…画像形成システム、１０…画像形成装置、２０…中継装置、３１…第１外部装置、３２…第２外部装置、１００、２００、２０１、２０２、３１１、３２１…接続部、１００１、１００２、１００３、１００４、２００３、２０１１、２０２１、３１１２…信号入力部、１００５、２００１、２００２、２０１２、２０２２、３１１１…信号出力部、ＰＲ…プロセッサー、ＰＳＡ、ＰＳＢ、ＰＳＣ、ＰＳＤ…パラシリ変換部、ＳＧＣ…接続信号生成部、ＳＰＡ、ＳＰＢ、ＳＰＣ…シリパラ変換部、ＳＷＡ…切替部、ＳＷＢ…切替部

Claims (10)

1. 画像形成装置により制御される１つ以上の外部装置と前記画像形成装置との間に接続され、前記１つ以上の外部装置と前記画像形成装置との間の通信を中継する中継装置であって、
   前記画像形成装置と接続可能な第０接続部と、
   前記１つ以上の外部装置のうちの第１外部装置と接続可能な第１接続部と、
   前記第０接続部から入力されるシリアル信号をパラレル信号に変換し、変換した後のパラレル信号を、前記第１接続部に出力する第１シリパラ変換部と、
   前記第１接続部から入力されるパラレル信号をシリアル信号に変換し、変換した後のシリアル信号を前記第０接続部に出力する第１パラシリ変換部と、
   を備える中継装置。
2. 前記第０接続部は、
   シリアル信号が入力される複数の第０１端子を有する第０シリアル信号入力部と、
   シリアル信号が出力される１つの第０２端子を有する第０シリアル信号出力部と、
   を含み、
   前記第１シリパラ変換部は、前記複数の第０１端子を介してシリアル信号が入力され、
   前記第１パラシリ変換部は、前記１つの第０２端子を介してシリアル信号を出力する、
   請求項１に記載の中継装置。
3. 前記第０接続部は、前記第０シリアル信号入力部と、前記第０シリアル信号出力部とを含む接続コネクタであり、
   前記画像形成装置は、前記第０接続部と接続可能な接続コネクタを備える、
   請求項２に記載の中継装置。
4. 前記第０接続部が前記画像形成装置と接続された場合、前記画像形成装置から供給される電力に基づいて、前記中継装置が前記画像形成装置と接続されたことを示す接続信号を生成する接続信号生成部を備え、
   前記第０接続部は、前記接続信号生成部により生成された前記接続信号が出力される１つの第０３端子を有する接続信号出力部を含む、
   請求項１から３のうちいずれか一項に記載の中継装置。
5. 前記第１接続部は、
   パラレル信号が入力される複数の第１１端子を有する第１パラレル信号入力部と、
   パラレル信号が出力される複数の第１２端子を有する第１パラレル信号出力部と、
   を含み、
   前記第１パラシリ変換部は、前記複数の第１１端子を介してパラレル信号が入力され、
   前記第１シリパラ変換部は、前記複数の第１２端子を介してパラレル信号を出力する、
   請求項１から４のうちいずれか一項に記載の中継装置。
6. 前記第１接続部は、前記第１パラレル信号入力部と、前記第１パラレル信号出力部とを含む第１接続コネクタであり、
   前記第１外部装置は、前記第１接続部と接続可能な接続コネクタを備える、
   請求項５に記載の中継装置。
7. 前記１つ以上の外部装置のうちの第２外部装置と接続可能な第２接続部と、
   前記第０接続部から入力されるシリアル信号をパラレル信号に変換し、変換した後のパラレル信号を、前記第２接続部に出力する第２シリパラ変換部と、
   前記第２接続部から入力されるパラレル信号をシリアル信号に変換し、変換した後のシリアル信号を前記第１パラシリ変換部に出力する第２パラシリ変換部と、
   を更に備え、
   前記第１パラシリ変換部は、前記第２パラシリ変換部からシリアル信号を入力された場合、前記第２パラシリ変換部から入力されたシリアル信号を前記第０接続部に出力し、
   前記第１シリパラ変換部は、前記第０接続部から入力されるシリアル信号をパラレル信号に変換し、変換した後のパラレル信号を、前記第１接続部と前記第２接続部とのそれぞれに出力する、
   請求項１から６のうちいずれか一項に記載の中継装置。
8. 前記第２接続部は、
   パラレル信号が入力される複数の第２１端子を有する第２パラレル信号入力部と、
   パラレル信号が出力される複数の第２２端子を有する第２パラレル信号出力部と、
   を含み、
   前記第２パラシリ変換部は、前記複数の第２１端子を介してパラレル信号が入力され、
   前記第２シリパラ変換部は、前記複数の第２２端子を介してパラレル信号を出力する、
   請求項７に記載の中継装置。
9. 前記第２接続部は、前記第２パラレル信号入力部と、前記第２パラレル信号出力部とを含む接続コネクタである、
   請求項８に記載の中継装置。
10. 画像形成装置と、
    前記画像形成装置により制御される１つ以上の外部装置と前記画像形成装置との間に接続され、前記１つ以上の外部装置と前記画像形成装置との間の通信を中継する中継装置と、
    を備える画像形成システムであって、
    前記中継装置は、
    前記画像形成装置と接続可能な第０接続部と、
    前記１つ以上の外部装置のうちの第１外部装置と接続可能な第１接続部と、
    前記第０接続部から入力されるシリアル信号をパラレル信号に変換し、変換した後のパラレル信号を、前記第１接続部に出力する第１シリパラ変換部と、
    前記第１接続部から入力されるパラレル信号をシリアル信号に変換し、変換した後のシリアル信号を前記第０接続部に出力する第１パラシリ変換部と、
    を備える、
    画像形成システム。

Images