JP2022029594A - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP2022029594A JP2022029594A JP2020132949A JP2020132949A JP2022029594A JP 2022029594 A JP2022029594 A JP 2022029594A JP 2020132949 A JP2020132949 A JP 2020132949A JP 2020132949 A JP2020132949 A JP 2020132949A JP 2022029594 A JP2022029594 A JP 2022029594A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- determination
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 101100279540 Arabidopsis thaliana EIN2 gene Proteins 0.000 description 2
- 101100082050 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PRO3 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100322818 Arabidopsis thaliana AHL27 gene Proteins 0.000 description 1
- 102100038912 E3 SUMO-protein ligase RanBP2 Human genes 0.000 description 1
- 101001099186 Homo sapiens E3 SUMO-protein ligase RanBP2 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
図1は、回路装置100の構成例である。回路装置100は、出力トランジスター110と出力抵抗115とゲート電圧制御回路120とダイオードDD1、DD2と出力端子TQとを含む。回路装置100は、例えば半導体装置により構成される。半導体装置は、半導体基板に回路素子が集積された集積回路装置である。このとき、出力端子TQは、半導体基板に形成されたパッド、又は半導体装置のパッケージに設けられた端子である。
図3に、ゲート電圧制御回路120の詳細構成例を示す。ゲート電圧制御回路120は、電圧生成回路130と、スイッチ制御回路140と、第1スイッチSW1~第7スイッチSW7と、第1電源用スイッチSW8と、第1抵抗RA1~第7抵抗RA7と、第1電源用抵抗RA8と、キャパシターCAとを含む。なお以下では、スイッチSW1~SW8、抵抗RA1~RA8と省略して呼ぶ。
Claims (12)
- 出力端子と、
第1電源電圧が供給される第1電源ノードと、前記出力端子との間に設けられる出力トランジスターと、
入力信号が入力され、前記出力トランジスターのゲート電圧を制御するゲート電圧制御回路と、
を含み、
前記ゲート電圧制御回路は、
前記入力信号が第1論理レベルから第2論理レベルに遷移した後、前記ゲート電圧を第1時間電圧変化率で変化させ、
前記ゲート電圧が第1判定電圧に達した後、前記ゲート電圧を、前記第1時間電圧変化率より小さい第2時間電圧変化率で変化させ、
前記ゲート電圧が、前記第1判定電圧より高い第2判定電圧に達した後、前記ゲート電圧を、前記第2時間電圧変化率より大きい第3時間電圧変化率で変化させることを特徴とする回路装置。 - 請求項1に記載の回路装置において、
前記ゲート電圧制御回路は、
前記ゲート電圧が、前記第2判定電圧より高い第3判定電圧に達した後、前記ゲート電圧を、前記第3時間電圧変化率より小さい第4時間電圧変化率で変化させることを特徴とする回路装置。 - 請求項1に記載の回路装置において、
前記ゲート電圧制御回路は、
前記第1判定電圧と、前記第2判定電圧と、前記第1判定電圧と前記第2判定電圧の間の第1ゲート駆動電圧と、前記第2判定電圧より高い第2ゲート駆動電圧及び第3ゲート駆動電圧とを生成する電圧生成回路と、
前記第1ゲート駆動電圧が出力される第1ノードと、前記出力トランジスターのゲートとの間に直列接続される第1スイッチ及び第1抵抗と、
前記第2ゲート駆動電圧が出力される第2ノードと、前記ゲートとの間に直列接続される第2スイッチ及び第2抵抗と、
前記第3ゲート駆動電圧が出力される第3ノードと、前記ゲートとの間に直列接続される第3スイッチ及び第3抵抗と、
前記第1電源ノードと、前記ゲートとの間に直列接続される第1電源用スイッチ及び第1電源用抵抗と、
一端が前記ゲートに接続されるキャパシターと、
前記入力信号と前記ゲート電圧と前記第1判定電圧と前記第2判定電圧とに基づいて前記第1スイッチ~前記第3スイッチ及び前記第1電源用スイッチをオン又はオフに制御するスイッチ制御回路と、
を含むことを特徴とする回路装置。 - 請求項3に記載の回路装置において、
前記第2抵抗の抵抗値は、前記第1抵抗の抵抗値より大きく、
前記第3抵抗の抵抗値は、前記第2抵抗の抵抗値より小さいことを特徴とする回路装置。 - 請求項3又は4に記載の回路装置において、
前記スイッチ制御回路は、
前記入力信号が前記第1論理レベルから前記第2論理レベルに遷移したとき、前記第1電源用スイッチをオンからオフにし、前記第1スイッチをオフからオンにし、
前記ゲート電圧が前記第1判定電圧に達したとき、前記第1スイッチをオンからオフにし、前記第2スイッチをオフからオンにし、
前記ゲート電圧が前記第2判定電圧に達したとき、前記第2スイッチをオンからオフにし、前記第3スイッチをオフからオンにすることを特徴とする回路装置。 - 請求項3乃至5のいずれか一項に記載の回路装置において、
前記電圧生成回路は、
前記第2判定電圧より高い第3判定電圧より高い第4ゲート駆動電圧を生成し、
前記ゲート電圧制御回路は、
前記第4ゲート駆動電圧が出力される第4ノードと、前記ゲートとの間に直列接続される第4スイッチ及び第4抵抗を含むことを特徴とする回路装置。 - 請求項6に記載の回路装置において、
前記第4抵抗の抵抗値は、前記第3抵抗の抵抗値より大きいことを特徴とする回路装置。 - 請求項6又は7に記載の回路装置において、
前記スイッチ制御回路は、
前記ゲート電圧が前記第3判定電圧に達したとき、前記第3スイッチをオンからオフにし、前記第4スイッチをオフからオンにすることを特徴とする回路装置。 - 請求項1乃至8のいずれか一項に記載の回路装置において、
前記第1電源電圧より高い第2電源電圧が供給される第2電源ノードと前記出力端子との間に設けられる出力抵抗を含むことを特徴とする回路装置。 - 請求項1乃至9のいずれか一項に記載の回路装置において、
前記出力トランジスターは、第1N型トランジスターであり、
前記第1判定電圧及び前記第2判定電圧は、第2N型トランジスターのしきい値電圧に基づいて設定されることを特徴とする回路装置。 - 請求項10に記載の回路装置において、
前記第1判定電圧及び前記第2判定電圧は、ダイオード接続された前記第2N型トランジスターのドレイン電圧に基づき設定されることを特徴とする回路装置。 - 請求項3乃至8のいずれか一項に記載の回路装置において、
前記出力トランジスターは、第1N型トランジスターであり、
前記電圧生成回路は、
ダイオード接続された第2N型トランジスターと、
前記第2N型トランジスターのドレインと前記第1電源ノードの間に設けられ、前記第2N型トランジスターのドレイン電圧と前記第1電源電圧の間を分圧することで前記第1判定電圧と前記第2判定電圧と前記第1ゲート駆動電圧を生成する第1分圧回路と、
前記第1電源電圧より高い第2電源電圧が供給される第2電源ノードと前記第2N型トランジスターの前記ドレインとの間に設けられ、前記第2電源電圧と前記第2N型トランジスターの前記ドレイン電圧の間を分圧することで前記第2ゲート駆動電圧及び前記第3ゲート駆動電圧を生成する第2分圧回路と、
を含むことを特徴とする回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020132949A JP2022029594A (ja) | 2020-08-05 | 2020-08-05 | 回路装置 |
CN202110885054.0A CN114070268A (zh) | 2020-08-05 | 2021-08-03 | 电路装置 |
US17/392,685 US11482996B2 (en) | 2020-08-05 | 2021-08-03 | Circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020132949A JP2022029594A (ja) | 2020-08-05 | 2020-08-05 | 回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022029594A true JP2022029594A (ja) | 2022-02-18 |
Family
ID=80115423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020132949A Pending JP2022029594A (ja) | 2020-08-05 | 2020-08-05 | 回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11482996B2 (ja) |
JP (1) | JP2022029594A (ja) |
CN (1) | CN114070268A (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0272745A (ja) | 1988-09-08 | 1990-03-13 | Fujitsu Ltd | 波形整形回路 |
DE4219790B4 (de) | 1992-06-17 | 2005-09-29 | Robert Bosch Gmbh | Baustein zur Impulsformung |
US6545513B2 (en) * | 2001-05-17 | 2003-04-08 | Denso Corporation | Electric load drive apparatus |
US20090237126A1 (en) * | 2008-03-24 | 2009-09-24 | Elite Semiconductor Memory Technology Inc. | Gate driver for switching power mosfet |
JP5029678B2 (ja) * | 2009-12-07 | 2012-09-19 | 株式会社デンソー | スイッチング素子の駆動装置 |
JP7370210B2 (ja) * | 2019-10-04 | 2023-10-27 | ローム株式会社 | ゲートドライバ回路、モータドライバ回路、ハードディスク装置 |
-
2020
- 2020-08-05 JP JP2020132949A patent/JP2022029594A/ja active Pending
-
2021
- 2021-08-03 CN CN202110885054.0A patent/CN114070268A/zh active Pending
- 2021-08-03 US US17/392,685 patent/US11482996B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220045678A1 (en) | 2022-02-10 |
CN114070268A (zh) | 2022-02-18 |
US11482996B2 (en) | 2022-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101675562B1 (ko) | 전원 장치 | |
US6249169B1 (en) | Transistor output circuit | |
US7961158B2 (en) | Constant-current driving circuit | |
US7990184B2 (en) | Comparing device having hysteresis characteristics and voltage regulator using the same | |
US20140002041A1 (en) | Digital low drop-out regulator | |
US20150263616A1 (en) | Dc/dc converter | |
US9374007B2 (en) | DC/DC converter | |
US10673338B2 (en) | Voltage converter and operating method of voltage converter | |
CN112311228B (zh) | 开关电源及其控制电路和控制方法 | |
KR101675561B1 (ko) | 전원 장치 | |
US20140132314A1 (en) | Triangular waveform generating apparatus | |
US8643442B2 (en) | Oscillator circuit | |
JP2022029594A (ja) | 回路装置 | |
EP3462619A1 (en) | Digital to analog converter | |
TWI599870B (zh) | 操作系統及控制方法 | |
US10270338B2 (en) | Shunt regulator including ramp control circuit | |
US20050116696A1 (en) | Semiconductor integrated circuit device | |
US7659787B2 (en) | Circuit for generating clock of semiconductor memory apparatus | |
CN114257227A (zh) | 开关电路 | |
JP4616362B2 (ja) | D/a変換回路 | |
EP3570282A1 (en) | Low swing dynamic circuit | |
US20180123582A1 (en) | Semiconductor device and method of generating power-on reset signal | |
US11881863B2 (en) | Comparator circuit | |
JP7067841B2 (ja) | 半導体装置、及び電圧発生方法 | |
CN118038913A (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240618 |