CN114070268A - 电路装置 - Google Patents

Abstract

电路装置包含输出端子、输出晶体管和栅极电压控制电路。输出晶体管设置在第一电源节点与输出端子之间。栅极电压控制电路在输入信号(TX)从第一逻辑电平转变为第二逻辑电平之后，使输出晶体管的栅极电压以第一时间电压变化率变化，在栅极电压达到第一判定电压之后，使栅极电压以比第一时间电压变化率小的第二时间电压变化率变化，在栅极电压达到第二判定电压之后，使栅极电压以比第二时间电压变化率大的第三时间电压变化率变化。

Description

电路装置

技术领域

本发明涉及电路装置等。

背景技术

在专利文献1中公开了一种形成矩形脉冲的脉冲成形用构成单元。该脉冲成形用构成单元包含被提供矩形脉冲的信号边沿生成器、以及被输入信号边沿生成器的输出信号的运算放大器及输出放大级。输出放大级的输出信号被输出到输出端子，该输出信号被反馈到运算放大器。信号边沿生成器根据矩形脉冲生成具有被缓慢化的上升、下降和具有圆角的状态迁移部的脉冲。信号边沿生成器以固定电流对内部电容器进行充电，为了得到下降边沿而进行放电，通过限制电流源及灌(source and sink)的效率而使信号波形变圆滑。

专利文献1：日本特开平6-97784号公报

如上所述，在专利文献1中，仅简单地记载了使信号波形变圆滑的信号边沿生成器的结构，没有公开根据怎样的条件等使波形变化这样的具体的结构。

发明内容

本公开的一个方式涉及电路装置，该电路装置包含：输出端子；输出晶体管，其设置在第一电源节点与所述输出端子之间，该第一电源节点被提供第一电源电压；以及栅极电压控制电路，其输入有输入信号，对所述输出晶体管的栅极电压进行控制，所述栅极电压控制电路在所述输入信号从第一逻辑电平转变为第二逻辑电平之后，使所述栅极电压以第一时间电压变化率变化，在所述栅极电压达到第一判定电压之后，所述栅极电压控制电路使所述栅极电压以比所述第一时间电压变化率小的第二时间电压变化率变化，在所述栅极电压达到比所述第一判定电压高的第二判定电压之后，所述栅极电压控制电路使所述栅极电压以比所述第二时间电压变化率大的第三时间电压变化率变化。

附图说明

图1是电路装置的结构例。

图2为对电路装置的动作进行说明的波形图。

图3是栅极电压控制电路的详细结构例。

图4是说明栅极电压控制电路的动作的波形图。

图5是电压生成电路的详细结构例。

图6是开关控制电路的详细结构例。

图7是输出电路的详细结构例。

标号说明

100：电路装置；110：输出晶体管；115：输出电阻；120：栅极电压控制电路；130：电压生成电路；131：第一分压电路；132：第二分压电路；133：N型晶体管；134：电流源电路；140：开关控制电路；141～143：比较器；144：输出电路；CA：电容器；NVSS：第一电源节点；NVsup：第二电源节点；RA1～RA7：第一～第七电阻；RA8：第一电源用电阻；SQ：输出信号；SW1～SW7：第一～第七开关；SW8：第一电源用开关；TQ：输出端子；TX：输入信号；V1～V7：第一～第七栅极驱动电压；VSS：第一电源电压；Va：第一判定电压；Vb：第二判定电压；Vc：第三判定电压；Vgate：栅极电压；Vsup：第二电源电压。

具体实施方式

以下，对本公开的优选实施方式进行详细说明。另外，以下所说明的本实施方式并不是对权利要求书中所记载的内容进行不当限定，在本实施方式中所说明的全部结构并不一定都是必需结构要件。

1.电路装置

图1是电路装置100的结构例。电路装置100包含输出晶体管110、输出电阻115、栅极电压控制电路120、二极管DD1、DD2以及输出端子TQ。电路装置100例如由半导体装置构成。半导体装置是在半导体基板上集成有电路元件的集成电路装置。此时，输出端子TQ是形成于半导体基板的连接盘或者设置于半导体装置的封装处的端子。

栅极电压控制电路120通过对作为矩形波的数字信号的输入信号TX进行波形成形，而生成栅极电压Vgate。此时，通过监视栅极电压Vgate来控制波形成形。输出晶体管110以及输出电阻115构成输出电路，该输出电路根据栅极电压Vgate将输出信号SQ输出到输出端子TQ。二极管DD1、DD2被设置为保护元件，具体而言是为了防止逆流而设置的。该输出电路例如是作为车载网络标准的LIN标准的输出电路，但输出电路的用途并不限定于LIN。LIN是Local Interconnect Network(局域互联网络)的缩写。

输出晶体管110设置在被提供第一电源电压VSS的第一电源节点NVSS与输出端子TQ之间。具体而言，输出晶体管110是N型晶体管。输出晶体管110的源极与第一电源节点NVSS连接，漏极与二极管DD2的阴极连接。二极管DD2的阳极与输出端子TQ连接。第一电源电压VSS是比向第二电源节点NVsup提供的第二电源电压Vsup低的电压。第一电源电压VSS例如是接地电压。第一电源电压VSS和第二电源电压Vsup例如从电路装置100的外部提供给电路装置100，但也可以从内置于电路装置100的电源电路提供。

输出电阻115设置在第二电源节点NVsup与输出端子TQ之间。具体而言，输出电阻115的一端与第二电源节点NVsup连接，另一端与二极管DD1的阳极连接。二极管DD1的阴极与输出端子TQ连接。

图2是说明电路装置100的动作的波形图。栅极电压控制电路120被输入输入信号TX，控制输出晶体管110的栅极电压Vgate。具体而言，栅极电压控制电路120将栅极电压Vgate与判定电压进行比较，基于该比较结果和输入信号TX来控制栅极电压Vgate，由此将与输入信号TX对应的输出信号SQ输出到输出端子TQ。更具体而言，栅极电压控制电路120在输入信号TX从高电平转变为低电平之后，使栅极电压Vgate以第一时间电压变化率变化。栅极电压控制电路120在栅极电压Vgate达到第一判定电压Va之后，使栅极电压Vgate以比第一时间电压变化率小的第二时间电压变化率变化。栅极电压控制电路120在栅极电压Vgate达到比第一判定电压Va高的第二判定电压Vb之后，使栅极电压Vgate以比第二时间电压变化率大的第三时间电压变化率变化。

设输入信号TX从高电平转变为低电平的定时为t1，栅极电压Vgate达到第一判定电压Va的定时为t2。栅极电压控制电路120在从定时t1到定时t2的期间，使栅极电压Vgate以第一时间电压变化率变化。若将栅极电压Vgate达到第二判定电压Vb的定时设为t3，则栅极电压控制电路120在从定时t2到定时t3的期间，使栅极电压Vgate以第二时间电压变化率变化。栅极电压控制电路120在从定时t3到后述的定时t4的期间，使栅极电压Vgate以第三时间电压变化率变化。

另外，时间电压变化率是相对于时间变化的电压的变化。即，时间电压变化率相当于图2中的栅极电压Vgate的波形的斜率、或者栅极电压Vgate的时间微分。第一时间电压变化率～第三时间电压变化率为正的变化率。另外，在图2的输入信号TX中，将定时t1以前的逻辑电平设为第一逻辑电平，将从定时t1到定时t5为止的逻辑电平设为第二逻辑电平。在图2中，第一逻辑电平为高电平，第二逻辑电平为低电平，但也可以是第一逻辑电平为低电平，第二逻辑电平为高电平。

根据本实施方式，在从栅极电压Vgate达到第一判定电压Va的定时t2到达到第二判定电压Vb的定时t3的期间，栅极电压控制电路120使栅极电压Vgate以比第一时间电压变化率以及第三时间电压变化率小的第二时间电压变化率变化。由此，能够使输出信号SQ的下降开始的角变圆滑。

具体而言，第一判定电压Va以及第二判定电压Vb如在图5等中后述的那样被设定在输出晶体管110的阈值电压附近。在栅极电压Vgate为阈值电压附近时，输出信号SQ开始下降，但此时，栅极电压Vgate以平缓的第二时间电压变化率变化。由此，在输出信号SQ的下降开始时，输出信号SQ的时间电压变化率变小，下降开始的角变圆。

这样，在本实施方式中，通过栅极电压控制电路120监视栅极电压Vgate，能够控制输出晶体管110的阈值电压附近的栅极电压Vgate的波形，由此能够进行有效的波形成形。通过使输出信号SQ的角变圆，例如从对输出信号SQ进行传送的信号线放射的噪声降低。

接着，对使输出信号SQ的下降结束的角变圆的方法进行说明。栅极电压控制电路120在栅极电压Vgate达到比第二判定电压Vb高的第三判定电压Vc之后，使栅极电压Vgate以比第三时间电压变化率小的第四时间电压变化率变化。第四时间电压变化率是正的变化率。

若将栅极电压Vgate达到第三判定电压Vc的定时设为t4，则栅极电压控制电路120在定时t4以后，使栅极电压Vgate以第四时间电压变化率变化。在栅极电压Vgate达到规定电压后，直到输入信号TX从低电平变化为高电平的定时t5为止，栅极电压Vgate维持为规定电压。如在图5等中后述的那样，规定电压是比第三判定电压Vc高的第四栅极驱动电压V4。

根据本实施方式，在栅极电压Vgate达到第三判定电压Vc的定时t4以后，栅极电压控制电路120使栅极电压Vgate以比第三时间电压变化率小的第四时间电压变化率变化。在输出信号SQ达到第一电源电压VSS时，输出信号SQ的下降结束，但根据本实施方式，在输出信号SQ接近第一电源电压VSS的定时t4，栅极电压Vgate的时间电压变化率成为平缓的第四时间电压变化率。由此，在输出信号SQ接近第一电源电压VSS时，输出信号SQ的时间电压变化率变小，下降结束的角变圆。

关于输出信号SQ的上升开始及结束的角，栅极电压控制电路120也通过与上述同样的方法使角变圆。

具体而言，栅极电压控制电路120在输入信号TX从低电平转变为高电平之后，使栅极电压Vgate以第五时间电压变化率变化。栅极电压控制电路120在栅极电压Vgate达到第三判定电压Vc后，使栅极电压Vgate以第六时间电压变化率变化。栅极电压控制电路120在栅极电压Vgate达到第二判定电压Vb后，使栅极电压Vgate以第七时间电压变化率变化。栅极电压控制电路120在栅极电压Vgate达到第一判定电压Va之后，使栅极电压Vgate以第八时间电压变化率变化。第七时间电压变化率小于第八时间电压变化率。第六时间电压变化率大于第七时间电压变化率。第五时间电压变化率小于第六时间电压变化率。另外，第五～第八时间电压变化率是负的变化率，上述的大小关系是指绝对值中的大小关系。

根据本实施方式，在定时t5输出信号SQ开始上升，但栅极电压Vgate的时间电压变化率成为平缓的第五时间电压变化率。由此，输出信号SQ的时间电压变化率变小，上升开始的角变圆。另外，在栅极电压Vgate为阈值电压附近时，输出信号SQ的上升结束，但此时，栅极电压Vgate以平缓的第七时间电压变化率变化。由此，在输出信号SQ的上升结束时，输出信号SQ的时间电压变化率变小，上升结束的角变圆。

2.在详细结构例

图3中示出栅极电压控制电路120的详细结构例。栅极电压控制电路120包括电压生成电路130、开关控制电路140、第一开关SW1至第七开关SW7、第一电源用开关SW8、第一电阻RA1至第七电阻RA7、第一电源用电阻RA8、电容器CA。另外，以下，省略称为开关SW1～SW8、电阻RA1～RA8。

电压生成电路130生成第一判定电压Va、第二判定电压Vb以及第三判定电压Vc，并将它们输出到开关控制电路140。另外，电压生成电路130生成第一栅极驱动电压V1～第七栅极驱动电压V7，并将该第一栅极驱动电压V1～第七栅极驱动电压V7输出到第一节点N1～第七节点N7。

开关SW1和电阻RA1串联连接在第一节点N1与输出晶体管110的栅极之间。具体而言，开关SW1的一端与第一节点N1连接，另一端与电阻RA1的一端连接。电阻RA1的另一端与输出晶体管110的栅极连接。同样，开关SW2～SW7和电阻RA2～RA7串联连接在第二～第七节点N2～N7与输出晶体管110的栅极之间。开关SW8和电阻RA8连接在第一电源节点NVSS与输出晶体管110的栅极之间。开关SW1～SW8由晶体管构成。开关SW1～SW8例如可以是P型晶体管或N型晶体管，或者也可以是P型晶体管与N型晶体管并联连接而成的传输门(transfergate)。

电容器CA的一端与输出晶体管110的栅极连接，另一端与第一电源节点NVSS连接。

开关控制电路140根据输入信号TX、输出晶体管110的栅极电压Vgate、第一判定电压Va、第二判定电压Vb以及第三判定电压Vc，将开关SW1～SW8控制为接通或者断开。具体而言，开关控制电路140通过对栅极电压Vgate与第一判定电压Va、第二判定电压Vb以及第三判定电压Vc进行比较，来判定栅极电压Vgate是否达到了第一判定电压Va、第二判定电压Vb以及第三判定电压Vc。然后，开关控制电路140基于该判定结果和输入信号TX的逻辑电平输出控制信号CSW1～CSW8，从而将开关SW1～SW8切换为接通或断开。开关控制电路140使开关SW1～SW8中的任意1个开关接通，使除此以外的开关断开。

例如，当开关控制电路140使开关SW1接通时，第一栅极驱动电压V1经由电阻RA1输出到输出晶体管110的栅极，电容器CA被充电。此时，根据第一栅极驱动电压V1和电阻RA1的电阻值，决定电容器CA的充电速度、即栅极电压Vgate的时间电压变化率。根据开关控制电路140将开关SW1～SW8中的哪一个接通，能够控制栅极电压Vgate的时间电压变化率，能够进行图2那样的波形成形。

图4是说明栅极电压控制电路120的动作的波形图。在此，设为控制信号CSW1～CSW8为高电平时开关SW1～SW8接通。VACP是对第一判定电压Va和栅极电压Vgate进行比较的比较器141的判定信号，VBCP是对第二判定电压Vb和栅极电压Vgate进行比较的比较器142的判定信号，VCCP是对第三判定电压Vc和栅极电压Vgate进行比较的比较器143的判定信号。关于比较器141～143，将在图6中后述。比较器141～143在栅极电压Vgate高于Va～Vc时输出高电平。

开关控制电路140在从输入信号TX从高电平转变为低电平的定时t1到判定信号VACP从低电平转变为高电平的定时t2为止的期间，将控制信号CSW1设为高电平，使开关SW1接通。此时，栅极电压Vgate以由第一栅极驱动电压V1和电阻RA1的电阻值决定的第一时间电压变化率变化。

接下来，开关控制电路140在从时刻t2起至判定信号VBCP从低电平转变为高电平的时刻t3为止的期间内，将控制信号CSW2设为高电平，使开关SW2接通。此时，栅极电压Vgate以由第二栅极驱动电压V2和电阻RA2的电阻值决定的第二时间电压变化率变化。

接下来，开关控制电路140在从时刻t3起至判定信号VCCP从低电平转变为高电平的时刻t4为止的期间内，将控制信号CSW3设为高电平，使开关SW3接通。此时，栅极电压Vgate以由第三栅极驱动电压V3和电阻RA3的电阻值决定的第三时间电压变化率变化。

接着，开关控制电路140在从定时t4到输入信号TX从低电平转变为高电平的定时t5为止的期间，将控制信号CSW4设为高电平，使开关SW4接通。此时，栅极电压Vgate以由第四栅极驱动电压V4和电阻RA4的电阻值决定的第四时间电压变化率变化。

电阻RA1～RA4的电阻值为以下的大小关系。电阻RA2的电阻值大于电阻RA1的电阻值，电阻RA3的电阻值小于电阻RA2的电阻值，电阻RA4的电阻值大于电阻RA3的电阻值。由此，第二时间电压变化率变得比第一时间电压变化率小，第三时间电压变化率变得比第二时间电压变化率大，第四时间电压变化率变得比第三时间电压变化率小。如在图2中所说明的那样，由于第二时间电压变化率和第四时间电压变化率较小，因此输出信号SQ的下降开始及结束的角变圆。此外，由于第三时间电压变化率较大，因此输出信号SQ的下降变得急剧。

接下来，开关控制电路140在从输入信号TX从低电平转变为高电平的时刻t5起至判定信号VCCP从高电平转变为低电平的时刻t6为止的期间内，将控制信号CSW5设为高电平，使开关SW5接通。此时，栅极电压Vgate以由第五栅极驱动电压V5和电阻RA5的电阻值决定的第五时间电压变化率变化。

接下来，开关控制电路140在从定时t6起至判定信号VBCP从高电平转变为低电平的定时t7为止的期间内，将控制信号CSW6设为高电平，使开关SW6接通。此时，栅极电压Vgate以由第六栅极驱动电压V6和电阻RA6的电阻值决定的第六时间电压变化率变化。

接着，开关控制电路140在从时刻t7到判定信号VACP从高电平转变为低电平的时刻t8为止的期间，将控制信号CSW7设为高电平，使开关SW7接通。此时，栅极电压Vgate以由第七栅极驱动电压V7和电阻RA7的电阻值决定的第七时间电压变化率变化。

接着，开关控制电路140在从定时t8到输入信号TX从高电平转变为低电平的定时为止的期间，将控制信号CSW8设为高电平，使开关SW8接通。此时，栅极电压Vgate以由第一电源电压VSS和电阻RA8的电阻值决定的第八时间电压变化率变化。

电阻RA5～RA8的电阻值为以下的大小关系。电阻RA7的电阻值大于电阻RA8的电阻值，电阻RA6的电阻值小于电阻RA7的电阻值，电阻RA5的电阻值大于电阻RA6的电阻值。由此，第七时间电压变化率变得比第八时间电压变化率小，第六时间电压变化率变得比第七时间电压变化率大，第五时间电压变化率变得比第六时间电压变化率小。如在图2中所说明的那样，由于第五时间电压变化率和第七时间电压变化率较小，因此输出信号SQ的上升开始及结束的角变圆。此外，由于第六时间电压变化率较大，因此输出信号SQ的上升变得急剧。

图5是电压生成电路130的详细结构例。电压生成电路130包括第一分压电路131、第二分压电路132、N型晶体管133和电流源电路134。此外，设输出晶体管110为第一N型晶体管，N型晶体管133为第二N型晶体管。

N型晶体管133以二极管方式连接。即，N型晶体管133的栅极与漏极连接，源极与第一电源节点NVSS连接。由此，N型晶体管133的漏极成为N型晶体管133的阈值电压附近。N型晶体管133以与输出晶体管110相同的工艺形成，因此N型晶体管133的漏极成为输出晶体管110的阈值电压附近。

第一分压电路131设置在N型晶体管133的漏极与第一电源节点NVSS之间，通过在N型晶体管133的漏极电压与第一电源电压VSS之间进行分压，从而生成第一判定电压Va、第二判定电压Vb、第一栅极驱动电压V1、第六栅极驱动电压V6和第七栅极驱动电压V7。具体而言，第一分压电路131包含串联连接的电阻RC1～RC5。串联连接的电阻RC1～RC5的一端与N型晶体管133的漏极连接，另一端与第一电源节点NVSS连接。从电阻RC1与电阻RC2之间的节点输出第二判定电压Vb，从电阻RC2与电阻RC3之间的节点输出第一栅极驱动电压V1，从电阻RC3与电阻RC4之间的节点输出第一判定电压Va，从电阻RC4与电阻RC5之间的节点输出第六栅极驱动电压V6。从串联连接的电阻RC1～RC5的另一端输出第七栅极驱动电压V7。即，第七栅极驱动电压V7为第一电源电压VSS。电压的大小关系为Vb＞V1＞Va＞V6＞V7。

N型晶体管133的漏极在输出晶体管110的阈值电压附近，因此以该阈值电压为基准生成第一判定电压Va和第二判定电压Vb。由此，能够将第一判定电压Va和第二判定电压Vb设定在输出晶体管110的阈值电压附近，如在图2中说明的那样，通过使用这些判定电压，能够控制阈值电压附近的栅极电压Vgate的时间电压变化率。第一判定电压Va和第二判定电压Vb与输出晶体管110的阈值电压的关系可以考虑各种关系，作为一例，第二判定电压Vb被设定为与输出晶体管110的阈值电压相同。此外，第二判定电压Vb与输出晶体管110的阈值电压大致相同即可。但是，并不限定于此，例如也可以以输出晶体管110的阈值电压处于第二判定电压Vb与第一判定电压Va之间的方式设定第二判定电压Vb和第一判定电压Va。

N型晶体管133和输出晶体管110以相同的工艺形成，因此，相对于工艺变动，输出晶体管110的阈值电压和N型晶体管133的阈值电压以相同的倾向产生偏差。由此，第一判定电压Va和第二判定电压Vb与输出晶体管110的阈值电压的关系不易受到工艺变动的影响，能够进行不易受到工艺变动的影响的波形成形。

第二分压电路132设置在N型晶体管133的漏极与第二电源节点NVsup之间，通过在N型晶体管133的漏极电压与第二电源电压Vsup之间进行分压而生成第三判定电压Vc、第二栅极驱动电压V2、第三栅极驱动电压V3、第四栅极驱动电压V4以及第五栅极驱动电压V5。具体而言，第二分压电路132包括串联连接的电阻RB1～RB5。电流源电路134的一端与第二电源节点NVsup连接，另一端与串联连接的电阻RB1～RB5的一端连接。串联连接的电阻RB1～RB5的另一端与N型晶体管133的漏极连接。从串联连接的电阻RB1～RB5的一端输出第二栅极驱动电压V2。从电阻RB1与电阻RB2之间的节点输出第三栅极驱动电压V3，从电阻RB2与电阻RB3之间的节点输出第四栅极驱动电压V4，从电阻RB3与电阻RB4之间的节点输出第三判定电压Vc，从电阻RB4与电阻RB5之间的节点输出第五栅极驱动电压V5。电压的大小关系为V2＞V3＞V4＞Vc＞V5＞Vb。

第三判定电压Vc也同样地以阈值电压为基准而生成，因此，第三判定电压Vc与输出晶体管110的阈值电压的关系不易受到工艺变动的影响，能够进行不易受到工艺变动的影响的波形成形。

关于与输出信号SQ的下降相关的电压，V2＞V3＞V4＞Vc＞Vb＞V1＞Va。由于V1＞Va，所以通过开关SW1接通而选择V1，栅极电压Vgate达到Va。另外，由于V2＞Vb，所以通过开关SW2接通而选择V2，栅极电压Vgate达到Vb。另外，由于V3＞Vc，所以通过开关SW3接通而选择V3，栅极电压Vgate达到Vc。另外，通过开关SW4接通而选择V4，栅极电压Vgate从Vc上升到V4，之后维持为V4。

关于与输出信号SQ的上升有关的电压，Vc＞V5＞Vb＞Va＞V6＞V7＝VSS。由于Vc＞V5，所以通过开关SW5接通而选择V5，栅极电压Vgate达到Vc。另外，由于Vb＞V6，所以通过开关SW6接通而选择V6，栅极电压Vgate达到Vb。另外，由于Va＞V7，所以通过开关SW7接通而选择V7，栅极电压Vgate达到Va。另外，通过开关SW8接通而选择VSS，栅极电压Vgate从Va下降到VSS，之后维持为VSS。

图6是开关控制电路140的详细结构例。开关控制电路140包括比较器141～143、输出电路144和反相器IVC1～IVC5。

比较器141判定栅极电压Vgate是否高于第一判定电压Va，输出作为其结果的判定信号VACP。比较器142判定栅极电压Vgate是否高于第二判定电压Vb，输出作为其结果的判定信号VBCP。比较器143判定栅极电压Vgate是否高于第三判定电压Vc，输出作为其结果的判定信号VCCP。

反相器IVC1对输入信号TX进行逻辑反转，输出作为其结果的信号XTX。反相器IVC2对信号XTX进行逻辑反转，输出作为其结果的信号TXI。反相器IVC3对判定信号VACP进行逻辑反转，输出作为其结果的信号XVACP。反相器IVC4对判定信号VBCP进行逻辑反转，输出作为其结果的信号XVBCP。反相器IVC5对判定信号VCCP进行逻辑反转，输出作为其结果的信号XVCCP。

输出电路144基于信号XTX、信号XTI、信号XVACP、判定信号VACP、信号XVBCP、判定信号VBCP、信号XVCCP、判定信号VCCP，输出控制信号CSW1～CSW8。

图7是输出电路144的详细结构例。输出电路144包含与(and)电路ANE1～ANE8、反相器IVE1、或(or)电路ORE2、ORE3、反相器IVE4、IVE5、或电路ORE6、ORE7和反相器IVE8。

在信号XTX以及信号XVACP为高电平时，反相器IVE1输出高电平的控制信号CSW1。即，在输入信号TX及判定信号VACP为低电平时，开关SW1接通。在信号VACP以及信号XVBCP为高电平且信号TXI为低电平时，或电路ORE2输出高电平的控制信号CSW2。即，在输入信号TX为低电平、判定信号VACP为高电平且判定信号VBCP为低电平时，开关SW2接通。在信号VBCP以及信号XVCCP为高电平且信号TXI为低电平时，或电路ORE3输出高电平的控制信号CSW3。即，在输入信号TX为低电平、判定信号VBCP为高电平、且判定信号VCCP为低电平时，开关SW3接通。在信号XTX以及信号VCCP为高电平时，反相器IVE4输出高电平的控制信号CSW4。即，在输入信号TX为低电平且判定信号VCCP为高电平时，开关SW4接通。

同样地，在输入信号TX以及判定信号VCCP为高电平时，开关SW5接通。在输入信号TX为高电平、判定信号VCCP为低电平且判定信号VBCP为高电平时，开关SW6接通。在输入信号TX为高电平、判定信号VBCP为低电平并且判定信号VACP为高电平时，开关SW7接通。在输入信号TX为高电平且判定信号VACP为低电平时，开关SW8接通。如上所述，输出电路144输出图4的信号波形。

以上说明的本实施方式的电路装置包含输出端子、输出晶体管和栅极电压控制电路。输出晶体管设置在输出端子与被提供第一电源电压的第一电源节点之间。栅极电压控制电路被输入输入信号，对输出晶体管的栅极电压进行控制。栅极电压控制电路在输入信号从第一逻辑电平转变为第二逻辑电平之后，使栅极电压以第一时间电压变化率变化。栅极电压控制电路在栅极电压达到第一判定电压后，使栅极电压以比第一时间电压变化率小的第二时间电压变化率变化。栅极电压控制电路在栅极电压达到比第一判定电压高的第二判定电压之后，使栅极电压以比第二时间电压变化率大的第三时间电压变化率变化。

根据本实施方式，在栅极电压达到第一判定电压后，直到达到第二判定电压为止，栅极电压控制电路使栅极电压以比第一时间电压变化率以及第三时间电压变化率小的第二时间电压变化率变化。由此，输出晶体管向输出端子输出的输出信号的变化变得平缓。具体而言，能够使输出信号的下降开始的角变圆。

此外，在本实施方式中，栅极电压控制电路也可以在栅极电压达到比第二判定电压高的第三判定电压之后，使栅极电压以比第三时间电压变化率小的第四时间电压变化率变化。

当输出信号达到第一电源电压时，输出信号的下降结束。根据本实施方式，在栅极电压达到第三判定电压之后，栅极电压的时间电压变化率成为平缓的第四时间电压变化率。由此，在输出信号接近第一电源电压时，输出信号的时间电压变化率变小，下降结束的角变圆。

此外，在本实施方式中，栅极电压控制电路也可以包含电压生成电路、第一开关、第一电阻、第二开关、第二电阻、第三开关、第三电阻、第一电源用开关、第一电源用电阻、电容器以及开关控制电路。电压生成电路也可以生成第一判定电压、第二判定电压、第一判定电压与第二判定电压之间的第一栅极驱动电压、比第二判定电压高的第二栅极驱动电压以及第三栅极驱动电压。第一开关和第一电阻也可以串联连接在输出第一栅极驱动电压的第一节点与输出晶体管的栅极之间。第二开关以及第二电阻也可以串联连接在输出第二栅极驱动电压的第二节点与栅极之间。第三开关和第三电阻也可以串联连接在输出第三栅极驱动电压的第三节点与栅极之间。第一电源用开关以及第一电源用电阻也可以串联连接在第一电源节点与栅极之间。电容器的一端也可以与栅极连接。开关控制电路也可以基于输入信号、栅极电压、第一判定电压和第二判定电压，将第一开关～第三开关以及第一电源用开关控制为接通或者断开。

根据本实施方式，当开关控制电路使第一开关接通时，第一栅极驱动电压经由第一电阻输出到输出晶体管的栅极，电容器被充电。此时，由第一栅极驱动电压和第一电阻的电阻值决定电容器的充电速度。即，栅极电压以第一时间电压变化率变化。同样地，在开关控制电路使第二开关接通时，栅极电压以第二时间电压变化率变化，在开关控制电路使第三开关接通时，栅极电压以第三时间电压变化率变化。这样，通过使哪个开关接通来控制栅极电压的时间电压变化率。

另外，在本实施方式中，第二电阻的电阻值也可以大于第一电阻的电阻值。第三电阻的电阻值可以小于第二电阻的电阻值。

根据本实施方式，第二时间电压变化率比第一时间电压变化率小，第三时间电压变化率比第二时间电压变化率大。

此外，在本实施方式中，开关控制电路也可以在输入信号从第一逻辑电平转变为第二逻辑电平时，使第一电源用开关从接通变为断开，使第一开关从断开变为接通。开关控制电路也可以在栅极电压达到第一判定电压时，使第一开关从接通变为断开，使第二开关从断开变为接通。开关控制电路也可以在栅极电压达到第二判定电压时，使第二开关从接通变为断开，使第三开关从断开变为接通。

根据本实施方式，由于在输入信号从第一逻辑电平转变为第二逻辑电平时第一开关接通，所以第一栅极驱动电压经由第一电阻输出到输出晶体管的栅极，栅极电压以第一时间电压变化率变化。由于在栅极电压达到第一判定电压时第二开关接通，所以第二栅极驱动电压经由第二电阻输出到输出晶体管的栅极，栅极电压以第二时间电压变化率变化。由于在栅极电压达到第二判定电压时第三开关接通，所以第三栅极驱动电压经由第三电阻输出到输出晶体管的栅极，栅极电压以第三时间电压变化率变化。

另外，在本实施方式中，电压生成电路也可以生成比高于第二判定电压的第三判定电压高的第四栅极驱动电压。栅极电压控制电路也可以包括在输出第四栅极驱动电压的第四节点与栅极之间串联连接的第四开关以及第四电阻。

根据本实施方式，当开关控制电路使第四开关接通时，第四栅极驱动电压经由第四电阻输出到输出晶体管的栅极，栅极电压以第四时间电压变化率变化。

另外，在本实施方式中，第四电阻的电阻值也可以大于第三电阻的电阻值。

根据本实施方式，第四时间电压变化率小于第三时间电压变化率。由此，在输出信号的下降结束时，输出晶体管的栅极电压以平缓的时间电压变化率变化，因此输出信号的下降结束的角变圆。

另外，开关控制电路也可以在栅极电压达到第三判定电压时，使第三开关从接通变为断开，使第四开关从断开变为接通。

根据本实施方式，由于在栅极电压达到第三判定电压时第四开关接通，所以第四栅极驱动电压经由第四电阻输出到输出晶体管的栅极，栅极电压以第四时间电压变化率变化。

另外，本实施方式的电路装置也可以包含输出电阻，该输出电阻设置在输出端子与被提供比第一电源电压高的第二电源电压的第二电源节点之间。

根据本实施方式，由设置在第二电源节点与输出端子之间的输出电阻和设置在输出端子与第一电源节点之间的输出晶体管构成输出电路，与输出晶体管的栅极电压对应的输出信号被输出到输出端子。

此外，在本实施方式中，输出晶体管也可以是第一N型晶体管。第一判定电压以及第二判定电压也可以基于第二N型晶体管的阈值电压来设定。

根据本实施方式，相对于工艺变动，输出晶体管和第二N型晶体管的阈值电压以大致相同的倾向产生偏差。而且，由于根据第二N型晶体管的阈值电压而对第一判定电压以及第二判定电压进行设定，因此输出晶体管的阈值电压与第一判定电压以及第二判定电压的关系不易受到工艺变动的影响。由此，能够进行不易受到工艺变动的影响的波形成形。

此外，在本实施方式中，第一判定电压以及第二判定电压也可以根据以二极管方式连接的第二N型晶体管的漏极电压而设定。

以二极管方式连接的第二N型晶体管的漏极电压为第二N型晶体管的阈值电压附近。由此，基于第二N型晶体管的阈值电压来设定第一判定电压和第二判定电压。

此外，在本实施方式中，输出晶体管也可以是第一N型晶体管。电压生成电路也可以包括以二极管方式连接的第二N型晶体管、第一分压电路和第二分压电路。第一分压电路也可以设置在第二N型晶体管的漏极与第一电源节点之间，通过在第二N型晶体管的漏极电压与第一电源电压之间进行分压，从而生成第一判定电压、第二判定电压和第一栅极驱动电压。第二分压电路也可以设置在第二N型晶体管的漏极与被提供比第一电源电压高的第二电源电压的第二电源节点之间，通过在第二电源电压与第二N型晶体管的漏极电压之间进行分压来生成第二栅极驱动电压以及第三栅极驱动电压。

根据本实施方式，能够以阈值电压附近的第二N型晶体管的漏极电压为基准，生成第一判定电压、第二判定电压、第一栅极驱动电压、第二栅极驱动电压以及第三栅极驱动电压。

此外，如上述那样对本实施方式详细地进行了说明，但本领域技术人员能够容易地理解，能够进行实质上不脱离本公开的新事项以及效果的多种变形。因此，这样的变形例全部包含在本公开的范围内。例如，在说明书或附图中，至少一次与更广义或同义的不同用语一起记载的用语在说明书或附图的任何位置都能够置换为该不同用语。另外，本实施方式以及变形例的全部组合也包含于本公开的范围内。另外，电路装置等的结构和动作等也不限于本实施方式中说明的结构和动作，能够实施各种变形。

Claims (12)

1.一种电路装置，其特征在于，该电路装置包含：

输出端子；

输出晶体管，其设置在第一电源节点与所述输出端子之间，该第一电源节点被提供第一电源电压；以及

栅极电压控制电路，其输入有输入信号，对所述输出晶体管的栅极电压进行控制，

所述栅极电压控制电路

在所述输入信号从第一逻辑电平转变为第二逻辑电平之后，使所述栅极电压以第一时间电压变化率变化，

在所述栅极电压达到第一判定电压之后，使所述栅极电压以比所述第一时间电压变化率小的第二时间电压变化率变化，

在所述栅极电压达到比所述第一判定电压高的第二判定电压之后，使所述栅极电压以比所述第二时间电压变化率大的第三时间电压变化率变化。

2.根据权利要求1所述的电路装置，其特征在于，

所述栅极电压控制电路在所述栅极电压达到比所述第二判定电压高的第三判定电压之后，使所述栅极电压以比所述第三时间电压变化率小的第四时间电压变化率变化。

3.根据权利要求1所述的电路装置，其特征在于，

所述栅极电压控制电路包含：

电压生成电路，其生成所述第一判定电压、所述第二判定电压、所述第一判定电压与所述第二判定电压之间的第一栅极驱动电压、以及比所述第二判定电压高的第二栅极驱动电压和第三栅极驱动电压；

第一开关和第一电阻，它们串联连接在所述输出晶体管的栅极与输出所述第一栅极驱动电压的第一节点之间；

第二开关和第二电阻，它们串联连接在所述栅极与输出所述第二栅极驱动电压的第二节点之间；

第三开关和第三电阻，它们串联连接在所述栅极与输出所述第三栅极驱动电压的第三节点之间；

第一电源用开关和第一电源用电阻，它们串联连接在所述第一电源节点与所述栅极之间；

电容器，其一端与所述栅极连接；以及

开关控制电路，其根据所述输入信号、所述栅极电压、所述第一判定电压和所述第二判定电压，将所述第一开关～所述第三开关和所述第一电源用开关控制为接通或断开。

4.根据权利要求3所述的电路装置，其特征在于，

所述第二电阻的电阻值大于所述第一电阻的电阻值，

所述第三电阻的电阻值小于所述第二电阻的电阻值。

5.根据权利要求3所述的电路装置，其特征在于，

所述开关控制电路

在所述输入信号从所述第一逻辑电平转变为所述第二逻辑电平时，使所述第一电源用开关从接通变为断开，使所述第一开关从断开变为接通，

在所述栅极电压达到所述第一判定电压时，使所述第一开关从接通变为断开，使所述第二开关从断开变为接通，

在所述栅极电压达到所述第二判定电压时，使所述第二开关从接通变为断开，使所述第三开关从断开变为接通。

6.根据权利要求3所述的电路装置，其特征在于，

所述电压生成电路生成第四栅极驱动电压，该第四栅极驱动电压高于比所述第二判定电压高的第三判定电压，

所述栅极电压控制电路包含串联连接在所述栅极与输出所述第四栅极驱动电压的第四节点之间的第四开关和第四电阻。

7.根据权利要求6所述的电路装置，其特征在于，

所述第四电阻的电阻值大于所述第三电阻的电阻值。

8.根据权利要求6所述的电路装置，其特征在于，

所述开关控制电路在所述栅极电压达到所述第三判定电压时，使所述第三开关从接通变为断开，使所述第四开关从断开变为接通。

9.根据权利要求1～8中的任意一项所述的电路装置，其特征在于，

所述电路装置包含输出电阻，该输出电阻设置在第二电源节点与所述输出端子之间，该第二电源节点被提供比所述第一电源电压高的第二电源电压。

10.根据权利要求3～8中的任意一项所述的电路装置，其特征在于，

所述输出晶体管是第一N型晶体管，

所述电压生成电路包含：

第二N型晶体管，其以二极管形式连接；

第一分压电路，其设置在所述第二N型晶体管的漏极与所述第一电源节点之间，通过在所述第二N型晶体管的漏极电压与所述第一电源电压之间进行分压而生成所述第一判定电压、所述第二判定电压和所述第一栅极驱动电压；以及

第二分压电路，其设置在所述第二N型晶体管的所述漏极与被提供比所述第一电源电压高的第二电源电压的第二电源节点之间，通过在所述第二电源电压与所述第二N型晶体管的所述漏极电压之间进行分压而生成所述第二栅极驱动电压和所述第三栅极驱动电压。

11.根据权利要求10所述的电路装置，其特征在于，

所述第一判定电压和所述第二判定电压是根据所述第二N型晶体管的阈值电压而设定的。

12.根据权利要求11所述的电路装置，其特征在于，

所述第一判定电压和所述第二判定电压是根据所述第二N型晶体管的漏极电压而设定的。

Images