JP2022029414A - 電力変換システムおよび電力変換システムの制御方法 - Google Patents

Abstract

【課題】電力変換システムにおいて、遅延のばらつきを最小化し、ゲート信号の分解能を高める。【解決手段】コントローラ１はゲート信号を生成する。デジタル変調器８は、ゲート信号を変調して、サンプリング周期におけるゲート信号の初期値または最終値のデータと、サンプリング周期間におけるゲート信号が変化するまでの時間のデータであるゲート信号変化時間と、を含むシリアル信号を生成する。光送信機４が、シリアル信号を送信する。光ケーブル６は、光送信機４から送信されたシリアル信号を通信する。光受信機５は、光ケーブル６で通信されたシリアル信号を受信する。デジタル復調器９は、シリアル信号をデコードしてゲート信号を再現する。ゲート駆動回路３ａ，３ｂは、再現されたゲート信号に基づいて半導体スイッチング素子Ｓａ，ＳｂをＯＮＯＦＦさせる。【選択図】図１

Description

本発明は、電力変換システムに備えられた半導体スイッチング素子のゲート駆動方法に係り、特にゲート駆動回路とコントローラとの間を光通信システムによって絶縁する構成の通信方法に関する。

一般的な半導体スイッチング素子を備えた電力変換装置において、コントローラとゲート駆動回路間を絶縁しながらゲート信号を通信する構成には以下の（１）～（４）のようなものがある。

（１）フォトカプラ等で絶縁してゲート信号を伝送する（図１０）
図１０に示すように、コントローラ１が生成したゲート信号をフォトカプラ２ａ，２ｂなどを利用してゲート駆動回路３ａ，３ｂに送信する。ゲート駆動回路３ａ，３ｂはゲート信号に基づいて半導体スイッチング素子Ｓａ，ＳｂをＯＮ・ＯＦＦさせる。フォトカプラ２ａ，２ｂ等の絶縁デバイスでコントローラ１とゲート電源間を絶縁する。

（２）ゲート信号そのものを光通信で送信する方法（図１１，図１２）
図１１に示すように、コントローラ１が生成したゲート信号を、光送信機４ａ，４ｂ、光受信機５ａ，５ｂと光ケーブル６ａ，６ｂで送信する。送信するゲート信号の数だけ光送信機４ａ，４ｂ・光受信機５ａ，５ｂおよび光ケーブル６ａ，６ｂが必要となる。送信する光信号は、図１２に示すように、コントローラ１内のＰＷＭ制御器７などで生成されたゲート信号そのものを用いる。

（３）ゲート信号をシリアル通信で送信する方法（図１３，図１４，図１５）
図１３に示すように、複数のゲート信号を一対の光送信機４，光受信機５と一本の光ケーブル６で送信する。図１４に示すように、コントローラ１のＰＷＭ制御器７によって複数のゲート信号が生成される。デジタル変調器８は、図１５に示すように、複数のゲート信号を一定の時間間隔でサンプリングし、ＯＮ／ＯＦＦの状態をそれぞれ１ビットのデータとして保存する。複数のゲート信号のデータを一つの通信フレームに乗せ、シリアル通信で送信する。サンプリング毎に１回（１フレーム）を送信し、受信側は都度送られたデータをデジタル復調器９でデコードすることによりゲート信号を再現する。

（４）電圧指令値をシリアル通信で送信する方法（図１３，図１６）
ゲート信号ではなく、ゲート信号を生成する前の指令値（電力変換装置の電圧指令値など）をコントローラ１からゲート駆動回路３ａ，３ｂ側に光通信で送信する。回路構成は図１３と同様である。指令値をシリアル通信で送信し、図１６に示すように、受信側ではデジタル復調器９によりデコードして指令値，同期信号を取り出す。キャリア生成部１０で同期信号に基づいて変調キャリア信号を生成する。ＰＷＭ制御器７により（電圧）指令値と変調キャリア信号に基づいてＰＷＭ制御でゲート信号を生成する。

ＳｉＣなどのワイドバンドギャップ半導体を用いた半導体スイッチング素子は高速なスイッチング動作が可能なため、より高周波スイッチング動作や、短いパルス幅、より高精度なＯＮ・ＯＦＦ時間の制御、短いデッドタイムの設定などを実現する事が求められている。従来の電力変換システムと比較し、より正確かつ時間分解能の高い半導体スイッチング素子の制御が求められる。

コントローラ１が半導体スイッチング素子Ｓａ，ＳｂをＯＮ／ＯＦＦ動作させるまでの動作・処理には次のような遅延が発生する。
・コントローラ１からゲート駆動回路３ａ，３ｂまでの通信の遅延。
・ゲート駆動回路３ａ，３ｂの動作遅延。
・半導体スイッチング素子Ｓａ，Ｓｂの動作遅延。

本発明は、公知・公用の電力変換システムを基に開発した発明であるため、出願人の知っている先行技術は公知文献発明ではなく、先行技術文献は存在しない。

本願発明に類似した先行技術文献を調査したが発見できなかった。光通信で信号やデータをやりとりする通信技術や、電力変換システムにおいてそのような通信技術を適用するものは見られた。しかし、電力変換システムに光通信を用いて「ゲート信号」を送信する先行技術文献は発見することができなかった。また、特にゲート信号を送信する通信技術（およびそのような電力変換システム）において、「ゲート信号が変化するタイミング（時間）のデータ」を光通信で送信する先行技術文献は見つからなかった。

（１）フォトカプラによる通信（図１０）の問題点
ゲート信号を電気線とフォトカプラ２ａ，２ｂ等のアナログデバイスを用いて送受信する最も一般的な方式である。

フォトカプラ２ａ，２ｂでの信号伝送は、一般的に信号の伝搬遅延が大きい。また、フォトカプラ２ａ，２ｂ自体の個体差によるバラツキが大きく、温度や経年劣化によって伝搬遅延、出力の変化のタイミングが大きく変動する問題がある。

出力をデジタル信号に変換する場合、コンパレータ・増幅器等を用いることになるが、更に伝搬遅延やそのバラツキが発生する。このような特性により、高い時間分解能のゲート信号を得ることが困難になる。

アナログ回路での通信は、ノイズの影響を受けやすい。特に高周波変換器やＳｉＣ等の高速なデバイスを利用した場合にノイズによる誤動作の可能性が高くなる。

（２）光通信－ゲート信号そのものを直接送信する方法（図１１，図１２）の問題点
光ファイバーと光送受信デバイスを用いて、ゲート信号をそのまま通信する方式である。

ゲート信号そのものを送信する場合には、１つのゲート信号につき１本の光ケーブルと一対の光送受信機が必要となり、配線の工数、および、コストが増大する。また、配線スペースが必要で装置の大型化につながる。さらに、光信号のＯＮ／ＯＦＦのバランスに制限がある場合があり、所望のパルスを送ることができない場合がある。

（３）光通信－ゲート信号をシリアル通信で送信する方法（図１３，図１４，図１５）の問題点
ゲート信号を一定間隔でサンプリングし、サンプリング周期毎に、ゲート信号のＯＮ／ＯＦＦの状態をシリアル通信で送信する方式である。

この方式は場合、通信フレーム長よりも時間分解能を高くできない。ゲート信号以外の信号（フォルトやイネーブル、電圧・電流等の情報など）も合わせて送信しようとすると、フレーム長が更に長くなり、ゲート信号の時間分解能が低下する。

（４）光通信－出力電圧等の指令値をシリアル通信で送信する方法（図１３，図１６）の問題点
コントローラ１の中でＰＷＭ制御をし、ゲート信号を生成してからそれをゲート駆動回路３ａ，３ｂに送信するのではなく、ＰＷＭ制御を行う前の電圧指令値をゲート駆動回路３ａ，３ｂ側にシリアル通信で送信する。そして、ゲート駆動回路３ａ，３ｂ内でＰＷＭ制御を行ってゲート信号を生成してゲート駆動回路３ａ，３ｂを駆動する方式である。

この方式の場合、ゲート駆動回路３ａ，３ｂ側にＰＷＭ制御を行う制御部がそれぞれ必要となる。コントローラ１側でゲート信号の生成する必要がある回路構成の場合には適用が難しい。例えば、複雑なパルス幅制御を行うマルチレベル回路や、運転中にデッドタイムなどの調整を行いたい場合などが挙げられる。

以上示したようなことから、電力変換システムにおいて、遅延のばらつきを最小化し、ゲート信号の時間分解能を高めることが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、半導体スイッチング素子を備えた電力変換システムであって、ゲート信号を生成するコントローラと、前記ゲート信号を変調して、サンプリング周期における前記ゲート信号の初期値または最終値のデータと、前記サンプリング周期間における前記ゲート信号が変化するまでの時間のデータであるゲート信号変化時間と、を含むシリアル信号を生成するデジタル変調器と、前記シリアル信号を送信する光送信機と、前記光送信機から送信された前記シリアル信号を通信する光ケーブルと、前記光ケーブルで通信された前記シリアル信号を受信する光受信機と、前記シリアル信号をデコードして前記ゲート信号を再現するデジタル復調器と、再現された前記ゲート信号に基づいて前記半導体スイッチング素子をＯＮＯＦＦさせるゲート駆動回路と、を備えたことを特徴とする。

また、その一態様として、前記ゲート信号変化時間は、前記サンプリング周期内の最初の時点から前記ゲート信号が変化するまでの時間を所定の周期で計数したゲート信号変化時間カウンタであり、前記ゲート信号変化時間カウンタの最大値は、前記ゲート信号変化時間のデータのビット数以下とすることを特徴とする。

また、その一態様として、前記ゲート信号変化時間カウンタを計数する周期は、前記サンプリング周期を前記ゲート信号変化時間カウンタのデータの前記ビット数で除算した値と等しく、もしくは、前記値よりも長く設定することを特徴とする。

また、その一態様として、前記デジタル復調器で再現された前記ゲート信号のうち２直列となる前記半導体スイッチング素子の前記ゲート信号が同時にＯＮとならないことを確認する短絡ゲート確認器を備えたことを特徴とする。

また、その一態様として、前記短絡ゲート確認器は、２直列となる前記半導体スイッチング素子の前記ゲート信号が同時にＯＮとなった際に以降の前記ゲート信号をＯＦＦとすることを特徴とする。

本発明によれば、電力変換システムにおいて、遅延のばらつきを最小化し、ゲート信号の分解能を高めることが可能となる。

実施形態１におけるゲート信号のデータ化を示す概略図。 ゲート信号変化時間カウンタを示す説明図。 実施形態１における通信フレームの一例を示す図。 従来技術における元ゲート信号と通信フレームとゲート信号の一例を示す図。 従来技術における元ゲート信号と通信フレームとゲート信号の拡大図。 実施形態１における元ゲート信号と通信フレームとゲート信号の一例を示す図。 実施形態２における電力変換システムを示す回路構成図。 降圧チョッパ回路の一例を示す回路構成図。 モータ駆動用３相インバータ回路の一例を示す回路構成図。 電力変換システムの一例を示す回路構成図。 電力変換システムの一例を示す回路構成図。 コントローラの一例を示す回路構成図。 電力変換システムの一例を示す回路構成図。 コントローラの一例を示す回路構成図。 従来技術における通信方式を示す説明図。 電力変換システムの一例を示す図。

以下、本願発明における電力変換システムの実施形態１～２を図１～図９，図１３，図１４に基づいて詳述する。

［実施形態１］
本実施形態１における電力変換システムの回路構成は図１３，図１４のとおりである。図１３，図１４では、電力変換システムが２つの半導体スイッチング素子Ｓａ，Ｓｂを備え、２つのゲート信号を通信する構成を示しているが、半導体スイッチング素子の数は１つでも、２つ以上でもよい。

図１３，図１４に示すように、コントローラ１はゲート信号を生成する。コントローラ１は電圧指令値および変調キャリア信号に基づいてＰＷＭ制御器７によりＰＷＭ制御を行い、第１ＰＷＭゲート信号，第２ＰＷＭゲート信号（以下、ゲート信号と称する）を出力する。デジタル変調器８は、ゲート信号を変調してシリアル信号を生成する。

光送信機４はシリアル信号を送信する。光ケーブル６は、光送信機４から送信されたシリアル信号を通信する。光受信機５は、光ケーブル６で通信されたシリアル信号を受信する。デジタル復調器９は、シリアル信号をデコードしてゲート信号を再現する。

ゲート駆動回路３ａ，３ｂは、ゲート信号に基づいて半導体スイッチング素子Ｓａ，ＳｂをＯＮ・ＯＦＦさせる。

機能の構成は図１４のとおり（背景技術の（３）と同じ）である。ＰＷＭ制御器７等で生成されたゲート信号をデジタル変調器８に入力し、シリアル通信を行うためのフレームを生成する。ここで、背景技術の（３）と異なるのは、ゲート信号のデータ化の方法である。

データ化の方法を図１に示す。ゲート信号はサンプリング周期Ｔ１，Ｔ２，Ｔ３…毎にデータ化される。このデータは、背景技術の（３）ではサンプリング周期における初期値のＯＮ／ＯＦＦ値であった。本実施形態１ではそれ（図１における第１ゲート信号初期値，第２ゲート信号初期値）に加えて、サンプリング周期間におけるゲート信号が変化するまでの時間（第１ゲート信号変化時間カウンタ，第２ゲート信号変化時間カウンタのカウント値）をデータとする。また、第１ゲート信号初期値、第２ゲート信号初期値に代えて、第１ゲート信号最終値、第２ゲート信号最終値としてもよい。

時間を測定する方法として、図２に示すように、サンプリング周期より短い周期のカウンタなどを用いて、サンプリング周期内の最初の時点からゲート信号が変化するまでの時間（ゲート信号変化時間カウンタ）ＴＧ１＿１を所定の周期で計数する。すなわち、本実施形態１では、各サンプリング周期Ｔ１，Ｔ２，Ｔ３，…を複数に分割した周期においてサンプリングを行う。これにより、ゲート信号の変化を検知し、ゲート信号変化時間カウンタの計数を行うことができる。

ここでサンプリング周期一周期あたりに計数できる最大値は計数する周期によって決まり、後にデータとして送信するゲート信号変化時間カウンタのデータのビット数以下とする。例えば、８ビットのゲート信号変化時間のデータとする場合、ゲート信号変化時間カウンタを計数する周期はＴ１／２５６と等しく、若しくは、Ｔ１／２５６より長く設定する。すなわち、ゲート信号変化時間カウンタを計数する周期は、サンプリング周期をゲート信号変化時間のデータのビット数で除算した値と等しく、もしくは、前記値よりも長く設定する。

これら２種のデータは、次のサンプリング周期において、送信フレーム内にセットされ、光シリアル通信によりゲート駆動回路３ａ，３ｂ側に送信される。

コントローラ１側のサンプリング・エンコード（送信）のためのクロック周期と、ゲート駆動回路３ａ，３ｂ側のデコード（受信）のためのクロック周期は、光通信の信号をもとにＰＬＬを用いて同期させる。

通信フレームの例を図３に示す。ゲート信号の初期値と、それぞれのゲート信号の変化時間をデータに組み込む。その他、必要に応じてスタートフラグや終了フラグ、誤り検出符号などを追加する。図３では、スタートフラグ４ｂｉｔ、第１、第２ゲート信号ＯＮ／ＯＦＦを２ｂｉｔ、第１ゲート信号変化時間８ｂｉｔ、第２ゲート信号変化時間を８ｂｉｔ、誤り検出符号を６ｂｉｔのフレームとしている。

フレーム内のデータ配置は順番が異なっていても良く、図３の通りである必要は無い。また、ゲート信号の数を減らしても増やしても良い。

また、通信クロックに対して、実際に送信するデータの伝送路符号化方式は問わない（４Ｂ５Ｂ，ＮＲＺ，ＣＭＩ符号など「ｈｔｔｐｓ：／／ｊａ．ｗｉｋｉｐｅｄｉａ．ｏｒｇ／ｗｉｋｉ／伝送路符号」）。

ゲート駆動回路３ａ，３ｂ側では、図１の受信フレームに示すように、送信されたフレームを受信する。受信後データをデコードし、次の周期（通信フレームを受信する周期＝サンプリング周期）にゲート信号をカウンタ等により再現する。ただし、光送受信にともなって、コントローラ１側とゲート駆動回路３ａ，３ｂ側ではわずかに遅延が発生する。

図１に示すようにサンプリング周期Ｔ１においてサンプリングされたゲート信号の波形は、サンプリング周期Ｔ３（＋遅延）においてゲート駆動回路３ａ，３ｂ側で再現される。

以上示したように、本実施形態１によれば、ゲート信号の変化時間を複数ビットで構成されるデータとして送信することで、背景技術の（３）の方法と比較して通信速度（通信クロック周波数，ビットレート）に対するゲート信号の時間分解能を高めることができる。

図４、図５は背景技術の（３）の方式による通信の例を示している。図６は本実施形態１による通信の例を示している。図４と図６は通信しているビットレートは同じであるが、図４（背景技術の（３）の方式）では、通信フレームの長さ＝サンプリング間隔である。サンプリングタイミング間のゲート信号の変化は再現されないため、パルス幅の誤差が生じる。図６（本実施形態１）では、通信フレームの長さに対して、送信するゲート信号変化時間カウンタのデータのビット数の分、サンプリング間隔を細かくすることができる。

例えば８ビットであれば２５６分割，１０ビットであれば１０２４分割にできる。１フレームあたりのビット長（フレーム長）は背景技術の（３）に対して長くなるが、フレーム長に対してサンプリング回数を増やすことができるので、時間に対するゲート信号出力の分解能を背景技術の（３）より高くできる。

ただし、フレームあたりのゲート信号の変化回数は１回に制限される。また、コントローラ１のゲート出力が、ゲート駆動回路３ａ，３ｂの入力信号に反映されるまでの遅延時間（通信による遅延時間）は長くなる。

複数のゲート信号を一つの光ケーブル６および光送信機４，光受信機５で多重化してシリアル通信で送信することで、背景技術の（１）や（２）の方式で発生する複数のゲート信号の遅延のバラツキを最小限に抑制することが可能となる。また、温度変化や経年劣化などに伴うバラツキに対する影響も抑制できる。

また、背景技術の（２）の方式に対して信号線数を減らすことができる。そのため、低コスト化（ハードウェア，作業工数），小型化を図ることが可能となる。

背景技術の（４）方式に対して、ゲート駆動回路３側にＰＷＭ制御を行う制御部をそれぞれ用意する必要がなくなり、多数必要となるゲート駆動回路３の低コスト化・簡素化を図ることが可能となる。コントローラ１側でゲート信号の生成する必要がある回路構成の場合でも、本実施形態１のゲート駆動回路・通信システムを用いれば変換器を構成することができる。例えば、複雑なパルス幅制御を行うマルチレベル回路や、運転中にデッドタイムなどの調整を行いたい場合などに適用が可能になる。

ゲート信号を光通信によって送信することにより、背景技術の（２）～（４）の方式と同様にノイズ耐性高いメリットがある。

［実施形態２］
実施形態１は、従来技術の（１）～（４）の課題を解消するためにゲート信号を変調してシリアル通信で伝送し、受信側で復号する技術である。

ただし、実施形態１の変調および復号の処理は従来技術の（１）～（４）よりも複雑であるため、ソフトウェアの不具合により正常な変調または復号ができない恐れがある。

実施形態１では誤り検出符号を挿入しているが、誤り検出符号が検出できる誤りは通信路（実施形態１においては光ケーブル６）におけるデータ変化であり、変調時または復号時の誤動作は検出することができない。

受信側でゲート信号のＯＮ／ＯＦＦを誤り、電力変換システムの主回路内で２直列となる半導体スイッチング素子が同時にＯＮ状態となれば、その半導体スイッチング素子に過大な短絡電流が流れる恐れがある。

図７を用いて、本実施形態２の制御構成について説明する。本実施形態２は、電力変換システムの主回路において、２つ直列接続された半導体スイッチング素子Ｓａ、Ｓｂを備えるものとする。また、本実施形態２は、実施形態１に対して短絡ゲート確認器１１が追加されている。その他は実施形態１と同様であり、その説明は省略する。

なお、コントローラ１、デジタル変調器８および光送信機４は本体制御部１２内に搭載されているものとする。また、光受信機５、デジタル復調器９、短絡ゲート確認器１１、ゲート駆動回路３ａ、３ｂはゲート制御部１３に搭載されているものとする。

ゲート信号Ｇａ、Ｇｂは短絡ゲート確認器１１に入力され、短絡する信号かどうか（同時にＯＮとならないか）の確認が行われる。短絡ゲート確認器１１を通過したゲート信号Ｇａ、Ｇｂはゲート駆動回路３ａ、３ｂに入力され、各々半導体スイッチング素子Ｓａ、Ｓｂに接続される。

図８を用いて、本実施形態２における電力変換システムの主回路構成を説明する。図８は降圧チョッパ回路である。図８の降圧チョッパ回路では、直流電源に並列にコンデンサ１０１と２直列の半導体スイッチング素子Ｓａ、Ｓｂが接続される。半導体スイッチング素子Ｓａ、Ｓｂの接続点に直流リアクトル２００の一端が接続される。直流リアクトル２００の他端は負荷および、コンデンサ１０２に接続される。

図８において、半導体スイッチング素子Ｓａ、Ｓｂは相補的にＯＮ／ＯＦＦすることにより、電流の流れる経路を変化させ、入力された直流電圧より低い直流電圧を出力することができる。

ここで、半導体スイッチング素子Ｓａ、Ｓｂを同時にＯＮした場合、直流電源およびコンデンサ１０１の正極・負極を短絡する状態となり、半導体スイッチング素子Ｓａ，Ｓｂに過大な短絡電流が流れる恐れがある。

本実施形態２では、ゲート信号Ｇａ、Ｇｂが短絡ゲート確認器１１に入力される。短絡ゲート確認器１１は、ゲート信号Ｇａ、Ｇｂが同時にＯＮとなった場合、変復調異常として、以降のゲート信号Ｇａ，Ｇｂを常にＯＦＦとする。ゲート信号Ｇａ、Ｇｂが同時にＯＮではない場合、短絡ゲート確認器１１はゲート信号Ｇａ、Ｇｂをそのまま通過させる。

短絡ゲート確認器１１を通過したゲート信号Ｇａ、Ｇｂはゲート駆動回路３ａ、３ｂに入力され、半導体スイッチング素子Ｓａ、ＳｂのＯＮ／ＯＦＦ制御がなされる。このように短絡ゲート確認器１１で、復調したゲート信号を確認することにより、半導体スイッチング素子Ｓａ、Ｓｂに過大な短絡電流が流れることを抑制することができる。

本実施形態２では主回路が降圧チョッパ回路の場合を説明したが、ほとんどの電力変換装置では半導体スイッチング素子が２直列となっており、その同時ＯＮを防ぐ必要がある。

例えば、図９のモータ駆動用３相インバータ回路では、直流電源に並列にコンデンサ１０３と各々２直列となった３組の半導体スイッチング素子Ｓ１ａ、Ｓ１ｂおよび半導体スイッチング素子Ｓ２ａ、Ｓ２ｂおよび半導体スイッチング素子Ｓ３ａ、Ｓ３ｂが接続される。

負荷である３相モータの各相端子は半導体スイッチング素子Ｓ１ａ、Ｓ１ｂの接続点および半導体スイッチング素子Ｓ２ａ、Ｓ２ｂの接続点および半導体スイッチング素子Ｓ３ａ、Ｓ３ｂの接続点に接続される。

半導体スイッチング素子Ｓ１ａ、Ｓ１ｂおよび半導体スイッチング素子Ｓ２ａ、Ｓ２ｂおよび半導体スイッチング素子Ｓ３ａ、Ｓ３ｂは各々相補的にＯＮ／ＯＦＦすることにより、入力された直流電力を３相交流電力に変換することができる。

ここで、半導体スイッチング素子Ｓ１ａ、Ｓ１ｂを同時にＯＮした場合、直流電源およびコンデンサ１０３の正極・負極を短絡する状態となり、半導体スイッチング素子Ｓ１ａ、Ｓ１ｂに過大な短絡電流が流れる恐れがある。これは半導体スイッチング素子Ｓ２ａ、Ｓ２ｂを同時にＯＮした場合、半導体スイッチング素子Ｓ３ａ、Ｓ３ｂを同時にＯＮした場合も同様である。

図９のようにゲート制御部１３ａ～１３ｃを各々半導体スイッチング素子Ｓ１ａ、Ｓ１ｂおよび半導体スイッチング素子Ｓ２ａ、Ｓ２ｂおよび半導体スイッチング素子Ｓ３ａ、Ｓ３ｂに接続し、ゲート制御部１３ａ～１３ｃ内の短絡ゲート確認器（図示略）で復調したゲート信号を確認することにより、半導体スイッチング素子に過大な短絡電流が流れることを抑制することができる。

以上示したように、本実施形態２によれば、ゲート信号の遅延のばらつきを最小化し、ゲート信号の分解能を高めながらも、電力変換システムの主回路内で２直列となる半導体スイッチング素子が同時にＯＮ状態となる誤動作を防ぎ、装置の安全性を向上させることができる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

１…コントローラ
３ａ，３ｂ…ゲート駆動回路
４…光送信機
５…光受信機
６…光ケーブル
７…ＰＷＭ制御器
８…デジタル変調器
９…デジタル復調器
１１…短絡ゲート確認器
１２…本体制御部
１３…ゲート制御部
Ｓａ，Ｓｂ…半導体スイッチング素子

Claims (6)

1. 半導体スイッチング素子を備えた電力変換システムであって、
   ゲート信号を生成するコントローラと、
   前記ゲート信号を変調して、サンプリング周期における前記ゲート信号の初期値または最終値のデータと、前記サンプリング周期間における前記ゲート信号が変化するまでの時間のデータであるゲート信号変化時間と、を含むシリアル信号を生成するデジタル変調器と、
   前記シリアル信号を送信する光送信機と、
   前記光送信機から送信された前記シリアル信号を通信する光ケーブルと、
   前記光ケーブルで通信された前記シリアル信号を受信する光受信機と、
   前記シリアル信号をデコードして前記ゲート信号を再現するデジタル復調器と、
   再現された前記ゲート信号に基づいて前記半導体スイッチング素子をＯＮＯＦＦさせるゲート駆動回路と、
   を備えたことを特徴とする電力変換システム。
2. 前記ゲート信号変化時間は、前記サンプリング周期内の最初の時点から前記ゲート信号が変化するまでの時間を所定の周期で計数したゲート信号変化時間カウンタであり、
   前記ゲート信号変化時間カウンタの最大値は、前記ゲート信号変化時間のデータのビット数以下とすることを特徴とする請求項１記載の電力変換システム。
3. 前記ゲート信号変化時間カウンタを計数する周期は、前記サンプリング周期を前記ゲート信号変化時間カウンタのデータの前記ビット数で除算した値と等しく、もしくは、前記値よりも長く設定することを特徴とする請求項２記載の電力変換システム。
4. 前記デジタル復調器で再現された前記ゲート信号のうち２直列となる前記半導体スイッチング素子の前記ゲート信号が同時にＯＮとならないことを確認する短絡ゲート確認器を備えたことを特徴とする請求項１～３のうち何れかに記載の電力変換システム。
5. 前記短絡ゲート確認器は、２直列となる前記半導体スイッチング素子の前記ゲート信号が同時にＯＮとなった際に以降の前記ゲート信号をＯＦＦとすることを特徴とする請求項４記載の電力変換システム。
6. 半導体スイッチング素子と、
   ゲート信号を生成するコントローラと、
   前記ゲート信号を変調してシリアル信号を生成するデジタル変調器と、
   前記シリアル信号を送信する光送信機と、
   前記光送信機から送信された前記シリアル信号を通信する光ケーブルと、
   前記光ケーブルで通信された前記シリアル信号を受信する光受信機と、
   前記シリアル信号をデコードして前記ゲート信号を再現するデジタル復調器と、
   再現された前記ゲート信号に基づいて前記半導体スイッチング素子をＯＮＯＦＦさせるゲート駆動回路と、
   を備えた電力変換システムの制御方法であって、
   前記デジタル変調器が、前記ゲート信号を変調して、サンプリング周期における前記ゲート信号の初期値または最終値のデータと、前記サンプリング周期間における前記ゲート信号が変化するまでの時間のデータであるゲート信号変化時間と、を含む前記シリアル信号を生成する、
   ことを特徴とする電力変換システムの制御方法。

Images