JP2022029196A - Ic chip mounting structure, thermal printhead, and manufacturing method of thermal printhead - Google Patents
Ic chip mounting structure, thermal printhead, and manufacturing method of thermal printhead Download PDFInfo
- Publication number
- JP2022029196A JP2022029196A JP2020132421A JP2020132421A JP2022029196A JP 2022029196 A JP2022029196 A JP 2022029196A JP 2020132421 A JP2020132421 A JP 2020132421A JP 2020132421 A JP2020132421 A JP 2020132421A JP 2022029196 A JP2022029196 A JP 2022029196A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- print head
- wiring layer
- thermal print
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000463 material Substances 0.000 claims abstract description 165
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 17
- 238000007639 printing Methods 0.000 claims description 14
- 238000011144 upstream manufacturing Methods 0.000 claims description 13
- 238000010304 firing Methods 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 340
- 230000004048 modification Effects 0.000 description 42
- 238000012986 modification Methods 0.000 description 42
- 239000010408 film Substances 0.000 description 28
- 239000011521 glass Substances 0.000 description 22
- 238000007747 plating Methods 0.000 description 16
- 239000011241 protective layer Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 10
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本開示は、ICチップの実装構造、当該実装構造を有するサーマルプリントヘッド、およびサーマルプリントヘッドの製造方法に関する。 The present disclosure relates to a mounting structure of an IC chip, a thermal print head having the mounting structure, and a method for manufacturing the thermal print head.
特許文献1には、従来のサーマルプリントヘッドの一例が開示されている。同文献に開示のサーマルプリントヘッドは、基板、グレーズ層、電極層(配線層)、発熱抵抗体(抵抗体層)、および駆動IC(ICチップ)を備える。基板は、絶縁材料からなる板状の部材であり、たとえばアルミナ(Al2O3)などのセラミックからなる。グレーズ層は、基板の表面に形成されており、たとえばガラスからなる。配線層は、グレーズ層上に形成されており、抵抗体層に選択的に電流を流すための電流経路を構成している。抵抗体層は、主走査方向に配列された複数の発熱部を有する。ICチップは、各発熱部に流す電流を制御する。
特許文献1に開示されたサーマルプリントヘッドにおいて、ICチップは、フリップチップ実装により基板上に搭載されている。ICチップにおいて基板と対向する実装面には、たとえばはんだバンプからなる複数の導電性接合材が設けられている。配線層には複数のパッド部が設けられており、基板へのICチップの搭載時には、マウンタによってICチップを配線層上に配置し、複数の導電性接合材と複数のパッド部とを仮付けする。そして、リフロー処理により複数の導電性接合材を溶融させて、複数のパッド部と複数の導電性接合材とを接合させる。このようなICチップの実装構造によれば、ICチップの複数の導電性接合材と配線層の複数のパッド部とを一括して接合することができる。また、複数のパッド部それぞれに通じる個別配線のピッチを狭くすることが可能であり、配線の微細化にも適している。
In the thermal printhead disclosed in
しかしながら、フリップチップ実装時のICチップの搭載位置がずれていると、リフロー処理により、導電性接合材が本来の接合対象とは異なるパッド部や個別配線と接触ないし接合するおそれがある。この場合、意図しない電流経路が形成されて、電気的な短絡が生じるおそれがあった。 However, if the mounting position of the IC chip at the time of mounting the flip chip is deviated, the conductive bonding material may come into contact with or be bonded to a pad portion or individual wiring different from the original bonding target due to the reflow process. In this case, an unintended current path may be formed and an electrical short circuit may occur.
本開示は、上記した事情のもとで考え出されたものであって、フリップチップ実装時における不具合を防止するのに適したICチップの実装構造、および当該実装構造を備えたサーマルプリントヘッドを提供することを主たる課題とする。 This disclosure was conceived under the above-mentioned circumstances, and includes an IC chip mounting structure suitable for preventing defects during flip chip mounting, and a thermal print head having the mounting structure. The main issue is to provide.
本開示の第1の側面によって提供されるICチップの実装構造は、厚さ方向の一方を向く主面を有する基材、および前記主面の上に配置された配線層を有する支持部材と、実装面を有するICチップと、前記実装面に配置された複数の導電性接合材と、を備え、前記ICチップが前記支持部材にフリップチップ実装された実装構造であって、前記支持部材は、前記複数の導電性接合材に対応して配置され、かつ少なくとも2つの凹状パッド部を含む複数のパッド部を有し、前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有し、前記内壁面は、前記配線層により構成される。 The mounting structure of the IC chip provided by the first aspect of the present disclosure comprises a substrate having a main surface facing one side in the thickness direction, and a support member having a wiring layer arranged on the main surface. A mounting structure comprising an IC chip having a mounting surface and a plurality of conductive bonding materials arranged on the mounting surface, wherein the IC chip is flip-chip mounted on the support member, and the support member is a support member. It is arranged corresponding to the plurality of conductive bonding materials and has a plurality of pad portions including at least two concave pad portions, and the concave pad portions are viewed from the bottom surface and the thickness direction of the base material. It has an inner wall surface facing the bottom surface, and the inner wall surface is composed of the wiring layer.
本開示の第2の側面によって提供されるサーマルプリントヘッドは、本開示の第1の側面に係るICチップの実装構造を有し、前記主面の上に配置され、主走査方向に配列された複数の発熱部を含む抵抗体層を備え、前記配線層は、前記抵抗体層に導通しており、前記ICチップは、前記各発熱部に流す電流を制御する。 The thermal printhead provided by the second aspect of the present disclosure has the mounting structure of the IC chip according to the first aspect of the present disclosure, is arranged on the main surface, and arranged in the main scanning direction. A resistor layer including a plurality of heat generating portions is provided, the wiring layer is conductive to the resistor layer, and the IC chip controls a current flowing through each of the heat generating portions.
本開示の第3の側面によって提供されるサーマルプリントヘッドの製造方法は、基材を準備する工程と、前記基材の上に配線層を形成することにより、前記基材および前記配線層からなる支持部材を形成する工程と、前記支持部材の上に、前記基材の厚さ方向に見て前記配線層の一部に重なる抵抗体層を形成する工程と、複数の導電性接合材が実装面に配置されたICチップを前記基材にフリップチップ実装する工程と、を備え、前記支持部材を形成する工程では、少なくとも2つの凹状パッド部を含み、前記複数の導電性接合材に対応する複数のパッド部が形成され、前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有する。 The method for manufacturing a thermal printhead provided by the third aspect of the present disclosure comprises a step of preparing a base material and the base material and the wiring layer by forming a wiring layer on the base material. A step of forming a support member, a step of forming a resistor layer that overlaps a part of the wiring layer in the thickness direction of the base material on the support member, and a plurality of conductive bonding materials are mounted. The step of flip-chip mounting the IC chip arranged on the surface to the base material is provided, and the step of forming the support member includes at least two concave pad portions and corresponds to the plurality of conductive bonding materials. A plurality of pad portions are formed, and the concave pad portion has a bottom surface and an inner wall surface facing the bottom surface when viewed in the thickness direction of the base material.
本開示によれば、ICチップのフリップチップ実装時の位置ずれが改善され、当該位置ずれに起因する不具合を防止するのに適する。 According to the present disclosure, the misalignment of the IC chip at the time of mounting the flip chip is improved, and it is suitable for preventing the trouble caused by the misalignment.
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present disclosure will be more apparent by the detailed description given below with reference to the accompanying drawings.
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present disclosure will be specifically described with reference to the drawings.
本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B上に位置していること」を含む。また、「ある物Aがある物Bにある方向に見て重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。 In the present disclosure, "something A is formed on a certain thing B" and "something A is formed on a certain thing B" means "there is a certain thing A" unless otherwise specified. It includes "being formed directly on the object B" and "being formed on the object B by the object A while interposing another object between the object A and the object B". Similarly, "something A is placed on something B" and "something A is placed on something B" means "something A is placed on something B" unless otherwise specified. It includes "being placed directly on B" and "being placed on a certain thing B while having another thing intervening between a certain thing A and a certain thing B". Similarly, "a certain thing A is located on a certain thing B" means "a certain thing A is in contact with a certain thing B and a certain thing A is located on a certain thing B" unless otherwise specified. "What you are doing" and "The thing A is located on the thing B while another thing is intervening between the thing A and the thing B". In addition, "something A overlaps with a certain thing B when viewed in a certain direction" means "overlaps a certain thing A with all of a certain thing B" and "a certain thing A overlaps with all of a certain thing B" unless otherwise specified. "Overlapping a part of a certain object B" is included.
<第1実施形態>
図1~図8は、本開示の第1実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドA1は、基板1、グレーズ層2、配線層3、抵抗体層4、保護層5、ICチップ6、保護樹脂71およびコネクタ72を備えている。サーマルプリントヘッドA1は、ICチップ6がフリップチップ実装された実装構造(本開示に係るICチップの実装構造)を具備するものである。サーマルプリントヘッドA1は、プラテンローラ81(図2参照)によって搬送される印刷媒体82に印刷を施すプリンタに組み込まれるものである。このような印刷媒体82としては、たとえばバーコードシートやレシートを作成するための感熱紙が挙げられる。
<First Embodiment>
1 to 8 show a thermal print head according to the first embodiment of the present disclosure. The thermal print head A1 of the present embodiment includes a
図1は、サーマルプリントヘッドA1を示す平面図である。図2は、図1のII-II線に沿う概略断面図である。図3は、サーマルプリントヘッドA1を示す要部拡大平面図である。図4は、図2の一部を拡大した断面図である。図5は、図3のV-V線に沿う部分拡大断面図である。図6は、図4の一部を拡大した断面図である。図7は、サーマルプリントヘッドA1の要部拡大平面図であり、ICチップの一部を表す。図8は、図7のVIII-VIII線に沿う断面図である。なお、理解の便宜上、図1および図3においては、保護層5を省略している。図4においては、コネクタ73を省略している。図7においては、保護樹脂71を省略している。また、これらの図において、基板1の長手方向(主走査方向)をx方向とし、短手方向(副走査方向)をy方向とし、厚さ方向をz方向として説明する。また、y方向については、図1、図3の下方(図2、図4の左方)を印刷媒体が送られてくる「上流」とし、図1、図3の上方(図2、図4の右方)を印刷媒体が排出される「下流」とする。また、z方向については、図2、図4の上方(方向zを示す矢印が指す方向)を「上方」とし、その反対方向を「下方」とする。以下の図においても同様である。
FIG. 1 is a plan view showing the thermal print head A1. FIG. 2 is a schematic cross-sectional view taken along line II-II of FIG. FIG. 3 is an enlarged plan view of a main part showing the thermal print head A1. FIG. 4 is an enlarged cross-sectional view of a part of FIG. 2. FIG. 5 is a partially enlarged cross-sectional view taken along the line VV of FIG. FIG. 6 is an enlarged cross-sectional view of a part of FIG. FIG. 7 is an enlarged plan view of a main part of the thermal print head A1 and represents a part of the IC chip. FIG. 8 is a cross-sectional view taken along the line VIII-VIII of FIG. For convenience of understanding, the
基板1は、たとえばAl2O3などのセラミックからなり、その厚さがたとえば0.6~1.0mm程度とされている。図1に示すように、基板1は、x方向に長く延びる長矩形状とされている。グレーズ層2、配線層3、抵抗体層4、保護層5、ICチップ6および保護樹脂71は、基板1上に配置されている。コネクタ72は、外部の機器との接続を行うためのものであり、たとえば、基板1 のy方向における図1中下端部に設けられている。
The
グレーズ層2は、基板1上に配置されており、例えば非晶質ガラスなどのガラス材料からなる。本実施形態のグレーズ層2は、一定の厚みを有するように形成されており、z方向の上方を向く略平坦な主面21を有している。グレーズ層2の厚みは、たとえば50~200μmである。
The
サーマルプリントヘッドA1は、いわゆる厚膜型と呼ばれる構成を備えており、厚膜印刷を利用して製作される。グレーズ層2は、ガラスペーストを基板1上に厚膜印刷したのちに、これを焼成することにより形成されている。換言すると、グレーズ層2は、厚膜形成技術によって形成されている。
The thermal print head A1 has a so-called thick film type configuration, and is manufactured by utilizing thick film printing. The
配線層3は、抵抗体層4に通電するための経路を構成するためのものであり、グレーズ層2の主面21上に配置されている。配線層3は、抵抗体層4の比抵抗値よりも小さな比抵抗値を有するように形成されている。本実施形態の配線層3は、第1金属部3aと、第1金属部3aとは異なる金属からなる第2金属部3bと、を有する。具体的には、第1金属部3aは金(Au)を主成分とした導電体からなり、第2金属部3bは銀(Ag)を主成分とした導電体からなる。第1金属部3aは、たとえば添加元素としてロジウム、バナジウム、ビスマス、シリコンなどが添加されたレジネートAuからなる。導電性の観点から言えば、第1金属部3aのみで構成した方が優れた性質を得ることができるが、コスト面の問題を考慮するとより安価な第2金属部3bを併用することが望ましい。
The
図3~図8等に示すように、配線層3は、共通電極33、複数の個別電極34、および複数の信号配線部37、および複数のパッド部38を有している。
As shown in FIGS. 3 to 8 and the like, the
共通電極33は、共通部331および複数の共通電極帯状部332を有する。具体的には、共通部331は、抵抗体層4に対してy方向下流側に配置されており、x方向に沿って延びている。複数の共通電極帯状部332は、各々が共通部331からy方向上流側に延びており、x方向に等ピッチで配列されている。
The
複数の個別電極34は、抵抗体層4に対して部分的に通電するためのものであり、共通電極33に対して逆極性となる部位である。個別電極34は、抵抗体層4からICチップ6に向かって延びている。複数の個別電極34は、x方向に配列されており、各々が個別電極帯状部35および連結部36を有している。
The plurality of
各個別電極帯状部35は、y方向に延びた帯状部分であり、共通電極33の隣り合う2つの共通電極帯状部332の間に位置している。連結部36は、個別電極帯状部35からICチップ6に向かって延びる部分であり、そのほとんどがy方向に沿った部位およびy方向に対して傾斜した部位を有している。連結部36は、y方向上流側において、x方向に比較的狭い間隔で配列されている。当該y方向上流側において隣り合う連結部36どうしの間隔は、たとえば20μm以下程度となっている。図7に示すように、各連結部36のy方向上流側端部は、z方向に見てICチップ6と重なっている。
Each individual electrode band-shaped
複数の信号配線部37は、コネクタ72とICチップ6とに接続される配線パターンを構成している。図7に示すように、複数の信号配線部37は、ICチップ6の近傍において、x方向に配列されるとともに各々がy方向に延びている。各信号配線部37のy方向下流側端部は、z方向に見てICチップ6と重なっている。なお、サーマルプリントヘッドA1に使用されるICチップ6は、通常、長矩形状の平面形状を有する(図1参照)。ICチップ6の長辺は、抵抗体層4が延びる方向であるx方向(主走査方向)に沿う。
The plurality of
本実施形態では、図3、図5に示すように、第1金属部3aは、共通電極33の共通部331および複数の共通電極帯状部332と、複数の個別電極34における個別電極帯状部35と、を含む。第1金属部3aは、抵抗体層4(後述の複数の発熱部41)に繋がっている。第2金属部3bは、第1金属部3aに対してy方向上流側の領域に配置されている。第2金属部3bは、複数の個別電極34における連結部36と、複数の信号配線部37と、を含む。
In the present embodiment, as shown in FIGS. 3 and 5, the
図6、図8に示すように、複数のパッド部38は、複数の導電性接合材62を介して、フリップチップ実装されたICチップ6と接続される部分である。複数のパッド部38は、x方向およびy方向に複数ずつ配列されている。図7に示すように、複数のパッド部38は、複数の連結部36(個別電極34)のいずれかのy方向上流側端部、または複数の信号配線部37のいずれかのy方向下流側端部につながっている。本実施形態において、複数のパッド部38は、y方向において2列に形成されている。
As shown in FIGS. 6 and 8, the plurality of
ICチップ6の実装面61(基板1に対向する面)には、複数の導電性接合材62が配置されている。導電性接合材62は、たとえばはんだバンプである。上記複数のパッド部38は、複数の導電性接合材62に対応して配置されている。
A plurality of
上記パッド部38は、x方向においては、複数の連結部36(個別電極34)や複数の信号配線部37に対応して多数配列されている。x方向において隣接するパッド部38の間隔L1は、比較的小さくされており、たとえば10~20μm程度である。一方、y方向におけるパッド部38の間隔L2は、比較的大きくされており、たとえば100~200μm程度である。
In the x direction, the
複数のパッド部38は、少なくとも2つの凹状パッド部381を含む。本実施形態においては、複数のパッド部38のすべてが凹状パッド部381とされている。パッド部38という文言は、凹状パッド部381と、凹状ではないパッド部(厚さ方向に沿って見て全範囲が平坦であるパッド部)との双方を含む。
The plurality of
本実施形態では、配線層3(第2金属部3b)は、第1層31および第2層32を含んで構成されており、凹状パッド部381は、第1層31および第2層32により構成される。具体的には、第1層31は、グレーズ層2の主面21上に配置されている。第1層31は、上方を向く平坦な表面311を有する。第1層31の厚さは、たとえば2~5μm程度である。第2層32は、第1層31の表面311上に配置されている。第2層32は、第1層31の一部分の上に配置されている。第2層32は、複数のパッド部38(凹状パッド部381)に対応して複数の領域に形成される。第2層32の各領域は、z方向に見て矩形環状とされており、頂面321を有する。頂面321は、第2層32におけるz方向上端面である。第2層32の厚さ(表面311から頂面321までのz方向における寸法)は、たとえば2~5μm程度である。
In the present embodiment, the wiring layer 3 (
本実施形態において、凹状パッド部381は、底面312および内壁面322を有する。底面312は、第1層31の表面311のうち、z方向に見て第2層32によって囲まれた領域により構成される。内壁面322は、第2層32の各領域のうち、z方向に見て底面312を向く面によって構成される。本実施形態では、内壁面322は、z方向に見て底面312を囲む矩形環状とされている。そして、図6、図8に示すように、複数の導電性接合材62は、それぞれ、その一部が凹状パッド部381の内側空間に収容されつつ、凹状パッド部381(配線層3の第1層31ないし第2層32)に接合されている。
In the present embodiment, the
抵抗体層4は、配線層3を構成する材料よりも抵抗率が高い、たとえば酸化ルテニウムなどからなり、x方向に延びる帯状に形成されている。図3に示すように、抵抗体層4は、共通電極33の複数の共通電極帯状部332と複数の個別電極34の個別電極帯状部35とに交差している。さらに、抵抗体層4は、共通電極33の複数の共通電極帯状部332と複数の個別電極34の個別電極帯状部35に対して基板1とは反対側に積層されている。抵抗体層4のうち各共通電極帯状部332と各個別電極帯状部35とに挟まれた部位が、配線層3によって部分的に通電されることにより発熱する発熱部41とされている。1個の個別電極帯状部35を挟んで隣り合う2個の発熱部41の発熱によって1個の印字ドットが形成される。抵抗体層4の厚さは、たとえば3~10μm程度である。
The
保護層5は、配線層3および抵抗体層4を保護するためのものである。保護層5は、たとえば非晶質ガラスからなる。ただし、保護層5は、複数の凹状パッド部381(パッド部38)を含む領域を露出させている。
The
ICチップ6は、複数の個別電極34を選択的に通電させることにより、抵抗体層4を部分的に発熱させる機能を果たす。図1、図4に示すように、ICチップ6は、抵抗体層4(複数の発熱部41)に対してy方向上流側に配置されている。本実施形態において、グレーズ層2上に複数のICチップ6がフリップチップ実装により配置されている。上述のように、ICチップ6の実装面61には複数の導電性接合材62が設けられており、これら導電性接合材62が複数の凹状パッド部381に接合されている。図2、図4および図6に示すように、ICチップ6は、保護樹脂71によって覆われている。保護樹脂71は、たとえば黒色の軟質樹脂からなる。また、ICチップ6とコネクタ72とは、上記複数の信号配線部37によって接続されている。ICチップ6には、コネクタ72を介して外部から送信される印字信号、制御信号および複数の発熱部41に供給される電圧が入力される。複数の発熱部41は、印字信号および制御信号にしたがって個別に通電されることにより、選択的に発熱させられる。
The
上記構成において、基板1および当該基板1上に配置されたグレーズ層2は、本開示における「基材」を構成している。また、基板1およびグレーズ層2(基材)と、グレーズ層2の主面21上に配置された配線層3とが、本開示における「支持部材」を構成する。
In the above configuration, the
次に、サーマルプリントヘッドA1の使用方法の一例について簡単に説明する。 Next, an example of how to use the thermal print head A1 will be briefly described.
サーマルプリントヘッドA1は、プリンタに組み込まれた状態で使用される。図2に示したように、当該プリンタ内において、サーマルプリントヘッドA1の各発熱部41はプラテンローラ81に対向している。当該プリンタの使用時には、プラテンローラ81が回転することにより、感熱紙などの印刷媒体82が、y方向に沿ってプラテンローラ81と各発熱部41との間に一定速度で送給される。印刷媒体82は、プラテンローラ81によって保護層5のうち各発熱部41を覆う部分に押しあてられる。一方、図3に示した各個別電極34には、ICチップ6によって選択的に電位が付与される。これにより、共通電極33と複数の個別電極34の各々との間に電圧が印加される。そして、複数の発熱部41には選択的に電流が流れ、熱が発生する。そして、各発熱部41にて発生した熱は、保護層5を介して印刷媒体82に伝わる。そして、印刷媒体82上のx方向に線状に延びるライン領域に、複数のドットが印刷される。また、各発熱部41にて発生した熱は、グレーズ層2にも伝わり、グレーズ層2にて蓄えられる。
The thermal print head A1 is used in a state of being incorporated in the printer. As shown in FIG. 2, in the printer, each
次に、サーマルプリントヘッドA1の製造方法の一例について、図9~図20を参照しつつ、以下に説明する。なお、図9~図16はそれぞれ、サーマルプリントヘッドA1の製造方法の一工程を示す断面図であって、図4に示す断面の部分拡大図に対応する。 Next, an example of a method for manufacturing the thermal print head A1 will be described below with reference to FIGS. 9 to 20. 9 to 16 are cross-sectional views showing one step of the manufacturing method of the thermal print head A1, and correspond to a partially enlarged view of the cross section shown in FIG.
まず、図9に示すように、基板1を準備する。基板1は、たとえばAl2O3などのセラミックからなる板材であり、所定の厚さを有する。
First, as shown in FIG. 9, the
次いで、図10に示すように、グレーズ層2を形成する。グレーズ層2の形成は、基板1上にガラスペーストを厚膜印刷した後に、これを焼成することにより行う。グレーズ層2は、基板1の全面を覆う。グレーズ層2は、主面21を有する。主面21は、略平坦であり、z方向の上方を向く。図9および図10に示した工程が、本開示の「基材を準備する工程」に相当する。
Next, as shown in FIG. 10, the
次いで、図11に示すように、配線層3の第1金属部3aを形成する。ここで、まずグレーズ層2の主面21上にレジネートAuのペーストを厚膜印刷した後に、これを焼成することにより、金属膜を形成する。次いで、金属膜に対してたとえばエッチング等を用いたパターニングを施すことにより、所定形状の第1金属部3aが形成される。
Next, as shown in FIG. 11, the
次に、図12に示すように、配線層3(第2金属部3b)の第1層31を形成する(第1層形成工程)。ここで、まずグレーズ層2の主面21上にネガ型の感光性Agペーストをスクリーン印刷により配置し、乾燥する。次いで、たとえばフォトマスクを使用して、主面21上の感光性Agペーストを紫外線により部分的に露光する。感光性Agペーストの露光箇所は、第1層31となるべき部位である。次いで、現像液を用いて、感光性Agペーストのうち露光した部分以外を除去する。次いで、主面21上に残存する感光性Agペーストを焼成して膜化させる。これにより、第1層31が形成される。なお、第1層31の形成に用いられる上記感光性Agペーストは、本開示でいう「第1感光性金属ペースト」に相当する。
Next, as shown in FIG. 12, the
次いで、図13に示すように、配線層3(第2金属部3b)の第2層32を形成する。ここで、まず第1層31の表面311上にネガ型の感光性Agペーストをスクリーン印刷により配置し、乾燥する。次いで、たとえばフォトマスクを使用して、第1層31上の感光性Agペーストを紫外線により部分的に露光する。感光性Agペーストの露光箇所は、第2層32となるべき部位である。次いで、現像液を用いて、感光性Agペーストのうち露光した部分以外を除去する。次いで、第1層31上に残存する感光性Agペーストを焼成して膜化させる。これにより、第2層32が形成される。ここで、第2層32は、複数の連結部36の端部および複数の信号配線部37の端部それぞれに対応した複数の領域に形成されており、第2層32の各領域はz方向に見て矩形環状に形成される。第2層32の形成により、第1層31の表面311のうちz方向に見て第2層32によって囲まれた各領域が底面312となる。また、第2層32の各領域において、z方向に見て底面312を向く面が内壁面322となる。このようにして、本工程では、各々が底面312および内壁面322を有する、複数の凹状パッド部381が形成される。なお、第2層32の形成に用いられる上記感光性Agペーストは、本開示でいう「第2感光性金属ペースト」に相当する。
Next, as shown in FIG. 13, the
次いで、図14に示すように、抵抗体層4を形成する。抵抗体層4の形成は、たとえば酸化ルテニウムなどの抵抗体を含む抵抗体ペーストを厚膜印刷し、これを焼成することによって行う。
Then, as shown in FIG. 14, the
次いで、図15に示すように、保護層5を形成する。保護層5の形成は、たとえばガラスペーストを厚膜印刷によって保護層5を形成すべき領域に塗布し、これを焼成することによって行う。その後、基板1をx方向およびy方向に沿って格子状に切断し、複数の個片に分割する。当該個片に分割する工程は、たとえばレーザ照射により行う。各個片が、サーマルプリントヘッドA1の基板1に相当する。
Then, as shown in FIG. 15, the
次に、図16に示すように、ICチップ6をグレーズ層2上にフリップチップ実装により搭載する。ここで、まず複数の導電性接合材62にたとえばフラックス(図示略)を塗布して、ICチップ6の実装面61に形成された複数の電極(図示略)に導電性接合材62をそれぞれ配置しておく。別の方法として、複数の電極(図示略)にフラックス(図示略)を塗布した後に、各電極に各導電性接合材62を配置してもよい。ICチップ6の搭載時には、マウンタ(図示略)によって複数の導電性接合材62と複数のパッド部38(凹状パッド部381)とを位置合わせしつつICチップ6を配線層3上に載置し、複数の導電性接合材62と複数のパッド部38(凹状パッド部381)とを上記フラックスにより仮付けする。次いで、リフロー処理により複数の導電性接合材62を溶融させて、複数のパッド部38(凹状パッド部381)と複数の導電性接合材62とを接合させる。
Next, as shown in FIG. 16, the
上記リフロー処理の前、上記のようにICチップ6を配線層3上に載置し、複数の導電性接合材62と複数のパッド部38(凹状パッド部381)とを仮付けした時点において、機械的なバラつきによりICチップ6の搭載位置がずれる場合がある。この場合、たとえば図17、図19に示すように、複数のパッド部38(凹状パッド部381)に対して複数の導電性接合材62の位置がずれている。図17は、複数の導電性接合材62(ICチップ6)のy方向における位置ずれの態様を示し、図19は、複数の導電性接合材62(ICチップ6)のx方向における位置ずれの態様を示す。
Before the reflow process, when the
図17、図19に示した態様では、リフロー処理の際に導電性接合材62が溶融するのに伴い、導電性接合材62が凹状パッド部381の凹形状(底面312と内壁面322とにより囲まれた空間)に落ち込むように誘導される。これにより、図18、図20に示すように、導電性接合材62が凹状パッド部381に収容され、導電性接合材62およびICチップ6の位置ずれが改善される。
In the embodiment shown in FIGS. 17 and 19, as the
ICチップ6のフリップチップ実装後、保護樹脂71の形成やコネクタ72の取り付けなどを行うことにより、サーマルプリントヘッドA1が得られる。
After mounting the flip chip of the
次に、サーマルプリントヘッドA1の作用について説明する。 Next, the operation of the thermal print head A1 will be described.
フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は少なくとも2つの凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面312と当該底面312を向く内壁面322とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。
A plurality of
配線層3は、第1層31および第2層32を含む。第1層31はグレーズ層2の主面21上に配置され、第2層32は、第1層31の一部分の上に配置されている。凹状パッド部381の底面312は第1層31によって構成されており、凹状パッド部381の内壁面322は第2層32により構成されている。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面312および内壁面322(第1層31および第2層32)に跨って接合されるので接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、本実施形態では、導電性接合材62と配線層3(第1層31および第2層32)との接合面積が大きくなるので、導電性接合材62と配線層3との導通接合の信頼性が向上する。
The
本実施形態において、凹状パッド部381を構成する内壁面322は、z方向に見て底面312を囲む矩形環状(環状)をなす。このような構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。
In the present embodiment, the
本実施形態では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。
In the present embodiment, all of the plurality of
<第1実施形態の変形例>
図21~図24は、上記した第1実施形態に係るサーマルプリントヘッドA1の変形例を示している。なお、図21以降の図面において、上記実施形態のサーマルプリントヘッドA1と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
<Modified example of the first embodiment>
21 to 24 show a modification of the thermal print head A1 according to the first embodiment described above. In the drawings after FIG. 21, the same or similar elements as the thermal printhead A1 of the above embodiment are designated by the same reference numerals as those of the above embodiment, and the description thereof will be omitted as appropriate.
<第1実施形態の第1変形例>
図21は、第1実施形態の第1変形例を示している。本変形例のサーマルプリントヘッドA11は、複数のパッド部38の一部が凹状パッド部381として構成されており、複数のパッド部38のすべてが凹状パッド部381として構成された上記サーマルプリントヘッドA1と異なっている。
<First modification of the first embodiment>
FIG. 21 shows a first modification of the first embodiment. In the thermal print head A11 of the present modification, a part of the plurality of
図21に例示したサーマルプリントヘッドA11においては、複数のパッド部38は、x方向およびy方向に複数ずつ配列されており、これらパッド部38のうちx方向およびy方向の4隅に位置するものが凹状パッド部381として構成される。各凹状パッド部381の具体的構成は、上記サーマルプリントヘッドA1と同じである。したがって、凹状パッド部381を構成する第2層32の各領域は、z方向に見て矩形環状とされている。凹状パッド部381は、第1層31により構成される底面312と、第2層32により構成され、かつz方向に見て底面312を囲む矩形環状をなす内壁面322と、を有する。本変形例において、凹状パッド部381の配置以外の構成は上記のサーマルプリントヘッドA1と同一である。
In the thermal print head A11 illustrated in FIG. 21, a plurality of
詳細な図示説明は省略するが、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数(4個)の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面312と当該底面312を向く内壁面322とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。なお、図21に示された4個の凹状パッド部381に代えて、ICチップ6の対角線方向に沿った2つの隅に1個ずつ凹状パッド部381を配置してもよい。この場合には、1個のICチップ6に2個の凹状パッド部381が配置される。上述した2個の凹状パッド部381に加えて、もう1箇所の隅に位置する凹状パッド部381を含めた3個の凹状パッド部381を使用してもよい。この場合にも、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止することができる。
Although detailed illustration description is omitted, a plurality of
配線層3は、第1層31および第2層32を含む。第1層31はグレーズ層2の主面21上に配置され、第2層32は、第1層31の一部分の上に配置されている。凹状パッド部381の底面312は第1層31によって構成されており、凹状パッド部381の内壁面322は第2層32により構成されている。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面312および内壁面322(第1層31および第2層32)に跨って接合されるので接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、本実施形態では、導電性接合材62と配線層3(第1層31および第2層32)との接合面積が大きくなるので、導電性接合材62と配線層3との導通接合の信頼性が向上する。
The
本変形例では、複数のパッド部38のうちx方向およびy方向の4隅に位置するものが凹状パッド部381として構成される。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果が適切に得られる。
In this modification, of the plurality of
<第1実施形態の第2変形例>
図22~図24は、第1実施形態の第2変形例を示している。本変形例のサーマルプリントヘッドA12は、凹状パッド部381の具体的構成が上記実施形態のサーマルプリントヘッドA1と異なっている。
<Second variant of the first embodiment>
22 to 24 show a second modification of the first embodiment. The thermal print head A12 of this modification is different from the thermal print head A1 of the above embodiment in the specific configuration of the
図22~図24に例示したサーマルプリントヘッドA12においては、凹状パッド部381を構成する第2層32の各領域の形状がサーマルプリントヘッドA1と異なっている。凹状パッド部381を構成する第2層32の各領域は、x方向に互いに離間し、かつ各々がy方向に延びる一対の起立壁により構成される。第1層31の表面311のうち、z方向に見て上記一対の起立壁に挟まれた部位が凹状パッド部381の底面312である。そして上記一対の起立壁は、互いに対向する一対の内壁面322を有し、当該一対の内壁面322は、ICチップ6の長手方向に相当するx方向一方側およびx方向他方側を向いている。
In the thermal print head A12 exemplified in FIGS. 22 to 24, the shape of each region of the
本変形例のサーマルプリントヘッドA12において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時にx方向において多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面312と当該底面312を向く内壁面322とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。
In the thermal print head A12 of this modification, a plurality of
配線層3は、第1層31および第2層32を含む。第1層31はグレーズ層2の主面21上に配置され、第2層32は、第1層31の一部分の上に配置されている。凹状パッド部381の底面312は第1層31によって構成されており、凹状パッド部381に内壁面322は第2層32により構成されている。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面312および内壁面322(第1層31および第2層32)に跨って接合されるので接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、本実施形態では、導電性接合材62と配線層3(第1層31および第2層32)との接合面積が大きくなるので、導電性接合材62と配線層3との導通接合の信頼性が向上する。
The
本変形例では、内壁面322は第2層32により構成されている。また、凹状パッド部381は、x方向一方側およびx方向他方側を向き、互いに対向する一対の内壁面322を有する。このような構成によれば、ICチップ6のフリップチップ実装時に、ICチップ6の長手方向に相当するx方向の位置ずれを適切に改善することができる。また、x方向において隣接するパッド部38の間隔L1は、y方向におけるパッド部38の間隔L2よりも小さい。かかる構成において、第2層32の形成領域を減らしつつ、ICチップ6の位置ずれ改善効果が効率的に得られる。
In this modification, the
<第1実施形態の第3変形例>
図25は、第1実施形態の第3変形例を示している。本変形例のサーマルプリントヘッドA13において、配線層3は第2層32を有さず、単一層からなり、これに伴い凹状パッド部381の構成が上記サーマルプリントヘッドA1と異なっている。
<Third variant of the first embodiment>
FIG. 25 shows a third modification of the first embodiment. In the thermal print head A13 of this modification, the
図25に例示したサーマルプリントヘッドA13において、複数のパッド部38のすべてが凹状パッド部381であり、各凹状パッド部381は、配線層3が表面311から部分的に凹んだ構成とされている。凹状パッド部381は、底面313および内壁面314を有する。底面313は、配線層3において相対的に厚さが小である部位により構成されている。内壁面322は、z方向に見て底面313を囲む環状をなす。このような凹状パッド部381を有する配線層3は、グレーズ層2の主面21上に形成されており、たとえばAgを主成分として含む導電体からなる。配線層3の形成においては、まず主面21上にAgペーストを厚膜印刷した後に、これを焼成することにより、金属膜を形成する。次いで、金属膜に対してたとえばエッチング等の手法を用いたパターニングを施すことにより、複数の個別電極34および複数の信号配線部37等を有する配線層3を形成する。次いで、配線層3にたとえばハーフエッチング等の手法を用いたパターニングを施すことにより、底面313および内壁面314を有する凹状パッド部381が形成される。
In the thermal print head A13 exemplified in FIG. 25, all of the plurality of
本変形例のサーマルプリントヘッドA13において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面313と当該底面313を向く内壁面314とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。
In the thermal print head A13 of this modification, a plurality of
凹状パッド部381は、配線層3に形成されており、底面313および内壁面314を有する。底面313は、配線層3において相対的に厚さが小である部位により構成されており、内壁面322は、z方向に見て底面313を囲む環状をなす。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面312および内壁面322に跨って接合されるので配線層3との接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、内壁面322がz方向に見て底面313を囲む環状をなす構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。
The
本変形例では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。
In this modification, all of the plurality of
<第1実施形態の第4変形例>
図26は、第1実施形態の第4変形例を示している。本変形例のサーマルプリントヘッドA14において、配線層3は単一層からなり、これに伴い凹状パッド部381の構成が上記サーマルプリントヘッドA1と異なっている。
<Fourth modification of the first embodiment>
FIG. 26 shows a fourth modification of the first embodiment. In the thermal print head A14 of this modification, the
図26に例示したサーマルプリントヘッドA14において、複数のパッド部38のすべてが凹状パッド部381であり、各凹状パッド部381は、配線層3が部分的にグレーズ層2まで貫通した構成とされている。凹状パッド部381は、底面211および内壁面315を有する。底面211は、グレーズ層2の主面21において配線層3から露出する部位によって構成されている。内壁面315は、z方向に見て底面211を囲む環状とされており、配線層3の貫通部内面により構成される。本変形例において、凹状パッド部381は、グレーズ層2と配線層3とにより構成される。
In the thermal print head A14 illustrated in FIG. 26, all of the plurality of
本変形例おける配線層3は、グレーズ層2の主面21上に形成されており、たとえばAgを主成分として含む導電体からなる。配線層3の形成においては、まず主面21上にAgペーストを厚膜印刷した後に、これを焼成することにより、金属膜を形成する。次いで、金属膜に対してたとえばエッチング等の手法を用いたパターニングを施すことにより、複数の個別電極34および複数の信号配線部37等を有する配線層3が形成され、これと併せて、各々が底面211および内壁面315を有する複数の凹状パッド部381が形成される。
The
本変形例のサーマルプリントヘッドA14において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、グレーズ層2ないし配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面211と当該底面211を向く内壁面315とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。
In the thermal print head A14 of this modification, a plurality of
凹状パッド部381の底面211は、グレーズ層2の主面21において配線層3から露出する部位によって構成されている。内壁面315は、配線層3により構成されており、z方向に見て底面211を囲む環状とされている。このような構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。
The
本変形例では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。
In this modification, all of the plurality of
<第1実施形態の第5変形例>
図27は、第1実施形態の第5変形例を示している。本変形例のサーマルプリントヘッドA15は、配線層3は単一層からなり、これに伴い凹状パッド部381の構成が上記サーマルプリントヘッドA1と異なっている。
<Fifth variant of the first embodiment>
FIG. 27 shows a fifth modification of the first embodiment. In the thermal print head A15 of this modification, the
図27に例示したサーマルプリントヘッドA15において、複数のパッド部38のすべてが凹状パッド部381である。各凹状パッド部381は、表面311から部分的に凹んだ構成と配線層3が部分的にグレーズ層2まで貫通した構成との組み合わせにより構成される。凹状パッド部381は、底面212、中間面316、内壁面317および内壁面318を有する。底面212は、グレーズ層2の主面21において配線層3から露出する部位によって構成されている。内壁面318は、z方向に見て底面212を囲む環状とされており、配線層3の貫通部内面により構成される。中間面316は、配線層3において相対的に厚さが小である部位により構成されている。内壁面317は、z方向に見て底面212および中間面316を囲む環状をなす。本変形例において、凹状パッド部381は、グレーズ層2と配線層3とにより構成される。
In the thermal print head A15 illustrated in FIG. 27, all of the plurality of
本変形例おける配線層3は、グレーズ層2の主面21上に形成されており、たとえばAgを主成分として含む導電体からなる。配線層3の形成においては、まず主面21上にAgペーストを厚膜印刷した後に、これを焼成することにより、金属膜を形成する。次いで、金属膜に対してたとえばエッチング等の手法を用いたパターニングを施すことにより、複数の個別電極34および複数の信号配線部37等を有する配線層3を形成する。次いで、配線層3にたとえばハーフエッチング等の手法を用いたパターニングを施すことにより、中間面316および内壁面317を形成する。次いで、配線層3にエッチング等の手法を用いたパターニングを施すことにより、各々が底面212、中間面316、内壁面317および内壁面318を有する複数の凹状パッド部381が形成される。
The
本変形例のサーマルプリントヘッドA15において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、グレーズ層2ないし配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面212と当該底面212を向く内壁面317,318とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。
In the thermal print head A15 of this modification, a plurality of
凹状パッド部381の底面211は、グレーズ層2の主面21において配線層3から露出する部位によって構成されている。内壁面317は、配線層3により構成されており、z方向に見て底面211を囲む環状とされている。このような構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。
The
内壁面318は、z方向に見て底面212を囲む環状をなす。中間面316は、配線層3において相対的に厚さが小である部位により構成されており、内壁面317は、z方向に見て底面212および中間面316を囲む環状をなす。このような構成によれば、凹状パッド部381に収容された導電性接合材62は、内壁面318、中間面316および内壁面317に跨って接合されるので配線層3との接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。
The
本変形例では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。
In this modification, all of the plurality of
<第2実施形態>
図28、図29は、本開示の第2実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドA2は、グレーズ層2の構成および配線層3の構成が上記実施形態のサーマルプリントヘッドA11と異なっている。これに伴い、凹状パッド部381の構成が上記サーマルプリントヘッドA1と異なっている。
<Second Embodiment>
28 and 29 show the thermal printhead according to the second embodiment of the present disclosure. The thermal print head A2 of the present embodiment is different from the thermal print head A11 of the above embodiment in the configuration of the
図28に示したサーマルプリントヘッドA11において、グレーズ層2は、ヒーターグレーズ部22およびガラス層23を有する。ヒーターグレーズ部22は、x方向と直角である断面形状がz方向に膨出した形状であり、x方向に長く延びるz方向視帯状である。ガラス層23は、ヒーターグレーズ部22に隣接して形成されており、上面(主面231)が平坦な形状である。ガラス層23は、ヒーターグレーズ部22の一部に重なっている。抵抗体層4(複数の発熱部41)は、ヒーターグレーズ部22の上に配置されており、z方向視においてヒーターグレーズ部22と重なっている。このようなヒーターグレーズ部22およびガラス層23を有するグレーズ層2を形成する際には、基板1上にガラスペーストを厚膜印刷した後に、これを焼成することを複数回繰り返す。
In the thermal print head A11 shown in FIG. 28, the
図29に示すように、配線層3は、基層3cおよびめっき層3dを有する。基層3cは、配線層3の大部分を占めており、共通電極33、複数の個別電極34および複数の信号配線部37は基層3cにより構成される。基層3cを構成する材料としては、たとえばAlが挙げられる。基層3cは、たとえばスパッタリングなどの薄膜形成技術によって形成される。基層3cの厚さは、たとえば、0.5~2.0μm程度である。
As shown in FIG. 29, the
めっき層3dは、複数のパッド部38(凹状パッド部381)を形成するために設けられたものであり、基層3cの一部分に積層されている。めっき層3dは、複数の個別電極34における連結部36のy方向上流側端部付近と、複数の信号配線部37のy方向下流側端部付近と、に積層される。めっき層3dは、たとえばNiからなる無電解めっきである。めっき層3dの厚さは、たとえば、1~2μm程度である。
The
本実施形態のサーマルプリントヘッドA2において、複数のパッド部38のすべてが凹状パッド部381である。各凹状パッド部381は、配線層3(基層3cおよびめっき層3d)が部分的にグレーズ層2(ガラス層23)まで貫通した構成とされている。凹状パッド部381は、底面232および内壁面303を有する。底面232は、ガラス層23の主面231において配線層3から露出する部位によって構成されている。内壁面303は、z方向に見て底面232を囲む環状とされており、めっき層3dの貫通部内面により構成される。本変形例において、凹状パッド部381は、グレーズ層2(ガラス層23)と配線層3(めっき層3d)とにより構成される。
In the thermal print head A2 of the present embodiment, all of the plurality of
凹状パッド部381の形成においては、基層3cに対してエッチング等の手法を用いてパターニングを施すことにより、複数の個別電極34や複数の信号配線部37の形成とともに、基層3cの表面301からガラス層23まで貫通する孔302を形成する。これにより、ガラス層23の主面231の一部が配線層3から露出し、底面232となる。次いで、基層3cの表面301の一部および孔302を覆うめっき層3dを形成する。これにより、めっき層3dにおいては、z方向に見て底面232を向く内壁面303が形成される。このようにして、各々が底面232および内壁面303を有する複数の凹状パッド部381が形成される。
In the formation of the
本実施形態のサーマルプリントヘッドA2において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本実施形態においても、グレーズ層2ないし配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面232と当該底面232を向く内壁面303とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。
In the thermal print head A2 of the present embodiment, a plurality of
凹状パッド部381の底面232は、ガラス層23(グレーズ層2)の主面231において配線層3から露出する部位によって構成されている。内壁面315は、配線層3により構成されており、z方向に見て底面211を囲む環状とされている。このような構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。
The
本実施形態では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。
In the present embodiment, all of the plurality of
<第2実施形態の変形例>
図30は、第2実施形態の変形例を示している。本変形例のサーマルプリントヘッドA21は、配線層3の基層3cおよびめっき層3dの構成が上記実施形態のサーマルプリントヘッドA2と異なっている。これに伴い、凹状パッド部381の構成が上記サーマルプリントヘッドA2と異なっている。
<Modified example of the second embodiment>
FIG. 30 shows a modified example of the second embodiment. The thermal print head A21 of this modification is different from the thermal print head A2 of the above embodiment in the configurations of the
本変形例のサーマルプリントヘッドA21において、複数のパッド部38のすべてが凹状パッド部381である。各凹状パッド部381は、配線層3が部分的に凹んだ構成とされている。凹状パッド部381は、底面306および内壁面307を有する。底面306は、配線層3において相対的に厚さが小である部位により構成されている。内壁面307は、z方向に見て底面306を囲む環状をなす。底面306および内壁面307は、めっき層3d(配線層3)により構成される。
In the thermal print head A21 of this modification, all of the plurality of
凹状パッド部381の形成においては、まず基層3cに対してエッチング等の手法を用いてパターニングを施すことにより、複数の個別電極34や複数の信号配線部37を形成する。次に、ハーフエッチング等の手法を用いて、基層3cの表面301から凹んだ凹面304を形成する。次いで、基層3cの表面301の一部および凹面304を覆うめっき層3dを形成する。これにより、めっき層3dにおいては、上面305から凹んだ底面306、およびz方向に見て底面306を向く内壁面307が形成される。このようにして、各々が底面306および内壁面307を有する複数の凹状パッド部381が形成される。
In forming the
本変形例のサーマルプリントヘッドA21において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本実施形態においても、配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面306と当該底面306を向く内壁面307とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。
In the thermal print head A21 of this modification, a plurality of
凹状パッド部381は、めっき層3d(配線層3)に形成されており、底面306および内壁面307を有する。底面306は、配線層3において相対的に厚さが小である部位により構成されており、内壁面307は、z方向に見て底面306を囲む環状をなす。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面306および内壁面307に跨って接合されるので配線層3との接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、内壁面307がz方向に見て底面306を囲む環状をなす構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。
The
本変形例では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。
In this modification, all of the plurality of
第2実施形態では、基板1上には、ヒーターグレーズ部22およびガラス層23を含むグレーズ層2が配置されており、このグレーズ層2に対して、薄膜形成技術によって様々な層が形成されている。この構成に代えて、上記グレーズ層2に対して、厚膜形成技術によって様々な層を形成してもよい。
In the second embodiment, a
第2実施形態では、基板1がたとえばAl2O3などのセラミックからなるが、これに代えて基板1がシリコン基板などの半導体基板からな構成としてもよい。半導体基板からなる基板1の場合、半導体基板を複数の個片に分割することで当該半導体基板から複数のサーマルプリントヘッドが製造される。
In the second embodiment, the
本開示に係るサーマルプリントヘッドは、上述した実施形態に限定されるものではない。本開示に係るサーマルプリントヘッドの各部の具体的な構成は、種々に設計変更自在である。 The thermal printhead according to the present disclosure is not limited to the above-described embodiment. The specific configuration of each part of the thermal print head according to the present disclosure can be freely redesigned.
上記実施形態において、本開示に係るICチップの実装構造をサーマルプリントヘッドに適用した場合について説明したが、本開示のICチップの実装構造は他の電子装置等に適用してもよい。本開示に係るICチップの実装構造において、ICチップがフリップチップ実装された基材の主面には、絶縁膜が設けられていない構成が好適である。当該絶縁膜の例として、プリント基板におけるソルダーレジスト等のレジスト膜、フレキシブル基板におけるポリイミドフィルムなどの樹脂フィルムが挙げられる。 In the above embodiment, the case where the IC chip mounting structure according to the present disclosure is applied to the thermal printhead has been described, but the IC chip mounting structure of the present disclosure may be applied to other electronic devices and the like. In the IC chip mounting structure according to the present disclosure, it is preferable that the main surface of the base material on which the IC chip is flip-chip mounted is not provided with an insulating film. Examples of the insulating film include a resist film such as a solder resist in a printed circuit board and a resin film such as a polyimide film in a flexible substrate.
本開示は、以下の付記に関する構成を含む。 The present disclosure includes the following appendices.
〔付記1〕
厚さ方向の一方を向く主面を有する基材、および前記主面の上に配置された配線層を有する支持部材と、
実装面を有するICチップと、
前記実装面に配置された複数の導電性接合材と、を備え、前記ICチップが前記支持部材にフリップチップ実装された実装構造であって、
前記支持部材は、前記複数の導電性接合材に対応して配置され、かつ少なくとも2つの凹状パッド部を含む複数のパッド部を有し、
前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有し、
前記内壁面は、前記配線層により構成される、ICチップの実装構造。
〔付記2〕
前記基材の前記主面には、絶縁膜が設けられていない、付記1に記載のICチップの実装構造。
〔付記3〕
前記主面の上に配置され、主走査方向に配列された複数の発熱部を含む抵抗体層を備え、
前記配線層は、前記抵抗体層に導通しており、
前記ICチップは、前記各発熱部に流す電流を制御する、付記2に記載の実装構造を有する、サーマルプリントヘッド。
〔付記4〕
前記配線層は、前記主面の上に配置された第1層と、前記第1層の一部分の上に配置された第2層と、を含み、
前記内壁面は、前記第2層により構成され、
前記底面は、前記第1層により構成される、付記3に記載のサーマルプリントヘッド。
〔付記5〕
前記凹状パッド部は、主走査方向一方側および主走査方向他方側を向き、互いに対向する一対の前記内壁面を有する、付記4に記載のサーマルプリントヘッド。
〔付記6〕
前記内壁面は、前記基材の厚さ方向に見て前記底面を囲む環状をなす、付記4に記載のサーマルプリントヘッド。
〔付記7〕
前記底面は、前記配線層において相対的に厚さが小である部位により構成されており、
前記内壁面は、前記基材の厚さ方向に見て前記底面を囲む環状をなす、付記3に記載のサーマルプリントヘッド。
〔付記8〕
前記底面は、前記主面において前記配線層から露出する部位によって構成されており、
前記内壁面は、前記基材の厚さ方向に見て前記底面を囲む環状をなす、付記3に記載のサーマルプリントヘッド。
〔付記9〕
前記複数のパッド部は、主走査方向および副走査方向に複数ずつ配列されており、
前記複数のパッド部のうち主走査方向および副走査方向において4隅にあるものは前記凹状パッド部である、付記3ないし8のいずれかに記載のサーマルプリントヘッド。
〔付記10〕
前記複数のパッド部は、そのすべてが前記凹状パッド部である、付記3ないし8のいずれかに記載のサーマルプリントヘッド。
〔付記11〕
前記導電性接合材は、はんだバンプである、付記3ないし10のいずれかに記載のサーマルプリントヘッド。
〔付記12〕
前記配線層の少なくとも一部は、Agを含む材料からなる、付記3ないし11のいずれかに記載のサーマルプリントヘッド。
〔付記13〕
前記ICチップは、前記複数の発熱部に対して副走査方向上流側に配置されており、
前記配線層は、前記複数の発熱部に繋がる第1金属部と、前記第1金属部に対して副走査方向上流側の領域に配置され、かつ前記複数の導電性接合材に繋がる第2金属部と、を含む、付記3ないし11のいずれかに記載のサーマルプリントヘッド。
〔付記14〕
前記第1金属部はAuを含む材料からなり、前記第2金属部はAgを含む材料からなる、付記13に記載のサーマルプリントヘッド。
〔付記15〕
前記基材は、基板と、前記基板上に配置され、前記主面を有するグレーズ層と、を含む、付記3ないし14のいずれかに記載のサーマルプリントヘッド。
〔付記16〕
前記基板は、セラミックからなる、付記15に記載のサーマルプリントヘッド。
〔付記17〕
基材を準備する工程と、
前記基材の上に配線層を形成することにより、前記基材および前記配線層からなる支持部材を形成する工程と、
前記支持部材の上に、前記基材の厚さ方向に見て前記配線層の一部に重なる抵抗体層を形成する工程と、
複数の導電性接合材が実装面に配置されたICチップを前記基材にフリップチップ実装する工程と、を備え、
前記支持部材を形成する工程では、少なくとも2つの凹状パッド部を含み、前記複数の導電性接合材に対応する複数のパッド部が形成され、
前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有する、サーマルプリントヘッドの製造方法。
〔付記18〕
前記支持部材を形成する工程は、前記基材の上に第1層を形成する第1層形成工程と、前記第1層の上に、前記内壁面を構成する第2層を形成する第2層形成工程と、を含む、付記17に記載のサーマルプリントヘッドの製造方法。
〔付記19〕
前記第1層形成工程は、前記基材の上にネガ型の第1感光性金属ペーストを印刷するステップと、前記第1感光性金属ペーストを部分的に露光するステップと、前記第1感光性金属ペーストのうち露光した部分以外を除去するステップと、前記第1感光性金属ペーストを焼成するステップと、を含み、
前記第2層形成工程は、前記基材の上にネガ型の第2感光性金属ペーストを印刷するステップと、前記第2感光性金属ペーストを部分的に露光するステップと、前記第2感光性金属ペーストのうち露光した部分以外を除去するステップと、前記第2感光性金属ペーストを焼成するステップと、を含む、付記18に記載のサーマルプリントヘッドの製造方法。
〔付記20〕
前記第1感光性金属ペーストおよび前記第2感光性金属ペーストのうち少なくとも前記第2感光性金属ペーストは、Agを含む、付記19に記載のサーマルプリントヘッドの製造方法。
[Appendix 1]
A base material having a main surface facing one side in the thickness direction, and a support member having a wiring layer arranged on the main surface,
An IC chip with a mounting surface and
It is a mounting structure comprising a plurality of conductive bonding materials arranged on the mounting surface, and the IC chip is flip-chip mounted on the support member.
The support member is arranged corresponding to the plurality of conductive bonding materials and has a plurality of pad portions including at least two concave pad portions.
The concave pad portion has a bottom surface and an inner wall surface facing the bottom surface when viewed in the thickness direction of the base material.
The inner wall surface is an IC chip mounting structure composed of the wiring layer.
[Appendix 2]
The IC chip mounting structure according to
[Appendix 3]
A resistor layer arranged on the main surface and containing a plurality of heat generating portions arranged in the main scanning direction is provided.
The wiring layer is conductive to the resistor layer.
The IC chip is a thermal print head having the mounting structure according to
[Appendix 4]
The wiring layer includes a first layer arranged on the main surface and a second layer arranged on a part of the first layer.
The inner wall surface is composed of the second layer.
The thermal print head according to
[Appendix 5]
The thermal print head according to
[Appendix 6]
The thermal print head according to
[Appendix 7]
The bottom surface is composed of a portion of the wiring layer having a relatively small thickness.
The thermal print head according to
[Appendix 8]
The bottom surface is composed of a portion of the main surface exposed from the wiring layer.
The thermal print head according to
[Appendix 9]
A plurality of the plurality of pad portions are arranged in each of the main scanning direction and the sub-scanning direction.
The thermal print head according to any one of
[Appendix 10]
The thermal print head according to any one of
[Appendix 11]
The thermal print head according to any one of
[Appendix 12]
The thermal printhead according to any one of
[Appendix 13]
The IC chip is arranged on the upstream side in the sub-scanning direction with respect to the plurality of heat generating portions.
The wiring layer is arranged in a region on the upstream side in the sub-scanning direction with respect to the first metal portion connected to the plurality of heat generating portions and the second metal portion connected to the plurality of conductive bonding materials. The thermal print head according to any one of
[Appendix 14]
The thermal printhead according to Appendix 13, wherein the first metal part is made of a material containing Au, and the second metal part is made of a material containing Ag.
[Appendix 15]
The thermal printhead according to any one of
[Appendix 16]
The thermal print head according to Appendix 15, wherein the substrate is made of ceramic.
[Appendix 17]
The process of preparing the base material and
A step of forming a support member composed of the base material and the wiring layer by forming a wiring layer on the base material, and a step of forming the support member.
A step of forming a resistance layer that overlaps a part of the wiring layer on the support member when viewed in the thickness direction of the base material.
A step of flip-chip mounting an IC chip in which a plurality of conductive bonding materials are arranged on a mounting surface is provided on the substrate.
In the step of forming the support member, a plurality of pad portions corresponding to the plurality of conductive bonding materials including at least two concave pad portions are formed.
A method for manufacturing a thermal print head, wherein the concave pad portion has a bottom surface and an inner wall surface facing the bottom surface when viewed in the thickness direction of the base material.
[Appendix 18]
The steps for forming the support member include a first layer forming step of forming the first layer on the base material and a second layer forming the inner wall surface on the first layer. The method for manufacturing a thermal printhead according to Appendix 17, which comprises a layer forming step.
[Appendix 19]
The first layer forming step includes a step of printing a negative type first photosensitive metal paste on the base material, a step of partially exposing the first photosensitive metal paste, and the first photosensitive metal paste. It includes a step of removing a portion of the metal paste other than the exposed portion and a step of firing the first photosensitive metal paste.
The second layer forming step includes a step of printing a negative type second photosensitive metal paste on the base material, a step of partially exposing the second photosensitive metal paste, and the second photosensitive metal paste. The method for manufacturing a thermal printhead according to Appendix 18, further comprising a step of removing a portion of the metal paste other than the exposed portion and a step of firing the second photosensitive metal paste.
[Appendix 20]
The method for manufacturing a thermal printhead according to Appendix 19, wherein at least the second photosensitive metal paste among the first photosensitive metal paste and the second photosensitive metal paste contains Ag.
A1,A11,A12,A13,A14,A15,A2,A21:サーマルプリントヘッド
1 :基板
2 :グレーズ層
21 :主面
211 :底面
212 :底面
22 :ヒーターグレーズ部
23 :ガラス層
231 :主面
232 :底面
3 :配線層
3a :第1金属部
3b :第2金属部
3c :基層
3d :めっき層
301 :表面
302 :孔
303 :内壁面
304 :凹面
305 :上面
306 :底面
307 :内壁面
31 :第1層
311 :表面
312 :底面
313 :底面
314 :内壁面
315 :内壁面
316 :中間面
317 :内壁面
318 :内壁面
32 :第2層
321 :頂面
322 :内壁面
33 :共通電極
331 :共通部
332 :共通電極帯状部
34 :個別電極
35 :個別電極帯状部
36 :連結部
37 :信号配線部
38 :パッド部
4 :抵抗体層
41 :発熱部
5 :保護層
6 :ICチップ
61 :実装面
62 :導電性接合材
71 :保護樹脂
72 :コネクタ
81 :プラテンローラ
82 :印刷媒体
A1, A11, A12, A13, A14, A15, A2, A21: Thermal printhead 1: Substrate 2: Glaze layer 21: Main surface 211: Bottom surface 212: Bottom surface 22: Heater glaze portion 23: Glass layer 231: Main surface 232 : Bottom surface 3:
Claims (20)
実装面を有するICチップと、
前記実装面に配置された複数の導電性接合材と、を備え、前記ICチップが前記支持部材にフリップチップ実装された実装構造であって、
前記支持部材は、前記複数の導電性接合材に対応して配置され、かつ少なくとも2つの凹状パッド部を含む複数のパッド部を有し、
前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有し、
前記内壁面は、前記配線層により構成される、ICチップの実装構造。 A base material having a main surface facing one side in the thickness direction, and a support member having a wiring layer arranged on the main surface,
An IC chip with a mounting surface and
It is a mounting structure comprising a plurality of conductive bonding materials arranged on the mounting surface, and the IC chip is flip-chip mounted on the support member.
The support member is arranged corresponding to the plurality of conductive bonding materials and has a plurality of pad portions including at least two concave pad portions.
The concave pad portion has a bottom surface and an inner wall surface facing the bottom surface when viewed in the thickness direction of the base material.
The inner wall surface is an IC chip mounting structure composed of the wiring layer.
前記配線層は、前記抵抗体層に導通しており、
前記ICチップは、前記各発熱部に流す電流を制御する、請求項2に記載の実装構造を有する、サーマルプリントヘッド。 A resistor layer arranged on the main surface and containing a plurality of heat generating portions arranged in the main scanning direction is provided.
The wiring layer is conductive to the resistor layer.
The IC chip is a thermal print head having the mounting structure according to claim 2, which controls the current flowing through each of the heat generating portions.
前記内壁面は、前記第2層により構成され、
前記底面は、前記第1層により構成される、請求項3に記載のサーマルプリントヘッド。 The wiring layer includes a first layer arranged on the main surface and a second layer arranged on a part of the first layer.
The inner wall surface is composed of the second layer.
The thermal print head according to claim 3, wherein the bottom surface is composed of the first layer.
前記内壁面は、前記基材の厚さ方向に見て前記底面を囲む環状をなす、請求項3に記載のサーマルプリントヘッド。 The bottom surface is composed of a portion of the wiring layer having a relatively small thickness.
The thermal print head according to claim 3, wherein the inner wall surface forms an annular shape surrounding the bottom surface when viewed in the thickness direction of the base material.
前記内壁面は、前記基材の厚さ方向に見て前記底面を囲む環状をなす、請求項3に記載のサーマルプリントヘッド。 The bottom surface is composed of a portion of the main surface exposed from the wiring layer.
The thermal print head according to claim 3, wherein the inner wall surface forms an annular shape surrounding the bottom surface when viewed in the thickness direction of the base material.
前記複数のパッド部のうち主走査方向および副走査方向において4隅にあるものは前記凹状パッド部である、請求項3ないし8のいずれかに記載のサーマルプリントヘッド。 A plurality of the plurality of pad portions are arranged in each of the main scanning direction and the sub-scanning direction.
The thermal print head according to any one of claims 3 to 8, wherein among the plurality of pad portions, those at the four corners in the main scanning direction and the sub-scanning direction are the concave pad portions.
前記配線層は、前記複数の発熱部に繋がる第1金属部と、前記第1金属部に対して副走査方向上流側の領域に配置され、かつ前記複数の導電性接合材に繋がる第2金属部と、を含む、請求項3ないし11のいずれかに記載のサーマルプリントヘッド。 The IC chip is arranged on the upstream side in the sub-scanning direction with respect to the plurality of heat generating portions.
The wiring layer is arranged in a region on the upstream side in the sub-scanning direction with respect to the first metal portion connected to the plurality of heat generating portions and the second metal portion connected to the plurality of conductive bonding materials. The thermal print head according to any one of claims 3 to 11, further comprising a part.
前記基材の上に配線層を形成することにより、前記基材および前記配線層からなる支持部材を形成する工程と、
前記支持部材の上に、前記基材の厚さ方向に見て前記配線層の一部に重なる抵抗体層を形成する工程と、
複数の導電性接合材が実装面に配置されたICチップを前記基材にフリップチップ実装する工程と、を備え、
前記支持部材を形成する工程では、少なくとも2つの凹状パッド部を含み、前記複数の導電性接合材に対応する複数のパッド部が形成され、
前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有する、サーマルプリントヘッドの製造方法。 The process of preparing the base material and
A step of forming a support member composed of the base material and the wiring layer by forming a wiring layer on the base material, and a step of forming the support member.
A step of forming a resistance layer that overlaps a part of the wiring layer on the support member when viewed in the thickness direction of the base material.
A step of flip-chip mounting an IC chip in which a plurality of conductive bonding materials are arranged on a mounting surface is provided on the substrate.
In the step of forming the support member, a plurality of pad portions corresponding to the plurality of conductive bonding materials including at least two concave pad portions are formed.
A method for manufacturing a thermal print head, wherein the concave pad portion has a bottom surface and an inner wall surface facing the bottom surface when viewed in the thickness direction of the base material.
前記第2層形成工程は、前記基材の上にネガ型の第2感光性金属ペーストを印刷するステップと、前記第2感光性金属ペーストを部分的に露光するステップと、前記第2感光性金属ペーストのうち露光した部分以外を除去するステップと、前記第2感光性金属ペーストを焼成するステップと、を含む、請求項18に記載のサーマルプリントヘッドの製造方法。 The first layer forming step includes a step of printing a negative type first photosensitive metal paste on the base material, a step of partially exposing the first photosensitive metal paste, and the first photosensitive metal paste. It includes a step of removing a portion of the metal paste other than the exposed portion and a step of firing the first photosensitive metal paste.
The second layer forming step includes a step of printing a negative type second photosensitive metal paste on the base material, a step of partially exposing the second photosensitive metal paste, and the second photosensitive metal paste. The method for manufacturing a thermal printhead according to claim 18, further comprising a step of removing a portion of the metal paste other than the exposed portion and a step of firing the second photosensitive metal paste.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020132421A JP2022029196A (en) | 2020-08-04 | 2020-08-04 | Ic chip mounting structure, thermal printhead, and manufacturing method of thermal printhead |
CN202110751872.1A CN113942315A (en) | 2020-07-16 | 2021-07-02 | Thermal print head and thermal printer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020132421A JP2022029196A (en) | 2020-08-04 | 2020-08-04 | Ic chip mounting structure, thermal printhead, and manufacturing method of thermal printhead |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022029196A true JP2022029196A (en) | 2022-02-17 |
Family
ID=80271410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020132421A Pending JP2022029196A (en) | 2020-07-16 | 2020-08-04 | Ic chip mounting structure, thermal printhead, and manufacturing method of thermal printhead |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022029196A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023201296A1 (en) | 2022-02-28 | 2023-08-31 | Renesas Electronics Corporation | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
-
2020
- 2020-08-04 JP JP2020132421A patent/JP2022029196A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023201296A1 (en) | 2022-02-28 | 2023-08-31 | Renesas Electronics Corporation | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022044731A (en) | Thermal print head and thermal print head manufacturing method | |
JP4241789B2 (en) | Thermal head and manufacturing method thereof | |
JP2022029196A (en) | Ic chip mounting structure, thermal printhead, and manufacturing method of thermal printhead | |
CN110356122B (en) | Thermal print head | |
US6326990B1 (en) | Thick film thermal head and method of manufacturing the same | |
WO2020241581A1 (en) | Thermal print head | |
CN109383133B (en) | Thermal head | |
JP6001465B2 (en) | Thermal head and thermal printer equipped with the same | |
JP7016642B2 (en) | Manufacturing method of thermal print head and thermal print head | |
JP2009248415A (en) | Thermal printing head | |
JP6767284B2 (en) | Thermal head and thermal printer | |
JP2023121416A (en) | Thermal print head, and thermal printer | |
CN113942315A (en) | Thermal print head and thermal printer | |
JP7022239B2 (en) | Thermal print head | |
JP2023109505A (en) | Semiconductor element, packaging structure of the same, and thermal print head | |
JP5964745B2 (en) | Thermal head and thermal printer equipped with the same | |
JP2014069374A (en) | Thermal print head, and method for manufacturing the same | |
CN111038111B (en) | Thermal print head and method of manufacturing the same | |
JP6987588B2 (en) | Thermal head and thermal printer | |
JP6842576B2 (en) | Thermal print head | |
WO2023214514A1 (en) | Thermal print head, method for manufacturing thermal print head, and thermal printer | |
JP2023121322A (en) | Thermal print head, method for manufacturing thermal print head, and thermal printer | |
JP2010260187A (en) | Wiring unit, manufacturing method for wiring unit, liquid ejection head, and manufacturing method for liquid ejection head | |
JP2023069209A (en) | Thermal print head and manufacturing method of thermal print head | |
JP4392214B2 (en) | Recording head |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240312 |