JP2022028243A - 固体撮像素子、固体撮像装置及び固体撮像素子の製造方法 - Google Patents
固体撮像素子、固体撮像装置及び固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2022028243A JP2022028243A JP2020131546A JP2020131546A JP2022028243A JP 2022028243 A JP2022028243 A JP 2022028243A JP 2020131546 A JP2020131546 A JP 2020131546A JP 2020131546 A JP2020131546 A JP 2020131546A JP 2022028243 A JP2022028243 A JP 2022028243A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state image
- semiconductor layer
- floating diffusion
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】固体撮像素子において、信号電荷のフローティングディフュージョン領域への転送特性を向上させる。
【解決手段】
第1の面及び第2の面を有する半導体層(30)に設けられ、半導体層の第2の面側から入射された光の量に応じた信号電荷を生成する光電変換部(32)と、半導体層の第1の面側に設けられたフローティングディフュージョン領域(12)と、光電変換部(32)で生成された信号電荷をフローティングディフュージョン領域(12)へ転送する転送ゲート(20)とを備える。転送ゲート(20)は半導体層の第1の面側に埋め込まれ、平面視でフローティングディフュージョン領域(12)を中心として放射状に延びた、複数のトレンチ構造の延出部(22)を有する。
【選択図】図1
【解決手段】
第1の面及び第2の面を有する半導体層(30)に設けられ、半導体層の第2の面側から入射された光の量に応じた信号電荷を生成する光電変換部(32)と、半導体層の第1の面側に設けられたフローティングディフュージョン領域(12)と、光電変換部(32)で生成された信号電荷をフローティングディフュージョン領域(12)へ転送する転送ゲート(20)とを備える。転送ゲート(20)は半導体層の第1の面側に埋め込まれ、平面視でフローティングディフュージョン領域(12)を中心として放射状に延びた、複数のトレンチ構造の延出部(22)を有する。
【選択図】図1
Description
本開示は、固体撮像素子、固体撮像装置及び固体撮像素子の製造方法に関する。
固体撮像素子及びそれを用いた固体撮像装置においては、光電変換領域の面積を確保し感度を向上させるために、半導体基板の表面側に駆動回路を形成し、裏面側を受光面とする裏面入射方式の構造の固体撮像素子が提案されている。また、光電変換により発生した信号電荷のフローティングディフュージョン領域への転送特性を向上させるトレンチゲート構造の転送ゲートが提案されている(例えば、特許文献1参照)。
特許文献1の固体撮像素子においては、信号電荷のフローティングディフュージョン領域への転送特性が十分ではないという問題点があった。
本開示は、上記の問題点を解決するためのものであり、信号電荷のフローティングディフュージョン領域への転送特性を向上させることを目的としている。
本開示に係る固体撮像素子は、
第1の面及び第2の面を有する半導体層に設けられ、前記半導体層の前記第2の面側から入射された光の量に応じた信号電荷を生成する光電変換部と、
前記半導体層に設けられ、隣接画素間での前記信号電荷の流入と流出とを防止する画素分離構造と、
前記半導体層の前記第1の面側に設けられ、前記信号電荷を蓄積するフローティングディフュージョン領域と、
前記光電変換部で生成された前記信号電荷を前記フローティングディフュージョン領域へ転送する転送ゲートとを備え、
前記転送ゲートは前記半導体層の前記第1の面側に埋め込まれ、平面視でフローティングディフュージョン領域を中心として放射状に延びた、複数のトレンチ構造の延出部を備える。
第1の面及び第2の面を有する半導体層に設けられ、前記半導体層の前記第2の面側から入射された光の量に応じた信号電荷を生成する光電変換部と、
前記半導体層に設けられ、隣接画素間での前記信号電荷の流入と流出とを防止する画素分離構造と、
前記半導体層の前記第1の面側に設けられ、前記信号電荷を蓄積するフローティングディフュージョン領域と、
前記光電変換部で生成された前記信号電荷を前記フローティングディフュージョン領域へ転送する転送ゲートとを備え、
前記転送ゲートは前記半導体層の前記第1の面側に埋め込まれ、平面視でフローティングディフュージョン領域を中心として放射状に延びた、複数のトレンチ構造の延出部を備える。
本開示によれば、フローティングディフュージョン領域を中心として放射状に延びたトレンチ構造の延出部を備える転送ゲートが設けられているので、光電変換部の広い範囲で電界を制御でき、光電変換部の全体から信号電荷を収集し、フローティングディフュージョン領域へ転送でき、従って、信号電荷のフローティングディフュージョン領域への転送特性が良好な固体撮像素子を得ることができる。
実施の形態1.
〔固体撮像装置の構成〕
図1は実施の形態1に係る固体撮像装置1の全体構成の概略を示すブロック図である。
図1に示すように固体撮像装置1は、固体撮像素子(イメージセンサ)2と、信号処理回路9とを備える。
〔固体撮像装置の構成〕
図1は実施の形態1に係る固体撮像装置1の全体構成の概略を示すブロック図である。
図1に示すように固体撮像装置1は、固体撮像素子(イメージセンサ)2と、信号処理回路9とを備える。
固体撮像素子2はタイミング制御部3、垂直シフトレジスタ4、画素アレイ5、CDS(相関二重サンプリング)回路6、ADC(アナログデジタル変換器)7、及びラインメモリ8を有する。
ここで固体撮像素子2は配線層が形成される表面(第1面)側とは逆側の裏面(第2面)側から入射された光の量に応じた信号電荷を生成する光電変換部を備える裏面入射方式の撮像素子であり、CMOS(Complementary Metal Oxide Semiconductor)撮像素子であるものとする。
画素アレイ5は、各々光電変換部を有する複数の画素で構成されている。複数の画素は、水平方向及び垂直方向に整列し、2次元アレイ状(マトリクス状)に配置されている。複数の画素にはそれぞれカラーフィルタが設けられている。カラーフィルタは、異なる色のフィルタ、例えば、赤色フィルタ、緑色フィルタ、及び青色フィルタを含む。各画素の光電変換部は、赤色フィルタ、緑色フィルタ又は青色フィルタを通して入射された光を受光し、受光量に応じて信号電荷を生成する。
タイミング制御部3は、動作タイミングの基準となるパルス状の制御信号を生成し、生成した信号を垂直シフトレジスタ4、CDS回路6、ADC7、及びラインメモリ8へ出力する。
垂直シフトレジスタ4は、タイミング制御部3から出力される制御信号に基づいて、画素アレイ5の画素を行単位で順次垂直方向に選択する機能を有する。垂直シフトレジスタ4は、上記の選択のため、選択信号を画素アレイ5に出力する。
画素アレイ5は、垂直シフトレジスタ4から出力される選択信号に従い行単位で選択される画素の各々から信号電荷に応じた画素信号をCDS回路6へ出力する。
CDS回路6は、画素アレイ5から出力される画素信号から、相関二重サンプリングによって、画素固有の固定パターンノイズを除去し、ノイズ除去後の画素信号をADC7へ出力する。
ADC7は、CDS回路6からの画素信号(アナログ信号)をデジタル画素信号に変換し、デジタル画素信号をラインメモリ8へ出力する。
ラインメモリ8は、ADC7から出力されるデジタル画素信号を一時的に保持し、画素アレイ5の行毎に信号処理回路9へ出力する。
信号処理回路9は、ラインメモリ8から出力されるデジタル画素信号に対して信号処理を行なう。
以上のように、固体撮像素子2は、画素アレイ5の各画素の光電変換部において受光量に応じて生成した信号電荷を、画素信号として出力することによって撮像を行う。
〔固体撮像素子の構成〕
図2は固体撮像素子を構成する一つの画素の要部を示す回路図である。
図2に示すように、各画素は、フォトダイオード11と、フローティングディフュージョン領域12と、転送トランジスタ13と、リセットトランジスタ14と、アンプトランジスタ15と、選択トランジスタ16と、電流源17とを含む。電流源17はトランジスタで構成されるものとして図示されている。
図2は固体撮像素子を構成する一つの画素の要部を示す回路図である。
図2に示すように、各画素は、フォトダイオード11と、フローティングディフュージョン領域12と、転送トランジスタ13と、リセットトランジスタ14と、アンプトランジスタ15と、選択トランジスタ16と、電流源17とを含む。電流源17はトランジスタで構成されるものとして図示されている。
フォトダイオード11は、受光量に応じた信号電荷を生成する。
フローティングディフュージョン領域12は、フォトダイオード11で生成された信号電荷を蓄積する。
フローティングディフュージョン領域12は、フォトダイオード11で生成された信号電荷を蓄積する。
転送トランジスタ13は、フォトダイオード11とフローティングディフュージョン領域12との間に介在するように設けられている。即ち、転送トランジスタ13は、そのソース電極がフォトダイオード11のカソードに接続され、そのドレイン電極がフローティングディフュージョン領域12に接続されている。
転送トランジスタ13のゲート電極に転送パルスTxが与えられると、フォトダイオード11で生成された信号電荷がフローティングディフュージョン領域12に転送される。
転送トランジスタ13のゲート電極に転送パルスTxが与えられると、フォトダイオード11で生成された信号電荷がフローティングディフュージョン領域12に転送される。
リセットトランジスタ14は、電源(VDD)10とフローティングディフュージョン領域12との間に介在している。即ち、リセットトランジスタ14は、ドレイン電極が電源10に接続され、ソース電極がフローティングディフュージョン領域12に接続されている。
リセットトランジスタ14は、リセット信号Rxが供給されるリセット線にゲート電極が接続され、リセット信号Rxが与えられると、フローティングディフュージョン領域12の信号電荷がリセットされる。
リセットトランジスタ14は、リセット信号Rxが供給されるリセット線にゲート電極が接続され、リセット信号Rxが与えられると、フローティングディフュージョン領域12の信号電荷がリセットされる。
アンプトランジスタ15は、そのドレイン電極が電源10に接続され、そのゲート電極がフローティングディフュージョン領域12に接続されている。
選択トランジスタ16は、アンプトランジスタ15と電流源17との間に介在している。即ち、選択トランジスタ16は、そのドレイン電極がアンプトランジスタ15のソース電極に接続され、ソース電極が電流源を構成するトランジスタ17のドレイン電極に接続されている。
選択トランジスタ16のゲート電極に選択信号SELが与えられると、フローティングディフュージョン領域12の信号電荷に応じた電圧信号が信号線(VOUT)18へ出力される。
選択トランジスタ16のゲート電極に選択信号SELが与えられると、フローティングディフュージョン領域12の信号電荷に応じた電圧信号が信号線(VOUT)18へ出力される。
図3、図4、及び図5は、図2に示される回路図のうちの破線19で囲まれた部分に相当する画素の要部の、互いに異なる例を、固体撮像素子の表面側から平面視した図である。図6は、図3、図4、及び図5のA-A’線に沿う断面図である。
以下では主に、平面視が図3である例について説明するが、同じ説明が図4、及び図5の例にも当てはまる。
以下では主に、平面視が図3である例について説明するが、同じ説明が図4、及び図5の例にも当てはまる。
図3及び図6に示すように、各画素は、フローティングディフュージョン領域12と、転送ゲート20とを含む。フローティングディフュージョン領域12は、半導体層30内に形成されている。転送ゲート20は、転送トランジスタ13のゲート電極である。
半導体層30は、P型層31と、N型層32とを有する。P型層31は、半導体層30のうち、表面に近い側に位置し、P型不純物、例えばボロンを注入することによって形成されている。N型層32は、半導体層30のうち、裏面に近い側に位置し、N型不純物、例えばリンを注入することによって形成されている。
半導体層30は、画素分離構造33によって画素毎の領域に分離されている。即ち、画素分離構造33は、半導体層30に設けられ、各画素と隣接画素との間の信号電荷の流入及び流出を防止する。画素分離構造33は、例えば、半導体層30にP型の不純物、例えばボロンを注入することによって形成されている。
画素分離構造33で区切られた各画素のN型層32は、光電変換部を構成する。
画素分離構造33で区切られた各画素のN型層32は、光電変換部を構成する。
なお、画素分離構造33は、上記の例に限定されるものではなく、例えば、半導体層30を貫通するシリコン酸化領域によるDTI(Deep Trench Isolation)で形成されていても良い。また、P型の不純物が注入された半導体領域とDTIとの組み合わせであってもよい。
フローティングディフュージョン領域12は、半導体層30の表層に、かつ画素の中央に設けられ、信号電荷を蓄積する。
フローティングディフュージョン領域12は、例えば、P型層31に、N型の不純物、例えばリンを注入することによって形成されている。
フローティングディフュージョン領域12は、例えば、P型層31に、N型の不純物、例えばリンを注入することによって形成されている。
転送ゲート20は、信号電荷を光電変換部32からフローティングディフュージョン領域12へ転送する。転送ゲート20は、半導体層30の表面側に埋め込まれたトレンチゲートで構成されている。転送ゲート20は、例えば、ポリシリコン、アモルファスシリコン等で形成されている。
転送ゲート20は、平面視でフローティングディフュージョン領域12を中心として放射状に外方向に延びた、複数の延出部22を備える。各延出部22は、平面視で矩形状である。図3に示される例では、転送ゲート20は、4つの延出部22を含む。隣合う延出部22は互いに例えば90度の角度を成す。
延出部22は、光電変換部32の周辺部まで延びている。延出部22は、フローティングディフュージョン領域12を中心としてできるだけ遠くまで、例えば、光電変換部32の縁の近傍まで、即ち、画素分離構造33の近傍まで延びているのが望ましい。
図3に示すように、画素分離構造33で仕切られる各画素が平面視で四角形であり、従って光電変換部32が平面視で四角形であり、転送ゲート20が4つの延出部22を備える場合には、4つの延出部22は、四角形の光電変換部32の4隅に向かって延びているのが望ましい。
延出部22は、光電変換部32の周辺部まで延びている。延出部22は、フローティングディフュージョン領域12を中心としてできるだけ遠くまで、例えば、光電変換部32の縁の近傍まで、即ち、画素分離構造33の近傍まで延びているのが望ましい。
図3に示すように、画素分離構造33で仕切られる各画素が平面視で四角形であり、従って光電変換部32が平面視で四角形であり、転送ゲート20が4つの延出部22を備える場合には、4つの延出部22は、四角形の光電変換部32の4隅に向かって延びているのが望ましい。
転送ゲート20と半導体層30との間にはゲート絶縁膜34とP型不純物層35とが介在する。ゲート絶縁膜34は、例えば、シリコン系絶縁膜によって形成されている。P型不純物層35は、半導体層30にP型不純物を注入することにより形成されている。
上記のように、転送ゲート20が放射状に延出した複数の延出部22を有するので、光電変換部32からフローティングディフュージョン領域12への転送効率が高い。これは、光電変換部32の広い範囲から、信号電荷を中央のフローティングディフュージョン領域12へ収集できるからである。
上記のように、図3に示される例では、転送ゲートが4つの延出部22を有する。延出部22の数は、図3の例に限定されない。例えば延出部22の数は3であっても2であっても良く、5以上であっても良い。
図4に示される転送ゲート20は、フローティングディフュージョン領域12を中心として3つの方向に延出した3つの延出部22を備える。隣り合う延出部22の延出方向は、互いに例えば120度の角度を成す。このような構成であっても、図3の構成と同様の効果が得られる。
図5に示される転送ゲート20は、フローティングディフュージョン領域12を中心として6つの方向に延出した6つの延出部22を備える。隣り合う延出部22の延出方向は、互いに例えば60度の角度を成す。このような構成であっても、図3の構成と同様の効果が得られる。
図3、図4、及び図5のいずれの場合にも、延出部22の延出方向は図示の例でに限定されない。また、図3、図4、及び図5の各々に示される転送ゲートでは、隣り合う延出部22相互間の角が等しいが、隣合う延出部22相互間の角は互いに等しくなくても良い。
いずれの場合にも、延出部22は、フローティングディフュージョン領域12を中心としてできるだけ遠くまで、例えば、画素分離構造33の近傍まで延びているのが望ましい。複数の延出部22の長さは同じであっても良く、互いに異なっていても良い。
図3~図5に示される例では、フローティングディフュージョン領域12が平面視で四角形であるが、平面視でのフローティングディフュージョン領域12の形状は四角形以外であっても良く、例えば、六角形であっても良く、円形であっても良い。
図6は、図3に示される半導体層30のみならず、その表面側及び裏面側に形成されている構造、即ち配線層40、光透過層50及び支持基板60をも示す。
図6に示されるように、半導体層30は、互いに対向する第1の面(表面)及び第2の面(裏面)を有する。第1の面には(即ち、半導体層30の、図6で上方には)、配線層40が設けられ、配線層40の上には、支持基板60が設けられている。なお、図6には、半導体層30と配線層40との間に介在するゲート絶縁膜38が示されている。ゲート絶縁膜38は、半導体層30の一部と見ることもでき、また、配線層40の一部と見ることもできる。
半導体層30の第2の面には(即ち、半導体層30の、図6で下方には)、光透過層50が設けられている。
半導体層30の第2の面には(即ち、半導体層30の、図6で下方には)、光透過層50が設けられている。
上記のように、転送ゲート20は半導体層30に埋め込まれるように形成されており、複数の延出部22を有する。延出部22の深さは、延出部22の底部24が光電変換部32に接する程度である。
この構成により、転送ゲート20に電圧が印加されると、転送ゲート20の周囲に、光電変換部32からフローティングディフュージョン領域12へ向かう電位勾配が発生する。その結果、信号電荷は形成された電位勾配に沿って光電変換部32からフローティングディフュージョン領域12へ転送される。図6において、信号電荷の移動を「〇」印及び点線の矢印付きの点線で示す。
転送ゲート20の各延出部22が光電変換部32の周辺部まで延びていることで、光電変換部32の全体から信号電荷を収集しやすくなる。また、転送ゲート20の周囲の電位勾配に従い、光電変換部32からフローティングディフュージョン領域12への信号電荷の転送が効率的に行われる。
以下これらの点につき図7(A)及び(B)を参照して説明する。図7(A)は、図6と同じ部分をより詳細に示す。図7(B)は比較例の対応部分を示す。比較例の、本実施の形態の各構成部分に対応する部分には同じ符号が付してある。比較例では、転送ゲート20が延出部を有さず、従って、図7(B)で水平方向の寸法が短い。
転送ゲート20に正電圧が印加されると、フローティングディフュージョン領域12と光電変換部32との間の障壁領域内にチャネルCHが形成される。また、光電変換部32内の、転送ゲート20の近傍にポテンシャルの低い領域RGが形成される。
光電変換部32で発生した信号電荷は、領域RG及びチャネルCHを経由して、フローティングディフュージョン領域12へと転送される。
光電変換部32で発生した信号電荷は、領域RG及びチャネルCHを経由して、フローティングディフュージョン領域12へと転送される。
図7(B)に示される比較例の場合、光電変換部32のうち、転送ゲート20の近くで発生した信号電荷Qは、領域RGまで達し、フローティングディフュージョン領域12に収集される。一方、光電変換部32の周辺部で発生した信号電荷Q’は、領域RGまでの距離が長いため、転送されずに再結合等で消失してしまう確率が高い。
一方、図7(A)に示される本実施の形態の場合は、光電変換部32の周辺部においても領域RGまでの距離が短いため、発生した信号電荷Qが領域RGに達する確率が高い。そのため、信号電荷を効率よく収集することができる。
一方、図7(A)に示される本実施の形態の場合は、光電変換部32の周辺部においても領域RGまでの距離が短いため、発生した信号電荷Qが領域RGに達する確率が高い。そのため、信号電荷を効率よく収集することができる。
ここでの電位勾配は、転送ゲート20の底面の近傍に形成され、光電変換部32から転送ゲート20の底面に向けて(即ち下から上に向けて)低くなる。
図2を参照して説明したように、各画素には、転送ゲートを備えた転送トランジスタ13のほか、リセットトランジスタ14、アンプトランジスタ15、選択トランジスタ16及び電流源17を構成するトランジスタが設けられており、各トランジスタは、ソース・ドレイン領域及びゲート電極を含むが、これらは、図3~図7には示されていない。
配線層40は、金属配線41と、層間絶縁膜42とを含む。
金属配線41はコンタクトプラグ(図示しない)を介して、転送ゲート20、上記の他のトランジスタのゲート電極及びソース・ドレイン領域と接続されている。
金属配線41はコンタクトプラグ(図示しない)を介して、転送ゲート20、上記の他のトランジスタのゲート電極及びソース・ドレイン領域と接続されている。
光透過層50は、反射防止膜51及びカラーフィルタ52を含む。
反射防止膜51は、入射した光の反射を防止する。
各画素のカラーフィルタ52は、赤色フィルタ、緑色フィルタ、又は青色フィルタで構成され、光を選択して透過させる。
反射防止膜51は、入射した光の反射を防止する。
各画素のカラーフィルタ52は、赤色フィルタ、緑色フィルタ、又は青色フィルタで構成され、光を選択して透過させる。
〔固体撮像素子の製造方法〕
次に、実施の形態1に係る固体撮像素子の製造方法を、図8(A)~図10(D)を参照して説明する。
次に、実施の形態1に係る固体撮像素子の製造方法を、図8(A)~図10(D)を参照して説明する。
まず、図8(A)に示すように、P型の半導体層30とノンドープのシリコン層70とを有する半導体基板を用意する。例えば、バルクのシリコン基板上にP型の半導体層30をエピタキシャル成長させることで、上記の半導体基板が形成される。
次に、半導体層30の表面側からN型の不純物、例えばリンをイオン注入法により注入しN型層32を形成する。
次に、図8(B)に示すようにP型の不純物、例えばボロンをイオン注入法によって注入することによって画素分離構造33を形成する。
なお、画素分離構造33は、上記の例に限定されるものではなく、例えば、P型の半導体層30を貫通するDTI(Deep Trench Isolation)であっても良く、また、P型の不純物が注入された半導体領域とDTIとの組み合わせであってもよい。DTIは、比較的深い溝を形成し、酸化シリコンで埋めることで形成される。
なお、画素分離構造33は、上記の例に限定されるものではなく、例えば、P型の半導体層30を貫通するDTI(Deep Trench Isolation)であっても良く、また、P型の不純物が注入された半導体領域とDTIとの組み合わせであってもよい。DTIは、比較的深い溝を形成し、酸化シリコンで埋めることで形成される。
次に、図8(C)に示すように、P型層31の一部にN型の不純物、例えばリンをイオン注入法によって注入することによってフローティングディフュージョン領域12を形成する。
次に、図8(D)に示すように、P型の半導体層30にCVD(Chemical Vapor Deposition)法によって絶縁膜110を形成する。絶縁膜110は、例えばシリコン系絶縁膜であり、例えば、窒化シリコン膜、酸化シリコン膜等によって形成される。
次に、図8(E)に示すように、トレンチ120を形成する。トレンチ120は、絶縁膜110をフォトリソグラフィーによりパターニングし、パターニングされた絶縁膜111をマスクとして用いて半導体層30をドライエッチングすることで形成される。
トレンチ120は、転送ゲート20の形成に利用されるものであり、転送ゲート20の形状に合致したものとなるように形成される。
トレンチ120は、転送ゲート20の形成に利用されるものであり、転送ゲート20の形状に合致したものとなるように形成される。
上記のように、転送ゲート20は、図3、図4、又は図5に示されるように、複数の延出部22を有する。延出部22の底部24は、光電変換部32に接する程度の深さを有する。
トレンチ120は、延出部22に対応する延出部122を有する。延出部122は、その底部124が光電変換部32に接する程度の深さを有する。
トレンチ120は、延出部22に対応する延出部122を有する。延出部122は、その底部124が光電変換部32に接する程度の深さを有する。
絶縁膜110は、トレンチ120に対応する開口を有するようにパターニングされ、パターニングされた絶縁膜111をマスクとして用いてエッチングを行なうことで、トレンチ120が形成される。
次に、図9(A)に示すように、トレンチ120内に犠牲酸化膜132を形成する。犠牲酸化膜132は、例えば、ラジカル酸化プロセスで形成される。
その後、上記のパターニングされた絶縁膜111をマスクとして、P型不純物、例えばボロンをイオン注入法により半導体層30に注入することにより、トレンチ120部分にP型不純物層35を形成する。
次に、図9(B)に示すように、絶縁膜111と犠牲酸化膜132とをHFを含む薬液又はH3PO4を含む薬液を用いたウェットエッチングにより除去する。
その後、トレンチ120を埋めるように半導体層30に絶縁膜134を形成する。絶縁膜134は、例えば、シリコン系絶縁膜によって形成される。
その後、トレンチ120を埋めるように半導体層30に絶縁膜134を形成する。絶縁膜134は、例えば、シリコン系絶縁膜によって形成される。
次に、図9(C)に示すように、ドライエッチング又はウェットエッチングによるエッチバックで、絶縁膜134のうちの不要部分を除去して、半導体層30の表面とトレンチ120の側面の絶縁膜34を残す。
次に、図9(D)に示すように、トレンチ120を埋め込むように、ゲート電極材料の膜136を形成する。この膜136は、例えば、ポリシリコン、アモルファスシリコン等で形成される。
次に、図9(E)に示すように、ゲート電極材料の膜136の不要な部分を除去して転送ゲート20を形成する。
次に、リセットトランジスタ14、アンプトランジスタ15、選択トランジスタ16、電流源17のトランジスタ等を形成する。
これらのトランジスタ等の形成は以下のように行われる。
即ち、図9(E)の処理の後、半導体層30にシリコン系絶縁材料でゲート絶縁膜(上記の絶縁膜34又は38と同様のもの)を形成する。
その後、ポリシリコン、アモルファスシリコン等でゲート電極材料の膜(上記の膜136と同様の膜)を形成し、不要な部分を除去することでゲート電極(上記の転送ゲート20と同様のもの)を形成する。
即ち、図9(E)の処理の後、半導体層30にシリコン系絶縁材料でゲート絶縁膜(上記の絶縁膜34又は38と同様のもの)を形成する。
その後、ポリシリコン、アモルファスシリコン等でゲート電極材料の膜(上記の膜136と同様の膜)を形成し、不要な部分を除去することでゲート電極(上記の転送ゲート20と同様のもの)を形成する。
次に、半導体層30上に表面側からイオン注入法によってN型の不純物、例えばリンを注入しソース・ドレイン領域を形成する。ソース・ドレイン領域は、ゲート電極と隣接した位置に形成される。
次に図10(A)に示すように、ゲート絶縁膜38を形成する。ゲート絶縁膜38は、例えばシリコン系絶縁膜で形成される。
次に、図10(B)に示すように配線層40を形成する。
配線層40の形成には、金属配線41の形成と、層間絶縁膜42の形成とが含まれる。
金属配線41には、図2の信号線18のほか、上記のリセットトランジスタ14、アンプトランジスタ15、選択トランジスタ16、電流源17のトランジスタ等のゲート電極、ソース・ドレイン領域との接続のためのものが含まれる。
層間絶縁膜42は、例えばシリコン系絶縁膜によって形成される。
配線層40の形成には、金属配線41の形成と、層間絶縁膜42の形成とが含まれる。
金属配線41には、図2の信号線18のほか、上記のリセットトランジスタ14、アンプトランジスタ15、選択トランジスタ16、電流源17のトランジスタ等のゲート電極、ソース・ドレイン領域との接続のためのものが含まれる。
層間絶縁膜42は、例えばシリコン系絶縁膜によって形成される。
次に、図10(C)に示すように、配線層40の表面側に、支持基板60を貼合する。支持基板60は、例えばガラス、又はプラスチックで構成される。
次に、図10(D)に示すように、支持基板60を支持し、半導体層30のうちのノンドープのシリコン層70を、CMP(Chemical Mechanical Polishing)で研磨することにより、光電変換部32を露出させて画素の受光面を形成し、続いて、反射防止膜51及びカラーフィルタ52を順次形成する。
以上により、図2、及び図3、図4又は図5、及び図6を参照して説明した画素を含む固体撮像素子が製造される。
実施の形態1の固体撮像素子は、各画素のフローティングディフュージョン領域12を中心として放射状に延びたトレンチ構造の延出部22を備える転送ゲート20が設けられているので、光電変換部32の広い範囲で電界を制御できるようになり、光電変換部32の全体から信号電荷を収集しフローティングディフュージョン領域12へ転送することができ、従って、信号電荷のフローティングディフュージョン領域への転送特性が良好である。
実施の形態2.
〔固体撮像素子の構成〕
実施の形態2の固体撮像装置及びその固体撮像素子は、実施の形態1の固体撮像装置及びその固体撮像素子と概して同じであるが、各画素の転送ゲート20の形状、特にその縦断面を見た時の形状が異なる。
即ち、実施の形態2では、転送ゲート20の各延出部22が、フローティングディフュージョン領域12から離れるにつれて階段状に深くなる底面を有する。
実施の形態2の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
〔固体撮像素子の構成〕
実施の形態2の固体撮像装置及びその固体撮像素子は、実施の形態1の固体撮像装置及びその固体撮像素子と概して同じであるが、各画素の転送ゲート20の形状、特にその縦断面を見た時の形状が異なる。
即ち、実施の形態2では、転送ゲート20の各延出部22が、フローティングディフュージョン領域12から離れるにつれて階段状に深くなる底面を有する。
実施の形態2の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
図11は実施の形態2の固体撮像素子の、図3、図4、又は図5におけるA-A’の断面図を示す。
図11は、図6と同様に、図3に示される半導体層30のみならず、その表面側及び裏面側に形成されている構造、即ち配線層40、光透過層50及び支持基板60をも示す。
図11は、図6と同様に、図3に示される半導体層30のみならず、その表面側及び裏面側に形成されている構造、即ち配線層40、光透過層50及び支持基板60をも示す。
転送ゲート20は半導体層に埋め込まれるように形成されており、複数の延出部22を有する。各延出部22は、その底部24が階段状に、かつフローティングディフュージョン領域12から離れるほどより深くなるように階段状に形成されている。各延出部22の底部24のうちの最も深い部分は、光電変換部32に接する程度である。
この構成により、転送ゲート20に電圧が印加されると、光電変換部32からフローティングディフュージョン領域12へ向かう電位勾配が形成される。その結果、信号電荷は、形成された電位勾配に沿って光電変換部32からフローティングディフュージョン領域12へ転送される。図11において、信号電荷の移動を「〇」印及び点線の矢印付きの点線で示す。
転送ゲート20の各延出部22が光電変換部32の周辺部まで延びていることで、光電変換部32の全体から信号電荷を収集しやすくなる。
さらに、実施の形態2の転送ゲート20の各延出部22は、その底部24が、フローティングディフュージョン領域12から離れるにつれて深くなる階段状に形成されているので、その底部24の下方において電位勾配が形成されやすい。このため、実施の形態1と比べて信号電荷の転送特性がさらに向上する。
即ち、図7(A)の場合、転送ゲート20の底面の下方に形成された領域RG内では、転送ゲート20の延出部22の底面の角付近を除き、水平方向への電位勾配は生じない。そのため、水平方向の転送が不十分になる場合がある。一方、実施の形態2のように延出部22の底面を階段状にする場合には、図12に示すように、領域RG内に周辺部から中心に向かう水平方向の電位勾配成分が発生する。そのため、領域RG内に入った信号電荷をフローティングディフュージョン領域12へと転送する効率が向上する。
なお、図示の例では、階段状の底面が4つの段で構成されているが、段の数は図示の例に限定されない。また、各段の寸法、特に図11における垂直方向の寸法、及び水平方向の寸法(各延出部22の延出方向の寸法)は、段相互間で同じであっても異なっていても良く、延出部22相互間で同じであっても異なっていても良い。
〔固体撮像素子の製造方法〕
次に、実施の形態2に係る固体撮像素子の製造方法を、図13(A)~図16(D)を参照して説明する。
実施の形態2に係る固体撮像素子の製造方法は、実施の形態1に係る固体撮像素子の製造方法と概して同じである。但し、転送ゲート20の形状が異なるので、それに伴いトレンチ120の形状の異なり、それに伴って、トレンチ120の形成のための処理が異なる。
次に、実施の形態2に係る固体撮像素子の製造方法を、図13(A)~図16(D)を参照して説明する。
実施の形態2に係る固体撮像素子の製造方法は、実施の形態1に係る固体撮像素子の製造方法と概して同じである。但し、転送ゲート20の形状が異なるので、それに伴いトレンチ120の形状の異なり、それに伴って、トレンチ120の形成のための処理が異なる。
図13(A)から図13(D)までの処理は、図8(A)から図8(D)を参照して説明した実施の形態1の処理と同じである。図13(D)の処理の次に、図13(E)の処理を行なう。
図13(E)の処理では、トレンチ120を形成する。トレンチ120は、絶縁膜110をフォトリソグラフィーによりパターニングし、パターニングされた絶縁膜111をマスクとして用いて半導体層30をドライエッチングすることで形成される。
トレンチ120は、転送ゲート20の形成に利用されるものであり、転送ゲート20の形状に合致したものとなるように形成される。
トレンチ120は、転送ゲート20の形成に利用されるものであり、転送ゲート20の形状に合致したものとなるように形成される。
上記のように、転送ゲート20は、図3、図4、又は図5に示されるように、複数の延出部22を有する。各延出部22は、図11に示すように、フローティングディフュージョン領域12から離れるにつれて深くなる階段状の底部24を有する。延出部22の底部24のうちの最も深い部分は、光電変換部32に接する程度の深さを有する。
これに合わせて、トレンチ120は、延出部22に対応する延出部122を有する。各延出部122は、図13(E)に示すように、フローティングディフュージョン領域12から離れるにつれて深くなる階段状の底部124を有する。図示の例では、階段状の底部124は、最も深い部分124a、2番目に深い部分124b、3番目に深い部分124c及び4番目に深い部分、即ち最も浅い部分124dを有する。延出部122の底部124のうちの最も深い部分124aは光電変換部32に接する程度の深さを有する。
図13(E)に示されるトレンチ120は、例えば、ドライエッチングを何度かに分けて行うことで、形成される。以下その方法の一例を、図16(A)~図16(D)を参照して説明する。ここで、ドライエッチングとしては、RIE(Reactive Ion Etching)、ECR(Electron Cyclotron Resonance)等の異方性エッチングが用いられる。
まず、図16(A)に示すように、底部124のうちの最も深くなる部分124aに対応する開口を有する絶縁膜110aをマスクとして用いてエッチングを行なう。
次に、図16(B)に示すように、底部124のうちの最も深くなる部分124a及び2番目に深くなる部分124bに対応する開口を有する絶縁膜110bをマスクとして用いてエッチングを行なう。
次に、図16(B)に示すように、底部124のうちの最も深くなる部分124a及び2番目に深くなる部分124bに対応する開口を有する絶縁膜110bをマスクとして用いてエッチングを行なう。
次に、図16(C)に示すように、底部124のうちの最も深くなる部分124a、2番目に深くなる部分124b、及び3番目に深くなる部分124cに対応する開口を有する絶縁膜110cをマスクとして用いてエッチングを行なう。
最後に、図16(D)に示すように、底部124の全体に対応する開口を有する絶縁膜111をマスクとして用いてエッチングを行なう。
最後に、図16(D)に示すように、底部124の全体に対応する開口を有する絶縁膜111をマスクとして用いてエッチングを行なう。
図16(A)~図16(D)で示す方法を用いると、絶縁膜110を部分的に除去しながら、マスクとして使い続けることができるという利点がある。
即ち、図16(A)の処理でマスクとして用いた絶縁膜110aの一部を除去することで、図16(B)の処理でマスクとして用いる絶縁膜110bを形成し、図16(B)の処理でマスクとして用いた絶縁膜110bの一部を除去することで、図16(C)の処理でマスクとして用いる絶縁膜110cを形成し、図16(C)の処理でマスクとして用いた絶縁膜110cの一部を除去することで、図16(D)の処理でマスクとして用いる絶縁膜111を形成することができる。
即ち、図16(A)の処理でマスクとして用いた絶縁膜110aの一部を除去することで、図16(B)の処理でマスクとして用いる絶縁膜110bを形成し、図16(B)の処理でマスクとして用いた絶縁膜110bの一部を除去することで、図16(C)の処理でマスクとして用いる絶縁膜110cを形成し、図16(C)の処理でマスクとして用いた絶縁膜110cの一部を除去することで、図16(D)の処理でマスクとして用いる絶縁膜111を形成することができる。
図16(D)の処理でマスクとして用いられた絶縁膜111は、後述の図14(A)のイオン注入の際のマスクとしても利用される。
図13(E)に示されたトレンチ120の形成の後の処理は、実施の形態1に関し、図9(A)~図10(D)を参照して説明したのと同様であり、以下では図14(A)~図15(D)を参照して簡単に説明する。
まず、図14(A)に示すように、トレンチ120内に犠牲酸化膜132を形成する。
その後、上記の絶縁膜111をマスクとして、P型不純物をイオン注入することにより、トレンチ120部分にP型不純物層35を形成する。
その後、上記の絶縁膜111をマスクとして、P型不純物をイオン注入することにより、トレンチ120部分にP型不純物層35を形成する。
次に、図14(B)に示すように、絶縁膜111と犠牲酸化膜132とをウェットエッチングにより除去する。
その後、トレンチ120を埋めるように絶縁膜134を形成する。
その後、トレンチ120を埋めるように絶縁膜134を形成する。
次に、図14(C)に示すように、絶縁膜134のうちの不要部分を除去して、半導体層30の表面とトレンチ120の側面の絶縁膜34を残す。
次に、図14(D)に示すように、トレンチ120を埋め込むように、ゲート電極材料の膜136を形成する。
次に、図14(E)に示すように、ゲート電極材料の膜136の不要な部分を除去して転送ゲート20を形成する。
次に、図示していないが、リセットトランジスタ14、アンプトランジスタ15、選択トランジスタ16、電流源17のトランジスタ等を形成する。
次に図15(A)に示すように、ゲート絶縁膜38を形成する。ゲート絶縁膜38は、例えばシリコン系絶縁膜で形成される。
次に、図15(B)に示すように配線層40を形成する。
次に、図15(C)に示すように、配線層40の表面側に、支持基板60を貼合する。
次に、図15(C)に示すように、配線層40の表面側に、支持基板60を貼合する。
次に、図15(D)に示すように、支持基板60を支持し、半導体層30のうちのノンドープのシリコン層70を、CMPで研磨することにより、光電変換部32を露出させて画素の受光面を形成し、続いて、反射防止膜51及びカラーフィルタ52を順次形成する。
以上により、図11に示される画素を含む固体撮像素子が製造される。
実施の形態2の固体撮像素子でも、実施の形態1と同様の効果が得られる。
さらに、実施の形態2の転送ゲート20の各延出部22は、その底部24が、フローティングディフュージョン領域12から離れるにつれて深くなる階段状に形成されているので、その底部24の下方において電位勾配が形成されやすい。このため、実施の形態1と比べて信号電荷の転送特性がさらに向上する。
さらに、実施の形態2の転送ゲート20の各延出部22は、その底部24が、フローティングディフュージョン領域12から離れるにつれて深くなる階段状に形成されているので、その底部24の下方において電位勾配が形成されやすい。このため、実施の形態1と比べて信号電荷の転送特性がさらに向上する。
実施の形態3.
〔固体撮像素子の構成〕
実施の形態3の固体撮像装置及びその固体撮像素子は、実施の形態1の固体撮像装置及びその固体撮像素子と概して同じであるが、各画素の転送ゲート20の形状、特にその縦断面を見た時の形状が異なる。
即ち、実施の形態3では、転送ゲート20の各延出部22が、フローティングディフュージョン領域12から離れるにつれて次第に深くなる傾斜した底面を有する。
実施の形態3の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
〔固体撮像素子の構成〕
実施の形態3の固体撮像装置及びその固体撮像素子は、実施の形態1の固体撮像装置及びその固体撮像素子と概して同じであるが、各画素の転送ゲート20の形状、特にその縦断面を見た時の形状が異なる。
即ち、実施の形態3では、転送ゲート20の各延出部22が、フローティングディフュージョン領域12から離れるにつれて次第に深くなる傾斜した底面を有する。
実施の形態3の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
図17は実施の形態3の固体撮像素子の、図3、図4、又は図5におけるA-A’の断面図を示す。
図17は、図6と同様に、図3に示される半導体層30のみならず、その表面側及び裏面側に形成されている構造、即ち配線層40、光透過層50及び支持基板60をも示す。
図17は、図6と同様に、図3に示される半導体層30のみならず、その表面側及び裏面側に形成されている構造、即ち配線層40、光透過層50及び支持基板60をも示す。
転送ゲート20は半導体層に埋め込まれるように形成されており、複数の延出部22を有する。各延出部22は、その底部24が傾斜している。即ち、フローティングディフュージョン領域12から離れるほどより深くなる傾斜面を成すように形成されている。
各延出部22の底部24のうちの最も深い部分は、光電変換部32に接する程度である。
各延出部22の底部24のうちの最も深い部分は、光電変換部32に接する程度である。
実施の形態3の転送ゲート20の各延出部22は、フローティングディフュージョン領域12から離れるに従って次第に深く形成されている点で実施の形態2と同じであるが、その深さが階段状ではなく、なめらかに連続的に変化している点で異なる。
この構成により、転送ゲート20に電圧が印加されると、光電変換部32からフローティングディフュージョン領域12へ向かう電位勾配が形成される。その結果、信号電荷は、形成された電位勾配に沿って光電変換部32からフローティングディフュージョン領域12へ転送される。図17において、信号電荷の移動を「〇」印及び点線の矢印付きの点線で示す。
転送ゲート20の各延出部22がフローティングディフュージョン領域12から光電変換部の周辺部まで延びていることで、光電変換部32の全体から信号電荷を収集しやすくなる。
さらに、実施の形態3の転送ゲート20の各延出部22は、その底部24が、フローティングディフュージョン領域12から離れるにつれて深くなる傾斜した面で構成されているので、その底部24の下方において電位勾配が形成されやすい。このため、実施の形態1と比べて信号電荷の転送特性がさらに向上する。
即ち、実施の形態2に関して述べたのと同様、図7(A)の場合、転送ゲート20の底面の下方に形成された領域RG内では、転送ゲート20の延出部22の底面の角付近を除き、水平方向への電位勾配は生じない。そのため、水平方向の転送が不十分になる場合がある。一方、実施の形態3のように延出部22の底面を傾斜させた場合には、図18に示すように、領域RG内に周辺部から中心に向かう水平方向の電位勾配成分が発生する。そのため、領域RG内に入った信号電荷をフローティングディフュージョン領域12へと転送する効率が向上する。
〔固体撮像素子の製造方法〕
次に、実施の形態3に係る固体撮像素子の製造方法を、図19(A)~図21(D)を参照して説明する。
実施の形態3に係る固体撮像素子の製造方法は、実施の形態1に係る固体撮像素子の製造方法と概して同じである。但し、転送ゲート20の形状が異なるので、それに伴いトレンチ120の形状の異なり、それに伴って、トレンチ120の形成のための処理が異なる。
次に、実施の形態3に係る固体撮像素子の製造方法を、図19(A)~図21(D)を参照して説明する。
実施の形態3に係る固体撮像素子の製造方法は、実施の形態1に係る固体撮像素子の製造方法と概して同じである。但し、転送ゲート20の形状が異なるので、それに伴いトレンチ120の形状の異なり、それに伴って、トレンチ120の形成のための処理が異なる。
図19(A)から図19(D)までの処理は、図8(A)から図8(D)を参照して説明した実施の形態1の処理と同じである。図19(D)の処理の次に、図19(E)の処理を行なう。
図19(E)の処理では、トレンチ120を形成する。トレンチ120は、絶縁膜110をフォトリソグラフィーによりパターニングし、パターニングされた絶縁膜111をマスクとして用いて半導体層30をドライエッチングすることで形成される。
トレンチ120は、転送ゲート20の形成に利用されるものであり、転送ゲート20の形状に合致したものとなるように形成される。
トレンチ120は、転送ゲート20の形成に利用されるものであり、転送ゲート20の形状に合致したものとなるように形成される。
上記のように、転送ゲート20は、図3、図4、又は図5に示されるように、複数の延出部22を有する。各延出部22は、図17に示すように、フローティングディフュージョン領域12から離れるにつれて次第に深くなる傾斜した底部24を有する。延出部22の底部24のうちの最も深い部分は、光電変換部32に接する程度の深さを有する。
これに合わせて、トレンチ120は、延出部22に対応する延出部122を有する。各延出部122は、図19(E)に示すように、フローティングディフュージョン領域12から離れるにつれて次第に深くなる傾斜した底部124を有する。延出部122の底部124の最も深い部分は光電変換部32に接する程度の深さを有する。
図19(E)に示されるトレンチ120は、例えば、ドライエッチングを何度かに分けて行うことで、形成される。以下その方法の一例を、図22(A)~図22(D)を参照して説明する。ここで、ドライエッチングとしては、プラズマエッチング等の等方性エッチングが用いられる。
図22(A)~(D)に示す方法は、実施の形態2に関し、図16(A)~(D)を参照して説明したのと類似である。但し、ドライエッチングの際に、等方性と異方性の度合いを調整することで、図16(A)~(D)の階段の角を丸めて、連続した傾斜面を形成する。
まず、図22(A)に示すように、底部124のうちの最も深くなる部分124aに対応する開口を有する絶縁膜110aをマスクとして用いてエッチングを行なう。
次に、図22(B)に示すように、底部124のうちの最も深くなる部分124a及び2番目に深くなる部分124bに対応する開口を有する絶縁膜110bをマスクとして用いてエッチングを行なう。
次に、図22(B)に示すように、底部124のうちの最も深くなる部分124a及び2番目に深くなる部分124bに対応する開口を有する絶縁膜110bをマスクとして用いてエッチングを行なう。
次に、図22(C)に示すように、底部124のうちの最も深くなる部分124a、2番目に深くなる部分124b、及び3番目に深くなる部分124cに対応する開口を有する絶縁膜110cをマスクとして用いてエッチングを行なう。
最後に、図22(D)に示すように、底部124の全体に対応する開口を有する絶縁膜111をマスクとして用いてエッチングを行なう。
最後に、図22(D)に示すように、底部124の全体に対応する開口を有する絶縁膜111をマスクとして用いてエッチングを行なう。
上記のエッチングにおいて、等方性のエッチングを行なうので、階段の角が丸くなり、表面が滑らかとなる。さらに、プラズマエッチングではガスの種類、分圧等によって等方性/異方性の度合いを調節できるため、図22(D)の処理で等方性の度合いを強くしたエッチングを行うことにより、図19(E)に示されるような、底面が連続した傾斜面で形成されたトレンチを形成することができる。
図22(D)の処理でマスクとして用いられた絶縁膜111は、後述の図20(A)のイオン注入の際のマスクとしても利用される。
図19(E)に示されたトレンチ120の形成の後の処理は、実施の形態1に関し、図9(A)~図10(D)を参照して説明したのと同様であり、以下では図20(A)~図21(D)を参照して簡単に説明する。
まず、図20(A)に示すように、トレンチ120内に犠牲酸化膜132を形成する。
その後、上記の絶縁膜111をマスクとして、P型不純物をイオン注入することにより、トレンチ120部分にP型不純物層35を形成する。
その後、上記の絶縁膜111をマスクとして、P型不純物をイオン注入することにより、トレンチ120部分にP型不純物層35を形成する。
次に、図20(B)に示すように、絶縁膜111と犠牲酸化膜132とをウェットエッチングにより除去する。
その後、トレンチ120を埋めるように絶縁膜134を形成する。
その後、トレンチ120を埋めるように絶縁膜134を形成する。
次に、図20(C)に示すように、絶縁膜134のうちの不要部分を除去して、半導体層30の表面とトレンチ120の側面の絶縁膜34を残す。
次に、図20(D)に示すように、トレンチ120を埋め込むように、ゲート電極材料の膜136を形成する。
次に、図20(E)に示すように、ゲート電極材料の膜136の不要な部分を除去して転送ゲート20を形成する。
次に、図示していないが、リセットトランジスタ14、アンプトランジスタ15、選択トランジスタ16、電流源17のトランジスタ等を形成する。
次に図21(A)に示すように、ゲート絶縁膜38を形成する。ゲート絶縁膜38は、例えばシリコン系絶縁膜で形成される。
次に、図21(B)に示すように、配線層40を形成する。
次に、図21(C)に示すように、配線層40の表面側に、支持基板60を貼合する。
次に、図21(C)に示すように、配線層40の表面側に、支持基板60を貼合する。
次に、図21(D)に示すように、支持基板60を支持し、半導体層30のうちのノンドープのシリコン層70を、CMPで研磨することにより、光電変換部32を露出させて画素の受光面を形成し、続いて、反射防止膜51及びカラーフィルタ52を順次形成する。
以上により、図17に示される画素を含む固体撮像素子が製造される。
実施の形態3の固体撮像素子でも、実施の形態1と同様の効果が得られる。
さらに、実施の形態3の転送ゲート20の各延出部22は、その底部24が、フローティングディフュージョン領域12から離れるにつれて深くなる傾斜しているので、その底部24の下方において電位勾配が形成されやすい。このため、実施の形態1と比べて信号電荷の転送特性がさらに向上する。
さらに、実施の形態3の転送ゲート20の各延出部22は、その底部24が、フローティングディフュージョン領域12から離れるにつれて深くなる傾斜しているので、その底部24の下方において電位勾配が形成されやすい。このため、実施の形態1と比べて信号電荷の転送特性がさらに向上する。
実施の形態4.
〔固体撮像素子の構成〕
実施の形態4の固体撮像装置及びその固体撮像素子は、実施の形態1の固体撮像装置及びその固体撮像素子と概して同じであるが、光透過層がマイクロレンズを備える点で異なる。
実施の形態4の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
〔固体撮像素子の構成〕
実施の形態4の固体撮像装置及びその固体撮像素子は、実施の形態1の固体撮像装置及びその固体撮像素子と概して同じであるが、光透過層がマイクロレンズを備える点で異なる。
実施の形態4の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
図23は、実施の形態4の固体撮像素子の、図3、図4、又は図5におけるA-A’の断面図を示す。
図23に示される固体撮像素子の一つの画素の構成は、図6に示される構成と概して同じであるが、光透過層50が、反射防止膜51及びカラーフィルタ52のほかマイクロレンズ53を備えている。
図23に示される固体撮像素子の一つの画素の構成は、図6に示される構成と概して同じであるが、光透過層50が、反射防止膜51及びカラーフィルタ52のほかマイクロレンズ53を備えている。
マイクロレンズ53は、例えば、平凸レンズで形成されており、入射光を集光する。
カラーフィルタ52は、マイクロレンズ53で集光された光を受けて、赤色、緑色又は青色の光を透過させる。
反射防止膜51は、マイクロレンズ53及びカラーフィルタ52を透過した光を受けて反射を防止する。
カラーフィルタ52は、マイクロレンズ53で集光された光を受けて、赤色、緑色又は青色の光を透過させる。
反射防止膜51は、マイクロレンズ53及びカラーフィルタ52を透過した光を受けて反射を防止する。
実施の形態4は、実施の形態1と同様に転送ゲートが延出部を有するので、実施の形態1と同様の効果が得られる。また、光透過層50が、マイクロレンズ53を有するので、光電変換効率が高いと言う効果が得られる。
実施の形態5.
〔固体撮像素子の構成〕
実施の形態5の固体撮像装置及びその固体撮像素子は、実施の形態2の固体撮像装置及びその固体撮像素子と概して同じであるが、光透過層がマイクロレンズを備える点で異なる。
実施の形態5の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
〔固体撮像素子の構成〕
実施の形態5の固体撮像装置及びその固体撮像素子は、実施の形態2の固体撮像装置及びその固体撮像素子と概して同じであるが、光透過層がマイクロレンズを備える点で異なる。
実施の形態5の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
図24は、実施の形態5の固体撮像素子の、図3、図4、又は図5におけるA-A’の断面図を示す。
図24に示される固体撮像素子の一つの画素の構成は、図11に示される構成と概して同じであるが、光透過層50が、反射防止膜51及びカラーフィルタ52のほかマイクロレンズ53を備えている。マイクロレンズ53は、実施の形態4で説明したのと同様のものである。
図24に示される固体撮像素子の一つの画素の構成は、図11に示される構成と概して同じであるが、光透過層50が、反射防止膜51及びカラーフィルタ52のほかマイクロレンズ53を備えている。マイクロレンズ53は、実施の形態4で説明したのと同様のものである。
実施の形態5は、転送ゲートが実施の形態2と同様に、階段状の底部を有する延出部22を有するので、実施の形態1の効果及び実施の形態2の効果と同様の効果が得られる。また、光透過層が、実施の形態4と同様に、マイクロレンズを備えるので、実施の形態4と同様の効果が得られる。
実施の形態6.
〔固体撮像素子の構成〕
実施の形態6の固体撮像装置及びその固体撮像素子は、実施の形態3の固体撮像装置及びその固体撮像素子と概して同じであるが、光透過層がマイクロレンズを備える点で異なる。
実施の形態6の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
〔固体撮像素子の構成〕
実施の形態6の固体撮像装置及びその固体撮像素子は、実施の形態3の固体撮像装置及びその固体撮像素子と概して同じであるが、光透過層がマイクロレンズを備える点で異なる。
実施の形態6の固体撮像素子の各画素の平面視での構成は、図3、図4、又は図5と同じである。
図25は、実施の形態6の固体撮像素子の、図3、図4、又は図5におけるA-A’の断面図を示す。
図25に示される固体撮像素子の一つの画素の構成は、図17に示される構成と概して同じであるが、光透過層50が、反射防止膜51及びカラーフィルタ52のほかマイクロレンズ53を備えている。マイクロレンズ53は、実施の形態4で説明したのと同様のものである。
図25に示される固体撮像素子の一つの画素の構成は、図17に示される構成と概して同じであるが、光透過層50が、反射防止膜51及びカラーフィルタ52のほかマイクロレンズ53を備えている。マイクロレンズ53は、実施の形態4で説明したのと同様のものである。
実施の形態6は、転送ゲートが実施の形態3と同様に、傾斜した底部を有する延出部22を有するので、実施の形態1の効果及び実施の形態3の効果と同様の効果が得られる。また、光透過層が、実施の形態4と同様に、マイクロレンズを備えるので、実施の形態4と同様の効果が得られる。
上記の実施の形態には種々の変形が可能である。例えば実施の形態1に関して説明した変形は、他の実施の形態にも適用可能である。
1 固体撮像装置、 2 固体撮像素子、 3 タイミング制御部、 4 垂直シフトレジスタ、 5 画素アレイ、 6 CDS回路、 7 ADC、 8 ラインメモリ、 9 信号処理回路、 11 フォトダイオード、 12 フローティングディフュージョン領域、 13 転送トランジスタ、 14 リセットトランジスタ、 15 アンプトランジスタ、 16 選択トランジスタ、 17 電流源、 18 信号線、 20 転送ゲート、 22 延出部、 24 底部、 30 P型の半導体層、 31 P型層、 32 N型層、 33 画素分離構造、 34 ゲート絶縁膜、 35 P型不純物層、 38 ゲート絶縁膜、 40 配線層、 41 金属配線、 42 層間絶縁膜、 50 光透過層、 51 反射防止膜、 52 カラーフィルタ、 53 マイクロレンズ、 60 支持基板、 70 シリコン層、 110 絶縁膜、 111 絶縁膜、 120 トレンチ、 122 延出部、 124 底部、 132 犠牲酸化膜、 134 絶縁膜、 136 ゲート電極材料の膜。
Claims (8)
- 第1の面及び第2の面を有する半導体層に設けられ、前記半導体層の前記第2の面側から入射された光の量に応じた信号電荷を生成する光電変換部と、
前記半導体層に設けられ、隣接画素間での前記信号電荷の流入と流出とを防止する画素分離構造と、
前記半導体層の前記第1の面側に設けられ、前記信号電荷を蓄積するフローティングディフュージョン領域と、
前記光電変換部で生成された前記信号電荷を前記フローティングディフュージョン領域へ転送する転送ゲートとを備え、
前記転送ゲートは前記半導体層の前記第1の面側に埋め込まれ、平面視でフローティングディフュージョン領域を中心として放射状に延びた、複数のトレンチ構造の延出部を備える
固体撮像素子。 - 前記延出部の各々は、フローティングディフュージョン領域から離れるにつれて深くなる底部を有する請求項1に記載の固体撮像素子。
- 前記延出部の各々の底部は階段状に形成されている請求項2に記載の固体撮像素子。
- 前記延出部の各々の底部は傾斜面で構成されている請求項2に記載の固体撮像素子。
- 前記延出部の各々は、平面視で矩形状である
請求項1から4のいずれか1項に記載の固体撮像素子。 - 前記半導体層の前記第2の面側に設けられ、光を集光した上で、前記光電変換部に入射させるマイクロレンズをさらに備える
請求項1から5のいずれか1項に記載の固体撮像素子。 - 請求項1から6のいずれか1項に記載の固体撮像素子と、
前記固体撮像素子から出力された信号を処理する信号処理回路と
を備える固体撮像装置。 - 第1の面及び第2の面を有する半導体層中に、前記半導体層の前記第2の面側から入射された光の量に応じた信号電荷を生成する光電変換部を形成する工程と、
前記半導体層中に、隣接画素間での信号電荷の流入と流出とを防止する画素分離構造を形成する工程と、
前記半導体層の前記第1の面側に、前記信号電荷を蓄積するフローティングディフュージョン領域を形成する工程と、
前記光電変換部で生成された前記信号電荷を前記フローティングディフュージョン領域へ転送する転送ゲートを形成する工程とを有し、
前記転送ゲートとして、前記半導体層の前記第1の面側に埋め込まれ、平面視でフローティングディフュージョン領域を中心として放射状に延びた、複数のトレンチ構造の延出部を備えたものを形成する
固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020131546A JP2022028243A (ja) | 2020-08-03 | 2020-08-03 | 固体撮像素子、固体撮像装置及び固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020131546A JP2022028243A (ja) | 2020-08-03 | 2020-08-03 | 固体撮像素子、固体撮像装置及び固体撮像素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022028243A true JP2022028243A (ja) | 2022-02-16 |
Family
ID=80267354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020131546A Pending JP2022028243A (ja) | 2020-08-03 | 2020-08-03 | 固体撮像素子、固体撮像装置及び固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022028243A (ja) |
-
2020
- 2020-08-03 JP JP2020131546A patent/JP2022028243A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102192867B1 (ko) | 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물 | |
JP5810551B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
JP4816768B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
US11843016B2 (en) | Image sensor | |
KR101443438B1 (ko) | 후방 조명식 cmos 이미지 센서 | |
US8941204B2 (en) | Apparatus and method for reducing cross talk in image sensors | |
KR20190062241A (ko) | Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체 | |
KR102589608B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
US8614113B2 (en) | Image sensor and method of fabricating the same | |
KR102653348B1 (ko) | 이미지 센서 | |
JP2008066732A (ja) | Cmosイメージセンサ及びその製造方法 | |
KR102551489B1 (ko) | 이미지 센서 | |
JP5353965B2 (ja) | 固体撮像装置の製造方法 | |
KR20200126477A (ko) | 이미지 센서 | |
US10497736B2 (en) | Backside illuminated image sensor | |
JP5246304B2 (ja) | 固体撮像装置の製造方法 | |
US20200219911A1 (en) | Image sensors | |
JP6163511B2 (ja) | 固体撮像装置、及び電子機器 | |
US9978787B1 (en) | Image sensor and method for fabricating the same | |
US20230017156A1 (en) | Image sensor | |
JP2022028243A (ja) | 固体撮像素子、固体撮像装置及び固体撮像素子の製造方法 | |
JP5943025B2 (ja) | 固体撮像装置、及び電子機器 | |
JP6390759B2 (ja) | 固体撮像装置、及び電子機器 | |
JP2024072796A (ja) | イメージセンサ及びその製造方法 |