JP2022019328A - モータ制御装置 - Google Patents

Abstract

【課題】モータを適切に駆動することができるモータ制御装置を提供する。
【解決手段】駆動回路４３の各スイッチング素子は、第１プリドライバ５２及び第２プリドライバ６２の両方に接続線１００によって接続されている。接続線１００は、第１プリドライバ５２から延びる第１接続線１０１と、第２プリドライバ６２から延びる第２接続線１０２と、第１接続線１０１及び第２接続線１０２が合流して駆動回路４３の各スイッチング素子に接続されている合流接続線１０３とを有している。モータ制御装置では、第１制御系統に異常が生じていない場合あるいは第１制御系統に異常が生じている場合、第１プリドライバ５２及び第２プリドライバ６２のうち一方のプリドライバから駆動回路４３の各スイッチング素子へモータ制御信号が入力される一方、他方のプリドライバから駆動回路４３の各スイッチング素子へモータ制御信号が入力されない。
【選択図】図７

Description

本発明は、モータ制御装置に関する。

特許文献１には、車両の操舵機構にモータのトルクを付与することにより運転者のステアリング操作を補助する操舵装置が開示されている。操舵装置は、モータの駆動を制御するモータ制御装置を備えている。モータ制御装置は、モータの駆動を制御するメインの制御系統及びサブの制御系統を備えている。メインの制御系統は、メインのマイコン及びメインのドライバを有している。サブの制御系統は、サブのマイコン及びサブのドライバを有している。メインの制御系統及びサブの制御系統は、同一の駆動回路に接続されている。各マイコンは、ステアリングホイールの操舵状態に応じてドライバに対する指令信号を生成する。各ドライバは、対応する系統のマイコンにより生成された指令信号に基づいて駆動回路に対するモータ制御信号を生成する。駆動回路は、モータの各相の給電経路に配置されるスイッチング素子のオンオフに基づいてモータに駆動電力を供給する。駆動回路の各スイッチング素子は、各ドライバにより生成されたモータ制御信号に基づいてオンオフする。

特許文献１のモータ制御装置は、メインのマイコンの演算結果とサブのマイコンの演算結果とが同じ場合にはメインの制御系統を動作させ、メインのマイコンの演算結果とサブのマイコンの演算結果とが異なる場合にはサブの制御系統を動作させている。

国際公開第２０１９／１２９４５５号

一のスイッチング素子に設けられる１つの入力端子に対して、メインのドライバ及びサブのドライバが接続されることがある。この場合、各ドライバと一のスイッチング素子とを接続する接続線は、一のスイッチング素子からメインのドライバへと接続される途中で、サブのドライバにも接続されることになる。メインのドライバからのモータ制御信号及びサブのドライバからのモータ制御信号は、一のスイッチング素子への接続線にともに出力されて、当該接続線を通じて、一のスイッチング素子にともに入力される。同じ接続線にこれらのモータ制御信号が出力された場合には、一方のモータ制御信号が他方のモータ制御信号に影響されて、一方のモータ制御信号の状態が他方のモータ制御信号の状態へと変化するおそれがある。このため、駆動回路からモータに駆動電力が適切に供給できなくなり、モータを適切に駆動できなくなるおそれがあった。

本発明の目的は、モータを適切に駆動することのできるモータ制御装置を提供することにある。

上記課題を解決するモータ制御装置は、モータトルクの発生源であるモータの駆動を制御する第１制御系統及び第２制御系統を備えるモータ制御装置であって、複数のスイッチング素子を有し、前記第１制御系統は、第１指令信号を生成する第１制御部と、前記第１指令信号に基づいて前記各スイッチング素子のオンオフを規定する第１制御信号を生成する第１ドライバとを有し、前記第２制御系統は、第２指令信号を生成する第２制御部と、前記第２指令信号に基づいて前記各スイッチング素子のオンオフを規定する第２制御信号を生成する第２ドライバとを有し、前記各スイッチング素子は、前記第１ドライバ及び前記第２ドライバの両方に接続線によって接続されており、前記接続線は、前記第１ドライバから延びる第１接続線と、前記第２ドライバから延びる第２接続線と、前記第１接続線及び前記第２接続線が合流して接続されているとともに前記各スイッチング素子に接続されている合流接続線とを有しており、前記第１制御系統に異常が生じていない場合、前記第１ドライバから前記各スイッチング素子へ前記第１制御信号が入力される一方、前記第２ドライバから前記各スイッチング素子へ前記第２制御信号が入力されず、前記第１制御系統に異常が生じている場合、前記第２ドライバから前記各スイッチング素子へ前記第２制御信号が入力される一方、前記第１ドライバから前記各スイッチング素子へ前記第１制御信号が入力されない。

上記構成によれば、第１制御系統に異常が生じていない場合、第２ドライバから各スイッチング素子へ第２制御信号が入力されない。この場合、第１制御信号及び第２制御信号が、同一の接続線を通じて、各スイッチング素子にともに入力されることが抑えられている。このため、第１制御系統に異常が生じていない場合、第１制御信号の状態が第２制御信号の状態に影響されることに起因した、第１制御信号の状態から第２制御信号の状態への変化を抑えることができる。また、第１制御系統に異常が生じている場合、第１ドライバから各スイッチング素子へ第１制御信号が入力されない。この場合、第１制御信号及び第２制御信号が、同一の接続線を通じて、各スイッチング素子にともに入力されることが抑えられている。このため、第１制御系統に異常が生じている場合、第２制御信号の状態が第１制御信号の状態に影響されることに起因した、第２制御信号の状態から第１制御信号の状態への変化を抑えることができる。

上記のモータ制御装置において、前記複数のスイッチング素子は、前記第１制御系統及び前記第２制御系統の両方が接続されている単一の駆動回路を構成するスイッチング素子を含み、前記第１ドライバは、前記駆動回路を構成するスイッチング素子のオンオフを規定する第１モータ制御信号を生成する第１プリドライバを含み、前記第２ドライバは、前記駆動回路を構成するスイッチング素子のオンオフを規定する第２モータ制御信号を生成する第２プリドライバを含み、前記駆動回路を構成するスイッチング素子は、前記第１プリドライバ及び前記第２プリドライバの両方に前記接続線によって接続されていることが好ましい。

上記構成によれば、第１モータ制御信号及び第２モータ制御信号は、途中で合流することになる接続線を介して駆動回路を構成する一のスイッチング素子に入力されることになる。しかし、各スイッチング素子に一方の制御信号が入力されるとともに他方の制御信号が入力されない上記前提構成を採用しているため、第１モータ制御信号及び第２モータ制御信号が各スイッチング素子にともに入力されることが抑えられている。このため、一方のモータ制御信号の状態が他方のモータ制御信号の状態に影響されることに起因した、一方のモータ制御信号の状態から他方のモータ制御信号の状態への変化を抑えることができる。

上記のモータ制御装置において、前記複数のスイッチング素子は、駆動回路から前記モータへの給電経路の途中に設けられている単一のモータリレーを含み、前記第１ドライバは、前記モータリレーのオンオフを規定する第１モータリレー制御信号を生成する第１モータリレードライバを含み、前記第２ドライバは、前記モータリレーのオンオフを規定する第２モータリレー制御信号を生成する第２モータリレードライバを含み、前記モータリレーは、前記第１モータリレードライバ及び前記第２モータリレードライバの両方に前記接続線によって接続されていることが好ましい。

上記構成によれば、第１モータリレー制御信号及び第２モータリレー制御信号は、途中で合流することになる接続線を通じてモータリレーに入力されることになる。しかし、各スイッチング素子に一方の制御信号が入力されるとともに他方の制御信号が入力されない上記前提構成を採用しているため、第１モータリレー制御信号及び第２モータリレー制御信号がモータリレーにともに入力されることが抑えられている。このため、一方のモータリレー制御信号の状態が他方のモータリレー制御信号の状態に影響されることに起因した、一方のモータリレー制御信号の状態から他方のモータリレー制御信号の状態への変化を抑えることができる。

上記のモータ制御装置において、前記複数のスイッチング素子は、バッテリから駆動回路への給電経路の途中に設けられている単一の電源リレーを含み、前記第１ドライバは、前記電源リレーのオンオフを規定する第１電源リレー制御信号を生成する第１電源リレードライバを含み、前記第２ドライバは、前記電源リレーのオンオフを規定する第２電源リレー制御信号を生成する第２電源リレードライバを含み、前記電源リレーは、前記第１電源リレードライバ及び前記第２電源リレードライバの両方に前記接続線によって接続されていることが好ましい。

上記構成によれば、第１電源リレー制御信号及び第２電源リレー制御信号は、途中で合流することになる接続線を通じて電源リレーに入力されることになる。しかし、各スイッチング素子に一方の制御信号が入力されるとともに他方の制御信号が入力されない上記前提構成を採用しているため、第１電源リレー制御信号及び第２電源リレー制御信号が電源リレーにともに入力されることが抑えられている。このため、一方の電源リレー制御信号の状態が他方の電源リレー制御信号の状態に影響されることに起因した、一方の電源リレー制御信号の状態から他方の電源リレー制御信号の状態への変化を抑えることができる。

上記のモータ制御装置において、前記第２ドライバは、前記第１制御系統に異常が生じていない場合、前記第２制御信号を出力する出力端子をハイインピーダンス状態に設定することで、前記第２ドライバから前記各スイッチング素子へ前記第２制御信号が入力されないようにしており、前記第１ドライバは、前記第１制御系統に異常が生じている場合、前記第１制御信号を出力する出力端子をハイインピーダンス状態に設定することで、前記第１ドライバから前記各スイッチング素子へ前記第１制御信号が入力されないようにしていることが好ましい。

上記構成によれば、第１ドライバ及び第２ドライバのうち一方のドライバの出力端子は、ハイインピーダンス状態に設定される。この場合、当該ハイインピーダンス状態に設定された出力端子では、当該出力端子から出力される制御信号が接続線へ流れにくくなる。これにより、第１制御信号及び第２制御信号が、同一の接続線を通じて、一のスイッチング素子にともに入力されることを抑えることができる。このため、第１制御信号及び第２制御信号のうち一方の制御信号の状態が他方の制御信号の状態に影響を与えることを抑えることができる。

上記のモータ制御装置において、前記接続線における前記第１ドライバと接続される部分及び前記第２ドライバと接続される部分が合流する部分を合流部とするとき、前記接続線における前記第１ドライバと前記合流部との間の部分には、第１スイッチが設けられ、前記接続線における前記第２ドライバと前記合流部との間の部分には、第２スイッチが設けられ、前記第２ドライバは、前記第１制御系統に異常が生じていない場合、前記第２スイッチがオフされることで、前記第２ドライバから前記各スイッチング素子へ前記第２制御信号が入力されないようにしており、前記第１ドライバは、前記第１制御系統に異常が生じている場合、前記第１スイッチがオフされることで、前記第１ドライバから前記各スイッチング素子へ前記第１制御信号が入力されないようにしていることが好ましい。

上記構成によれば、第１スイッチ及び第２スイッチのうち一方のスイッチは、オフとされている。この場合、オフとされたスイッチが設けられている接続線では、当該接続線を通じて、一のスイッチング素子に制御信号が入力されることが抑えられる。これにより、第１制御信号及び第２制御信号が、一のスイッチング素子にともに入力されることを抑えることができる。このため、第１制御信号及び第２制御信号のうち一方の制御信号の状態が他方の制御信号の状態に影響を与えることを抑えることができる。

上記のモータ制御装置において、前記モータは、操舵装置にモータトルクを付与するものであることが好ましい。

本発明のモータ制御装置によれば、モータを適切に駆動することができる。

電動パワーステアリング装置の概略構成図。 モータ制御装置の概略構成を示すブロック図。 制御部の概略構成を示すブロック図。 第１実施形態において、第１プリドライバ及び第２プリドライバと駆動回路の各スイッチング素子との接続態様を説明する図。 第１実施形態において、第１モータリレードライバ及び第２モータリレードライバと各モータリレーとの接続態様を説明する図。 第１実施形態において、第１電源リレードライバ及び第２電源リレードライバと各電源リレーとの接続態様を説明する図。 第１実施形態において、第１制御系統に異常が生じていない場合における各ドライバから各スイッチング素子への制御信号の入力態様を説明する図。 第１実施形態において、第１制御系統に異常が生じている場合における各ドライバから各スイッチング素子への制御信号の入力態様を説明する図。 （ａ），（ｂ）は、通常時の制御とバックアップ時の制御とでステアリング操作を補助するアシスト力の最大値の変化を示す図。 第２実施形態において、第１制御系統に異常が生じていない場合における各ドライバと各スイッチング素子との接続態様及び制御信号の入力態様を説明する図。 第３実施形態において、第１制御系統に異常が生じていない場合における各ドライバと各スイッチング素子との接続態様及び制御信号の入力態様を説明する図。

＜第１実施形態＞
電動パワーステアリング装置（以下、「ＥＰＳ」という。）のモータ制御装置の第１実施形態を図面に従って説明する。

図１に示すように、ＥＰＳ１は、運転者のステアリングホイール１０の操作に基づいて転舵輪１５を転舵させる操舵機構２、運転者のステアリング操作を補助するアシスト機構３、及びアシスト機構３を制御するモータ制御装置４０を備えている。

操舵機構２は、運転者により操作されるステアリングホイール１０及びステアリングホイール１０と一体回転するステアリング軸１１を備えている。ステアリング軸１１は、ステアリングホイール１０と連結されたコラム軸１１ａ、コラム軸１１ａの下端部に連結された中間軸１１ｂ、及び中間軸１１ｂの下端部に連結されたピニオン軸１１ｃを有している。ピニオン軸１１ｃの下端部は、ラックアンドピニオン機構１３を介してラック軸１２に連結されている。ステアリング軸１１の回転運動は、ラックアンドピニオン機構１３を介してラック軸１２の軸方向の往復直線運動に変換される。ラック軸１２の往復直線運動は、ラック軸１２の両端にそれぞれ連結されたタイロッド１４を介して左右の転舵輪１５にそれぞれ伝達されることにより、転舵輪１５の転舵角が変化し、車両の進行方向が変更される。

アシスト機構３は、回転軸２１を有するモータ２０と、減速機構２２とを備えている。モータ２０は、ステアリング軸１１にモータトルクを付与する。モータ２０としては、例えばＵ相、Ｖ相、及びＷ相の三相の巻線を有するブラシレスモータが採用されている。モータ２０は、モータ制御装置４０から駆動電力が供給されることにより回転する。モータ２０の回転軸２１は、減速機構２２を介してコラム軸１１ａに連結されている。減速機構２２はモータ２０の回転を減速し、当該減速した回転力をコラム軸１１ａに伝達する。すなわち、ステアリング軸１１にモータ２０のモータトルクが付与されることにより、運転者のステアリング操作が補助される。

図２に示すように、モータ２０は、回転軸２１を中心に回転するロータ２３、及びロータの外周に配置されるステータ２４を備えている。ロータ２３には、その表面に永久磁石が固定されている。永久磁石は、ロータ２３の周方向に異なる極性が交互に並んで配置されている。こうした永久磁石は、モータ２０が回転する際に磁界を形成する。ステータ２４には、Ｕ相モータコイル２５ｕ、Ｖ相モータコイル２５ｖ、及びＷ相モータコイル２５ｗが円環状に配置されている。Ｕ相モータコイル２５ｕ、Ｖ相モータコイル２５ｖ、及びＷ相モータコイル２５ｗは、スター結線により接続されている。モータ２０には、モータ２０の駆動を制御するモータ制御装置４０が接続されている。

図１に示すように、モータ制御装置４０は、車両に設けられた各種のセンサの検出結果に基づいてモータ２０を制御する。各種のセンサとしては、例えばトルクセンサ３１、回転角センサ３２、及び車速センサ３３が設けられている。トルクセンサ３１は、コラム軸１１ａに設けられている。トルクセンサ３１は、運転者のステアリング操作に伴いステアリング軸１１に付与される操舵トルクτを検出する。回転角センサ３２は、モータ２０に設けられている。回転角センサ３２は、モータ２０の回転軸２１の回転角θを検出する。車速センサ３３は、車両の走行速度である車速Ｖを検出する。モータ制御装置４０は、各センサの出力値に基づいて、操舵機構２に対して付与するモータ２０の目標となる目標モータトルクを設定し、モータ２０の実際のモータトルクが目標モータトルクとなるように、モータ２０に供給される電流を制御する。

モータ制御装置４０には、車両の駆動源を始動させるための始動スイッチ３４が接続されている。モータ制御装置４０には、始動スイッチ３４のオンオフ状態を示す始動信号Ｓｓが入力される。始動スイッチ３４としては、例えばイグニッションスイッチが採用されている。

モータ制御装置４０の構成について説明する。
モータ制御装置４０は、第１モータ制御信号Ｓｍ１を含む各種の第１制御信号を生成する第１制御系統４１と、第２モータ制御信号Ｓｍ２を含む各種の第２制御信号を生成する第２制御系統４２と、第１制御信号及び第２制御信号に基づいてモータ２０に駆動電力を供給する駆動回路４３とを備えている。本実施形態のモータ制御装置４０は、第１制御系統４１に異常が生じていない場合、第２制御系統４２により生成された第２制御信号を用いず、第１制御系統４１により生成された第１制御信号を用いてモータ２０に駆動電力を供給する通常時の制御を実行する。また、本実施形態のモータ制御装置４０は、第１制御系統４１に異常が生じている場合、第１制御系統４１により生成された第１制御信号を用いず、第２制御系統４２により生成された第２制御信号を用いてモータ２０に駆動電力を供給するバックアップ時の制御を実行する。すなわち、第１制御系統４１に異常が生じているか否かで、モータ２０に駆動電力を供給する制御を実行する制御系統が第１制御系統４１と第２制御系統４２との間で切り替えられている。

駆動回路４３は、上側スイッチング素子４３ａ～４３ｃ、及び下側スイッチング素子４３ｄ～４３ｆを有している。上側スイッチング素子４３ａ～４３ｃ及び下側スイッチング素子４３ｄ～４３ｆとしては、ＭＯＳ－ＦＥＴ（電界効果トランジスタ：metal-oxide-semiconductor field-effect-transistor）が採用されている。上側スイッチング素子４３ａ～４３ｃ及び下側スイッチング素子４３ｄ～４３ｆは、相毎にスイッチングアームを構成している。Ｕ相スイッチングアーム４３ｕは、上側スイッチング素子４３ａ及び下側スイッチング素子４３ｄが直列に接続されることにより構成されている。Ｖ相スイッチングアーム４３ｖは、上側スイッチング素子４３ｂ及び下側スイッチング素子４３ｅが直列に接続されることにより構成されている。Ｗ相スイッチングアーム４３ｗは、上側スイッチング素子４３ｃ及び下側スイッチング素子４３ｆが直列に接続されることにより構成されている。Ｕ相スイッチングアーム４３ｕ、Ｖ相スイッチングアーム４３ｖ、及びＷ相スイッチングアーム４３ｗは、それぞれ並列に接続されている。駆動回路４３は、各スイッチングアームを並列に３つ接続することにより構成されている周知のＰＷＭインバータである。

上側スイッチング素子４３ａと下側スイッチング素子４３ｄとの間の配線は、Ｕ相動力線４４ｕを介してＵ相モータコイル２５ｕに接続されている。上側スイッチング素子４３ｂと下側スイッチング素子４３ｅとの間の配線は、Ｖ相動力線４４ｖを介してＶ相モータコイル２５ｖに接続されている。上側スイッチング素子４３ｃと下側スイッチング素子４３ｆとの間の配線は、Ｗ相動力線４４ｗを介してＷ相モータコイル２５ｗに接続されている。Ｕ相動力線４４ｕ、Ｖ相動力線４４ｖ、及びＷ相動力線４４ｗは、駆動回路４３からモータ２０への給電経路である。

上側スイッチング素子４３ａ～４３ｃ及び下側スイッチング素子４３ｄ～４３ｆは、それぞれゲート電極を有している。各スイッチング素子のゲート電極は、それぞれ第１制御系統４１及び第２制御系統４２に接続されている。第１制御系統４１及び第２制御系統４２は、各スイッチング素子のゲート電極に対して第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２を出力することによって、上側スイッチング素子４３ａ～４３ｃ及び下側スイッチング素子４３ｄ～４３ｆのオンオフを制御する。第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２は、各スイッチング素子のゲート電極にハイレベルあるいはローレベルの電圧を印加することで各スイッチング素子のオンオフを規定する電圧信号である。各スイッチング素子は、各相のスイッチングアームにおける高電位側から低電位側への通電を規制する寄生ダイオードが設けられている。

上側スイッチング素子４３ａ～４３ｃ及び下側スイッチング素子４３ｄ～４３ｆは、各ゲート電極に印加される電圧に応じてオンオフし、Ｕ相モータコイル２５ｕ、Ｖ相モータコイル２５ｖ、及びＷ相モータコイル２５ｗへの通電パターンが切り替わる。これにより、バッテリ４５の直流電圧が三相の駆動電力に変換されて、モータ２０へと供給される。

モータ制御装置４０は、Ｕ相モータコイル２５ｕに通電されるＵ相の電流値Ｉｕを検出するためのＵ相電流センサ４６ｕと、Ｖ相モータコイル２５ｖに通電されるＶ相の電流値Ｉｖを検出するためのＶ相電流センサ４６ｖと、Ｗ相モータコイル２５ｗに通電されるＷ相の電流値Ｉｗを検出するためのＷ相電流センサ４６ｗとを備えている。Ｕ相電流センサ４６ｕ、Ｖ相電流センサ４６ｖ、及びＷ相電流センサ４６ｗは、シャント抵抗の端子間電圧に基づき電流値の検出を行う周知の構成を有している。

Ｕ相電流センサ４６ｕは、Ｕ相スイッチングアーム４３ｕにおける下側スイッチング素子４３ｄよりも低電位側の部分に設けられている。Ｕ相電流センサ４６ｕは、検出信号Ｓｕを検出する。Ｖ相電流センサ４６ｖは、Ｖ相スイッチングアーム４３ｖにおける下側スイッチング素子４３ｅよりも低電位側の部分に設けられている。Ｖ相電流センサ４６ｖは、検出信号Ｓｖを検出する。Ｗ相電流センサ４６ｗは、Ｗ相スイッチングアーム４３ｗにおける下側スイッチング素子４３ｆよりも低電位側の部分に設けられている。Ｗ相電流センサ４６ｗは、検出信号Ｓｗを検出する。Ｕ相電流センサ４６ｕ、Ｖ相電流センサ４６ｖ、及びＷ相電流センサ４６ｗは、第１制御部５１に接続されている。

モータ制御装置４０は、Ｕ相動力線４４ｕに設けられているＵ相モータリレー４７ｕと、Ｖ相動力線４４ｖに設けられているＶ相モータリレー４７ｖと、Ｗ相動力線４４ｗに設けられているＷ相モータリレー４７ｗとを備えている。Ｕ相モータリレー４７ｕ、Ｖ相モータリレー４７ｖ、及びＷ相モータリレー４７ｗとしては、ＭＯＳ－ＦＥＴが採用されている。Ｕ相モータリレー４７ｕ、Ｖ相モータリレー４７ｖ、及びＷ相モータリレー４７ｗは、それぞれゲート電極を有している。各モータリレーのゲート電極は、それぞれ第１制御系統４１及び第２制御系統４２に接続されている。第１制御系統４１及び第２制御系統４２は、各モータリレーのゲート電極に対して第１モータリレー制御信号Ｓｌ１及び第２モータリレー制御信号Ｓｌ２を出力することによって、各モータリレーのオンオフを制御する。第１モータリレー制御信号Ｓｌ１及び第２モータリレー制御信号Ｓｌ２は、各モータリレーのゲート電極にハイレベルあるいはローレベルの電圧を印加することで各モータリレーのオンオフを規定する電圧信号である。各モータリレーは、例えば駆動回路４３に異常が生じていない場合に、オン、すなわち各相動力線が導通された状態に切り替えられる。一方、各モータリレーは、例えば駆動回路４３に駆動電力の供給を継続できない異常が生じている場合に、オフ、すなわち各相動力線が遮断された状態に切り替えられる。各モータリレーには、駆動回路４３からモータ２０への通電を規制する寄生ダイオードが設けられている。

モータ制御装置４０は、バッテリ４５と駆動回路４３との間の配線に設けられている電源リレー４８ａ，４８ｂを備えている。電源リレー４８ａ及び電源リレー４８ｂは、互いに直列に接続されている。電源リレー４８ａ，４８ｂとしては、ＭＯＳ－ＦＥＴが採用されている。電源リレー４８ａ，４８ｂは、それぞれゲート電極を有している。各電源リレーのゲート電極は、それぞれ第１制御系統４１及び第２制御系統４２に接続されている。第１制御系統４１及び第２制御系統４２は、各電源リレーのゲート電極に対して第１電源リレー制御信号Ｓｂ１及び第２電源リレー制御信号Ｓｂ２を出力することによって、各電源リレーのオンオフを制御する。第１電源リレー制御信号Ｓｂ１及び第２電源リレー制御信号Ｓｂ２は、各電源リレーのゲート電極にハイレベルあるいはローレベルの電圧を印加することで各電源リレーのオンオフを規定する電圧信号である。各電源リレーは、例えば駆動回路４３に異常が生じていない場合に、オン、すなわちバッテリ４５と駆動回路４３との間の配線が導通された状態に切り替えられる。一方、各電源リレーは、例えば駆動回路４３に駆動電力の供給を継続できない異常が生じている場合に、オフ、すなわちバッテリ４５と駆動回路４３との間の配線が遮断された状態に切り替えられる。電源リレー４８ａには、バッテリ４５から駆動回路４３への通電を規制する寄生ダイオードが設けられている。また、電源リレー４８ｂには、駆動回路４３からバッテリ４５への逆流した通電を規制する寄生ダイオードが設けられている。

第１制御系統４１及び第２制御系統４２の構成について説明する。
第１制御系統４１及び第２制御系統４２は、互いに同じ駆動回路４３に接続されている。また、第１制御系統４１及び第２制御系統４２は、互いに同じＵ相電流センサ４６ｕ、Ｖ相電流センサ４６ｖ、及びＷ相電流センサ４６ｗに接続されている。第１制御系統４１及び第２制御系統４２は、互いに同じＵ相モータリレー４７ｕ、Ｖ相モータリレー４７ｖ、及びＷ相モータリレー４７ｗに接続されている。第１制御系統４１及び第２制御系統４２は、互いに同じ電源リレー４８ａ，４８ｂに接続されている。第１制御系統４１及び第２制御系統４２は、始動スイッチ３４が接続されている。また、第１制御系統４１及び第２制御系統４２は、所定のサンプリング周期で検出信号Ｓｕ，Ｓｖ，Ｓｗを取得する。また、第１制御系統４１及び第２制御系統４２は、所定のサンプリング周期でトルクセンサ３１により検出された操舵トルクτ、回転角センサ３２により検出された回転角θ、車速センサ３３により検出された車速Ｖ、及び始動信号Ｓｓを取得する。

第１制御系統４１は、第１制御部５１と、第１プリドライバ５２と、第１モータリレードライバ５３と、第１電源リレードライバ５４とを有している。特許請求の範囲に記載した第１ドライバは、第１プリドライバ５２、第１モータリレードライバ５３、及び第１電源リレードライバ５４に相当する。

第２制御系統４２は、第２制御部６１と、第２プリドライバ６２と、第２モータリレードライバ６３と、第２電源リレードライバ６４とを有している。特許請求の範囲に記載した第２ドライバは、第２プリドライバ６２、第２モータリレードライバ６３、及び第２電源リレードライバ６４に相当する。なお、第１制御部５１、第１プリドライバ５２、第１モータリレードライバ５３、及び第１電源リレードライバ５４は、それぞれ第２制御部６１、第２プリドライバ６２、第２モータリレードライバ６３、及び第２電源リレードライバ６４と同一構成である。本実施形態において、同一構成とは、同一の設計思想のなかで同一の機能及び性能を有するものである。以下の説明では、同一構成のものについては、一方についてのみ説明し、他方についてはその詳細な説明を省略する。

第１制御部５１としては、例えばマイコンが採用される。第１制御部５１は、図示しない中央処理装置（ＣＰＵ）やメモリを備えており、所定の演算周期毎にメモリに記憶されたプログラムをＣＰＵが実行する。これにより、各種の処理が実行される。

図３に示すように、第１制御部５１は、電流指令値演算部７１と、三相駆動制御部７２と、二相駆動制御部７３と、ＰＷＭ演算部７４と、電流値演算部７５と、異常判定部７６とを備えている。これは、第２制御部６１についても同様である。

電流値演算部７５は、所定のサンプリング周期で検出信号Ｓｕ，Ｓｖ，Ｓｗを取得し、検出信号Ｓｕ，Ｓｖ，Ｓｗに基づいて各相の電流値Ｉｕ，Ｉｖ，Ｉｗを演算する。
電流指令値演算部７１は、操舵トルクτ及び車速Ｖを取得する。電流指令値演算部７１は、操舵トルクτ及び車速Ｖに基づいて、モータ２０の目標となる目標モータトルク、すなわち、目標のアシスト力に対応したアシスト指令値を演算する。具体的には、電流指令値演算部７１は、操舵トルクτが大きいほど、また車速Ｖが小さいほど、より大きなアシスト指令値を演算する。そして、電流指令値演算部７１は、当該アシスト指令値に基づいて、ｄ／ｑ軸上のｑ軸電流指令値Ｉｑ＊を演算する。ｑ軸電流指令値Ｉｑ＊は、ｑ軸上の電流指令値を示している。

三相駆動制御部７２は、ｑ軸電流指令値Ｉｑ＊、各相の電流値Ｉｕ，Ｉｖ，Ｉｗ、及び回転角θを取得する。三相駆動制御部７２は、各相の電流値Ｉｕ，Ｉｖ，Ｉｗを、回転角θに基づいてｄ／ｑ座標上のｄ軸電流指令値及びｑ軸電流指令値に変換する。三相駆動制御部７２は、ｄ軸電流値をｄ軸電流指令値に追従させるべく、ｄ軸電流指令値からｄ軸電流値を減算した偏差に所定のフィードバックゲインを乗算することにより、ｄ軸電圧指令値を演算する。なお、本実施形態では、ｄ軸上の電流指令値を示すｄ軸電流指令値は、基本的にゼロに設定されている。また、三相駆動制御部７２は、ｑ軸電流値をｑ軸電流指令値Ｉｑ＊に追従させるべく、ｑ軸電流指令値Ｉｑ＊からｑ軸電流値を減算した偏差に所定のフィードバックゲインを乗算することにより、ｑ軸電圧指令値を演算する。三相駆動制御部７２は、ｄ軸電圧指令値、ｑ軸電圧指令値、及び回転角θに基づいて、三相駆動を実行するための各相の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を演算する。三相駆動は、三相の駆動電力を供給することにより、モータ２０の駆動を制御するものである。

二相駆動制御部７３は、ｑ軸電流指令値Ｉｑ＊、各相の電流値Ｉｕ，Ｉｖ，Ｉｗ、回転角θ、及び異常判定部７６により演算された判定信号Ｓｊを取得する。二相駆動制御部７３は、ｑ軸電流指令値Ｉｑ＊、各相の電流値Ｉｕ，Ｉｖ，Ｉｗ、回転角θ、及び判定信号Ｓｊに基づいて、二相駆動を実行するための各相の電圧指令値Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を演算する。二相駆動は、三相のうち一相についてスイッチング素子を通じてモータ２０に対して駆動電力を供給できない状況で、当該一相を除く二相に対して駆動電力を供給することにより、モータ２０の駆動を制御するものである。ここで、通電不良な状況が生じている相を通電不良相という。

二相駆動制御部７３は、判定信号Ｓｊに含まれる通電不良相の情報に基づいて通電不良相を把握する。二相駆動制御部７３は、通電不良相以外の残り二相のうち一相を制御相とする。二相駆動制御部７３は、ｑ軸電流指令値Ｉｑ＊及び回転角θに基づいて、通電不良相以外の残る二相のうちの一相の相電流指令値を演算する。二相駆動制御部７３は、通電不良相に対応する所定の回転角を漸近線として、正割曲線または余割曲線状に変化する相電流指令値を演算する。二相駆動制御部７３は、制御相の電流値を相電流指令値に追従させるべく、相電流指令値から制御相の電流値を減算した偏差に所定のフィードバックゲインを乗算することにより、当該制御相についての相電圧指令値を演算する。二相駆動制御部７３は、当該相電圧指令値に基づいて、各相の電圧指令値Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を演算する。

ＰＷＭ演算部７４は、三相駆動制御部７２により演算された電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊及び二相駆動制御部７３により演算された電圧指令値Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を取得する。また、ＰＷＭ演算部７４は、異常判定部７６により演算された判定信号Ｓｊを取得する。ＰＷＭ演算部７４は、三相駆動を実行する場合、三相駆動制御部７２により演算された各相の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を用いて、各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗを演算する。デューティ指令値Ｄｕ，Ｄｖ，Ｄｗは、各相のデューティ比を示す指令値である。また、ＰＷＭ演算部７４は、二相駆動を実行する場合、二相駆動制御部７３により演算された各相の電圧指令値Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を用いて、各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗを演算する。ＰＷＭ演算部７４は、各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗに示されるデューティ比と、三角波との比較に基づいて、各相のＰＷＭ信号αｕ，αｖ，αｗを演算する。三角波は、ハイレベル及びローレベルの変化を繰り返す搬送波である。ＰＷＭ演算部７４は、三角波の値よりもデューティ指令値に示されるデューティ比が大きい場合には、対応する相のスイッチングアームの上側スイッチング素子をオフさせるとともに、対応する相のスイッチングアームの下側スイッチング素子をオンさせるためのＰＷＭ信号αｕ，αｖ，αｗを生成する。また、ＰＷＭ演算部７４は、三角波の値よりもデューティ指令値に示されるデューティ比が小さい場合には、対応する相のスイッチングアームの上側スイッチング素子をオンさせるとともに、対応する相のスイッチングアームの下側スイッチング素子をオフさせるためのＰＷＭ信号αｕ，αｖ，αｗを生成する。ＰＷＭ演算部７４は、生成したＰＷＭ信号αｕ，αｖ，αｗを第１プリドライバ５２に対して出力する。

異常判定部７６は、各相の電流値Ｉｕ，Ｉｖ，Ｉｗ、回転角θ、操舵トルクτ、及び各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗを取得する。異常判定部７６は、各相の電流値Ｉｕ，Ｉｖ，Ｉｗ、回転角θの変化量である回転角速度、及び各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗに基づいて、各スイッチング素子のオープン故障や、各動力線の断線等に起因する通電不良相が生じているか否かを判定する。この通電不良相が生じているか否かの判定は、例えば、Ｘ相の相電流値の絶対値が電流閾値以下かつ回転角速度の絶対値が角速度閾値以下である場合に、当該Ｘ相に該当するデューティ指令値Ｄｘが所定範囲にないか否かに基づいて行われる。電流閾値は、電流が流れていないと考えられる程度の値に設定されており、具体的には「０」近傍の値に設定されている。角速度閾値は、モータ２０の最高回転速度に応じた値に設定されている。所定範囲は、上限側閾値と下限側閾値との間の範囲である。上限側閾値は、通常制御においてデューティ指令値Ｄｘが上限値に張り付いていると判定することのできる値に設定されており、デューティ指令値Ｄｘの上限値に対応して設定されている。下限側閾値は、通常制御においてデューティ指令値Ｄｘが下限値に張り付いていると判定することのできる値に設定されており、デューティ指令値Ｄｘの下限値に対応して設定されている。なお、「Ｘ」は、Ｕ、Ｖ、及びＷ相のいずれか一相のことである。

異常判定部７６は、Ｘ相の相電流値の絶対値が電流閾値以下かつ回転角速度の絶対値が角速度閾値以下である場合に、当該Ｘ相に該当するデューティ指令値Ｄｘが所定範囲にない場合、当該Ｘ相が通電不良相であると判定する。異常判定部７６は、通電不良相が生じているか否かの判定結果に基づいて、判定信号Ｓｊを生成する。判定信号Ｓｊは、三相駆動を実行する通常モード、モータ２０の駆動を停止する停止モード、二相駆動を実行する二相駆動モード等の制御モードを示している。異常判定部７６は、通電不良相がない場合、通常モードを示す判定信号Ｓｊを生成する。異常判定部７６は、通電不良相が一相である場合、二相駆動モードを示す判定信号Ｓｊを生成する。なお、二相駆動モードを示す判定信号Ｓｊには、三相のうちスイッチング素子を通じてモータ２０に対して駆動電力を供給できない一相についての情報が含まれている。異常判定部７６は、通電不良相が二相以上である場合や、通電不良相を確定できていない場合や、モータ２０の機械的な故障等が生じた場合、停止モードを示す判定信号Ｓｊを生成する。

ＰＷＭ演算部７４は、判定信号Ｓｊを取得する。ＰＷＭ演算部７４は、判定信号Ｓｊが通常モードを示すものである場合、三相駆動制御部７２により演算された各相の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を用いて各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗを演算し、各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗに基づいてＰＷＭ信号αｕ，αｖ，αｗを生成する。これにより、三相駆動は実行される。

ＰＷＭ演算部７４は、判定信号Ｓｊが二相駆動モードを示すものである場合、二相駆動制御部７３により演算された各相の電圧指令値Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を用いて各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗを演算し、各相のデューティ指令値Ｄｕ，Ｄｖ，Ｄｗに基づいてＰＷＭ信号αｕ，αｖ，αｗを生成する。これにより、二相駆動は実行される。このため、例えば、各スイッチング素子のうちいずれか一つがオープン故障したことに起因して、三相のうち一相についてスイッチング素子を通じてモータ２０に対して駆動電力を供給できない状況が発生したとしても、当該一相を除く残り二相でモータ２０に対する駆動電力の供給を継続することができる。

ＰＷＭ演算部７４は、判定信号Ｓｊが停止モードを示すものである場合、三相駆動制御部７２により演算された各相の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊及び二相駆動制御部７３により演算された各相の電圧指令値Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を用いず、モータ２０に対する駆動電力の供給を停止するためのＰＷＭ信号αｕ，αｖ，αｗを生成する。これにより、モータ２０の駆動は停止される。なお、モータ２０に対する駆動電力の供給を停止するためのＰＷＭ信号αｕ，αｖ，αｗは、Ｕ、Ｖ、Ｗ相の全ての相について、上側スイッチング素子をオフさせるものである。

図２に示すように、第１プリドライバ５２は、第１制御部５１により生成されたＰＷＭ信号αｕ，αｖ，αｗを取得する。第１プリドライバ５２は、ＰＷＭ信号αｕ，αｖ，αｗに基づいて、各スイッチング素子のオンオフを制御するための第１モータ制御信号Ｓｍ１を生成する。第１プリドライバ５２は、接続線１００によって駆動回路４３の各スイッチング素子に接続されている。第１プリドライバ５２は、生成した第１モータ制御信号Ｓｍ１を接続線１００に対して出力する。

第１プリドライバ５２は、第１切替スイッチ５２ａに接続されている。第１切替スイッチ５２ａは、例えば第１プリドライバ５２とバッテリ４５との間に設けられている。第１プリドライバ５２は、第１切替スイッチ５２ａがオンである場合に電力が供給されることで動作し、第１切替スイッチ５２ａがオフである場合に電力が供給されないことで動作を停止する。

第１モータリレードライバ５３は、第１制御部５１により生成された判定信号Ｓｊを取得する。第１モータリレードライバ５３は、通常モードを示す判定信号Ｓｊを取得した場合、各モータリレーをオンとする第１モータリレー制御信号Ｓｌ１を生成する。第１モータリレードライバ５３は、二相駆動モードを示す判定信号Ｓｊを取得した場合、通電不良相のモータリレーをオフとするとともに通電不良相以外の二相のモータリレーをオンとする第１モータリレー制御信号Ｓｌ１を生成する。第１モータリレードライバ５３は、停止モードを示す判定信号Ｓｊを取得した場合、各モータリレーをオフとする第１モータリレー制御信号Ｓｌ１を生成する。第１モータリレードライバ５３は、接続線１１０によって各モータリレーに接続されている。第１モータリレードライバ５３は、生成した第１モータリレー制御信号Ｓｌ１を接続線１１０に対して出力する。

第１モータリレードライバ５３は、第１切替スイッチ５３ａに接続されている。第１切替スイッチ５３ａは、例えば第１モータリレードライバ５３とバッテリ４５との間に設けられている。第１モータリレードライバ５３は、第１切替スイッチ５３ａがオンである場合に電力が供給されることで動作し、第１切替スイッチ５３ａがオフである場合に電力が供給されないことで動作を停止する。

第１電源リレードライバ５４は、第１制御部５１により生成された判定信号Ｓｊを取得する。第１電源リレードライバ５４は、通常モードを示す判定信号Ｓｊあるいは二相駆動モードを示す判定信号Ｓｊを取得した場合、各電源リレーをオンとする第１電源リレー制御信号Ｓｂ１を生成する。第１電源リレードライバ５４は、停止モードを示す判定信号Ｓｊを取得した場合、各電源リレーをオフとする第１電源リレー制御信号Ｓｂ１を生成する。第１電源リレードライバ５４は、接続線１２０によって各電源リレーに接続されている。第１電源リレードライバ５４は、生成した第１電源リレー制御信号Ｓｂ１を接続線１２０に対して出力する。

第１電源リレードライバ５４は、第１切替スイッチ５４ａに接続されている。第１切替スイッチ５４ａは、例えば第１電源リレードライバ５４とバッテリ４５との間に設けられている。第１電源リレードライバ５４は、第１切替スイッチ５４ａがオンである場合に電力が供給されることで動作し、第１切替スイッチ５４ａがオフである場合に電力が供給されないことで動作を停止する。

第１切替スイッチ５２ａ，５３ａ，５４ａは、第１制御部５１に接続されている。なお、図２では、第１切替スイッチ５２ａ，５３ａ，５４ａと第１制御部５１との間の接続線は省略している。第１制御部５１は、第１制御系統４１に異常が生じていない場合、第１切替スイッチ５２ａ，５３ａ，５４ａをオンとし、第１制御系統４１に異常が生じている場合、第１切替スイッチ５２ａ，５３ａ，５４ａをオフとしている。ところで、第１制御系統４１のなかでも第１制御部５１に異常が生じている場合には、第１制御部５１が第１切替スイッチ５２ａ，５３ａ，５４ａをオフとすることができないことも想定される。そこで、本実施形態の第１切替スイッチ５２ａ，５３ａ，５４ａは、第１制御部５１に異常が生じている場合に、自らをオフとするように設定されている。第１切替スイッチ５２ａ，５３ａ，５４ａは、例えば、第１制御部５１との間の接続線を通じて第１制御部５１からの信号を得ることができない場合に、第１制御部５１に異常が生じていることを把握する。

第１プリドライバ５２、第１モータリレードライバ５３、及び第１電源リレードライバ５４は、始動スイッチ３４がオフからオンに切り替えられたとき、イニシャルチェックによって検査される。イニシャルチェックでは、第１モータリレードライバ５３、及び第１電源リレードライバ５４が正常に動作するかどうかを検査している。当該イニシャルチェックは、例えば、第１制御部５１が実行する。

第２プリドライバ６２は、第２制御部６１により生成されたＰＷＭ信号αｕ，αｖ，αｗを取得する。第２プリドライバ６２は、ＰＷＭ信号αｕ，αｖ，αｗに基づいて、各スイッチング素子のオンオフを制御するための第２モータ制御信号Ｓｍ２を生成する。第２プリドライバ６２は、接続線１００によって駆動回路４３の各スイッチング素子に接続されている。第２プリドライバ６２は、生成した第２モータ制御信号Ｓｍ２を接続線１００に対して出力する。第２プリドライバ６２のイニシャルチェックについては、第１プリドライバ５２のイニシャルチェックと同様である。また、第２プリドライバ６２に接続される第２切替スイッチ６２ａについては、第１プリドライバ５２に接続される第１切替スイッチ５２ａと同様である。

第２モータリレードライバ６３は、第２制御部６１により生成された判定信号Ｓｊを取得する。第２モータリレードライバ６３は、第１モータリレードライバ５３と同様に、判定信号Ｓｊに応じて第２モータリレー制御信号Ｓｌ２を生成する。第２モータリレードライバ６３は、接続線１１０によって各モータリレーに接続されている。第２モータリレードライバ６３は、生成した第２モータリレー制御信号Ｓｌ２を接続線１１０に対して出力する。第２モータリレードライバ６３のイニシャルチェックについては、第１モータリレードライバ５３のイニシャルチェックと同様である。また、第２モータリレードライバ６３に接続される第２切替スイッチ６３ａについては、第１モータリレードライバ５３に接続される第１切替スイッチ５３ａと同様である。

第２電源リレードライバ６４は、第２制御部６１により生成された判定信号Ｓｊを取得する。第２電源リレードライバ６４は、第１電源リレードライバ５４と同様に、判定信号Ｓｊに応じて第２電源リレー制御信号Ｓｂ２を生成する。第２電源リレードライバ６４は、接続線１２０によって各電源リレーに接続されている。第２電源リレードライバ６４は、生成した第２電源リレー制御信号Ｓｂ２を接続線１２０に対して出力する。第２電源リレードライバ６４のイニシャルチェックについては、第１電源リレードライバ５４のイニシャルチェックと同様である。また、第２電源リレードライバ６４に接続される第２切替スイッチ６４ａについては、第１電源リレードライバ５４に接続される第１切替スイッチ５４ａと同様である。

第２切替スイッチ６２ａ，６３ａ，６４ａは、第２制御部６１に接続されている。なお、図２では、第２切替スイッチ６２ａ，６３ａ，６４ａと第２制御部６１との間の接続線は省略している。第２制御部６１は、第１制御系統４１に異常が生じている場合、第２切替スイッチ６２ａ，６３ａ，６４ａをオンとし、第１制御系統４１に異常が生じていない場合、第２切替スイッチ６２ａ，６３ａ，６４ａをオフとしている。

特許請求の範囲で記載した第１指令信号は、第１制御部５１のＰＷＭ演算部７４により生成されたＰＷＭ信号αｕ，αｖ，αｗ、及び第１制御部５１の異常判定部７６により生成された判定信号Ｓｊに相当する。また、特許請求の範囲で記載した第２指令信号は、第２制御部６１のＰＷＭ演算部７４により生成されたＰＷＭ信号αｕ，αｖ，αｗ、及び第２制御部６１の異常判定部７６により生成された判定信号Ｓｊに相当する。特許請求の範囲に記載した第１制御信号は、第１モータ制御信号Ｓｍ１、第１モータリレー制御信号Ｓｌ１、及び第１電源リレー制御信号Ｓｂ１に相当する。また、特許請求の範囲に記載した第２制御信号は、第２モータ制御信号Ｓｍ２、第２モータリレー制御信号Ｓｌ２、及び第２電源リレー制御信号Ｓｂ２に相当する。

第１制御部５１と第２制御部６１とは、マイコン間通信を行うための通信ラインによって接続されている。第１制御部５１と第２制御部６１とは、例えばｑ軸電流指令値Ｉｑ＊等の演算結果を相手方の制御部に送信するとともに、相手方のｑ軸電流指令値Ｉｑ＊を受信している。また、第１制御部５１と第２制御部６１とは、自らの制御系統の構成要素の異常についての情報を相手方の制御部に送信するとともに、相手方の制御系統の構成要素の異常についての情報を受信している。第１制御部５１及び第２制御部６１の両方は、通常時でもバックアップ時でも、ｑ軸電流指令値Ｉｑ＊や各制御信号等の演算を実行している。これにより、第１制御部５１及び第２制御部６１は、互いの制御系統の状態を把握することができる。

各ドライバと各スイッチング素子との接続態様について説明する。
図４に示すように、上側スイッチング素子４３ａ～４３ｃ及び下側スイッチング素子４３ｄ～４３ｆは、それぞれ、第１プリドライバ５２及び第２プリドライバ６２の両方に同一の接続線１００によって接続されている。接続線１００は、第１プリドライバ５２から延びる第１接続線１０１と、第２プリドライバ６２から延びる第２接続線１０２と、各スイッチング素子から延びる合流接続線１０３とを有している。合流接続線１０３は、一端が第１接続線１０１及び第２接続線１０２が合流した合流部Ｐ１に接続されているとともに、他端が各スイッチング素子に接続されている。駆動回路４３には６つのスイッチング素子があることに対応して、第１プリドライバ５２からは６つの第１接続線１０１が延び、第２プリドライバ６２からは６つの第２接続線１０２が延びている。第１プリドライバ５２により生成された第１モータ制御信号Ｓｍ１は、第１接続線１０１に対して出力される。また、第２プリドライバ６２により生成された第２モータ制御信号Ｓｍ２は、第２接続線１０２に対して出力される。

図５に示すように、Ｕ相モータリレー４７ｕ、Ｖ相モータリレー４７ｖ、及びＷ相モータリレー４７ｗは、それぞれ、第１モータリレードライバ５３及び第２モータリレードライバ６３の両方に同一の接続線１１０によって接続されている。接続線１１０は、第１モータリレードライバ５３から延びる第１接続線１１１と、第２モータリレードライバ６３から延びる第２接続線１１２と、各モータリレーから延びる合流接続線１１３とを有している。合流接続線１１３は、一端が第１接続線１１１及び第２接続線１１２が合流した合流部Ｐ２に接続されているとともに、他端が各モータリレーに接続されている。各モータリレーは、Ｕ、Ｖ、及びＷ相の三相の動力線があることに対応して、第１モータリレードライバ５３からは３つの第１接続線１１１が延び、第２モータリレードライバ６３からは３つの第２接続線１１２が延びている。第１モータリレードライバ５３により生成された第１モータリレー制御信号Ｓｌ１は、第１接続線１１１に対して出力される。また、第２モータリレードライバ６３により生成された第２モータリレー制御信号Ｓｌ２は、第２接続線１１２に対して出力される。

図６に示すように、電源リレー４８ａ，４８ｂは、それぞれ、第１電源リレードライバ５４及び第２電源リレードライバ６４の両方に同一の接続線１２０によって接続されている。接続線１２０は、第１電源リレードライバ５４から延びる第１接続線１２１と、第２電源リレードライバ６４から延びる第２接続線１２２と、各電源リレーから延びる合流接続線１２３とを有している。合流接続線１２３は、一端が第１接続線１２１及び第２接続線１２２が合流した合流部Ｐ３に接続されているとともに、他端が各電源リレーに接続されている。互いに反対向きの寄生ダイオードを有する電源リレー４８ａ，４８ｂが設けられることに対応して、第１電源リレードライバ５４からは２つの第１接続線１２１が延び、第２電源リレードライバ６４からは２つの第２接続線１２２が延びている。第１電源リレードライバ５４により生成された第１電源リレー制御信号Ｓｂ１は、第１接続線１２１に対して出力される。第２電源リレードライバ６４により生成された第２電源リレー制御信号Ｓｂ２は、第２接続線１２２に対して出力される。

本実施形態の第１プリドライバ５２、第１モータリレードライバ５３、第１電源リレードライバ５４、第２プリドライバ６２、第２モータリレードライバ６３、及び第２電源リレードライバ６４は、各切替スイッチを通じて電力が供給されないことで動作しない場合、各制御信号を出力する出力端子がハイインピーダンス状態に設定される。なお、本実施形態の各ドライバは、各切替スイッチを通じて電力が供給されることで動作する場合、各制御信号を出力する出力端子がハイレベルあるいはローレベルの制御信号を出力できる状態に設定される。ハイインピーダンス状態は、例えば、各ドライバの出力端子を高抵抗とすることで実現される。これにより、ハイインピーダンス状態に設定された出力端子を有するドライバについては、各接続線から切り離された状態とされる。

本実施形態では、第１制御系統４１及び第２制御系統４２のうちいずれか一方のドライバの出力端子がハイインピーダンス状態に設定される。このため、各プリドライバと各スイッチング素子とを接続する接続線１００については、物理的には第１プリドライバ５２及び第２プリドライバ６２の両方が接続線１００に接続されている一方、電気的にはいずれか一方のみが接続線１００に接続されているとみなせる状態とされる。また、各モータリレードライバと各モータリレーとを接続する接続線１１０については、物理的には第１モータリレードライバ５３及び第２モータリレードライバ６３の両方が接続線１１０に接続されている一方、電気的にはいずれか一方のみが接続線１１０に接続されているとみなせる状態とされる。また、各電源リレードライバと各電源リレーとを接続する接続線１２０については、物理的には第１電源リレードライバ５４及び第２電源リレードライバ６４の両方が接続線１２０に接続されている一方、電気的にはいずれか一方のみが接続線１２０に接続されているとみなせる状態とされる。また、始動スイッチ３４がオフされている場合等、全てのドライバが動作していないときには、全てのドライバの出力端子がハイインピーダンス状態となる。このような各接続線に全てのドライバが接続されていないとみなせる状態となる場合には、電磁誘導による誤作動等が生じやすくなる。この対策として、本実施形態では、各接続線に図示しないプルアップ抵抗あるいはプルダウン抵抗が設けられている。例えば、各接続線は、各ドライバと各スイッチング素子のゲート電極とを接続する第１部分と、各ドライバと各スイッチング素子のソース電極とを接続する第２部分とを有している。プルアップ抵抗あるいはプルダウン抵抗は、第１部分と第２部分とを接続する配線に設けられている。

第１制御系統４１に異常が生じていない場合における各ドライバから各スイッチング素子への制御信号の入力態様を説明する。
図７に示すように、第１制御系統４１に異常が生じていない場合、第２プリドライバ６２の出力端子がハイインピーダンス状態（図中、「Ｈｉｚ」という。）に設定されることで、第２プリドライバ６２から第２接続線１０２に第２モータ制御信号Ｓｍ２が出力されない。一方、第１制御系統４１に異常が生じていない場合、第１プリドライバ５２から第１接続線１０１に第１モータ制御信号Ｓｍ１が出力される。これにより、第２プリドライバ６２から駆動回路４３の各スイッチング素子へ第２モータ制御信号Ｓｍ２が入力されないようにしている。また、第１プリドライバ５２から駆動回路４３の各スイッチング素子へ、第１接続線１０１及び合流接続線１０３を通じて、第１モータ制御信号Ｓｍ１が入力されるようにしている。

第１制御系統４１に異常が生じていない場合、第２モータリレードライバ６３の出力端子がハイインピーダンス状態に設定されることで、第２モータリレードライバ６３から第２接続線１１２に第２モータリレー制御信号Ｓｌ２が出力されない。一方、第１制御系統４１に異常が生じていない場合、第１モータリレードライバ５３から第１接続線１１１に第１モータリレー制御信号Ｓｌ１が出力される。これにより、第２モータリレードライバ６３から各モータリレーへ第２モータリレー制御信号Ｓｌ２が入力されないようにしている。また、第１モータリレードライバ５３から各モータリレーへ、第１接続線１１１及び合流接続線１１３を通じて、第１モータリレー制御信号Ｓｌ１が入力されるようにしている。

第１制御系統４１に異常が生じていない場合、第２電源リレードライバ６４の出力端子がハイインピーダンス状態に設定されることで、第２電源リレードライバ６４から第２接続線１２２に第２電源リレー制御信号Ｓｂ２が出力されない。一方、第１制御系統４１に異常が生じていない場合、第１電源リレードライバ５４から第１接続線１２１に第１電源リレー制御信号Ｓｂ１が出力される。これにより、第２電源リレードライバ６４から各電源リレーへ第２電源リレー制御信号Ｓｂ２が入力されないようにしている。また、第１電源リレードライバ５４から各モータリレーへ、第１接続線１２１及び合流接続線１２３を通じて、第１電源リレー制御信号Ｓｂ１が入力されるようにしている。

第１制御系統４１に異常が生じている場合における各ドライバから各スイッチング素子への制御信号の入力態様を説明する。
図８に示すように、第１制御系統４１に異常が生じている場合、第１プリドライバ５２の出力端子がハイインピーダンス状態に設定されることで、第１プリドライバ５２から第１接続線１０１に第１モータ制御信号Ｓｍ１が出力されない。一方、第１制御系統４１に異常が生じている場合、第２プリドライバ６２から第２接続線１０２に第２モータ制御信号Ｓｍ２が出力される。これにより、第１プリドライバ５２から駆動回路４３の各スイッチング素子へ第１モータ制御信号Ｓｍ１が入力されないようにしている。また、第２プリドライバ６２から駆動回路４３の各スイッチング素子へ、第２接続線１０２及び合流接続線１０３を通じて、第２モータ制御信号Ｓｍ２が入力されるようにしている。

第１制御系統４１に異常が生じている場合、第１モータリレードライバ５３の出力端子がハイインピーダンス状態に設定されることで、第１モータリレードライバ５３から第１接続線１１１に第１モータリレー制御信号Ｓｌ１が出力されない。一方、第１制御系統４１に異常が生じている場合、第２モータリレードライバ６３から第２接続線１１２に第２モータリレー制御信号Ｓｌ２が出力される。これにより、第１モータリレードライバ５３から各モータリレーへ第１モータリレー制御信号Ｓｌ１が入力されないようにしている。また、第２モータリレードライバ６３から各モータリレーへ、第２接続線１１２及び合流接続線１１３を通じて、第２モータリレー制御信号Ｓｌ２が入力されるようにしている。

第１制御系統４１に異常が生じている場合、第１電源リレードライバ５４の出力端子がハイインピーダンス状態に設定されることで、第１電源リレードライバ５４から第１接続線１２１に第１電源リレー制御信号Ｓｂ１が出力されない。一方、第１制御系統４１に異常が生じている場合、第２電源リレードライバ６４から第２接続線１２２に第２電源リレー制御信号Ｓｂ２が出力される。これにより、第１電源リレードライバ５４から各電源リレーへ第１電源リレー制御信号Ｓｂ１が入力されないようにしている。また、第２電源リレードライバ６４から各電源リレーへ、第２接続線１２２及び合流接続線１２３を通じて、第２電源リレー制御信号Ｓｂ２が入力されるようにしている。

運転者のステアリング操作を補助するアシスト力の最大値について説明する。
図９（ａ）で示すように、モータ制御装置４０が通常時の制御を実行した場合、第１制御信号を用いてモータ２０に駆動電力を供給した結果として、運転者のステアリング操作が補助される。この場合、運転者のステアリング操作を補助するアシスト力の最大値を「１００％」とする。モータ制御装置４０は、通常時の制御中に、第１制御系統４１に異常が生じた場合、バックアップ時の制御に移行するべく、制御系統の切り替えを実行する。この場合、第１制御系統４１の異常を検出し、第１制御系統４１の各ドライバの動作を停止し、第２制御系統４２の各ドライバの動作を開始し、バックアップ時の制御を開始する。制御系統の切り替え中、バックアップ時の制御を開始するまでの間は、アシスト力の最大値は「０％」となる。モータ制御装置４０がバックアップ時の制御を実行した場合、第２制御信号を用いてモータ２０に駆動電力を供給した結果として、運転者のステアリング操作の補助が再開される。本実施形態では、バックアップ時の制御中において、運転者のステアリング操作を補助するアシスト力の最大値は「１００％」である。すなわち、本実施形態では、通常時とバックアップ時とで、同様のアシスト力が出力できるように設定されている。

第１実施形態の作用を説明する。
制御信号が入力される一のスイッチング素子に対して、制御信号を出力するドライバが複数接続されることがある。例えば、本実施形態では、駆動回路４３の各スイッチング素子に対して、第１モータ制御信号Ｓｍ１を出力する第１プリドライバ５２及び第２モータ制御信号Ｓｍ２を出力する第２プリドライバ６２が同一の接続線１００を通じて接続されている。この場合、第１プリドライバ５２が第１接続線１０１に第１モータ制御信号Ｓｍ１を出力し、第２プリドライバ６２が第２接続線１０２に第２モータ制御信号Ｓｍ２を出力することで、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２が同一の合流接続線１０３を通じて、駆動回路４３の一スイッチング素子にともに入力される。ここで、一例として、第１モータ制御信号Ｓｍ１がハイレベルの電圧を印加する電圧信号であり、第２モータ制御信号Ｓｍ２がローレベルの電圧を印加する電圧信号とする。比較例として、第１モータ制御信号Ｓｍ１の第１接続線１０１への出力及び第２モータ制御信号Ｓｍ２の第２接続線１０２への出力がともになされた場合には、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２は合流接続線１０３にともに流れることになる。この場合、例えば、ハイレベルの第１モータ制御信号Ｓｍ１がローレベルの第２モータ制御信号Ｓｍ２に影響されて、ハイレベルの第１モータ制御信号Ｓｍ１がローレベルの第２モータ制御信号Ｓｍ２に近付くように変化するおそれがある。第１モータ制御信号Ｓｍ１に応じて駆動回路４３の各スイッチング素子をオンオフさせることができないことから、モータ２０に駆動電力を適切に供給できず、モータ２０を適切に駆動できなくなるおそれがあった。これは、モータ制御信号に限らず、モータリレー制御信号及び電源リレー制御信号についても同様である。

この点、第１実施形態では、第１制御系統４１に異常が生じていない場合、第２プリドライバ６２から第２接続線１０２に第２モータ制御信号Ｓｍ２が出力されない。すなわち、第１制御系統４１に異常が生じていない場合、第２プリドライバ６２から駆動回路４３の各スイッチング素子へ第２モータ制御信号Ｓｍ２が入力されない。このため、第１制御系統４１に異常が生じていない場合、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２が、同一の接続線１００を通じて、駆動回路４３の各スイッチング素子にともに入力されることが抑えられている。これにより、第１制御系統４１に異常が生じていない場合、第１モータ制御信号Ｓｍ１の状態が第２モータ制御信号Ｓｍ２の状態に影響されることに起因した、第１モータ制御信号Ｓｍ１の状態から第２モータ制御信号Ｓｍ２の状態への変化を抑えることができる。また、第１制御系統４１に異常が生じている場合、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２が、同一の接続線１００を通じて、駆動回路４３の各スイッチング素子にともに入力されることが抑えられている。このため、第１制御系統４１に異常が生じている場合、第２モータ制御信号Ｓｍ２の状態が第１モータ制御信号Ｓｍ１の状態に影響されることに起因した、第２モータ制御信号Ｓｍ２の状態から第１モータ制御信号Ｓｍ１の状態への変化を抑えることができる。これは、モータ制御信号に限らず、モータリレー制御信号及び電源リレー制御信号についても同様である。

第１実施形態の効果を説明する。
（１）各制御信号のうち一方の制御信号の状態が他方の制御信号の状態へ変化することが抑えられるため、モータ２０に駆動電力を適切に供給できるようになり、モータ２０を適切に駆動することができる。

（２）第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２は、途中で合流することになる接続線１００を介して駆動回路４３の各スイッチング素子に入力されることになる。しかし、各スイッチング素子に一方の制御信号が入力されるとともに他方の制御信号が入力されない上記前提構成を採用しているため、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２が駆動回路４３の各スイッチング素子に接続線１００を通じてともに入力されることが抑えられている。このため、一方のモータ制御信号の状態が他方のモータ制御信号の状態に影響されることに起因した、一方のモータ制御信号の状態から他方のモータ制御信号の状態への変化を抑えることができる。

（３）第１モータリレー制御信号Ｓｌ１及び第２モータリレー制御信号Ｓｌ２は、途中で合流することになる接続線１１０を通じて各モータリレーに入力されることになる。しかし、各スイッチング素子に一方の制御信号が入力されるとともに他方の制御信号が入力されない上記前提構成を採用しているため、第１モータリレー制御信号Ｓｌ１及び第２モータリレー制御信号Ｓｌ２が各モータリレーにともに入力されることが抑えられている。このため、一方のモータリレー制御信号の状態が他方のモータリレー制御信号の状態に影響されることに起因した、一方のモータリレー制御信号の状態から他方のモータリレー制御信号の状態への変化を抑えることができる。

（４）第１電源リレー制御信号Ｓｂ１及び第２電源リレー制御信号Ｓｂ２は、途中で合流することになる接続線１２０を通じて各電源リレーに入力されることになる。しかし、各スイッチング素子に一方の制御信号が入力されるとともに他方の制御信号が入力されない上記前提構成を採用しているため、第１電源リレー制御信号Ｓｂ１及び第２電源リレー制御信号Ｓｂ２が各電源リレーにともに入力されることが抑えられている。このため、一方の電源リレー制御信号の状態が他方の電源リレー制御信号の状態に影響されることに起因した、一方の電源リレー制御信号の状態から他方の電源リレー制御信号の状態への変化を抑えることができる。

（５）第１プリドライバ５２及び第２プリドライバ６２のうち一方のプリドライバの出力端子は、ハイインピーダンス状態に設定される。この場合、当該ハイインピーダンス状態に設定された出力端子では、当該出力端子から出力される制御信号が接続線１００へ流れにくくなる。これにより、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２が、同一の接続線１００を通じて、駆動回路４３の各スイッチング素子にともに入力されることを抑えることができる。このため、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２のうち一方のモータ制御信号の状態が他方のモータ制御信号の状態に影響を与えることを抑えることができる。これは、モータリレー制御信号及び電源リレー制御信号についても同様である。

（６）自動車向けの機能安全性規格としてＩＳＯ２６２６２が存在する。ＩＳＯ２６２６２の対象には、車載電子システムのみならず、その構成要素である電子機器、電子制御装置、及びソフトウェア等も含まれる。ＩＳＯ２６２６２では、電子制御されるシステムの機能に異常が発生したときの事象の評価結果から得られる過酷度、ハザードの発生頻度、及び回避可能性の３つの指標に基づき、ハザードを評価する指標であるＡＳＩＬ（Automotive Safety Integrity Level：自動車安全水準）を決定する。ＡＳＩＬには、ハザードの程度の低い方から順に、「ＱＭ（Quality Management）、Ａ、Ｂ、Ｃ、Ｄ」の５つのランクが定められている。「ＱＭ」とは、機能安全を適用しなくてもよい通常の品質管理をいう。システムを設計する際には、システムがどのＡＳＩＬに相当するかを決定し、その決定したＡＳＩＬに応じた安全対策を施す必要がある。「ＱＭ＜Ａ＜Ｂ＜Ｃ＜Ｄ」の順に高いレベルのＡＳＩＬに応じた安全対策が求められる。

一般にＥＰＳの分野では、比較的に高いレベルのＡＳＩＬに応じた安全対策が求められる。これに対応するかたちで、ＥＰＳのモータ制御装置の構成要素を複数系統に冗長化する技術が多数提案されている。しかしながら、ＥＰＳのモータ制御装置の構成要素をすべて冗長化すると、モータ制御装置の構成要素の部品点数が増加してしまうため、モータ制御装置の製造コストが大きく増加するおそれがある。とりわけ、多数のスイッチング素子からなる駆動回路等は高価であることから、駆動回路の冗長化はモータ制御装置の製造コストの増加に対する影響が大きい。

この点、本実施形態のモータ制御装置４０は、駆動回路４３等については冗長しない一方、第１制御部５１を含む第１制御系統４１及び第２制御部６１を含む第２制御系統４２を冗長している。これにより、駆動回路も冗長化したモータ制御装置と比べて、安価に製造することが可能になる。したがって、本実施形態のモータ制御装置４０をＥＰＳ１に適用する場合、高いレベルのＡＳＩＬを実現するための安全対策と、低い製造コストとを両立したモータ制御装置を提供することができる。

（７）本実施形態では、駆動回路４３については冗長しないようにしている。しかし、様々な要因により駆動回路４３の各スイッチング素子は故障することも考えられる。この点、本実施形態では、駆動回路４３の各スイッチング素子がオープン故障する等して、三相のうち一相について通電不良な状況が生じたとしても、当該一相を除く二相に対して駆動電力を供給する二相駆動を実行することで、モータ２０の駆動を継続できる。

（８）第１制御系統４１に異常が生じていない場合、第２プリドライバ６２、第２モータリレードライバ６３、及び第２電源リレードライバ６４は、電力が供給されないことで動作を停止している。第２プリドライバ６２、第２モータリレードライバ６３、及び第２電源リレードライバ６４は、第１制御系統４１に異常が生じて、バックアップ時の制御が実行される場合に、電力が供給されることで動作を開始する。この点、本実施形態では、始動スイッチ３４がオフからオンに切り替えられたときのイニシャルチェック中に各ドライバが正常に動作するかどうかを検査していることから、第１制御系統４１に異常が生じたときに第２プリドライバ６２、第２モータリレードライバ６３、及び第２電源リレードライバ６４へと素早く切り替えて動作することが期待できる。このため、バックアップ時の制御を適切にかつ素早く実行できる。

＜第２実施形態＞
モータ制御装置の第２実施形態を図面に従って説明する。ここでは、第１実施形態との違いを中心に説明する。

図１０に示すように、第２実施形態では、各ドライバと各スイッチング素子との間の接続線にスイッチが設けられている。
第１プリドライバ５２から延びる第１接続線１０１には、第１スイッチ１０１ａが設けられている。第２プリドライバ６２から延びる第２接続線１０２には、第２スイッチ１０２ａが設けられている。第１スイッチ１０１ａは、例えば第１制御部５１に接続されている。第１制御部５１は、第１スイッチ１０１ａのオンオフを制御する。第２スイッチ１０２ａは、例えば第２制御部６１に接続されている。第２制御部６１は、第２スイッチ１０２ａのオンオフを制御する。第１スイッチ１０１ａは、第１制御系統４１に異常が生じていない場合に、オン、すなわち第１接続線１０１が導通された状態に切り替える。一方、第２スイッチ１０２ａは、第１制御系統４１に異常が生じていない場合に、オフ、すなわち第２接続線１０２が遮断された状態に切り替える。また、第１スイッチ１０１ａは、第１制御系統４１に異常が生じている場合に、オフ、すなわち第１接続線１０１が遮断された状態に切り替える。一方、第２スイッチ１０２ａは、第１制御系統４１に異常が生じている場合に、オン、すなわち第２接続線１０２が導通された状態に切り替える。

第１モータリレードライバ５３から延びる第１接続線１１１には、第１スイッチ１１１ａが設けられている。第２モータリレードライバ６３から延びる第２接続線１１２には、第２スイッチ１１２ａが設けられている。第１スイッチ１１１ａは、例えば第１制御部５１に接続されている。第１制御部５１は、第１スイッチ１１１ａのオンオフを制御する。第２スイッチ１１２ａは、例えば第２制御部６１に接続されている。第２制御部６１は、第２スイッチ１１２ａのオンオフを制御する。第１スイッチ１１１ａは、第１制御系統４１に異常が生じていない場合に、オン、すなわち第１接続線１１１が導通された状態に切り替える。一方、第２スイッチ１１２ａは、第１制御系統４１に異常が生じていない場合に、オフ、すなわち第２接続線１１２が遮断された状態に切り替える。また、第１スイッチ１１１ａは、第１制御系統４１に異常が生じている場合に、オフ、すなわち第１接続線１１１が遮断された状態に切り替える。一方、第２スイッチ１１２ａは、第１制御系統４１に異常が生じている場合に、オン、すなわち第２接続線１１２が導通された状態に切り替える。

第１電源リレードライバ５４から延びる第１接続線１２１には、第１スイッチ１２１ａが設けられている。第２電源リレードライバ６４から延びる第２接続線１２２には、第２スイッチ１２２ａが設けられている。第１スイッチ１２１ａは、例えば第１制御部５１に接続されている。第１制御部５１は、第１スイッチ１２１ａのオンオフを制御する。第２スイッチ１２２ａは、例えば第２制御部６１に接続されている。第２制御部６１は、第２スイッチ１２２ａのオンオフを制御する。第１スイッチ１２１ａは、第１制御系統４１に異常が生じていない場合に、オン、すなわち第１接続線１２１が導通された状態に切り替える。一方、第２スイッチ１２２ａは、第１制御系統４１に異常が生じていない場合に、オフ、すなわち第２接続線１２２が遮断された状態に切り替える。また、第１スイッチ１２１ａは、第１制御系統４１に異常が生じている場合に、オフ、すなわち第１接続線１２１が遮断された状態に切り替える。一方、第２スイッチ１２２ａは、第１制御系統４１に異常が生じている場合に、オン、すなわち第２接続線１２２が導通された状態に切り替える。

第１制御系統４１のなかでも第１制御部５１に異常が生じている場合には、第１制御部５１が第１スイッチ１０１ａ，１１１ａ，１２１ａをオフとすることができないことも想定される。そこで、本実施形態の第１スイッチ１０１ａ，１１１ａ，１２１ａは、第１制御部５１に異常が生じている場合に、自らをオフとするように設定されている。第１スイッチ１０１ａ，１１１ａ，１２１ａは、例えば、第１制御部５１との間の接続線を通じて第１制御部５１からの信号を得ることができない場合に、第１制御部５１に異常が生じていることを把握する。

図１０では、第１制御系統４１に異常が生じていない場合を図示している。この場合、第２プリドライバ６２から駆動回路４３の各スイッチング素子へ第２モータ制御信号Ｓｍ２が入力されないようにしているとともに、第１プリドライバ５２から駆動回路４３の各スイッチング素子へ第１モータ制御信号Ｓｍ１が入力されるようにしている。また、第２モータリレードライバ６３から各モータリレーへ第２モータリレー制御信号Ｓｌ２が入力されないようにしているとともに、第１モータリレードライバ５３から各モータリレーへ第１モータリレー制御信号Ｓｌ１が入力されるようにしている。また、第２電源リレードライバ６４から各電源リレーへ第２電源リレー制御信号Ｓｂ２が入力されないようにしているとともに、第１電源リレードライバ５４から各電源リレーへ第１電源リレー制御信号Ｓｂ１が入力されるようにしている。

第１制御系統４１に異常が生じている場合、第１プリドライバ５２から駆動回路４３の各スイッチング素子へ第１モータ制御信号Ｓｍ１が入力されないようにしているとともに、第２プリドライバ６２から駆動回路４３の各スイッチング素子へ第２モータ制御信号Ｓｍ２が入力されるようにしている。また、第１モータリレードライバ５３から各モータリレーへ第１モータリレー制御信号Ｓｌ１が入力されないようにしているとともに、第２モータリレードライバ６３から各モータリレーへ第２モータリレー制御信号Ｓｌ２が入力されるようにしている。また、第１電源リレードライバ５４から各電源リレーへ第１電源リレー制御信号Ｓｂ１が入力されないようにしているとともに、第２電源リレードライバ６４から各電源リレーへ第２電源リレー制御信号Ｓｂ２が入力されるようにしている。

第２実施形態の効果を説明する。
（９）第１スイッチ１０１ａ及び第２スイッチ１０２ａのうち一方のスイッチは、オフとされている。この場合、オフとされたスイッチが設けられている接続線では、当該接続線を通じて、駆動回路４３の各スイッチング素子にモータ制御信号が入力されることが抑えられる。これにより、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２が、駆動回路４３の各スイッチング素子にともに入力されることを抑えることができる。このため、第１モータ制御信号Ｓｍ１及び第２モータ制御信号Ｓｍ２のうち一方のモータ制御信号の状態が他方のモータ制御信号の状態に影響を与えることを抑えることができる。これは、モータリレー制御信号及び電源リレー制御信号についても同様である。

＜第３実施形態＞
モータ制御装置の第３実施形態を図面に従って説明する。ここでは、第２実施形態との違いを中心に説明する。

図１１に示すように、第３実施形態では、第２実施形態で接続線に設けられた各スイッチが各ドライバの内部に設けられている。
第１プリドライバ５２の内部には第１スイッチ５２ｂが設けられている。第２プリドライバ６２の内部には第２スイッチ６２ｂが設けられている。第１スイッチ５２ｂは、第１制御系統４１に異常が生じていない場合に、オン、すなわち第１接続線１０１に第１モータ制御信号Ｓｍ１が出力される状態に切り替える。一方、第２スイッチ６２ｂは、第１制御系統４１に異常が生じていない場合に、オフ、すなわち第２接続線１０２に第２モータ制御信号Ｓｍ２が出力されない状態に切り替える。また、第１スイッチ５２ｂは、第１制御系統４１に異常が生じている場合に、オフ、すなわち第１接続線１０１に第１モータ制御信号Ｓｍ１が出力されない状態に切り替える。一方、第２スイッチ６２ｂは、第１制御系統４１に異常が生じていない場合に、オン、すなわち第２接続線１０２に第２モータ制御信号Ｓｍ２が出力される状態に切り替える。

第１制御系統４１のなかでも第１制御部５１に異常が生じている場合には、第１制御部５１が第１スイッチ５２ｂをオフとすることができないことも想定される。そこで、本実施形態の第１スイッチ５２ｂは、第１制御部５１に異常が生じている場合に、自らをオフとするように設定されている。第１スイッチ５２ｂは、例えば、第１制御部５１との間の接続線を通じて第１制御部５１からの信号を得ることができない場合に、第１制御部５１に異常が生じていることを把握する。

第１モータリレードライバ５３の内部には第１スイッチ５３ｂが設けられている。第２モータリレードライバ６３の内部には第２スイッチ６３ｂが設けられている。また、第１電源リレードライバ５４の内部には第１スイッチ５４ｂが設けられている。第２電源リレードライバ６４の内部には第２スイッチ６４ｂが設けられている。第１スイッチ５３ｂの第１モータリレー制御信号Ｓｌ１の出力態様及び第１スイッチ５４ｂの第１電源リレー制御信号Ｓｂ１の出力態様は、第１スイッチ５２ｂの第１モータ制御信号Ｓｍ１の出力態様と同様である。また、第２スイッチ６３ｂの第２モータリレー制御信号Ｓｌ２の出力態様及び第２スイッチ６４ｂの第２電源リレー制御信号Ｓｂ２の出力態様は、第２スイッチ６２ｂの第２モータ制御信号Ｓｍ２の出力態様と同様である。

第３実施形態の効果を説明する。
（１０）第３実施形態は、第２実施形態と同様の効果を有する。また、第３実施形態では、各スイッチを各ドライバの内部に設けることから、第２実施形態と比べてモータ制御装置４０の部品点数を少なくすることができる。

＜第４実施形態＞
モータ制御装置の第４実施形態を図面に従って説明する。ここでは、第１～第３実施形態との違いを中心に説明する。

例えば、第２制御部６１の電流指令値演算部７１が演算するｑ軸電流指令値Ｉｑ＊の値は、第１制御部５１の電流指令値演算部７１が演算するｑ軸電流指令値Ｉｑ＊の値よりも小さくなるよう設定されている。

図９（ｂ）で示すように、本実施形態では、バックアップ時の制御中において、運転者のステアリング操作を補助するアシスト力の最大値は「３０％」である。すなわち、本実施形態では、第１制御系統４１の性能と第２制御系統４２の性能とは同様であるものの、バックアップ時に出力されるアシスト力が通常時に出力されるアシスト力よりも小さくなるように設定されている。

第４実施形態の効果を説明する。
（１１）バックアップ時に通常時よりも小さいアシスト力が出力されるように設定されていることから、ステアリングホイール１０の操舵感は重くなる。このことから、第１制御系統４１に異常が生じたことをステアリングホイール１０の操舵感を通じて運転者に伝えることができるようになる。

＜第５実施形態＞
モータ制御装置の第４実施形態を図面に従って説明する。ここでは、第４実施形態との違いを中心に説明する。

第５実施形態では、第２制御部６１、第２プリドライバ６２、第２モータリレードライバ６３、及び第２電源リレードライバ６４の性能は、第１制御部５１、第１プリドライバ５２、第１モータリレードライバ５３、及び第１電源リレードライバ５４の性能よりも低く設定されている。この場合の性能としては、例えば演算性能が挙げられる。このため、本実施形態では、第２制御系統４２の性能が第１制御系統４１の性能よりも低いことに対応して、バックアップ時に出力されるアシスト力が通常時に出力されるアシスト力よりも小さくなるように設定されている。ここでは、バックアップ時の制御中において、運転者のステアリング操作を補助するアシスト力の最大値を「３０％」に設定している。第５実施形態の効果は第４実施形態と同様である。

上記実施形態は次のように変更してもよい。また、以下の他の実施形態は、技術的に矛盾しない範囲において、互いに組み合わせることができる。
・上側スイッチング素子４３ａ～４３ｃ及び下側スイッチング素子４３ｄ～４３ｆの一部、あるいは全ては、ＭＯＳ－ＦＥＴ以外のスイッチング素子、例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等であってもよい。これは、Ｕ相モータリレー４７ｕ、Ｖ相モータリレー４７ｖ、Ｗ相モータリレー４７ｗ、及び電源リレー４８ａ，４８ｂについても同様である。

・トルクセンサ３１に異常が生じている場合、センサレス制御を実行することで、操舵トルクτを推定するようにしてもよい。これは、回転角センサ３２についても同様である。

・第１制御系統４１に接続されるトルクセンサと、第２制御系統４２に接続されるトルクセンサとを別個のトルクセンサとしてもよい。これは、回転角センサ３２についても同様である。

・バックアップ時のアシスト力の最大値は、通常時のアシスト力の最大値の半分に設定する等、適宜変更可能である。
・第１制御系統４１の異常を検出した場合、第１制御系統４１の各ドライバの動作を停止し、第２制御系統４２の各ドライバの動作を開始し、第２制御系統４２の切替時チェックを実行した後、バックアップ時の制御を開始するようにしてもよい。なお、第２制御系統４２の切替時チェックでは、第２制御系統４２の各ドライバが正常に動作するかどうかを検査している。第２制御系統４２の切替時チェックを行う場合、第２制御系統４２の切替時チェックを行わない場合と比べて、各ドライバが正常に動作するかどうかを検査していることから、より適切にバックアップ時の制御を実行できる。

・第１制御系統４１及び第２制御系統４２は、Ｕ相電流センサ４６ｕ、Ｖ相電流センサ４６ｖ、及びＷ相電流センサ４６ｗについて、その検出信号Ｓｕ，Ｓｖ，Ｓｗの振幅を増幅する増幅器を有していてもよい。この場合、Ｕ相電流センサ４６ｕ、Ｖ相電流センサ４６ｖ、及びＷ相電流センサ４６ｗは、それぞれ、第１制御系統４１の増幅器及び第２制御系統４２の増幅器の両方に同一の接続線によって接続されていてもよい。

・上記各実施形態では、各プリドライバ、各モータリレードライバ、各電源リレードライバについて、それぞれ、各スイッチング素子に一方の制御信号が入力されるとともに他方の制御信号が入力されない上記前提構成を採用していたが、これに限らない。例えば、各モータリレードライバについては、上記前提構成を採用しないようにしてもよく、各プリドライバ、各モータリレードライバ、及び各電源リレードライバのうちいずれか一つのドライバに上記前提構成を採用すればよい。

・上記各実施形態では、第１制御系統４１及び第２制御系統４２は、それぞれ、プリドライバ、モータリレードライバ、及び電源リレードライバを有していたが、これに限らない。例えば、モータ制御装置４０は、モータリレーを備えず、第１制御系統４１及び第２制御系統４２は、それぞれ、モータリレードライバを有さないようにしてもよい。また、モータ制御装置４０は、電源リレーを備えず、第１制御系統４１及び第２制御系統４２は、それぞれ、電源リレードライバを有さないようにしてもよい。

・上記各実施形態では、第１切替スイッチ５２ａ，５３ａ，５４ａは第１制御部５１に接続されていたが、これに限らない。例えば、第１切替スイッチ５２ａ，５３ａ，５４ａは通信ラインを介して第２制御部６１に接続されるようにしてもよい。第２制御部６１は、第１制御系統４１に異常が生じている場合、第１切替スイッチ５２ａ，５３ａ，５４ａをオフとし、第２切替スイッチ６２ａ，６３ａ，６４ａをオンとする。また、第１切替スイッチ５２ａ，５３ａ，５４ａは、第１制御部５１及び第２制御部６１の両方に接続されるようにしてもよい。なお、第１切替スイッチ５２ａ，５３ａ，５４ａが第２制御部６１に接続されるのであれば、第１切替スイッチ５２ａ，５３ａ，５４ａは、第１制御部５１に異常が生じている場合に自らをオフとする機能を有していなくてよい。これらは、第２切替スイッチ６２ａ，６３ａ，６４ａについても同様である。

・上記第２実施形態において、第１スイッチ１０１ａ，１１１ａ，１２１ａは、通信ラインを介して第２制御部６１に接続されるようにしてもよい。第２制御部６１は、第１制御系統４１に異常が生じている場合、第１スイッチ１０１ａ，１１１ａ，１２１ａをオフとし、第２スイッチ１０２ａ，１１２ａ，１２２ａをオンとする。また、第１スイッチ１０１ａ，１１１ａ，１２１ａは、第１制御部５１及び第２制御部６１の両方に接続されるようにしてもよい。なお、第１スイッチ１０１ａ，１１１ａ，１２１ａが第２制御部６１に接続されるのであれば、第１スイッチ１０１ａ，１１１ａ，１２１ａは、第１制御部５１に異常が生じている場合に自らをオフとする機能を有していなくてよい。これらは、第２スイッチ１０２ａ，１１２ａ，１２２ａについても同様である。また、これらは、第３実施形態の第１スイッチ５２ｂ，５３ｂ，５４ｂ及び第２スイッチ６２ｂ，６３ｂ，６４ｂについても同様である。

・第１接続線１０１及び合流接続線１０３が同一の線材によって構成され、当該線材における第１接続線１０１と合流接続線１０３との間に他の線材である第２接続線１０２が合流するようにしてもよい。また、第２接続線１０２及び合流接続線１０３が同一の線材によって構成され、当該線材における第２接続線１０２と合流接続線１０３との間に他の線材である第１接続線１０１が合流するようにしてもよい。このように、接続線１００の接続態様は適宜変更可能である。

・モータ制御装置４０は、電源リレー４８ａ，４８ｂのうちいずれか一方のみを備えるようにしてもよい。
・第１切替スイッチ５２ａ，５３ａ，５４ａ及び第２切替スイッチ６２ａ，６３ａ，６４ａは、ＭＯＳ－ＦＥＴ及びプリドライバにより構成されてもよいし、機械式スイッチで構成されてもよい。

・モータ制御装置４０は、制御系統を第１制御系統４１及び第２制御系統４２の２系統としていたが、制御系統を３系統以上としてもよい。
・第１プリドライバ５２、第１モータリレードライバ５３、第１電源リレードライバ５４、第２プリドライバ６２、第２モータリレードライバ６３、及び第２電源リレードライバ６４は、各切替スイッチを通じて電力が供給されることで動作している場合においても出力端子がハイインピーダンス状態に設定されるものであってもよい。例えば、各ドライバは、各切替スイッチを通じて電力が供給されることで動作していても、第１制御系統４１に異常が生じている場合には、各ドライバの内部抵抗を大きくすることで出力端子をハイインピーダンス状態に設定するものであってもよい。

・ｑ軸電流指令値Ｉｑ＊等の指令値は操舵トルクτに基づいて演算されるのに限らず、操舵角等の他の操舵状態に基づいて演算されてもよい。
・二相駆動制御部７３は、二相駆動を実行する場合、通電不良相以外の二相の両方についての相電流指令値を演算してもよい。この場合、二相駆動制御部７３は、当該二相の相電流指令値を用いて相電圧指令値を演算する。

・モータ２０によってステアリング軸１１にアシスト力を付与するＥＰＳ１に具体化して示したが、これに限らない。例えば、ラック軸１２に平行に配置された回転軸２１を有するモータ２０によってラック軸１２にアシスト力を付与するＥＰＳ１に具体化したステアリング装置であってもよい。また、ＥＰＳに限らず、例えばステアバイワイヤ式のステアリング装置に具体化してもよい。すなわち、モータ２０によって操舵機構２に動力を付与するステアリング装置であれば、どのようなものであってもよい。

・上記実施形態において、第１制御部５１は、１）コンピュータプログラム（ソフトウェア）に従って動作する１つ以上のプロセッサ、２）各種処理のうち少なくとも一部の処理を実行する特定用途向け集積回路（ＡＳＩＣ）等の１つ以上の専用のハードウェア回路、あるいは、３）それらの組み合わせ、を含む処理回路によって構成することができる。プロセッサは、ＣＰＵ並びに、ＲＡＭ及びＲＯＭ等のメモリを含み、メモリは、処理をＣＰＵに実行させるように構成されたプログラムコードまたは指令を格納している。メモリすなわち非一時的なコンピュータ可読媒体は、汎用または専用のコンピュータでアクセスできるあらゆる利用可能な媒体を含む。これは、第２制御部６１についても同様である。

４０…モータ制御装置
４１，４２…第１、第２制御系統
４３…駆動回路
４３ａ～４３ｃ…上側スイッチング素子
４３ｃ～４３ｆ…下側スイッチング素子
４７ｕ～４７ｗ…Ｕ相、Ｖ相、Ｗ相モータリレー
４８ａ，４８ｂ…電源リレー
５１，６１…第１、第２制御部
５２，６２…第１、第２プリドライバ
５３，６３…第１、第２モータリレードライバ
５４，６４…第１、第２電源リレードライバ
１００，１１０，１２０…接続線
１０１，１１１，１２１…第１接続線
１０２，１１２，１２２…第２接続線
１０３，１１３，１２３…合流接続線

Claims (7)

1. モータトルクの発生源であるモータの駆動を制御する第１制御系統及び第２制御系統を備えるモータ制御装置であって、
   複数のスイッチング素子を有し、
   前記第１制御系統は、第１指令信号を生成する第１制御部と、前記第１指令信号に基づいて前記各スイッチング素子のオンオフを規定する第１制御信号を生成する第１ドライバとを有し、
   前記第２制御系統は、第２指令信号を生成する第２制御部と、前記第２指令信号に基づいて前記各スイッチング素子のオンオフを規定する第２制御信号を生成する第２ドライバとを有し、
   前記各スイッチング素子は、前記第１ドライバ及び前記第２ドライバの両方に接続線によって接続されており、
   前記接続線は、前記第１ドライバから延びる第１接続線と、前記第２ドライバから延びる第２接続線と、前記第１接続線及び前記第２接続線が合流して接続されているとともに前記各スイッチング素子に接続されている合流接続線とを有しており、
   前記第１制御系統に異常が生じていない場合、前記第１ドライバから前記各スイッチング素子へ前記第１制御信号が入力される一方、前記第２ドライバから前記各スイッチング素子へ前記第２制御信号が入力されず、
   前記第１制御系統に異常が生じている場合、前記第２ドライバから前記各スイッチング素子へ前記第２制御信号が入力される一方、前記第１ドライバから前記各スイッチング素子へ前記第１制御信号が入力されないモータ制御装置。
2. 前記複数のスイッチング素子は、前記第１制御系統及び前記第２制御系統の両方が接続されている単一の駆動回路を構成するスイッチング素子を含み、
   前記第１ドライバは、前記駆動回路を構成するスイッチング素子のオンオフを規定する第１モータ制御信号を生成する第１プリドライバを含み、
   前記第２ドライバは、前記駆動回路を構成するスイッチング素子のオンオフを規定する第２モータ制御信号を生成する第２プリドライバを含み、
   前記駆動回路を構成するスイッチング素子は、前記第１プリドライバ及び前記第２プリドライバの両方に前記接続線によって接続されている請求項１に記載のモータ制御装置。
3. 前記複数のスイッチング素子は、駆動回路から前記モータへの給電経路の途中に設けられている単一のモータリレーを含み、
   前記第１ドライバは、前記モータリレーのオンオフを規定する第１モータリレー制御信号を生成する第１モータリレードライバを含み、
   前記第２ドライバは、前記モータリレーのオンオフを規定する第２モータリレー制御信号を生成する第２モータリレードライバを含み、
   前記モータリレーは、前記第１モータリレードライバ及び前記第２モータリレードライバの両方に前記接続線によって接続されている請求項１または２に記載のモータ制御装置。
4. 前記複数のスイッチング素子は、バッテリから駆動回路への給電経路の途中に設けられている単一の電源リレーを含み、
   前記第１ドライバは、前記電源リレーのオンオフを規定する第１電源リレー制御信号を生成する第１電源リレードライバを含み、
   前記第２ドライバは、前記電源リレーのオンオフを規定する第２電源リレー制御信号を生成する第２電源リレードライバを含み、
   前記電源リレーは、前記第１電源リレードライバ及び前記第２電源リレードライバの両方に前記接続線によって接続されている請求項１～３のいずれか一項に記載のモータ制御装置。
5. 前記第２ドライバは、前記第１制御系統に異常が生じていない場合、前記第２制御信号を出力する出力端子をハイインピーダンス状態に設定することで、前記第２ドライバから前記各スイッチング素子へ前記第２制御信号が入力されないようにしており、
   前記第１ドライバは、前記第１制御系統に異常が生じている場合、前記第１制御信号を出力する出力端子をハイインピーダンス状態に設定することで、前記第１ドライバから前記各スイッチング素子へ前記第１制御信号が入力されないようにしている請求項１～４のいずれか一項に記載のモータ制御装置。
6. 前記接続線における前記第１ドライバと接続される部分及び前記第２ドライバと接続される部分が合流する部分を合流部とするとき、
   前記接続線における前記第１ドライバと前記合流部との間の部分には、第１スイッチが設けられ、
   前記接続線における前記第２ドライバと前記合流部との間の部分には、第２スイッチが設けられ、
   前記第２ドライバは、前記第１制御系統に異常が生じていない場合、前記第２スイッチがオフされることで、前記第２ドライバから前記各スイッチング素子へ前記第２制御信号が入力されないようにしており、
   前記第１ドライバは、前記第１制御系統に異常が生じている場合、前記第１スイッチがオフされることで、前記第１ドライバから前記各スイッチング素子へ前記第１制御信号が入力されないようにしている請求項１～４のいずれか一項に記載のモータ制御装置。
7. 前記モータは、操舵装置にモータトルクを付与するものである請求項１～６のいずれか一項に記載のモータ制御装置。

Images