JP2022007340A - プリンター - Google Patents

Abstract

【課題】プリンターに搭載する回路基板に形成された高速伝送路に関して、伝送する高速信号の信号品質を維持させると共に不要輻射を低減させる。【解決手段】プリンターの回路基板における差動線路をなす信号ライン対のＶｉａ接続について、該Ｖｉａは信号ラインに配置されるＤＣカット用のコンデンサーの電極パッドのパターンの領域に配置させる。【選択図】図１Ａ

Description

本発明は回路基板を搭載したプリンターに関する。特に、プリンターに搭載される回路基板上に形成する高速データ伝送路の構成において、前記高速データ伝送路における回路基板を貫通するＶｉａの構造に関する。

プリンターのユーザーにとって、印刷の速度（スループット：単位時間に処理できる量）、即ち早く且つキレイに印刷が仕上がることが重要であって、特に産業用途の大型プリンターにおいてはその重要性が高まる。そして更にそれを如何に安価で実現できるかも重要となる。

そのためには、いかに早く印刷するデータ（画像等）を、プリンターを動作させるための制御データにする処理を行い、且つ実際の印刷対象物にインクを吐出する印刷ヘッドを搭載するユニットにその制御データを転送するか、が重要な要素となる。特に、産業用途向けのプリンターでは目的の印刷スループットを得るために複数の印刷ヘッドのユニットに向けて、各ユニット当たり１～５Gbps（Giga-Bite／秒）の印刷データを送る必要がある。またこの時、前述の制御データを生成する制御回路部は、各印刷ヘッドのユニットとは異なるユニットに構成されており、制御回路部のユニットと印刷ヘッドのユニット間は上記データを通信するためのケーブルで接続されている。

上記のようなデータを転送するために、ＵＳＢ３．０やＰＣＩ－Ｅｘｐｒｅｓｓ（ＰＣＩｅ）といった規格のデバイスも使用されており、その信号の伝送路として差動線路が使用されている。差動線路の構成としては、ＧＮＤ電極と２本の信号ライン（信号ライン対と呼ぶ）を使い、データ転送時に信号ライン対はそれぞれＧＮＤに対して電圧で、２本の各信号ラインは互いに一方の信号ラインの電位がHighに対して他方の信号ラインがLowとなる関係で、高速の信号を転送している。

このような差動線路の回路基板での構成方法に関しては、特開２００７－１４２３０７公報で図示されている。

特開２００７－１４２３０７号公報

しかしながら、上記の方法には次のような課題があった。回路基板に差動線路を形成する場合、回路基板の機能から実装効率を上げるために回路基板にＶｉａを形成して、信号ラインを形成する層を変化させる必要がある。しかし、このＶｉａが高速の信号の高周波成分の伝送を阻害するため、伝送する高速信号の波形を訛らし、即ち信号品質を劣化し、高速信号の伝送を困難にする、という課題があった。

また、ＵＳＢ３．０やPCI－Express等の規格では、信号を送受信するデバイス（IC）間では、送信・受信する信号ライン間においてＤＣ（直流）成分をカットするためのＤＣカットコンデンサー（コンデンサー）が必ず挿入される。また、上述したように、それぞれのユニット内に置かれる回路基板間を通信するケーブルを接続するためのコネクターをそれぞれの回路基板上に配置することになり、またこういった差動線路であり、差動信号を伝送する信号ライン対も複数、回路基板上に構成される。そのため、Ｖｉａを使って差動線路を構成する信号ライン対を回路基板内の層を移動させることは回路基板の実装効率を高める上で極めて重要なことになる。

本発明は、このような課題を鑑みてなされたものであって、その目的とするところは、回路基板に形成する差動線路を伝送する高速信号の品質を悪化させることなく、且つ回路基板の効率を高めることが可能な、該差動線路を構成する信号ライン対のＶｉａを適用した回路基板を搭載した、プリンターを提供することである。

［適用例１］
回路基板上に形成される信号ライン対よりなる差動線路であって、前記信号ライン対は前記回路基板の一方の面に形成された第１の信号ライン対と前記回路基板の他方の面に形成された第２の信号ライン対とからなり、前記第１の信号ライン対と前記第２の信号ライン対は、前記回路基板の前記一方の面から前記他方の面へ貫通する１対のＶｉａにより前記第１の信号ライン対及び前記第２の信号ライン対を電気的に接続する構成であって、前記第１の信号ライン対は部品搭載するための電極パターンを有し、前記Ｖｉａは前記部品搭載するための電極パターンの領域内に形成し電気的に接続させた、回路基板を搭載した、ことを特徴とするプリンターである。

この形態により、回路基板に形成される高速信号を伝送する差動線路を回路基板の表面から裏面へ移動させる際、上記Ｖｉａの構成により信号品質の劣化を低減できる回路基板を搭載したプリンターを提供できる。

［適用例２］
前記回路基板の前記一方の面及び前記他方の面の面内の方向において、前記第１の信号ライン対にスペースをおいて両側方から挟む第１のＧＮＤ電極を有し、前記第２の信号ライン対にスペースをおいて両側方から挟む第２のＧＮＤ電極を有し、前記第１のＧＮＤ電極と前記第２のＧＮＤ電極は、前記回路基板の前記一方の面から前記他方の面へ貫通する１対のＶｉａにより電気的に接続され、前記ＧＮＤ電極を接続する１対のＶｉａと前記信号ライン対を接続する1対のＶｉａは前記回路基板の面内方向で直線状に配置した、前記回路基板を搭載したプリンターである。

この構成により、Ｖｉａにより発生する信号品質の劣化を更に低減できる回路基板を搭載したプリンターを提供できる。

［適用例３］
回路基板上に形成される信号ライン対よりなる差動線路であって、前記信号ライン対は前記回路基板の一方の面に形成された第１の信号ライン対と前記回路基板の他方の面に形成された第２の信号ライン対とからなり、前記第１の信号ライン対と前記第２の信号ライン対は、前記回路基板の前記一方の面から前記他方の面へ貫通する１対のＶｉａにより前記第１の信号ライン対及び前記第２の信号ライン対を電気的に接続する構成であって、前記第１の信号ライン対は部品搭載するための電極パターンを有し、前記１対のＶｉａはそれぞれ前記回路基板の前記一方の面から前記他方の面への方向に対して導体が筒状であって、前記回路基板の前記一方の面において前記１対のＶｉａのそれぞれのＶｉａの一部であって前記導体からなるランドパターン領域を有し、前記それぞれのＶｉａの前記ランドパターン領域が前記部品搭載するための電極パターンに接する形態で電気的に接続させた、前記回路基板を搭載した、ことを特徴とするプリンターである。

この構成により、ドリル加工で形成される貫通Ｖｉａ構造を使用する廉価な回路基板であっても、信号品質の劣化を低減できる回路基板を搭載したプリンターを提供できる。

［適用例４］
前記回路基板の前記一方の面及び前記他方の面の面内の方向において、前記第１の信号ライン対をスペースをおいて両側方から挟む第１のＧＮＤ電極を有し、前記第２の信号ライン対をスペースをおいて両側方から挟む第２のＧＮＤ電極を有し、前記第１のＧＮＤ電極と前記第２のＧＮＤ電極は、前記回路基板の前記一方の面から前記他方の面へ貫通する１対のＶｉａにより電気的に接続され、前記一対のＶｉａはそれぞれ前記回路基板の前記一方の面から前記他方の面への方向に対して導体が筒状であって、前記ＧＮＤ電極を接続する一対のＶｉａと、前記信号ライン対を接続する一対のＶｉａは前記回路基板の面内方向で直線状に配置した、前記回路基板を搭載したプリンターである。

この構成より、ドリル加工で形成される貫通Ｖｉａ構造を使用するによる廉価な回路基板であっても、Ｖｉａの構造により発生する信号品質の劣化を更に低減できる回路基板を搭載したプリンターを提供できる。

［適用例５］
前記第１の信号ライン対に搭載される部品は信号ラインに重畳する直流成分をカットするための一対のコンデンサーである、前記回路基板を搭載したプリンターである。

この構成によりＰＣＩｅ、ＵＳＢ３．０といった高速伝送路の規格にも適用できる回路基板を搭載したプリンターを提供できる。

［適用例６］
前記第１の信号ライン対又は第２の信号ライン対は、前記回路基板上で前記回路基板の外部と通信するためのケーブルと接続するためのコネクターに電気的に接続している。

この構成により、ケーブルを接続した際に発生する伝送した信号に起因する周波数成分の不要輻射（ＥＭＣ）のリスクを低減できる回路基板を搭載したプリンターを提供できる。

本発明に係わるプリンターの回路基板に形成される差動線路の実施形態を示した図であり、該回路基板における板面方向（基板を表面より裏面を透かして見た方向）の構造を説明した図である。 本発明に係わるプリンターの回路基板に形成される差動線路の実施形態を示した図であり、図１ＡのＡ－Ａ’部における断面方向の構造を説明した図である。 本発明に係わるプリンターの回路基板に形成される差動線路の実施形態のシミュレーション検討に関して示した図であり、該回路基板における板面方向のモデルの構造を説明した図である。 本発明に係わるプリンターの回路基板に形成される差動線路の実施形態のシミュレーション検討に関して示した図であり、図２ＡのＣ－Ｃ’部における断面方向のモデルの構造を説明した図である。 従来のプリンターの回路基板に形成された差動線路のシミュレーション検討に関して示した図であり、該回路基板における板面方向のモデルの構造を説明した図である。 従来のプリンターの回路基板に形成された差動線路のシミュレーション検討に関して示した図であり、図３ＡのＤ－Ｄ’部における断面方向のモデルの構造を説明した図である。 本発明に係わるプリンターの回路基板に形成される差動線路のシミュレーション検討結果を示した図である。 本発明に係わるプリンターの回路基板に形成される差動線路の他の実施形態を示した図であり、該回路基板における板面方向の構造を説明した図である。 本発明に係わるプリンターの回路基板に形成される差動線路の他の実施形態を示した図であり、図５ＡのＢ－Ｂ’部における断面方向の構造を説明した図である。

以下、本発明に係わるプリンターに適用した回路基板１００における差動線路の構成について、図面を参照して説明する。

１．実施形態
１－１．本発明に係わるプリンターに適用した回路基板１００における差動線路の構成
本発明に係わるプリンターに適用した回路基板１００における差動線路の実施の形態は、ＵＳＢ３．０、及びＰＣＩｅ等で規格化された高速信号システムで適用されるものであって、データの転送レートが１Gbpsを超える差動伝送路である。そのため、信号を送受信するデバイス（IC）間に形成する差動線路には信号に重畳される直流成分（ＤＣ）をカットするためのコンデンサー（ＤＣカットコンデンサー）１７１、１７２が挿入される構成をとる。
図１Ａは、本発明に係わるプリンターの回路基板１００に形成される差動線路の実施形態を示した図であり、該回路基板における板面方向（基板を表面より裏面を透かして見た方向）の構造を説明した図である。また、図１Ｂは図１ＡのＡ－Ａ’部における断面方向の構造を説明した図である。

図１Ａと図１Ｂで示す差動線路は回路基板１００の表面１００Ａ（一方の面）に差動線路の信号ライン対１１１、１１２（第１の信号ライン対）を形成し、回路基板１００の裏面１００Ｂ（他方の面）に差動線路の信号ライン対１２１、１２２（第２の信号ライン対）を形成している。各信号ライン１１１、１１２はそれぞれ伝送する信号のＤＣ成分をカットするコンデンサー１７１、１７２のそれぞれの一方の端子電極と接続する電極パッド１１１Ａ、１１２Ａと接続している。コンデンサー１７１、１７２のそれぞれの他方の端子電極は回路基板１００の表面１００Ａ面上の電極パッド１１１Ｂ、１１２Ｂと接続している。

電極パッド１１１Ｂ、１１２Ｂは、回路基板１００の裏面１００Ｂに形成した差動線路の信号ライン対１２１、１２２と電極パッド１１１Ｂ、１１２Ｂのそれぞれのパターン内に形成したＶｉａ１０３、１０４により接続されている。Ｖｉａ１０３、１０４は回路基板１００の表面１００Ａから裏面１００Ｂへ貫通している。この構成が本実施の形態の第１の特徴である。図１Ｂは図１Ａの構成を断面方向から説明した図であり、信号ライン１２１は電極パッド１１１Ｂ及び電極パッド１１１Bのパターン内に形成したＶｉａ１０３により接続した構成となっている。図示していないが、信号ライン１２２も同様に電極パッド１１２Ｂ及び電極パッド１１２Bのパターン内に形成したＶｉａ１０４により接続した構成となっている。

尚、信号ライン対１１１、１１２及び信号ライン対１２１、１２２はそれぞれ回路基板１００内部の層に形成されるＧＮＤ電極（ベタパターン）１１０、１２０と積層方向で対向する構造となっており、それぞれの信号ライン対は信号伝送方向（Ａ⇔Ａ’方向）でマイクロストリップ線路構造となっている。

更に、信号ライン対１１１、１１２及び信号ライン対１２１、１２２はそれぞれの両サイド方向にＧＮＤ電極１０１、１０２、及びＧＮＤ電極１０７、１０８が配置されており、ＧＮＤ電極１０１はＶｉａ１０３のサイド方向に形成したＶｉａ１０５を介してＧＮＤ電極１０７に接続している。Ｖｉａ１０５は回路基板１００内層のＧＮＤ電極１１０、１２０にも接続している。同様に、ＧＮＤ電極１０２は電極パッド１１２Ｂのパターン内に形成したＶｉａ１０４のサイド方向に形成したＶｉａ１０６を介してＧＮＤ電極１０８に接続している。Ｖｉａ１０６は回路基板１００内層のＧＮＤ電極１１０、１２０にも接続している。
この構成が本実施の形態の第２の特徴である。Ｖｉａ１０３、１０４、１０５、１０６は信号伝送方向に対して略垂直の方向（回路基板１００の面内方向）に各Ｖｉａの中心が略一直線になるように配置されることが好ましく、Ｖｉａ１０３とＶｉａ１０５の間隔、及びＶｉａ１０４とＶｉａ１０６の間隔はそれぞれ基板製造プロセスで許される最小の距離で配置されることが好ましい。

尚、ＧＮＤ電極１０１、１０２、及びＧＮＤ電極１０７、１０８はそれぞれ形成された面で電気的に接続するのは任意であり、図１Ａでは図示していないが、ＧＮＤ電極１０１、１０２は電極パッド１１１Ｂ及び、１１２Ｂとの間にスペースをとって、電極パッド１１１Ｂ、１１２Ｂの付近でＧＮＤ電極１０１、１０２の間を表面１００Ａ上で電極パターンを追加・延長して短絡することが好ましい。

本発明に係わるプリンターに適用した回路基板１００における差動線路の構成の効果について、電磁界シミュレーションにより検討した。図２Ａは本発明に係わるプリンターの回路基板１００に形成される差動線路の実施形態をシミュレーション検討した際の状況を説明した図であり、該回路基板１００における板面方向のモデルの構造を説明した図である。また、図２Ｂは図２ＡのＣ－Ｃ’部における断面方向のモデルの構造を説明した図である。図１Ａ及び図１Ｂと同一の番号は同一の部位及び機能である。

回路基板１００の形状は差動信号の伝送方向に３００ｍｍ、幅方向に２００ｍｍとし、基板厚みとして１ｍｍとした。回路基板１００の材質としてガラスエポキシ基板を想定し、比誘電率を４．３とした。回路基板１００の表面１００Ａの信号ライン対１１１、１１２（電極パッド１１１Ａ、１１２Ａは省略している。）はそれぞれ信号伝送方向の長さを９９．５ｍｍとし、各線幅を１８５μｍとして、信号ライン間隔を１８０μｍとし、導体厚みは３５μｍに設定した。
尚、本検討における回路基板１００に設定する導体パターンは銅箔よりなり導体厚みとして３５μｍの設定としている。また、信号ライン対１１１、１１２と回路基板１００の内層のＧＮＤ電極（ベタパターン）１１０との距離を１００μｍとして、信号ライン対１１１、１１２の差動インピーダンスが約１００Ωとなるように設定している。

回路基板１００の裏面１００Ｂの信号ライン対１２１、１２２はそれぞれ信号伝送方向の長さを９９．５ｍｍとし、各線幅を１８５μｍとして、信号ライン間隔を１８０μｍとし、導体厚みは３５μｍに設定した。また、信号ライン対１２１、１２２と回路基板１００の内層のＧＮＤ電極（ベタパターン）１２０との距離を１００μｍとして、信号ライン対１２１、１２２の差動インピーダンスが約１００Ωとなるように設定している。信号ライン対１２１、１２２はそれぞれＶｉａ１０３、１０４を介して回路基板１００の表面１００Ａ側に電極として３５μｍの厚みでそれぞれ露出させ、電極パッド１１１Ｂ、１１２Ｂを省略している。
尚、Ｖｉａの直径は３００μｍとしている。Ｖｉａ１０３、１０４と信号ライン対１１１、１１２より信号伝送方向でのそれぞれ１ｍｍ間隙が形成される。この間隙に１００５形状（１．０×０．５×０．５ｍｍ）のＤＣカットコンデンサー１７１、１７２を挿入している。該ＤＣカットコンデンサーについては、０．１μＦの定数とするが、本検討ではコンデンサーメーカーが提供するＳＰＩＣＥモデルで置き換え、電磁界シミュレーションに組み入れている。

信号ライン対１１１、１１２及び信号ライン対１２１、１２２はそれぞれの両サイドの方向に３００μｍのスペースをおいてＧＮＤ電極１０１、１０２、及びＧＮＤ電極１０７、１０８をそれぞれ配置している。更に、ＧＮＤ電極１０１はＶｉａ１０３のサイド方向に形成したＶｉａ１０５（直径３０μｍ）を介してＧＮＤ電極１０７に接続している。Ｖｉａ１０５は回路基板１００内層のＧＮＤ電極１１０、１２０にも接続している。同様に、ＧＮＤ電極１０２はＶｉａ１０６（直径３０μｍ）を介してＧＮＤ電極１０８に接続している。Ｖｉａ１０６は回路基板１００内層のＧＮＤ電極１１０、１２０にも接続している。この構成によりＶｉａ１０３、１０４、１０５、１０６は信号伝送方向に対して垂直の方向に各Ｖｉａの中心が一直線に配置される。
尚、Ｖｉａ１０３、１０４、１０５、１０６の隣り合うＶｉａの間隔は各Ｖｉａの中心からそれぞれ１ｍｍに設定している。

本発明に係わる実施の形態の検討における電磁界シミュレーションでは信号ライン対１２１、１２２の回路基板１００の基板端部側にそれぞれポート１（Ｐ１）、ポート３（Ｐ３）、信号ライン対１１１、１１２の回路基板１００の基板端部側にそれぞれポート２（Ｐ２）、ポート４（Ｐ４）を配置して４ポートのSパラメーターの抽出をおこなった。

尚、比較のために従来の構成として、差動線路をＵＳＢ３．０、ＰＣＩｅ等の高速な差動伝送路に適用したモデルを検討した。図３Ａは、従来の差動線路のシミュレーション検討に関して示した図であり、該回路基板１００における板面方向のモデルの構造を説明した図である。図３Ｂは図３ＡのＤ－Ｄ’部における断面方向のモデルの構造を説明した図である。図１Ａ、図１Ｂ、図２Ａ、図２Ｂと同一の番号は同一の部位及び機能である。

従来の構成においては、ＤＣカットコンデンサー１７１，１７２に接続する一方の側の信号ライン対において、回路基板１００の表面１００Ａから裏面１００Ｂへと信号ライン対の形成する層を変化させた場合であって、信号ライン８１１、８１２は表面１００Ａに形成されており、信号ライン８２１、８２２は裏面１００Ｂに形成されており、それぞれの信号ラインはＶｉａ８０１、８０２によって接続されている。信号ライン８１１、８１２のＶｉａ８０１、８０２に接続した端部とは反対側の端部はＤＣカットコンデンサー１７１、１７２と接続するための電極パッドが本来は形成されるが、本検討では電極パッド部分を信号ラインが延長した形状とした。

図３Ａにおいて、板面方向から見た信号ライン８１１と信号ライン８２１及び信号ライン８１２と信号ライン８２２のＤＣカットコンデンサー１７１、１７２に接続する端部からその反対側の端部までの信号の伝送方向の長さはそれぞれの９９．５ｍｍとなっており、図２Ａにおける信号ライン１２１とＶｉａ１０３を合わせた信号の伝送方向の長さと、及び信号ライン１２２と、Ｖｉａ１０４を合わせた信号の伝送方向の長さを等しくしている。
尚、Ｖｉａ８０１は信号ライン８１１と信号ライン８２１のそれぞれの信号の伝送方向の長さが等しくなる箇所に配置している。またＶｉａ８０２も信号ライン８１２と信号ライン８２２のそれぞれの信号の伝送方向の長さが等しくなる箇所に配置している。信号ライン８１１、８１２及び、信号ライン８２１、８２２はそれぞれ幅を１８５μｍ、各信号ライン間隔を１８０μｍ、導体厚みは３５μｍとして、信号ライン対の差動インピーダンスが約１００Ωとなるように設定している。

この従来の形態の検討における電磁界シミュレーションでは信号ライン対８２１、８２２の回路基板１００の基板端部側にそれぞれポート１（Ｐ１）、ポート３（Ｐ３）、信号ライン対１１１、１１２の回路基板１００の基板端部側にそれぞれポート２（Ｐ２）、ポート４（Ｐ４）を配置して４ポートのSパラメーターの抽出をおこなった。

本発明に係わる実施の形態のモデル及び従来の形態のモデルに関して電磁界シミュレーションにより得られたそれぞれのＳパラメーターに関して、差動信号の伝達状況を評価するために、Ｐ１とＰ３の組（１）、Ｐ２とＰ４の組（２）を入出力部とするミックスモードＳパラメーターに変換し、その中の（１）と（２）の間の差動信号の順伝達係数（Ｓｄｄ２１）に関して比較を行う。
図４は（Ｘ）本発明に係わる実施の形態のモデルと（Ｙ）従来の形態のモデルの差動信号の伝達における挿入損失（Ｓｄｄ２１）の結果を比較した図である。図示したグラフは横軸が周波数であり、縦軸はＧａｉｎであり、グラフが下側になるほど損失が大きいことを示す。

図４のグラフより特に４ＧＨｚ以上の帯域において、（Ｘ）は滑らかに損失が増えていく傾向であるが、（Ｙ）は（Ｘ）に対して０．５～１ｄＢの落ち込みを伴って損失が増えていく傾向が出ている。これは、（Ｙ）においてはＶｉａ８０１、８０２によるインピーダンス不整合を生じ、通過する周波数成分に対して定在波が起きているためである。

ＤＣカットコンデンサー１７１、１７２は主たる容量成分（Ｃ０：０．１μＦ）と共に部品形状による等価直列インダクタンス（Ｌ：０．４ｎＨ程度）を有するが、
高周波帯において自己共振周波数を生じても、２．５Ｇｂｐｓ、５Ｇｂｐｓといった高速信号の伝送下では広帯域に渡って低インピーダンスの状態であり、所謂ＡＣ短絡の状態となる。従来の形態におけるＶｉａ８０１、８０２は信号ライン対８２１、８２２と信号ライン対８１１、８１２の接続部におけるインピーダンス変化（原因は主としてインダクタンス成分。１ｎＨ程度以下）を生じさせ、通過する周波数成分に対して定在波発生の原因となる。これに対して、本発明に係わる実施の形態である、ＤＣカットコンデンサー１７１、１７２の直近に配置したＶｉａ１０３、１０４の場合はＶｉａ１０３、１０４の有するインダクタンス成分を、ＤＣカットコンデンサーが有するＬ成分に含められた関係となり、ＤＣカットコンデンサーの高周波帯におけるインピーダンス特性にあまり変化を生じさせず、ＣカットコンデンサーのＡＣ短絡の状態もあまり変化が生じない。即ち、DCカットコンデンサーのC0の影響が、Ｌ及びＶｉａのインダクタンス成分の影響よりも圧倒的に大きいのでＶｉａ１０３、１０４のインダクタンス成分の寄与が無視できる状況になる、と考えられる。

高速なデータレートを伝送するパルス波形においてはパルス波の立ち上がり及び立ち下がり時間を短くする必要があり、例えば２．５Ｇｂｐｓでは、５０ｐｓ程度で立ち上がり、立ち下がりさせる必要がある。そのためには基本波となる１．２５ＧＨｚの第３高調波（３．７５ＧＨｚ）及び第５高調波（６．２５ＧＨｚ）の成分がある程度必要となる。５Ｇｂｐｓでは第３高調波（７．５ＧＨｚ）及び第５高調波は１２．５ＧＨｚの成分が必要となる。従って、高調波成分が（Ｙ）のＳｄｄ２１のグラフのように落ち込み部が高速信号の高調波帯に当たるとパルス波形の立ち上がり時間を遅くさせ、それにより波形品質が劣化し、受信側で信号の認識を誤る所謂エラーレートを悪化させる。それに対し、（Ｘ）は高周波帯（高調波帯）における差動伝送の損失は滑らかに増えていく傾向であるので、伝送する信号の品質維持ができるため、優れているといえる。

更に、（Ｙ）の伝送損失について前述したように、Ｖｉａ８０１、８０２により定在波を起こす周波数特性となるので、伝送線路の場所により伝送する信号の電圧及び電流が増減する状態となる。（Ｙ）の伝送線路で回路基板１００から差動信号を外部に取り出すケーブルが接続される場合は、この定在波が該ケーブルに伝達され、定在波となった周波数成分は回路基板とケーブルの組み合わせた形態による意図しないアンテナを介して、外界に向かって放射を起こす、所謂不要輻射を起こすリスクが高まる。

２．他の実施の形態
図５Ａは本発明に係わるプリンターの回路基板１００に形成される差動線路の他の実施形態を示した図であり、該回路基板における板面方向の構造を説明した図である。また図５Ｂは図５ＡのＢ－Ｂ’部における断面方向の構造を説明した図である。図１Ａ、図１Ｂと同一の番号は同一の部位及び機能である。
他の実施の形態では、差動線路を形成する回路基板１００に関して両面貫通Ｖｉａ構造で、Ｖｉａの電極形状が中央部で空洞の円筒形となる回路基板に対する差動線路の構造である。Ｖｉａ２０３、２０４の中央部が空洞となる場合、部品搭載のための電極パッド領域内にＶｉａを形成すると搭載部品の電極端子を接続・固定する半田の該空洞部への流れ込みが生じ、該接続・固定が不安定となるため、部品搭載の電極パッド領域内にＶｉａを形成することはできない。そのため、Ｖｉａ２０３、２０４の配置をＶｉａに形成されるＶｉａランドと部品搭載のための電極パッドを直接接続させた構造である。尚、該Ｖｉａランド及びその内部の表面には半田レジストが塗布されるため、搭載部品の電極端子を接続・固定する半田の流れ込みは生じない。

図５Ａ及び図５Ｂにおいて、Ｖｉａ２０３は回路基板１００の表面１００Ａ及び裏面１００ＢにおいてＶｉａランド（電極）２０３Ａ及びＶｉａランド（電極）２０３Ｂを有している。該Ｖｉａランドは、積層されたガラスエポキシ基板にドリルで基板に貫通孔を開けた後、メッキにより該貫通孔壁面をメタライズし、その後、基板の両表面の回路パターンをエッチングにより成型した際に基板表面の貫通孔周囲に残される電極の領域である。このＶｉａランド２０３Ａのパターンと部品搭載電極パッド１１１Ｂのパターンとが接する関係で電気的に接続させ、Ｖｉａランド２０３Ｂは信号ライン２２１に接続させている。これにより部品搭載電極パッド１１１Ｂと信号ライン２２１とが接続されている。Ｖｉａ２０４もＶｉａ２０３と同様のＶｉａ構造であって、Ｖｉａランド２０４Ａのパターンと部品搭載電極パッド１１２Ｂのパターンとが接する関係で電気的に接続させ、Ｖｉａ２０４の回路基板１００の裏面１００Ｂに形成されたＶｉａランドは信号ライン２２２に接続させている。これにより部品搭載電極パッド１１２Ｂと信号ライン２２２とが接続されている。

尚、信号ライン対１１１、１１２及び信号ライン対２２１、２２２はそれぞれ回路基板１００内部の層に形成されるＧＮＤ電極（ベタパターン）１１０、１２０と積層方向で対向する構造となっており、それぞれの信号ライン対は信号伝送方向（Ｂ⇔Ｂ’方向）でマイクロストリップ線路構造となっている。
更に、信号ライン対１１１、１１２及び信号ライン対２２１、２２２はそれぞれの両サイド方向にＧＮＤ電極１０１、１０２、及びＧＮＤ電極１０７、１０８が配置されており、ＧＮＤ電極１０１はＶｉａ２０３のサイド方向に形成したＶｉａ２０５を介してＧＮＤ電極１０７に接続している。Ｖｉａ２０５は回路基板１００内層のＧＮＤ電極１１０、１２０にも接続している。同様に、Ｖｉａ２０４のサイド方向に形成したＶｉａ２０６を介してＧＮＤ電極１０８に接続している。Ｖｉａ２０６は回路基板１００内層のＧＮＤ電極１１０、１２０にも接続している。
尚、Ｖｉａ２０５、２０６もＶｉａ２０３と同様の構造のＶｉａである。この構成が本実施の形態の第２の特徴である。Ｖｉａ２０３、２０４、２０５、２０６は信号伝送方向に対して略垂直の方向に各Ｖｉａの中心が略一直線になるように配置されることが好ましく、Ｖｉａ２０３とＶｉａ２０５、及びＶｉａ２０４とＶｉａ２０６はそれぞれ基板製造プロセスで許される最小の間隔で配置されることが好ましい。

尚、ＧＮＤ電極１０１、１０２、及びＧＮＤ電極１０７、１０８はそれぞれ形成された面で電気的に接続するのは任意であり、図５Ａでは図示していないが、ＧＮＤ電極１０１、１０２は電極パッド１１１Ｂ及び、１１２Ｂとの間にスペースをとって、電極パッド１１１Ｂ、１１２Ｂの付近でＧＮＤ電極１０１、１０２の間を表面１００Ａ上で電極パターンを追加・延長して短絡することが好ましい。

（他の変形例）
本発明に係わる実施の形態では搭載部品に関してＤＣカットコンデンサー１７１，１７２として説明してきたが、差動線路に挿入されるコモンモードチョークコイルであってもよい。特に、差動線路が回路基板１００に搭載されたコネクターによりケーブルで外部に差動信号が取り出される場合、ケーブル接続により、差動信号の周波数成分が起因となる不要輻射が発生する場合があり、コモンモードチョークコイルは該不要輻射を低減することができる。また、コモンモードチョークコイルはインダクタンスを主たる定数としており、本発明に係わる回路基板のＶｉａの構成であれば、Ｖｉａが有するインダクタンス成分はコモンモードチョークのインダクタンス値に比べ極小であるので、Ｖｉａの影響は無視できる。

１００…回路基板、１０１，１０２，１０７，１０８，１１０，１２０…ＧＮＤ電極、１１１，１１２，１２１，１２２，２２１，２２２…信号ライン、１７１，１７２…コンデンサー、１０３，１０４，１０５，１０６，２０３，２０４，２０５，２０６…Ｖｉａ。

Claims (6)

1. 回路基板上に形成される信号ライン対よりなる差動線路であって、
   前記信号ライン対は前記回路基板の一方の面に形成された第１の信号ライン対と、
   前記回路基板の他方の面に形成された第２の信号ライン対とからなり、
   前記第１の信号ライン対と前記第２の信号ライン対は、
   前記回路基板の前記一方の面から前記他方の面へ貫通する１対のＶｉａにより前記第１の信号ライン対及び前記第２の信号ライン対を電気的に接続する構成であって、
   前記第１の信号ライン対は部品搭載するための電極パターンを有し、
   前記Ｖｉａは前記部品搭載するための電極パターンの領域内に形成し電気的に接続させた、前記回路基板を搭載したことを特徴とするプリンター。
2. 前記回路基板の前記一方の面及び前記他方の面の面内の方向において、
   前記第１の信号ライン対をスペースをおいて両側方から挟む第１のＧＮＤ電極を有し、
   前記第２の信号ライン対をスペースをおいて両側方から挟む第２のＧＮＤ電極を有し、
   前記第１のＧＮＤ電極と前記第２のＧＮＤ電極は、
   前記回路基板の前記一方の面から前記他方の面へ貫通する１対のＶｉａにより電気的に接続され、
   前記ＧＮＤ電極を接続する１対のＶｉａと、
   前記信号ライン対を接続する１対のＶｉａは前記回路基板の面内方向で直線状に配置した、前記回路基板を搭載した請求項１記載のプリンター。
3. 回路基板上に形成される信号ライン対よりなる差動線路であって、
   前記信号ライン対は前記回路基板の一方の面に形成された第１の信号ライン対と、
   前記回路基板の他方の面に形成された第２の信号ライン対とからなり、
   前記第１の信号ライン対と前記第２の信号ライン対は、
   前記回路基板の前記一方の面から前記他方の面へ貫通する１対のＶｉａにより前記第１の信号ライン対及び前記第２の信号ライン対を電気的に接続する構成であって、
   前記第１の信号ライン対は部品搭載するための電極パターンを有し、
   前記１対のＶｉａはそれぞれ前記回路基板の前記一方の面から前記他方の面への方向に対して導体が筒状であって、
   前記回路基板の前記一方の面において前記１対のＶｉａのそれぞれのＶｉａの一部で前記導体からなるランドパターン領域を有し、
   前記それぞれのＶｉａの前記ランドパターン領域が前記部品搭載するための電極パターンに接する形態で電気的に接続させた、前記回路基板を搭載したことを特徴とするプリンター。
4. 前記回路基板の前記一方の面及び前記他方の面の面内の方向において、
   前記第１の信号ライン対をスペースをおいて両側方から挟む第１のＧＮＤ電極を有し、 前記第２の信号ライン対をスペースをおいて両側方から挟む第２のＧＮＤ電極を有し、 前記第１のＧＮＤ電極と前記第２のＧＮＤ電極は、
   前記回路基板の前記一方の面から前記他方の面へ貫通する１対のＶｉａにより電気的に接続され、
   前記一対のＶｉａはそれぞれ前記回路基板の前記一方の面から前記他方の面への方向に対して導体が筒状であって、
   前記ＧＮＤ電極を接続する一対のＶｉａと、前記信号ライン対を接続する一対のＶｉａは、
   前記回路基板の面内方向で直線状に配置した、前記回路基板を搭載した請求項１記載のプリンター。
5. 前記第１の信号ライン対に搭載される部品は信号ラインに重畳する直流成分をカットするための一対のコンデンサーである、前記回路基板を搭載した請求項１乃至４のいずれかに記載のプリンター。
6. 前記第１の信号ライン対又は第２の信号ライン対は、前記回路基板上で前記回路基板の外部と通信するためのケーブルと接続するためのコネクターに電気的に接続している、請求項１乃至５のいずれかに記載のプリンター。

Images