JP2022002411A - 電圧制御システム - Google Patents

Abstract

【課題】消費電力を増大させることなく、信号レベルが不安定な状態にある信号に対しても、その信号レベルをシフトすることが可能な電圧制御システムを提供する。【解決手段】ソーラ時計システムにおいて、レベルシフト部２５は、所定電圧を断続的に第１のノードｎｄ１に印加する電圧印加部Ｐ１と、入力信号ＤＶを受け、入力信号の信号レベルが第１の電圧である場合に基準電圧を第２のノードｎｄ２に印加する入力部Ｎ３と、電圧印加部が所定電圧を第１のノードに印加していない期間中は第２のノードと第１のノードとを接続し、電圧印加部が所定電圧を第１のノードに印加している期間中は第２のノードと第１のノードとの接続を遮断するスイッチ部Ｎ１と、第１のノードに与えられた信号の位相を反転した信号を出力信号ＬＤＶとして出力するインバータＰ２、Ｎ２と、を含む。【選択図】図３

Description

本発明は、電源電圧の電圧値を制御する電圧制御システムに関する。

異なる電源電圧で動作する複数の回路ブロックを含む電子回路では、回路ブロック内に、自身の電気信号の信号レベルを送信先の回路ブロックの電源電圧のレベルに変換するレベルシフト回路を設けることにより、回路ブロック間での信号の受け渡しを可能にしている。

また、このようなレベルシフト回路として、互いに自身の出力端を他方の入力端に接続した一対のインバータ素子を含むラッチと、上記した電気信号に応じてオン又はオフ状態に設定される一対のトランジスタと、を含むものが提案されている（例えば、特許文献１参照）。

このレベルシフト回路では、一対のインバータ素子は、送信先の回路ブロックの電源電圧で動作する。また、一対のトランジスタは、上記した電気信号によって表される２値の論理レベル（ハイレベル、又はローレベル）に応じて相補的にオン状態又はオフ状態に設定される。当該一対のトランジスタの動作により、上記したラッチの入力端及び出力端のうちの一方が接地電圧に設定される。これにより、当該ラッチは、２値の論理レベルを表す電気信号の信号レベルを、送信先の回路ブロックの電源電圧を有する２値の信号レベルにレベルシフトした信号を出力する。かかる構成によれば、レベルシフト回路に入力される電気信号のレベルが不安定であっても、レベルシフト後の出力信号の信号レベルを安定化することが可能となる。

特開２００８−１７７７５５号公報

ところで、上記したレベルシフト回路によると、当該レベルシフト回路に入力される２値の電気信号の信号レベルが変化した際に、以下の問題が生じる。

例えば、この電気信号に応じて一対のトランジスタのうちの一方がオフ状態からオン状態に遷移することにより、このトランジスタに出力端が接続されているインバータ素子の出力端のレベルが低下する。ところが、この一方のトランジスタがオフ状態からオン状態に遷移した直後は、当該一方のトランジスタに接続されているインバータ素子のｐチャネルトランジスタはオン状態にある。

よって、インバータ素子のｐチャネルトランジスタと、上記一方のトランジスタとの間に貫通電流が流れ、この貫通電流によって電力消費量が大きくなるという問題があった。

そこで、本発明は、消費電力を増大させることなく、入力信号の信号レベルをレベルシフトすることが可能なレベルシフト回路、及びレベルシフト方法を提供することを目的とする。

本発明に係る電圧制御システムは、電源電圧を負荷装置に供給するバッテリと、入射された光に応じて発電して発電電圧を生成し前記発電電圧を第１のラインを介して前記バッテリに供給することで前記バッテリを充電するソーラセルと、前記電源電圧の電圧値が所定の上限電圧値以上となる場合に前記第１のラインの電圧を前記上限電圧値より低下させる電圧制限回路と、を有する。本発明に係るレベルシフト回路は、所定電圧を断続的に第１のノードに印加する電圧印加部と、前記入力信号を受け、前記入力信号の信号レベルが第１の電圧である場合に基準電圧を第２のノードに印加する入力部と、前記電圧印加部が前記所定電圧を前記第１のノードに印加していない期間中は前記第２のノードと前記第１のノードとを接続し、前記電圧印加部が前記所定電圧を前記第１のノードに印加している期間中は前記第２のノードと前記第１のノードとの接続を遮断するスイッチ部と、前記第１のノードに与えられた信号の位相を反転した信号を前記出力信号として出力するインバータと、を含む。

また、本発明に係るレベルシフト回路は、所定電圧を断続的に、出力信号を出力する第１のノードに印加する電圧印加部と、入力信号を受け、前記入力信号の信号レベルが第１の電圧である場合に基準電圧を第２のノードに印加する入力部と、前記電圧印加部が前記所定電圧を前記第１のノードに印加していない期間中は前記第２のノードと前記第１のノードとを接続し、前記電圧印加部が前記所定電圧を前記第１のノードに印加している期間中は前記第２のノードと前記第１のノードとの接続を遮断するスイッチ部と、を含む。

また、本発明に係るレベルシフト回路は、プリチャージ信号が入力され、第１の電源電圧と接地電圧とに基づく第１の信号を出力する第１のインバータと、前記第１の信号が入力され、前記第１の電源電圧と前記接地電圧とに基づく第２の信号を出力する第２のインバータと、前記第１のインバータに前記接地電圧を供給するノードと前記接地電圧とに接続され、第２の電源電圧と前記接地電圧とに基づく入力信号に応じて制御される入力部と、を有する。

本発明に係るレベルシフト方法は、基準電圧から第１の電圧の範囲で信号レベルが変化する入力信号をレベルシフトして、前記基準電圧から第２の電圧の範囲で信号レベルが変化する出力信号を生成するレベルシフト方法であって、前記第２の電圧を断続的に第１のノードに印加すると共に、前記入力信号の信号レベルが前記第１の電圧である場合に前記基準電圧を第２のノードに印加し、前記第２の電圧が前記第１のノードに印加されていない期間中は前記第２のノードと前記第１のノードとを接続し、前記第２の電圧が前記第１のノードに印加されている期間中は前記第２のノードと前記第１のノードとの接続を遮断し、前記第１のノードの信号の位相を反転した信号を前記出力信号として出力する。

本発明によるレベルシフト回路は、以下のように、入力信号の信号レベルをレベルシフトした出力信号を生成する。

先ず、所定電圧を断続的に第１のノードに印加することにより、当該第１のノードを所定電圧の状態に設定する。

ここで、入力信号の信号レベルが第１の電圧である場合には、所定電圧が第１のノードに印加されていない期間中に、基準電圧を第２のノードを介して第１のノードに印加する
ことにより、当該第１のノードの信号レベルを基準電圧に設定する。この際、第１のノードの信号（基準電圧）の位相を反転させた信号、つまり所定電圧を有する信号を出力信号として出力する。

また、入力信号の信号レベルが基準電圧である場合には、所定電圧が第１のノードに印加されていない期間中も第１のノードの信号レベルは所定電圧の状態に維持されている。よって、この際、第１のノードの信号（所定電圧）の位相を反転させた信号、つまり基準電圧を有する信号を出力信号として出力する。

このように、本発明によるレベルシフト回路によれば、入力信号の信号レベルがレベルシフトされた出力信号が生成される。

更に、本発明によるレベルシフト回路では、上記した所定電圧が第１のノードに印加されている期間中は、第１のノードと、入力信号に応じて基準電圧の状態に設定される第２のノードと、の接続を遮断している。

これにより、入力信号の信号レベルの遷移時、或いは入力信号の信号レベルが不安定な状態になっていても、所定電圧及び基準電圧に基づく貫通電流が第１のノードに流れ込むことがないので、当該貫通電流に伴う電力消費量の増大を抑えることが可能となる。

よって、本発明によれば、消費電力を増大させることなく、入力信号の信号レベルをレベルシフトすることが可能となる。

本発明に係るレベルシフト回路を含むソーラ時計システム１００の構成を示すブロック図である。 プリチャージ信号ＰＣＢの形態の一例を表す図である。 レベルシフト部２５の内部構成の一例を示す回路図である。 レベルシフト部２５の内部動作を示すタイムチャートである。 レベルシフト部２５の内部構成の他の一例を示す回路図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明に係るレベルシフト回路を含むソーラ時計システム１００の構成を示すブロック図である。

ソーラ時計システム１００は、時計ユニット１０、ソーラセル２０、バッテリ２１、電圧検知部２２、電圧低減回路２３、プリチャージ信号生成部２４、及びレベルシフト部２５を有する。

時計ユニット１０は、複数の指針（例えば時針、分針、秒針）を回転させて時刻を表す、或いは液晶等の表示デバイスに時刻を表示させる時刻表示部と、この時刻表示部を制御すると共に後述する電圧検知信号ＬＤＶに応じて電源管理制御を行う制御部と、を含む。

ソーラセル２０は、自身に入射された光に応じて発電して直流の発電電圧Ｖｓｃを生成する。ソーラセル２０は、当該発電電圧ＶｓｃをラインＬ１を介してバッテリ２１、電圧検知部２２及び電圧低減回路２３に供給する。

バッテリ２１は二次電池であり、ソーラセル２０から供給された発電電圧Ｖｓｃによっ
て充電される。バッテリ２１は、当該充電によって生成された直流の電源電圧ＶＤＤを、時計ユニット１０、電圧検知部２２、プリチャージ信号生成部２４及びレベルシフト部２５に供給する。

電圧検知部２２は、発電電圧Ｖｓｃの供給を受けて、以下の電圧検知動作を行う。

すなわち、電圧検知部２２は、電源電圧ＶＤＤの電圧値が所定の上限電圧値以上であるか否かを判定し、その判定結果を表す電圧検知信号ＤＶを生成する。

例えば、電圧検知部２２は、電源電圧ＶＤＤの電圧値が上限電圧値未満である場合には、論理レベル０を表す信号レベルとして接地電圧ＧＮＤを有する電圧検知信号ＤＶを生成する。また、電源電圧ＶＤＤの電圧値が上限電圧値以上である場合には、電圧検知部２２は、論理レベル１を表す信号レベルとして、発電電圧Ｖｓｃを有する電圧検知信号ＤＶを生成する。

電圧検知部２２は、電圧検知信号ＤＶを電圧低減回路２３及びレベルシフト部２５に供給する。

電圧低減回路２３は、自身の一端が接地されている抵抗Ｒと、オン状態時に抵抗Ｒ１の他端とラインＬ１とを接続するスイッチ素子ＳＷと、を含む。スイッチ素子ＳＷは、電圧検知信号ＤＶが論理レベル０を表す場合にはオフ状態となる。一方、この電圧検知信号ＤＶが論理レベル１を表す場合には、スイッチ素子ＳＷはオン状態となり、抵抗Ｒの他端とラインＬ１とを電気的に接続する。

かかる構成により、電圧低減回路２３は、電圧検知信号ＤＶが論理レベル１、つまり、電源電圧ＶＤＤが上限電圧値以上となる場合には、ラインＬ１を、抵抗Ｒを介して接地する。これにより、ソーラセル２０で生成された発電電圧Ｖｓｃに基づく出力電流の一部が抵抗Ｒに流れ込んで消費され、それに伴い発電電圧Ｖｓｃの電圧値の増加が阻止される。よって、高強度の光を受けたが故にソーラセル２０の発電量が大きくなっても、発電電圧Ｖｓｃの電圧値は上記した上限電圧値以下に制限される。

すなわち、電圧低減回路２３によれば、ソーラセル２０が受ける光の強度に拘わらず、発電電圧Ｖｓｃの電圧値がバッテリ２１の最大許容充電電圧以下に抑えることができるので、バッテリ２１の不具合又は破損を防止することが可能となる。

プリチャージ信号生成部２４は、図２に示すように、所定期間Ｔｐの間だけ接地電圧ＧＮＤ（例えば０ボルト）を有する負極性のプリチャージパルスが断続的に表れ、その他の期間は信号レベルが電源電圧ＶＤＤとなるプリチャージ信号ＰＣＢを生成する。尚、プリチャージ信号ＰＣＢにおけるプリチャージパルスの周期は所定の一定周期に固定されていても良いが、定期的或いは不定期で変化しても良い。要するに、発振信号生成部としてのプリチャージ信号生成部２４は、図２に示すように、接地電圧ＧＮＤの状態及び電源電圧ＶＤＤの状態を交互に繰り返す発振信号を、プリチャージ信号ＰＣＢとして生成する。

プリチャージ信号生成部２４は、当該プリチャージ信号ＰＣＢをレベルシフト部２５に供給する。

レベルシフト部２５は、接地電圧ＧＮＤ〜発電電圧Ｖｓｃの範囲で信号レベルが変化する電圧検知信号ＤＶの信号レベルをレベルシフトして、接地電圧ＧＮＤ〜電源電圧ＶＤＤの範囲で信号レベルが変化する電圧検知信号ＬＤＶを生成する。レベルシフト部２５は、この電圧検知信号ＬＤＶを時計ユニット１０に供給する。

図３は、レベルシフト部２５の内部構成の一例を示す回路図である。図３に示す一例では、レベルシフト部２５は、ｐチャネルＭＯＳ（Metal Oxide Semiconductor）型のトランジスタＰ１及びＰ２と、ｎチャネルＭＯＳ型のトランジスタＮ１〜Ｎ３を含む。

トランジスタＰ１のソース及びバックゲートには電源電圧ＶＤＤが印加されており、当該トランジスタＰ１のドレインは、ノードｎｄ１を介してトランジスタＮ１のドレインに接続されている。トランジスタＰ１及びＮ１各々のゲートには、プリチャージ信号生成部２４で生成された、図２に示すプリチャージ信号ＰＣＢが供給されている。

トランジスタＮ１のバックゲートには接地電圧ＧＮＤが印加されており、当該トランジスタＮ１のソースはノードｎｄ２を介してトランジスタＮ３のドレインに接続されている。

トランジスタＮ３のソース及びバックゲートには接地電圧ＧＮＤが印加されており、当該トランジスタＮ３のゲートには、電圧検知信号ＤＶが供給されている。

トランジスタＰ２のソース及びバックゲートには電源電圧ＶＤＤが印加されている。トランジスタＮ２のソース及びバックゲートには接地電圧ＧＮＤが印加されている。トランジスタＰ２及びＮ２各々のゲートはノードｎｄ１に接続されており、これらトランジスタＰ２及びＮ２のドレインは互いに接続されている。すなわち、トランジスタＰ２及びＮ２は、インバータであり、ノードｎｄ１の信号の論理レベルを反転した信号を電圧検知信号ＬＤＶとして出する。

尚、本実施例では高速動作化を図るためにトランジスタＰ１、Ｎ１及びＮ２はそれぞれ電流駆動能力の高いトランジスタとすることができる。従来のレベルシフタ回路の場合にはＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの双方の電流駆動能力を単純に高くすると貫通電流が大きくなってしまうため、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの双方がオン状態となる場合に流れる電流のバランスを考慮して電流駆動能力の設定を行う必要があり、トランジスタの大きさにも設定に基づいた制限が生じる。これに対し、本実施例のレベルシフト部２５では、トランジスタＰ１がオン状態になるときにはトランジスタＮ１がオフ状態となり、トランジスタＮ１及びＮ３がオン状態になるときにはトランジスタＰ１がオフ状態になるため、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタが互いの電流駆動能力に影響されることがなく、それぞれのトランジスタにおいて電流駆動能力やトランジスタの大きさの設定が可能となる。

以下に、レベルシフト部２５の内部動作について、図４を参照しつつ説明する。

先ず、図４に示すように、プリチャージ信号ＰＣＢの信号レベルが例えば論理レベル１を表す電源電圧ＶＤＤとなる期間中は、トランジスタＰ１はオフ状態、トランジスタＮ１はオン状態となる。

一方、プリチャージ信号ＰＣＢの信号レベルが論理レベル０を表す接地電圧ＧＮＤ（例えば０ボルト）となる期間（以下、プリチャージ期間ＰＲＣと称する）中は、トランジスタＰ１はオン状態、トランジスタＮ１はオフ状態となる。これにより、当該プリチャージ期間ＰＲＣに亘り、トランジスタＰ１が電源電圧ＶＤＤをノードｎｄ１に印加する、いわゆるプリチャージを行う。当該プリチャージにより、ノードｎｄ１が充電され、当該ノードｎｄ１の信号レベルが論理レベル１を表す電源電圧ＶＤＤとなる。

すなわち、プリチャージ信号生成部２４が、接地電圧ＧＮＤを有するプリチャージパル
スが断続的に表れるプリチャージ信号ＰＣＢを生成する。そして、トランジスタＰ１が、当該プリチャージ信号ＰＣＢ中に断続的に表れるプリチャージパルスのタイミングで、電源電圧ＶＤＤをノードｎｄ１に印加することにより、当該ノードｎｄ１を電源電圧ＶＤＤでプリチャージするのである。

尚、プリチャージ期間ＰＲＣ中は、トランジスタＮ１は、トランジスタＮ３とノードｎｄ１間の接続を遮断する。ここで、トランジスタＰ２及びＮ２からなるインバータは、ノードｎｄ１の信号レベルの論理レベルを反転させ、この反転した論理レベルを表す電圧検知信号ＬＤＶを出力する。すなわち、インバータ（Ｐ２、Ｎ２）は、ノードｎｄ１の信号の位相を反転させた信号を電圧検知信号ＬＤＶとして出力するのである。

更に、プリチャージ期間ＰＲＣ中は、図４に示すようにノードｎｄ１が論理レベル１を表す電源電圧ＶＤＤとなる。よって、インバータ（Ｐ２、Ｎ２）は、当該ノードｎｄ１の信号レベル（ＶＤＤ）の位相を反転させた、接地電圧ＧＮＤを有する電圧検知信号ＬＤＶを出力する。

そして、図４に示すプリチャージ期間ＰＲＣの後、レベルシフト部２５は、接地電圧ＧＮＤ〜発電電圧Ｖｓｃの範囲で信号レベルが変化する電圧検知信号ＤＶに対して、以下のレベルシフト処理を施す。

プリチャージ信号ＰＣＢが接地電圧ＧＮＤの状態（論理レベル０）から電源電圧ＶＤＤの状態（論理レベル１）に遷移すると、トランジスタＰ１とノードｎｄ１との接続が遮断されると共に、トランジスタＮ１を介してトランジスタＮ３がノードｎｄ１と接続される。

ここで、入力信号としての電圧検知信号ＤＶが、図４に示すように接地電圧ＧＮＤ（論理レベル０）の状態にある間は、トランジスタＮ３はオフ状態となる。これにより、プリチャージ期間ＰＲＣの後、次のプリチャージが実施されるまでの間、ノードｎｄ１は、ハイインピーダンス状態となり、直前のプリチャージ期間ＰＲＣで設定された電源電圧ＶＤＤの状態（論理レベル１）を維持する。よって、この間、インバータ（Ｐ２、Ｎ２）は、図４に示すように、接地電圧ＧＮＤ（論理レベル０）を有する電圧検知信号ＬＤＶを出力する。

その後、図４に示す時点ｔ１において、電圧検知信号ＤＶが接地電圧ＧＮＤの状態（論理レベル０）から発電電圧Ｖｓｃの状態（論理レベル１）に遷移すると、トランジスタＮ３はオフ状態からオン状態に遷移する。これにより、トランジスタＮ３及びＮ１なる経路を介してノードｎｄ１が放電し、当該ノードｎｄ１の信号レベルが、電源電圧ＶＤＤの状態から接地電圧ＧＮＤの状態まで低下する。よって、図４に示す時点ｔ１以降、インバータ（Ｐ２、Ｎ２）は、電源電圧ＶＤＤ（論理レベル１）を有する電圧検知信号ＬＤＶを出力する。

このように、レベルシフト部２５は、基準電圧としての接地電圧ＧＮＤから発電電圧Ｖｓｃの範囲で信号レベルが変化する電圧検知信号ＤＶをレベルシフトして、接地電圧ＧＮＤから電源電圧ＶＤＤの範囲で信号レベルが変化する電圧検知信号ＬＤＶを生成する。

ここで、当該レベルシフト部２５では、プリチャージを行うトランジスタＰ１がオン状態にある間は、トランジスタＮ１がオフ状態となる。これにより、トランジスタＰ１が電源電圧ＶＤＤをノードｎｄ１に印加するプリチャージ期間ＰＲＣ中は、トランジスタＮ３及びノードｎｄ１間の接続が遮断される。

よって、プリチャージ期間ＰＲＣ中は、入力信号としての電圧検知信号ＤＶの信号レベルに拘わらず、電源電圧ＶＤＤ及び接地電圧ＧＮＤに基づく貫通電流が、トランジスタＰ１、Ｎ１及びＮ３からなる電流経路を介してノードｎｄ１に流れ込むことはない。

また、プリチャージ期間ＰＲＣ以外の期間中は、トランジスタＰ１がオフ状態となるので、ノードｎｄ１への電源電圧ＶＤＤの印加は行われない。よって、プリチャージ期間ＰＲＣ以外の期間においても、電源電圧ＶＤＤ及び接地電圧ＧＮＤに基づく貫通電流が電流経路（Ｐ１、Ｎ１、Ｎ３）を介してノードｎｄ１に流れ込むことはない。

このように、レベルシフト部２５では、電圧検知信号ＤＶの信号レベルが電源電圧ＶＤＤ及び接地電圧ＧＮＤ間で遷移した時、或いは当該電圧検知信号ＤＶの信号レベルが不安定な状態にあっても、ノードｎｄ１に貫通電流が流れ込むことはない。

よって、レベルシフト部２５によれば、入力信号としての電圧検知信号ＤＶの状態に拘わらず、消費電力の増加を招くことなく入力信号の信号レベルをレベルシフトすることが可能となる。

更に、レベルシフト部２５では、電源電圧ＶＤＤをノードｎｄ１に印加するプリチャージ期間ＰＲＣ中は、トランジスタＮ１をオフ状態にすることにより、電圧検知信号ＤＶの状態がノードｎｄ１に反映されることを防止している。尚、プリチャージ期間ＰＲＣ以外の期間では、トランジスタＮ１をオン状態にすることにより電圧検知信号ＤＶの状態がノードｎｄ１に反映されるが、この間、トランジスタＰ１がオフ状態となるので、電源電圧ＶＤＤのノードｎｄ１への印加が停止する。

これにより、電圧検知信号ＤＶが接地電圧ＧＮＤの状態（論理レベル０）から発電電圧Ｖｓｃの状態（論理レベル１）に遷移すると、直ちに、ノードｎｄ１が電源電圧ＶＤＤの状態（論理レベル１）の状態から接地電圧ＧＮＤ（論理レベル０）の状態に遷移する。よって、かかるノードｎｄ１の状態に追従して、接地電圧ＧＮＤ（論理レベル０）の状態から電源電圧ＶＤＤの状態（論理レベル１）に高速に遷移する電圧検知信号ＬＤＶが得られる。

一方、電圧検知信号ＤＶが発電電圧Ｖｓｃの状態（論理レベル１）から接地電圧ＧＮＤの状態（論理レベル０）に遷移する際には、プリチャージによってノードｎｄ１に設定された電源電圧ＶＤＤの状態（論理レベル０）がそのまま電圧検知信号ＬＤＶに反映される。よって、プリチャージの完了後、直ちに、電源電圧ＶＤＤを有する電圧検知信号ＬＤＶが出力される。

尚、図３に示す構成では、電圧検知信号ＤＶの信号レベルをレベルシフトした電圧検知信号ＬＤＶを生成するにあたり、電圧検知信号ＤＶ及びＬＤＶの論理レベルを互いに同一にするために、インバータ（Ｐ２及びＮ２）を設けている。

しかしながら、電圧検知信号ＬＤＶの受け側の装置、つまり時計ユニット１０が、電圧検知信号ＤＶの論理レベルを反転した信号を受け付ける場合には、図５に示すように、ノードｎｄ１の信号を直接、電圧検知信号ＬＤＶとして出力しても良い。

また、図１に示す構成では、ソーラセル２０の発電量の変動に伴い電圧値が不安定な状態になる発電電圧Ｖｓｃを有する電圧検知信号ＤＶを、レベルシフト対象となる入力信号としているが、安定した電源電圧に基づいて生成された信号を入力対象としても良い。

また、レベルシフトの対象とする入力信号としては、電圧検知信号ＤＶに限らず、各種
の制御信号、センサ信号、或いは映像又は音声データ等の情報信号であっても良い。

要するに、本発明に係るレベルシフト回路は、基準電圧（ＧＮＤ）〜第１の電圧（Ｖｓｃ）の範囲で信号レベルが変化する入力信号（ＤＶ）をレベルシフトして、基準電圧〜第２の電圧（ＶＤＤ）の範囲で信号レベルが変化する出力信号（ＬＤＶ）を生成するものであれば良い。

また、上記実施例では、先ず、プリチャージ信号生成部２４がプリチャージ信号ＰＣＢを生成する。そして、トランジスタＰ１が、当該プリチャージ信号中に表れるプリチャージパルスのタイミングで電源電圧ＶＤＤをノードｎｄ１に印加することにより、当該ノードｎｄ１を断続的に電源電圧ＶＤＤでプリチャージする。これにより、ノードｎｄ１の信号レベルを電源電圧ＶＤＤに設定するのである。しかしながら、ノードｎｄ１の信号レベルを電源電圧ＶＤＤに設定する手段としては、プリチャージ信号生成部２４及びトランジスタＰ１に限定されない。要するに、電源電圧ＶＤＤを断続的にノードｎｄ１に印加する電圧印加部が設けられていれば良いのである。

また、上記実施例では、トランジスタＮ３が、入力信号としての電圧検知信号ＤＶを自身のゲートで受ける。この際、トランジスタＮ３は、電圧検知信号ＤＶの信号レベルが接地電圧ＧＮＤである場合にオフ状態となり、電圧検知信号ＤＶの信号レベルが発電電圧Ｖｓｃである場合にはオン状態となって接地電圧ＧＮＤをノードｎｄ２に印加している。しかしながら、入力信号を受けて、当該入力信号の信号レベルに応じて上記した動作を行う手段としては、トランジスタＮ３以外のものを採用しても良い、要するに、入力信号としの電圧検知信号ＤＶを受け、その信号レベルが発電電圧Ｖｓｃである場合に接地電圧ＧＮＤをノードｎｄ２に印加する入力部が設けられていれば良いのである。

また、上記実施例では、トランジスタＮ１が、プリチャージ信号ＰＣＢ中にプリチャージパルスが表れていない期間中はノードｎｄ１とノードｎｄ２とを接続する。一方、当該プリチャージ信号ＰＣＢ中にプリチャージパルスが表れている期間中は、トランジスタＮ１が、ノードｎｄ１とノードｎｄ２との接続を遮断している。しかしながら、このようなノードｎｄ１及びｎｄ２間の接続及び遮断を行う手段としては、トランジスタＮ１以外のものを採用しても良い。要するに、上記した電圧印加部が電源電圧ＶＤＤをノードｎｄ１に印加していない期間中はノードｎｄ１及びｎｄ２間を接続し、電源電圧ＶＤＤがノードｎｄ１に印加されている間は、ノードｎｄ１及びｎｄ２間の接続を遮断するスイッチ部が設けられていれば良いのである。

よって、本発明に係る第１の特徴によるレベルシフト回路としては、以下の電圧印加部、入力部、スイッチ部及びインバータを含むものであれば良い。すなわち、電圧印加部（Ｐ１）は、所定電圧（ＶＤＤ）を断続的に第１のノード（ｎｄ１）に印加する。入力部（Ｎ３）は、入力信号（ＤＶ）を受け、この入力信号の信号レベルが第１の電圧（Ｖｓｃ）である場合に基準電圧（ＧＮＤ）を第２のノード（ｎｄ２）に印加する。スイッチ部（Ｎ１）は、電圧印加部が所定電圧を第１のノードに印加していない期間中は第２のノードと第１のノードとを接続し、電圧印加部が所定電圧を第１のノードに印加している期間中は第２のノードと第１のノードとの接続を遮断する。インバータ（Ｐ２、Ｎ２）は、第１のノードに与えられた信号の位相を反転した信号を出力信号（ＬＤＶ）として出力する。

また、本発明に係る第２の特徴によるレベルシフト回路の構成としては、以下の電圧印加部、入力部、及びスイッチ部を含むものであれば良い。すなわち、電圧印加部（Ｐ１）は、出力信号を出力する第１のノード（ｎｄ１）に、所定電圧（ＶＤＤ）を断続的に印加する。入力部（Ｎ３）は、入力信号（ＤＶ）を受け、この入力信号の信号レベルが第１の電圧（Ｖｓｃ）である場合に基準電圧（ＧＮＤ）を第２のノード（ｎｄ２）に印加する。
スイッチ部（Ｎ１）は、電圧印加部が所定電圧を第１のノードに印加していない期間中は第２のノードと第１のノードとを接続し、電圧印加部が所定電圧を第１のノードに印加している期間中は第２のノードと第１のノードとの接続を遮断する。

尚、図３に示される構成では、電源電圧ＶＤＤ及び接地電圧ＧＮＤを受けて動作するトランジスタＰ１及びＮ１が、発振信号としてのプリチャージ信号ＰＣＢの位相を反転した信号をノードｎｄ１に送出する第１のインバータとして動作する。更に、図３に示されるトランジスタＮ３は、入力信号としての電圧検知信号ＤＶを受け、この電圧検知信号ＤＶの信号レベルが接地電圧ＧＮＤの状態にある間は上記第１のインバータへの基準電圧の供給を停止する入力部として動作する。

かかる点に鑑みて、本発明に係る第３の特徴によるレベルシフト回路は、以下の第１及び第２のインバータ、及び入力部を含む。すなわち、第１のインバータ（Ｐ１、Ｎ１）は、プリチャージ信号（ＰＣＢ）が入力され、第１の電源電圧（ＶＤＤ）と接地電圧（ＧＮＤ）とに基づく第１の信号を出力する。第２のインバータ（Ｐ２、Ｎ２）は、当該第１の信号が入力され、第１の電源電圧と接地電圧とに基づく第２の信号（ＬＤＶ）を出力する。入力部（Ｎ３）は、第１のインバータに接地電圧を供給するノード（ｎｄ２）と接地電圧（ＧＮＤ）とに接続され、第２の電源電圧（Ｖｓｃ）と接地電圧とに基づく入力信号（ＤＶ）に応じて制御される。

２０ ソーラセル
２１ バッテリ
２２ 電圧検知部
２４ プリチャージ信号生成部
２５ レベルシフト回路
Ｐ１、Ｎ１、Ｎ３ トランジスタ

Claims (2)

1. 電源電圧を負荷装置に供給するバッテリと、
   入射された光に応じて発電して発電電圧を生成し前記発電電圧を第１のラインを介して前記バッテリに供給することで前記バッテリを充電するソーラセルと、
   前記電源電圧の電圧値が所定の上限電圧値以上となる場合に前記第１のラインの電圧を前記上限電圧値より低下させる電圧制限回路と、を有することを特徴とする電圧制御システム。
2. 前記電圧制限回路は、
   前記発電電圧を受けて動作し、前記電源電圧の電圧値が前記上限電圧値以上であるか否かを判定しその判定結果を表す電圧検知信号を生成する電圧検知部と、
   前記電圧検知信号が、前記電源電圧の電圧値が前記上限電圧値以上であることを表す場合に前記第１のラインを抵抗を介して接地する電圧低減回路と、を有することを特徴とする請求項１に記載の電圧制御システム。
   

Images