JP2021534641A - チャネル切替え電力マルチプレクサ回路、及びその動作方法 - Google Patents
チャネル切替え電力マルチプレクサ回路、及びその動作方法 Download PDFInfo
- Publication number
- JP2021534641A JP2021534641A JP2021506974A JP2021506974A JP2021534641A JP 2021534641 A JP2021534641 A JP 2021534641A JP 2021506974 A JP2021506974 A JP 2021506974A JP 2021506974 A JP2021506974 A JP 2021506974A JP 2021534641 A JP2021534641 A JP 2021534641A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- coupled
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000008878 coupling Effects 0.000 claims abstract description 16
- 238000010168 coupling process Methods 0.000 claims abstract description 16
- 238000005859 coupling reaction Methods 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000005669 field effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010587 phase diagram Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000006399 behavior Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100102707 Cochliobolus heterostrophus (strain C5 / ATCC 48332 / race O) VOS1 gene Proteins 0.000 description 1
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004128 high performance liquid chromatography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0009—AC switches, i.e. delivering AC power to a load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
Abstract
Description
ramp_rate=(IREF/Css)×ゲイン
ここで、Cssは外部コンデンサ135であり、ゲインはソフトスタート増幅器133のゲインであり、IREFは基準電流源136の電流出力である。
概して、外部コンデンサCss135は、応用例要件(例えば、予期される負荷条件、出力容量Cout条件、ターンオン時間目標、突入電流制限など)を満たすVOUTランプレートを制御するように選択され得る。例えば、大きな出力容量Cout条件下では、大型の外部コンデンサCss135が用いられて、遅いVOUTランプレートを形成し得、それによって、デバイスを損傷させたり電源VINを降下させたり(例えば、システムリセット)する恐れのある大きな突入電流を防ぎ得る。ただし、遅すぎるVOUTランプレートは、パワーアップシーケンスタイミング要件を満たすためのより高速なパワーアップから恩恵を受ける応用例に適さないことがある。いくつかの例では、ソフトスタート増幅器133は、ライン131上のソフトスタート電圧に基づいて制御される。例えば、ライン131上のソフトスタート電圧が閾値を満たさなくなると(例えば、基準電圧に等しいかそれより大きくなると)、プルダウン114及び116のイネーブル入力114A及び116Aにおいて論理LOWイネーブル電圧が提供されてプルダウン114及び116が開き、入力133Cにおいてライン134上の論理HIGHイネーブル電圧が提供されて、調節可能な出力ランプレート(IREF/Css)×ゲインでソフトスタート増幅器133がMOSFET106を閉じ得る。いくつかの例において、小さな出力容量COUTで、ソフトスタート増幅器133の代わりに固定充電電流ドライバが用いられ得る。いくつかの例において、基準電圧VREFは、ソフトスタート増幅器のヘッドルームに基づいて選択される。
ramp_rate=(IREF/Css)×ゲイン
ここで、Cssは外部コンデンサ135であり、ゲインはソフトスタート増幅器137のゲインであり、IREFは基準電流源136の電流出力である。
概して、外部コンデンサCss135は、応用例要件(例えば、予期される負荷条件、出力容量Cout条件、ターンオン時間目標、突入電流制限など)を満たすVOUTランプレートを制御するように選択され得る。例えば、大きな出力容量Cout条件下では、大型の外部コンデンサCss135を用いて遅いVOUTランプレートを形成し得、それによって、デバイスを損傷したり電源VINを降下させたり(例えば、システムリセット)する恐れのある大きな突入電流を防ぎ得る。ただし、遅すぎるVOUTランプレートは、パワーアップシーケンスタイミング要件を満たすためのより高速なパワーアップから恩恵を受ける応用例に適さないことがある。いくつかの例では、ソフトスタート増幅器137はソフトスタート電圧に基づいて制御される。例えば、ライン132上のソフトスタート電圧が閾値を満たさなくなると(例えば、基準電圧に等しく又はそれより大きくなると)、プルダウン127及び129のイネーブル入力127A及び129Aにおいて論理LOWイネーブル電圧が提供されてプルダウン127及び129を開き、入力137Cにおいてライン138上の論理HIGHイネーブル電圧が提供されて、ソフトスタート増幅器137が調節可能な出力ランプレート(IREF/Css)×ゲインでMOSFET119を閉じ得る。小さい出力容量COUTを有するいくつかの例では、固定充電電流ドライバがソフトスタート増幅器137の代わりに用いられ得る。いくつかの例において、基準電圧VREFは、ソフトスタート増幅器のヘッドルームに基づいて選択される。
Claims (19)
- 電力マルチプレクサであって、
第1の入力に結合される第1のトランジスタ、
前記第1のトランジスタに結合され、前記第1の入力における第1の電圧を出力に選択的に結合するための第2のトランジスタ、
第2の入力に結合される第3のトランジスタ、
前記第3のトランジスタに結合され、前記第2の入力における第2の電圧を前記出力に結合するための第4のトランジスタ、
逆電流を遮断するため、前記第1トランジスタのゲートに第3の電圧を提供するためのダイオード増幅器、及び
一定のランプレートで前記第4のトランジスタをオンにするため、前記第4のトランジスタのゲートに第4の電圧を提供するためのソフトスタート増幅器、
を含む、電力マルチプレクサ。 - 請求項1に記載の電力マルチプレクサであって、
前記ダイオード増幅器が前記第1のトランジスタの前記ゲートに前記第3の電圧を提供する間に、前記出力における第5の電圧の降下を検出するためのコンパレータ、及び
前記ダイオード増幅器が前記第1のトランジスタの前記ゲートに前記第3の電圧を供給する間に、前記第1のトランジスタを一時的にオンにするためパルスを形成するためのワンショットジェネレータ、
をさらに含む、電力マルチプレクサ。 - 請求項1に記載の電力マルチプレクサであって、前記第1のトランジスタが、前記第1の入力と前記出力の間で電流を双方向に通過させるように前記第2のトランジスタに接続される、電力マルチプレクサ。
- 請求項1に記載の電力マルチプレクサであって、
一定のランプレートで前記第2のトランジスタオンにするため、前記第2のトランジスタのゲートに第5の電圧を提供するための第2のソフトスタート増幅器、
接地に結合され、前記ソフトスタート増幅器の入力及び前記第2のソフトスタート増幅器の入力に結合されるコンデンサ、
をさらに含む、電力マルチプレクサ。 - 請求項1に記載の電力マルチプレクサであって、
前記ダイオード増幅器をイネーブルし、前記ソフトスタート増幅器をイネーブルすることによって、前記電力マルチプレクサを、(a)前記第1の入力における前記第1の電圧が前記出力に結合される第1の状態から(b)前記第2の入力における前記第2の電圧が前記出力に結合される第2の状態に切り替えるコントローラをさらに含む、
電力マルチプレクサ。 - 請求項5に記載の電力マルチプレクサであって、前記コントローラが、前記ダイオード増幅器をディセーブルし、前記ソフトスタート増幅器をディセーブルするためのものである、電力マルチプレクサ。
- 請求項6に記載の電力マルチプレクサであって、
逆電流を遮断するため、前記第3のトランジスタのゲートに第5の電圧を提供するための第2のダイオード増幅器、
一定のランプレートで前記第2のトランジスタをオンにするため、前記第2のトランジスタのゲートに第6の電圧を提供するための第2のソフトスタート増幅器、
をさらに含み、
前記コントローラが、前記第2のダイオード増幅器をイネーブルし、前記第2のソフトスタート増幅器をイネーブルすることによって、前記電力マルチプレクサを前記第1の状態から前記第2の状態に切り替えるためのものである、
電力マルチプレクサ。 - 請求項1に記載の電力マルチプレクサであって、
前記第1のトランジスタのゲートに結合される第1のドライバ、
前記第2のトランジスタのゲートに結合される第2のドライバ、
前記第2のトランジスタの前記ゲートに結合される第1のプルダウン、
前記第3のトランジスタのゲートに結合される第3のドライバ、
前記第4のトランジスタのゲートに結合される第4のドライバ、
第4トランジスタの前記ゲートに結合される第2のプルダウン、及び
コントローラ、
をさらに含み、
前記コントローラが、
第1の状態において、前記第1のドライバをイネーブルし、前記第2のドライバをイネーブルし、前記第3のドライバをディセーブルし、前記第4のドライバをディセーブルし、前記ソフトスタート増幅器をディセーブルし、前記ダイオード増幅器をディセーブルし、第1のプルダウンをディセーブルし、第2のプルダウンをイネーブルして、前記第1の入力における前記第1の電圧を前記出力に結合し、
第2の状態において、前記第1のドライバをディセーブルし、前記第2のドライバをディセーブルし、前記第3のドライバをイネーブルし、前記第4のドライバをイネーブルし、前記ソフトスタート増幅器をディセーブルし、前記ダイオード増幅器をディセーブルし、前記第1のプルダウンをイネーブルし、前記第2のプルダウンをディセーブルして、前記第2の入力における前記第2の電圧を前記出力に結合し、並びに、
前記第1のプルダウンをディセーブルし、前記第2のプルダウンをディセーブルし、前記ダイオード増幅器をイネーブルし、前記ソフトスタート増幅器をイネーブルし、前記第1のドライバをディセーブルし、前記第2のドライバをイネーブルし、前記第3のドライバをイネーブルし、前記第4のドライバをディセーブルすることによって、前記電力マルチプレクサを前記第1の状態から前記第2の状態に移行させるためのものである、
電力マルチプレクサ。 - 電力マルチプレクサ回路を制御する方法であって、
第1のトランジスタをオンにするためソフトスタート増幅器をイネーブルすることであって、前記第1のトランジスタが、第1の入力と出力との間に第1のチャネルを形成するため第2のトランジスタのドレインに接続されるドレインを有する、前記ソフトスタート増幅器をイネーブルすること、
第3のトランジスタのゲート電圧をレギュレートするためダイオード増幅器をイネーブルすることであって、前記第3のトランジスタが、第2の入力と前記出力との間に第2のチャネルを形成するため第4のトランジスタのドレインに接続されるドレインを有する、前記ダイオード増幅器をイネーブルすること、及び
前記第1のトランジスタがオンになっているとき、前記ソフトスタート増幅器をディセーブルすること、前記第1のトランジスタをオンにするために第1のドライバをイネーブルすること、及び、前記ダイオード増幅器をディセーブルすること、
を含む、方法。 - 請求項9に記載の電力マルチプレクサ回路を制御する方法であって、前記ソフトスタート増幅器がイネーブルされるとき前記第2のトランジスタをオンに保持するため第2のドライバをイネーブルすることをさらに含む、方法。
- 請求項9に記載の電力マルチプレクサ回路を制御する方法であって、前記出力における出力電圧がしきい値を満たすとき、前記ダイオード増幅器をディセーブルすること、及び、前記第3のトランジスタに対するパルスゲート電圧を形成するため昇圧ドライバをイネーブルすることをさらに含む、方法。
- 請求項9に記載の電力マルチプレクサ回路を制御する方法であって、前記第1のトランジスタがオンになっているとき、前記第3のトランジスタ及び前記第4のトランジスタをディセーブルするためプルダウンをイネーブルすることをさらに含む、方法。
- 請求項9に記載の電力マルチプレクサ回路を制御する方法であって、前記ダイオード増幅器が、前記出力における出力電圧と入力電圧との比較に基づいて前記第3のトランジスタの前記ゲート電圧をレギュレートする、方法。
- 請求項9に記載の電力マルチプレクサ回路を制御する方法であって、コンデンサを充電及び放電して前記ソフトスタート増幅器に対する入力を生成することをさらに含む、方法。
- 電力マルチプレクサ回路であって、
第1の電力マルチプレクサ入力に結合されるソースを有する第1のトランジスタ、
前記第1のトランジスタのドレインに結合されるドレインと電力マルチプレクサ出力に結合されるソースとを有する第2のトランジスタ、
第2の電源入力に結合されるソースを有する第3のトランジスタ、
前記第3のトランジスタのドレインに結合されるドレインと前記電源マルチプレクサ入力に結合されるソースとを有する第4のトランジスタ、
前記第1のトランジスタのゲートに結合される出力と、第1の電圧源を介して前記第1の電力マルチプレクサ入力に結合される第1の入力と、前記電力マルチプレクサ出力に結合される第2の入力とを有する第1の増幅器、
前記第4のトランジスタのゲートに結合される出力を有する第2の増幅器、
前記第2の増幅器の入力と充電源とに結合される第1の端子を有するコンデンサ、及び
前記第1の増幅器のイネーブル入力と前記第2の増幅器のイネーブル入力とに結合されるコントローラ、
を含む、電力マルチプレクサ回路。 - 請求項15に記載の電力マルチプレクサ回路であって、前記第1のトランジスタが第1の金属酸化物半導体電界効果トランジスタ(MOSFET)であり、前記第2のトランジスタが第2のMOSFETであり、前記第3のトランジスタが第3のMOSFETであり、前記第4のトランジスタが第4のMOSFETである、電力マルチプレクサ回路。
- 請求項16に記載の電力マルチプレクサ回路であって、
前記電力マルチプレクサ出力に結合される第1の入力と、第2の電圧源を介して前記第1の電力マルチプレクサ入力に結合される第2の入力と、出力とを有するコンパレータ、
前記コンパレータの前記出力に結合される第1の入力と、前記コントローラに結合されるイネーブル入力と、前記第1の増幅器のイネーブル入力に結合される出力とを有する論理ゲート、
をさらに含む、電力マルチプレクサ回路。 - 請求項17に記載の電力マルチプレクサ回路であって、
前記コンパレータの前記出力に結合される入力を有するパルスジェネレータ、及び
前記パルスジェネレータの出力に結合される入力と前記第1のMOSFETの前記ゲートに結合される出力とを有するドライバ、
をさらに含む、電力マルチプレクサ回路。 - 請求項18に記載の電力マルチプレクサ回路であって、
前記第1のMOSFETの前記ゲートに結合される出力を有する第1のドライバ、
前記第2のMOSFETのゲートに結合される出力を有する第2のドライバ、
前記第3のMOSFETのゲートに結合される出力を有する第3のドライバ、
前記第4のMOSFETの前記ゲートに結合される出力を有する第4のドライバ、
前記第2のMOSFETの前記ゲートに結合される出力を有する第1のプルダウン、及び
前記第4のMOSFETの前記ゲートに結合される出力を有する第2のプルダウン、
をさらに含む、電力マルチプレクサ回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862716686P | 2018-08-09 | 2018-08-09 | |
US62/716,686 | 2018-08-09 | ||
US16/217,658 | 2018-12-12 | ||
US16/217,658 US10432184B1 (en) | 2018-08-09 | 2018-12-12 | Channel switchover power multiplexer circuits, and methods of operating the same |
PCT/US2019/045884 WO2020033816A1 (en) | 2018-08-09 | 2019-08-09 | Channel switchover power multiplexer circuits, and methods of operating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021534641A true JP2021534641A (ja) | 2021-12-09 |
Family
ID=68063741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021506974A Pending JP2021534641A (ja) | 2018-08-09 | 2019-08-09 | チャネル切替え電力マルチプレクサ回路、及びその動作方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10432184B1 (ja) |
EP (1) | EP3834286A4 (ja) |
JP (1) | JP2021534641A (ja) |
CN (1) | CN112805921A (ja) |
WO (1) | WO2020033816A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6665757B2 (ja) * | 2016-11-08 | 2020-03-13 | 株式会社デンソー | 電源制御装置、及び電池ユニット |
FR3124044A1 (fr) | 2021-06-14 | 2022-12-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif de sélection de tension d’alimentation avec commutations contrôlées en tension et en courant |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01321829A (ja) * | 1988-06-21 | 1989-12-27 | Fujitsu Ltd | 電源装置 |
JPH0854967A (ja) * | 1994-07-26 | 1996-02-27 | Internatl Business Mach Corp <Ibm> | コンピュータ用バッテリ接続装置及びバッテリの切換方法 |
JP2001111403A (ja) * | 1999-08-20 | 2001-04-20 | Em Microelectronic Marin Sa | 双方向性スイッチ用の制御システムおよび制御方法 |
WO2016121434A1 (ja) * | 2015-01-26 | 2016-08-04 | ローム株式会社 | 給電装置およびその制御回路、受電装置およびその制御回路、それを用いた電子機器および充電アダプタ、異常検出方法 |
US20180012635A1 (en) * | 2016-07-07 | 2018-01-11 | Commissariat à I'énergie atomique et aux énergies alternatives | Circuit for selecting a power supply voltage having a controlled transition |
US20180019673A1 (en) * | 2016-07-15 | 2018-01-18 | Silergy Semiconductor Technology (Hangzhou) Ltd | Control method and control circuit for voltage switch circuit and usb power delivery |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4812672A (en) * | 1987-10-01 | 1989-03-14 | Northern Telecom Limited | Selective connection of power supplies |
US6462434B1 (en) * | 2000-12-15 | 2002-10-08 | Hewlett-Packard Company | Power supply isolation circuit and method |
US6600239B2 (en) * | 2001-03-22 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Active circuit protection for switched power supply system |
US6744151B2 (en) * | 2002-09-13 | 2004-06-01 | Analog Devices, Inc. | Multi-channel power supply selector |
US8981839B2 (en) * | 2012-06-11 | 2015-03-17 | Rf Micro Devices, Inc. | Power source multiplexer |
-
2018
- 2018-12-12 US US16/217,658 patent/US10432184B1/en active Active
-
2019
- 2019-08-09 EP EP19846261.6A patent/EP3834286A4/en active Pending
- 2019-08-09 WO PCT/US2019/045884 patent/WO2020033816A1/en unknown
- 2019-08-09 CN CN201980066325.0A patent/CN112805921A/zh active Pending
- 2019-08-09 JP JP2021506974A patent/JP2021534641A/ja active Pending
- 2019-08-19 US US16/544,477 patent/US10700675B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01321829A (ja) * | 1988-06-21 | 1989-12-27 | Fujitsu Ltd | 電源装置 |
JPH0854967A (ja) * | 1994-07-26 | 1996-02-27 | Internatl Business Mach Corp <Ibm> | コンピュータ用バッテリ接続装置及びバッテリの切換方法 |
JP2001111403A (ja) * | 1999-08-20 | 2001-04-20 | Em Microelectronic Marin Sa | 双方向性スイッチ用の制御システムおよび制御方法 |
WO2016121434A1 (ja) * | 2015-01-26 | 2016-08-04 | ローム株式会社 | 給電装置およびその制御回路、受電装置およびその制御回路、それを用いた電子機器および充電アダプタ、異常検出方法 |
US20180012635A1 (en) * | 2016-07-07 | 2018-01-11 | Commissariat à I'énergie atomique et aux énergies alternatives | Circuit for selecting a power supply voltage having a controlled transition |
US20180019673A1 (en) * | 2016-07-15 | 2018-01-18 | Silergy Semiconductor Technology (Hangzhou) Ltd | Control method and control circuit for voltage switch circuit and usb power delivery |
Also Published As
Publication number | Publication date |
---|---|
WO2020033816A1 (en) | 2020-02-13 |
US10700675B2 (en) | 2020-06-30 |
CN112805921A (zh) | 2021-05-14 |
US20200052683A1 (en) | 2020-02-13 |
EP3834286A4 (en) | 2021-10-27 |
US10432184B1 (en) | 2019-10-01 |
EP3834286A1 (en) | 2021-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6222403B1 (en) | Slew rate output circuit with an improved driving capability of driving an output MOS field effect transistor | |
US7932703B2 (en) | System and method for switch mode power supply delay compensation | |
US9798347B2 (en) | High speed tracking dual direction current sense system | |
CN109997301B (zh) | 用于控制dc-dc电压转换器的功率级的装置和方法 | |
US10199919B2 (en) | Zero dead time control circuit | |
US20190379272A1 (en) | Methods, apparatus, and system to provide a high-efficiency drive for a floating power device | |
TWI575361B (zh) | 用於處理核心之電源供應閘控配置 | |
KR20150126836A (ko) | 유도성 부하 구동기 슬루 레이트 컨트롤러 | |
US10686377B1 (en) | Start-up method and apparatus for boost converters | |
US10234881B1 (en) | Digitally-assisted capless voltage regulator | |
US11211927B2 (en) | Gate driver circuit, motor driver circuit, and hard disk apparatus | |
JP2021534641A (ja) | チャネル切替え電力マルチプレクサ回路、及びその動作方法 | |
JP2020127145A (ja) | ブリッジ出力回路、電源装置及び半導体装置 | |
US10637356B2 (en) | Multiple-level buck boost converter control | |
US11038502B1 (en) | Methods, apparatus, and systems to drive a transistor | |
US6441598B1 (en) | Synchronous rectifier circuit and method of use in switching voltage converter | |
CN102457176B (zh) | 用于开关调节器的低电源噪声功率级设备 | |
US10707857B2 (en) | Methods and apparatus to improve switching conditions in a closed loop system | |
US20210099070A1 (en) | Glitch immune non-overlap operation of transistors in a switching regulator | |
JP2003525003A (ja) | Dc−dcコンバータ用スイッチング装置及びスイッチコンポーネント | |
JP6652561B2 (ja) | 電圧コンバータのためのアダプティブコントローラ | |
US7511390B1 (en) | Dual FET output stage with controlled output DV/DT for reduced EMI and input supply noise | |
US20230039198A1 (en) | Systems and Methods for Regulation of Propagation Delay in DC Motor Drivers | |
JP6886343B2 (ja) | Dc/dcコンバータ | |
CN114070283B (zh) | 用于驱动晶体管的方法和栅极驱动器系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210209 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210218 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220518 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20220721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240423 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240724 |