JP2021534641A - チャネル切替え電力マルチプレクサ回路、及びその動作方法 - Google Patents

チャネル切替え電力マルチプレクサ回路、及びその動作方法 Download PDF

Info

Publication number
JP2021534641A
JP2021534641A JP2021506974A JP2021506974A JP2021534641A JP 2021534641 A JP2021534641 A JP 2021534641A JP 2021506974 A JP2021506974 A JP 2021506974A JP 2021506974 A JP2021506974 A JP 2021506974A JP 2021534641 A JP2021534641 A JP 2021534641A
Authority
JP
Japan
Prior art keywords
transistor
input
coupled
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021506974A
Other languages
English (en)
Inventor
ウォン チョイ ジャエ
ベック スンホ
タークソン リチャード
クラレンベーク ジョニー
リー ビクシア
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2021534641A publication Critical patent/JP2021534641A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Conversion In General (AREA)

Abstract

例示の電力マルチプレクサ（１００）は、第１の入力（１０２）に結合される第１のトランジスタ（１０５）、第１のトランジスタ（１０５）に結合されて第１の入力（１０２）における第１の電圧を出力（１０１）に結合するための第２のトランジスタ（１０６）、第２の入力に結合される第３のトランジスタ、第３のトランジスタに結合され、第２の入力における第２の電圧を出力（１０１）に結合するための第４のトランジスタ、逆電流を遮断するため第１トランジスタ（１０５）のゲート（１０５Ｃ）に第３の電圧を提供するためのダイオード増幅器（１４２）、及び、一定のランプレートで第４のトランジスタをオンにするため、第４のトランジスタのゲートに第４の電圧を提供するためのソフトスタート増幅器を含む。

Description

本願は、概して電力マルチプレクサに関し、より詳細には、チャネル切替え電力マルチプレクサ回路、及びその動作方法に関する。
電力マルチプレクサは、継続的な出力電源を提供するために二つ又はそれ以上の入力電源を切り替える回路、デバイスなどである。
例示の電力マルチプレクサが、第１の入力に結合される第１のトランジスタ、第１のトランジスタに結合され、第１の入力における第１の電圧を出力に結合するための第２のトランジスタ、第２の入力に結合される第３のトランジスタ、第３のトランジスタに結合され、第２の入力における第２の電圧を出力に結合するための第４のトランジスタ、逆電流を遮断するため第１トランジスタのゲートに第３の電圧を提供するためのダイオード増幅器、及び、一定のランプレートで第４のトランジスタをオンにするため第４のトランジスタのゲートに第４の電圧を提供するためのソフトスタート増幅器を含む。
本説明の態様に従って構築される例示の電力マルチプレクサ回路を図示する。 本説明の態様に従って構築される例示の電力マルチプレクサ回路を図示する。 本説明の態様に従って構築される例示の電力マルチプレクサ回路を図示する。
図１Ａ〜図１Ｃの電力マルチプレクサ回路を動作させるための例示のハードウェア論理又は機械可読命令を表わす例示の状態図を図示する。
図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。 図２の状態の一つにおける図１Ａ〜図１Ｃの電力マルチプレクサ回路を表す。
図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路の例示の切替えを図示するグラフである。
図１Ａ〜図１Ｃの電力マルチプレクサ回路を動作させるための例示のハードウェア論理又は機械可読命令を表す別の例示の状態図を図示する。 図１Ａ〜図１Ｃの電力マルチプレクサ回路を動作させるための例示のハードウェア論理又は機械可読命令を表す別の例示の状態図を図示する。
概して、同じ又は同様の部分を指すために、図面及び本説明を通して同じ参照番号が用いられる。図面は一定の縮尺で描かれていない。図面に示される接続線又はコネクタは、様々な要素間の例示の機能的関係及び／又は物理的又は論理的結合を表すことが意図されている。
電力マルチプレクサには、入力電源間の切替えの際に望ましくないチャネル切替え挙動を示し得るものがある。例えば、入力電源間の即時切替えは、大きな突入電流、回路損傷を引き起こす恐れのある大きな逆電流、不十分な負荷過渡性、負荷容量及び／又は抵抗による不安定性、出力電圧の降下などを引き起こし得る。
ここで、いくつかの電力マルチプレクサの特性及び／又は能力を向上させる例を詳細に参照し、これらの例の一部を添付の図面に示す。有利にも、説明する例は、広範な負荷条件下で、かつ、望ましくないチャネル切替え挙動を伴うことなく、チャネル切替えを実施する。
図１Ａ〜図１Ｃは、本説明の態様に従って構築される例示の電力マルチプレクサ回路１００を図示する。出力１０１（例えば、電力マルチプレクサ出力）を第１の入力１０２（例えば、第１の電力マルチプレクサ入力）と第２の入力１０３（例えば、第２の電力マルチプレクサ入力）との間で選択的に切り替えるために、例示の電力マルチプレクサ回路１００は例示のスイッチ回路１０４を含む。例示のスイッチ回路１０４は、例えば、第１の電源入力と第２の電源入力との間で電源出力を切り替えるために用いられ得る。
入力１０２に結合される第１の入力電源を（例えば、コントローラ、状態機械などの制御下などで）出力１０１に選択的に結合するために、例示のスイッチ回路１０４は、例示の第１のトランジスタ（例えば、ｎチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）１０５、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）など）、及び、例示の第２のトランジスタ（例えば、ｎチャネルＭＯＳＦＥＴ１０６、ＦＥＴ、ＢＪＴなど）を含む。例示のＭＯＳＦＥＴ１０５及び例示のＭＯＳＦＥＴ１０６は、それぞれのドレイン１０５Ａと１０６Ａが接続された状態のバックツーバックトポロジーで配置される。ＭＯＳＦＥＴ１０５のソース１０５Ｂが第１の入力１０２に接続され、ＭＯＳＦＥＴ１０６のソース１０６Ｂが出力１０１に接続される。ＭＯＳＦＥＴ１０５及びＭＯＳＦＥＴ１０６両方がオンにされると、入力１０２は出力１０１に接続され、ＭＯＳＦＥＴ１０５及びＭＯＳＦＥＴ１０６によって形成される第１のチャネルＡ１０７を介して入力１０２と出力１０１との間を電流が往復し得る。ＭＯＳＦＥＴ１０５はボディダイオード１０５Ｄを有し、ＭＯＳＦＥＴ１０６はボディダイオード１０６Ｄを有する。
ＭＯＳＦＥＴ１０５をオンにするため、例示のスイッチ回路１０４は例示のドライバ１０８を含む。例示のドライバ１０８は、出力１０８ＡからＭＯＳＦＥＴ１０５のゲート１０５Ｃにライン１０９上のゲート電圧を出力する。論理ＨＩＧＨ電圧がドライバ１０８のイネーブル入力１０８Ｂへのライン１１０上で提供されると、ドライバ１０８はＭＯＳＦＥＴ１０５をオンにする（例えば、閉じる）。ＭＯＳＦＥＴ１０５が閉じられると、ドレイン１０５Ａはソース１０５Ｂに結合される。
ＭＯＳＦＥＴ１０６をオンにするため、例示のスイッチ回路１０４は例示のドライバ１１１を含む。例示のドライバ１１１は、出力１１１ＡからＭＯＳＦＥＴ１０６のゲート１０６Ｃにライン１１２上のゲート電圧を出力する。ドライバ１１１は、ドライバ１１１のイネーブル入力１１１Ｂへのライン１１３上で論理ＨＩＧＨ電圧が提供されると、ＭＯＳＦＥＴ１０６をオンにする（例えば、閉じる）。ＭＯＳＦＥＴ１０６が閉じられると、ドレイン１０６Ａはソース１０６Ｂに結合される。
ＭＯＳＦＥＴ１０５をオフにするため、例示のスイッチ回路１０４は例示のプルダウン１１４を含む。ライン１１５上の論理ＨＩＧＨゲート電圧がプルダウン１１４のイネーブル入力１１４Ａに提供されると、例示のプルダウン１１４は、ＭＯＳＦＥＴ１０５のゲート１０５Ｃにおいてライン１０９上のゲート電圧を入力１０２における入力電圧ＶＩＮＡにプルして、ＭＯＳＦＥＴ１０５をオフにし（例えば、開き）、ソース１０５Ｂからドレイン１０５Ａを結合解除する。
ＭＯＳＦＥＴ１０６をオフにするため、例示のスイッチ回路１０４は例示のプルダウン１１６を含む。ライン１１７上の論理ＨＩＧＨゲート電圧がプルダウン１１６のイネーブル入力１１６Ａに提供されると、例示のプルダウン１１６は、ＭＯＳＦＥＴ１０６のゲート１０６Ｃにおけるライン１１２上のゲート電圧を出力１０１における出力電圧ＶＯＵＴにプルして、ＭＯＳＦＥＴ１０６をオフにし（例えば、開き）、ソース１０６Ｂからドレイン１０６Ａを結合解除する。
概して、ＭＯＳＦＥＴ１０５、１０６、１１８、１１９の一つがそのゲート電圧を介してオフにされているとき、それぞれのプルダウン１１４、１１６、１２７、１２９がイネーブルされ、それによって、関連の入力１０２、１０３が出力１０１から完全に結合解除される。
入力１０３に結合される第２の入力電源を（例えば、コントローラ、状態機械などの制御下で）出力１０１に選択的に結合するために、例示のスイッチ回路１０４は、第３のトランジスタ（例えば、ｎチャネルＭＯＳＦＥＴ１１８、ＦＥＴ、ＢＪＴなど）及び第４のトランジスタ（例えば、ｎチャネルＭＯＳＦＥＴ１１９、ＦＥＴ、ＢＪＴなど）を含む。ＭＯＳＦＥＴ１１８及びＭＯＳＦＥＴ１１９は、それぞれのドレイン１１８Ａと１１９Ａが接続される状態のバックツーバックトポロジーで配置される。ＭＯＳＦＥＴ１１８のソース１１８Ｂは第２の入力１０３に接続され、ＭＯＳＦＥＴ１１９のソース１１９Ｂは出力１０１に接続される。ＭＯＳＦＥＴ１１８及びＭＯＳＦＥＴ１１９両方がオンにされると、入力１０３は出力１０１に接続され、ＭＯＳＦＥＴ１１１８及びＭＯＳＦＥＴ１１９によって形成される第２のチャネルＢ１２０を介して入力１０３と出力１０１との間を電流が往復し得る。
ＭＯＳＦＥＴ１１８をオンにするため、例示のスイッチ回路１０４は例示のドライバ１２１を含む。例示のドライバ１２１は、出力１２１ＡからＭＯＳＦＥＴ１１８のゲート１１８Ｃにライン１２２上のゲート電圧を出力する。ドライバ１２１は、ドライバ１２１のイネーブル入力１２１Ｂへの論理ＨＩＧＨ電圧がライン１２３上で提供されると、ＭＯＳＦＥＴ１１８をオンにする（例えば、閉じる）。ＭＯＳＦＥＴ１１８が閉じられると、ドレイン１１８Ａはソース１１８Ｂに結合される。
ＭＯＳＦＥＴ１１９をオンにするため、例示のスイッチ回路１０４は例示のドライバ１２４を含む。例示のドライバ１２４は、出力１２４ＡからＭＯＳＦＥＴ１１９のゲート１１９Ｃにライン１２５上のゲート電圧を出力する。ドライバ１２４は、ドライバ１２４のイネーブル入力１２４Ｂへの論理ＨＩＧＨ電圧がライン１２６上で提供されると、ＭＯＳＦＥＴ１１９をオンにする（例えば、閉じる）。ＭＯＳＦＥＴ１１９が閉じられると、ドレイン１１９Ａがソース１１９Ｂに結合される。
ＭＯＳＦＥＴ１１８をオフにするため、例示のスイッチ回路１０４は例示のプルダウン１２７を含む。ライン１２８上の論理ＨＩＧＨゲート電圧がプルダウン１２７のイネーブル入力１２７Ａに提供されると、例示のプルダウン１２７は、ＭＯＳＦＥＴ１１８のゲート１１８Ｃにおけるライン１２２上のゲート電圧を入力１０３における入力電圧ＶＩＮＢにプルして、ＭＯＳＦＥＴ１１８をオフにし（例えば、開き）、ソース１１８Ｂからドレイン１１８Ａを結合解除する。
ＭＯＳＦＥＴ１１９をオフにするため、例示のスイッチ回路１０４は例示のプルダウン１２９を含む。ライン１３０上の論理ＨＩＧＨゲート電圧がプルダウン１２９のイネーブル入力１２９Ａに提供されると、例示のプルダウン１２９は、ＭＯＳＦＥＴ１１９のゲート１１９Ｃライン１２５上のゲート電圧を出力１０１における出力電圧ＶＯＵＴにプルして、出力１０１でＭＯＳＦＥＴ１１９をオフにし（例えば、開き）、出力１０１から入力１０３を結合解除する。
ＭＯＳＦＥＴ１０５、１０６のゲート１０５Ｃ、１０６Ｃに対する寄生容量性結合により、入力１０２における入力電圧ＶＩＮＡが、ＭＯＳＦＥＴ１０５、１０６をオンにすることによって出力１０１に結合されるのが早すぎると、入力１０２からの大きな突入電流が、関連するＭＯＳＦＥＴ１０５、１０６に切り替えられることが生じ得る。ＭＯＳＦＥＴ１０５、１０６はそれぞれのチャネルを介して突入電流を通過させる。例えば、寄生容量性結合がＭＯＳＦＥＴ１０５をオンにすることができなかった場合、ＭＯＳＦＥＴ１０５の突入電流はボディダイオード１０５Ｄを流れ得る。寄生結合による入力１０２からＭＯＳＦＥＴ１０５、１０６への突入電流を除去するため、例示のプルダウン１１４はイネーブルされて入力１０２にゲート１０５Ｃを放電してＭＯＳＦＥＴ１０５をオフに保ち、プルダウン１１６はイネーブルされてゲート１０６Ｃを出力１０１に放電してＭＯＳＦＥＴ１０６をオフに保つ。同様に、寄生結合による入力１０３からＭＯＳＦＥＴ１１８、１１９への突入電流を低減するため、例示のプルダウン１２７はイネーブルされてゲート１１８Ｃを入力１０３に放電してＭＯＳＦＥＴ１１８をオフに保ち、プルダウン１２９はイネーブルされてゲート１１９Ｃを出力１０１に放電してＭＯＳＦＥＴ１１９をオフに保つ。
いくつかの例では、プルダウン１１４、１１６、１２７、及び１２９は、ライン１３１、１３２上のソフトスタート電圧に基づいて制御される（下記に記載）。例えば、ライン１３１、１３２上のソフトスタート電圧が閾値を満たす（例えば、基準電圧未満である）一方で、論理ＨＩＧＨイネーブル電圧が、プルダウン１１４、１１６、１２７、及び１２９のそれぞれのイネーブル入力１１４Ａ、１１６Ａ、１２７Ａ、及び１２９Ａにおいて提供されて、プルダウン１１４、１１６、１２７、及び１２９を閉じ、それによって、ＭＯＳＦＥＴ１０５、１０６、１１８、及び１１９を開き、寄生容量性結合の影響が低減される。
ドライバ１１１及びドライバ１２４による固定出力電圧ＶＯＵＴランプレート（ｄＶｏｕｔ／ｄｔ）では、大きな出力容量Ｃｏｕｔ条件によって大きな突入電流が生成され得る。突入電流は、数学的にＣｏｕｔ×ｄＶｏｕｔ／ｄｔと表現され得る。大きな出力容量Ｃｏｕｔを小さな突入電流でサポートするため、例示の電力マルチプレクサ回路１００は、調整可能なＶＯＵＴランプレートを可能にする例示のソフトスタート増幅器１３３を含む。例示のソフトスタート増幅器１３３の出力１３３Ａが、ライン１１２を介してＭＯＳＦＥＴ１０６のゲート１０６Ｃに接続される。ソフトスタート増幅器１３３は、入力１３３Ｂにおけるライン１３１上のソフトスタート電圧に応答して、ゲート１０６Ｃにおけるライン１１２上のゲート電圧を駆動する。ソフトスタート増幅器１３３は、入力１３３Ｃにおけるライン１３４上のイネーブル電圧が論理ＨＩＧＨ電圧であるときイネーブルされる。入力１３３Ｂにおけるライン１３１上のソフトスタート電圧は、（例えば、一定又は安定したランプレートで、一定又は安定したランプレートに従ってなど）経時的に徐々に増加し、それによって、出力１３３Ａ上の電圧は（例えば、一定又は安定したランプレートで、一定又は安定したランプレートに従ってなど）経時的に徐々に増加して、突入電流を管理するための出力１０１の立ち上がり時間が制御される。例えば、入力１３３Ｂにおけるライン１３１上のソフトスタート電圧は、ＩＲＥＦ／Ｃｓｓの一定のランプレートで増加し得、それによって、出力１３３Ａにおける電圧を下記の一定のランプレートで増加させる。
ｒａｍｐ＿ｒａｔｅ＝（ＩＲＥＦ／Ｃｓｓ）×ゲイン
ここで、Ｃｓｓは外部コンデンサ１３５であり、ゲインはソフトスタート増幅器１３３のゲインであり、ＩＲＥＦは基準電流源１３６の電流出力である。
概して、外部コンデンサＣｓｓ１３５は、応用例要件（例えば、予期される負荷条件、出力容量Ｃｏｕｔ条件、ターンオン時間目標、突入電流制限など）を満たすＶＯＵＴランプレートを制御するように選択され得る。例えば、大きな出力容量Ｃｏｕｔ条件下では、大型の外部コンデンサＣｓｓ１３５が用いられて、遅いＶＯＵＴランプレートを形成し得、それによって、デバイスを損傷させたり電源ＶＩＮを降下させたり（例えば、システムリセット）する恐れのある大きな突入電流を防ぎ得る。ただし、遅すぎるＶＯＵＴランプレートは、パワーアップシーケンスタイミング要件を満たすためのより高速なパワーアップから恩恵を受ける応用例に適さないことがある。いくつかの例では、ソフトスタート増幅器１３３は、ライン１３１上のソフトスタート電圧に基づいて制御される。例えば、ライン１３１上のソフトスタート電圧が閾値を満たさなくなると（例えば、基準電圧に等しいかそれより大きくなると）、プルダウン１１４及び１１６のイネーブル入力１１４Ａ及び１１６Ａにおいて論理ＬＯＷイネーブル電圧が提供されてプルダウン１１４及び１１６が開き、入力１３３Ｃにおいてライン１３４上の論理ＨＩＧＨイネーブル電圧が提供されて、調節可能な出力ランプレート（ＩＲＥＦ／Ｃｓｓ）×ゲインでソフトスタート増幅器１３３がＭＯＳＦＥＴ１０６を閉じ得る。いくつかの例において、小さな出力容量ＣＯＵＴで、ソフトスタート増幅器１３３の代わりに固定充電電流ドライバが用いられ得る。いくつかの例において、基準電圧ＶＲＥＦは、ソフトスタート増幅器のヘッドルームに基づいて選択される。
大出力容量Ｃｏｕｔ条件下で小さな突入電流を維持するために、例示の電力マルチプレクサ回路１００は、調整可能なＶＯＵＴランプレートを可能にする例示のソフトスタート増幅器１３７を含む。例示のソフトスタート増幅器１３７の出力１３７Ａが、ライン１２５を介してＭＯＳＦＥＴ１１９のゲート１１９Ｃに接続される。ソフトスタート増幅器１３７は、入力１３７Ｂにおけるライン１３２上のソフトスタート電圧に応答してゲート１１９Ｃにおけるライン１２５上のゲート電圧を駆動する。ソフトスタート増幅器１３７は、入力１３７Ｃにおけるライン１３８上のイネーブル電圧が論理ＨＩＧＨ電圧であるときイネーブルされる。ライン１３２上のソフトスタート電圧は一定のランプレートで増加し、それによって出力１３７Ａ上の電圧が一定のランプレートで増加して出力１０１における電圧ＶＯＵＴの立ち上がり時間を制御し、それによって突入電流を管理する。例えば、入力１３７Ｂにおけるライン１３２上のソフトスタート電圧は、一定のランプレートＩＲＥＦ／Ｃｓｓで増加し得、それによって、出力１３７Ａ上の電圧を下記の一定のランプレートで増加させる。
ｒａｍｐ＿ｒａｔｅ＝（ＩＲＥＦ／Ｃｓｓ）×ゲイン
ここで、Ｃｓｓは外部コンデンサ１３５であり、ゲインはソフトスタート増幅器１３７のゲインであり、ＩＲＥＦは基準電流源１３６の電流出力である。
概して、外部コンデンサＣｓｓ１３５は、応用例要件（例えば、予期される負荷条件、出力容量Ｃｏｕｔ条件、ターンオン時間目標、突入電流制限など）を満たすＶＯＵＴランプレートを制御するように選択され得る。例えば、大きな出力容量Ｃｏｕｔ条件下では、大型の外部コンデンサＣｓｓ１３５を用いて遅いＶＯＵＴランプレートを形成し得、それによって、デバイスを損傷したり電源ＶＩＮを降下させたり（例えば、システムリセット）する恐れのある大きな突入電流を防ぎ得る。ただし、遅すぎるＶＯＵＴランプレートは、パワーアップシーケンスタイミング要件を満たすためのより高速なパワーアップから恩恵を受ける応用例に適さないことがある。いくつかの例では、ソフトスタート増幅器１３７はソフトスタート電圧に基づいて制御される。例えば、ライン１３２上のソフトスタート電圧が閾値を満たさなくなると（例えば、基準電圧に等しく又はそれより大きくなると）、プルダウン１２７及び１２９のイネーブル入力１２７Ａ及び１２９Ａにおいて論理ＬＯＷイネーブル電圧が提供されてプルダウン１２７及び１２９を開き、入力１３７Ｃにおいてライン１３８上の論理ＨＩＧＨイネーブル電圧が提供されて、ソフトスタート増幅器１３７が調節可能な出力ランプレート（ＩＲＥＦ／Ｃｓｓ）×ゲインでＭＯＳＦＥＴ１１９を閉じ得る。小さい出力容量ＣＯＵＴを有するいくつかの例では、固定充電電流ドライバがソフトスタート増幅器１３７の代わりに用いられ得る。いくつかの例において、基準電圧ＶＲＥＦは、ソフトスタート増幅器のヘッドルームに基づいて選択される。
任意の数及び／又は種類の供給源、ジェネレータなどが、ライン１３１、１３２上のソフトスタート電圧を生成するために用いられ得る。例えば、例示のジェネレータ１３９が、充電源（例えば、基準電流源１３６）及びライン１３１、１３２に結合される端子を有する外部コンデンサ１３５を含む。外部コンデンサ１３５は、基準電流源１３６によって充電され、ライン１３１、１３２上のソフトスタート電圧の一方又は両方を形成するように放電される。いくつかの例では、ＭＯＳＦＥＴ１０６のゲート１０６Ｃ及びＭＯＳＦＥＴ１１９のゲート１１９Ｃは、それら自体の外部コンデンサ１３５を有する。いくつかの例では、外部コンデンサ１３５は、両方のチャネルによって共有され、各チャネル切替えの前に又は各チャネル切替えの一部として、ゲート１４０によって放電される。外部コンデンサ１３５は、ライン１４１上であってゲート１４０のゲート１４０Ａ上のゲート電圧を制御することによって放電される。
（ａ）第２のチャネルＢ１２０がオンにされる前に第１のチャネルＡ１０７がオフにされるときに生じ得る出力１０１における出力電圧ＶＯＵＴの下落、及び／又は、（ｂ）第１のチャネルＡ１０７がオフにされる前に第２のチャネルＢ１２０がオンにされるときに生じ得る逆電流（例えば、入力１０２、１０３から反対の入力１０３、１０２に流れる電流）を防止（例えば、低減、遮断、限定など）するために、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００は例示のダイオード増幅器１４２を含む。例示のダイオード増幅器１４２の出力１４２Ａが、ＭＯＳＦＥＴ１０５のゲート１０５Ｃに接続される。例示のダイオード増幅器１４２は、ゲート１０５Ｃにおけるライン１０９上のゲート電圧を制御して、入力１４２Ｂにおける出力電圧ＶＯＵＴを入力１４２Ｃにおける電圧ＶＩＮＡ−ＶＯＳ１Ａに調節する。ＶＯＳ１Ａは、電圧源１４３の両端間の電圧（例えば、４０ミリボルト（ｍＶ））である。何らかの負荷条件下では、ダイオード増幅器１４３は不安定になり得る。したがって、いくつかの例において、ダイオード増幅器１４２はチャネル切替え動作の間のみイネーブルされる。イネーブル入力１４２Ｄ上で受信されたライン１４４上のイネーブル入力電圧が、ダイオード増幅器１４２をディセーブル及びイネーブルするように制御され得る。
（ａ）第２のチャネルＡ１０７がオンにされる前に第１のチャネルＢ１２０がオフにされるときに生じ得る出力１０１における出力電圧ＶＯＵＴの下落、及び／又は、（ｂ）第１のチャネルＢ１２０がオフにされる前に第２のチャネルＡ１０７がオンにされるときに生じ得る逆電流（例えば、入力１０３から入力１０２に流れる電流）を防止（例えば、低減、遮断、限定など）するために、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００は例示のダイオード増幅器１４５を含む。例示のダイオード増幅器１４５の出力１４５Ａが、ＭＯＳＦＥＴ１１８のゲート１１８Ｃに接続される。例示のダイオード増幅器１４５は、ゲート１１８Ｃにおけるライン１２２上のゲート電圧を調節して、入力１４５Ｂにおける出力電圧ＶＯＵＴを入力１４５Ｃにおける電圧ＶＩＮＢ−ＶＯＳ１Ｂに調節する。ＶＯＳ１Ｂは、電圧源１４６の両端間の電圧（例えば、４０ミリボルト（ｍＶ））である。何らかの負荷条件下では、ダイオード増幅器１４５は不安定になり得る。したがって、いくつかの例において、ダイオード増幅器１４５はチャネル切替え動作の間のみイネーブルされる。イネーブル入力１４５Ｄ上で受信されたライン１４７上のイネーブル入力電圧が、ダイオード増幅器１４５をディセーブル及びイネーブルするように制御され得る。
必要であれば、例示のダイオード増幅器１４２を安定化させるために、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００は、例示の昇圧コンパレータ１４８、パルスジェネレータ（例えば、例示のワンショットジェネレータ１４９）、及び例示の昇圧ドライバ１５０を含む。入力１４８Ａにおける出力電圧ＶＯＵＴが入力１４８Ｂにおける電圧ＶＩＮＡ−ＶＯＳ２Ａ未満に下がると（例えば、ＶＯＳ２＞ＶＯＳ１であるために潜在的に不安定なダイオード増幅器１４２又はＶＯＵＴ降下を示す）、例示の昇圧コンパレータ１４８は、出力１４８Ｃにおけるライン１５１上に論理ＬＯＷ電圧を出力する。論理ゲート（例えばＡＮＤゲート１５２）が、入力１５２Ａにおけるライン１５１上の電圧の論理ＡＮＤと、入力１５２Ｂにおけるライン１５３上のイネーブル電圧とを演算する。ライン１５１上の論理ＬＯＷ電圧は、ライン１４４上のイネーブル電圧を論理ＬＯＷ電圧にし、それによってダイオード増幅器１４２をディセーブルする。ＶＯＳ２Ａは、いくつかの例では、ＶＯＳ１Ａより大きい電圧源１５４の両端間の電圧である。
ワンショットジェネレータ１４９の入力１４９Ａにおけるライン１５１上の論理ＬＯＷ電圧により、ワンショットジェネレータ１４９が、出力１４９Ｂ上にパルス１５５（例えば、５マイクロ秒長）を形成する。例示の昇圧ドライバ１５０の入力１４９Ａにおけるパルス１５５により、昇圧ドライバ１５０が、ライン１０９上にパルスゲート電圧を出力し、それによってＭＯＳＦＥＴ１０５が一定期間オンになる。例えば、ＶＯＵＴをＶＩＮ−ＶＯＳ１より大きくなる（ＶＯＵＴ＞ＶＩＮ−ＶＯＳ１）ように増加させるために必要とされる時間となるように選択される５マイクロ秒により、ダイオード増幅器１４２が安定化される。例えば、ＶＯＵＴ＞ＶＩＮ−ＶＯＳ１である場合、ダイオード増幅器１４２はＭＯＳＦＥＴ１０５をオフにし、そのため、ダイオード増幅器１４２は、安定性のためにＶＩＮ−ＶＯＳ１を超えるようにＶＯＵＴを調節することができない。代わりに、ＶＯＵＴをＶＩＮ−ＶＯＳ１未満に放電してダイオード増幅器１４２のフィードバックループが再び行われるようにする必要があり、それによって、ＭＯＳＦＥＴ１０がオンになる。ダイオード増幅器１４２が再び不安定になると、又は負荷過渡性によりＶＯＵＴが降下すると、昇圧コンパレータ１４８がトリップする。このサイクルは、他のチャネルのソフトスタート増幅器１３７が出力電圧ＶＯＵＴを制御し、ＶＯＵＴがＶＩＮ−ＶＯＳ１（ダイオード増幅器１４２のループカットオフ）より大きくなるまで繰り返される。出力１０１における出力電圧ＶＯＵＴが電圧ＶＩＮＡ−ＶＯＳ２Ａより大きくなると、例示の昇圧コンパレータ１４８は、出力１４８Ｃからライン１５１上に論理ＨＩＧＨ電圧を出力し、これによりＡＮＤゲート１５２の出力１５２Ｃがライン１４４上の論理ＨＩＧＨ電圧となり、それによって、ダイオード増幅器１４２が再びイネーブルされる。
必要であれば、例示のダイオード増幅器１４５を安定化させるために、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００は、例示の昇圧コンパレータ１５６、パルスジェネレータ（例えば、例示のワンショットジェネレータ１５７）、及び例示の昇圧ドライバ１５８を含む。入力１５６Ａにおける出力電圧ＶＯＵＴが、入力１５６Ｂにおける電圧ＶＩＮＢ−ＶＯＳ２Ｂ未満に下がると（例えば、潜在的に不安定なダイオード増幅器１４５又はＶＯＵＴ降下を示す）、例示の昇圧コンパレータ１５６は、出力１５６Ｃからライン１５９上に論理ＬＯＷ電圧を出力する。論理ゲート（例えばＡＮＤゲート１６０）が、入力１５９Ａにおけるライン１５９上の電圧の論理ＡＮＤと、入力１６０Ｂにおけるライン１６１上のイネーブル電圧とを演算する。ライン１５９上の論理ＬＯＷ電圧は、ライン１４７上のイネーブル電圧を論理ＬＯＷ電圧となるようにし、それによってダイオード増幅器１４５をディセーブルする。ＶＯＳ２Ｂは、電圧源１６２の両端間の電圧である。
例示のワンショットジェネレータ１５７の入力１５７Ａにおけるライン１５９上の論理ＬＯＷ電圧により、ワンショットジェネレータ１５７が、出力１５７Ｂからライン１６３上にパルス（例えば、５マイクロ秒長）を形成する。例示の昇圧ドライバ１５８の入力１５８Ａにおけるライン１６３上のパルスにより、昇圧ドライバ１５８が、ライン１２２上にパルスゲート電圧を出力し、それによってＭＯＳＦＥＴ１１８が例えば５マイクロ秒間オンになり、それによってダイオード増幅器１４５が安定化される。出力１０１における出力電圧ＶＯＵＴが電圧ＶＩＮＡ−ＶＯＳ２Ｂより大きくなると、例示の昇圧コンパレータ１５６は、出力１５６Ｃからライン１５９上に論理ＨＩＧＨ電圧を出力し、これによりＡＮＤゲート１６０の出力１６０Ｃが論理ＨＩＧＨ電圧となるようにし、それによって、ダイオード増幅器１４５を再びイネーブルする。
動作を制御するために、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００は例示のコントローラ１６４を含む。例示のコントローラ１６４は、図１Ａ〜図１Ｃのデバイスの動作を、少なくとも制御するため、一つ又は複数の状態機械１６５を実装する。例示のコントローラ１６４は、入力１６６（例えば、電圧など）を受信し、出力を提供するか、又は電圧１６７（例えば、ライン１１０、１１３、１１５、１１７、１２３、１２６、１２８、１３０、１３４、１３８、１５３、１６１などの上の電圧など）を出力させて、電力マルチプレクサ回路１００の状態を制御する。
例示の状態機械１６５は、例えば、ハードウェア論理、及び／又は、不揮発性メモリ（例えば、読出し専用メモリ（ＲＯＭ）、電気的消去可能読出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ）、揮発性メモリ（例えば、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ＲＡＭＢＵＳ（登録商標）ダイナミックランダムアクセスメモリ（ＲＤＲＡＭ（登録商標））、及び／又は、他のタイプのランダムアクセスメモリ（ＲＡＭ）デバイスなどの、任意の数の及び／又は任意のタイプの非一時的なコンピュータ可読ストレージデバイス又は非一時的なストレージディスクに格納される、機械可読命令によって実装され得る。図１Ａ〜図１Ｃの例示のコントローラ１６４は、例えば、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）、アドバンストＲＩＳＣマシン（ＡＲＭ）プロセッサ、フィールドプログラマブル論理デバイス（ＦＰＬＤ）などの一つ又は複数を含み得る。
図示の例の例示のコントローラ１６４は、例えばバスを介して、ローカルメモリ１６８Ａ（例えば、キャッシュ）、メインメモリ１６８Ｂ、揮発性メモリ１６８Ｃ、及び／又は不揮発性メモリ１６８Ｄを含むメモリ１６８を含む。揮発性メモリ１６８Ｃは、ＳＤＲＡＭ、ＤＲＡＭ、ＲＤＲＡＭ、及び／又は任意の他のタイプのランダムアクセスメモリデバイスによって実装され得る。不揮発性メモリ１６８Ｄは、フラッシュメモリ及び／又は任意の他の所望のタイプのメモリデバイスによって実装され得る。メモリ１６８へのアクセスは、メモリコントローラ（図示せず）によって制御される。
状態機械１６５を含むコード化命令１６８Ｅ、並びに、図２及び図８Ａ〜図８Ｂのコード化命令は、メインメモリ１６８Ｂ、揮発性メモリ１６８Ｃ、不揮発性メモリ１６８Ｄ、及び／又は、ＣＤ−ＲＯＭ又はＤＶＤなどの非一時的なリムーバブルコンピュータ可読ストレージ媒体上に格納され得る。
例示の電力マルチプレクサ回路１００が図１Ａ〜図１Ｃに示されているが、図１Ａ〜図１Ｃに示される要素、プロセス、構成要素、及び／又は、デバイスの一つ又は複数が、組み合わせ、分割、再配置、省略、削除、及び／又は他の方式で実装され得る。また、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００は、図１Ａ〜図１Ｃに示すものに加えて又はその代わりに、一つ又は複数の要素、プロセス、及び／又はデバイスを含み得、及び／又は、図示の要素、プロセス、及びデバイスの任意のもの又は全部のうちの二つ以上を含み得る。例えば、電力マルチプレクサのいくつかの切替え態様が、必要とされない場合や望まれない場合などに省かれ得る。いくつかの例では、通信、結合などは、一つ又は複数の中間構成要素を介する間接的なものである。いくつかの例では、中間構成要素は、通信の信号又は情報完全性を変化させない。間接的な通信は、直接の物理的な（例えば、有線）通信及び／又は一定の通信を必要としない。
図２は、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００を動作させるための例示の状態機械の動作を表わす状態図２００である。図２の状態図２００を実装するための状態機械が、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００を動作させるためのハードウェア論理、機械可読命令、ハードウェア実装状態機械、及び／又はこれらの組み合わせとして実装され得る。状態図２００は、プロセッサによって実行されるための実行可能プログラム又は実行可能プログラムの一部とし得る。こういったプログラムは、ハードウェア論理及び／又は機械可読命令を含めて、不揮発性メモリ（例えば、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ）、揮発性メモリ（例えば、ＳＤＲＡＭ、ＤＲＡＭ、ＲＤＲＡＭ（登録商標）、及び／又は、任意の他のタイプのＲＡＭデバイス）などの、任意の数及び／又はタイプの非一時的なコンピュータ可読ストレージデバイス又は非一時的なストレージディスクに格納されるソフトウェア（例えば、機械可読命令）において具現化され得る。
例示のプロセッサは、例えば、一つ又は複数のプログラマブルプロセッサ、プログラマブルコントローラ、ＤＳＰ、ＡＳＩＣ、ＡＲＭプロセッサなどとし得る。これに加えて及び／又はこの代わりに、状態図２００は、一つ又は複数のハードウェア回路（個別及び／又は集積アナログ及び／又はデジタル回路要素、ＰＬＤ、ＦＰＧＡ、ＡＳＩＣ、コンパレータ、演算増幅器（オペアンプ）、論理回路など）によって実装され得、こういったハードウェア回路は、ソフトウェア又はファームウェアを実行することなく、対応する動作を実施するように構成される。図２に示す状態図２００を参照して例示の状態機械を説明するが、電力マルチプレクサ回路１００を動作させる多くの他の方法が代替的に用いられ得る。例えば、これらの状態の実行順は変更され得、及び／又は、説明される状態の一部が、変更、削除、又は組み合わされ得る。
図２の例示の状態図２００を図３Ａ〜図３Ｃ、図４Ａ〜図４Ｃ、図５Ａ〜図５Ｃ、及び図６Ａ〜図６Ｃ参照して説明する。図３Ａ〜図３Ｃ、図４Ａ〜図４Ｃ、図５Ａ〜図５Ｃ、及び図６Ａ〜図６Ｃは、図２の状態図２００の状態２０２、２０４、２０６、及び２０８にそれぞれ対応する。図３Ａ〜図３Ｃ、図４Ａ〜図４Ｃ、図５Ａ〜図５Ｃ、及び図６Ａ〜図６Ｃは、図が関連する状態に対してどの構成要素、デバイスなどがイネーブルされるか、アクティブであるかなどを示すために、異なる構成要素、デバイスなどに陰影を付けている点を除き、図１Ａ〜図１Ｃと同一である。例えば、図２の「チャネルＡオン」状態２０２（これは図３Ａ〜図３Ｃに対応する）は、プルダウン１２７、１２９がイネーブルされてチャネルＢ１２０をオフにすることを示す。そのため、プルダウン１２７及び１２９は、図３Ａ〜図３Ｃにおいて陰影が付けられている。同様に、ソフトスタート増幅器１３３及び１３７は、「チャネルＡオン」状態２０２においてディセーブルされ、そのため、図３Ａ〜図３Ｃにおいて陰影を付けずに示される。図３Ａ〜図３Ｃ、図４Ａ〜図４Ｃ、図５Ａ〜図５Ｃ、及び図６Ａ〜図６Ｃにおいてわかりやすく図示するために、或る状態においてイネーブルされる構成要素、デバイスなどのみを示す。他の構成要素、デバイスなどはすべてディセーブルされる。構成要素、デバイスなどが一つの状態においてイネーブルされ、電力マルチプレクサ回路１００が、こういった構成要素、デバイスなどがディセーブルされる別の状態に移行する場合、状態移行時にこういった構成要素、デバイスなどがディセーブルされる。
図２の例示の状態図２００は、チャネルＡ１０７（図１Ａ〜図１Ｃの入力１０２）からチャネルＢ１２０（図１Ａ〜図１Ｃの入力１０３）へのチャネル切替えを示す。図３Ａ〜図３Ｃに示す「チャネルＡオン」状態２０２で開始すると、コントローラ１６４は、プルダウン１２７及びプルダウン１２９をイネーブルして、ＭＯＳＦＥＴ１１８及び１１９をオフにしてチャネルＢ１２０をディセーブルし、ドライバ１０８及び１１１をイネーブルして、ＭＯＳＦＥＴ１０５及び１０６をオンにし、それによって入力１０２を出力１０１に結合する。切替えに関連するすべてのデバイス（例えば、ソフトスタート増幅器１３３及び１３７、ダイオード増幅器１４２及び１４５、並びに昇圧コンパレータ１４８及び１５６）がディセーブルされる。
チャネルＢ１２０がイネーブルされ（ブロック２１０）、入力１０３における入力電圧ＶＩＮＢが入力１０２における入力電圧ＶＩＮＡより大きい（ブロック２１２）場合、コントローラ１６４は、電力マルチプレクサ回路１００を図４Ａ〜図４Ｃに示す「切替え」状態２０４に移行させる。「切替え」状態２０４において、ドライバ１１１、ドライバ１２１、ソフトスタート増幅器１３７、ダイオード増幅器１４２、及び昇圧コンパレータ１４８がイネーブルされる。ドライバ１０８及び１２４並びにプルダウン１２７、１１４、１１６、及び１２９はディセーブルされる。ソフトスタート増幅器１３７は、イネーブルされてＭＯＳＦＥＴ１１９を徐々にオンにし、それによって突入電流を管理（低減、制限など）する。ダイオード増幅器１４２及び昇圧コンパレータ１４８は、イネーブルされて、回路損傷及び／又は回路不安定を引き起こす恐れのある逆電流及び／又は出力電圧降下を管理（低減、制限、遮断など）する。ソフトスタート増幅器１３７、ダイオード増幅器１４２、及び昇圧コンパレータ１４８の使用により、電力マルチプレクサ回路１００が、広範な負荷条件下で、及び、望ましくないチャネル切替え動作を伴うことなく、チャネルＡからチャネルＢに切り替わり得る。
「切替え」状態２０４における図１Ａ〜図１Ｃの電力マルチプレクサ回路１００の例示の動作を図７に示す。図７に示す例において、電力マルチプレクサ回路１００は、入力１０２（ＶＩＮ１）から入力１０３（ＶＩＮ２）に切り替わっている。切替えのフェーズ７０２の間、ライン１３２上のソフトスタート電圧が基準電圧ＶＲＥＦを上回っている間は、ソフトスタート増幅器１３７がイネーブルされ（図８Ａ〜図８ＢのソフトスタートＢ状態を参照）、ダイオード増幅器１４２がイネーブルされ、昇圧コンパレータ１４８は、出力１０１において出力電圧ＶＯＵＴを監視する。フェーズ７０２の間、ソフトスタート増幅器１３７は、ゲート１１９Ｃ上のゲート電圧をゲート１１９のＶＯＵＴ＋Ｖｔより小さく保つことによってＭＯＳＦＥＴ１１９をオフにする。ソフトスタート増幅器１３７は、ＭＯＳＦＥＴ１１９を徐々にオンにし、それによって突入電流を管理（低減、制限など）する。図示の例において、出力１０１における出力電圧ＶＯＵＴが時間ｔ１と時間ｔ２の間でＶＩＮ１−ＶＯＳ２を下回ると、昇圧コンパレータ１４８は、ワンショットジェネレータ１４９及び昇圧ドライバ１５０をトリガして、時間ｔ２と時間ｔ３におけるワンショット信号の立下りエッジとの間の出力電圧ＶＯＵＴを一時的に高める。ダイオード増幅器１４２は、イネーブルされて、回路損傷及び／又は回路不安定を引き起こす恐れのある逆電流及び／又は出力電圧降下を管理（低減、制限、遮断など）する。昇圧コンパレータ１４８はイネーブルされて、ダイオード増幅器１４２に関連する不安定性を示し得る出力１０１における出力電圧ＶＯＵＴの降下が検出及び制限される。このような不安定性は出力負荷条件から生じ得る。ソフトスタート増幅器１３７、ダイオード増幅器１４２、及び昇圧コンパレータ１４８の使用により、電力マルチプレクサ回路１００が、広範な負荷条件下で、及び、望ましくないチャネル切替え動作を伴うことなく、チャネルＡからチャネルＢに切り替わり得る。
フェーズ７０２の後、ソフトスタート増幅器１３７は、ゲート１１９Ｃ上のゲート電圧をＶＯＵＴ＋Ｖｔよりも高く増加させ、（ＩＲＥＦ／Ｃｓｓ）×ゲインのレートでＶＯＵＴを増加させて、ＭＯＳＦＥＴ１１９を経時的に徐々にオンにし、それによって、出力１０１における出力電圧ＶＯＵＴを経時的に徐々に増大させる。
図２に戻り、ＭＯＳＦＥＴ１１９がオンになっているとき（ブロック２１４）、コントローラ１６４は、図５Ａ〜図５Ｃに示す「チャネルＢオン」状態２０６に電力マルチプレクサ回路１００を移行させる。いくつかの例では、ＭＯＳＦＥＴ１１９がオンになった時点を判定することは、コンパレータがゲート１１９Ｃとソース１１９Ｂとの間のＶｇｓ電圧を基準電圧（例えば、３Ｖ）と比較し、及び／又は、コンパレータが電圧Ｃｓｓを基準電圧（例えば、４Ｖ）と比較することを含む。いくつかの例において、基準電圧は、最も大きい期待値ＶＩＮＡ及びＶＩＮＢ条件下でＭＯＳＦＥＴ１０６及びＭＯＳＦＥＴ１１９をオンにするように選択される。図５Ａ〜図５Ｃの「チャネルＢオン」状態２０６において、ドライバ１２１及び１２４がイネーブルされて、それぞれ、ＭＯＳＦＥＴ１１８及び１１９をオンにし、それによって入力１０３を出力１０１に結合する。チャネルＡ１０７に関連するドライバ１０８及び１１１がディセーブルされる。プルダウン１１４がイネーブルされてＭＯＳＦＥＴ１０５がオフになり、プルダウン１１６がイネーブルされてＭＯＳＦＥＴ１０６がオフになる。切替えに関連するすべてのデバイス（例えば、ソフトスタート増幅器１３３及び１３７、ダイオード増幅器１４２及び１４５、並びに、昇圧コンパレータ１４８及び１５６）がディセーブルされる。
ブロック２１２に戻ると、入力１０３における入力電圧ＶＩＮＢが入力１０２における入力電圧ＶＩＮＡより大きくないとき（ブロック２１２）、コントローラは、電力マルチプレクサ回路１００を図６Ａ〜図６Ｃの「両チャネルオフ」状態２０８に移行させる。「両チャネルオフ」状態２０８では、プルダウン１１４、１１６、１２７、及び１２９がイネーブルされ、すべての他のデバイス、構成要素がディセーブルされ、それによって入力電圧ＶＩＮＡも入力電圧ＶＩＮＢも出力１０１に接続されず、それによってＲｏｕｔ（例えば、出力負荷）によってＶＯＵＴが放電する。ＶＯＵＴは放電し、入力１０３における入力電圧ＶＩＮＢが出力１０１における出力電圧ＶＯＵＴに等しいかそれより大きいとき（ブロック２１６）、コントローラ１６４は、電力マルチプレクサ回路１００を上述の「チャネルＢオン」状態２０６に移行させる。
図８Ａ〜図８Ｂは、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００を動作させるための例示の状態機械を表わす状態図８００である。状態図８００は、図１Ａ〜図１Ｃの例示の電力マルチプレクサ回路１００を動作させるためのハードウェア論理、機械可読命令、ハードウェア実装状態機械、及び／又はこれらの組合せとして実装され得る。状態図８００は、プロセッサによって実行される実行可能プログラム又は実行可能プログラムの一部とし得る。このプログラムは、不揮発性メモリ（例えば、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ）、揮発性メモリ（例えば、ＳＤＲＡＭ、ＤＲＡＭ、ＲＤＲＡＭ（登録商標）、及び／又は任意の他のタイプのＲＡＭデバイス）などの、任意の数及び／又はタイプの非一時的なコンピュータ可読ストレージデバイス又は非一時的なストレージディスクに格納されるソフトウェア（例えば、機械可読命令）において具現化され得る。例示のプロセッサは、例えば、プログラマブルプロセッサ、プログラマブルコントローラ、ＤＳＰ、ＡＳＩＣ、ＡＲＭプロセッサなどの一つ又は複数とし得る。これに加えて及び／又はこの代わりに、状態図８００は、一つ又は複数のハードウェア回路（例えば、個別及び／又は集積アナログ及び／又はデジタル回路要素、ＰＬＤ、ＦＰＧＡ、ＡＳＩＣ、コンパレータ、オペアンプ、論理回路など）によって実装され得、こういったハードウェア回路は、ソフトウェア又はファームウェアを実行することなく、対応する動作を実施するように構成される。例示の状態機械を図８Ａ〜図８Ｂに示す状態図８００を参照して説明するが、電力マルチプレクサ回路１００を動作させる多くの他の方法が代替的に用いられ得る。例えば、こういった状態の実行順は変更され得、及び／又は、説明される状態の一部が変更、削除、又は組み合わされ得る。
図示をわかりやすくするため、図８Ａ〜図８Ｂにおいて、或る状態においてイネーブルされる構成要素、デバイスなどのみを示す。他の構成要素、デバイスなどはすべてディセーブルされる。構成要素、デバイスなどが一つの状態においてイネーブルされ、電力マルチプレクサ回路１００が、こういった構成要素、デバイスなどがディセーブルされる別の状態に移行する場合、状態移行時にこういった構成要素、デバイスなどがディセーブルされる。
「ゲートＡプルダウン」状態８０２で開始すると、プルダウン１１４、１１６、１２７、及び１２９は、Ｃｇｄ寄生容量を介するゲートへの入力電圧結合を防止するために閉じる。ライン１３１上のソフトスタート信号ＳＳが基準電圧ＶＲＥＦを超えると（ブロック８０４）、コントローラ１６４は、電力マルチプレクサ回路１００を「ソフトスタートＡ」状態８０６に移行させる。
「ソフトスタートＡ」状態８０６において、電力マルチプレクサ回路１００は、ドライバ１０８、ソフトスタート増幅器１３３、及びプルダウン１２７及び１２９をイネーブルすることによってチャネルＡ１０７をオンにする構成になっている。ＭＯＳＦＥＴ１０６がオンになると（ブロック８０８）、コントローラ１６４は、電力マルチプレクサ回路１００を「チャネルＡオン」状態８１０に移行させる。「チャネルＡオン」状態８１０では、電力マルチプレクサ回路１００は図３Ａ〜図３Ｃに示すように構成される。ソフトスタート増幅器１３３は、イネーブルされてＭＯＳＦＥＴ１０６を徐々にオンにし、それによって突入電流を管理（低減、制限など）する。
チャネルＢ１２０がイネーブルされ（ブロック８１２）、及びＶＩＮＢ＜ＶＩＮＡである（ブロック８１４）場合、コントローラは、電源マルチプレクサ回路１００を、ＶＩＮＢ≧ＶＯＵＴとなるまで（ブロック８１８）、プルダウン１１４、１１６、１２７、及び１２９がイネーブルされる「２チャネルオフ状態８１６に移行させる。ＶＩＮＢ≧ＶＯＵＴである場合（ブロック８１８）、コントローラ１６４は、電力マルチプレクサ回路１００を「チャネルＢオン」状態８２０に移行させる。「チャネルＢオン」状態８２０では、電力マルチプレクサ回路１００は図５Ａ〜図５Ｃに示す構成になっている。
ブロック８１４に戻ると、ＶＩＮＢ＞ＶＩＮＡである場合（ブロック８１４）、コントローラ１６４は、電力マルチプレクサ回路１００を「ゲートＢプルダウン」状態８２２に移行させる。「ゲートＢプルダウン」状態８２２ではチャネルＡ１０７は以前にオンにされたため、状態８２２において、プルダウン１２７及び１２９がイネーブルされて入力ＶＩＮＢから寄生結合が除去される間、ドライバ１０８、１１１はイネーブルされてチャネルＡをオンに保つ。ライン１３１、１３２上のソフトスタート信号ＳＳが基準電圧ＶＲＥＦを超えると（ブロック８２４）、コントローラ１６４は、電力マルチプレクサ回路１００を「ソフトスタートＢ」状態８２６に移行させる。
「ソフトスタートＢ」状態８２６において、電力マルチプレクサ回路１００は図４Ａ〜図４Ｃに示す構成になっている。「ソフトスタートＢ」状態８２６において、ソフトスタート増幅器１３７はイネーブルされて、ＭＯＳＦＥＴ１１９を徐々にオンにし、それによって突入電流を管理（低減、制限など）する。ダイオード増幅器１４２はイネーブルされて、回路損傷及び／又は回路不安定を引き起こす恐れのある逆電流及び／又は出力電圧降下を管理（低減、制限、遮断など）する。昇圧コンパレータ１４８はイネーブルされて、ダイオード増幅器１４２に関連する不安定性を示し得る出力１０１における出力電圧ＶＯＵＴの降下を検出及び制限する。このような不安定性は出力負荷条件から生じ得る。ソフトスタート増幅器１３７、ダイオード増幅器１４２、及び昇圧コンパレータ１４８の使用により、電力マルチプレクサ回路１００が、広範な負荷条件下で、及び、望ましくないチャネル切替え動作を伴うことなく、チャネルＡからチャネルＢに切り替わり得る。
ＭＯＳＦＥＴ１１９がオンになると（ブロック８２８）、図５Ａ〜図５Ｃに示すように、コントローラ１６４は、電力マルチプレクサ回路１００を「チャネルＢオン」状態８２０に移行させる。
例示の電力マルチプレクサ回路１００が図１Ａ〜図１Ｃに示されているが、電力マルチプレクサは、付加的な回路要素を含み得、及び／又は、図１Ａ〜図１Ｃに示す回路要素の一部を除外し得る。例えば、出力Ｃｏｕｔ及びＲｏｕｔの条件が制限される場合、昇圧コンパレータ１４８、ワンショットジェネレータ１４９、及び昇圧ドライバ１５０は、ダイオード増幅器１４２の安定性のために必要とされないことがある。
明細書で用いられるように、「少なくとも」という句が、例えば請求項のプリアンブルおいて移行項として用いられる場合、この句は限定されない。用語「及び／又は」は、例えば、Ａ、Ｂ、及び／又はＣなどの形態で用いられる場合、Ａ、Ｂ、Ｃの下記の任意の組み合わせ又はサブセット、例えば、（ａ）Ａのみ、（ｂ）Ｂのみ、（ｃ）Ｃのみ、（ｄ）Ｂを伴うＡ、（ｅ）Ｃを伴うＡ、（ｆ）Ｃを伴うＢ、及び（ｇ）Ｂ及びＣを伴うＡなど、を指す。本明細書において構造、構成要素、品目、対象物、及び／又は物を記述する文脈で用いられる場合、「Ａ及びＢの少なくとも一つ」という句は、（ａ）少なくとも一つのＡ、（ｂ）少なくとも一つのＢ、並びに（ｃ）少なくとも一つのＡ及び少なくとも一つのＢ、のうちの任意のものを含む実装を指す。同様に、本明細書において構造、構成要素、品目、対象物、及び／又は物を記述する文脈で用いられる場合、「Ａ又はＢの少なくとも一つ」という句は、（ａ）少なくとも一つのＡ、（ｂ）少なくとも一つのＢ、並びに（ｃ）少なくとも一つのＡ及び少なくとも一つのＢ、のうちの任意のものを含む実装を指す。本明細書においてプロセス、命令、動作、行為、及び／又は工程の実施又は実行を記述する文脈で用いられる場合、「Ａ及びＢの少なくとも一つ」という句は、（ａ）少なくとも一つのＡ、（ｂ）少なくとも一つのＢ、並びに（ｃ）少なくとも一つのＡ及び少なくとも一つのＢ、のうちの任意のものを含む実装を指す。同様に、本明細書においてプロセス、命令、動作、行為、及び／又は工程の実施又は実行を記述する文脈で用いられる場合、「Ａ又はＢの少なくとも一つ」という句は、（ａ）少なくとも一つのＡ、（ｂ）少なくとも一つのＢ、並びに（ｃ）少なくとも一つのＡ及び少なくとも一つのＢ、のうちの任意のものを含む実装を指す。
例示のチャネル切替え電力マルチプレクサ回路及びそれを動作させる方法が本明細書に記載されている。さらなる例及びそれらの組合せには、少なくとも以下のものが含まれる。
例１は、第１の入力に結合される第１のトランジスタ、第１のトランジスタに結合され、第１の入力における第１の電圧を出力に選択的に結合するための第２のトランジスタ、第２の入力に結合される第３のトランジスタ、第３のトランジスタに結合され、第２の入力における第２の電圧を出力に結合するための第４のトランジスタ、第１トランジスタのゲートに第３の電圧を選択的に提供し、逆電流を遮断するためのダイオード増幅器、及び、第４のトランジスタのゲートに第４の電圧を提供して一定のランプレートで第４のトランジスタをオンにするためのソフトスタート増幅器を含む、電力マルチプレクサである。
例２は、例１の電力マルチプレクサであり、ダイオード増幅器が第１のトランジスタのゲートに第３の電圧を提供する間に、出力における第５の電圧の降下を検出するためのコンパレータと、ダイオード増幅器が第１のトランジスタのゲートに第３の電圧を供給する間に、パルスを形成して第１のトランジスタを一時的にオンにするためのワンショットジェネレータとをさらに含む。
例３は、例１の電力マルチプレクサであり、第１のトランジスタが、第１の入力と出力の間で電流を双方向に通過させるように第２のトランジスタに接続される。
例４は、例１の電力マルチプレクサであり、第２のトランジスタのゲートに第５の電圧を提供して一定のランプレートで第２のトランジスタオンにするための第２のソフトスタート増幅器と、接地に結合され、ソフトスタート増幅器の入力及び第２のソフトスタート増幅器の入力に結合されるコンデンサとをさらに含む。
例５は、例１の電力マルチプレクサであり、ダイオード増幅器をイネーブルし、ソフトスタート増幅器をイネーブルすることによって、電力マルチプレクサを、（ａ）第１の入力における第１の電圧が出力に結合される第１の状態から（ｂ）第２の入力における第２の電圧が出力に結合される第２の状態に切り替えるコントローラをさらに含む。
例６は、例５の電力マルチプレクサであり、コントローラが、ダイオード増幅器をディセーブルし、ソフトスタート増幅器をディセーブルするためのものである。
例７は、例６の電力マルチプレクサであり、第３のトランジスタのゲートに第５の電圧を提供して逆電流を遮断するための第２のダイオード増幅器と、第２のトランジスタのゲートに第６の電圧を提供して一定のランプレートで第２のトランジスタをオンにするための第２のソフトスタート増幅器とをさらに含み、コントローラは、第２のダイオード増幅器をイネーブルし、第２のソフトスタート増幅器をイネーブルすることによって、電力マルチプレクサを第１の状態から第２の状態に切り替える。
例８は、例７の電力マルチプレクサであり、第１のトランジスタのゲートに結合される第１のドライバ、第２のトランジスタのゲートに結合される第２のドライバ、第２のトランジスタのゲートに結合される第１のプルダウン、第３のトランジスタのゲートに結合される第３のドライバ、第４のトランジスタのゲートに結合される第４のドライバ、第４トランジスタのゲートに結合される第２のプルダウン、及びコントローラをさらに含む。コントローラは、第１の状態において、第１のドライバをイネーブルし、第２のドライバをイネーブルし、第３のドライバをディセーブルし、第４のドライバをディセーブルし、ソフトスタート増幅器をディセーブルし、第２のダイオード増幅器をディセーブルし、第１のプルダウンをディセーブルし、第２のプルダウンをイネーブルして、第１の入力における第１の電圧を出力に結合し；第２の状態において、第１のドライバをディセーブルし、第２のドライバをディセーブルし、第３のドライバをイネーブルし、第４のドライバをイネーブルし、ソフトスタート増幅器をディセーブルし、ダイオード増幅器をディセーブルし、第１のプルダウンをイネーブルし、第２のプルダウンをディセーブルして、第２の入力における第２の電圧を出力に結合し；並びに、第１のプルダウンをディセーブルし、ダイオード増幅器をイネーブルし、ソフトスタート増幅器をイネーブルし、第１のドライバをディセーブルし、第２のドライバをイネーブルし、第３のドライバをイネーブルし、第４のドライバをディセーブルすることによって、電力マルチプレクサを第１の状態から第２の状態に移行させる。
例９は、電力マルチプレクサ回路を制御する方法であり、ソフトスタート増幅器をイネーブルして第２のトランジスタをオンにすること、第２のトランジスタが、第１の入力と出力の間に第１のチャネルを形成するために第１のトランジスタのドレインに接続されるドレインを有し、ダイオード増幅器をイネーブルして第３のトランジスタのゲート電圧をレギュレートすること、第３のトランジスタが、第２の入力と出力の間に第２のチャネルを形成するために第４のトランジスタのドレインに接続されるドレインを有し、第１のトランジスタがオンになっているとき、ソフトスタート増幅器をディセーブルし、第１のドライバをイネーブルして第１のトランジスタをオンにし、ダイオード増幅器をディセーブルすることを含む。
例１０は、例９の電力マルチプレクサ回路を制御する方法であり、ソフトスタート増幅器がイネーブルされるとき第２のトランジスタを保つために第２のドライバをイネーブルすることをさらに含む。
例１１は、例９の電力マルチプレクサ回路を制御する方法であり、出力における出力電圧がしきい値を満たすとき、ダイオード増幅器をディセーブルし、昇圧ドライバをイネーブルして第３のトランジスタに対するパルスゲート電圧を形成する。
例１２は、例９の電力マルチプレクサ回路を制御する方法であり、第１のトランジスタがオンになっているとき、プルダウンをイネーブルして第３のトランジスタ及び第４のトランジスタをディセーブルすることをさらに含む。
例１３は、例９の電力マルチプレクサ回路を制御する方法であり、ダイオード増幅器が、出力における出力電圧と入力電圧との比較に基づいて第３のトランジスタのゲート電圧をレギュレートする。
例１４は、例９の電力マルチプレクサ回路を制御する方法であり、コンデンサを充電及び放電してソフトスタート増幅器に対する入力を生成することをさらに含む。
例１５は、電力マルチプレクサ回路であり、電力マルチプレクサ回路は、第１の電力マルチプレクサ入力に結合されるソースを有する第１のトランジスタ、第１のトランジスタのドレインに結合されるドレインと電力マルチプレクサ出力に結合されるソースとを有する第２のトランジスタ、第２の電源入力に結合されるソースを有する第３のトランジスタ、第３のトランジスタのドレインに結合されるドレインと電源マルチプレクサ入力に結合されるソースとを有する第４のトランジスタ、第１のトランジスタのゲートに結合される出力と、第１の電圧源を介して第１の電力マルチプレクサ入力に結合される第１の入力と、電力マルチプレクサ出力に結合される第２の入力とを有する第１の増幅器、第４のトランジスタのゲートに結合される出力を有する第２の増幅器、第２の増幅器の入力及び充電源に結合される第１の端子を有するコンデンサ、及び、第１の増幅器のイネーブル入力及び第２の増幅器のイネーブル入力に結合されるコントローラを含む。
例１６は、例１５の電力マルチプレクサ回路であり、第１のトランジスタが第１の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、第２のトランジスタが第２のＭＯＳＦＥＴであり、第３のトランジスタが第３のＭＯＳＦＥＴであり、第４のトランジスタが第４のＭＯＳＦＥＴである。
例１７は、例１６の電力マルチプレクサ回路であり、電力マルチプレクサ回路は、電力マルチプレクサ出力に結合される第１の入力と、第２の電圧源を介して第１の電力マルチプレクサ入力に結合される第２の入力と、出力とを有するコンパレータをさらに含む。
この電力マルチプレクサ回路は、コンパレータの出力に結合される第１の入力と、コントローラに結合されるイネーブル入力と、第１の増幅器のイネーブル入力に結合される出力とを有する論理ゲートをさらに含む。
例１８は、例１７の電力マルチプレクサ回路であり、コンパレータの出力に結合される入力を有するパルスジェネレータ、及び、パルスジェネレータの出力に結合される入力と第１のＭＯＳＦＥＴのゲートに結合される出力とを有するドライバをさらに含む。
例１９は、例１８の電力マルチプレクサ回路であり、第１のＭＯＳＦＥＴのゲートに結合される出力を有する第１のドライバ、第２のＭＯＳＦＥＴのゲートに結合される出力を有する第２のドライバ、第３のＭＯＳＦＥＴのゲートに結合される出力を有する第３のドライバ、第４のＭＯＳＦＥＴのゲートに結合される出力を有する第４のドライバ、第２のＭＯＳＦＥＴのゲートに結合される出力を有する第１のプルダウン、及び第４のＭＯＳＦＥＴのゲートに結合される出力を有する第２のプルダウンをさらに含む。
本明細書に引用される出版物、特許出願、及び特許を含むいかなる参照文献も、各参照文献が参照によって組み込まれることが個別に及び具体的に示されており、その全体が本明細書に記載されているのと同程度に、参照することによりその全体が本明細書に組み込まれている。
特許請求の範囲内で、説明した実施形態における改変が可能であり、他の実施形態が可能である。

Claims (19)

  1. 電力マルチプレクサであって、
    第１の入力に結合される第１のトランジスタ、
    前記第１のトランジスタに結合され、前記第１の入力における第１の電圧を出力に選択的に結合するための第２のトランジスタ、
    第２の入力に結合される第３のトランジスタ、
    前記第３のトランジスタに結合され、前記第２の入力における第２の電圧を前記出力に結合するための第４のトランジスタ、
    逆電流を遮断するため、前記第１トランジスタのゲートに第３の電圧を提供するためのダイオード増幅器、及び
    一定のランプレートで前記第４のトランジスタをオンにするため、前記第４のトランジスタのゲートに第４の電圧を提供するためのソフトスタート増幅器、
    を含む、電力マルチプレクサ。
  2. 請求項１に記載の電力マルチプレクサであって、
    前記ダイオード増幅器が前記第１のトランジスタの前記ゲートに前記第３の電圧を提供する間に、前記出力における第５の電圧の降下を検出するためのコンパレータ、及び
    前記ダイオード増幅器が前記第１のトランジスタの前記ゲートに前記第３の電圧を供給する間に、前記第１のトランジスタを一時的にオンにするためパルスを形成するためのワンショットジェネレータ、
    をさらに含む、電力マルチプレクサ。
  3. 請求項１に記載の電力マルチプレクサであって、前記第１のトランジスタが、前記第１の入力と前記出力の間で電流を双方向に通過させるように前記第２のトランジスタに接続される、電力マルチプレクサ。
  4. 請求項１に記載の電力マルチプレクサであって、
    一定のランプレートで前記第２のトランジスタオンにするため、前記第２のトランジスタのゲートに第５の電圧を提供するための第２のソフトスタート増幅器、
    接地に結合され、前記ソフトスタート増幅器の入力及び前記第２のソフトスタート増幅器の入力に結合されるコンデンサ、
    をさらに含む、電力マルチプレクサ。
  5. 請求項１に記載の電力マルチプレクサであって、
    前記ダイオード増幅器をイネーブルし、前記ソフトスタート増幅器をイネーブルすることによって、前記電力マルチプレクサを、（ａ）前記第１の入力における前記第１の電圧が前記出力に結合される第１の状態から（ｂ）前記第２の入力における前記第２の電圧が前記出力に結合される第２の状態に切り替えるコントローラをさらに含む、
    電力マルチプレクサ。
  6. 請求項５に記載の電力マルチプレクサであって、前記コントローラが、前記ダイオード増幅器をディセーブルし、前記ソフトスタート増幅器をディセーブルするためのものである、電力マルチプレクサ。
  7. 請求項６に記載の電力マルチプレクサであって、
    逆電流を遮断するため、前記第３のトランジスタのゲートに第５の電圧を提供するための第２のダイオード増幅器、
    一定のランプレートで前記第２のトランジスタをオンにするため、前記第２のトランジスタのゲートに第６の電圧を提供するための第２のソフトスタート増幅器、
    をさらに含み、
    前記コントローラが、前記第２のダイオード増幅器をイネーブルし、前記第２のソフトスタート増幅器をイネーブルすることによって、前記電力マルチプレクサを前記第１の状態から前記第２の状態に切り替えるためのものである、
    電力マルチプレクサ。
  8. 請求項１に記載の電力マルチプレクサであって、
    前記第１のトランジスタのゲートに結合される第１のドライバ、
    前記第２のトランジスタのゲートに結合される第２のドライバ、
    前記第２のトランジスタの前記ゲートに結合される第１のプルダウン、
    前記第３のトランジスタのゲートに結合される第３のドライバ、
    前記第４のトランジスタのゲートに結合される第４のドライバ、
    第４トランジスタの前記ゲートに結合される第２のプルダウン、及び
    コントローラ、
    をさらに含み、
    前記コントローラが、
    第１の状態において、前記第１のドライバをイネーブルし、前記第２のドライバをイネーブルし、前記第３のドライバをディセーブルし、前記第４のドライバをディセーブルし、前記ソフトスタート増幅器をディセーブルし、前記ダイオード増幅器をディセーブルし、第１のプルダウンをディセーブルし、第２のプルダウンをイネーブルして、前記第１の入力における前記第１の電圧を前記出力に結合し、
    第２の状態において、前記第１のドライバをディセーブルし、前記第２のドライバをディセーブルし、前記第３のドライバをイネーブルし、前記第４のドライバをイネーブルし、前記ソフトスタート増幅器をディセーブルし、前記ダイオード増幅器をディセーブルし、前記第１のプルダウンをイネーブルし、前記第２のプルダウンをディセーブルして、前記第２の入力における前記第２の電圧を前記出力に結合し、並びに、
    前記第１のプルダウンをディセーブルし、前記第２のプルダウンをディセーブルし、前記ダイオード増幅器をイネーブルし、前記ソフトスタート増幅器をイネーブルし、前記第１のドライバをディセーブルし、前記第２のドライバをイネーブルし、前記第３のドライバをイネーブルし、前記第４のドライバをディセーブルすることによって、前記電力マルチプレクサを前記第１の状態から前記第２の状態に移行させるためのものである、
    電力マルチプレクサ。
  9. 電力マルチプレクサ回路を制御する方法であって、
    第１のトランジスタをオンにするためソフトスタート増幅器をイネーブルすることであって、前記第１のトランジスタが、第１の入力と出力との間に第１のチャネルを形成するため第２のトランジスタのドレインに接続されるドレインを有する、前記ソフトスタート増幅器をイネーブルすること、
    第３のトランジスタのゲート電圧をレギュレートするためダイオード増幅器をイネーブルすることであって、前記第３のトランジスタが、第２の入力と前記出力との間に第２のチャネルを形成するため第４のトランジスタのドレインに接続されるドレインを有する、前記ダイオード増幅器をイネーブルすること、及び
    前記第１のトランジスタがオンになっているとき、前記ソフトスタート増幅器をディセーブルすること、前記第１のトランジスタをオンにするために第１のドライバをイネーブルすること、及び、前記ダイオード増幅器をディセーブルすること、
    を含む、方法。
  10. 請求項９に記載の電力マルチプレクサ回路を制御する方法であって、前記ソフトスタート増幅器がイネーブルされるとき前記第２のトランジスタをオンに保持するため第２のドライバをイネーブルすることをさらに含む、方法。
  11. 請求項９に記載の電力マルチプレクサ回路を制御する方法であって、前記出力における出力電圧がしきい値を満たすとき、前記ダイオード増幅器をディセーブルすること、及び、前記第３のトランジスタに対するパルスゲート電圧を形成するため昇圧ドライバをイネーブルすることをさらに含む、方法。
  12. 請求項９に記載の電力マルチプレクサ回路を制御する方法であって、前記第１のトランジスタがオンになっているとき、前記第３のトランジスタ及び前記第４のトランジスタをディセーブルするためプルダウンをイネーブルすることをさらに含む、方法。
  13. 請求項９に記載の電力マルチプレクサ回路を制御する方法であって、前記ダイオード増幅器が、前記出力における出力電圧と入力電圧との比較に基づいて前記第３のトランジスタの前記ゲート電圧をレギュレートする、方法。
  14. 請求項９に記載の電力マルチプレクサ回路を制御する方法であって、コンデンサを充電及び放電して前記ソフトスタート増幅器に対する入力を生成することをさらに含む、方法。
  15. 電力マルチプレクサ回路であって、
    第１の電力マルチプレクサ入力に結合されるソースを有する第１のトランジスタ、
    前記第１のトランジスタのドレインに結合されるドレインと電力マルチプレクサ出力に結合されるソースとを有する第２のトランジスタ、
    第２の電源入力に結合されるソースを有する第３のトランジスタ、
    前記第３のトランジスタのドレインに結合されるドレインと前記電源マルチプレクサ入力に結合されるソースとを有する第４のトランジスタ、
    前記第１のトランジスタのゲートに結合される出力と、第１の電圧源を介して前記第１の電力マルチプレクサ入力に結合される第１の入力と、前記電力マルチプレクサ出力に結合される第２の入力とを有する第１の増幅器、
    前記第４のトランジスタのゲートに結合される出力を有する第２の増幅器、
    前記第２の増幅器の入力と充電源とに結合される第１の端子を有するコンデンサ、及び
    前記第１の増幅器のイネーブル入力と前記第２の増幅器のイネーブル入力とに結合されるコントローラ、
    を含む、電力マルチプレクサ回路。
  16. 請求項１５に記載の電力マルチプレクサ回路であって、前記第１のトランジスタが第１の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、前記第２のトランジスタが第２のＭＯＳＦＥＴであり、前記第３のトランジスタが第３のＭＯＳＦＥＴであり、前記第４のトランジスタが第４のＭＯＳＦＥＴである、電力マルチプレクサ回路。
  17. 請求項１６に記載の電力マルチプレクサ回路であって、
    前記電力マルチプレクサ出力に結合される第１の入力と、第２の電圧源を介して前記第１の電力マルチプレクサ入力に結合される第２の入力と、出力とを有するコンパレータ、
    前記コンパレータの前記出力に結合される第１の入力と、前記コントローラに結合されるイネーブル入力と、前記第１の増幅器のイネーブル入力に結合される出力とを有する論理ゲート、
    をさらに含む、電力マルチプレクサ回路。
  18. 請求項１７に記載の電力マルチプレクサ回路であって、
    前記コンパレータの前記出力に結合される入力を有するパルスジェネレータ、及び
    前記パルスジェネレータの出力に結合される入力と前記第１のＭＯＳＦＥＴの前記ゲートに結合される出力とを有するドライバ、
    をさらに含む、電力マルチプレクサ回路。
  19. 請求項１８に記載の電力マルチプレクサ回路であって、
    前記第１のＭＯＳＦＥＴの前記ゲートに結合される出力を有する第１のドライバ、
    前記第２のＭＯＳＦＥＴのゲートに結合される出力を有する第２のドライバ、
    前記第３のＭＯＳＦＥＴのゲートに結合される出力を有する第３のドライバ、
    前記第４のＭＯＳＦＥＴの前記ゲートに結合される出力を有する第４のドライバ、
    前記第２のＭＯＳＦＥＴの前記ゲートに結合される出力を有する第１のプルダウン、及び
    前記第４のＭＯＳＦＥＴの前記ゲートに結合される出力を有する第２のプルダウン、
    をさらに含む、電力マルチプレクサ回路。
JP2021506974A 2018-08-09 2019-08-09 チャネル切替え電力マルチプレクサ回路、及びその動作方法 Pending JP2021534641A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862716686P 2018-08-09 2018-08-09
US62/716,686 2018-08-09
US16/217,658 2018-12-12
US16/217,658 US10432184B1 (en) 2018-08-09 2018-12-12 Channel switchover power multiplexer circuits, and methods of operating the same
PCT/US2019/045884 WO2020033816A1 (en) 2018-08-09 2019-08-09 Channel switchover power multiplexer circuits, and methods of operating the same

Publications (1)

Publication Number Publication Date
JP2021534641A true JP2021534641A (ja) 2021-12-09

Family

ID=68063741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021506974A Pending JP2021534641A (ja) 2018-08-09 2019-08-09 チャネル切替え電力マルチプレクサ回路、及びその動作方法

Country Status (5)

Country Link
US (2) US10432184B1 (ja)
EP (1) EP3834286A4 (ja)
JP (1) JP2021534641A (ja)
CN (1) CN112805921A (ja)
WO (1) WO2020033816A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665757B2 (ja) * 2016-11-08 2020-03-13 株式会社デンソー 電源制御装置、及び電池ユニット
FR3124044A1 (fr) 2021-06-14 2022-12-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de sélection de tension d’alimentation avec commutations contrôlées en tension et en courant

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321829A (ja) * 1988-06-21 1989-12-27 Fujitsu Ltd 電源装置
JPH0854967A (ja) * 1994-07-26 1996-02-27 Internatl Business Mach Corp <Ibm> コンピュータ用バッテリ接続装置及びバッテリの切換方法
JP2001111403A (ja) * 1999-08-20 2001-04-20 Em Microelectronic Marin Sa 双方向性スイッチ用の制御システムおよび制御方法
WO2016121434A1 (ja) * 2015-01-26 2016-08-04 ローム株式会社 給電装置およびその制御回路、受電装置およびその制御回路、それを用いた電子機器および充電アダプタ、異常検出方法
US20180012635A1 (en) * 2016-07-07 2018-01-11 Commissariat à I'énergie atomique et aux énergies alternatives Circuit for selecting a power supply voltage having a controlled transition
US20180019673A1 (en) * 2016-07-15 2018-01-18 Silergy Semiconductor Technology (Hangzhou) Ltd Control method and control circuit for voltage switch circuit and usb power delivery

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812672A (en) * 1987-10-01 1989-03-14 Northern Telecom Limited Selective connection of power supplies
US6462434B1 (en) * 2000-12-15 2002-10-08 Hewlett-Packard Company Power supply isolation circuit and method
US6600239B2 (en) * 2001-03-22 2003-07-29 Hewlett-Packard Development Company, L.P. Active circuit protection for switched power supply system
US6744151B2 (en) * 2002-09-13 2004-06-01 Analog Devices, Inc. Multi-channel power supply selector
US8981839B2 (en) * 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321829A (ja) * 1988-06-21 1989-12-27 Fujitsu Ltd 電源装置
JPH0854967A (ja) * 1994-07-26 1996-02-27 Internatl Business Mach Corp <Ibm> コンピュータ用バッテリ接続装置及びバッテリの切換方法
JP2001111403A (ja) * 1999-08-20 2001-04-20 Em Microelectronic Marin Sa 双方向性スイッチ用の制御システムおよび制御方法
WO2016121434A1 (ja) * 2015-01-26 2016-08-04 ローム株式会社 給電装置およびその制御回路、受電装置およびその制御回路、それを用いた電子機器および充電アダプタ、異常検出方法
US20180012635A1 (en) * 2016-07-07 2018-01-11 Commissariat à I'énergie atomique et aux énergies alternatives Circuit for selecting a power supply voltage having a controlled transition
US20180019673A1 (en) * 2016-07-15 2018-01-18 Silergy Semiconductor Technology (Hangzhou) Ltd Control method and control circuit for voltage switch circuit and usb power delivery

Also Published As

Publication number Publication date
WO2020033816A1 (en) 2020-02-13
US10700675B2 (en) 2020-06-30
CN112805921A (zh) 2021-05-14
US20200052683A1 (en) 2020-02-13
EP3834286A4 (en) 2021-10-27
US10432184B1 (en) 2019-10-01
EP3834286A1 (en) 2021-06-16

Similar Documents

Publication Publication Date Title
US6222403B1 (en) Slew rate output circuit with an improved driving capability of driving an output MOS field effect transistor
US7932703B2 (en) System and method for switch mode power supply delay compensation
US9798347B2 (en) High speed tracking dual direction current sense system
CN109997301B (zh) 用于控制dc-dc电压转换器的功率级的装置和方法
US10199919B2 (en) Zero dead time control circuit
US20190379272A1 (en) Methods, apparatus, and system to provide a high-efficiency drive for a floating power device
TWI575361B (zh) 用於處理核心之電源供應閘控配置
KR20150126836A (ko) 유도성 부하 구동기 슬루 레이트 컨트롤러
US10686377B1 (en) Start-up method and apparatus for boost converters
US10234881B1 (en) Digitally-assisted capless voltage regulator
US11211927B2 (en) Gate driver circuit, motor driver circuit, and hard disk apparatus
JP2021534641A (ja) チャネル切替え電力マルチプレクサ回路、及びその動作方法
JP2020127145A (ja) ブリッジ出力回路、電源装置及び半導体装置
US10637356B2 (en) Multiple-level buck boost converter control
US11038502B1 (en) Methods, apparatus, and systems to drive a transistor
US6441598B1 (en) Synchronous rectifier circuit and method of use in switching voltage converter
CN102457176B (zh) 用于开关调节器的低电源噪声功率级设备
US10707857B2 (en) Methods and apparatus to improve switching conditions in a closed loop system
US20210099070A1 (en) Glitch immune non-overlap operation of transistors in a switching regulator
JP2003525003A (ja) Ｄｃ−ｄｃコンバータ用スイッチング装置及びスイッチコンポーネント
JP6652561B2 (ja) 電圧コンバータのためのアダプティブコントローラ
US7511390B1 (en) Dual FET output stage with controlled output DV/DT for reduced EMI and input supply noise
US20230039198A1 (en) Systems and Methods for Regulation of Propagation Delay in DC Motor Drivers
JP6886343B2 (ja) Ｄｃ／ｄｃコンバータ
CN114070283B (zh) 用于驱动晶体管的方法和栅极驱动器系统

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220518

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240423

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240724