JP2021524997A - 導電ビア製造のためのエッチングストップ層ベースのアプローチおよびその結果として得られる構造 - Google Patents

導電ビア製造のためのエッチングストップ層ベースのアプローチおよびその結果として得られる構造 Download PDF

Info

Publication number
JP2021524997A
JP2021524997A JP2020535199A JP2020535199A JP2021524997A JP 2021524997 A JP2021524997 A JP 2021524997A JP 2020535199 A JP2020535199 A JP 2020535199A JP 2020535199 A JP2020535199 A JP 2020535199A JP 2021524997 A JP2021524997 A JP 2021524997A
Authority
JP
Japan
Prior art keywords
layer
metal
hard mask
integrated circuit
conductive wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020535199A
Other languages
English (en)
Other versions
JP7222584B2 (ja
Inventor
グストレイン、フロリアン
タン、セン
ホウラニ、ラミ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2021524997A publication Critical patent/JP2021524997A/ja
Application granted granted Critical
Publication of JP7222584B2 publication Critical patent/JP7222584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

ビア製造のためのエッチングストップ層ベースのアプローチが説明される。例において、集積回路構造は、ＩＬＤ層における複数の導電線を含み、複数の導電線の各々は、金属を含むバルク部分と、金属および非金属を含む最上面とを有する。複数の導電線上且つＩＬＤ層の最上面上にハードマスク層があり、ハードマスク層は、複数の導電線の最上面上にあって、これと整合された第１ハードマスクコンポーネントと、ＩＬＤ層の最上面の複数の領域上であって、これと整合された第２ハードマスクコンポーネントとを含む。ハードマスク層における開口内、且つ、複数の導電線のうちの１つの一部分上に導電ビアがあり、当該一部分は、金属および非金属を含む最上面とは異なる組成を有する。

Description

本開示の複数の実施形態は、半導体構造および処理の分野に属し、特に、導電ビア製造のためのエッチングストップ層ベースのアプローチ、および、その結果として得られる構造の分野に属する。
過去数十年にわたり、集積回路におけるフィーチャのスケーリングは、成長を続ける半導体産業を後押しする駆動力であった。ますます微細なフィーチャへとスケーリングすることは、半導体チップの限定された面積上において機能ユニットの密度増大を可能にする。例えば、トランジスタのサイズを縮小することにより、より多くの数のメモリ又はロジックデバイスをチップ上に組み込みことが可能となり、容量を増大させた製品の製造をもたらす。しかしながら、これまで以上の容量に向かうことには問題が無いわけではない。各デバイスの性能を最適化する必要性がますます顕著になっている。
集積回路は一般に、当分野においてビアとして知られている導電性マイクロエレクトロニクス構造を含み、これにより、ビアの上方の金属線または他のインターコネクトを、ビアの下方の金属線または他のインターコネクトと電気的に接続する。ビアは、典型的には、リソグラフィ処理によって形成される。代表的には、フォトレジスト層が誘電体層上を覆ってスピンコートされ得て、フォトレジスト層は、パターニングされたマスクを通して、パターニングされた化学線に露光され得て、次に、フォトレジスト層に開口を形成するべく、露光された層が現像され得る。次に、フォトレジスト層の開口をエッチングマスクとして使用することによって、ビア用の開口が誘電体層にエッチングされ得る。この開口は、ビア開口と呼ばれる。最後に、ビア開口は、１または複数の金属または他の導電性材料で充填され、ビアを形成し得る。
過去には、ビアのサイズ及び間隔は徐々に小さくなっており、将来的に、少なくとも幾つかのタイプの集積回路（例えば、高度マイクロプロセッサ、チップセットコンポーネント、グラフィックチップ等）用のビアのサイズ及び間隔は、徐々に小さくなり続けることが期待される。ビアのサイズの１つの測定値は、ビア開口の限界寸法である。ビアの間隔の１つの測定値は、ビアピッチである。ビアピッチとは、最も近くに隣接し合うビア間の中心から中心までの距離を表わす。
リソグラフィ処理のようなものによって、非常に小さなビアを非常に小さなピッチでパターニングする場合、特に、ピッチがおよそ７０−９０ナノメートル（ｎｍ）またはそれより小さい場合、および／または、ビア開口の限界寸法がおよそ３５ｎｍまたはそれより小さい場合に、それ自体によって複数の課題が提供される。１つのそのような課題は、ビアと、上層インターコネクトとの間の重ね合わせ、及び、ビアと下層ランディングインターコネクトとの間の重ね合わせは、概して、ビアピッチのおよそ４分の１程度の高い許容誤差に制御される必要がある。ビアピッチが時と共にますます小さくスケーリングするにつれて、重ね合わせの許容誤差もそれに合わせて、リソグラフィ装置が追いつくことができる割合よりもずっと大きな割合でスケーリングする傾向がある。
別のそのような課題は、ビア開口の限界寸法は概して、リソグラフィスキャナの分解能より速くスケーリングする傾向があることである。ビア開口の限界寸法を縮小させる縮小技術が存在する。しかしながら、縮小量は、最小ビアピッチによって、かつ光学近接補正（ＯＰＣ）が十分にニュートラルになる縮小処理能力によって制限される傾向があり、線幅粗さ（ＬＷＲ）および／または限界寸法均一性（ＣＤＵ）を大幅には妥協しない傾向がある。
更に別のそのような課題は、限界寸法バジェットの全体的な割合を同じに維持すべくビア開口の限界寸法が小さくなるのに伴って、概して、フォトレジストのＬＷＲおよび／またはＣＤＵ特性が改善することを必要とすることである。しかしながら、現在、殆どのフォトレジストのＬＷＲおよび／またはＣＤＵ特性は、ビア開口の限界寸法の縮小ほど急速に改善してはいない。
更なるそのような課題は、非常に小さいビアピッチが、概して、極紫外線（ＥＵＶ）リソグラフィスキャナの分解能さえ下回る傾向があることである。その結果として、一般に複数の異なるリソグラフィマスクが使用され得、これはコストを増大させる傾向にある。幾つかの点で、ピッチが継続して減少するならば、ＥＵＶスキャナを使用して、これらの非常に小さなピッチに対し、ビア開口をプリントすることは、たとえ複数のマスクを用いたとしても、可能ではないかもしれない。
従って、金属ビアを製造するためのバック・エンド・メタライゼーション製造技術の領域において改善が必要である。
本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う方法における様々な操作を表す集積回路層の一部分の断面図を示す。
本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の一部分の断面図を示す。
本開示の別の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチング層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の別の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチング層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の別の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチング層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の一部分の断面図を示す。
本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う別の方法における操作を表す集積回路層の一部分の平面図を示す。
本開示の別の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチング層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の別の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチング層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の一部分の断面図を示す。 本開示の別の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチング層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の一部分の断面図を示す。
本開示の実施形態に係る、層間誘電体（ＩＬＤ）層上に形成されるハードマスク材料層の、堆積後であってパターニング前の初期構造の断面図を示す。
本開示の実施形態に係る、ピッチ２分割によるハードマスク層のパターニング後の図５Ａの構造の断面図を示す。
本開示の実施形態に係る、６つの要因によるピッチ分割を伴うスペーサベースの六重パターニング（ＳＢＳＰ）処理スキームにおける断面図を示す。
本開示の実施形態に係る、自己整合ゲートコンタクトを有する非プレーナ型半導体デバイスの断面図を示す。
本開示の実施形態に係る、図７Ａの半導体デバイスのａ‐ａ'軸に沿った平面図を示す。
本開示の実施形態の一実施例に係るコンピューティングデバイスを示す。
本開示の１または複数の実施形態を実装するインターポーザである。
導電ビア製造のためのエッチングストップ層ベースのアプローチと、その結果として得られる構造が説明される。以下の説明において、本開示の実施形態の十分な理解を提供すべく、具体的な統合および材料のレジームなど、多数の具体的な詳細が明らかにされる。当業者には、本開示の実施形態がこれらの具体的な詳細なしに実践され得ることは明らかとなるであろう。他の例において、本開示の実施形態を不必要に不明瞭としないようにするべく、集積回路設計レイアウトなどのよく知られているフィーチャは、詳細には説明されていない。更に、図面に示される様々な実施形態は例示的に表現したものであって、必ずしも原寸に比例して描かれてはいないことが理解されることになる。
以下の説明では、参照目的だけで特定の用語がまた使用され得、従って、限定することを意図されていない。例えば、「上」、「下」、「上方」、及び「下方」などの用語は、参照された図面内での方向を指す。「前側」、「後側」、「背面」、および「側面」などの用語は、説明対象のコンポーネントを説明する本文および関連図面の参照によって明らかにされる、一貫性があるが恣意的な基準枠内で、コンポーネントの複数部分の向きおよび／または位置を説明する。そのような用語には、上記で具体的に述べた文言、それらの派生語、および類似の趣旨の文言が含まれてよい。
本明細書で説明される１または複数の実施形態は、自己組織化（ＤＳＡ）または選択的成長のためにエッチングストップ層を使用して自己整合インターコネクトを製造することを可能にする方法に関連する。実施形態は、エッチングストップ層の使用、自己組織化、選択的堆積、自己整合、または、密なピッチでのインターコネクトのパターニングのうちの、１または複数を扱ってもよく又は実装してもよい。実施形態は、選択的堆積による「カラーリング」を用いた自己整合によって、および、例えば１０ｎｍおよびより小さなテクノロジーノードに対する、その後の自己組織化によって、改善されたビア短絡マージンを提供するべく実装されてもよい。一実施形態において、エッチングストップ層は、パターニングレプリケーションベースのビア自己整合のために実装される。
本開示の１または複数の実施形態に従って、エッチングストップ層は多色集積のために実装される。文脈を提供すると、Ｃｏ、Ｃｏ合金、Ｎｉ、Ｎｉ合金、ＣｕおよびＣｕ合金のような共通インターコネクト金属のためのカラーリングアプローチは、特に色材料が金属酸化物（例えばＨｆＯｘ、ＺｒＯｘ）に基づく場合、ドライエッチング中にひどい金属腐食に苦しむかもしれない。ドライエッチング中の腐食は、エッチングガスＢＣｌ３および／またはＣｌベースの副生成物もしくはフッ素含有エッチングガスの酸化性質に起因するかもしれない。インターコネクト金属の前処理が使用されて、エッチング攻撃を抑制してもよく、または完全にストップさせてもよいが、その結果として生じる高いビア抵抗を伴うかもしれない。本開示の実施形態は、金属面を改質する特定の表面処理に依存してもよく、これにより、腐食が阻害される。エッチング耐性表面は次に、インターコネクトスタックに対して、エッチング中に耐腐食性を提供し、且つ、メタライゼーション後の低いビア抵抗を提供することによって、ビアメタライゼーションに応じて又はそれを実行して、改質され又は除去される。
特定の実施形態において、インターコネクト金属は、耐腐食性を改善するべく、金属酸化物ハードマスク堆積よりも前に処理される。処理は、金属ケイ化物、金属ケイ化物／窒化物を形成するべく、酸化および／またはシラン／ＮＨ３処理を含んでもよい。金属酸化物エッチング中に、金属は、適した耐腐食性を有する。ビアをランディングする前に、前処理層が除去される（例えば、金属酸化物の還元、金属／シリサイド／窒化物用のブレイクスルーエッチング）。その結果は、エッチング中に耐腐食性を提供し、且つ、（例えばビアがランディングする位置において）メタライゼーション後の低いビア抵抗を提供する能力である。
更なる文脈を提供すると、高品質酸化物、金属ケイ化物、金属ゲルマニウム化物または金属ホウ化物のような導電性インターコネクト線のためのエッチングストップキャップが、導電性インターコネクト線上への金属酸化物堆積よりも前に形成される。金属面は、ケイ素および／またはゲルマニウムおよび／またはホウ素を表面に押さえ付けておき且つ自己分離エッチングストップを形成するべく、アンモニアプラズマで処理されてもよい。一旦ビア開口がランドされると、処理層は除去される（例えば、規則的エッチングブレイクスルーエッチング、酸化物の場合における還元、物理スパッタリング、等）。実施形態において、結果として得られる構造は、インターコネクト材料がどこでも特徴的な前処理層を含むが、ビアがランディングする（すなわち、ビア抵抗が低いことを必要とする位置において）、といった非常に特有な特徴を含む。別の態様において、実施形態は、金属酸化物およびエッチングストップ層の二重層を製造することを含んでもよい（例えばケイ素酸化物、窒化物等）。二重層は、金属酸化物エッチング除去中にエッチングストップ層として機能して、ビアランディング中に選択的に除去されることができる。
より概略的には、１または複数の実施形態は、金属線、および、関連する導電ビアを製造するためのアプローチに関連する。導電ビアまたはビアは、定義によれば、前の層の金属パターン上にランディングするために使用される。同様に、リソグラフィ装置に対する制限が緩和されるので、本明細書において説明される実施形態は、より強固なインターコネクト製造スキームを可能にする。そのようなインターコネクト製造スキームは、多数の整合／露出を不要にするために使用でき、別の方法では従来のアプローチを使用してそのようなフィーチャをパターニングするのに必要とされる全体の処理操作および処理時間、を減少させるために使用することができる。他の利点は、歩留まりの改善、または、間違った線への短絡の防止を含み得る。
基礎と同じタイプの導電線およびエッチングストップ層を使用する第１の例示的アプローチにおいて、図１Ａ〜１Ｆは、本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う方法における様々な操作を表す集積回路層の複数部分の断面図を示す。
図１Ａを参照すると、新しいメタライゼーション層を製造するための開始点として、初期構造１００が提供される。初期構造１００は、基板１０２の上方に配置される層間誘電（ＩＬＤ）層１０４を含む。以下で説明されるように、ＩＬＤ層は、基板１０２の上方に形成される下層メタライゼーション層の上方に配置され得る。トレンチは、ＩＬＤ層１０４において形成され、１または複数の導電層で充填され、それにより、導電線１０６（および、幾つかの場合においては、対応する導電ビア１０８）を提供する。実施形態において、ピッチ分割パターニング処理フローを使用して、導電線１０６のトレンチがＩＬＤ層１０４に形成される。そのようなピッチ分割スキームの非限定的な例が、図５Ａ、５Ｂおよび６に関連して以下でより詳細に説明される。以下で説明される以下の処理操作は、ピッチ分割を最初に伴っても伴わなくてもよいことが理解されることになる。いずれの場合でも、ただし、特にピッチ分割も使用される場合に、実施形態は、従来のリソグラフィ装置の分解能を超えて、金属層のピッチのスケーリングが継続されることを可能にし得る。実施形態において、導電線１０６は、窒化チタンまたは窒化タンタルのバリアライナ内に、銅充填材料を含む。別の実施形態において、Ｃｏ、または、ＣｏＷＢなどのＣｏの合金が使用される。実施形態において、導電線１０６の少なくとも一部分（例えば銅充填）は、電気めっき処理を使用して形成される。
図１Ｂを参照すると、導電線１０６は、金属種（または金属）を含むバルク部分を有する。実施形態において、金属は、コバルト、銅、タングステンおよびニッケルから成る群から選択される。導電線は、処理されて、最上面１１４を有する改質された導電線１１０を形成する。最上面１１４は、金属種および非金属種（または非金属）を含む。実施形態において、複数の導電線１０６を処理することは、アンモニアおよび非金属のソースに複数の導電線１０６を露出させることを含む。一実施形態において、非金属は、酸素、ケイ素、ゲルマニウムおよびホウ素から成る群から選択される。後の処理段階で改質された導電線１１０の金属を保護することを除いて、最上面１１４はまた、ハードマスク材料の、特に「カラー」ハードマスク材料の選択的堆積を助け得ることが理解されることになる。
図１Ｃを参照すると、ハードマスク層１１６は、図１Ｂの構造上を覆って形成される。ハードマスク層１１６は、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０を含む。第１ハードマスクコンポーネントは、導電線１１０の最上面１１４上に且つこれと位置合わせされて形成される。第２ハードマスクコンポーネント１２０は、ＩＬＤ層１０４の露出面上に且つこれと整合されて形成される。実施形態において、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０を有するハードマスク層１１６は、自己組織化または選択的堆積アプローチを使用して形成され、最終的に、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０が交互になった２つの異なる領域を形成する。そのような一実施形態において、自己組織化または選択的堆積アプローチは、導電線１１０の表面を使用することとは対照的に、最上面１１４の使用によって強化される。実施形態において、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０の材料は、互いに異なるエッチング選択性を示す。以下でより詳細に説明されるように、自己組織化または選択的成長は、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０を、それぞれ誘電体および金属表面と選択的に整合させるために使用できる。
第１の概括的な実施形態において、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０を最終的に形成するべく、自己組織化（ＤＳＡ）ブロックコポリマー堆積およびポリマー組織化処理が実行される。実施形態において、ＤＳＡブロックコポリマーは、表面上をコーティングされ、アニールされ、ポリマーは第１ブロックおよび第２ブロックに分離される。一実施形態において、第１ポリマーブロックは、ＩＬＤ層１０４の露出面に優先的に結合する。第２ポリマーブロックは、導電線１１０の最上面１１４に接着する。
実施形態において、ブロックコポリマー分子は、共有結合モノマの鎖から形成される高分子分子である。ジブロックコポリマーにおいて２つの異なるタイプのモノマが存在し、これらの異なるタイプのモノマは主に、２つの異なるブロック内に含まれ、または、モノマの連続シーケンス内に含まれる。図示のブロックコポリマー分子は、第１ポリマーのブロックおよび第２ポリマーのブロックを含む。実施形態において、第１ポリマーのブロックは主に、共有結合モノマＡの鎖（例えばＡ−Ａ−Ａ−Ａ−Ａ...）を含み、その一方で、第２ポリマーのブロックは主に、共有結合モノマＢの鎖（例えばＢ−Ｂ−Ｂ−Ｂ−Ｂ...）を含む。モノマＡ及びＢは、当分野で既知のブロックコポリマーにおいて使用される、複数の異なるタイプのモノマのうちのいずれかを表わしてもよい。本開示の範囲はこれに限定されないが、例として、モノマＡは、ポリスチレンを形成する複数のモノマを表わしてもよく、モノマＢは、ポリメチルメタクリレート（ＰＭＭＡ）を形成する複数のモノマを表わしてもよく、または、その逆であってもよい。他の実施形態において、２より多くのブロックが存在してもよい。更に、他の実施形態において、複数のブロックの各々は、異なるタイプのモノマを含んでもよい（例えば、各ブロックは、それ自体がコポリマーであってもよい）。一実施形態において、第１ポリマーのブロックおよび第２ポリマーのブロックは、共に共有結合されている。第１ポリマーのブロックおよび第２ポリマーのブロックは、おおよそ等しい長さを有してもよく、１つのブロックは他方より著しく長くてもよい。
実施形態において、以下でより詳細に説明されるように、複数のブロックコポリマーの相分離が実装される。そのような一実施形態において、（チオールまたはニトリルまたはＯＨの末端基を有する制御された分子量の、小さなポリスチレンまたはＰＭＭＡフラグメントなどの）ＤＳＡブラシが最初に表面に形成され、これにより、そのような相分離を容易にする。そのような特定の実施形態において、そのようなブラシ層は、金属またはＩＬＤ表面に共有結合し、次に、複数のブロックコポリマーを、金属およびＩＬＤ格子上を覆って組織化するように導く。
典型的には、ブロックコポリマーのブロック（例えば、第１ポリマーのブロックおよび第２ポリマーのブロック）は各々、異なる化学特性を有してもよい。一例として、一方のブロックは、比較的、より疎水性であってもよく（例えば撥水）、他方は、比較的、より親水性であってもよい（親水）。少なくとも概念的には、一方のブロックは、比較的、より油に類似していてもよく、他方のブロックは、比較的、より水に類似していてもよい。複数のポリマーの複数の異なるブロック間の、そのような化学特性における差異は、親水性−疎水性の差異であるか否かに拘わらず、ブロックコポリマー分子を自己組織化させ得る。例えば、自己組織化は、ポリマーブロックのミクロ相分離に基づき得る。概念的に、これは、概して非親和性である油と水との相分離に類似していてもよい。同様に、複数のポリマーブロック間の親水性の差異は（例えば、一方のブロックが、比較的、疎水性であり、他方のブロックが、比較的、親水性である）、おおよそ類似するミクロ相分離を引き起こしてもよく、ここでは、複数の異なるポリマーブロックが、他方を化学的に嫌うことに起因して、互いに「分離」しようとする。
しかしながら、実施形態において、複数のポリマーブロックは互いに共有結合されているので、それらは、巨視的なスケールで、完全には分離できない。むしろ、所与のタイプの複数のポリマーブロックは、非常に小さな（例えばナノサイズの）領域または相において、分離する、または、他の分子の同じタイプのポリマーブロックと集塊する傾向があってもよい。当該領域またはミクロ相の特定のサイズおよび形状は、概して、少なくとも部分的に、ポリマーブロックの相対的な長さに依存する。実施形態において、例として２つのブロックコポリマーにおいて、複数のブロックがおおよそ同一の長さであるならば、交互になった第１ポリマー線および第２ポリマー線のグリッド状のパターンが生成される。
実施形態において、第１ポリマー／第２ポリマー格子は、最初に、例えばブラシまたは他のコーティング処理によって塗布されるブロックコポリマー材料を含む未組織化ブロックコポリマー層部分として塗布される。未組織化態様は、堆積の時点で、ブロックコポリマーが未だ、ナノ構造を形成すべく実質的に相分離していないおよび／または自己組織化していないシナリオを指す。この未組織化形態において、ブロックポリマー分子は、比較的高度にランダム化され、複数の異なるポリマーブロックは、比較的高度にランダムに配向および配置されている。未組織化ブロックコポリマー層部分は、様々な異なる方法で塗布されてもよい。例として、ブロックコポリマーは、溶媒に溶かされて、次に、表面上を覆ってスピンコートされてもよい。代替的に、未組織化ブロックコポリマーは、表面上を覆って、スプレーコーティングされ、ディップコーティングされ、イマーションコーティングされ、または、別の方法でコーティングもしくは塗布されてもよい。ブロックコポリマーを塗布する他の方法、および、類似の有機コーティングを塗布するために当分野において知られている他の方法が、潜在的に使用されてもよい。次に、未組織化層は、例えば未組織化ブロックコポリマー層部分のミクロ相分離および／または自己組織化によって、組織化ブロックコポリマー層部分を形成してもよい。ミクロ相分離および／または自己組織化は、複数のブロックコポリマー分子の再構成および／または再位置付けによって、特に、複数のブロックコポリマー分子の複数の異なるポリマーブロックの再構成および／または再位置付けによって生じる。
そのような一実施形態において、ミクロ相分離および／または自己組織化を開始し、それを加速し、その品質を増大させ、または、そうでなければそれを促進するべく、アニール処理が未組織化ブロックコポリマーに適用されてもよい。幾つかの実施形態において、アニール処理は、ブロックコポリマーの温度を上昇させるように動作可能な処理を含んでもよい。そのような処理の一例は、層を焼成する、オーブン内または熱ランプ下で層を加熱する、赤外線を層に当てる、または、そうでなければ層に熱を加え若しくは層の温度を上昇させることである。所望の温度上昇は、ブロックコポリマー、または、集積回路基板の任意の他の重要な材料若しくは構造にダメージを与えることなく、ブロックポリマーのミクロ相分離および／または自己組織化の速度を著しく加速させるのに概して十分となるであろう。一般に、加熱は、約５０℃から約３００℃の間、または、約７５℃から約２５０℃の間の範囲であってもよいが、ブロックコポリマーまたは集積回路基板の熱劣化上限を超えるものではない。加熱またはアニールは、ミクロ相分離の速度を高める、および／または、ミクロ相分離の品質を改善するべく、ブロックコポリマー分子にエネルギーを提供して、これらをより移動性があるものにさせる／柔軟にさせることを助長してもよい。そのような、ブロックコポリマー分子のミクロ相分離または再構成／再位置付けは、結果として自己組織化となり、非常に小さな（例えばナノスケールの）構造を形成してもよい。自己組織化は、表面エネルギー、分子親和力、および、他の表面に関連し且つ化学に関連する力の影響下で生じてもよい。
いずれにせよ、幾つかの実施形態において、ブロックコポリマーの自己組織化は、疎水性−親水性の差異に基づくか否かに拘わらず、非常に小さな周期性の構造（例えば、正確に離間されたナノスケール構造または線）を形成するのに使用されてもよい。幾つかの実施形態においてそれらは、ナノスケール線または他のナノスケール構造を形成するのに使用されてもよい。
ＤＳＡ処理の場合の第１実施形態における図１Ｃを再び参照すると、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０はそれぞれ、第２ブロックポリマーおよび第１ブロックポリマーである。しかしながら、第２実施形態において、第２ブロックポリマーおよび第１ブロックポリマーは各々、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０の材料と、それぞれ順に置き換えられる。そのような一実施形態において、第２ブロックポリマーおよび第１ブロックポリマーを第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０の材料とそれぞれ置き換えるために、選択エッチングおよび堆積処理が使用される。
第２の概括的な実施形態において、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０を最終的に形成するべく、選択的成長処理がＤＳＡアプローチの代わりに使用される。そのような一実施形態において、第２ハードマスクコンポーネント１２０の材料は、ＩＬＤ層１０４の露出部分の上方で成長する。第１ハードマスクコンポーネント１１８の第２の異なる材料は、導電線１１０の最上面１１４の上方で成長する。実施形態において、選択的成長は、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０の両方の材料について、堆積／エッチング／堆積／エッチングアプローチによって実現され、その結果、各材料の複数の層が生じる。そのようなアプローチは、「上部がマッシュルーム」の形の膜を形成し得る従来の選択的成長技法と比較して、好ましいかもしれない。上部がマッシュルーム型になる膜の成長の傾向は、堆積／エッチング／堆積を交互にする（ｄｅｐ−ｅｔｃｈ−ｄｅｐ−ｅｔｃｈ）アプローチを通じて低減できる。別の実施形態において、膜は金属上を覆って選択的に堆積され、その後、異なる膜がＩＬＤ上を覆って選択的に堆積され（逆も成立する）、複数回にわたって反復することによって、サンドイッチ状のスタックを生成する。別の実施形態において、両方の材料が、下層基板の各露出領域上で選択的に成長させる反応チャンバにおいて同時に（例えばＣＶＤ式の処理によって）成長する。
以下でより詳細に説明されるように、実施形態において、図１Ｃの結果として得られる構造は、後で図１Ｃの構造上にビア層を製造する場合に、ビア短絡マージンの改善を可能にする。一実施形態において、交互になった「カラー」ハードマスクコンポーネントを有する構造を製造することにより、ビアが間違った金属線に短絡するリスクが低減するので、改善された短絡マージンが実現される。一実施形態において、交互になったカラーハードマスクコンポーネントは、交互になったＩＬＤ層１０４および導電線１１０の最上面１１４を下に含む表面と自己整合するので、自己整合が実現される。特定の実施形態において、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０は、これらに限定されないが、ＳｉＯ２、ＡｌドーピングＳｉＯ２、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯＮ、または、（ＡＬＯｘ、ＨｆＯｘ、ＺｒＯｘ、ＴｉＯｘなどの）金属酸化物のような複数の材料のうちの異なるものである。
図１Ｄを参照すると、第２層間誘電（ＩＬＤ）層１２２が図１Ｃの構造の上方に形成される。第２ＩＬＤ層１２２に開口１２４が形成される。実施形態において、開口１２４は、次のレベルのメタライゼーション層のための導電ビア製造のために選択された位置において形成される。従来のビア位置選択とは対照的に、開口１２４は、一実施形態において、その上へ導電ビアが最終的に形成されることとなる、対応する導電線１１０の幅と比較して、比較的緩和した幅を有する。例えば、特定の実施形態において、開口１２４の幅（Ｗ）は、導電線１１０の約３／４のピッチの寸法を有する。そのように比較的広いビア開口１２４に順応することにより、開口１２４を形成するのに使用されるリソグラフィ処理に対する制限を緩和できる。これに加えて、ミスアラインメントに対する許容誤差も増大し得る。
図１Ｅを参照すると、複数の第１ハードマスクコンポーネント１１８のうちの１つは、開口１２７を形成するべく、例えば選択的エッチング処理による除去のために選択される。この場合、複数の第１ハードマスクコンポーネント１１８のうちの露出されたものは、第２ハードマスクコンポーネント１２０の露出部分に対して選択的に除去される。実施形態において、複数の第１ハードマスクコンポーネント１１８のうちの露出されたものは、選択的ドライまたはプラズマエッチング処理を使用して、第２ハードマスクコンポーネント１２０の露出部分に対して選択的に除去される。別の実施形態において、複数の第１ハードマスクコンポーネント１１８のうちの露出されたものは、選択的ウェットエッチング処理を使用して、第２ハードマスクコンポーネント１２０の露出部分に対して選択的に除去される。
図１Ｅを再び参照すると、複数の第１ハードマスクコンポーネント１１８のうちの１つを除去することは、複数の金属線１１０のうちの１つの一部分を露出することで、ハードマスク層１１６に開口を形成する。実施形態において、複数の金属線１１０のうちの１つの露出部分は改質され、複数の金属線１１０のうちの１つの露出部分の最上面１１４から非金属が除去され、または少なくとも実質的に除去される。選択された対応する下層導電線１１０に関連付けられる、結果として得られる改質された露出部分１１５は、最上面１１４と比べて増大した導電性を有する、化学的に減少した領域と呼ばれ得る。従って、実施形態において、複数の金属線１１０のうちの１つの露出部分を改質することは、最上面１１４の金属を（例えば部分１１５として）保持することを含む。特定の実施形態において、対応する選択された導電線１１０の最上面１１４の露出部分における非金属種を除去するのに、Ｈ２ベースのプラズマが使用される。
図１Ｆは、次の層のビア製造に続く、図１Ｅの構造を示す。図１Ｅの開口１２７内に、導電ビア１２８が形成される。導電ビア１２８は、複数の導電線１１０のうちの１つにおける改質された露出部分１１５上にあり、実施形態において、改質された露出部分１１５に電気的に接続される。実施形態において、導電ビア１２８は、隣接する又は近くの最上面１１４／導電線１１０パターンのうちの１つに短絡することなく、改質された露出部分１１５と電気的にコンタクトする。特定の実施形態において、図１Ｆに図示されるように、導電ビア１２８の一部分は、第２ハードマスクコンポーネント１２０の１または複数の露出部分上に配置される。実施形態において、改善された短絡マージンが実現される。
図１Ｆを再び参照すると、例示的な説明のための実施形態において、集積回路構造は、基板１０２の上方の層間誘電（ＩＬＤ）層１０４において複数の導電線１１０を含む。複数の導電線１１０の各々は、金属を含むバルク部分を有し、且つ、金属および非金属を含む最上面１１４を有する。複数の導電線１１０上、且つ、ＩＬＤ層１０４の最上面上に、ハードマスク層１２６がある。ハードマスク層１２６は、複数の導電線１１０の最上面１１４上にあって、これと整合された第１ハードマスクコンポーネント１１８と、ＩＬＤ層１０４の最上面の複数の領域上にあって、これと整合された第２ハードマスクコンポーネント１２０と、を含む。実施形態において、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０は、組成が互いに異なる。ハードマスク層１２６における開口内、且つ、複数の導電線１１０のうちの１つの一部分１１５上に導電ビア１２８があり、当該一部分１１５は、金属および非金属を含む最上面１１４とは異なる組成を有する。
実施形態において、非金属は、酸素、ケイ素、ゲルマニウムおよびホウ素から成る群から選択される。実施形態において、金属は、コバルト、銅、タングステンおよびニッケルから成る群から選択される。実施形態において、第１ハードマスクコンポーネント１１８は、ＡＬＯｘ、ＨｆＯｘ、ＺｒＯｘおよびＴｉＯｘから成る群から選択される金属酸化物である。
実施形態において、複数の導電線のうちの１つの一部分１１５は、金属および非金属を有する最上面１１４と実質的に同一平面である。実施形態において、第１ハードマスクコンポーネント１１８は、図示のように、複数の導電線１１０の最上面１１４に限られる。しかしながら、別の実施形態において（図示せず）、第１ハードマスクコンポーネント１１８は、ＩＬＤ層１０４の最上面の上へ延在する。
実施形態において、図１Ｆに図示されるように、複数の導電線１１０の最上面１１４は、ＩＬＤ層１０４の最上面と実質的に同一平面である最上面を有する。実施形態において、図１Ｆに図示されるように、第１ハードマスクコンポーネント１１８は、第２ハードマスクコンポーネント１２０の最上面と実質的に同一平面である最上面を有する。実施形態において、集積回路構造は、ハードマスク層１２６の上方に第２ＩＬＤ層１２２を更に含む。導電ビア１２８は更に、第２ＩＬＤ層１２２の開口内にある。そのような一実施形態において、第２ＩＬＤ層の開口は、複数の導電線１１０のピッチの約３／４に等しい幅を有する。実施形態において、図１Ｆに図示されるように、複数の導電線１１０のうちの１つは、下層導電ビア構造１０８に結合される。そのような一実施形態において、下層導電ビア構造１０８は、集積回路構造の下層メタライゼーション層（図示されない）に接続される。
図１Ｅ−１〜１Ｆ−１は、別の態様において、本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の複数部分の断面図を示す。
図１Ｅ−１を参照すると、複数の第１ハードマスクコンポーネント１１８のうちの１つは、開口１２７′を形成するべく、例えば選択的エッチング処理による除去のために選択される。この場合、複数の第１ハードマスクコンポーネント１１８のうちの露出されたものは、第２ハードマスクコンポーネント１２０の露出部分に対して選択的に除去される。実施形態において、複数の第１ハードマスクコンポーネント１１８のうちの露出されたものは、選択的ドライまたはプラズマエッチング処理を使用して、第２ハードマスクコンポーネント１２０の露出部分に対して選択的に除去される。別の実施形態において、複数の第１ハードマスクコンポーネント１１８のうちの露出されたものは、選択的ウェットエッチング処理を使用して、第２ハードマスクコンポーネント１２０の露出部分に対して選択的に除去される。
図１Ｅ−１を再び参照すると、複数の第１ハードマスクコンポーネント１１８のうちの１つを除去することは、複数の金属線１１０′のうちの１つの一部分を露出することで、ハードマスク層１１６に開口を形成する。実施形態において、複数の金属線１１０′のうちの１つの露出部分はエッチングされ、複数の金属線１１０′のうちの１つの露出部分の最上面１１４が除去される。その結果として得られる改質された凹設部分１１５′は、選択された対応する下層導電線１１０′と関連付けられる。従って、実施形態において、複数の金属線１１０′のうちの１つの露出部分を改質することは更に、最上面１１４の金属を除去して、複数の金属線１１０′のうちの１つの凹設部分１１５′を形成することを含む。
図１Ｆ−１は、次の層のビア製造に続く、図１Ｅの構造を示す。図１Ｅの開口１２７′内に、導電ビア１２８′が形成される。導電ビア１２８′は、複数の導電線１１０′のうちの１つにおける凹設部分１１５′上にあり、実施形態において、複数の導電線１１０′のうちの１つに電気的に接続される。実施形態において、導電ビア１２８′は、隣接する又は近くの最上面１１４／導電線１１０パターンのうちの１つに短絡することなく、複数の導電線１１０′のうちの１つと電気的にコンタクトする。特定の実施形態において、図１Ｆ−１に図示されるように、導電ビア１２８′の一部分は、第２ハードマスクコンポーネント１２０の１または複数の露出部分上に配置される。実施形態において、改善された短絡マージンが実現される。
図１Ｆ−１を再び参照すると、例示的な説明のための実施形態において、集積回路構造は、基板１０２の上方の層間誘電（ＩＬＤ）層１０４において複数の導電線１１０を含む。複数の導電線１１０の各々は、金属を含むバルク部分を有し、且つ、金属および非金属を含む最上面１１４を有する。複数の導電線１１０上、且つ、ＩＬＤ層１０４の最上面上に、ハードマスク層１２６がある。ハードマスク層１２６は、複数の導電線１１０の最上面１１４上にあって、これと整合された第１ハードマスクコンポーネント１１８と、ＩＬＤ層１０４の最上面の複数の領域上にあって、これと整合された第２ハードマスクコンポーネント１２０と、を含む。実施形態において、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０は、組成が互いに異なる。ハードマスク層１２６における開口内、且つ、複数の導電線１１０′のうちの凹設されたもの上、例えば位置１１５′に導電ビア１２８がある。
実施形態において、非金属は、酸素、ケイ素、ゲルマニウムおよびホウ素から成る群から選択される。実施形態において、金属は、コバルト、銅、タングステンおよびニッケルから成る群から選択される。実施形態において、第１ハードマスクコンポーネント１１８は、ＡＬＯｘ、ＨｆＯｘ、ＺｒＯｘおよびＴｉＯｘから成る群から選択される金属酸化物である。
実施形態において、複数の導電線１１０′のうちの１つの凹設部分１１５′は、図示のように、金属および非金属を有する最上面１１４と比べて凹設される。実施形態において、第１ハードマスクコンポーネント１１８は、図示のように、複数の導電線１１０の最上面１１４に限られる。しかしながら、別の実施形態において（図示せず）、第１ハードマスクコンポーネント１１８は、ＩＬＤ層１０４の最上面の上へ延在する。
実施形態において、図１Ｆ−１に図示されるように、複数の導電線１１０の最上面１１４は、ＩＬＤ層１０４の最上面と実質的に同一平面である最上面を有する。実施形態において、図１Ｆ−１に図示されるように、第１ハードマスクコンポーネント１１８は、第２ハードマスクコンポーネント１２０の最上面と実質的に同一平面である最上面を有する。実施形態において、集積回路構造は、ハードマスク層１２６の上方に第２ＩＬＤ層１２２を更に含む。導電ビア１２８′は更に、第２ＩＬＤ層１２２の開口内にある。そのような一実施形態において、第２ＩＬＤ層の開口は、複数の導電線１１０／１１０′のピッチの約３／４に等しい幅を有する。実施形態において、図１Ｆ−１に図示されるように、複数の導電線１１０のうちの１つは、下層導電ビア構造１０８に結合される。そのような一実施形態において、下層導電ビア構造１０８は、集積回路構造の下層メタライゼーション層（図示されない）に接続される。
図２Ａ〜２Ｃは、基礎として複数の異なる「カラー」エッチングストップ層を使用する第２の例示的なアプローチにおいて、本開示の別の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の複数部分の断面図を示す。
図２Ａを参照すると、複数の交互になった第１導電線１１０Ａおよび第２導電線１１０Ｂを含む初期構造２００は、基板１０２の上方にある層間誘電（ＩＬＤ）層１０４に形成される。複数の第１処理表面１１４Ａが、複数の第１導電線１１０Ａのうちの対応するもの上に形成される。複数の第２処理表面１１４Ｂが、複数の第２導電線１１０Ｂのうちの対応するもの上に形成される。一実施形態において、複数の第２処理表面１１４Ｂは、組成が複数の第１処理表面１１４Ａと異なる。複数の第１処理表面１１４Ａ上、複数の第２処理表面１１４Ｂ上およびＩＬＤ層１０４の最上面上に、ハードマスク層２１６が形成される。ハードマスク層２１６は、複数の第１処理表面１１４Ａ上にあって、これと整合された第１ハードマスクコンポーネント２２０と、複数の第２処理表面１１４Ｂ上にあって、これと整合された第２ハードマスクコンポーネント２１８とを含む。一実施形態において、第１ハードマスクコンポーネント２２０および第２ハードマスクコンポーネント２１８は、組成が互いに異なる。
実施形態において、初期構造２００は、ハードマスクおよびＩＬＤ層をパターニングし、次に、金属トレンチの占有数の半分（例えば、複数のトレンチのうちの交互になっているもの）をメタライズし、後のメタライゼーション処理が占有数のもう半分で実行されるまで、占有数の当該もう半分をむき出しのまま残すことによって製造される。そのようなアプローチは、交互になっている複数の線の組成が異なる可能性を許容する。例えば、一実施形態において、メタライゼーション層は最終的に、交互になっていて且つ異なっている第１組成および第２組成の複数の導電性インターコネクトを含む。しかしながら、別の実施形態において、金属線１１０Ａおよび１１０Ｂは、実質的に同一の材料から製造される。
実施形態において、交互になっている処理表面１１４Ａおよび１１４Ｂの組成が異なることを実現すべく、２つの別個の処理工程（例えば異なっている複数の非金属処理）が使用されて、第１処理表面１１４Ａタイプおよび第２処理表面１１４Ｂタイプを製造する。実施形態において、第１ハードマスクコンポーネント２２０および第２ハードマスクコンポーネント２１８を有するハードマスク層２１６は、自己組織化または選択的堆積アプローチを使用して形成され、最終的に、第１ハードマスクコンポーネント２２０および第２ハードマスクコンポーネント２１８が交互になった２つの異なる領域を形成する。そのような一実施形態において、自己組織化または選択的堆積アプローチは、対応する導電線１１０Ａおよび１１０Ｂの表面をそれぞれ使用することとは対照的に、処理表面１１４Ａおよび１１４Ｂの使用によって強化される。実施形態において、第１ハードマスクコンポーネント２２０および第２ハードマスクコンポーネント２１８の材料は、互いに異なるエッチング選択性を示す。自己組織化または選択的成長は、第１ハードマスクコンポーネント２２０および第２ハードマスクコンポーネント２１８を選択的に、第１処理表面１１４Ａおよび第２処理表面１１４Ｂのそれぞれの材料に整合させるのに使用することができる。
図２Ｂを参照すると、第２層間誘電（ＩＬＤ）層２２２が図２Ａの構造の上方に形成される。第２ＩＬＤ層２２２に開口２２４が形成される。実施形態において、開口２２４は、次のレベルのメタライゼーション層のための導電ビア製造のために選択された位置において形成される。従来のビア位置選択とは対照的に、開口２２４は、一実施形態において、その上へ導電ビアが最終的に形成されることとなる、対応する導電線１１０Ｂの幅と比較して、比較的緩和した幅を有する。例えば、特定の実施形態において、開口２２４の幅（Ｗ）は、導電線１１０Ａ／１１０Ｂの約１．５倍のピッチの寸法を有する。そのように比較的広いビア開口２２４に順応することにより、開口２２４を形成するのに使用されるリソグラフィ処理に対する制限を緩和できる。これに加えて、ミスアラインメントに対する許容誤差も増大し得る。
図２Ｃは、次の層のビア製造に続く、図２Ｂの構造を示す。複数の第２ハードマスクコンポーネント２１８のうちの１つは、例えば選択的エッチング処理による除去のために選択される。この場合、複数の第２ハードマスクコンポーネント２１８のうちの露出されたものは、複数の第１ハードマスクコンポーネント２２０の複数の露出部分に対して選択的に除去される。実施形態において、複数の第２ハードマスクコンポーネント２１８のうちの露出されたものは、選択的ウェットエッチング処理を使用して、複数の第１ハードマスクコンポーネント２２０の複数の露出部分に対して選択的に除去される。別の実施形態において、複数の第２ハードマスクコンポーネント２１８のうちの露出されたものは、選択的ドライまたはプラズマエッチング処理を使用して、複数の第１ハードマスクコンポーネント２２０の複数の露出部分に対して選択的に除去される。
図２Ｃを再び参照すると、複数の第１ハードマスクコンポーネント２１８のうちの１つを除去することは、複数の金属線１１０Ｂのうちの１つの一部分を露出することで、ハードマスク層２１６に開口を形成する。実施形態において、複数の金属線１１０Ｂのうちの１つの露出部分は改質され、複数の金属線１１０Ｂのうちの１つの露出部分の最上面１１４Ｂから非金属が除去され、または少なくとも実質的に除去される。選択された対応する下層導電線１１０Ｂに関連付けられる、結果として得られる改質された露出部分１１５は、最上面１１４Ｂと比べて増大した導電性を有する、化学的に減少した領域と呼ばれ得る。従って、実施形態において、複数の金属線１１０Ｂのうちの１つの露出部分を改質することは、最上面１１４Ｂの金属を（例えば部分１１５として）保持することを含む。特定の実施形態において、対応する選択された導電線１１０Ｂの最上面１１４Ｂの露出部分における非金属種を除去するのに、Ｈ２ベースのプラズマが使用される。
次に、開口２２４内、且つ、複数の第２ハードマスクコンポーネント２１８のうち選択されたものが除去された領域に、導電ビア２２８が形成される。導電ビア２２８は、複数の第２導電線１１０Ｂのうちの１つの第２エッチングストップ層１１４Ｂのうち、対応するものと電気的にコンタクトする。実施形態において、導電ビア２２８は、隣接する又は近くの複数の第１導電線１１０Ａのうちの１つに短絡することなく、複数の第２導電線１１０Ｂのうちの対応するものの改質された露出部分１１５に、電気的にコンタクトする。特定の実施形態において、図２Ｃに図示されるように、導電ビア２２８の一部分は、第１ハードマスクコンポーネント２２０の１または複数の露出部分上に配置される。実施形態において、次に、改善された短絡マージンが実現される。
図２Ｃを再び参照すると、例示的な説明のための実施形態において、集積回路構造は、基板１０２の上方の層間誘電（ＩＬＤ）層１０４において、複数の交互になっている第１導電線１１０Ａおよび第２導電線１１０Ｂを含む。一実施形態において、図３に関連して以下で説明されるように、複数の交互になっている第１導電線１１０Ａおよび第２導電線１１０Ｂは、バック・エンド・オブ・ライン（ＢＥＯＬ）メタライゼーション層の同一の方向に沿って形成される。
図１Ｆ、１Ｆ−１または２Ｃに関連して説明されるような、結果として得られる構造は、後の金属線／ビアおよびＩＬＤ層を形成するための基礎として、後で使用されてもよい。代替的に、図１Ｆ、１Ｆ−１または２Ｃの構造は、集積回路における最終の金属インターコネクト層を表わしてもよい。上記の処理操作は、代替的なシーケンスで実践され得ること、必ずしも全ての操作が実行される必要がないこと、および／または、追加の処理操作が実行され得ることが理解されることとなる。ＢＥＯＬメタライゼーション層のメタライゼーション層を製造する上記の方法は（例えば、図１Ａ〜１Ｆ、１Ｅ−１〜１Ｆ−１または２Ａ〜２Ｃ）、選択操作に関連して詳細に説明されたが、製造のための、追加の、又は、中間の操作は、リソグラフィ、エッチング、薄膜堆積、平坦化（化学機械研磨（ＣＭＰ）など）、拡散、メトロロジ、犠牲層の使用、エッチングストップ層の使用、平坦化ストップ層の使用、および／または、マイクロエレクトロニクスコンポーネント製造に関連する任意の他の措置のような標準マイクロエレクトロニクス製造処理を含み得ることを理解されたい。
図３は、本開示の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチングストップ層および自己整合導電ビアの形成を伴う別の方法における操作を表す集積回路層の一部分の平面図を示す。
図３を参照すると、第１ハードマスクコンポーネント１１８および第２ハードマスクコンポーネント１２０がこの図において示されている。複数の第１ハードマスクコンポーネント１１８のうちの１つにおける開口３００が、改質された露出部分１１５を暴露して示されている。開口３００は、図１Ｆ、１Ｆ−１または２Ｃのそれぞれの導電ビア１２８、１２８′または２２８のための複数の開口を代表していてもよいことが理解されることとなる。従って、実施形態において、選択された線上を覆っている複数のハードマスクコンポーネントのうちの１つの選択的除去は、下層線全体を露出させるのではなく、むしろ、ビア形成が生じることとなる線の一部分だけを露出させる。実施形態において、開口１２４または開口２２４のような開口によって露出される複数の第１ハードマスクコンポーネント１１８のうちの１つの複数部分だけが、複数の線のうちの１つに沿って除去される。図３は、実施形態を代表しており、複数の導電線１０６／１１０（図１Ａ〜１Ｆまたは１Ｅ−１〜１Ｆ−１）がバック・エンド・オブ・ライン（ＢＥＯＬ）メタライゼーション層の同一の方向に沿って形成されている、または、複数の交互になっている第１導電線１１０Ａおよび第２導電線１１０Ｂ（図２Ａ〜２Ｃ）がバック・エンド・オブ・ライン（ＢＥＯＬ）メタライゼーション層の同一の方向に沿って形成されている、ことが更に理解されることとなる。
別の態様において、図４Ａ〜４Ｃは、本開示の別の実施形態に係る、バック・エンド・オブ・ライン（ＢＥＯＬ）インターコネクト製造のためのエッチング層および自己整合導電ビアの形成を伴う別の方法における様々な操作を表す集積回路層の複数部分の断面図を示す。
図４Ａを参照すると、ＩＬＤ層４０４に複数の導電線４１０を含む構造上を覆って、ハードマスク層４１６が形成される。ハードマスク層４１６は、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０を含む。第１ハードマスクコンポーネント４１８は、下部エッチングストップ部分４１４および上部部分を含む二重層ハードマスクコンポーネントである。第１ハードマスクコンポーネント４１８は、導電線４１０の最上面上であって、それと位置合わせされて形成される。第２ハードマスクコンポーネント１２０は、ＩＬＤ層４０４の露出面上であって、それと整合されて形成される。実施形態において、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０を有するハードマスク層４１６は、自己組織化または選択的堆積アプローチを使用して形成され、最終的に、第１ハードマスクコンポーネント４１８と第２ハードマスクコンポーネント４２０とが交互になった２つの異なる領域を形成する。実施形態において、第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０の材料は、互いに異なるエッチング選択性を示す。
図４Ｂを参照すると、第２層間誘電（ＩＬＤ）層４２２が図４Ａの構造の上方に形成される。第２ＩＬＤ層４２２に開口４２４が形成される。実施形態において、開口４２４は、次のレベルのメタライゼーション層のための導電ビア製造のために選択された位置において形成される。従来のビア位置選択とは対照的に、開口４２４は、一実施形態において、その上へ導電ビアが最終的に形成されることとなる、対応する導電線４１０の幅と比較して、比較的緩和した幅を有する。例えば、特定の実施形態において、開口４２４の幅（Ｗ）は、導電線４１０の約３／４のピッチの寸法を有する。そのように比較的広いビア開口４２４に順応することにより、開口４２４を形成するのに使用されるリソグラフィ処理に対する制限を緩和できる。これに加えて、ミスアラインメントに対する許容誤差も増大し得る。
図４Ｃを参照すると、複数の第１ハードマスクコンポーネント４１８のうちの１つは、例えば選択的エッチング処理による除去のために選択される。この場合、複数の第１ハードマスクコンポーネント４１８のうちの露出されたものは、第２ハードマスクコンポーネント４２０の露出部分に対して選択的に除去される。実施形態において、複数の第１ハードマスクコンポーネント４１８のうちの露出されたものは、選択的ドライまたはプラズマエッチング処理を使用して、第２ハードマスクコンポーネント４２０の露出部分に対して選択的に除去される。別の実施形態において、複数の第１ハードマスクコンポーネント４１８のうちの露出されたものは、選択的ウェットエッチング処理を使用して、第２ハードマスクコンポーネント４２０の露出部分に対して選択的に除去される。
図４Ｃを再び参照すると、複数の第１ハードマスクコンポーネント４１８のうちの１つを除去することは、複数の金属線４１０のうちの１つの一部分を露出することで、ハードマスク層４１６に開口を形成し、パターニングされたハードマスク層４２６を形成する。開口内に導電ビア４２８が形成される。導電ビア４２８は、隣接する又は近くの複数の導電線４１０のうちの１つに短絡することなく、選択された導電線４１０に電気的にコンタクトする。特定の実施形態において、図４Ｃに図示されるように、導電ビア４２８の一部分は、第２ハードマスクコンポーネント４２０の１または複数の露出部分上に配置される。実施形態において、改善された短絡マージンが実現される。
図４Ｃを再び参照すると、実施形態において、集積回路構造は、基板４０２の上方の層間誘電（ＩＬＤ）層４０４において複数の導電線４１０を含む。複数の導電線４１０上、且つ、ＩＬＤ層４０４の最上面上にハードマスク層４２６がある。ハードマスク層４２６は、複数の導電線４１０の最上面上にあって、これと整合された第１ハードマスクコンポーネント４１８を含む。第２ハードマスクコンポーネント４２０が、ＩＬＤ層４０４の最上面の複数の領域上にあって、これと整合されている。第１ハードマスクコンポーネント４１８および第２ハードマスクコンポーネント４２０は、組成が互いに異なる。第１ハードマスクコンポーネント４１８は、下部エッチングストップ層４１４と、下部エッチングストップ層４１４とは異なる上部層とを含む。ハードマスク層４２６の開口内、且つ、複数の導電線４１０のうちの１つの一部分上に、導電ビア４２８がある。
実施形態において、第１ハードマスクコンポーネント４１８の下部エッチングストップ層４１４は、ＳｉＯｘおよびＳｉＮｘから成る群から選択される。第１ハードマスクコンポーネント４１８の上部層は、ＡＬＯｘ、ＨｆＯｘ、ＺｒＯｘおよびＴｉＯｘから成る群から選択される金属酸化物である。
実施形態において、第１ハードマスクコンポーネント４１８は、図示のように、複数の導電線４１０の最上面に限られる。別の実施形態において（図示せず）、第１ハードマスクコンポーネント４１８は、ＩＬＤ層４０４の最上面の上へ延在する。
実施形態において、導電ビア４２８の一部分は、ハードマスク層４２６の第２ハードマスクコンポーネント４２０の一部分上にある。実施形態において、図示されるように、第１ハードマスクコンポーネント４１８は、第２ハードマスクコンポーネント４２０の最上面と実質的に同一平面である最上面を有する。
上記で説明された実施形態は、強い自己整合と、別の方法では従来のパターニングを苦しませるエッジ配置問題の軽減とを可能にするべく、実装されてもよい。実施形態は、ＤＳＡと選択的堆積の統合を可能にするべく、実装されてもよい。実施形態は、強固なインターコネクト信頼性と低いビア／コンタクト抵抗とを可能にするべく、実装されてもよい。
実施形態は、カラーリングのために使用される「従来」のトップダウン方式、ＤＳＡ、または、選択的堆積に適用可能であってもよいことが理解されることとなる。例において、例示的な処理スキームは、エッチングによって金属を凹設すること、材料１１４のような材料を形成するために金属を表面処理すること（例えば、酸化処理、シラン処理、ボラン処理）、金属線の凹設部分を色材料（例えば、ＡＬＯｘ、ＴｉＯｘ、ＨｆＯｘ、ＺｒＯｘ）で充填すること、および、最終的に研磨する又は平坦化することを伴う。エンド構造は、ＤＳＡまたは選択的堆積を使用することで製造される構造と同一又は類似であってもよい。
ＤＳＡでカラーリングすることを伴う実施形態は、最終製品における特有な特徴を伴ってもよいことが理解されることとなる。そのような特有な特徴は、ガードリングに、およびスクライブ線にあってもよい。
実施形態において、本説明全体で使用されるように、層間誘電体（ＩＬＤ）材料は、誘電体もしくは絶縁体材料の層から構成され、またはこれを含む。適した誘電体材料の例は、これらに限定されないが、ケイ素酸化物（例えば二酸化ケイ素（ＳｉＯ２））、ケイ素窒化物（例えば窒化ケイ素（Ｓｉ３Ｎ４））、ドーピングケイ素酸化物、フッ化ケイ素酸化物、炭素ドーピングケイ素酸化物、当分野において知られている様々な低誘電率の誘電体材料、およびこれらの組み合わせを含む。層間誘電体材料は、例えば、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）のような従来技法、または他の堆積方法によって形成されてよい。
実施形態において、本説明全体に亘ってもまた使用されるように、金属線又はインターコネクト線材料（及びビア材料）は、１または複数の金属または他の導電性構造から構成される。一般的な例は、銅とそれを包囲するＩＬＤ材料との間にバリア層を含んでも含まなくてもよい銅線および構造の使用である。本明細書において使用されるように、金属との用語は、合金、スタック、および、複数の金属の他の組み合わせを含む。例えば、金属インターコネクト線は、バリア層、異なる金属または合金のスタック、等を含んでもよい。従って、インターコネクト線は、単一材料層であってもよく、導電性ライナ層および充填層を含む複数の層から形成されてもよい。インターコネクト線を形成するべく、電気めっき、化学気相堆積または物理気相堆積のような、任意の適した堆積処理が使用されてもよい。実施形態において、インターコネクト線は、バリア層および導電性充填材料から構成される。一実施形態において、バリア層は、タンタル若しくは窒化タンタルの層、または、これらの組み合わせである。一実施形態において、導電性充填材料は、これらに限定されないが、Ｃｕ、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｗ、Ａｇ、Ａｕ、または、それらの合金のような材料である。また、インターコネクト線は、当分野において、トレース、配線、線、金属、金属線、または単にインターコネクト、と呼ばれることがある。
実施形態において、これもまた本説明全体で使用されるように、ハードマスク材料は（幾つかの例ではエッチングストップ層も）、層間誘電体材料とは異なる誘電体材料から構成される。一実施形態において、異なる成長又はエッチング選択性を互いに、及び、下層誘電体および金属層に提供するべく、異なるハードマスク材料が、異なる領域において使用されてもよい。幾つかの実施形態において、ハードマスク層は、ケイ素窒化物（例えば、窒化ケイ素）の層、またはケイ素酸化物の層、またはその両方、またはこれらの組み合わせを含む。他の適した材料は、ケイ素炭化物のような炭素ベースの材料を含んでもよい。別の実施形態において、ハードマスク材料は、金属種を含む。例えば、ハードマスクまたは他の上層材料は、チタン窒化物、または、別の金属（例えば窒化チタン）の層を含んでもよい。潜在的には、より少ない量の酸素のような他の材料が、これらの層の１または複数に含まれてもよい。代替的に、当分野において既知の他のハードマスク層が、特定の実装に応じて使用されてもよい。ハードマスク層は、ＣＶＤ、ＰＶＤ、または他の堆積方法によって形成されてもよい。
図１Ａ〜１Ｆ、１Ｅ−１〜１Ｆ−１、２Ａ〜２Ｃ、３および４Ａ〜４Ｃに関連して説明される層および材料は、典型的には、集積回路の下層デバイス層のような下層半導体基板または構造上またはその上方に形成されることが理解されることとなる。実施形態において、下層半導体基板は、集積回路を製造するのに使用される一般的な加工対象物を表す。多くの場合、半導体基板は、ケイ素または別の半導体材料の、ウェハまたは他の部品を含む。適した半導体基板は、これに限定されないが、単結晶シリコン、多結晶シリコンおよびシリコンオンインシュレータ（ＳＯＩ）、ならびに他の半導体材料で形成された類似の基板を含む。半導体基板は、製造段階に応じて、多くの場合、トランジスタ、集積回路、等を含む。基板は、半導体材料、金属、誘電体、ドーパント、および、一般に半導体基板に見られる他の材料も含み得る。更に、図１Ｆ、１Ｆ−１、２Ｃまたは４Ｃに図示された構造は、より低いレベルの下層インターコネクト層上に製造され得る。
上記で説明されたように、パターニングされたフィーチャは、一定ピッチで離間して一定の幅を有する、線、穴またはトレンチで、格子状パターンにパターニングされてもよい。パターンは、例えば、ピッチ２分割またはピッチ４分割アプローチによって製造されてもよい。例において、（多結晶シリコン膜のような）ブランケット膜は、例えば、スペーサベースの四重パターニング（ＳＢＱＰ）またはピッチ４分割を伴い得る、リソグラフィおよびエッチング処理を使用して、パターニングされる。線の格子パターンは、１９３ｎｍ液浸リソグラフィ（ｉ１９３）、極紫外線（ＥＵＶ）および／または電子ビーム直接書込み（ＥＢＤＷ）リソグラフィ、自己組織化、等を含む多数の方法によって製造され得ることが理解されることとなる。他の実施形態において、ピッチも幅も一定である必要はない。
実施形態において、線密度を増大させるべく、ピッチ分割技法が使用される。第１の例において、製造される格子構造の線密度を２倍にするべく、ピッチ２分割が実装されることができる。図５Ａは、層間誘電体（ＩＬＤ）層上に形成されるハードマスク材料層の、堆積後であってパターニング前の初期構造の断面図を示す。図５Ｂは、ピッチ２分割によるハードマスク層のパターニング後の図５Ａの構造の断面図を示す。
図５Ａを参照すると、初期構造５００は、層間誘電体（ＩＬＤ）層５０２上に形成されるハードマスク材料層５０４を有する。パターニングされたマスク５０６は、ハードマスク材料層５０４の上方に配置される。パターニングされたマスク５０６は、ハードマスク材料層５０４上に、これらのフィーチャ（線）の側壁に沿って形成されるスペーサ５０８を有する。
図５Ｂを参照すると、ハードマスク材料層５０４は、ピッチ２分割アプローチでパターニングされる。具体的には、パターニングされたマスク５０６は、最初に除去される。その結果として得られるスペーサ５０８のパターンは、マスク５０６のフィーチャの、２倍の密度を有し、または半分のピッチを有する。スペーサ５０８のパターンは、例えばエッチング処理によって、ハードマスク材料層５０４に転写され、図５Ｂに図示されるように、パターニングされたハードマスク５１０を形成する。そのような一実施形態において、パターニングされたハードマスク５１０は、一方向の複数の線を有する格子パターンを形成される。パターニングされたハードマスク５１０の格子パターンは、密なピッチの格子構造であってもよい。例えば、密なピッチは、従来のリソグラフィ技法によって直接的に実現可能ではないかもしれない。また更には、図示していないが、元のピッチは、２回目のスペーサマスクパターニングによって４分割されてもよい。従って、図５Ｂのパターニングされたハードマスク５１０の格子状パターンは、互いに対して、一定ピッチで離間し且つ一定の幅を有するハードマスク線を備えてもよい。実現される寸法は、利用されるリソグラフィ技法の限界寸法よりも、はるかに小さいかもしれない。従って、ブランケット膜は、例えば、スペーサベースの二重パターニング（ＳＢＤＰ）若しくはピッチ２分割、又は、スペーサベースの四重パターニング（ＳＢＱＰ）若しくはピッチ４分割を伴い得る、リソグラフィ及びエッチング処理を使用してパターニングされてもよい。
他のピッチ分割アプローチもまた実装され得ることが理解されることとなる。例えば、図６は、６つの要因によるピッチ分割を伴うスペーサベースの六重パターニング（ＳＢＳＰ）処理スキームにおける断面図を示す。図６を参照すると、操作（ａ）において、リソグラフィ、スリミングおよびエッチング処理後の犠牲パターンＸが示される。操作（ｂ）において、堆積およびエッチング後のスペーサＡ及びＢが示される。操作（ｃ）において、スペーサＡの除去後の操作（ｂ）のパターンが示される。操作（ｄ）において、スペーサＣの堆積後の操作（ｃ）のパターンが示される。操作（ｅ）において、スペーサＣのエッチング後の操作（ｄ）のパターンが示される。操作（ｆ）において、犠牲パターンＸの除去後且つスペーサＢの除去後の、６分の１ピッチのパターンが実現される。
実施形態において、リソグラフィ操作は、１９３ｎｍ液浸リソグラフィ（ｉ１９３）、ＥＵＶおよび／またはＥＢＤＷリソグラフィ、等を使用して実行される。ポジ型またはネガ型のレジストが使用されてもよい。一実施形態において、リソグラフィマスクは、トポグラフィックマスキング部分、反射防止コーティング（ＡＲＣ）層およびフォトレジスト層から構成される３層マスクである。そのような特定の実施形態において、トポグラフィックマスキング部分は、炭素ハードマスク（ＣＨＭ）層であり、反射防止コーティング層は、ケイ素ＡＲＣ層である。
別の態様において、本明細書において説明される１または複数の実施形態は、ＰＭＯＳおよびＮＭＯＳデバイス製造のためなどの半導体デバイスの製造に関連する。例えば、本明細書で説明されるアプローチは、金属酸化膜半導体（ＭＯＳ）デバイスにおいて使用される自己整合ゲートコンタクトを製造するべく、実装されてもよい。完成したデバイスの例として、図７Ａは、本開示の実施形態に係る、自己整合ゲートコンタクトを有する非プレーナ型半導体デバイスの断面図を示す。図７Ｂは、本開示の実施形態に係る、図７Ａの半導体デバイスのａ‐ａ'軸に沿った平面図を示す。
図７Ａを参照すると、半導体構造またはデバイス７００は、基板７０２から形成され且つ分離領域７０６内に形成された非プレーナ型活性領域（例えば突出フィン部分７０４およびサブフィン領域７０５を含むフィン構造）を備える。ゲート線７０８は、非プレーナ型活性領域の突出部分７０４上を覆って、且つ、分離領域７０６の一部分上を覆って配置される。示されるように、ゲート線７０８は、ゲート電極７５０およびゲート誘電体層７５２を含む。一実施形態において、ゲート線７０８はまた、誘電体キャップ層７５４を含んでもよい。この透視図からは、上層金属インターコネクト７６０と共に、ゲートコンタクト７１４および上層ゲートコンタクトビア７１６もまた見られ、これら全てが、層間誘電スタック又は層７７０に配置される。また、図７Ａの透視図から見られるように、ゲートコンタクト７１４は、一実施形態において、分離領域７０６上を覆って配置されるが、非プレーナ型活性領域上を覆って配置されない。本開示の実施形態によれば、誘電体キャップ層７５４は、上記で説明されたように、自己整合またはカラーハードマスク層である。そのような一実施形態において、誘電体キャップ層７５４は、最上面１１４に関連して上記で説明した表面のような処理表面７９９上に形成される。ゲートコンタクト７１４は、誘電体キャップ層７５４に形成された開口において、処理表面７９９の改質された部分７７７上に形成される。
図７Ｂを参照すると、ゲート線７０８は、突出フィン部分７０４上を覆って配置されるものとして示される。この透視図から、突出フィン部分７０４のソース領域７０４Ａおよびドレイン領域７０４Ｂを見ることができる。一実施形態において、ソース領域７０４Ａおよびドレイン領域７０４Ｂは、突出フィン部分７０４の元の材料のうちのドーピングされた部分である。別の実施形態において、突出フィン部分７０４の材料は除去され、例えばエピタキシャル堆積によって、別の半導体材料と置き換えられる。いずれの場合でも、ソース領域７０４Ａおよびドレイン領域７０４Ｂは、誘電体層７０６の高さより下に、すなわち、サブフィン領域７０５の中へ延在してもよい。
実施形態において、半導体構造またはデバイス７００は、これに限定されないが、フィンＦＥＴまたはトライゲートデバイスのような非プレーナ型デバイスである。そのような実施形態において、対応する半導体のチャネル領域は、３次元物体から構成されるか、または３次元物体に形成される。そのような一実施形態において、ゲート線７０８のゲート電極スタックは、３次元物体の、少なくとも上表面および側壁対を包囲する。
基板７０２は、製造処理に耐えることができ、且つ、内部で電荷が移動できる半導体材料から構成されてもよい。実施形態において、基板７０２は、活性領域７０４を形成すべく、これらに限定されないが、リン、ヒ素、ホウ素、またはこれらの組み合わせなどの電荷キャリアでドーピングされた、結晶シリコン層、シリコン／ゲルマニウム層、またはゲルマニウム層から構成されるバルク基板である。一実施形態において、バルク基板７０２のシリコン原子の濃度は、９７％より高い。別の実施形態において、バルク基板７０２は、別個の結晶基板の上に成長させたエピタキシャル層、例えばホウ素をドーピングしたバルクシリコン単結晶基板の上に成長させたシリコンエピタキシャル層から構成される。代替的に、バルク基板７０２は、ＩＩＩ‐Ｖ族材料から構成されてもよい。実施形態において、バルク基板７０２は、これに限定されないが、窒化ガリウム、リン化ガリウム、ヒ化ガリウム、リン化インジウム、アンチモン化インジウム、ヒ化ガリウムインジウム、ヒ化アルミニウムガリウム、リン化インジウムガリウム、またはこれらの組み合わせのようなＩＩＩ‐Ｖ族材料から構成される。一実施形態において、バルク基板７０２はＩＩＩ‐Ｖ族材料から構成され、電荷キャリアドーパント不純物原子は、これに限定されないが、炭素、ケイ素、ゲルマニウム、酸素、硫黄、セレンまたはテルルなどである。
分離領域７０６は、最終的には、下層バルク基板から恒久的なゲート構造の複数部分を電気的に分離する若しくはその分離に寄与する、または、フィン活性領域を分離することのように下層バルク基板内に形成されている活性領域を分離するべく、好適な材料から構成されてもよい。例えば、一実施形態において、分離領域７０６は、これに限定されないが、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、または炭素をドーピングした窒化ケイ素のような誘電体材料から構成される。
ゲート線７０８は、ゲート誘電体層７５２およびゲート電極層７５０を含むゲート電極スタックから構成されてもよい。実施形態において、ゲート電極スタックのゲート電極７５０は、金属ゲートから構成され、ゲート誘電体層７５２は、高誘電率材料から構成される。例えば、一実施形態において、ゲート誘電体層７５２は、これに限定されないが、酸化ハフニウム、酸窒化ハフニウム、ハフニウムシリケート、酸化ランタン、酸化ジルコニウム、ジルコニウムシリケート、酸化タンタル、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、酸化タンタルスカンジウム鉛、亜鉛ニオブ酸鉛、またはこれらの組み合わせのような材料から構成される。更に、ゲート誘電体層の一部分は、基板７０２の少数の上層から形成される、自然酸化物の層を含んでもよい。実施形態において、ゲート誘電体層は、高誘電率の上部分、および、半導体材料の酸化物から構成される下部部分、から構成される。一実施形態において、ゲート誘電体層７５２は、酸化ハフニウムの上部分、および、二酸化ケイ素または酸窒化ケイ素の底部分、から構成される。
実施形態において、ゲート線７０８のゲート電極層７５０は、これに限定されないが、金属窒化物、金属炭化物、金属ケイ化物、金属アルミニウム化物、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、ルテニウム、パラジウム、白金、コバルト、ニッケルまたは導電性金属酸化物などの金属層から構成される。特定の実施形態において、ゲート電極は、金属の仕事関数設定層の上方に形成された非仕事関数設定充填材料から構成される。ゲート電極層は、トランジスタがＰＭＯＳトランジスタであるかＮＭＯＳトランジスタであるかに応じて、Ｐ型仕事関数金属またはＮ型仕事関数金属から成ってもよい。幾つかの実装において、ゲート電極層は、２またはそれより多くの金属層のスタックから成ってもよく、１または複数の金属層は、仕事関数金属層であり、少なくとも１つの金属層は、導電性の充填層である。ＰＭＯＳトランジスタでは、ゲート電極に使用され得る金属は、これに限定されないが、ルテニウム、パラジウム、白金、コバルト、ニッケル、及び、例えばルテニウム酸化物などの導電性金属酸化物を含む。Ｐ型金属層は、仕事関数が約４．９ｅＶから約５．２ｅＶまでの間であるＰＭＯＳゲート電極の形成を可能にすることとなる。ＮＭＯＳトランジスタでは、ゲート電極に使用され得る金属は、これに限定されないが、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、並びに、ハフニウム炭化物、ジルコニウム炭化物、チタン炭化物、タンタル炭化物、及びアルミニウム炭化物のような、これらの金属の炭化物を含む。Ｎ型金属層は、仕事関数が約３．９ｅＶから約４．２ｅＶまでの間であるＮＭＯＳゲート電極の形成を可能にすることとなる。幾つかの実装において、ゲート電極は、基板の表面に対して実質的に平行な底部分と、基板の上表面に対して実質的に垂直な２つの側壁部分とを含む「Ｕ字」形構造から成ってもよい。別の実装において、ゲート電極を形成する複数の金属層のうちの少なくとも１つは、単に、基板の上表面に対して実質的に平行な、平坦な層に過ぎなくてもよく、基板の上表面に対して実質的に垂直な側壁部分を含まない。本開示の更なる実装において、ゲート電極は、Ｕ字形構造と、平坦な非Ｕ字形構造との組み合わせから成ってもよい。例えば、ゲート電極は、１または複数の平坦な非Ｕ字形層の上に形成される１または複数のＵ字形金属層から成ってもよい。
実施形態において、処理表面７９９は、処理表面１１４に関連して上記で説明されたような材料から構成される。例えば、処理表面７９９は、ゲート電極充填のバルク金属（例えば、銅、コバルト、ニッケル、タングステン、等）のような金属、および、ホウ素、ケイ素、ゲルマニウムまたは酸素のような非金属を含んでもよい。改質された部分７７７は、例えば、非金属が除去された、または、少なくとも実質的に除去された、変換された又は減少した領域であってもよい。代替的に、図示されないが、改質された部分７７７は、エッチングまたは凹設された領域である。実施形態において、誘電体キャップ層７５４は、ハードマスクコンポーネント１１８、１２０、２１８または２２０に関連して上記で説明されたような材料から構成される。
ゲート電極スタックと関連するスペーサは、最終的に、自己整合コンタクトのような隣接する導電性コンタクトから恒久的なゲート構造を電気的に分離する、またはその分離に寄与する好適な材料から構成されてもよい。例えば、一実施形態において、スペーサは、これに限定されないが、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、または、炭素をドーピングした窒化ケイ素のような誘電体材料から構成される。
ゲートコンタクト７１４および上層ゲートコンタクトビア７１６は、導電性材料から構成されてもよい。実施形態において、コンタクトまたはビアの１または複数は、金属種から構成される。金属種は、タングステン、ニッケル、またはコバルトのような純金属であってもよく、または、金属間合金または金属−半導体合金のような（例えばケイ化物材料のような）合金であってもよい。本開示の別の実施形態によれば、ゲートコンタクト７１４は、自己整合ゲートコンタクトである。
（図示していないが）実施形態において、構造７００を提供することは、既存のゲートパターンと本質的に完全に整合されたコンタクトパターンを形成することを伴うが、その一方で、非常に厳しい位置合わせバジェットでリソグラフィ段階を使用することを排除する。そのような一実施形態において、このアプローチにより、コンタクト開口を生成するために、（例えば従来実装されるドライエッチングまたはプラズマエッチングと比較して）本質的に高い選択的ウェットエッチングを使用することが可能となる。実施形態において、コンタクトパターンは、コンタクトプラグのリソグラフィ操作と組み合わせて既存のゲートパターンを利用することにより、形成される。そのような一実施形態において、そのアプローチにより、従来のアプローチで使用されるような、別の方法ではクリティカルな、コンタクトパターンを生成するリソグラフィ操作の必要性を無くすことが可能となる。実施形態において、トレンチコンタクトグリッドは、別個にパターニングされるのではなく、むしろ複数のポリ（ゲート）線間に形成される。例えば、そのような一実施形態において、トレンチコンタクトグリッドは、ゲート格子パターニング後であるがゲート格子カット前に形成される。
更に、ゲートスタック構造７０８は、置換ゲート処理によって製造されてもよい。そのようなスキームにおいて、ポリシリコンまたは窒化ケイ素ピラー材料のようなダミーゲート材料は、除去されて、恒久的なゲート電極材料と置き換えられてもよい。そのような一実施形態において、恒久的ゲート誘電体層はまた、前の処理から持ち越されることとは対照的に、この処理において形成される。実施形態において、ダミーゲートは、ドライエッチング処理またはウェットエッチング処理によって除去される。一実施形態において、ダミーゲートは、多結晶シリコン又は非晶質シリコンから構成され、ＳＦ６の使用を含むドライエッチング処理で除去される。別の実施形態において、ダミーゲートは、多結晶シリコン又は非晶質シリコンから構成され、ＮＨ４ＯＨ水溶液または水酸化テトラメチルアンモニウム水溶液の使用を含むウェットエッチング処理で除去される。一実施形態において、ダミーゲートは窒化ケイ素から構成され、リン酸水溶液を含むウェットエッチングで除去される。
実施形態において、本明細書で説明される１または複数のアプローチは、構造７００に到達すべく、本質的には、ダミー及び置換コンタクト処理と組み合わせたダミー及び置換ゲート処理を意図する。そのような一実施形態において、置換コンタクト処理は、恒久的なゲートスタックの少なくとも一部分の高温アニールを可能にすべく、置換ゲート処理後に実行される。例えば、そのような特定の実施形態において、恒久的なゲート構造のうち少なくとも一部分のアニールは、例えばゲート誘電体層が形成された後に、約６００℃より高い温度で実行される。アニールは、恒久的なコンタクトの形成前に実行される。
図７Ａを再び参照すると、半導体構造またはデバイス７００の構成は、ゲートコンタクトを、分離領域上を覆って配置する。そのような構成は、レイアウトスペースの非効率な使用と見なされるかもしれない。しかしながら、別の実施形態において、半導体デバイスは、活性領域上を覆って形成されるゲート電極の複数部分にコンタクトするコンタクト構造を有する。概して、ゲートの活性部分上を覆って、且つ、トレンチコンタクトビアと同一層に、（ビアのような）ゲートコンタクト構造を形成する前に（例えば、それを形成することに加えて）、本開示の１または複数の実施形態は最初に、ゲート整合トレンチコンタクト処理を使用することを含む。そのような処理は、半導体構造の製造、例えば、集積回路の製造のためのトレンチコンタクト構造を形成すべく、実装されてもよい。実施形態において、トレンチコンタクトパターンは、既存のゲートパターンと整合されるように形成される。対照的に、従来のアプローチは典型的に、選択的コンタクトエッチングと組み合わせた、リソグラフィコンタクトパターンを既存のゲートパターンに対して厳しく位置合わせする追加的なリソグラフィ処理を伴う。例えば、従来の処理は、コンタクトフィーチャを別個にパターニングしつつ、ポリ（ゲート）グリッドをパターニングすることを含むかもしれない。
必ずしも、上記で説明された複数の処理の全ての態様が、本開示の実施形態の趣旨及び範囲内に収まるように実践されることを必要としないことが理解されることとなる。例えば、一実施形態において、ダミーゲートは、ゲートスタックの活性部分上を覆ってゲートコンタクトを製造する前に形成される必要は全くない。上記で説明されたゲートスタックは、実際は、最初に形成されるような恒久的なゲートスタックであってもよい。また、本明細書において説明される処理は、１つまたは複数の半導体デバイスを製造するのに使用されてもよい。半導体デバイスは、トランジスタまたは同様のデバイスであってもよい。例えば、実施形態において、半導体デバイスは、ロジックまたはメモリ用の金属酸化膜半導体（ＭＯＳ）トランジスタである、または、バイポーラトランジスタである。また、実施形態において、半導体デバイスは、トライゲートデバイス、独立してアクセスされるダブルゲートデバイス、または、フィンＦＥＴのような、３次元アーキテクチャを有する。１または複数の実施形態は、１０ナノメートル（１０ｎｍ）またはより小さなテクノロジーノードで半導体デバイスを製造するのに特に有用であってもよい。
本明細書において開示される実施形態は、多種多様な異なるタイプの集積回路および／またはマイクロエレクトロニクスデバイスを製造するのに使用されてもよい。そのような集積回路の例は、これに限定されないが、プロセッサ、チップセットコンポーネント、グラフィックプロセッサ、デジタル信号プロセッサ、マイクロコントローラ、等を含む。他の実施形態において、半導体メモリが製造されてもよい。更に、集積回路または他のマイクロエレクトロニクスデバイスは、当分野において既知の多種多様な電子デバイスにおいて使用されてもよい。例えば、コンピュータシステム（例えば、デスクトップ、ラップトップ、サーバ）、携帯電話、パーソナル電子機器、等において。集積回路は、システムにおける、バスおよび他のコンポーネントと結合されてもよい。例えば、プロセッサは、１または複数のバスによって、メモリ、チップセット、等に結合されてもよい。プロセッサ、メモリおよびチップセットの各々は、潜在的に、本明細書において開示されるアプローチを使用することで製造されてもよい。
図８は、本開示の一実施例に係るコンピューティングデバイス８００を示す。コンピューティングデバイス８００は、ボード８０２を収容する。ボード８０２は、これに限定されないが、プロセッサ８０４および少なくとも１つの通信チップ８０６を含む多数のコンポーネントを有してもよい。プロセッサ８０４は、ボード８０２に、物理的且つ電気的に結合される。幾つかの実装において、少なくとも１つの通信チップ８０６もまた、ボード８０２に、物理的且つ電気的に結合される。更なる実装において、通信チップ８０６は、プロセッサ８０４の一部である。
その用途に応じて、コンピューティングデバイス８００は、ボード８０２に物理的且つ電気的に結合され得る又は得ない他のコンポーネントを含んでもよい。これらの他のコンポーネントは、これに限定されないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、および（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等のような）大容量記憶装置を含む。
通信チップ８０６は、コンピューティングデバイス８００との間のデータ転送のために無線通信を可能にする。「無線」という用語およびその複数の派生語は、非固体媒体を介して変調電磁放射線を使用することによりデータを通信し得る、回路、デバイス、システム、方法、技術、通信チャネル、等を説明するのに使用されてもよい。当該用語は、関連するデバイスが、幾つかの実施形態においては如何なる配線も含まないかもしれないが、如何なる配線も含まないことを暗に示しているわけではない。通信チップ８０６は、これに限定されないが、Ｗｉ‐Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ‐ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）、これらの派生物、並びに３Ｇ、４Ｇ、５Ｇおよびそれ以降の世代として指定された任意の他の無線プロトコルを含む多数の無線規格またはプロトコルのいずれかを実装してもよい。コンピューティングデバイス８００は、複数の通信チップ８０６を含んでもよい。例えば、第１の通信チップ８０６は、Ｗｉ−Ｆｉ（登録商標）およびブルートゥース（登録商標）のような近距離無線通信専用であってよく、第２の通信チップ８０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ‐ＤＯ、等のような長距離無線通信専用であってよい。
コンピューティングデバイス８００のプロセッサ８０４は、プロセッサ８０４内にパッケージングされる集積回路ダイを含む。本開示の幾つかの実装において、プロセッサの集積回路ダイは、本開示の複数の実施形態の実装に従って構築される、エッチングストップ層および対応する導電ビアのような１または複数の構造を含む。「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理し、当該電子データを、レジスタおよび／またはメモリに格納され得る他の電子データに変換する、任意のデバイスまたはデバイスの一部分を指してもよい。
通信チップ８０６もまた、通信チップ８０６内にパッケージングされる集積回路ダイを含む。本開示の別の実装に従って、通信チップの集積回路ダイは、本開示の複数の実施形態の実装に従って構築される、エッチングストップ層および対応する導電ビアのような１または複数の構造を含む。
更なる実装において、コンピューティングデバイス８００内に収容される別のコンポーネントは、本開示の複数の実施形態の実装に従って構築される、エッチングストップ層および対応する導電ビアのような１または複数の構造を含む集積回路ダイを包含してもよい。
様々な実装において、コンピューティングデバイス８００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレイヤ、または、デジタルビデオレコーダであってもよい。更なる実装において、コンピューティングデバイス８００は、データを処理する任意の他の電子デバイスであってもよい。
図９は、本開示の１または複数の実施形態を含むインターポーザ９００を示す。インターポーザ９００は、第１基板９０２を第２基板９０４に架橋するのに使用される介在基板である。第１基板９０２は、例えば集積回路ダイであってもよい。第２基板９０４は、例えばメモリモジュール、コンピュータマザーボード、または、別の集積回路ダイであってもよい。概して、インターポーザ９００の目的は、接続をより幅広いピッチに広げること、または接続を異なる接続にリルートすることである。例えば、インターポーザ９００は、後で第２基板９０４と結合され得るボールグリッドアレイ（ＢＧＡ）９０６に、集積回路ダイを結合してよい。幾つかの実施形態において、第１基板及び第２基板９０２／９０４は、インターポーザ９００の対向側面に取り付けられる。他の実施形態において、第１基板及び第２基板９０２／９０４は、インターポーザ９００の同一側面に取り付けられる。そして、更なる実施形態において、３つまたはより多くの基板が、インターポーザ９００によって相互接続される。
インターポーザ９００は、エポキシ樹脂、ガラス繊維強化エポキシ樹脂、セラミック材料、または、ポリイミドのようなポリマー材料、から形成されてもよい。更なる実装において、インターポーザは、シリコン、ゲルマニウム、並びに他のＩＩＩ‐Ｖ族材料およびＩＶ族材料のような、半導体基板での使用のために上記で説明された材料と同一の材料を含み得る、交互に重なる強固または柔軟な材料から形成されてもよい。
インターポーザは、これに限定されないが、スルーシリコンビア（ＴＳＶｓ）９１２を含む、金属インターコネクト９０８およびビア９１０を有してもよい。インターポーザ９００は更に、パッシブデバイスおよびアクティブデバイスの両方を含む、埋め込みデバイス９１４を有してもよい。そのようなデバイスには、これに限定されないが、コンデンサ、デカップリングコンデンサ、抵抗器、インダクタ、ヒューズ、ダイオード、変圧器、センサ、および静電放電（ＥＳＤ）デバイスが含まれる。無線周波数（ＲＦ）デバイス、電力増幅器、電力管理デバイス、アンテナ、アレイ、センサ、およびＭＥＭＳデバイスのようなより複雑なデバイスがまた、インターポーザ９００上に形成されてもよい。本開示の複数の実施形態に従って、本明細書において開示される装置または処理が、インターポーザ９００の製造において使用されてもよい。
従って、本開示の実施形態は、導電ビア製造のためのエッチングストップ層ベースのアプローチ、および、その結果として得られる構造を含む。
例示的実施形態１：集積回路構造は、基板の上方の層間誘電（ＩＬＤ）層における複数の導電線であって、各々が、金属を含むバルク部分、および、金属および非金属を含む最上面を有する、複数の導電線を備える。複数の導電線上、且つ、ＩＬＤ層の最上面上にハードマスク層があり、ハードマスク層は、複数の導電線の最上面上にあって且つ最上面と整合された第１ハードマスクコンポーネント、および、ＩＬＤ層の最上面の複数の領域上にあって且つ複数の領域と整合された第２ハードマスクコンポーネントを有し、第１ハードマスクコンポーネントおよび第２ハードマスクコンポーネントは組成が互いに異なる。ハードマスク層にある開口内、且つ、複数の導電線のうちの１つの一部分上に導電ビアがあり、一部分は、金属および非金属を含む最上面とは異なる組成を有する。
例示的実施形態２：例示的実施形態１の集積回路構造において、非金属は、酸素、ケイ素、ゲルマニウムおよびホウ素から成る群から選択される。
例示的実施形態３：例示的実施形態１または２の集積回路構造において、金属は、コバルト、銅、タングステンおよびニッケルから成る群から選択される。
例示的実施形態４：例示的実施形態１、２または３の集積回路構造において、第１ハードマスクコンポーネントは、ＡＬＯｘ、ＨｆＯｘ、ＺｒＯｘおよびＴｉＯｘから成る群から選択される金属酸化物である。
例示的実施形態５：例示的実施形態１、２、３または４の集積回路構造において、複数の導電線のうちの１つの一部分は、金属および非金属を含む最上面と実質的に同一平面である。
例示的実施形態６：例示的実施形態１、２、３または４の集積回路構造において、複数の導電線のうちの１つの一部分は、金属および非金属を含む最上面の下方に凹設される。
例示的実施形態７：例示的実施形態１、２、３、４、５または６の集積回路構造において、第１ハードマスクコンポーネントは、複数の導電線の最上面に限られる。
例示的実施形態８：例示的実施形態１、２、３、４、５または６の集積回路構造において、第１ハードマスクコンポーネントは、ＩＬＤ層の最上面の上へ延在する。
例示的実施形態９：例示的実施形態１、２、３、４、５、６、７または８の集積回路構造において、導電ビアの一部分は、ハードマスク層の第２ハードマスクコンポーネントの一部分上にある。
例示的実施形態１０：例示的実施形態１、２、３、４、５、６、７、８または９の集積回路構造において、第１ハードマスクコンポーネントは、第２ハードマスクコンポーネントの最上面と実質的に同一平面にある最上面を有する。
例示的実施形態１１：例示的実施形態１、２、３、４、５、６、７、８、９または１０の集積回路構造は、ハードマスク層の上方にある第２ＩＬＤ層を更に備え、導電ビアは更に、第２ＩＬＤ層の開口内にある。
例示的実施形態１２：例示的実施形態１、２、３、４、５、６、７、８、９、１０または１１の集積回路構造において、複数の導電線のうちの１つは、下層導電ビア構造に結合され、下層導電ビア構造は、集積回路構造の下層メタライゼーション層に接続される。
例示的実施形態１３：集積回路構造は、基板の上方の層間誘電（ＩＬＤ）層における複数の導電線を備える。複数の導電線上、且つ、ＩＬＤ層の最上面上にハードマスク層があり、ハードマスク層は、複数の導電線の最上面上にあって且つ最上面と整合された第１ハードマスクコンポーネント、および、ＩＬＤ層の最上面の複数の領域上にあって且つ複数の領域と整合された第２ハードマスクコンポーネントを有し、第１ハードマスクコンポーネントおよび第２ハードマスクコンポーネントは組成が互いに異なり、第１ハードマスクコンポーネントは、下部エッチングストップ層と、下部エッチングストップ層とは異なる上部層とを含む。ハードマスク層にある開口内、且つ、複数の導電線のうちの１つの一部分上に導電ビアがある。
例示的実施形態１４：例示的実施形態１３の集積回路構造において、下部エッチングストップ層は、ＳｉＯｘおよびＳｉＮｘから成る群から選択され、第１ハードマスクコンポーネントの上部層は、ＡＬＯｘ、ＨｆＯｘ、ＺｒＯｘおよびＴｉＯｘから成る群から選択される金属酸化物である。
例示的実施形態１５：例示的実施形態１３または１４の集積回路構造において、第１ハードマスクコンポーネントは、複数の導電線の最上面に限られる。
例示的実施形態１６：例示的実施形態１３または１４の集積回路構造において、第１ハードマスクコンポーネントは、ＩＬＤ層の最上面の上へ延在する。
例示的実施形態１７：例示的実施形態１３、１４、１５または１６の集積回路構造において、導電ビアの一部分は、ハードマスク層の第２ハードマスクコンポーネントの一部分上にある。
例示的実施形態１８：例示的実施形態１３、１４、１５、１６または１７の集積回路構造において、第１ハードマスクコンポーネントは、第２ハードマスクコンポーネントの最上面と実質的に同一平面にある最上面を有する。
例示的実施形態１９：例示的実施形態１３、１４、１５、１６、１７または１８の集積回路構造は、ハードマスク層の上方にある第２ＩＬＤ層を更に備え、導電ビアは更に、第２ＩＬＤ層の開口内にある。
例示的実施形態２０：例示的実施形態１３、１４、１５、１６、１７、１８または１９の集積回路構造において、複数の導電線のうちの１つは、下層導電ビア構造に結合され、下層導電ビア構造は、集積回路構造の下層メタライゼーション層に接続される。
例示的実施形態２１：集積回路構造を製造する方法は、基板の上方の層間誘電（ＩＬＤ）層に複数の導電線を形成する段階であって、複数の導電線の各々が、金属を含むバルク部分を有する、段階を備える。方法はまた、複数の導電線を処理して、金属および非金属を含む最上面を形成する段階を備える。方法はまた、複数の導電線上、且つ、ＩＬＤ層の最上面上にハードマスク層を形成する段階であって、ハードマスク層は、複数の導電線の最上面上にあって且つ最上面と整合された第１ハードマスクコンポーネント、および、ＩＬＤ層の最上面の複数の領域上にあって且つ複数の領域と整合された第２ハードマスクコンポーネントを有し、第１ハードマスクコンポーネントおよび第２ハードマスクコンポーネントは組成が互いに異なる、段階を備える。方法はまた、複数の金属線のうちの１つの一部分を露出させて全ハードマスク層に開口を形成する段階を備える。方法はまた、複数の金属線のうちの１つの露出部分を改質して、複数の金属線のうちの１つの露出部分の最上面から非金属を除去する段階を備える。方法はまた、ハードマスク層における開口内、且つ、複数の導電線のうちの１つの改質された露出部分上に導電ビアを形成する段階を備える。
例示的実施形態２２：例示的実施形態２１の方法において、複数の金属線のうちの１つの露出部分を改質する段階は、最上面の金属を保持する段階を有する。
例示的実施形態２３：例示的実施形態２１の方法において、複数の金属線のうちの１つの露出部分を改質する段階は、最上面の金属を除去して複数の金属線のうちの１つの凹設部分を形成する段階を有する。
例示的実施形態２４：例示的実施形態２１、２２または２３の方法であって、複数の導電線を処理することは、アンモニアと、酸素、ケイ素、ゲルマニウムおよびホウ素から成る群から選択される非金属のソースとに複数の導電線を露出させることを含む。
例示的実施形態２５：例示的実施形態２１、２２、２３または２４の方法であって、ハードマスク層を形成する段階は、自己組織化（ＤＳＡ）アプローチまたは選択的成長アプローチを使用する段階を有する。

Claims (25)

  1. 集積回路構造であって、
    基板の上方の層間誘電（ＩＬＤ）層における複数の導電線であって、各々が、金属を含むバルク部分、および、前記金属および非金属を含む最上面を有する、複数の導電線と、
    前記複数の導電線上、且つ、前記ＩＬＤ層の最上面上におけるハードマスク層であって、前記複数の導電線の前記最上面上にあって且つ前記最上面と整合された第１ハードマスクコンポーネント、および、前記ＩＬＤ層の前記最上面の複数の領域上にあって且つ前記複数の領域と整合された第２ハードマスクコンポーネントを有し、前記第１ハードマスクコンポーネントおよび前記第２ハードマスクコンポーネントは組成が互いに異なる、ハードマスク層と、
    前記ハードマスク層にある開口内、且つ、前記複数の導電線のうちの１つの一部分上にある導電ビアであって、前記一部分は、前記金属および前記非金属を含む前記最上面とは異なる組成を有する、導電ビアと
    を備える、集積回路構造。
  2. 前記非金属は、酸素、ケイ素、ゲルマニウムおよびホウ素から成る群から選択される、
    請求項１に記載の集積回路構造。
  3. 前記金属は、コバルト、銅、タングステンおよびニッケルから成る群から選択される、
    請求項１または２に記載の集積回路構造。
  4. 前記第１ハードマスクコンポーネントは、ＡＬＯｘ、ＨｆＯｘ、ＺｒＯｘおよびＴｉＯｘから成る群から選択される金属酸化物である、
    請求項１から３の何れか一項に記載の集積回路構造。
  5. 前記複数の導電線のうちの前記１つの前記一部分は、前記金属および前記非金属を含む前記最上面と実質的に同一平面である、
    請求項１から４の何れか一項に記載の集積回路構造。
  6. 前記複数の導電線のうちの前記１つの前記一部分は、前記金属および前記非金属を含む前記最上面の下方に凹設される、
    請求項１から４の何れか一項に記載の集積回路構造。
  7. 前記第１ハードマスクコンポーネントは、前記複数の導電線の前記最上面に限られる、
    請求項１から６の何れか一項に記載の集積回路構造。
  8. 前記第１ハードマスクコンポーネントは、前記ＩＬＤ層の前記最上面の上へ延在する、
    請求項１から６の何れか一項に記載の集積回路構造。
  9. 前記導電ビアの一部分は、前記ハードマスク層の前記第２ハードマスクコンポーネントの一部分上にある、
    請求項１から８の何れか一項に記載の集積回路構造。
  10. 前記第１ハードマスクコンポーネントは、前記第２ハードマスクコンポーネントの最上面と実質的に同一平面にある最上面を有する、
    請求項１から９の何れか一項に記載の集積回路構造。
  11. 前記ハードマスク層の上方にある第２ＩＬＤ層を更に備え、
    前記導電ビアは更に、前記第２ＩＬＤ層の開口内にある、
    請求項１から１０の何れか一項に記載の集積回路構造。
  12. 前記複数の導電線のうちの１つは、下層導電ビア構造に結合され、前記下層導電ビア構造は、前記集積回路構造の下層メタライゼーション層に接続される、
    請求項１から１１の何れか一項に記載の集積回路構造。
  13. 集積回路構造であって、
    基板の上方の層間誘電（ＩＬＤ）層における複数の導電線と、
    前記複数の導電線上、且つ、前記ＩＬＤ層の最上面上におけるハードマスク層であって、前記複数の導電線の前記最上面上にあって且つ前記最上面と整合された第１ハードマスクコンポーネント、および、前記ＩＬＤ層の前記最上面の複数の領域上にあって且つ前記複数の領域と整合された第２ハードマスクコンポーネントを有し、前記第１ハードマスクコンポーネントおよび前記第２ハードマスクコンポーネントは組成が互いに異なり、前記第１ハードマスクコンポーネントは、下部エッチングストップ層と、前記下部エッチングストップ層とは異なる上部層とを含む、ハードマスク層と、
    前記ハードマスク層にある開口内、且つ、前記複数の導電線のうちの１つの一部分上にある導電ビアと
    を備える、集積回路構造。
  14. 前記下部エッチングストップ層は、ＳｉＯｘおよびＳｉＮｘから成る群から選択され、前記第１ハードマスクコンポーネントの前記上部層は、ＡＬＯｘ、ＨｆＯｘ、ＺｒＯｘおよびＴｉＯｘから成る群から選択される金属酸化物である、
    請求項１３に記載の集積回路構造。
  15. 前記第１ハードマスクコンポーネントは、前記複数の導電線の前記最上面に限られる、
    請求項１３または１４に記載の集積回路構造。
  16. 前記第１ハードマスクコンポーネントは、前記ＩＬＤ層の前記最上面の上へ延在する、
    請求項１３または１４に記載の集積回路構造。
  17. 前記導電ビアの一部分は、前記ハードマスク層の前記第２ハードマスクコンポーネントの一部分上にある、
    請求項１３から１６の何れか一項に記載の集積回路構造。
  18. 前記第１ハードマスクコンポーネントは、前記第２ハードマスクコンポーネントの最上面と実質的に同一平面にある最上面を有する、
    請求項１３から１７の何れか一項に記載の集積回路構造。
  19. 前記ハードマスク層の上方にある第２ＩＬＤ層を更に備え、
    前記導電ビアは更に、前記第２ＩＬＤ層の開口内にある、
    請求項１３から１８の何れか一項に記載の集積回路構造。
  20. 前記複数の導電線のうちの１つは、下層導電ビア構造に結合され、前記下層導電ビア構造は、前記集積回路構造の下層メタライゼーション層に接続される、
    請求項１３から１９の何れか一項に記載の集積回路構造。
  21. 集積回路構造を製造する方法であって、
    基板の上方の層間誘電（ＩＬＤ）層に複数の導電線を形成する段階であって、前記複数の導電線の各々が、金属を含むバルク部分を有する、段階と、
    前記複数の導電線を処理して、前記金属および非金属を含む最上面を形成する段階と、
    前記複数の導電線上、且つ、前記ＩＬＤ層の最上面上にハードマスク層を形成する段階であって、前記ハードマスク層は、前記複数の導電線の前記最上面上にあって且つ前記最上面と整合された第１ハードマスクコンポーネント、および、前記ＩＬＤ層の前記最上面の複数の領域上にあって且つ前記複数の領域と整合された第２ハードマスクコンポーネントを有し、前記第１ハードマスクコンポーネントおよび前記第２ハードマスクコンポーネントは組成が互いに異なる、段階と、
    前記複数の導電線のうちの１つの一部分を露出させて前記ハードマスク層に開口を形成する段階と、
    前記複数の導電線のうちの前記１つの露出部分を改質して、前記複数の導電線のうちの前記１つの前記露出部分の前記最上面から前記非金属を除去する段階と、
    前記ハードマスク層における前記開口内、且つ、前記複数の導電線のうちの前記１つの改質された前記露出部分上に導電ビアを形成する段階と
    を備える、方法。
  22. 前記複数の導電線のうちの前記１つの前記露出部分を改質する段階は、前記最上面の前記金属を保持する段階を有する、
    請求項２１に記載の方法。
  23. 前記複数の導電線のうちの前記１つの前記露出部分を改質する段階は、前記最上面の前記金属を除去して前記複数の導電線のうちの前記１つの凹設部分を形成する段階を有する、
    請求項２１に記載の方法。
  24. 前記複数の導電線を処理する段階は、アンモニアと、酸素、ケイ素、ゲルマニウムおよびホウ素から成る群から選択される非金属のソースとに前記複数の導電線を露出させる段階を含む、
    請求項２１から２３の何れか一項に記載の方法。
  25. 前記ハードマスク層を形成する段階は、自己組織化（ＤＳＡ）アプローチまたは選択的成長アプローチを使用する段階を有する、
    請求項２１から２４の何れか一項に記載の方法。
JP2020535199A 2018-03-28 2018-03-28 導電ビア製造のためのエッチングストップ層ベースのアプローチおよびその結果として得られる構造 Active JP7222584B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/024827 WO2019190499A1 (en) 2018-03-28 2018-03-28 Etch stop layer-based approaches for conductive via fabrication and structures resulting therefrom

Publications (2)

Publication Number Publication Date
JP2021524997A true JP2021524997A (ja) 2021-09-16
JP7222584B2 JP7222584B2 (ja) 2023-02-15

Family

ID=68060268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020535199A Active JP7222584B2 (ja) 2018-03-28 2018-03-28 導電ビア製造のためのエッチングストップ層ベースのアプローチおよびその結果として得られる構造

Country Status (5)

Country Link
US (1) US11456248B2 (ja)
JP (1) JP7222584B2 (ja)
DE (1) DE112018007152T5 (ja)
TW (1) TWI805691B (ja)
WO (1) WO2019190499A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102582668B1 (ko) * 2018-10-01 2023-09-25 삼성전자주식회사 집적회로 소자의 제조 방법
US11069610B2 (en) 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
US12087594B2 (en) * 2020-12-17 2024-09-10 Intel Corporation Colored gratings in microelectronic structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150170961A1 (en) * 2013-12-18 2015-06-18 Patricio E. Romero Selective area deposition of metal films by atomic layer deposition (ald) and chemical vapor deposition (cvd)
US20170263551A1 (en) * 2014-12-24 2017-09-14 Intel Corporation Novel method for creating alternate hardmask cap interconnect structure with increased overlay margin
US20170330761A1 (en) * 2014-12-22 2017-11-16 Intel Corporation Method and structure to contact tight pitch conductive layers with guided vias using alternating hardmasks and encapsulating etchstop liner scheme
WO2018004673A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Dielectric helmet-based approaches for back end of line (beol) interconnect fabrication and structures resulting therefrom

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105378897B (zh) * 2013-08-21 2019-11-05 英特尔公司 用引导过孔来接触紧密间距的导电层的方法和结构
US9041217B1 (en) 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
CN107004601B (zh) * 2014-12-22 2021-05-14 英特尔公司 受益于气隙集成电容的过孔自对准和短路改善
US9548243B1 (en) * 2015-06-30 2017-01-17 International Business Machines Corporation Self aligned via and pillar cut for at least a self aligned double pitch
WO2018118090A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Conductive cap-based approaches for conductive via fabrication and structures resulting therefrom
WO2018236355A1 (en) * 2017-06-20 2018-12-27 Intel Corporation PASSIVANT-BASED SILICURE-BASED APPROACHES FOR MANUFACTURING CONDUCTIVE INTERCONNECT HOLES AND STRUCTURES THUS OBTAINED
CN111052345A (zh) * 2017-09-30 2020-04-21 英特尔公司 导电过孔及金属线端制造及由其所得的结构
US10930555B2 (en) * 2018-09-05 2021-02-23 Applied Materials, Inc. Contact over active gate structure
US11004740B2 (en) * 2018-09-27 2021-05-11 Taiwan Semicondctor Manufacturing Co., Ltd. Structure and method for interconnection with self-alignment
US10629484B1 (en) * 2018-11-01 2020-04-21 Applied Materials, Inc. Method of forming self-aligned via

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150170961A1 (en) * 2013-12-18 2015-06-18 Patricio E. Romero Selective area deposition of metal films by atomic layer deposition (ald) and chemical vapor deposition (cvd)
US20170330761A1 (en) * 2014-12-22 2017-11-16 Intel Corporation Method and structure to contact tight pitch conductive layers with guided vias using alternating hardmasks and encapsulating etchstop liner scheme
US20170263551A1 (en) * 2014-12-24 2017-09-14 Intel Corporation Novel method for creating alternate hardmask cap interconnect structure with increased overlay margin
WO2018004673A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Dielectric helmet-based approaches for back end of line (beol) interconnect fabrication and structures resulting therefrom

Also Published As

Publication number Publication date
TWI805691B (zh) 2023-06-21
DE112018007152T5 (de) 2020-11-26
TW201946223A (zh) 2019-12-01
US11456248B2 (en) 2022-09-27
JP7222584B2 (ja) 2023-02-15
WO2019190499A1 (en) 2019-10-03
US20210013145A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US11990403B2 (en) Dielectric helmet-based approaches for back end of line (BEOL) interconnect fabrication and structures resulting therefrom
KR102475024B1 (ko) 제2 또는 제3 행 전이 금속 박막들의 퇴적을 위한 선천적으로 선택적인 전구체들
EP3559983B1 (en) Conductive cap-based approaches for conductive via fabrication and structures resulting therefrom
US11239112B2 (en) Passivating silicide-based approaches for conductive via fabrication and structures resulting therefrom
US20180130707A1 (en) Bottom-up fill (buf) of metal features for semiconductor structures
TW202015236A (zh) 具有閘極全環裝置之自對準閘極端蓋（ｓａｇｅ）架構
US20220102207A1 (en) Bottom-up fill dielectric materials for semiconductor structure fabrication and their methods of fabrication
US10886175B2 (en) Differentiated molecular domains for selective hardmask fabrication and structures resulting therefrom
US11217456B2 (en) Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication
JP2021524997A (ja) 導電ビア製造のためのエッチングストップ層ベースのアプローチおよびその結果として得られる構造
US11302790B2 (en) Fin shaping using templates and integrated circuit structures resulting therefrom
US10784378B2 (en) Ultra-scaled fin pitch having dual gate dielectrics
JP2021524996A (ja) 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造
US20230197826A1 (en) Self-aligned gate endcap (sage) architectures with improved cap

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230131

R150 Certificate of patent or registration of utility model

Ref document number: 7222584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150