JP2021193784A - 電力変換装置 - Google Patents

Abstract

【課題】サージ電圧の低減とスイッチング損失の抑制を両立させる。【解決手段】電力変換装置１は、半導体スイッチング素子２１を有し、入力された電力を半導体スイッチング素子２１のスイッチング動作によって変換し、出力する主回路２、半導体スイッチング素子２１の動作を制御する駆動回路４、および半導体スイッチング素子２１のゲートと駆動回路４との間に介在するゲート抵抗回路３、を備え、ゲート抵抗回路３は、負の抵抗温度係数を有する主抵抗３１を有し、−４０℃以上、２５℃以下の温度領域において、ゲート抵抗回路３としての抵抗温度係数が負であるように構成した。【選択図】図１

Description

本願は、電力変換装置に関するものである。

パワーエレクトロ分野におけるＡＣ／ＤＣコンバータ、ＤＣ−ＤＣコンバータ、インバータなどの電力変換装置において、電力変換を行う主回路の半導体スイッチング素子をスイッチングする際、素子には急峻な立ち上がり電圧（サージ電圧）が印加される。ゲート抵抗を大きくすれば、サージ電圧を低減できるが、スイッチング速度が遅くなりスイッチング損失が大きくなって、電力変換装置の変換効率が低下するだけでなく、素子が熱的に破壊される恐れがある。

つまり、サージ電圧とスイッチング損失はトレードオフの関係にあり、ゲート抵抗の選定だけでサージ電圧の対策をとることは困難であった。そこで、装置の運転状態に応じて、抵抗値の異なるゲート抵抗を切り替える電力変換装置が提案されている（例えば、特許文献１参照。）。

特開２００２−１９９７００号公報（段落００１８〜００２４、図１、図２）

しかしながら、ゲート抵抗を適切なタイミングで切り替えるためには、周辺回路と制御手法が複雑化するとともに、フェール対策用の回路も必要となり、回路等の複雑化を伴う。

本願は、上記のような課題を解決するための技術を開示するものであり、回路を複雑化させることなく、サージ電圧の低減とスイッチング損失の抑制を両立させる電力変換装置を得ることを目的とする。

本願に開示される電力変換装置は、半導体スイッチング素子を有し、入力された電力を前記半導体スイッチング素子のスイッチング動作によって変換し、出力する主回路、前記半導体スイッチング素子の動作を制御する駆動回路、および前記半導体スイッチング素子のゲートと前記駆動回路との間に介在するゲート抵抗回路、を備え、前記ゲート抵抗回路は、負の抵抗温度係数を有する主抵抗を有し、−４０℃以上、２５℃以下の温度領域において、前記ゲート抵抗回路としての抵抗温度係数が負であることを特徴とする。

本願に開示される電力変換装置によれば、雰囲気温度が低くなると、ゲート抵抗値が高くなるように構成したので、回路を複雑化させることなく、サージ電圧の低減とスイッチング損失の抑制を両立させる電力変換装置を得ることができる。

実施の形態１にかかる電力変換装置の全体構成を説明するためのブロック図である。 実施の形態１にかかる電力変換装置を構成する部材の温度特性を示すグラフ形式の図である。 実施の形態１にかかる電力変換装置に用いる主回路の構成を説明するための回路図である。 実施の形態１にかかる電力変換装置における、半導体スイッチング素子へのゲート電圧の印加経路を説明するための回路模式図である。 実施の形態１にかかる電力変換装置に用いるゲート抵抗回路の構成を説明するためのブロック図である。 実施の形態１の変形例にかかる電力変換装置に用いるゲート抵抗回路の構成を説明するためのブロック図である。 実施の形態２にかかる電力変換装置における、半導体スイッチング素子へのゲート電圧を印加する経路を説明するための回路模式図である。

実施の形態１．
図１〜図５は、実施の形態１にかかる電力変換装置の構成、および動作について説明するためのものであり、図１は電力変換装置の全体構成を説明するためのブロック図、図２はゲート抵抗回路の抵抗値（下段）と半導体スイッチング素子のスイッチング速度（上段）の雰囲気温度依存性を示すグラフ形式の図、図３は主回路の構成を説明するための入力側のバッテリと出力側の負荷を含めた回路図、図４は半導体スイッチング素子へのゲート電圧の印加経路を説明するための回路模式図である。そして、図５はゲート抵抗回路の構成を説明するためのブロック図である。また、図６は変形例にかかる電力変換装置に用いるゲート抵抗回路の構成を説明するためのブロック図である。

本実施の形態１にかかる電力変換装置１は、入力された電力を所望の直流ないしは交流電圧に変換するための電力変換器である。そして、図１に示すように、半導体スイッチング素子２１を含み、パワープラントとして電力変換を行う主回路２、半導体スイッチング素子２１を駆動させる駆動回路４、および駆動回路４と半導体スイッチング素子２１のゲートとの間に介在するゲート抵抗回路３を備えている。そして、ゲート抵抗回路３は、負の抵抗温度係数を有する主抵抗３１を含み、雰囲気温度が低下すると、抵抗値が増大するように構成したことを特徴としている。

主回路２には、後述（図３）するようにダイオード、コイル、コンデンサ等を含み、駆動回路４による半導体スイッチング素子２１のオン／オフ制御によって、入力された電力を所望の電力に変換して出力するように構成される。ここで、パワーエレクトロ分野におけるインバータ、コンバータなどを構成する主回路２においては、半導体スイッチング素子２１としてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられるものがある。

半導体スイッチング素子２１を高速スイッチングさせるために、ゲート抵抗を小さくすると、時間に対する電流の変化（ｄｉ／ｄｔ）が大きくなり、スイッチング損失を低減できる。一方、そのような高速スイッチング動作ではサージ電圧が大きくなるため、半導体スイッチング素子２１の耐圧超過による破壊の恐れがあり、背景技術で説明したように、スイッチング損失とサージ電圧はトレードオフの関係にある。また、低温時にはＭＯＳＦＥＴ、ＩＧＢＴなどの半導体スイッチング素子２１の耐圧が一般的に下がる。これに加えて、低温時に半導体スイッチング素子２１の閾値電圧が大きくなることでスイッチングオフ速度が大きくなり、サージ電圧が増大する。

これに対し、ゲート抵抗回路３においては、負の抵抗温度係数を有する主抵抗３１を含むことで、図２に示すように、低温時にゲート抵抗回路３の抵抗値が大きくなり、スイッチング速度を低下させるように構成した。その結果、雰囲気温度によって半導体スイッチング素子２１のスイッチング速度が変化し、それにつれてサージ電圧、およびスイッチング損失も変化する。

このような構成とすることで、低温時にスイッチング速度が小さくなるため、サージ電圧を低減でき、常温以上においては、スイッチング速度が大きくなるためスイッチング損失を低減することができる。ゲート抵抗回路３は、サージ電圧発生時に、サージ電圧が半導体スイッチング素子２１の耐圧を超えないように抵抗値を設計するが、この構成により、低温側の耐圧量に合わせてより高耐圧な半導体素子を使用する必要がなく、安価な半導体素子を選定できる。また、損失も抑制でき、低損失な電力変換装置１を得ることが可能になる。

以下、各部の詳細例について説明する。
電力変換装置１が、入力された直流電力を所望の電圧の直流電力に昇圧して出力するコンバータである場合の主回路２の構成について、入力源であるバッテリ７０と出力先である負荷８０を含めて、図３を用いて説明する。

バッテリ７０の後段には（厳密には、入力端子２６を介して。以降、入力端子２６の記載は省略。）平滑コンデンサ２４、コイル（リアクトル２３）が接続されている。リアクトル２３の後段には、半導体スイッチング素子２１と還流ダイオード２２が接続されている。そして、例えば、半導体スイッチング素子２１はＭＯＳＦＥＴとすると、リアクトル２３の一端に半導体スイッチング素子２１のドレインと還流ダイオード２２のアノードが接続されている。半導体スイッチング素子２１のソースは平滑コンデンサ２４の一端とバッテリ７０の負側と接続されている。

還流ダイオード２２、半導体スイッチング素子２１の後段には、平滑コンデンサ２５と負荷８０（厳密には、出力端子２７を介して。以降、出力端子２７の記載は省略）が接続されており、平滑コンデンサ２５の一端と負荷８０の一端が還流ダイオード２２のカソードと接続されており、平滑コンデンサ２５のもう一端と負荷８０のもう一端が半導体スイッチング素子２１のソースと接続されている。

上述した主回路２に対し、半導体スイッチング素子２１のゲートは、図４に示すように、ゲート抵抗回路３を介して、ゲート電圧Ｖｇを印加する駆動回路４に接続されている。半導体スイッチング素子２１をオンオフ駆動するためのゲート電圧Ｖｇがゲート抵抗回路３を介して印加されることで、半導体スイッチング素子２１がオンオフし、さらに還流ダイオード２２で整流が行われることで電力の変換が行われる。これにより、バッテリ７０からの直流出力を運転状況に応じた所望の電圧の直流電力として、負荷８０に出力することができる。

なお、主回路２が昇圧コンバータである例を挙げたが、他のコンバータ、あるいはインバータに対しても、同様に適用できる。その際、入力源はバッテリ７０に限るものではなく、電力変換の形態に応じて、直流電源であっても交流電源であってもよい。また、出力先についても、例えば、バッテリを充電するための電力変換装置１であれば、負荷８０としてバッテリを用いてもよい。

ここで、ゲート抵抗回路３として、図５に示すように、負の抵抗温度係数を持つ主抵抗３１と、一般的な抵抗３２とを並列接続した例について説明する。その際、一般的な抵抗３２は、正の抵抗温度係数を有するが、ゲート抵抗回路３としての抵抗温度係数が負になるように、両抵抗の抵抗値と抵抗温度係数の組み合わせを考慮する。このように構成すると、雰囲気温度によりゲート抵抗回路３としての抵抗値（ゲート抵抗値Ｒｇ）が変化し、その結果、半導体スイッチング素子２１のスイッチング速度が変化して、サージ電圧、およびスイッチング損失が温度により変化する。

ゲート抵抗回路３には、負の抵抗温度係数を持つ主抵抗３１を含め、全体として抵抗温度係数が負になるように組み合わせているため、図２（下段）で説明したように低温時にゲート抵抗値Ｒｇが大きくなり、スイッチング速度が抑制される。つまり、低温時のサージ電圧を低減することで半導体スイッチング素子２１の耐圧を超えないようにすることが可能になり、常温以上の時にはスイッチング速度が小さくなってスイッチング損失を低減することができる。

とくに、２５℃におけるゲート抵抗値Ｒｇを１００としたとき、−４０℃でのゲート抵抗値Ｒｇが１０５以上、２００以下になるようにゲート抵抗回路３の抵抗調節機能を調整すれば、サージ電圧の低減とスイッチング損失の抑制を両立させることができる。このとき、−４５℃のゲート抵抗値Ｒｇを１００とすると、２５℃では９５〜５０まで低下することになる。そのため、常温以下の温度領域、具体的には−４０℃〜２５℃の温度領域における平均抵抗温度係数が−０．７７％／Ｋ以上、−０．０７４％／Ｋ以下になっていればよいことになる。一方、２５℃以上の温度領域（高温側）については、必ずしもその範囲内に入っている必要はなく、場合によっては正の抵抗温度係数になってもよい。

ここで、負の抵抗温度係数を有する主抵抗３１として、ＮＴＣサーミスタ（Negative Temperature Coefficient Thermistor）を用いれば、チップ形状のものが市販されているため、実装が容易となり、コストを低減することができる。一方、一般的にチップＮＴＣサーミスタは抵抗値が数十Ω以上であるため、高速スイッチングする場合には大きすぎる抵抗値である。これに対し、本例のように、主抵抗３１の抵抗値Ｒｔと並列に接続した抵抗３２の抵抗値Ｒａの関係を、Ｒａ＜Ｒｔとすることで、合成抵抗であるゲート抵抗値Ｒｇを、抵抗値Ｒｔよりも抵抗値Ｒａに近い領域内で、温度に応じた変化をさせることができる。つまり、スイッチング速度の速度域を抵抗３２の抵抗値Ｒａによって調整できる。

このような構成とすることで、雰囲気温度に応じ、温度の低下に伴ってゲート抵抗値Ｒｇが増大するように変化するため、低温時のサージ電圧を低減するとともに、常温以上の時のスイッチング損失を低減することができる。これにより、低温側の耐圧量に合わせて、より高耐圧な半導体素子を使用する必要がなく、安価な半導体素子を半導体スイッチング素子２１として選定でき、低損失な電力変換装置１を得ることができる。

変形例．
上記実施の形態では、負の抵抗温度係数を有する主抵抗に対して並列接続する抵抗を有する例について説明した。本変形例では、負の抵抗温度係数を有する主抵抗に対して直列接続する抵抗を有するように、ゲート抵抗回路を構成した例について説明する。ゲート抵抗回路３は、図６に示すように、負の抵抗温度係数を有する主抵抗３１に対して、抵抗３３を直列接続し、それに対して、抵抗３２を並列接続するようにした。この場合も、−４０℃以上、２５℃以下の温度領域でのゲート抵抗回路３としての抵抗温度係数が負になるように、各抵抗の抵抗値と抵抗温度係数の組み合わせを考慮する。

このように構成することで、雰囲気温度に応じ、温度変化に伴ってゲート抵抗値Ｒｇが変化するため、半導体スイッチング素子２１のスイッチング速度が変化して、サージ電圧、およびスイッチング損失が温度により変化する。ゲート抵抗回路３のゲート抵抗値Ｒｇは負の抵抗温度係数を有するので、低温時にゲート抵抗値Ｒｇが大きくなりスイッチング速度が抑制され、サージ電圧を低減することで半導体スイッチング素子２１の耐圧を超えないようにすることが可能になる。また、常温以上の場合には、低温時よりもゲート抵抗値Ｒｇが小さくなり、スイッチング速度が小さくなってスイッチング損失を低減することができる。また、負の抵抗温度係数を有する主抵抗３１に対して直列接続する抵抗３３を設けることで、主抵抗３１が短絡故障したときでも、ゲート抵抗回路３が短絡することを防ぐことができる。

このような構成の場合、主抵抗３１の抵抗値Ｒｔと抵抗３３の抵抗値Ｒｂと抵抗３２の抵抗値Ｒａの関係を、Ｒａ＜（Ｒｔ＋Ｒｂ）とすることで、ゲート抵抗値Ｒｇを、抵抗値Ｒａに近い領域内で、温度に応じた変化をさせることができる。つまり、スイッチング速度の速度域を抵抗値Ｒａによって調整できる。

また、抵抗３３は、負の抵抗温度係数を有する主抵抗３１がショート故障した場合でも、ゲート抵抗値Ｒｇが過剰に低下し、スイッチング速度が大きくなってサージ電圧が半導体スイッチング素子２１の耐圧を超えることを防止する目的で設けている。そのため、主抵抗３１の抵抗値Ｒｔがゼロになったときでも、サージ電圧が素子耐圧以下となるように、抵抗３３の抵抗値Ｒｂを設定する。このように設定することで、故障発生時の影響を軽減できる。

なお、上述した主抵抗３１、抵抗３２、抵抗３３は、それぞれ単独の抵抗素子で構成する必要はなく、複数個の抵抗素子を組み合わせて実現しても構わない。これにより、スイッチング速度の設定自由度が向上できる。また、負の抵抗温度係数を有する主抵抗３１については、半導体スイッチング素子２１のチップ上に配置する構成としてもよい。これにより、半導体スイッチング素子２１の温度変化に対する主抵抗３１の抵抗値Ｒｔの追従性が高くなり、制御基板上などに主抵抗３１を実装する場合に比べてより正確に温度に応じたスイッチング速度に調整できる。

実施の形態２．
実施の形態１においては、駆動回路からのゲート電圧を動作に関わらず、ゲート抵抗回路を介して半導体スイッチング素子に印加する例について説明したが、これに限ることはない。本実施の形態２では、半導体スイッチング素子をオンする場合とオフする場合で、ゲート抵抗回路を経由させるか否かを切り替えるように構成した例について説明する。図７は、実施の形態２にかかる電力変換装置における、半導体スイッチング素子へのゲート電圧の印加経路を説明するための、実施の形態１における図４に対応する回路模式図である。なお、ゲート電圧の印加経路を切り替えるための構成および切り替え動作以外については、実施の形態１と同様であり、実施の形態１で用いた図１〜図３、図５、および図６については、本実施の形態２においても援用し、同様部分の説明は省略する。

本実施の形態２にかかる電力変換装置１では、図７に示すように、駆動回路４は、ゲート電圧Ｖｇの出力端として、半導体スイッチング素子２１をオンする際に用いるオン端子４２と、オフする際に用いるオフ端子４３とを有している。そして、半導体スイッチング素子２１をオフする際にゲート電圧Ｖｇを出力するオフ端子４３は、実施の形態１と同様に、ゲート抵抗回路３を介して半導体スイッチング素子２１のゲートに接続されている。一方、半導体スイッチング素子２１をオンする際にゲート電圧Ｖｇを出力するオン端子４２は、一般的に用いられるゲート抵抗と同様の特性（大抵は正の抵抗温度係数）を有する第二ゲート抵抗回路５を介して半導体スイッチング素子２１のゲートに接続されている。

オフ端子４３とゲートとの間に介在するゲート抵抗回路３の内部には、負の抵抗温度係数を有する主抵抗３１を備えることにより、低温時にゲート抵抗値Ｒｇが大きくなり、スイッチングオフ速度を低下させる構成となっている。一方、オン端子４２とゲートとの間に介在する第二ゲート抵抗回路５は、スイッチングオン時には負の抵抗温度係数を持つ主抵抗３１の影響を受けることがなく、スイッチングオン速度とスイッチングオフ速度の設定自由度を向上できる。

スイッチングオン時のサージ電圧は、一般的に低温時には低下する。低温時には、半導体スイッチング素子２１の閾値電圧が大きくなり、スイッチングオン速度が低下、加えて還流ダイオードのリカバリー電流が小さくなることによりサージ電圧は低下する。一方、高温時にはスイッチングオン時のサージ電圧は、前述の事象とは逆に増大する。したがって、スイッチングオン時のサージ電圧抑制は高温側で必要なことが多く、前述のようにスイッチングオンとスイッチングオフでスイッチング速度を別々に設定できる方が良い。

なお、本例では、第二ゲート抵抗回路５は、一般的な正の抵抗温度係数を有する抵抗で構成することを前提に説明したがこれに限ることはない。スイッチングオンとスイッチングオフとで、それぞれゲート抵抗値Ｒｇを適切に設定できるのであれば、例えば、第二ゲート抵抗回路５の方も負の抵抗温度係数を有していてもよい。

なお、本願の電力変換装置１において、半導体スイッチング素子２１には、ケイ素よりもバンドギャップの大きい炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどワイドバンドギャップ半導体材料と称される材料で形成されることが好ましい。ワイドバンドギャップ半導体材料で形成した半導体スイッチング素子２１は、一般的なケイ素で形成した素子よりも高速スイッチングが可能で、半導体素子の消費電力を低減することができる。その結果、熱設計に裕度ができ、パワーモジュールの小型化が可能である。また、炭化ケイ素等は耐熱性が高いため、より高温で動作可能となり、低温になるほどゲート抵抗値Ｒｇが高くなるゲート抵抗回路３を用いた効果がより顕著になる。

本願の各実施の形態に示すゲート抵抗回路３を有することで、低温時のサージ電圧を抑制し、常温以上におけるスイッチング損失を低減することで発熱量が少なくなる。そのため、半導体スイッチング素子２１のチップ面積当たりの冷却能力が同じであれば、チップ面積をより小さくしても発熱を許容できるようになる。ワイドバンドギャップ半導体材料により形成される半導体スイッチング素子２１は、チップ面積あたりのコストが高いため、スイッチング損失が低減されることによるチップ面積縮小で、より顕著なコスト削減効果を得ることができる。

なお、本願は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。したがって、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合、または省略する場合が含まれるものとする。

以上のように、各実施の形態にかかる電力変換装置１によれば、半導体スイッチング素子２１を有し、入力された電力を半導体スイッチング素子２１のスイッチング動作によって変換し、出力する主回路２、半導体スイッチング素子２１の動作を制御する駆動回路４、および半導体スイッチング素子２１のゲートと駆動回路４との間に介在するゲート抵抗回路３、を備え、ゲート抵抗回路３は、負の抵抗温度係数を有する主抵抗３１を有し、−４０℃以上、２５℃以下の温度領域において、ゲート抵抗回路３としての抵抗温度係数が負であるように構成したので、雰囲気温度が常温より低くなると、ゲート抵抗値Ｒｇが高くなるため、回路を複雑化させることなく、サージ電圧の低減とスイッチング損失の抑制を両立させることができる。

上述した温度領域（−４０℃〜２５℃）におけるゲート抵抗回路３としての平均抵抗温度係数が、−０．７７％／Ｋ以上、−０．０７４％／Ｋ以下であれば、低温（−４０℃）において、常温（２５℃）時の５％増以上、１００％増以下の範囲にゲート抵抗値Ｒｇが増大するので、サージ電圧の低減とスイッチング損失の抑制をより確実に両立させることができる。

ゲート抵抗回路３は、主抵抗３１よりも抵抗値が小さく、主抵抗３１と並列接続された第二抵抗（抵抗３２）を有するようにすれば、主抵抗３１の抵抗値Ｒｔがゲート抵抗として高すぎる場合でも、ゲート抵抗値Ｒｇを適切な範囲に調整することができる。

ゲート抵抗回路３は、主抵抗３１と直列接続された第三抵抗（抵抗３３）を有するようにすれば、主抵抗３１が短絡した場合でも、ゲート抵抗回路３としての短絡を防止することができる。

主抵抗３１が、半導体スイッチング素子２１を構成するチップ上に形成されていれば、半導体スイッチング素子２１の温度変化への追従性が高くなり、より、温度に応じたゲート抵抗値Ｒｇの調整が可能になる。

主抵抗３１として、ＮＴＣサーミスタが用いられているようにすれば、チップ形状で流通しており、実装が容易でコストも低減できる。

駆動回路４には、半導体スイッチング素子２１をオンするためのゲート電圧Ｖｇを出力するオン端子４２と、半導体スイッチング素子２１をオフするためのゲート電圧Ｖｇを出力するオフ端子４３とが設けられ、ゲート抵抗回路３はオフ端子４３とゲートとの間に介在し、ゲート抵抗回路３とは特性が異なり、オン端子４２とゲートとの間に介在する第二ゲート抵抗回路５を備えるように構成すれば、スイッチングオン時のサージ電圧抑制は高温側で必要なことが多く、スイッチングオンとスイッチングオフで、それぞれスイッチング速度を最適化できる。

１：電力変換装置、 ２：主回路、 ２１：半導体スイッチング素子、 ２２：還流ダイオード、 ２３：リアクトル、 ２４：平滑コンデンサ、 ２５：平滑コンデンサ、 ２６：入力端子、 ２７：出力端子、 ３：ゲート抵抗回路、 ３１：主抵抗、 ３２：抵抗（第二抵抗）、 ３３：抵抗（第三抵抗）、 ４：駆動回路、 ４２：オン端子、 ４３：オフ端子、 ５：第二ゲート抵抗回路、 ７０：バッテリ、 ８０：負荷、 Ｖｇ：ゲート電圧、 Ｒａ：抵抗値、 Ｒｂ：抵抗値、 Ｒｇ：ゲート抵抗値、 Ｒｔ：抵抗値。

本願に開示される電力変換装置は、半導体スイッチング素子を有し、入力された電力を前記半導体スイッチング素子のスイッチング動作によって変換し、出力する主回路、前記半導体スイッチング素子の動作を制御する駆動回路、および前記半導体スイッチング素子のゲートと前記駆動回路との間に介在するゲート抵抗回路、を備え、前記ゲート抵抗回路は、負の抵抗温度係数を有する主抵抗と、前記主抵抗よりも抵抗値が小さく、前記主抵抗と並列接続された正の温度係数を有する第二抵抗を有し、かつ、−４０℃以上、２５℃以下の温度領域において、前記ゲート抵抗回路としての抵抗温度係数が負であることを特徴とする。

Claims (9)

1. 半導体スイッチング素子を有し、入力された電力を前記半導体スイッチング素子のスイッチング動作によって変換し、出力する主回路、
   前記半導体スイッチング素子の動作を制御する駆動回路、および
   前記半導体スイッチング素子のゲートと前記駆動回路との間に介在するゲート抵抗回路、を備え、
   前記ゲート抵抗回路は、負の抵抗温度係数を有する主抵抗を有し、−４０℃以上、２５℃以下の温度領域において、前記ゲート抵抗回路としての抵抗温度係数が負であることを特徴とする電力変換装置。
2. 前記温度領域における前記ゲート抵抗回路としての平均抵抗温度係数が、−０．７７％／Ｋ以上、−０．０７４％／Ｋ以下であることを特徴とする請求項１に記載の電力変換装置。
3. 前記ゲート抵抗回路は、
   前記主抵抗よりも抵抗値が小さく、前記主抵抗と並列接続された第二抵抗を有していることを特徴とする請求項１または２に記載の電力変換装置。
4. 前記ゲート抵抗回路は、
   前記主抵抗と直列接続された第三抵抗を有していることを特徴とする請求項１から３のいずれか１項に記載の電力変換装置。
5. 前記主抵抗が、前記半導体スイッチング素子を構成するチップ上に形成されていることを特徴とする請求項１から４のいずれか１項に記載の電力変換装置。
6. 前記主抵抗として、ＮＴＣサーミスタが用いられていることを特徴とする請求項１から５のいずれか１項に記載の電力変換装置。
7. 前記駆動回路には、前記半導体スイッチング素子をオンするためのゲート電圧を出力するオン端子と、前記半導体スイッチング素子をオフするためのゲート電圧を出力するオフ端子とが設けられ、
   前記ゲート抵抗回路は前記オフ端子と前記ゲートとの間に介在し、
   前記ゲート抵抗回路とは特性が異なり、前記オン端子と前記ゲートとの間に介在する第二ゲート抵抗回路を備えたことを特徴とする請求項１から６のいずれか１項に記載の電力変換装置。
8. 前記半導体スイッチング素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１から７のいずれか１項に記載の電力変換装置。
9. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項８に記載の電力変換装置。

Images